KR101666569B1 - Low power CAN transceiver - Google Patents
Low power CAN transceiver Download PDFInfo
- Publication number
- KR101666569B1 KR101666569B1 KR1020150141134A KR20150141134A KR101666569B1 KR 101666569 B1 KR101666569 B1 KR 101666569B1 KR 1020150141134 A KR1020150141134 A KR 1020150141134A KR 20150141134 A KR20150141134 A KR 20150141134A KR 101666569 B1 KR101666569 B1 KR 101666569B1
- Authority
- KR
- South Korea
- Prior art keywords
- type
- terminal
- transistor
- bus
- reverse current
- Prior art date
Links
- 230000002441 reversible effect Effects 0.000 claims abstract description 54
- 230000002265 prevention Effects 0.000 claims abstract description 34
- 238000009792 diffusion process Methods 0.000 claims description 22
- 230000000903 blocking effect Effects 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 14
- 238000013461 design Methods 0.000 abstract description 7
- 230000017525 heat dissipation Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- 238000004891 communication Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 2
- 230000002860 competitive effect Effects 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 101000687727 Homo sapiens Transcriptional regulator PINT87aa Proteins 0.000 description 1
- 102100024797 Transcriptional regulator PINT87aa Human genes 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000008450 motivation Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40006—Architecture of a communication node
- H04L12/40045—Details regarding the feeding of energy to the node from the bus
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L2012/40208—Bus networks characterized by the use of a particular bus standard
- H04L2012/40215—Controller Area Network CAN
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
Abstract
본 발명은 CAN 송수신기에 관한 것으로, 드라이버와 송수신부로 이루어진 CAN 송수신기에 있어서, 상기 송수신부는 내부에 포함된 제1 역전류 방지 소자와 제2 역전류 방지 소자가 오프된 상태에서 캔 버스를 우성 상태로 형성하여 방열 환경이 더욱 우수한 외부에서 내부의 소비전력을 대신 소비하게 함으로써 효율적인 열 설계를 통해 효과적으로 발열이 가능하도록 한다.The present invention relates to a CAN transceiver, and in a CAN transceiver including a driver and a transceiver, the transceiver includes a first reverse current prevention element and a second reverse current prevention element, And the heat dissipation environment is excellently consumed from the outside to consume the internal power consumption so that the heat can be effectively generated by the efficient heat design.
Description
본 발명은 CAN 송수신기에 관한 것으로, 특히, 방열 환경이 더욱 우수한 외부에서 내부의 소비전력을 대신 소비하게 함으로써 효율적인 열 설계를 통해 효과적으로 발열이 가능하도록 한 저전력 CAN 송수신기에 관한 것이다.The present invention relates to a CAN transceiver, and more particularly, to a low-power CAN transceiver that enables efficient heat generation through effective thermal design by consuming internal power consumption instead of the external environment, which is more excellent in a heat dissipation environment.
CAN(Controller Area Network)은 고 레벨의 보안을 갖는 분배식 실시간 제어를 효율적으로 지원하는 직렬 통신 프로토콜이다. CAN의 응용은 고속 디지털 통신 네트워크로부터 저비용 멀티플렉싱 배선까지의 범위를 갖는다.CAN (Controller Area Network) is a serial communication protocol that efficiently supports distributed real-time control with high level security. The application of CAN ranges from high-speed digital communication networks to low-cost multiplexed wiring.
CAN은 실시간 응용을 위한 고 신뢰성(high integrity) 직렬 데이터 통신 버스이다. CAN은 초당 최대 1Megabits의 데이터율로 동작하고, 우수한 에러 검출 및 격리 능력(confinement capability)을 가지며, 원래는 차량에서 사용하기 위해 개발되었다. CAN is a high-integrity serial data communication bus for real-time applications. CAN operates at data rates up to 1 Megabits per second, has excellent error detection and confinement capability, and was originally developed for use in vehicles.
CAN 이면의 동기는 차량 전자장치들, 엔진 제어 장치, 센서, ABS(antiskid brake system) 등의 정보처리 적시 정보교환 가능성(interoperability)을 개선함과 동시에 와이어링 하네스 중량 및 복잡도를 저감함으로써 차량을 보다 신뢰성 있고, 안전하고, 연료 효율이 좋게 만드는 것이었다.The motivation behind CAN is to improve the interoperability of information processing of vehicle electronic devices, engine control devices, sensors, antiskid brake system (ABS), etc., while reducing wiring harness weight and complexity, Reliable, safe, and fuel-efficient.
CAN의 개시 이래 CAN 프로토콜은 산업 자동화 및 자동차(automotive)/트럭 응용에 폭넓은 인기를 끌었다. Since the launch of CAN, the CAN protocol has gained wide popularity in industrial automation and automotive / truck applications.
노이즈 환경에서의 CAN 버스의 강성 및 고장 조건들을 검출하고 그것들로부터 복구되는 능력은 CAN을 산업 제어 장비, 의료 장비, 테스트 장비, 모바일 및 휴대용 머신, 가전제품 등의 사용에 적합하게 만들었다.The ability to detect and recover from CAN bus stiffness and fault conditions in a noisy environment makes CAN suitable for use in industrial control equipment, medical equipment, test equipment, mobile and portable machines, and consumer electronics.
CAN은 예를 들어 두 개의 와이어를 포함하는 하나의 논리 버스를 갖는 비동기 직렬 버스 시스템이다. CAN은 동일한 버스 노드들을 갖는 개방형 선형 버스 구조를 갖는다. CAN 버스는 둘 이상의 노드들로 구성된다. 버스상의 노드들의 수는 다른 노드들의 통신을 방해하지 않으면서 동적으로 변경될 수 있다.CAN is an asynchronous serial bus system with one logical bus, for example, containing two wires. CAN has an open linear bus structure with the same bus nodes. The CAN bus consists of two or more nodes. The number of nodes on the bus can be changed dynamically without interfering with the communication of other nodes.
CAN 논리 버스는 "와이어드-OR(wired-OR) 기구"에 대응하고, "열성(recessive)" 비트들(전부 반드시 그렇지는 않지만, 대개는 논리 레벨 "1"에 상응)은 "우성(dominant)" 비트들(대개 논리 "0")에 의해 겹쳐 써진다. 버스 노드가 우성 비트를 전송하지 않는 한, 버스 라인은 열성 상태에 있지만, 임의의 버스 노드로부터의 우성 비트는 우성 버스 라인 상태를 생성한다. The CAN logic bus corresponds to a " wired-OR mechanism ", and "recessive" bits (all but not necessarily correspond to logic level &Quot; bits " (usually logic "0"). As long as the bus node does not transmit a dominant bit, the bus line is in a hot state, but the dominant bit from any bus node generates a dominant bus line state.
따라서 CAN 버스 라인의 경우에는, 상기 두개의 가능한 버스 상태들(우성 및 열성)을 전송할 수 있는 매체가 선택된다. 사용되는 공통적인 물리적 매체는 트위스티드 페어(twisted wire pair)이다. Thus, in the case of a CAN bus line, a medium is selected that can transmit the two possible bus states (dominant and non-dominant). The common physical medium used is a twisted wire pair.
그래서 버스 와이어들은 "CANH"와 "CANL"이라고 부르고, CAN 제어기로 전술하였듯이, CAN 응용들에 직접적으로 또는 그 제어기를 통해 CAN 제어기 노드들에 접속될 수 있다.So the bus wires are called "CANH" and "CANL" and can be connected to the CAN controller nodes either directly to the CAN applications, or via their controller, as described above with the CAN controller.
CAN 버스 프로토콜에서, 어드레스되는 것은 버스 노드들이 아니라 어드레스 정보는 전송되는 메시지들에 포함된다. In the CAN bus protocol, the address information is contained in the transmitted messages, not the bus nodes.
이것은 메시지 콘텐츠, 예를 들어 엔진 속도, 오일 온도 등을 식별하는 식별자(각 메시지의 부분)를 통해 수행된다. This is done through an identifier (part of each message) that identifies message content, e.g., engine speed, oil temperature, and the like.
상기 식별자는 추가로 메시지의 우선순위를 나타낸다. 상기 식별자의 2진 값이 낮으면 낮을 수록 상기 메시지의 우선순위는 높아 진다(우성비트가 많아 진다).The identifier further indicates the priority of the message. The lower the binary value of the identifier is, the higher the priority of the message becomes (the dominant bit increases).
한편, CAN 응용 분야는 거친 작동환경에서 작동을 보장하여야 하기 때문에 높은 신뢰성을 유지하는 것이 매우 중요하다. On the other hand, it is very important to maintain high reliability because CAN applications must ensure operation in harsh operating environments.
신뢰성에 장해를 주는 요인으로는 회로잡음(noise), 과전압(over-voltage), 과전류(over-current), 역전압(reverse voltage), 온도과부하(over-temperature) 등이 있다. Factors that impair reliability include circuit noise, over-voltage, over-current, reverse voltage, and over-temperature.
CAN 송수신기 내에서 소비전력을 줄이게 되면 회로에서 발생하는 열을 줄일 수 있다. 따라서 더욱 고온 환경에서 안정적인 회로 동작을 보장하게 된다. Reducing the power consumption within the CAN transceiver can reduce the heat generated by the circuit. Thus ensuring stable circuit operation in higher temperature environments.
본 발명은 방열 환경이 더욱 우수한 외부에서 내부의 소비전력을 대신 소비하게 함으로써 효율적인 열 설계를 통해 효과적으로 발열이 가능하도록 한 저전력 CAN 송수신기를 제공하는 데 있다.The present invention is to provide a low-power CAN transceiver that enables efficient heat generation through efficient thermal design by consuming the internal power consumption instead of the external excellent heat dissipation environment.
본 발명의 일측면은 드라이버와 송수신부로 이루어진 CAN 송수신기에 있어서, 상기 송수신부는 내부에 포함된 제1 역전류 방지 소자와 제2 역전류 방지 소자가 오프된 상태에서 캔 버스를 우성 상태로 형성한다.One aspect of the present invention is a CAN transceiver including a driver and a transceiver, wherein the transceiver forms the can bus in a dominant state in a state where the first reverse current prevention element and the second reverse current prevention element included therein are off.
또한, 본 발명의 일측면의 상기 송수신부는 기준 전압 단자에 제1 단자가 연결되어 있고 제2 단자가 드라이버에 연결된 제1 타입 제1 트랜지스터; 제1 타입 제1 트랜지스터의 제3 단자에 제1 단자가 연결되어 있고, 드라이버에 제2 단자가 연결되어 있으며, 제3 단자가 제1 버스 단자에 연결된 제1 타입 제2 트랜지스터; 접지 단자에 제3 단자가 연결되어 있으며, 제2 단자가 드라이버에 연결된 제2 타입 제1 트랜지스터; 및 제1 단자가 제2 버스 단자에 연결되어 있고, 제2 타입 제1 트랜지스터의 제1 단자에 제3 단자가 연결되어 있으며, 드라이버에 제2 단자가 연결되어 있는 제2 타입 제2 트랜지스터를 포함하며, 상기 제1 역전류 방지 소자의 제1 단자는 제1 타입 제2 트랜지스터의 제1 단자에 연결되어 있고, 제2 단자는 제1 타입 제2 트랜지스터의 제3 단자에 연결되어 있으며, 상기 제2 역전류 방지 소자의 제 2 단자는 제2 타입 제2 트랜지스터의 제1 단자에 연결되어 있고, 제2 단자는 제2 타입 제2 트랜지스터의 제3 단자에 연결되어 있다.According to an aspect of the present invention, the transceiver includes a first type first transistor having a first terminal connected to a reference voltage terminal and a second terminal connected to the driver; A first type second transistor having a first terminal connected to a third terminal of the first type first transistor, a second terminal connected to the driver, and a third terminal connected to the first bus terminal; A second type first transistor having a third terminal connected to the ground terminal and a second terminal connected to the driver; And a second type second transistor having a first terminal connected to a second bus terminal, a first terminal connected to the first terminal of the second type transistor and a second terminal connected to the driver The first terminal of the first reverse current blocking element is connected to the first terminal of the first type second transistor and the second terminal is connected to the third terminal of the first type second transistor, The second terminal of the second reverse current blocking element is connected to the first terminal of the second type second transistor and the second terminal is connected to the third terminal of the second type second transistor.
또한, 본 발명의 일측면의 상기 제1 타입 제1 트랜지스터와 제1 타입 제2 트랜지스터는 PMOS 트랜지스터이고, 상기 제2 타입 제1 트랜지스터와 제2 타입 제2 트랜지스터는 NMOS 트랜지스터이다.The first type first transistor and the first type second transistor are PMOS transistors and the second type first transistor and the second type second transistor are NMOS transistors in one aspect of the present invention.
또한, 본 발명의 일측면의 상기 드라이버는 우성인 드라이브 신호가 입력되면 상기 제1 타입 제1 트랜지스터와, 제1 타입 제2 트랜지스터와, 제2 타입 제1 트랜지스터 및 제2 타입 제2 트랜지스터를 온시켜 캔 버스를 우성 상태로 만들며, 상기 제1 역전류 방지 소자와 제2 역전류 방지 소자는 오프 상태를 유지한다.In addition, the driver of one aspect of the present invention is characterized in that, when a dominant drive signal is inputted, the first type first transistor, the first type second transistor, the second type first transistor and the second type second transistor are turned on And the first reverse current prevention element and the second reverse current prevention element maintain the off state.
또한, 본 발명의 일측면의 상기 드라이버는 열성인 드라이브 신호가 입력되면 상기 제1 타입 제1 트랜지스터와, 제1 타입 제2 트랜지스터와, 제2 타입 제1 트랜지스터 및 제2 타입 제2 트랜지스터를 오프 시켜 캔 버스를 열성 상태로 만들며, 상기 제1 역전류 방지 소자와 제2 역전류 방지 소자는 오프 상태를 유지하여 캔 버스에서 입력되는 역전류를 차단한다.In addition, the driver of one aspect of the present invention turns off the first type first transistor, the first type second transistor, the second type first transistor, and the second type second transistor when the drive signal of the hysteresis is inputted And the first and second reverse current blocking elements are kept in the off state to shut off the reverse current inputted from the can bus.
또한, 본 발명의 일측면의 상기 제1 역전류 방지 소자와 제2 역전류 방지 소자는 다이오드이다.Further, the first and second reverse current prevention elements in one aspect of the present invention are diodes.
또한, 본 발명의 일측면의 상기 제1 타입 제1 트랜지스터와 제1 역전류 방지 소자는 제1 타입 이중 확산형 트랜지스터로 일체로 형성되고, 상기 제2 타입 제2 트랜지스터와 제2 역전류 방지 소자는 제2 타입 이중 확산형 트랜지스터로 일체로 형성된다.In addition, the first type first transistor and the first reverse current prevention element in one aspect of the present invention are formed integrally with a first type double diffusion type transistor, and the second type second transistor and the second type reverse current prevention element Is formed integrally with the second type double diffusion type transistor.
한편, 본 발명의 다른 측면은 드라이브 신호와 리시브 신호를 분리해 주는 드라이버; 및 캔 버스와 드라이버 사이에서 드라이브 신호와 리시브 신호가 상호간에 교환될 수 있도록 하는 송수신부를 포함하며, 상기 송수신부는 내부에 포함된 제1 역전류 방지 소자와 제2 역전류 방지 소자가 오프된 상태에서 캔 버스를 우성 상태로 형성한다.According to another aspect of the present invention, there is provided a driver for separating a drive signal and a receive signal. And a transceiver for allowing a drive signal and a receive signal to be exchanged between the can bus and the driver, wherein the transceiver includes a first reverse current prevention element and a second reverse current prevention element, The can bus is formed in the dominant state.
또한, 본 발명의 다른 측면의 상기 송수신부는 기준 전압 단자에 제1 단자가 연결되어 있고 제2 단자가 드라이버에 연결된 제1 타입 제1 트랜지스터; 제1 타입 제1 트랜지스터의 제3 단자에 제1 단자가 연결되어 있고, 드라이버에 제2 단자가 연결되어 있으며, 제3 단자가 제1 버스 단자에 연결된 제1 타입 제2 트랜지스터; 접지 단자에 제3 단자가 연결되어 있으며, 제2 단자가 드라이버에 연결된 제2 타입 제1 트랜지스터; 및 제1 단자가 제2 버스 단자에 연결되어 있고, 제2 타입 제1 트랜지스터의 제1 단자에 제3 단자가 연결되어 있으며, 드라이버에 제2 단자가 연결되어 있는 제2 타입 제2 트랜지스터를 포함하며, 상기 제1 역전류 방지 소자의 제1 단자는 제1 타입 제2 트랜지스터의 제1 단자에 연결되어 있고, 제2 단자는 제1 타입 제2 트랜지스터의 제3 단자에 연결되어 있으며, 상기 제2 역전류 방지 소자의 제 2 단자는 제2 타입 제2 트랜지스터의 제1 단자에 연결되어 있고, 제2 단자는 제2 타입 제2 트랜지스터의 제3 단자에 연결되어 있다.In another aspect of the present invention, the transceiver includes a first type first transistor having a first terminal connected to a reference voltage terminal and a second terminal connected to the driver; A first type second transistor having a first terminal connected to a third terminal of the first type first transistor, a second terminal connected to the driver, and a third terminal connected to the first bus terminal; A second type first transistor having a third terminal connected to the ground terminal and a second terminal connected to the driver; And a second type second transistor having a first terminal connected to a second bus terminal, a first terminal connected to the first terminal of the second type transistor and a second terminal connected to the driver The first terminal of the first reverse current blocking element is connected to the first terminal of the first type second transistor and the second terminal is connected to the third terminal of the first type second transistor, The second terminal of the second reverse current blocking element is connected to the first terminal of the second type second transistor and the second terminal is connected to the third terminal of the second type second transistor.
또한, 본 발명의 다른 측면의 상기 제1 타입 제1 트랜지스터와 제1 역전류 방지 소자는 제1 타입 이중 확산형 트랜지스터로 일체로 형성되고, 상기 제2 타입 제2 트랜지스터와 제2 역전류 방지 소자는 제2 타입 이중 확산형 트랜지스터로 일체로 형성된다.In addition, the first type first transistor and the first reverse current prevention element of the other aspect of the present invention are integrally formed of a first type double diffusion type transistor, and the second type second transistor and the second type reverse current prevention element Is formed integrally with the second type double diffusion type transistor.
삭제delete
삭제delete
삭제delete
삭제delete
본 발명에 따르면, 방열 환경이 더욱 우수한 CAN 송수신기 외부에서 CAN 송수신기 내부의 소비전력을 대신 소비하게 함으로써 효율적인 열 설계를 통해 CAN 송수신기 IC의 발열 문제를 해소할 수 있다. According to the present invention, the heat dissipation problem of the CAN transceiver IC can be solved through efficient thermal design by consuming the power consumption inside the CAN transceiver outside the CAN transceiver, which is better in a heat dissipation environment.
즉, 본 발명은 외부에 있는 굵고 긴 CAN 버스 와이어를 통해 방열함으로써 효과적으로 발열을 해소할 수 있다.That is, the present invention can effectively dissipate heat by dissipating heat through the coarse and long CAN bus wire on the outside.
이처럼 CAN 송수신기 내에서 발생하는 열을 줄이게 되면 더욱 고온 환경에서 안정적인 회로 동작을 보장하게 된다. Reducing the heat generated within the CAN transceiver ensures a stable circuit operation in higher temperature environments.
또한, 본 발명은 추가적으로 DMOS 공정을 이용한 설계에서 더욱 가격경쟁력을 갖는데, DMOS 공정에서 제공하는 DMOS의 기생 다이오드(parasitic diode)를 이용하여 트랜지스터와 다이오드를 동시에 구현할 수 있기 때문이다.Further, the present invention is further cost competitive in the design using the DMOS process, because a transistor and a diode can be implemented simultaneously using a DMOS parasitic diode provided in the DMOS process.
도 1은 본 발명의 일실시 예에 따른 저전력 CAN 송수신기의 구성도이다.
도 2는 종래 기술에 따른 CAN 송수신기의 개략적인 구성도이다.
도 3은 본 발명의 다른 실시 예에 따른 저전력 CAN 송수신기의 구성도이다.
도 4는 본 발명의 일실시 예에 따른 저전력 CAN 송수신기의 제어 방법의 흐름도이다.1 is a block diagram of a low power CAN transceiver according to an embodiment of the present invention.
2 is a schematic block diagram of a CAN transceiver according to the prior art.
3 is a block diagram of a low power CAN transceiver according to another embodiment of the present invention.
4 is a flowchart of a method of controlling a low power CAN transceiver according to an embodiment of the present invention.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 이하에서는 특정 실시예들을 첨부된 도면을 기초로 상세히 설명하고자 한다.BRIEF DESCRIPTION OF THE DRAWINGS The present invention is capable of various modifications and various embodiments, and specific embodiments will be described in detail below with reference to the accompanying drawings.
본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되는 것은 아니며, 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.The terms first, second, etc. may be used to describe various components, but the components are not limited by the terms, and the terms are used only for the purpose of distinguishing one component from another Is used.
도 1은 본 발명의 일실시 예에 따른 저전력 CAN 송수신기의 구성도이다.1 is a block diagram of a low power CAN transceiver according to an embodiment of the present invention.
도 1을 참조하면, 본 발명의 일실시 예에 따른 저전력 CAN 송수신기는 드라이버(10), 송수신부(20) 및 캔 버스(30)를 포함하고 있다.Referring to FIG. 1, a low power CAN transceiver according to an embodiment of the present invention includes a
상기 드라이버(10)는 드라이브 신호와 리시브 신호를 분리해 주며, 송수신부(20)는 캔 버스(30)와 드라이버(10) 사이에서 드라이브 신호와 리시브 신호가 상호간에 교환될 수 있도록 한다.The
상기 송수신부(20)는 캔 버스(30)의 제1 와이어(31)에 신호 CANH를 공급하는 제1 버스 단자(21)를 구비하며, 제2 와이어(32)에 신호 CANL를 공급하는 제2 버스 단자(22)를 구비하고 있다.The
또한, 송수신부(20)는 기준 전압 단자(Vcc)에 제1 단자가 연결되어 있고 제2 단자가 드라이버(10)에 연결된 제1 타입 제1 트랜지스터(M1)를 포함한다.The
여기에서, 제1 타입은 P형이며, 제1 타입 제1 트랜지스터(M1)는 PMOS 트랜지스터이다. 이 때 제1 단자는 소스 단자, 제2 단자는 게이트 단자, 제3 단자는 드레인 단자이다.Here, the first type is P type, and the first type first transistor M1 is a PMOS transistor. Here, the first terminal is a source terminal, the second terminal is a gate terminal, and the third terminal is a drain terminal.
또한, 송수신부(20)는 제1 타입 제1 트랜지스터(M1)의 제3 단자에 제1 단자가 연결되어 있고, 드라이버(10)에 제2 단자가 연결되어 있으며, 제3 단자가 제1 버스 단자에 연결된 제1 타입 제2 트랜지스터(M3)를 포함한다.여기에서, 제1 타입은 P형이며, 제1 타입 제2 트랜지스터(M3)는 PMOS 트랜지스터이고, 이 때 제1 단자는 소스 단자, 제2 단자는 게이트 단자, 제3 단자는 드레인 단자이다.In the
또한, 송수신부(20)는 제1 타입 제2 트랜지스터(M3)의 제1 단자와 제3 단자에 연결되어 제3 단자에서 제1 단자로 흐르는 전류를 방지하는 제1 역전류 방지 소자(D1)을 포함한다. 여기에서, 제1 역전류 방지 소자(D1)는 다이오드이며, 제1 단자는 양극 단자이고, 제2 단자는 음극 단자이다.The
한편, 송수신부(20)는 제1 단자가 제2 타입 제2 트랜지스터(M4)의 제3 단자에 연결되어 있고, 접지 단자(GND)에 제3 단자가 연결되어 있으며, 제2 단자가 드라이버(10)에 연결된 제2 타입 제1 트랜지스터(M2)를 포함한다. 여기에서, 제2 타입은 N형이며, 제2 타입 제1 트랜지스터(M2)는 NMOS 트랜지스터이다. 이 때 제1 단자는 드레인 단자, 제2 단자는 게이트 단자, 제3 단자는 소스 단자이다.The
또한, 송수신부(20)는 제1 단자가 제2 버스 단자(22)에 연결되어 있고, 제2 타입 제1 트랜지스터(M2)의 제1 단자에 제3 단자가 연결되어 있으며, 드라이버(10)에 제2 단자가 연결되어 있는 제2 타입 제2 트랜지스터(M4)를 포함한다.여기에서, 제2 타입은 N형이며, 제1 타입 제2 트랜지스터(M3)는 NMOS 트랜지스터이고, 이 때 제1 단자는 드레인 단자, 제2 단자는 게이트 단자, 제3 단자는 소스 단자이다.The
또한, 송수신부(20)는 제2 타입 제2 트랜지스터(M4)의 제1 단자와 제3 단자에 연결되어 제3 단자에서 제1 단자로 흐르는 전류를 방지하는 제2 역전류 방지 소자(D2)를 포함한다. 여기에서, 제2 역전류 방지 소자(D2)는 다이오드이며, 제1 단자는 양극 단자이고, 제2 단자는 음극 단자이다.The
이와 같은 구성에서 드라이버(10)는 외부에서 우성(일예로 0인 신호)인 드라이브 신호가 입력되면 송수신부(20)로 우성인 신호를 출력하고, 송수신부(20)는 우성인 신호가 입력되면 캔 버스(30)를 우성(dominant) 상태로 만들도록 한다. In this configuration, when the
이를 좀더 구체적으로 살펴보면, 드라이버(10)는 외부에서 우성인 드라이브 신호가 입력되면 송수신부(20)의 제1 타입 제1 트랜지스터(M1)와, 제1 타입 제2 트랜지스터(M3)와, 제2 타입 제1 트랜지스터(M2) 및 제3 타입 제2 트랜지스터(M4)를 온시켜 기준전압 단자에서 제1 버스 단자 사이에 그리고 제2 버스 단자에서 접지 단자 사이에 전류 경로를 형성하여 캔 버스(30)를 우성(dominant) 상태로 만들도록 한다. 이때, 전류 경로가 형성되어 제1 역전류 방지 소자(D1)와 제2 역전류 방지 소자(D2) 사이에 저전압이 인가되어 턴 오프(turn-off)가 된다.More specifically, if the driving signal is inputted from the outside, the
그리고, 이와 달리 드라이버(10)는 외부에서 열성(일예로 1인 신호)인 드라이브 신호가 입력되면 송수신부(20)로 열성인 신호를 출력하고 송수신부(20)는 열성인 신호가 입력되면 캔버스(30)를 열성(recessive)인 상태로 만든다.Alternatively, if the
이를 좀더 구체적으로 살펴보면, 드라이버(10)는 외부에서 열성인 드라이브 신호가 입력되면 송수신부(20)의 제1 타입 제1 트랜지스터(M1)와, 제1 타입 제2 트랜지스터(M3)와, 제2 타입 제1 트랜지스터(M2) 및 제3 타입 제2 트랜지스터(M4)를 오프시켜 기준전압 단자에서 제1 버스 단자 사이와 제2 버스 단자에서 접지 단자 사이에 전류 경로를 차단하여 캔 버스(30)를 열성(recessive) 상태로 만들도록 한다.In more detail, the
이때, 전류 경로가 차단됨에 따라 제1 역전류 방지 소자(D1)와 제2 역전류 방지 소자(D2)도 턴 오프(turn-off) 되나, 이때는 외부쪽으로부터(와이어 쪽으로부터)의 고전압(high-voltage)이 인입될시 회로가 손상되지 않도록 하는 역전류 방지용으로 동작하게 된다.At this time, as the current path is blocked, the first reverse current prevention element D1 and the second reverse current prevention element D2 are also turned off, but at this time, the high voltage (from the wire side) -Voltage) to prevent the circuit from being damaged.
다음으로, 상기 캔 버스(30)는 제1 버스 단자(21) 및 제2 버스 단자(22)에 연결된 두개의 와이어(wire)(31,32)를 갖는 2-와이어 버스로 차동 신호로서 신호를 전달한다. Next, the
상기 캔 버스(30)의 두개의 버스 와이어(31,32)를 CANH(31) 및 CANL(32)이라 하며, 수신기측에 있는 풀 다운 저항(pull-down resistor)(33)과 풀 업 저항(pull-up resistor)(34)에 연결된다. The two
여기에서, 풀 다운 저항(33)은 제1 버스 와이어(31)와 제2 버스 와이어 사이에 연결된 2개의 직렬 연결된 저항으로 구성되며 일예로 각각은 60 오옴일 수 있다.Here, the pull-
그리고, 풀 업 저항(34) 또한 제1 버스 와이어(31)와 제2 버스 와이어 사이에 연결된 2개의 직렬 연결된 저항으로 구성되며 일예로 각각은 60 오옴일 수 있다.The pull-up
두개의 버스 와이어 상의 전압은 상반된 극성을 가지며, 그 결과 두 와이어에 의해 방사되는 의사 전자계는 서로를 상쇄시킨다. 대칭성이 높을 경우, 버스 와이어는 트위스트형 와이어(twisted wire) 형태를 취할 수 있으며, 값비싼 차폐가 필요없다.The voltages on the two bus wires have opposite polarities, so that the pseudo-electromagnetic fields emitted by the two wires cancel each other out. If the symmetry is high, the bus wire can take the form of a twisted wire and does not require costly shielding.
상기와 같은 CAN 송수신기에 있어서, 가장 많은 소비 전류를 발생시키는 곳은 캔 버스(30)에 신호를 출력하는 경로(이하 출력단)로, 도 1에서 굵게 강조되어 있다. In the CAN transceiver as described above, the place where the most current consumption is generated is a path (hereinafter referred to as an output terminal) for outputting a signal to the
종래 구조를 가진 CAN 송수신기는 일반적인 상황에서 우성 비트(dominant bit, 0) 전송시 50mA의 전체소비전류(total current consumption)를 갖는데, 출력단은 대략 40mA 정도의 전류를 소비하기 때문에 전체소비전류의 대부분을 차지한다고 할 수 있다. A CAN transceiver with a conventional architecture has a total current consumption of 50mA when transmitting a dominant bit (0) under normal conditions. Since the output stage consumes approximately 40mA of current, most of the total current consumption It can be said that it occupies.
따라서 이 부분에서 소비되는 전력을 줄이는 것이 방열 특성 개선에 있어 가장 효과적이라고 할 수 있다. 열성 비트(recessive bit, 1)는 출력단에 전류가 흐르지 않는 상태이므로 무시가능하다.Therefore, reducing the power consumed in this area is the most effective in improving the heat dissipation characteristics. The recessive bit (1) is negligible because no current flows through the output stage.
이와 같은 상황에서 CAN 송수신기의 내부에서 소비되는 전력을 PINT라 하고, CAN 송수신기의 외부에서 소비되는 전력을 PEXT라고 할 때, 전력 P는 수학식 1을 변형하여 수학식 2와 같이 작성할 수 있다.In this situation, when the power consumed inside the CAN transceiver is denoted as P INT and the power consumed outside the CAN transceiver is denoted as P EXT , the power P can be generated as shown in Equation 2 by modifying Equation 1 .
(수학식 1) (1)
P=IVP = IV
(수학식 2) (2)
P=PINT+PEXT=I(VINT+VEXT)P = P INT + P EXT = I (V INT + V EXT )
여기에서, VINT는 CAN 송수신기의 내부 전압으로 송수신부(20)의 각 구성 소자의 양단 전압의 총합이며, VEXT는 CAN 송수신기의 외부 전압으로 캔 버스(30)의 풀업 저항 또는 풀 다운 저항의 양단 전압을 의미한다.V INT is the sum of the voltages across the components of the
이와 같은 상황에서 VINT를 줄이면 PINT를 줄일 수 있다.In this situation, decreasing V INT reduces P INT .
한편, 도 2는 종래 기술에 따른 CAN 송수신기의 개략적인 구성도이다.2 is a schematic block diagram of a CAN transceiver according to the related art.
도 2를 참조하면, VINT는 다음과 같이 다시 쓰일 수 있다.Referring to FIG. 2, V INT can be rewritten as follows.
(수학식 3) (3)
VINT=VM1+VD1+VD2+VR1 V INT = V M1 + V D1 + V D2 + V R1
여기서 VM1과 VM2는 트랜지스터 M1과 M2의 전압강하, VD1과 VD2는 역전류 방지 소자인 다이오드 D1과 D2의 전압강하를, VR1는 캔 버스의 터미널 저항의 전압강하를 의미한다.Here, V M1 and V M2 are voltage drops of transistors M1 and M2, V D1 and V D2 are voltage drops of diodes D1 and D2, which are reverse current blocking elements, and V R1 , voltage drop of terminal resistance of the can bus.
제조공정에 따라 다르지만 트랜지스터 M1, M2의 전압강하는 일반적으로 0.3V이고, 다이오드 D1, D2의 전압강하는 보통 0.7V이다. Depending on the fabrication process, the voltage drop across transistors M1 and M2 is typically 0.3V and the voltage drop across diodes D1 and D2 is typically 0.7V.
VINT를 줄이기 위해 도 1에서 제안하는 바와 같이 회로를 변경하여 VD1, VD2를 크게 줄일 수 있다.In order to reduce V INT , V D1 and V D2 can be greatly reduced by changing the circuit as suggested in FIG.
여기에서, 기준 전압은 5V를 가정하여, I는 전류를 나타낸다.Here, assuming that the reference voltage is 5V, I represents a current.
즉, 다이오드에 트랜지스터를 추가하여 VD1, VD2를 기존 0.7V에서 0.3V로 줄이는 것이 핵심이다. In other words, it is essential to reduce the V D1 and V D2 from 0.7V to 0.3V by adding a transistor to the diode.
표 1에서 보듯 CAN 송수신기 내부에서 소비되는 전력이 기존 대비 60% 수준으로 떨어진 것을 확인할 수 있다. As shown in Table 1, the power consumed inside the CAN transceiver has dropped to 60% of the previous level.
반면, CAN 버스의 와이어의 소비전력은 CAN 송수신기에서 줄어든 소비전력(32mW)만큼 증가한다. On the other hand, the power consumption of the wires on the CAN bus increases by 32 mW, which is reduced by the CAN transceiver.
그러나 CAN 버스의 와이어는 길게는 40m 이상의 길이를 갖으나, CAN 송수신기는 통상 1cm2 수준의 크기에 불과하다. 따라서 CAN 버스의 와이어는 CAN 송수신기 에 비해 발열밀도(thermal density)는 훨씬 낮다. 때문에 전체적인 시스템 수준의 설계에서는 CAN 송수신기의 발열밀도를 낮추는 편이 시스템 신뢰성을 높이는데 도움이 된다.However or wires of the CAN bus gateu the hold is at least 40m in length, CAN transceiver is only a size of a normal level of 1cm 2. Thus, the wires on the CAN bus have much lower thermal densities than the CAN transceivers. Therefore, lowering the thermal density of the CAN transceiver in the overall system-level design helps improve system reliability.
도 3은 본 발명의 다른 실시예에 따른 저전력 송수신기의 구성도이다.3 is a block diagram of a low power transceiver according to another embodiment of the present invention.
도 3을 참조하면, 본 발명의 다른 실시예에 따른 저전력 송수신기는 도 1의 일실시 예에 따른 저전력 송수신기와 다른 점은 제1 타입 제2 트랜지스터와 제1 역전류 방지 소자를 제1 타입 이중 확산형 트랜지스터(P형 DMOS)(DM1)를 사용하여 일체로 구현하는데 있다.3, a low-power transceiver according to another embodiment of the present invention differs from the low-power transceiver according to the embodiment of FIG. 1 in that a first type second transistor and a first reverse current prevention element are connected to a first type double diffusion Type transistor (P type DMOS) DM1.
즉, 상기 제1 타입 제2 트랜지스터는 상기 제1 타입 이중 확산형 트랜지스터(DM1)의 트랜지스터 소자(M3)로 구현하고, 상기 제1 역전류 방지 소자는 제1 타입 이중 확산형 트랜지스터의 기생 다이오드(PD1)로 구현한다. 여기에서, 기생 다이오드(PD1)는 제1 타입 이중 확산형 트랜지스터의 바디와 반도체 층의 접합으로 생성되는 다이오드이며 제1 타입 이중 확산형 트랜지스터(DM1)에 내재적이다.That is, the first type second transistor is implemented by the transistor element M3 of the first type double diffusion type transistor DM1, and the first type reverse current prevention element is a parasitic diode of the first type double diffusion type transistor PD1). Here, the parasitic diode PD1 is a diode formed by bonding the body of the first type double diffusion type transistor and the semiconductor layer, and is inherent to the first type double diffusion type transistor DM1.
이와 유사하게, 본 발명의 다른 실시예에 따른 저전력 송수신기는 도 1의 일실시 예에 따른 저전력 송수신기의 제2 타입 제2 트랜지스터와 제2 역전류 방지 소자를 제2 타입 이중 확산형 트랜지스터(DM2)를 사용하여 일체로 구현한다. Similarly, a low power transceiver according to another embodiment of the present invention includes a second type second transistor and a second type reverse current prevention element of the low power transceiver according to the embodiment of FIG. 1, and a second type double diffusion type transistor DM2. As shown in FIG.
즉, 상기 제2 타입 제2 트랜지스터는 상기 제2 타입 이중 확산형 트랜지스터(DM2)의 트랜지스터 소자(M4)로 구현하고, 상기 제2 역전류 방지 소자는 제2 타입 이중 확산형 트랜지스터(DM2)의 기생 다이오드(PD2)로 구현한다. 여기에서, 기생 다이오드(PD2)는 제2 타입 이중 확산형 트랜지스터(DM2)의 바디와 반도체 층의 접합으로 생성되는 다이오드이며 제2 타입 이중 확산형 트랜지스터(DM2)에 내재적이다.That is, the second type second transistor is implemented by the transistor element M4 of the second type double diffusion type transistor DM2, and the second type reverse current prevention element is implemented by the transistor M3 of the second type double diffusion type transistor DM2. And a parasitic diode (PD2). Here, the parasitic diode PD2 is a diode formed by the junction of the body of the second type double diffusion type transistor DM2 and the semiconductor layer, and is inherent to the second type double diffusion type transistor DM2.
여기에서, 상기 이중 확산형 트랜지스터는 연속적으로 확산공정을 두번 진행함으로써 채널 길이를 짧게한 것으로, 고전류 및 고전압을 인가할 수 있는 장점을 가지고 있다.Here, the double diffusion type transistor has a short channel length by continuously performing the diffusion process twice and has an advantage of being able to apply a high current and a high voltage.
이와 같은 이중 확산형 트랜지스터는 다시 VDMOS(Vertical Double Diffused MOS)와 LDMOS(Lateral Double Diffused MOS)로 분류할 수 있는데, VDMOS는 주로 개별소자로 구성되고 LDMOS는 주로 전원 IC의 출력단에 적용된다. 본 발명에서는 이중 확산형 트랜지스터로 VDMOS를 사용한다.Such a double diffusion type transistor can be classified into VDMOS (Vertical Double Diffused MOS) and LDMOS (Lateral Double Diffused MOS). VDMOS is mainly composed of individual elements, and LDMOS is mainly applied to the output terminal of the power IC. In the present invention, VDMOS is used as a double diffusion type transistor.
이처럼 본 발명은 DMOS 공정을 이용한 설계에서 더욱 가격경쟁력을 갖는데, DMOS 공정에서 제공하는 DMOS의 기생 다이오드(parasitic diode)를 이용하여 트랜지스터와 다이오드를 동시에 구현할 수 있기 때문이다. 이 경우 추가적인 비용 없이 본 발명을 구현할 수 있다.As described above, the present invention is more cost competitive in the design using the DMOS process because a transistor and a diode can be implemented simultaneously using a parasitic diode of a DMOS provided in the DMOS process. In this case, the present invention can be implemented at no additional cost.
도 4는 본 발명의 일실시 예에 따른 저전력 CAN 송수신기의 제어 방법의 흐름도이다.4 is a flowchart of a method of controlling a low power CAN transceiver according to an embodiment of the present invention.
도 4를 참조하면, 본 발명의 일실시 예에 따른 저전력 CAN 송수신기의 제어 방법은 드라이버가 외부에서 우성인 드라이브 신호가 입력되면(S10), 제1 역전류 방지 소자가 오프 상태를 유지한 상태에서 기준 전압 단자에서 제1 버스 단자 사이에 전류 경로를 형성한다(S12).Referring to FIG. 4, in a method of controlling a low power CAN transceiver according to an exemplary embodiment of the present invention, when a driver receives a dominant driving signal from an external source (S10), the first reverse current prevention device A current path is formed between the reference voltage terminal and the first bus terminal (S12).
이를 좀더 구체적으로 살펴보면, 드라이버는 송수신부의 제1 타입 제1 트랜지스터와 제1 타입 제2 트랜지스터를 온시켜 기준전압 단자에서 제1 버스 단자 사이에 전류 경로를 형성하여 캔 버스를 우성(dominant) 상태로 만든다.More specifically, the driver turns on the first-type first transistor and the first-type second transistor of the transmitting and receiving unit to form a current path between the reference voltage terminal and the first bus terminal, thereby making the can bus dominant I make it.
그리고, 드라이버는 제2 역전류 방지 소자가 오프 상태를 유지한 상태에서 제2 버스 단자에서 접지 단자 사이에 전류 경로를 형성한다(S14).Then, the driver forms a current path between the second bus terminal and the ground terminal in a state in which the second reverse current blocking element is kept off (S14).
이를 좀더 구체적으로 살펴보면, 드라이버는 송수신부의 제2 타입 제1 트랜지스터와 제2 타입 제2 트랜지스터를 온시켜 제2 버스 단자에서 접지 단자 사이에 전류 경로를 형성한다.To be more specific, the driver turns on the second type first transistor and the second type second transistor of the transmitting and receiving unit to form a current path between the second bus terminal and the ground terminal.
한편, 드라이버는 외부에서 열성인 드라이브 신호가 입력되면(S16) 기준 전압 단자에서 제1 버스 단자 사이의 전류 경로를 차단하여 캔버스를 열성( recessive)인 상태로 만든다. 이때, 제1 역전류 방지 소자는 오프 상태를 유지한다(S18).On the other hand, when a drive signal which is externally hot is inputted (S16), the driver cuts off the current path between the reference voltage terminal and the first bus terminal to make the canvas in a recessive state. At this time, the first reverse current blocking element maintains the off state (S18).
이를 좀더 구체적으로 살펴보면,드라이버는 외부에서 열성인 드라이브 신호가 입력되면 송수신부의 제1 타입 제1 트랜지스터와 제1 타입 제2 트랜지스터를 오프시켜 기준전압 단자에서 제1 버스 단자 사이에 전류 경로를 차단하여 캔 버스를 열성(recessive) 상태로 만들도록 한다.In more detail, the driver turns off the first-type first transistor and the first-type second transistor of the transmission / reception unit when the drive signal is externally input, cuts off the current path between the reference voltage terminal and the first bus terminal Make the can bus into a recessive state.
또한, 드라이버는 제2 버스 단자에서 접지 단자 사이에 전류 경로를 차단하며, 제2 역전류 방지 소자는 오프 상태를 유지한다(S20).Further, the driver cuts off the current path between the second bus terminal and the ground terminal, and the second reverse current prevention element maintains the OFF state (S20).
이를 좀더 구체적으로 살펴보면,드라이버는 외부에서 열성인 드라이브 신호가 입력되면 송수신부의 제2 타입 제2 트랜지스터와 제2 타입 제2 트랜지스터를 오프시켜 제2 버스 단자에서 접지 단자 사이에 전류 경로를 차단한다.More specifically, the driver turns off the second-type second transistor and the second-type second transistor of the transmitting and receiving unit when the external drive signal is input, thereby blocking the current path from the second bus terminal to the ground terminal.
이때, 전류 경로가 차단됨에 따라 제1 역전류 방지 소자와 제2 역전류 방지 소자도 턴 오프(turn-off) 되나, 이때는 외부쪽으로부터(와이어 쪽으로부터)의 고전압(high-voltage)이 인입될시 회로가 손상되지 않도록 하는 역전류 방지용으로 동작하게 된다(S22).At this time, as the current path is shut off, the first and second reverse current prevention elements are also turned off, but a high-voltage (from the wire side) is drawn from the outside (S22) so as to prevent the reverse circuit from being damaged.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서 본 발명에 기재된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의해서 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.The foregoing description is merely illustrative of the technical idea of the present invention, and various changes and modifications may be made by those skilled in the art without departing from the essential characteristics of the present invention. Therefore, the embodiments described in the present invention are not intended to limit the technical spirit of the present invention but to illustrate the present invention. The scope of protection of the present invention should be construed according to the following claims, and all technical ideas within the scope of equivalents thereof should be construed as being included in the scope of the present invention.
10 : 드라이버 20 : 송수신부
21 : 제1 버스 단자 22 : 제2 버스 단자
30 : 캔 버스 31 : 제1 와이어
32 : 제2 와이어 10: Driver 20: Transmitting /
21: first bus terminal 22: second bus terminal
30: can bus 31: first wire
32: second wire
Claims (14)
상기 송수신부는 내부에 포함된 제1 역전류 방지 소자와 제2 역전류 방지 소자가 오프된 상태에서 캔 버스를 우성 상태로 형성하며,
상기 송수신부는
기준 전압 단자에 제1 단자가 연결되어 있고 제2 단자가 드라이버에 연결된 제1 타입 제1 트랜지스터;
제1 타입 제1 트랜지스터의 제3 단자에 제1 단자가 연결되어 있고, 드라이버에 제2 단자가 연결되어 있으며, 제3 단자가 제1 버스 단자에 연결된 제1 타입 제2 트랜지스터;
접지 단자에 제3 단자가 연결되어 있으며, 제2 단자가 드라이버에 연결된 제2 타입 제1 트랜지스터; 및
제1 단자가 제2 버스 단자에 연결되어 있고, 제2 타입 제1 트랜지스터의 제1 단자에 제3 단자가 연결되어 있으며, 드라이버에 제2 단자가 연결되어 있는 제2 타입 제2 트랜지스터를 포함하며,
상기 제1 역전류 방지 소자의 제1 단자는 제1 타입 제2 트랜지스터의 제1 단자에 연결되어 있고, 제2 단자는 제1 타입 제2 트랜지스터의 제3 단자에 연결되어 있으며,
상기 제2 역전류 방지 소자의 제 2 단자는 제2 타입 제2 트랜지스터의 제1 단자에 연결되어 있고, 제2 단자는 제2 타입 제2 트랜지스터의 제3 단자에 연결되어 있는 CAN 송수신기.A CAN transceiver comprising a driver and a transceiver,
The transceiver unit forms the can bus in a dominant state in a state in which the first and second reverse current blocking elements included therein are off,
The transmitting /
A first type first transistor having a first terminal connected to the reference voltage terminal and a second terminal connected to the driver;
A first type second transistor having a first terminal connected to a third terminal of the first type first transistor, a second terminal connected to the driver, and a third terminal connected to the first bus terminal;
A second type first transistor having a third terminal connected to the ground terminal and a second terminal connected to the driver; And
And a second type second transistor having a first terminal connected to the second bus terminal, a first terminal connected to the first terminal of the second type transistor and a second terminal connected to the driver, ,
The first terminal of the first reverse current blocking element is connected to the first terminal of the first type second transistor and the second terminal is connected to the third terminal of the first type second transistor,
The second terminal of the second reverse current blocking element is connected to the first terminal of the second type second transistor and the second terminal is connected to the third terminal of the second type second transistor.
상기 제1 타입 제1 트랜지스터와 제1 타입 제2 트랜지스터는 PMOS 트랜지스터이고, 상기 제2 타입 제1 트랜지스터와 제2 타입 제2 트랜지스터는 NMOS 트랜지스터인 CAN 송수신기.The method according to claim 2,
Wherein the first type first transistor and the first type second transistor are PMOS transistors and the second type first transistor and the second type second transistor are NMOS transistors.
상기 드라이버는 우성인 드라이브 신호가 입력되면 상기 제1 타입 제1 트랜지스터와, 제1 타입 제2 트랜지스터와, 제2 타입 제1 트랜지스터 및 제2 타입 제2 트랜지스터를 온시켜 캔 버스를 우성 상태로 만들며, 상기 제1 역전류 방지 소자와 제2 역전류 방지 소자는 오프 상태를 유지하는 CAN 송수신기.The method according to claim 2,
The driver turns on the first type first transistor, the first type second transistor, the second type first transistor and the second type second transistor to turn the can bus into a dominant state when a dominant drive signal is inputted And the first reverse current prevention element and the second reverse current prevention element maintain the OFF state.
상기 드라이버는 열성인 드라이브 신호가 입력되면 상기 제1 타입 제1 트랜지스터와, 제1 타입 제2 트랜지스터와, 제2 타입 제1 트랜지스터 및 제2 타입 제2 트랜지스터를 오프 시켜 캔 버스를 열성 상태로 만들며, 상기 제1 역전류 방지 소자와 제2 역전류 방지 소자는 오프 상태를 유지하여 캔 버스에서 입력되는 역전류를 차단하는 CAN 송수신기.The method according to claim 2,
The driver turns off the first type first transistor, the first type second transistor, the second type first transistor and the second type second transistor when the drive signal of the thermal type is inputted to turn the can bus into a thermal state And the first and second reverse current prevention elements are kept off to cut off the reverse current input from the CAN bus.
상기 제1 역전류 방지 소자와 제2 역전류 방지 소자는 다이오드인 CAN 송수신기.The method according to claim 2,
Wherein the first reverse current prevention element and the second reverse current prevention element are diodes.
상기 제1 타입 제1 트랜지스터와 제1 역전류 방지 소자는 제1 타입 이중 확산형 트랜지스터로 일체로 형성되고, 상기 제2 타입 제2 트랜지스터와 제2 역전류 방지 소자는 제2 타입 이중 확산형 트랜지스터로 일체로 형성되는 CAN 송수신기.The method according to claim 2,
Wherein the first type first transistor and the first reverse current prevention element are formed integrally with a first type double diffusion type transistor and the second type second transistor and the second type reverse current prevention element are formed integrally with the second type double diffusion type transistor The CAN transceiver being formed integrally with the CAN transceiver.
캔 버스와 드라이버 사이에서 드라이브 신호와 리시브 신호가 상호간에 교환될 수 있도록 하는 송수신부를 포함하며,
상기 송수신부는 내부에 포함된 제1 역전류 방지 소자와 제2 역전류 방지 소자가 오프된 상태에서 캔 버스를 우성 상태로 형성하며,
상기 송수신부는
기준 전압 단자에 제1 단자가 연결되어 있고 제2 단자가 드라이버에 연결된 제1 타입 제1 트랜지스터;
제1 타입 제1 트랜지스터의 제3 단자에 제1 단자가 연결되어 있고, 드라이버에 제2 단자가 연결되어 있으며, 제3 단자가 제1 버스 단자에 연결된 제1 타입 제2 트랜지스터;
접지 단자에 제3 단자가 연결되어 있으며, 제2 단자가 드라이버에 연결된 제2 타입 제1 트랜지스터; 및
제1 단자가 제2 버스 단자에 연결되어 있고, 제2 타입 제1 트랜지스터의 제1 단자에 제3 단자가 연결되어 있으며, 드라이버에 제2 단자가 연결되어 있는 제2 타입 제2 트랜지스터를 포함하며,
상기 제1 역전류 방지 소자의 제1 단자는 제1 타입 제2 트랜지스터의 제1 단자에 연결되어 있고, 제2 단자는 제1 타입 제2 트랜지스터의 제3 단자에 연결되어 있으며,
상기 제2 역전류 방지 소자의 제 2 단자는 제2 타입 제2 트랜지스터의 제1 단자에 연결되어 있고, 제2 단자는 제2 타입 제2 트랜지스터의 제3 단자에 연결되어 있는 CAN 송수신기.A driver that isolates the drive signal and the receive signal; And
And a transceiver for allowing the drive signal and the receive signal to be exchanged between the can bus and the driver,
The transceiver unit forms the can bus in a dominant state in a state in which the first and second reverse current blocking elements included therein are off,
The transmitting /
A first type first transistor having a first terminal connected to the reference voltage terminal and a second terminal connected to the driver;
A first type second transistor having a first terminal connected to a third terminal of the first type first transistor, a second terminal connected to the driver, and a third terminal connected to the first bus terminal;
A second type first transistor having a third terminal connected to the ground terminal and a second terminal connected to the driver; And
And a second type second transistor having a first terminal connected to the second bus terminal, a first terminal connected to the first terminal of the second type transistor and a second terminal connected to the driver, ,
The first terminal of the first reverse current blocking element is connected to the first terminal of the first type second transistor and the second terminal is connected to the third terminal of the first type second transistor,
The second terminal of the second reverse current blocking element is connected to the first terminal of the second type second transistor and the second terminal is connected to the third terminal of the second type second transistor.
상기 제1 타입 제1 트랜지스터와 제1 역전류 방지 소자는 제1 타입 이중 확산형 트랜지스터로 일체로 형성되고, 상기 제2 타입 제2 트랜지스터와 제2 역전류 방지 소자는 제2 타입 이중 확산형 트랜지스터로 일체로 형성되는 CAN 송수신기.The method of claim 9,
Wherein the first type first transistor and the first reverse current prevention element are formed integrally with a first type double diffusion type transistor and the second type second transistor and the second type reverse current prevention element are formed integrally with the second type double diffusion type transistor The CAN transceiver being formed integrally with the CAN transceiver.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150141134A KR101666569B1 (en) | 2015-10-07 | 2015-10-07 | Low power CAN transceiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150141134A KR101666569B1 (en) | 2015-10-07 | 2015-10-07 | Low power CAN transceiver |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020160116493A Division KR101702435B1 (en) | 2016-09-09 | 2016-09-09 | Control method of Low power CAN transceiver |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101666569B1 true KR101666569B1 (en) | 2016-10-17 |
Family
ID=57250107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150141134A KR101666569B1 (en) | 2015-10-07 | 2015-10-07 | Low power CAN transceiver |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101666569B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11032300B2 (en) | 2017-07-24 | 2021-06-08 | Korea University Research And Business Foundation | Intrusion detection system based on electrical CAN signal for in-vehicle CAN network |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100897895B1 (en) | 2002-09-18 | 2009-05-18 | 페어차일드코리아반도체 주식회사 | Semiconductor device |
| JP2012172568A (en) | 2011-02-21 | 2012-09-10 | Ngk Spark Plug Co Ltd | Energization control apparatus for glow plug |
-
2015
- 2015-10-07 KR KR1020150141134A patent/KR101666569B1/en active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100897895B1 (en) | 2002-09-18 | 2009-05-18 | 페어차일드코리아반도체 주식회사 | Semiconductor device |
| JP2012172568A (en) | 2011-02-21 | 2012-09-10 | Ngk Spark Plug Co Ltd | Energization control apparatus for glow plug |
Non-Patent Citations (1)
| Title |
|---|
| 데이터시트(TEXAS INSTRUMENTS, "SN65HVD1050 EMC Optimized CAN Bus Transceiver", 2015.02.10.)* * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11032300B2 (en) | 2017-07-24 | 2021-06-08 | Korea University Research And Business Foundation | Intrusion detection system based on electrical CAN signal for in-vehicle CAN network |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8026740B2 (en) | Multi-level signaling for low power, short channel applications | |
| US7088166B1 (en) | LVDS input circuit with extended common mode range | |
| US7474118B2 (en) | Transmission circuit, data transfer control device and electronic equipment | |
| JP4917394B2 (en) | Output circuit | |
| US7675329B2 (en) | Transmitter and control method for same | |
| US9461694B2 (en) | Method for controlling controller area network transceiver circuit and device therefor | |
| US20040119517A1 (en) | Can receiver wake-up circuit | |
| US6246262B1 (en) | Output buffer for a low voltage differential signaling receiver | |
| US20200264643A1 (en) | Controller area network (can) transceiver | |
| KR101666569B1 (en) | Low power CAN transceiver | |
| EP3656057B1 (en) | Current sink with negative voltage tolerance | |
| KR101702435B1 (en) | Control method of Low power CAN transceiver | |
| US10447269B1 (en) | Level shifter | |
| JP2011035449A (en) | Transceiver, semiconductor device, and communication system | |
| EP2077619B1 (en) | System for providing a complementary metal-oxide semiconductor (CMOS) emitter coupled logic (ECL) equivalent input/output (I/O) circuit | |
| EP2769531B1 (en) | Integrated circuit device, controller area network driver module and method therefor | |
| CN102132538B (en) | Data communication circuit, transmitting device, receiving device, and transmitting/receiving system | |
| JP5018262B2 (en) | Signal output device and communication driver device | |
| US9520708B2 (en) | Protection circuit, interface circuit, and communication system | |
| US6590435B1 (en) | Output differential voltage (VOD) restriction circuit for use with LVDS input buffers | |
| CN113037272A (en) | Bus driving device | |
| US6232803B1 (en) | Tightly controlled output level CMOS-PECL driver | |
| US7436215B2 (en) | Transmitter | |
| JP2006165468A (en) | Semiconductor integrated circuit | |
| Leung | Low-voltage low-power high-speed I/O buffers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20151007 |
|
| PA0201 | Request for examination | ||
| PN2301 | Change of applicant |
Patent event date: 20160205 Comment text: Notification of Change of Applicant Patent event code: PN23011R01D |
|
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20160714 Patent event code: PE09021S01D |
|
| A107 | Divisional application of patent | ||
| PA0107 | Divisional application |
Comment text: Divisional Application of Patent Patent event date: 20160909 Patent event code: PA01071R01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20160929 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20161010 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20161011 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20190926 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20200923 Start annual number: 5 End annual number: 5 |
|
| PC1903 | Unpaid annual fee | ||
| PR0401 | Registration of restoration |
Patent event code: PR04011E01D Patent event date: 20220519 Comment text: Registration of Restoration |
|
| PR1001 | Payment of annual fee |
Payment date: 20220520 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20221011 Start annual number: 7 End annual number: 7 |