KR101658949B1 - Frequency synthesizer using nonlinear digital to analog converter and method thereof - Google Patents
Frequency synthesizer using nonlinear digital to analog converter and method thereof Download PDFInfo
- Publication number
- KR101658949B1 KR101658949B1 KR1020150024207A KR20150024207A KR101658949B1 KR 101658949 B1 KR101658949 B1 KR 101658949B1 KR 1020150024207 A KR1020150024207 A KR 1020150024207A KR 20150024207 A KR20150024207 A KR 20150024207A KR 101658949 B1 KR101658949 B1 KR 101658949B1
- Authority
- KR
- South Korea
- Prior art keywords
- information
- quadrant
- phase
- segment
- output
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 238000013507 mapping Methods 0.000 abstract description 17
- 230000007704 transition Effects 0.000 abstract description 11
- 238000013461 design Methods 0.000 abstract description 6
- 229920005994 diacetyl cellulose Polymers 0.000 description 40
- 238000010586 diagram Methods 0.000 description 13
- 230000002194 synthesizing effect Effects 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 7
- 230000006866 deterioration Effects 0.000 description 7
- 238000003786 synthesis reaction Methods 0.000 description 7
- 238000001308 synthesis method Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 3
- 238000006731 degradation reaction Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 206010023497 kuru Diseases 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000001186 cumulative effect Effects 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000001131 transforming effect Effects 0.000 description 2
- 238000000342 Monte Carlo simulation Methods 0.000 description 1
- HIHOWBSBBDRPDW-PTHRTHQKSA-N [(3s,8s,9s,10r,13r,14s,17r)-10,13-dimethyl-17-[(2r)-6-methylheptan-2-yl]-2,3,4,7,8,9,11,12,14,15,16,17-dodecahydro-1h-cyclopenta[a]phenanthren-3-yl] n-[2-(dimethylamino)ethyl]carbamate Chemical compound C1C=C2C[C@@H](OC(=O)NCCN(C)C)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2 HIHOWBSBBDRPDW-PTHRTHQKSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000877 morphologic effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
- H03L7/189—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop comprising a D/A converter for generating a coarse tuning voltage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
본 발명은 사인파의 사분면 생성 정보를 변환하여 전체 사인파를 합성할 경우 발생되는 오프셋 오류 및 하모닉 왜곡을 방지하여 불요신호 특성(Spurious Free Dynamic Range:SFDR)을 개선할 수 있도록 한 비선형 디지털 아날로그 변환기를 이용한 주파수 합성 장치 및 방법에 관한 것으로, 한 개 사분면에 대한 매핑 데이터를 이용하여 파인 세그먼트에 대한 전류를 생성하는 비선형 DAC 구성은 그대로 이용하되, 커서 세그먼트에 대한 전류는 이분면을 이용하는 형태로 DAC를 구성한 후 한 개 사분면을 이용하는 방식의 커스 세그먼트 정보를 해석하여 이를 한 개 이분면에 대응하는 커스 세그먼트에 대한 정보를 생성하는 방식으로 변환하여 이용함으로써, 이분면을 이용하는 방식을 적용함에도 불구하고 위상에 따른 진폭을 코드로 출력하는 디코더 구성은 그대로 활용할 수 있어 코드 생성을 위한 복잡도 증가나 신규 설계에 대한 부담을 줄이면서도 MSB 천이 DAC 사용에 따른 문제점을 해결할 수 있는 효과가 있다.The present invention relates to a nonlinear digital-to-analog converter (D / A converter) which can improve spurious free dynamic range (SFDR) by preventing offset error and harmonic distortion generated when a quadrant generation information of a sine wave is converted to synthesize an entire sine wave. The present invention relates to a frequency synthesizer and a method thereof, in which a nonlinear DAC configuration for generating a current for a fine segment using mapping data for one quadrant is used as it is, while a current for a cursor segment is configured using a DAC And then transforms the cost segment information of the method using one quadrant into the method of generating information on the cost segment corresponding to one of the two quadrants, The decoder configuration for outputting the amplitude to the code remains intact Yet it can reduce the complexity and increase the burden of the new design for code generation use is effective to solve the problems according to the MSB DAC transitions used.
Description
본 발명은 비선형 디지털 아날로그 변환기를 이용한 주파수 합성에 관한 것으로, 특히 사인파의 사분면 생성 정보를 변환하여 전체 사인파를 합성할 경우 발생되는 오프셋 오류 및 하모닉 왜곡을 방지하여 불요신호 특성(Spurious Free Dynamic Range:SFDR)을 개선할 수 있도록 한 비선형 디지털 아날로그 변환기를 이용한 주파수 합성 장치 및 방법에 관한 것이다.The present invention relates to frequency synthesis using a nonlinear digital-to-analog converter, and more particularly, to a spurious free dynamic range (SFDR) scheme, which prevents offset errors and harmonic distortion that are generated when an entire sine wave is synthesized by converting quadrant generation information of a sine wave. To a frequency synthesizer and method using a nonlinear digital-to-analog converter.
다양한 정보통신 기술의 발전에 따라 정보통신 장치들의 동작 속도는 기하급수적으로 고속화되고 있으며, 이러한 고속화를 위해 원하는 주파수를 빠르게 합성해야 하는 고속 디지털 주파수 합성 방식에 대한 요구 역시 증가하고 있다. 2. Description of the Related Art [0002] With the development of various information and communication technologies, the operation speed of information communication devices has been increasing exponentially, and a demand for a high-speed digital frequency synthesizing method for quickly synthesizing a desired frequency has also been increasing.
주파수 합성 방식은 직접 주파수 합성 방식과 간접 주파수 합성 방식이 있는데, PLL 주파수 합성기와 같은 간접 주파수 합성 방식은 궤환 루프 구성에 의한 시간 지연(latency)이 심하고 전압 제어 발진기 사용에 따른 위상 노이즈가 발생되며 해상도가 낮아 정밀한 고속 주파수 합성에 적합하지 않으므로 주파수 합성을 위한 지연이 짧고 위상 노이즈가 작으며 상대적으로 해상도가 높은 집접 주파수 합성 방식이 사용되며, 그 중에서도 직접 디지털 주파수 합성 방식이 주로 사용된다.The frequency synthesis method includes a direct frequency synthesis method and an indirect frequency synthesis method. In an indirect frequency synthesis method such as a PLL frequency synthesizer, a latency due to a feedback loop configuration is significant, a phase noise due to the use of a voltage control oscillator occurs, Is not suitable for precise high-frequency synthesis. Therefore, a frequency synthesizing method having a short delay, a small phase noise, and a relatively high resolution is used. Among them, a direct digital frequency synthesizing method is mainly used.
직접 디지털 주파수 합성기(Direct Digital Frequency Synthesiaer, 이하 DDFS라 칭함)는 넓은 대역에 대해서 순간적인 위상과 주파수 변환이 가능하고, 디지털의 장점에 의해 신호 불연속 없는 정확한 위상과 주파수 제공이 가능하기 때문에 고속의 정밀 주파수 합성에 적합하여 레이더나 고속 위상 및 주파수 도약이 필요한 무선 통신에 주로 적용되며, 그 하드웨어 구성을 간소화하는 것으로 비용을 낮추어 다양한 응용 영역으로 그 적용 범위를 넓히고 있다. 또한, 디지털 아날로그 변환기(Digital to Analog Converter, 이하 DAC라 칭함)를 제외한 부분이 디지털 회로로 구현되기 때문에 반도체 집적회로의 집적도 증가에 따라 그 사용이 증가하고 있는 추세이다.Direct Digital Frequency Synthesizer (hereinafter referred to as DDFS) is capable of instantaneous phase and frequency conversion over a wide band and can provide accurate phase and frequency without signal discontinuity due to the advantages of digital, It is suitable for frequency synthesis and is mainly applied to radar and wireless communication that requires high-speed phase and frequency hopping. By simplifying its hardware configuration, it is being applied to various application areas by lowering the cost. In addition, since the portion excluding the digital-to-analog converter (hereinafter referred to as DAC) is implemented as a digital circuit, the use thereof is increasing as the integration density of a semiconductor integrated circuit increases.
도 1은 일반적인 DDFS의 구성을 보인 것으로, 도시한 바와 같이 제어 워드(Frequency Control Word)를 누적하여 매 샘플링 클럭마다 새로운 위상 데이터를 오버플로우를 통해 원 주위의 위상각들(0~2π)로 발생시키는 위상 누적기(Phase Accumulator)(10)와, 상기 위상 누적기(10)가 제공하는 위상 데이터에 대응하는 사인파(sine wave)의 진폭을 이산적으로 맵핑하는 위상 진폭 매퍼(Phase to Amplitude Mapper)(20)와, 위상 진폭 매퍼(20)가 제공하는 이산 진폭들을 원하는 주파수 파형의 아날로그 신호로 변환하는 DAC(30)으로 구성된다. FIG. 1 shows a general DDFS configuration. As shown in FIG. 1, a control word (a frequency control word) is accumulated and new phase data is generated for each sampling clock by phase angles (0 to 2π) A
여기서, 위상 진폭 매퍼(20)의 경우 롬(ROM)을 이용하는 경우, 테일러 시리즈(Talyor series)를 이용하는 방법, CORDIC(COordinated Rotation DIgital Computer)을 이용하는 방법 등이 있으나, 소비 전력이 크고 복잡성에 의한 지연이 발생하므로 이를 생략하고 위상 누적기의 출력을 직접 사인 파형으로 변환하는 방식도 사용되고 있다. In the case of using the ROM in the case of the
즉, 디지털 아날로그 변환기인 DAC를 선형 구성으로 설계하는 대신 위상 누적기(10)의 출력을 직접 사인 파형으로 변환하는 비선형 방식으로 설계하여 순차적으로 동작되는 출력을 누적하여 사인파를 합성하는 형태가 사용되기도 한다.That is, instead of designing the DAC, which is a digital-to-analog converter, in a linear configuration, a form of synthesizing a sinusoidal wave by accumulating outputs that are sequentially operated by designing the output of the
이렇게 사인 가중(sine weighted) DAC를 이용하는 DDFS는 위상 누적기가 제공하는 위상 정보를 이용하여 사인파에 적합하도록 구성된 전류원을 선별 스위칭하는 방식으로 사인파를 출력하게 되는데, 해상도가 증가함에 따라 정밀한 파형 생성을 위한 전류원의 구성이 복잡해지므로 제어 워드를 사인파형의 진폭을 가지는 바이너리 코드로 변환하고, 이러한 바이너리 코드를 사인파로 변환하는 방식이 이용되고있다. 이러한 방식의 경우 기본 진폭의 위치를 커스 세그먼트(coarse segment)로 설정하여 커스 세그먼트 전류를 생성하고, 기본 진폭의 위치에 따라 가변적인 가중치를 가지면서 조합되는 미세한 파인 세그먼트(fine segment)를 결정하여 커스 세그먼트 전류에 더해지는 파인 세그먼트 전류를 결합하는 것으로 사인파 전류를 생성하는 방식을 이용한다. 이는 동 출원인에 의해 2011.11.14.자 등록된 한국 등록 특허 제101085107호 '가변 사인파 가중 디지털 아닐로그 변환기를 이용한 직접 디지털 주파수 합성기 및 그 방법'을 참조한다.In this way, DDFS using sine weighted DAC outputs a sinusoidal wave by selecting a current source that is configured to be suitable for a sine wave by using the phase information provided by the phase accumulator. As the resolution increases, The configuration of the current source becomes complicated, so that a control word is converted into a binary code having the amplitude of a sinusoidal waveform, and such a binary code is converted into a sinusoidal wave. In this case, the position of the basic amplitude is set as a coarse segment to generate a curse segment current, and a fine segment, which is combined with a variable weight according to the position of the fundamental amplitude, is determined, And a sinusoidal current is generated by combining a fine segment current added to the segment current. This is referred to Korean Patent No. 101085107 entitled " Direct Digital Frequency Synthesizer Using Variable Sinusoidal Weighted Digital Noise Log Converter ", filed on November 14, 2011 by the applicant.
하지만, 이러한 기존 DDFS의 사인파 합성의 경우 연산량을 줄이기 위해서 사인파의 형태적 특성을 이용하게 되는데, 사인파가 위상에 따라 4개 사분면으로 구분되고 이러한 4개 사분면이 서로 대칭 관계에 있다는 점에서, 4개 사분면 중에서 하나의 사분면에 대한 주파수 합성 구조를 설계한 후 이를 대칭 형태로 변환하여 전체 사인파를 합성하는 방식을 이용하게 된다. However, in the case of sinusoidal synthesis of the existing DDFS, the morphological characteristic of the sine wave is used in order to reduce the computational complexity. Since the sine wave is divided into four quadrants according to the phase and these quadrants are symmetrical to each other, A frequency synthesizing structure for one quadrant of the quadrant is designed and then converted into a symmetrical form to synthesize an entire sine wave.
도 2는 이러한 기존의 1개 사분면을 이용하여 사인파를 합성하는 방식에 대한 개념을 보인 것으로, 도시된 바와 같이 4개의 사분면(Quadrant) 중 하나를 합성하는 구성을 설계한 후 그에 따른 매핑 데이터를 생성하고, 이를 변환하는 것으로 전체 사인파 위상에 대한 매핑 데이터를 생성한다(도 2a).FIG. 2 shows a concept of a method of synthesizing a sinusoidal wave using one of the existing quadrants. As shown in FIG. 2, a structure for synthesizing one of four quadrants is designed, And generates mapping data for the entire sinusoidal phase by transforming it (FIG. 2A).
이를 위상별 진폭에 따른 그래프로 나타낸 도 2b를 살펴보면, 4 사분면에 대한 매핑 데이터를 근거로 사인파 출력을 생성하되, 1 사분면 및 2 사분면의 경우 일정한 기준 진폭을 더해주어야 함을 알 수 있다. Referring to FIG. 2B, which is a graph according to phase-specific amplitudes, a sine wave output is generated based on the mapping data for the fourth quadrant, and a certain reference amplitude is required for the first quadrant and the second quadrant.
도시된 바와 같이 1 사분면 및 2 사분면의 경우 전체 진폭의 절반, 즉 사인파 생성을 위한 코드 측면에서 보면 최상위 비트(MSB)에 대응되는 고정된 진폭이 더해져야 한다. 이를 달리 보면, 사인파 생성을 위한 기본 전류에 고정된 전류를 주기적으로 더하는 형태이므로 최상위 비트에 따라 켜지고 꺼지는 구형파와 사인파 생성을 위한 아날로그 신호를 더하는 방식이 된다. 이러한 구형파에 해당하는 고정 MSB 전류를 더하는 DAC 구성을 MSB 천이 DAC(MSB shift DAC)라 한다.As shown in the figure, in the first quadrant and the second quadrant, a fixed amplitude corresponding to the most significant bit (MSB) must be added in the half of the total amplitude, that is, the code for generating the sine wave. In other words, it is a way to periodically add a fixed current to the fundamental current for sinusoidal wave generation, so it is a method of adding a square wave that turns on and off according to the most significant bit and an analog signal for generating a sine wave. The DAC configuration that adds the fixed MSB current corresponding to this square wave is called the MSB shift DAC.
이러한 기법을 통상적으로 쿼터 사인파 기법(Quarter Sine-Wave Technique)이라 한다. 물론, 이는 공식적인 명칭이라기 보다는 연구자들 간에 통상적으로 칭하는 것이어서 쿼터 기법(Quarter Technique), 쿼터 변환(Quarter transform) 등 다양한 유사 명칭으로 불리우기도 한다.This technique is commonly referred to as a quarter sine-wave technique. Of course, this is commonly referred to as researchers rather than formal names, so it is often referred to as a quasi-technique or quater transform.
이러한 쿼터 사인파 기법의 경우 이상적인 환경에서는 그 동작에 큰 문제가 없지만, 현실적으로 반도체 설계 시 동일한 공정에서 동일한 전류원을 만들 경우에도 편차(mismatch)가 발생한다는 점 때문에 실질적으로 전체 스위치의 절반 크기에 해당하는 스위치가 동시에 켜지고 꺼지는 구성을 DAC에 적용하는 경우 전류원의 편차에 따른 오프셋이 발생할 수 있고, 위상에 따라 정확한 타이밍에 동작해야 한다는 점에서도 타이밍 편차에 의한 오프셋이 발생할 수 있으며, 대용량 전류가 한번에 켜지고 꺼짐에 따른 인접 스위치 전류에 영향을 미쳐 동작 주파수에 따른 하모닉 성분의 발생에 따른 성능 열화 역시 발생하게 된다.In the case of such a quarter-sine wave technique, there is no serious problem in its operation in an ideal environment. In reality, however, mismatch occurs even when the same current source is formed in the same process at the time of designing a semiconductor, Is applied to the DAC, an offset may occur according to the deviation of the current source. In addition, offset due to the timing deviation may occur even when the phase must be operated at a correct timing. When the large current is turned on and off at one time The performance of the harmonic components due to the operation frequency is deteriorated.
도 3은 쿼터 사인파 기법을 이용할 경우 발생되는 성능 열화를 설명하기 위한 개념도로서, 도시된 바와 같이 MSB 천이 DAC의 동작에 따른 오프셋 발생(OE) 을 보여주고 있다. 이러한 오프셋 발생은 홀수 하모닉 성분에서 에너지가 집중되는 현상을 유발하며, 특히 3rd 하모닉 주파수에서 집중되는 에너지는 불요신호 특성(Spurious Free Dynamic Range:SFDR)의 열화를 유발하게 되는데, 오프셋 진폭이 2배가 될 경우 이론적으로 -6dB/Octave 열화가 발생하게 된다.FIG. 3 is a conceptual diagram for explaining performance deterioration occurring when a quarter sine wave technique is used. As shown in FIG. 3, an offset occurrence (OE) according to the operation of the MSB transition DAC is shown. This offset induces a concentration of energy in the odd harmonic components. Particularly, the energy concentrated at the 3rd harmonic frequency causes deterioration of the spurious free dynamic range (SFDR). The offset amplitude is doubled Theoretically -6dB / Octave degradation will occur.
결국, 사인파 합성을 위해 통상적으로 사용되고 있는 쿼터 사인파 기법의 경우 이러한 성능 열화의 문제점을 포함하고 있으므로 이를 해소하기 위해서 공정 최적화나 설계 최적화 등의 방식을 적용하고 있으나 개발 기간이 길어지며 현실적으로 이를 완전히 해소하기는 어려운 실정이다. As a result, the conventional quaternary sine wave technique for sinusoidal synthesis involves problems of such deterioration. Therefore, in order to solve this problem, a process optimization or a design optimization method is applied. However, the development period is long, Is a difficult situation.
이를 해소하기 위해서 사분면을 이용하지 않고 이분면을 이용하는 방식을 적용할 수도 있겠지만, 이러한 경우 사인파 합성을 위해 커스 세그먼트에 따른 코드를 생성하는 디코더와 커스 세그먼트에 따라 파인 세그먼트에 따른 코드를 생성하는 디코더의 복잡도가 대단히 크게 증가되므로 디코더에 대한 설계가 복잡해지며 해상도 증가에 따라 디코더부터 새롭게 다시 설계되어야 하므로 개발 부담이 증가되게 된다.In order to solve this problem, it is possible to use a method using this quadrant instead of using a quadrant. In this case, a decoder for generating a code according to a curse segment for sinusoidal synthesis and a decoder for generating a code according to a fine segment according to a curse segment Since the complexity increases greatly, the design of the decoder becomes complicated. As the resolution increases, the decoder must be redesigned from the decoder, which increases the development burden.
결국, 사분면을 변환하여 이용하는 방식을 이분면으로 이용하는 방식으로 변환하여 관련 구성을 전체적으로 다시 설계할 경우 사인파에 대응되는 코드를 생성하는 코드 생성부의 복잡도가 대단히 증가하게 되므로 실효성이 낮아진다.As a result, when the quadrant is transformed into a quadratic quadrant, the complexity of the code generation unit for generating a code corresponding to the sinusoidal wave is greatly increased.
따라서, 위상에 따른 진폭을 코드로 출력하는 기본 구성은 변화시키지 않으면서도 쿼터 사인파 기법을 이용할 경우 발생하는 불요신호 특성 저하를 해소할 수 있도록 하는 새로운 주파수 합성 장치가 요구되고 있다.Accordingly, there is a need for a new frequency synthesizer capable of eliminating unnecessary signal characteristic degradation caused by using a quarter sine wave technique without changing the basic structure of outputting the amplitude according to the phase to a code.
전술한 문제점을 개선하기 위한 본 발명 실시예들의 목적은 커스 세그먼트와 파인 세그먼트 전류를 혼합하여 사인파를 생성하는 직접 디지털 주파수 합성기에서, 파인 세그먼트는 한 개 사분면에 대한 매핑 데이터를 이용하는 방식을 그대로 이용하고, 커스 세그먼트는 한 개 이분면에 대한 매핑 데이터를 이용하는 방식을 이용하도록 함으로써 서로 다른 두 종류의 매핑 데이터 변환 방식을 혼합하여 한 개 사분면에 대한 매핑 데이터를 이용하여 커스 세그먼트를 생성함에 따른 오프셋 문제를 해소하도록 한 비선형 디지털 아날로그 변환기를 이용한 주파수 합성 장치 및 방법을 제공하는 것이다. An object of embodiments of the present invention to solve the above problems is to provide a direct digital frequency synthesizer that generates a sinusoidal wave by mixing a curse segment and a fine segment current and uses a method of using mapping data for a quadrant as a fine segment , And the cost segment uses the mapping data for one of the two quadrangles. By combining the two different types of mapping data conversion schemes, an offset problem due to the generation of the curse segment using the mapping data for one quadrant And to provide a frequency synthesizing apparatus and method using the nonlinear digital-to-analog converter.
본 발명 실시예들의 다른 목적은 한 개 사분면에 대한 매핑 데이터를 이용하여 파인 세그먼트에 대한 전류를 생성하는 비선형 DAC 구성은 그대로 이용하되, 커서 세그먼트에 대한 전류는 이분면을 이용하는 형태로 DAC를 구성한 후 한 개 사분면을 이용하는 방식의 커스 세그먼트 정보를 해석하여 이를 한 개 이분면에 대응하는 커스 세그먼트에 대한 정보를 생성하는 방식으로 변환하여 이용함으로써, 이분면을 이용하는 방식을 적용함에도 불구하고 위상에 따른 진폭을 코드로 출력하는 디코더 구성은 그대로 활용할 수 있어 코드 생성을 위한 복잡도 증가나 신규 설계에 대한 부담을 줄이도록 한 비선형 디지털 아날로그 변환기를 이용한 주파수 합성 장치 및 방법을 제공하는 것이다. Another object of embodiments of the present invention is to use a nonlinear DAC configuration for generating a current for a fine segment using mapping data for one quadrant, while constructing a DAC using a current for the cursor segment By analyzing the kurs segment information of the method using one quadrant and converting it into a method of generating information on the kurs segment corresponding to one of the two quadrants, it is possible to obtain the amplitude And a frequency synthesizer and method using the nonlinear digital-to-analog converter, which can increase the complexity for code generation and reduce the burden on the new design.
상기와 같은 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 비선형 디지털 아날로그 변환기를 이용한 주파수 합성 장치는 제어 워드를 통해 위상 정보를 제공하는 위상 누적기와; 상기 위상 누적기의 위상 정보를 이용하여 사인파의 1개 사분면에 대한 커스 세그먼트 진폭 정보를 생성하고, 위상 정보 중 최상위 1 비트 정보를 이용하여 1개 이분면에 대한 커스 세그먼트 진폭 정보로 변환하여 1개 이분면에 대한 커스 세그먼트 전류를 출력하는 커스 비선형 DAC에 제공하는 이분면 기준 커스 세그먼트 정보 생성부와; 상기 위상 누적기의 위상 정보와 상기 1개 사분면에 대한 커스 세그먼트 진폭 정보를 이용하여 사인파의 1개 사분면에 대한 파인 세그먼트 진폭 정보를 생성하여 1개 사분면에 대한 파인 세그먼트 전류를 출력하는 파인 비선형 DAC에 제공하는 사분면 기준 파인 세그먼트 정보 생성부와; 상기 위상 누적기의 위상 정보 중 상위 2비트 정보를 이용하여 한개 사분면에 대한 파인 세그먼트 진폭과 한개 이분면에 대한 커스 세그먼트 진폭을 사인파의 전체 위상으로 확장하기 위해 위상 누적기 출력단에 구성된 제 1 보수기와 비선형 DAC의 앞단에 구성된 제 2 보수기를 포함한다.According to an aspect of the present invention, there is provided a frequency synthesizer using a nonlinear digital-to-analog converter, comprising: a phase accumulator for providing phase information through a control word; Generates the kurtosis segment amplitude information for one quadrant of the sine wave using the phase information of the phase accumulator and converts the one to the kurt segment amplitude information for the one segment using the most significant 1 bit information of the phase information, A second non-linear DAC for outputting a curse segment current for the second sub-plane; The fine nonlinear DAC generates fine segment amplitude information for one quadrant of the sine wave using the phase information of the phase accumulator and the curve segment amplitude information for the one quadrant and outputs a fine segment current for one quadrant A quadrant-based fine segment information generator for providing quadrant-based fine segment information; A first distributor configured at the phase accumulator output stage to extend the fine segment amplitude for one quadrant and the kurt segment amplitude for one quadrant using the upper two bits of the phase information of the phase accumulator to the full phase of the sine wave; And a second retainer configured at the front end of the nonlinear DAC.
일례로서, 이분면 기준 커스 세그먼트 정보 생성부는 1개 사분면 기준 커스 세그먼트의 진폭 정보를 생성하는 커스 온도계 디코더와; 상기 커스 온도계 디코더의 출력과 위상 누적기 위상 정보의 최상위 1비트 정보를 이용하여 1개 이분면 기준 커스 세그먼트의 진폭 정보를 생성하기 위한 선별 정보를 제 2 보수기에 제공하는 이분파 변환기를 포함할 수 있다.As an example, the two-sided basis cursed segment information generation unit includes a cursive thermometer decoder for generating amplitude information of one quadrant based curse segment; The second converter may be configured to provide selection information for generating amplitude information of one of the two-sided basis curse segments using the most significant 1-bit information of the output of the cursive thermometer decoder and phase accumulator phase information to the second maintainer have.
여기서, 이분파 변환기는 위상 누적기의 위상 정보 중 최상위 비트에 따라 1개 사분면을 기준으로 하는 진폭 정보를 상위 코드 출력부와 하위 코드 출력부로 교차 출력하는 한쌍의 출력부를 포함할 수 있다. 또한, 상기 이분파 변환기의 출력부들과 연결되는 제 2 보수기는 위상 누적기 위상 정보의 최상위 비트에 따라 하위 코드 출력부의 출력을 선택적으로 제공하거나 1을 출력하는 하위 코드 영역 신호 생성부와; 최상위 비트에 따라 1개 사분면을 초과하는 시점 이후에 1을 출력하고 그 외에는 0을 출력하는 중심 코드 신호 생성부와; 최상위 비트에 따라 상위 코드 출력부의 출력을 선택적으로 제공하거나 0을 출력하는 상위 코드 영역 신호 생성부를 포함할 수 있다. 더불어, 상기 하위 코드 영역 신호 생성부, 중심 코드 신호 생성부 및 상위 코드 영역 신호 생성부는 모두 동일한 종류의 게이트로 구성될 수 있다.The demultiplexer may include a pair of output units for outputting the amplitude information based on one quadrant to the upper code output unit and the lower code output unit according to the most significant bit of the phase information of the phase accumulator. The second complementary unit connected to the outputs of the demultiplexer includes a sub code region signal generator for selectively providing an output of the sub code output unit or outputting 1 according to the most significant bit of the phase accumulator phase information; A center code signal generator for outputting 1 after a time point exceeding one quadrant according to a most significant bit and outputting 0 otherwise; And an upper code area signal generator for selectively providing the output of the upper code output unit or outputting 0 according to the most significant bit. In addition, the subcode region signal generator, the center code signal generator, and the upper code region signal generator may all be composed of the same kind of gates.
본 발명의 다른 실시예에 따른 비선형 디지털 아날로그 변환기를 이용한 주파수 합성 장치는 위상 누적기의 위상 정보를 이용하여 사인파의 1개 사분면에 대한 파인 세그먼트 진폭 정보를 4개 사분면으로 위상 확장하여 제공는 사분면 기준 파인 세그먼트 정보 생성부와; 위상 누적기의 위상 정보를 이용하여 사인파의 1개 이분면에 대한 커스 세그먼트 진폭 정보를 2개 이분면으로 위상 확장하여 제공하는 이분면 기준 커스 세그먼트 정보 생성부와; 커스 세그먼트 진폭 정보에 따라 1개 이분면에 대응하는 커스 세그먼트 전류를 전체 위상에 따라 생성하고, 파인 세그먼트 진폭 정보에 따라 1개 사분면에 대응하는 파인 세그먼트 전류를 전체 위상에 따라 생성하여 대응되는 커스 세그먼트 전류와 함께 출력하는 비선형 DAC을 포함한다.A frequency synthesizer using a nonlinear digital-to-analog converter according to another embodiment of the present invention phase-extends fine segment amplitude information for one quadrant of a sine wave in four quadrants using phase information of a phase accumulator, A segment information generating unit; A quadrant based on the phase information of the phase accumulator and providing the quadsegment amplitude information for one quadrant of the sinusoidal wave by phase expansion in two quadrants; Generates a curse segment current corresponding to one of the two quadrants in accordance with the entire phase in accordance with the curse segment amplitude information, generates a fine segment current corresponding to one quadrant according to the fine segment amplitude information in accordance with the entire phase, And a nonlinear DAC that outputs together with the current.
일례로서, 이분면 기준 커스 세그먼트 정보 생성부는 1개 사분면 기준 커스 세그먼트의 진폭 정보를 생성하는 커스 온도계 디코더와; 상기 커스 온도계 디코더의 출력과 위상 누적기 위상 정보의 최상위 1비트 정보를 이용하여 1개 사분면을 기준으로 하는 진폭 정보를 상위 코드 출력부와 하위 코드 출력부로 교차 출력하는 한쌍의 출력부를 구비한 이분파 변환기와; 상기 이분파 변환기의 상위 코드 출력부 출력과 하위 코드 출력부 출력 및 위상 누적기의 위상 정보 최상위 비트를 통해서 1개 이분면 기준 커스 세그먼트의 진폭 정보를 생성하는 출력 보수기를 포함할 수 있다.As an example, the two-sided basis cursed segment information generation unit includes a cursive thermometer decoder for generating amplitude information of one quadrant based curse segment; And a pair of output sections for cross-outputting the amplitude information based on one quadrant to the upper code output section and the lower code output section using the most significant 1 bit information of the output of the cursive thermometer decoder and the phase accumulator phase information, A converter; And an output compensator for generating amplitude information of one of the quadratic basis curse segments through the upper code output portion of the demultiplexer, the lower code output portion, and the phase information most significant bit of the phase accumulator.
일례로서, 상기 출력 보수기는 위상 누적기 위상 정보의 최상위 비트에 따라 이분파 변환기의 상기 하위 코드 출력부의 출력을 선택적으로 제공하거나 1을 출력하는 하위 코드 영역 신호 생성부와; 최상위 비트에 따라 1개 사분면을 초과하는 시점 이후에 1을 출력하고 그 외에는 0을 출력하는 중심 코드 신호 생성부와; 최상위 비트에 따라 이분파 변환기의 상위 코드 출력부의 출력을 선택적으로 제공하거나 0을 출력하는 상위 코드 영역 신호 생성부를 포함할 수 있다. As an example, the output interpolator may further include a sub code region signal generator for selectively providing an output of the sub code output portion of the demultiplexer according to the most significant bit of the phase accumulator phase information, or outputting 1; A center code signal generator for outputting 1 after a time point exceeding one quadrant according to a most significant bit and outputting 0 otherwise; And an upper code area signal generator for selectively providing an output of the upper code output unit of the demultiplexer according to the most significant bit or outputting 0's.
또한, 상기 이분면 기준 커스 세그먼트 정보 생성부는 하나의 이분면에 대한 커스 세그먼트 정보를 2개 이분면으로 위상 확장하기 위해 위상 누적기의 위상 정보 중 차상위 비트를 기준으로 동작하는 입력 보수기를 더 포함할 수 있다.In addition, the two-faced basis coarse segment information generation unit may further include an input conservator that operates based on the next higher bit among the phase information of the phase accumulator to phase-spread the coarse segment information for one of the two facets into two quadrants .
본 발명의 또 다른 실시예에 따른 비선형 디지털 아날로그 변환기를 이용한 주파수 합성 방법은 위상 누적기의 위상 정보를 이용하여 사인파의 1개 사분면에 대한 파인 세그먼트 진폭 정보를 생성하며, 이를 위상 정보의 상위 2개 비트를 기준으로 4개 사분면으로 위상 확장하여 제공는 사분면 기준 파인 세그먼트 정보 생성 단계와; 위상 누적기의 위상 정보를 이용하여 사인파의 1개 이분면에 대한 커스 세그먼트 진폭 정보를 생성하고, 이를 위상 정보의 차상위 1개 비트를 기준으로 2개 이분면으로 위상 확장하여 제공하는 이분면 기준 커스 세그먼트 정보 생성 단계와; 1개 이분면에 대응하는 커스 세그먼트 전류를 생성할 수 있도록 구성된 비선형 DAC로 이분면 기준 커스 세그먼트 정보 생성 단계를 통해 생성된 커스 세그먼트 진폭 정보에 따라 원하는 위상의 커스 세그먼트 전류를 생성하는 단계와; 1개 사분면에 대응하는 파인 세그먼트 전류를 생성할 수 있도록 구성된 비선형 DAC로 사분면 기준 파인 세그먼트 정보 생성 단계를 통해 생성된 파인 세그먼트 진폭 정보에 따라 원하는 위상의 파인 세그먼트 전류를 생성하는 단계와; 상기 생성된 커스 세그먼트 전류와 파인 세그먼트 전류를 더하여 전체 위상에 따른 사인파 아날로그 전류를 출력하는 단계를 포함한다.A frequency synthesis method using a nonlinear digital-to-analog converter according to another embodiment of the present invention generates fine segment amplitude information for one quadrant of a sine wave using phase information of a phase accumulator, A step of generating a quadrant based on the segment information; The phase information of the sine wave is generated by using the phase information of the phase accumulator, and the phase information is generated by phase-spreading the phase information in two phases based on one bit at the next higher level of the phase information. A segment information generation step; Generating a curse segment current of a desired phase in accordance with the curse segment amplitude information generated through the step of generating a two-sided basis cursed segment information with a nonlinear DAC configured to generate a curse segment current corresponding to one of the two surfaces; Generating a segment current having a desired phase according to fine segment amplitude information generated through a segment information generation step of a quadrant based on a nonlinear DAC configured to generate a fine segment current corresponding to one quadrant; And adding the generated curse segment current and fine segment current to output a sinusoidal analog current according to the entire phase.
본 발명 실시예에 따른 비선형 디지털 아날로그 변환기를 이용한 주파수 합성 장치 및 방법은 커스 세그먼트와 파인 세그먼트 전류를 혼합하여 사인파를 생성하는 직접 디지털 주파수 합성기에서, 파인 세그먼트는 한 개 사분면에 대한 매핑 데이터를 이용하는 방식을 그대로 이용하고, 커스 세그먼트는 한 개 이분면에 대한 매핑 데이터를 이용하는 방식을 이용하도록 함으로써, 한 개 사분면에 대한 매핑 데이터를 이용하여 커스 세그먼트를 생성함에 따른 오프셋 문제를 해소하여 불요신호 특성(Spurious Free Dynamic Range:SFDR)을 개선할 수 있는 효과가 있다.A frequency synthesis apparatus and method using a nonlinear digital-to-analog converter according to an embodiment of the present invention is a direct digital frequency synthesizer that generates a sine wave by mixing a curse segment and a fine segment current, and the fine segment is a method of using mapping data for one quadrant By using the mapping data for one quadrant, and by using the mapping data for one quadrant, the offset problem due to the generation of the curse segment using the mapping data for one quadrant is solved, and the spurious characteristic Free Dynamic Range (SFDR) can be improved.
본 발명 실시예에 따른 비선형 디지털 아날로그 변환기를 이용한 주파수 합성 장치 및 방법은 한 개 사분면에 대한 매핑 데이터를 이용하여 파인 세그먼트에 대한 전류를 생성하는 비선형 DAC 구성은 그대로 이용하되, 커서 세그먼트에 대한 전류는 이분면을 이용하는 형태로 DAC를 구성한 후 한 개 사분면을 이용하는 방식의 커스 세그먼트 정보를 해석하여 이를 한 개 이분면에 대응하는 커스 세그먼트에 대한 정보를 생성하는 방식으로 변환하여 이용함으로써, 이분면을 이용하는 방식을 적용함에도 불구하고 위상에 따른 진폭을 코드로 출력하는 디코더 구성은 그대로 활용할 수 있어 코드 생성을 위한 복잡도 증가나 신규 설계에 대한 부담을 줄이면서도 MSB 천이 DAC 사용에 따른 문제점을 해결할 수 있는 효과가 있다.In the frequency synthesizer and method using the nonlinear digital-to-analog converter according to the embodiment of the present invention, the nonlinear DAC configuration for generating the current for the fine segment using the mapping data for one quadrant is used as it is, The DAC is constructed by using this quadrant, and then the coarse segment information of one quadrant is analyzed and converted into a scheme of generating information about the coarse segment corresponding to one quadrant, thereby using this quadrant The decoder structure that outputs the amplitude according to the phase to the code can be utilized as it is. Therefore, it is possible to solve the problems caused by the use of the MSB transition DAC while increasing the complexity for code generation or reducing the burden on the new design have.
도 1은 일반적인 직접 디지털 주파수 합성기(DDFS) 구성도.
도 2는 종래 1개 사분면을 이용하여 사인파를 합성하는 방식에 대한 개념도.
도 3은 쿼터 사인파 기법을 이용할 경우 발생되는 성능 열화를 설명하기 위한 개념도.
도 4는 쿼터 사인파 기법을 이용할 경우 발생되는 성능 열화의 원인을 설명하기 위한 개념도.
도 5는 본 발명의 실시예에 따른 주파수 합성장치의 구성도.
도 6은 본 발명의 실시예에 따른 일부에서 적용되는 이분면 사인파 방식을 설명하는 개념도.
도 7은 본 발명의 실시예에 따른 동작 원리를 설명하기 위한 개념도.
도 8은 본 발명의 실시예에서 사분면 정보를 이분면 정보로 변환하기 위한 변환부의 구성을 설명하기 위한 회로도.1 is a general direct digital frequency synthesizer (DDFS) configuration diagram;
FIG. 2 is a conceptual diagram of a method of synthesizing a sine wave using a conventional quadrant. FIG.
3 is a conceptual diagram for explaining performance deterioration that occurs when a quarter sine wave technique is used.
4 is a conceptual diagram for explaining a cause of performance deterioration occurring when a quarter sine wave technique is used.
5 is a configuration diagram of a frequency synthesizer according to an embodiment of the present invention;
FIG. 6 is a conceptual diagram for explaining this two-sided sinusoidal method applied in part according to an embodiment of the present invention; FIG.
7 is a conceptual diagram for explaining an operation principle according to an embodiment of the present invention;
8 is a circuit diagram for explaining a configuration of a conversion unit for converting quadrant information into two-dimensional information in the embodiment of the present invention.
상기한 바와 같은 본 발명을 첨부된 도면들과 실시예들을 통해 상세히 설명하도록 한다. BRIEF DESCRIPTION OF THE DRAWINGS The above and other objects, features and advantages of the invention will become more apparent from the following detailed description of the present invention when taken in conjunction with the accompanying drawings.
본 발명에서 사용되는 기술적 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아님을 유의해야 한다. 또한, 본 발명에서 사용되는 기술적 용어는 본 발명에서 특별히 다른 의미로 정의되지 않는 한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 의미로 해석되어야 하며, 과도하게 포괄적인 의미로 해석되거나, 과도하게 축소된 의미로 해석되지 않아야 한다. 또한, 본 발명에서 사용되는 기술적인 용어가 본 발명의 사상을 정확하게 표현하지 못하는 잘못된 기술적 용어일 때에는, 당업자가 올바르게 이해할 수 있는 기술적 용어로 대체되어 이해되어야 할 것이다. 또한, 본 발명에서 사용되는 일반적인 용어는 사전에 정의되어 있는 바에 따라, 또는 전후 문맥상에 따라 해석되어야 하며, 과도하게 축소된 의미로 해석되지 않아야 한다.It is noted that the technical terms used in the present invention are used only to describe specific embodiments and are not intended to limit the present invention. In addition, the technical terms used in the present invention should be construed in a sense generally understood by a person having ordinary skill in the art to which the present invention belongs, unless otherwise defined in the present invention, Should not be construed to mean, or be interpreted in an excessively reduced sense. In addition, when a technical term used in the present invention is an erroneous technical term that does not accurately express the concept of the present invention, it should be understood that technical terms can be understood by those skilled in the art. In addition, the general terms used in the present invention should be interpreted according to a predefined or prior context, and should not be construed as being excessively reduced.
또한, 본 발명에서 사용되는 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함한다. 본 발명에서, "구성된다" 또는 "포함한다" 등의 용어는 발명에 기재된 여러 구성 요소들, 또는 여러 단계를 반드시 모두 포함하는 것으로 해석되지 않아야 하며, 그 중 일부 구성 요소들 또는 일부 단계들은 포함되지 않을 수도 있고, 또는 추가적인 구성 요소 또는 단계들을 더 포함할 수 있는 것으로 해석되어야 한다.Furthermore, the singular expressions used in the present invention include plural expressions unless the context clearly dictates otherwise. In the present invention, terms such as "comprising" or "comprising" and the like should not be construed as encompassing various elements or stages of the invention, Or may further include additional components or steps.
또한, 본 발명에서 사용되는 제 1, 제 2 등과 같이 서수를 포함하는 용어는 구성 요소들을 설명하는데 사용될 수 있지만, 구성 요소들은 용어들에 의해 한정되어서는 안 된다. 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제 1 구성 요소는 제 2 구성 요소로 명명될 수 있고, 유사하게 제 2 구성 요소도 제 1 구성 요소로 명명될 수 있다.Furthermore, terms including ordinals such as first, second, etc. used in the present invention can be used to describe elements, but the elements should not be limited by terms. Terms are used only for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, the first component may be referred to as a second component, and similarly, the second component may also be referred to as a first component.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings, wherein like reference numerals refer to like or similar elements throughout the several views, and redundant description thereof will be omitted.
또한, 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 발명의 사상을 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 발명의 사상이 제한되는 것으로 해석되어서는 아니 됨을 유의해야 한다.In the following description, well-known functions or constructions are not described in detail since they would obscure the invention in unnecessary detail. It is to be noted that the accompanying drawings are only for the purpose of facilitating understanding of the present invention, and should not be construed as limiting the scope of the present invention with reference to the accompanying drawings.
도 4는 쿼터 사인파 기법을 이용할 경우 발생되는 성능 열화의 원인을 설명하기 위한 개념도로서, 전류원 편차(mismatch)에 따른 불요신호 특성(Spurious Free Dynamic Range:SFDR) 열화 상태를 전체 DAC 구성에 대한 것(B)과 MSB 천이 DAC 구성에서만 발생한 경우(A)로 나누어 1000번의 몬테카를로 시뮬레이션을 통해 확인한 결과를 보인 것이다. FIG. 4 is a conceptual diagram for explaining the cause of performance deterioration caused by using the quarter sine wave technique. The spurious free dynamic range (SFDR) deterioration state due to the current source mismatch is compared with the overall DAC configuration B) and MSB transition DAC configuration (A). The results are shown in the Monte Carlo simulation of 1000 times.
도시된 바와 같이 전류원 편차 발생 비율이 증가함에 따라 평균 SFDR이 열화되는데, 그 핵심적인 원인이 MSB 천이 DAC의 전류원 편차에 따른 것임을 알 수 있다.As shown, the average SFDR deteriorates as the rate of occurrence of the current source deviation increases. It can be seen that the main cause is the current source deviation of the MSB transition DAC.
따라서, 반도체 공정의 한계에 따라 전류원 편차가 발생할 수 밖에 없다는 점에서 MSB 천이 DAC 구조를 적용할 경우 SFDR이 일정 수준 열화되는 것을 막을 수 없으며, 편차 발생에 따른 비율이 1%에서 2%로 2배가 됨에 따라 -5dB 수준의 성능 열화가 발생함을 알 수 있다. Therefore, it is impossible to prevent the current source deviation according to the limit of the semiconductor process. Therefore, when the MSB transition DAC structure is applied, the SFDR can not be prevented from being degraded to a certain level and the ratio of the deviation is doubled from 1% to 2% The performance degradation of -5dB level occurs.
결국, MSB 천이 DAC구조를 사용하지 않아야 하는데, 하나의 사인파 사분면을 이용하여 변환하는 방식을 이용할 경우 해당 구조는 필수적일 수밖에 없다. 특히, 이러한 사인파의 사분면을 변환하여 전체 사인파 위상에 따른 출력을 생성하는 방식을 적용하는 근본적인 원인은 제어 워드를 통해서 비선형 방식의 사인파를 합성하기 위한 바이너리 코드를 생성하기가 쉽지 않기 때문으로, 만일 하나의 사분면을 이용하는 방식 대신 단순히 하나의 이분면을 이용하여 전체 위상으로 변환하는 방식을 적용하고자 할 경우 MSB 천이 DAC를 사용하지 않아도 되겠지만 비선형 방식의 사인파를 합성하기 위한 불규칙한 코드를 두 배로 생성할 수 있도록 바이너리 코드 생성 부분을 설계해야 하기 때문에 복잡도가 크게 증가하여 실효성이 낮다.As a result, the MSB transition DAC structure should not be used. If a conversion method using one sine quadrant is used, the structure is indispensable. Particularly, the fundamental reason for applying the method of converting the quadrant of the sinusoidal wave and generating the output according to the full sinusoidal phase is that it is not easy to generate the binary code for synthesizing the sinusoidal wave of the nonlinear system through the control word. Instead of using the quadrant of the quadrant, you can simply use one quadrant to convert to the full phase. If you want to use MSB, you do not need to use DAC, but you can double the irregular code to synthesize a nonlinear sine wave. Since the binary code generation part has to be designed, the complexity is greatly increased and the efficiency is low.
따라서, 본 발명의 실시예에서는 위상 누적기의 위상 정보를 이용하여 기본적인 진폭을 커스(Coarse) 세그먼트 전류로 생성하고, 해당 커스 세그먼트 전류를 기준으로 해당 위상에 따른 미세 전류를 파인(fine) 세그먼트 전류로 생성하는 방식의 DDFS를 기준으로, 위상 누적기의 위상 정보를 이용하여 사인파의 1개 사분면에 대한 파인 세그먼트 진폭 정보를 4개 사분면으로 위상 확장하여 제공는 사분면 기준 파인 세그먼트 정보 생성방식은 그대로 이용하는 대신, 위상 누적기의 위상 정보를 이용하여 사인파의 1개 이분면에 대한 커스 세그먼트 진폭 정보를 2개 이분면으로 위상 확장하여 제공하는 이분면 기준 커스 세그먼트 정보 생성방식을 이용한다.Therefore, in the embodiment of the present invention, the basic amplitude is generated as a coarse segment current by using the phase information of the phase accumulator, and the fine current according to the corresponding phase segment current is referred to as a fine segment current The phase information of the phase accumulator is used to phase-expand the fine segment amplitude information for one quadrant of the sine wave into four quadrants based on the DDFS generated by the method of generating the quadrant based finite segment information, , And uses the phase information of the phase accumulator to generate phase information of the two-sided square-segment amplitude information for one quadrant of the sine wave.
더불어, 이렇게 커스 세그먼트 진폭 정보를 1개 이분면에 대한 진폭 정보로 생성함에 있어 별도의 전체 이분면에 대한 진폭 정보를 생성하는 디코더를 새롭게 설계하는 대신 기존의 1개 사분면에 대한 커스 세그먼트 진폭 정보를 생성하는 디코더의 출력을 위상 누적기의 위상 정보 중 최상위 비트 값을 이용하여 2개 사분면, 즉 1개 이분면에 대한 진폭 정보를 생성하도록 변환하는 방식을 적용한다. In addition, in generating the kurus segment amplitude information as amplitude information for one quadrant, instead of newly designing a decoder for generating another amplitude information for the quadrants, the conventional code segment amplitude information for one quadrant The output of the decoder to be generated is converted to generate amplitude information for two quadrants, that is, one quadrant using the most significant bit value of the phase information of the phase accumulator.
특히, 이렇게 1개 사분면에 대한 커스 세그먼트 진폭 정보를 1개 이분면에 대한 커스 세그먼트 진폭 정보로 변환하는 구성은 간단한 논리 회로를 통해 처리될 수 있도록 함으로써 가급적 기존 설계를 그대로 활용하여 DAC 앞단의 구성 상 복잡도 증가를 억제한다.In particular, the configuration for converting the kurus segment amplitude information for one quadrant into the kurus segment amplitude information for one quadrant can be processed through a simple logic circuit, so that it is possible to utilize the existing design as much as possible, Suppresses the increase in complexity.
이러한 구성의 적용을 위해 커스 세그먼트 진폭 정보에 따라 1개 이분면에 대응하는 커스 세그먼트 전류를 생성할 수 있도록 커스 비선형 DAC를 구성한다. 비록 비선형 스위치들의 구성이 일부 복잡해 질 수 있으나 누적 방식으로 동작하는 것이며, MSB 천이 DAC를 대체하는 것이므로 면적 증가는 크지 않다.For application of such a configuration, a cursive nonlinear DAC is constructed so that one can generate a curse segment current corresponding to one quadrant according to the curse segment amplitude information. Although the configuration of the nonlinear switches may be somewhat complicated, it operates in an accumulative manner, and the area increase is not significant because it is a replacement for the MSB transition DAC.
도 5는 본 발명의 실시예에 따른 주파수 합성장치의 구성도를 보인 것으로, 도시된 바와 같이, 제어 워드를 통해 위상 정보를 제공하는 위상 누적기(110)와, 위상 누적기(110)의 위상 정보를 이용하여 사인파의 1개 사분면에 대한 커스 세그먼트 진폭 정보를 생성하는 커스 온도계 디코더(130)와, 위상 누적기(110)의 위상 정보 및 커스 온도계 디코더(130)를 통한 커스 세그먼트 진폭 정보를 이용하여 사인파의 1개 사분면에 대한 파인 세그먼트 진폭 정보를 생성하는 파인 디코더(140)와, 이러한 커스 세그먼트 진폭 정보와 파인 세그먼트 진폭 정보를 각각 이용하여 아날로그 사인파 출력 전류를 생성하는 비선형 DAC(170, 180)를 포함한다.FIG. 5 is a block diagram of a frequency synthesizer according to an embodiment of the present invention. As shown in FIG. 5, a
이러한 1개 사분면에 대한 진폭의 매핑 데이터를 전체 위상으로 확장하기 위해 위상 누적기(110)의 위상 정보 중 상위 2비트의 정보를 이용하는 제 1 보수기(120) 및 제 2 보수기(160) 역시 포함된다. The first and
이러한 구성 중 1개 사분면에 대한 파인 세그먼트 진폭 정보를 생성하여 이를 전체 위상으로 확장하기 위한 구성(120, 140, 160) 및 그에 따라 파인 세그먼트 전류를 생성하는 비선형 DAC 구성(180)은 실질적으로 기존에 사용되던 쿼터 사인파 기법의 구성과 유사하다. 즉, 파인 세그먼트 전류는 사분면의 위치에 상관없이 미세한 신호만을 생성하는 것이기 때문에 MSB 천이 DAC 사용 여부에 따른 영향이 미비하여 사인파의 1개 사분면에 대한 매핑 데이터를 전체 위상으로 확장하도록 변환하면서 생성하는 기존 사분면 기준의 구성을 그대로 활용할 수 있다. A
하지만, 본 발명의 실시예에 따른 커스 세그먼트 진폭 정보는 도 6과 같이 1개 이분면에 대한 매핑 데이터를 전체 위상으로 확장하도록 변환하는 이분면 기준구성을 사용한다.However, the curve segment amplitude information according to the embodiment of the present invention uses this two-dimensional reference configuration for converting the mapping data for one quadrant into the full phase as shown in FIG.
그럼에도 불구하고, 도 5의 구성과 같이 실질적으로 커스 세그먼트 진폭 정보를 생성하는 디코더인 커스 온도계 디코더(130)는 사인파의 1개 사분면을 이용하는 구성을 그대로 유지하도록 하여 이분면을 기준으로 모든 커스 세그먼트 진폭에 대한 정보를 디코더가 직접 생성하는 복잡한 구성을 적용하지 않는다.Nevertheless, the
본 발명의 실시예에서는 이렇게 사인파의 1개 사분면을 이용하는 커스 온도계 디코더(130)의 출력(예를 들어, 15비트)을 위상 누적기(110)가 제공하는 위상 정보의 최상위 비트를 기준으로 이분면 기준 커스 세그먼트 정보 생성에 필요한 확장 정보(예를 들어, 31비트)로 변환하는 이분파 변환기(150)를 더 구성하고, 제 2 보수기(160)의 구성을 통해 이분면에 대한 커스 세그먼트 진폭 정보를 생성하여 커스 비선형 DAC(170)에 제공한다. 따라서, 커스 비선형 DAC(170)는 이분면에 대한 커스 세그먼트 진폭 정보에 따라 이분면에 대한 누적 사인파 진폭 전류를 생성하도록 구성한다. 즉, 이분면을 기준으로 누적 사인파 진폭 전류를 생성하므로 정보가 비트 단위로 변함에 따라 동작하는 비선형 스위치는 1개씩이 되어 4 사분면에서 1사분면으로 전환되는 경우라도 1개 스위치만 더 켜질 뿐이어서 급격한 전류 변화가 발생하지 않아 MSB 천이 DAC를 적용했을 경우의 문제가 발생되지 않는다.In the embodiment of the present invention, the output (for example, 15 bits) of the
한편, 이러한 이분면 기준 커스 세그먼트 전류 정보는 위상 누적기(110)가 제공하는 위상 정보 중 차상위 비트를 기준으로 동작하는 제 1 보수기(120)의 동작에 의해 전체 위상으로 확장되게 된다.In this case, the current phase information of the reference square segment is expanded to the full phase by the operation of the
도시된 예는 32비트의 제어 워드(FCW)를 이용하며 진폭의 해상도는 9비트인 경우를 예로 든 것으로 이는 다양하게 변경될 수 있다.The illustrated example uses a 32-bit control word (FCW) and the resolution of the amplitude is 9 bits, which can be varied.
도 7은 본 발명의 실시예에 따른 동작 원리를 설명하기 위한 개념도로서, 도시된 바와 같이 이분면 기준 커스 세그먼트 전류를 생성하는 구성 및 사분면 기준 파인 세그먼트 전류를 생성하는 구성을 결합한 혼합 방식을 이용함으로써, MSB 천이 DAC를 이용할 경우 대면적 스위치의 동작에 의한 급격한 전류 변화가 발생하던 지점(P)에서도 단지 1비트 변화에 대응되는 1개의 스위치만 동작하게 되어 오프셋 발생이나 그에 따른 3차 하모닉 주파수에서의 에너지 집중과 같은 문제를 해결하므로 불요신호 특성(SFDR)을 극적으로 개선할 수 있다. 7 is a conceptual diagram for explaining the operation principle according to the embodiment of the present invention. As shown in FIG. 7, by using the mixing method combining the configuration for generating the segment-based curse segment current and the configuration for generating the segment current as a quadrant , And when using the MSB transition DAC, only one switch corresponding to a change of 1 bit is operated even at the point (P) where a sudden current change due to the operation of the large area switch occurs, so that the offset is generated and accordingly, at the third harmonic frequency Solving problems such as energy concentration can dramatically improve spurious signal characteristics (SFDR).
한편, 1개 사분면에 대한 커스 온도계 디코더의 출력(CT)은 예시적으로 15개 비트인데, 이를 이분면에 대한 커스 세그먼트 진폭 정보로 확장할 경우 31 비트의 커스 비선형 DAC 스위칭 신호(CSW)가 필요하다.On the other hand, the output (CT) of the curve thermometer decoder for one quadrant is illustratively 15 bits. When this is extended to the curve segment amplitude information for this quadrant, a 31-bit curse nonlinear DAC switching signal CSW is required Do.
이를 위해서, 커스 온도계 디코더의 출력과 위상 누적기 위상 정보의 최상위 1비트 정보를 이용하여 1개 이분면 기준 커스 세그먼트의 진폭 정보를 생성하기 위한 선별 정보를 제 2 보수기에 제공하는 이분파 변환기(150)와, 이러한 이분파 변환기(150)의 정보 및 위상 누적기(110)의 위상 정보 중 최상위 비트 값을 이용하여 31비트의 커스 비선형 DAC 스위칭 신호(CSW)를 생성하는 제 2 보수기(160)를 구성한다. In order to achieve this, the demultiplexer 150 (150) for providing selection information for generating amplitude information of the one-sided basis curse segment by using the most significant 1-bit information of the output of the cursy thermometer decoder and the phase accumulator phase information, A
도 8은 본 발명의 실시예에서 사분면 정보를 이분면 정보로 변환하기 위한 변환부의 구성을 설명하기 위한 회로도로서, 이분파 변환기(150)와 제 2 보수기(160)의 커스 세그먼트 대응 부분을 보인 것이다. 이를 도 7을 참조하여 설명한다.FIG. 8 is a circuit diagram for explaining a configuration of a transform unit for transforming quadrant information into quadrant information in the embodiment of the present invention, and shows a portion corresponding to the curse segment of the
도시된 구성과 같이 이분파 변환기는 2개의 논리소자(151, 152)로 구성될 수 있고, 그에 대응되는 제 2 보수기(160)의 커스 비선형 DAC 스위칭 신호(CSW) 생성 부분은 동일한 구성을 가지는 3개의 논리소자(153, 154, 155)로 구성될 수 있다. As shown in the figure, the demultiplexer may be composed of two
도시된 바와 같이, 이분파 변환기는 위상 누적기의 위상 정보 중 최상위 비트에 따라 1개 사분면을 기준으로 하는 진폭 정보를 상위 코드 출력부와 하위 코드 출력부로 교차 출력하는 한쌍의 출력부로 구성된다.As shown in the figure, the demultiplexer includes a pair of output units for outputting the amplitude information based on one quadrant to the upper code output unit and the lower code output unit according to the most significant bit of the phase information of the phase accumulator.
도시된 예에서 위상 누적기의 위상 정보 중 상위 2비트를 사인파의 4개 사분면과 대응시키면 4 사분면(Q4)은 11, 1 사분면(Q1)은 00, 2 사분면(Q2)은 01, 3 사분면(Q3)은 10로 매핑할 수 있다. 이 중에서 본 발명의 실시예는 4 사분면(Q4)과 1 사분면(Q1)을 합한 제 1 이분면(H1)에 대한 커스 세그먼트 진폭 정보를 생성한다.In the illustrated example, if the upper two bits of the phase information of the phase accumulator are associated with four quadrants of a sine wave, then quadrant Q4 is 11, quadrant Q1 is 00, quadrant Q2 is 01, Q3) can be mapped to 10. Among these, the embodiment of the present invention generates the curve segment amplitude information for the first dihedral (H1) which is the sum of the fourth quadrant (Q4) and the first quadrant (Q1).
따라서, 최상위 비트가 1인 경우 4 사분면(Q4)에 해당하는 진폭에 대한 정보를 생성해야 하므로 커스 비선형 DAC 스위칭 신호(CSW) 중 CSW<17:31>은 0, CSW<1:15>는 커스 온도계 디코더의 출력(CT)이 되어야 하고, 반대로 최상위 비트가 0인 경우 1 사분면(Q1)에 해당하는 진폭에 대한 정보를 생성해야 하므로 커스 비선형 DAC 스위칭 신호(CSW) 중 CSW<1:15>는 모두 1, CSW<17:31>은 커스 온도계 디코더의 출력(CT)가 되어야 한다. 한편, 그 중간인 CSW<16>의 경우 제 1 사분면(Q1)이 시작되는 지점이므로 최상위 비트가 0인 경우 1이 되고, 아니면 0이 되어야 한다.Therefore, when the most significant bit is 1, the information on the amplitude corresponding to the fourth quadrant Q4 must be generated. Therefore, among the cursive nonlinear DAC switching signals CSW, CSW <17:31> is 0 and CSW <1:15> CSW <1:15> of the cursive nonlinear DAC switching signal CSW must be the output (CT) of the thermometer decoder and, on the contrary, if the most significant bit is 0, information about the amplitude corresponding to the first quadrant Q1 must be generated All 1, CSW <17:31> should be the output (CT) of the cursive thermometer decoder. On the other hand, in the middle CSW <16>, the first quadrant Q1 is the starting point. Therefore, it should be 1 if the most significant bit is 0 or 0 otherwise.
즉, 도시된 바와 같이 이분파 변환기의 상위 코드 출력부를 구성하는 OR 게이트(151)는 최상위 비트와 CT<1:15>를 입력으로 받아 최상위 비트가 1인 경우 모든 비트에 1을 출력하고, 0인 경우 CT<1:15>를 그대로 출력한다. 이분파 변환기의 하위 코드 출력부를 구성하는 OR 게이트(152)는 최상위 비트의 보수와 CT<1:15>를 입력으로 받아 최상위 비트가 1인 경우 CT<1:15>를 그대로 출력하고, 0인 경우 모든 비트에 1을 출력한다. 즉, 최상위 비트에 따라 두 개의 게이트 중에서 하나로 CT<1:15>를 출력하고 나머지 게이트는 모든 비트에 1을 출력하는 것으로 최상위 비트 1개와 각각 15개 비트씩 30비트, 총 31 비트를 출력한다.That is, as shown in the figure, the
이러한 이분파 변환기의 출력부들과 연결되는 제 2 보수기는 위상 누적기 위상 정보의 최상위 비트에 따라 하위 코드 출력부의 출력을 선택적으로 제공하거나 1을 출력하는 하위 코드 영역 신호 생성부, 최상위 비트에 따라 1개 사분면을 초과하는 시점 이후에 1을 출력하고 그 외에는 0을 출력하는 중심 코드 신호 생성부 및 최상위 비트에 따라 상위 코드 출력부의 출력을 선택적으로 제공하거나 0을 출력하는 상위 코드 영역 신호 생성부로 이루어지며, 이들은 모두 동일한 XOR 게이트로 형성하여 균일성을 가지도록 한다.The second complementary unit connected to the outputs of the demultiplexer includes a sub code area signal generator for selectively providing an output of the sub code output unit or outputting 1 according to the most significant bit of the phase accumulator phase information, A center code signal generator for outputting 1 after a time point exceeding the quadrant and outputting 0 otherwise and an upper code area signal generator for selectively providing the output of the upper code output unit or outputting 0 according to the most significant bit , All of which are formed with the same XOR gate so as to have uniformity.
도시된 구성과 같은 예에서, 하위 코드 영역 신호 생성부에 해당하는 XOR 게이트(153)는 최상위 비트와 이분파 변환기의 하위 코드 출력부를 구성하는 OR 게이트(152)와 연결되므로 최상위 비트가 1인 경우 OR 게이트(152)의 출력인 CT<1:15>와 1의 XOR 출력이 CSW<1:15>로 제공되고 최상위 비트가 0인 경우 CSW<1:15>의 모든 비트에 1이 출력된다.In the example as shown in the figure, the
중심 코드 신호 생성부에 해당하는 XOR 게이트(154)는 최상위 비트와 1을 입력으로 하므로 최상위 비트와 반대 값이 CSW<16>으로 출력된다. Since the
상위 코드 영역 신호 생성부에 해당하는 XOR 게이트(155)는 최상위 비트와 이분파 변환기의 상위 코드 출력부를 구성하는 OR 게이트(151)와 연결되므로 최상위 비트가 1인 경우 CSW<17:31>의 모든 비트에서 1이 출력되고, 최상위 비트가 0인 경우 OR 게이트(151)의 출력인 CT<1:15>와 0의 XOR 출력이 CSW<17:31>로 제공된다.Since the
이렇게 마련된 CSW<1:31>을 기준으로 커스 비선형 DAC이 동작하여 이분면에 대한 사인파 커스 세그먼트 전류가 제공된다.Based on the CSW <1:31> thus prepared, a cursive nonlinear DAC operates to provide a sinusoidal curse segment current for this plane.
이상에서는 본 발명에 따른 바람직한 실시예들에 대하여 도시하고 또한 설명하였다. 그러나 본 발명은 상술한 실시예에 한정되지 아니하며, 특허 청구의 범위에서 첨부하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능할 것이다. The foregoing and other objects, features and advantages of the present invention will become more apparent from the following detailed description of the present invention when taken in conjunction with the accompanying drawings. However, the present invention is not limited to the above-described embodiments, and various changes and modifications may be made by those skilled in the art without departing from the scope of the present invention. .
10: 위상 누적기 20: 위상 진폭 매퍼
30: DAC 110: 위상 누적기
120: 제 1 보수기 130: 커스 온도계 디코더
140: 파인 디코더 150: 이분파 변환기
160: 제 2 보수기 170: 커스 비선형 DAC
180: 파인 비선형 DAC 151, 152: OR 게이트
153, 154, 155: XOR 게이트10: phase accumulator 20: phase amplitude mapper
30: DAC 110: phase accumulator
120: first distributor 130: cursive thermometer decoder
140: Fine decoder 150: This demultiplexer
160: Second Repeater 170: Curse Nonlinear DAC
180: Fine
153, 154, 155: XOR gate
Claims (10)
상기 위상 누적기의 위상 정보를 이용하여 사인파의 1개 사분면에 대한 커스 세그먼트 진폭 정보를 생성하고, 위상 정보 중 최상위 1 비트 정보를 이용하여 1개 이분면에 대한 커스 세그먼트 진폭 정보로 변환하여 1개 이분면에 대한 커스 세그먼트 전류를 출력하는 커스 비선형 DAC에 제공하는 이분면 기준 커스 세그먼트 정보 생성부와;
상기 위상 누적기의 위상 정보와 상기 1개 사분면에 대한 커스 세그먼트 진폭 정보를 이용하여 사인파의 1개 사분면에 대한 파인 세그먼트 진폭 정보를 생성하여 1개 사분면에 대한 파인 세그먼트 전류를 출력하는 파인 비선형 DAC에 제공하는 사분면 기준 파인 세그먼트 정보 생성부와;
상기 위상 누적기의 위상 정보 중 상위 2비트 정보를 이용하여 한개 사분면에 대한 파인 세그먼트 진폭과 한개 이분면에 대한 커스 세그먼트 진폭을 사인파의 전체 위상으로 확장하기 위해 위상 누적기 출력단에 구성된 제 1 보수기와 비선형 DAC의 앞단에 구성된 제 2 보수기를 포함하고,
이분면 기준 커스 세그먼트 정보 생성부는,
1개 사분면 기준 커스 세그먼트의 진폭 정보를 생성하는 커스 온도계 디코더와;
상기 커스 온도계 디코더의 출력과 위상 누적기 위상 정보의 최상위 1비트 정보를 이용하여 1개 이분면 기준 커스 세그먼트의 진폭 정보를 생성하기 위한 선별 정보를 제 2 보수기에 제공하는 이분파 변환기를 포함하는 것을 특징으로 하는 비선형 디지털 아날로그 변환기를 이용한 주파수 합성 장치.
A phase accumulator for providing phase information via a control word;
Generates the kurtosis segment amplitude information for one quadrant of the sine wave using the phase information of the phase accumulator and converts the one to the kurt segment amplitude information for the one segment using the most significant 1 bit information of the phase information, A second non-linear DAC for outputting a curse segment current for the second sub-plane;
The fine nonlinear DAC generates fine segment amplitude information for one quadrant of the sine wave using the phase information of the phase accumulator and the curve segment amplitude information for the one quadrant and outputs a fine segment current for one quadrant A quadrant-based fine segment information generator for providing quadrant-based fine segment information;
A first distributor configured at the phase accumulator output stage to extend the fine segment amplitude for one quadrant and the kurt segment amplitude for one quadrant using the upper two bits of the phase information of the phase accumulator to the full phase of the sine wave; And a second compensator configured at the front end of the nonlinear DAC,
In this case,
A cursy thermometer decoder for generating amplitude information of the curse segment based on one quadrant;
And a demultiplexer for providing selection information for generating amplitude information of one of the two-sided basis curse segments to the second memory by using the most significant 1-bit information of the output of the cursive thermometer decoder and phase accumulator phase information Frequency synthesizer using a nonlinear digital-to-analog converter.
The demultiplexer according to claim 1, wherein the demultiplexer includes a pair of output units for outputting the amplitude information based on one quadrant to the upper code output unit and the lower code output unit according to the most significant bit of the phase information of the phase accumulator Frequency synthesizer using a nonlinear digital-to-analog converter.
최상위 비트에 따라 1개 사분면을 초과하는 시점 이후에 1을 출력하고 그 외에는 0을 출력하는 중심 코드 신호 생성부와;
최상위 비트에 따라 상위 코드 출력부의 출력을 선택적으로 제공하거나 0을 출력하는 상위 코드 영역 신호 생성부를 포함하는 것을 특징으로 하는 비선형 디지털 아날로그 변환기를 이용한 주파수 합성 장치.
[4] The apparatus of claim 3, wherein the second orthogonal transformer connected to the outputs of the demultiplexer includes a sub-code region signal generator for selectively providing an output of the sub-code output unit or outputting 1 according to the most significant bit of the phase accumulator phase information, ;
A center code signal generator for outputting 1 after a time point exceeding one quadrant according to a most significant bit and outputting 0 otherwise;
And an upper code area signal generator for selectively providing an output of the upper code output unit or outputting 0 according to a most significant bit.
The apparatus of claim 4, wherein the sub-code area signal generator, the center code signal generator, and the upper code area signal generator are all composed of gates of the same kind.
위상 누적기의 위상 정보를 이용하여 사인파의 1개 이분면에 대한 커스 세그먼트 진폭 정보를 2개 이분면으로 위상 확장하여 제공하는 이분면 기준 커스 세그먼트 정보 생성부와;
커스 세그먼트 진폭 정보에 따라 1개 이분면에 대응하는 커스 세그먼트 전류를 전체 위상에 따라 생성하고, 파인 세그먼트 진폭 정보에 따라 1개 사분면에 대응하는 파인 세그먼트 전류를 전체 위상에 따라 생성하여 대응되는 커스 세그먼트 전류와 함께 출력하는 비선형 DAC을 포함하고,
상기 이분면 기준 커스 세그먼트 정보 생성부는,
1개 사분면 기준 커스 세그먼트의 진폭 정보를 생성하는 커스 온도계 디코더와;
상기 커스 온도계 디코더의 출력과 위상 누적기 위상 정보의 최상위 1비트 정보를 이용하여 1개 사분면을 기준으로 하는 진폭 정보를 상위 코드 출력부와 하위 코드 출력부로 교차 출력하는 한쌍의 출력부를 구비한 이분파 변환기와;
상기 이분파 변환기의 상위 코드 출력부 출력과 하위 코드 출력부 출력 및 위상 누적기의 위상 정보 최상위 비트를 통해서 1개 이분면 기준 커스 세그먼트의 진폭 정보를 생성하는 출력 보수기를 포함하는 것을 특징으로 하는 비선형 디지털 아날로그 변환기를 이용한 주파수 합성 장치.
A quadrant reference fine segment information generation unit for providing fine quadratic phase amplitude information for one quadrant of the sinusoidal wave using phase information of the phase accumulator in four quadrants;
A quadrant based on the phase information of the phase accumulator and providing the quadsegment amplitude information for one quadrant of the sinusoidal wave by phase expansion in two quadrants;
Generates a curse segment current corresponding to one of the two quadrants in accordance with the entire phase in accordance with the curse segment amplitude information, generates a fine segment current corresponding to one quadrant according to the fine segment amplitude information in accordance with the entire phase, And a nonlinear DAC outputting the current together with the current,
Wherein the two-sided basis cost segment information generation unit comprises:
A cursy thermometer decoder for generating amplitude information of the curse segment based on one quadrant;
And a pair of output sections for cross-outputting the amplitude information based on one quadrant to the upper code output section and the lower code output section using the most significant 1 bit information of the output of the cursive thermometer decoder and the phase accumulator phase information, A converter;
And an output interpolator for generating amplitude information of one quadratic basis curse segment through the upper code output of the demultiplexer and the output of the lower code output and the phase information most significant bit of the phase accumulator. Frequency synthesizer using digital - to - analog converters.
최상위 비트에 따라 1개 사분면을 초과하는 시점 이후에 1을 출력하고 그 외에는 0을 출력하는 중심 코드 신호 생성부와;
최상위 비트에 따라 이분파 변환기의 상위 코드 출력부의 출력을 선택적으로 제공하거나 0을 출력하는 상위 코드 영역 신호 생성부를 포함하는 것을 특징으로 하는 비선형 디지털 아날로그 변환기를 이용한 주파수 합성 장치.
7. The apparatus of claim 6, wherein the output interpolator selectively outputs the output of the sub-code output unit of the demultiplexer according to the most significant bit of the phase accumulator phase information, or outputs a 1;
A center code signal generator for outputting 1 after a time point exceeding one quadrant according to a most significant bit and outputting 0 otherwise;
And an upper code region signal generator for selectively providing an output of the upper code output unit of the demultiplexer according to a most significant bit or outputting 0s.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150024207A KR101658949B1 (en) | 2015-02-17 | 2015-02-17 | Frequency synthesizer using nonlinear digital to analog converter and method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150024207A KR101658949B1 (en) | 2015-02-17 | 2015-02-17 | Frequency synthesizer using nonlinear digital to analog converter and method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160101509A KR20160101509A (en) | 2016-08-25 |
| KR101658949B1 true KR101658949B1 (en) | 2016-09-23 |
Family
ID=56884677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150024207A KR101658949B1 (en) | 2015-02-17 | 2015-02-17 | Frequency synthesizer using nonlinear digital to analog converter and method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101658949B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107677894B (en) * | 2017-10-16 | 2024-02-06 | 广东东方电讯科技有限公司 | Nonlinear load power output device |
| KR102478697B1 (en) * | 2021-01-05 | 2022-12-16 | 중앙대학교 산학협력단 | Direct digital frequency synthesizer capable of compensating frequency offset and minimizing spectral leakage |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040027758A (en) * | 2004-03-03 | 2004-04-01 | 주식회사 코리아아이에스 | Frequency sythesizer reduced lock-in time |
| KR101085107B1 (en) * | 2009-12-02 | 2011-11-21 | (주)자람테크놀로지 | Direct digital frequency synthesizer using variable sine-weighted digital to analog converter and synthesizing method thereof |
-
2015
- 2015-02-17 KR KR1020150024207A patent/KR101658949B1/en active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20160101509A (en) | 2016-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7928881B1 (en) | Direct digital frequency synthesizer using variable sine wave-weighted digital to analog converter and synthesizing method thereof | |
| JP2022163176A (en) | High linearity phase interpolator | |
| US8928384B2 (en) | Programmable delay generator and cascaded interpolator | |
| US8634509B2 (en) | Synchronized clock phase interpolator | |
| Kumaki et al. | A 0.5 V 6-bit scalable phase interpolator | |
| US20110074469A1 (en) | Frequency Generation Circuitry And Method | |
| WO2019009996A1 (en) | Pulse to digital converter | |
| KR101658949B1 (en) | Frequency synthesizer using nonlinear digital to analog converter and method thereof | |
| US7956785B2 (en) | Return to zero digital to analog converter and converting method thereof | |
| KR101085106B1 (en) | Direct digital frequency synthesizer using hybrid digital to analog converter and synthesizing method thereof | |
| JP4058612B2 (en) | Clock synchronizer | |
| Yang et al. | Minimax and WLS designs of digital FIR filters using SOCP for aliasing errors reduction in BI-DAC | |
| US6359519B1 (en) | Self-timed numerically controlled ring oscillator | |
| US5202846A (en) | Prime number spur reduction for digital synthesis | |
| US10763873B1 (en) | Frequency-multiplying direct digital synthesizer | |
| CN115145353A (en) | High-frequency resolution digital sine wave generator | |
| CN101123437A (en) | Digital-to-analog converter and method thereof | |
| Wang et al. | Design and Simulation of an Optimized DDS | |
| US12057845B2 (en) | Fractional divider-calibrated phase modulator and interpolator for a wireless transmitter | |
| US8890595B2 (en) | Dynamic clock phase control architecture for frequency synthesis | |
| Yang et al. | A novel truncation spurs free structure of direct digital synthesizer | |
| US7023368B1 (en) | Digital-to-analog signal converting apparatus and method to extend usable spectrum over Nyquist frequency | |
| US10148276B1 (en) | DA converter and ADPLL circuitry | |
| Ashrafi et al. | Comments on" A 13-bit resolution ROM-less direct digital frequency synthesizer based on a trigonometric quadruple angle formula" | |
| Nekounamm et al. | An efficient ROM-less direct digital synthesizer based on Bhaskara I's sine approximation formula |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| FPAY | Annual fee payment |
Payment date: 20190809 Year of fee payment: 4 |