KR101652313B1 - Multi layer ceramic capacitor module - Google Patents
Multi layer ceramic capacitor module Download PDFInfo
- Publication number
- KR101652313B1 KR101652313B1 KR1020160018566A KR20160018566A KR101652313B1 KR 101652313 B1 KR101652313 B1 KR 101652313B1 KR 1020160018566 A KR1020160018566 A KR 1020160018566A KR 20160018566 A KR20160018566 A KR 20160018566A KR 101652313 B1 KR101652313 B1 KR 101652313B1
- Authority
- KR
- South Korea
- Prior art keywords
- terminal assembly
- assembly member
- members
- multilayer ceramic
- ceramic capacitor
- Prior art date
Links
- 239000003985 ceramic capacitor Substances 0.000 title claims abstract description 79
- 238000005452 bending Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 5
- 239000000919 ceramic Substances 0.000 claims description 3
- 239000007769 metal material Substances 0.000 claims description 3
- 230000005855 radiation Effects 0.000 abstract description 4
- 239000003990 capacitor Substances 0.000 description 48
- 239000002184 metal Substances 0.000 description 18
- 239000004593 Epoxy Substances 0.000 description 12
- 230000017525 heat dissipation Effects 0.000 description 10
- 238000003466 welding Methods 0.000 description 9
- 239000003989 dielectric material Substances 0.000 description 6
- 238000000465 moulding Methods 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000446 fuel Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/08—Cooling arrangements; Heating arrangements; Ventilating arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
- H01G2/04—Mountings specially adapted for mounting on a chassis
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
본 발명은 적층 세라믹 커패시터 모듈에 관한 것으로, 다수개의 제1돌출부재가 일정한 간격으로 배열되어 형성되는 제1단자 조립부재와; 다수개의 제1돌출부재와 각각 마주대하도록 다수개의 제2돌출부재가 일정한 간격으로 배열되어 형성되는 제2단자 조립부재와; 제1돌출부재와 제2돌출부재에 의해 각각 지지되어 배치되는 다수개의 절연성 방열부재와; 절연성 방열부재와 제1방향의 일측과 타측이 접촉되도록 다수개의 절연성 방열부재 사이에 각각 배치되며 제1방향과 직교되는 제2방향의 일측의 끝단이 제1단자 조립부재에 연결되며 제2방향의 타측의 끝단이 제2단자 조립부재에 연결되는 다수개의 적층 세라믹 커패시터로 구성되는 것을 특징으로 한다.The present invention relates to a multilayer ceramic capacitor module, comprising: a first terminal assembly member formed by arranging a plurality of first protrusions at regular intervals; A second terminal assembling member formed by arranging a plurality of second projecting members at regular intervals so as to face a plurality of first projecting members; A plurality of insulating heat radiation members supported and disposed by the first projecting member and the second projecting member, respectively; The first terminal assembling member is disposed between the insulating heat dissipating member and the plurality of insulating heat dissipating members so that one side and the other side of the first heat dissipating member are in contact with each other and one end of the second direction perpendicular to the first direction is connected to the first terminal assembling member, And a plurality of laminated ceramic capacitors whose ends are connected to the second terminal assembling member.
Description
본 발명은 적층 세라믹 커패시터 모듈에 관한 것으로, 특히 온도 특성과 단위 체적당 용량이 우수한 적층 세라믹 커패시터를 이용함으로써 부피를 줄일 수 있으며, 다수개의 적층 세라믹 커패시터를 하나의 모듈로 조립 시 각각의 사이에 방열부재를 삽입하여 조립함으로써 방열 특성이 우수한 적층 세라믹 커패시터 모듈에 관한 것이다.More particularly, the present invention relates to a multilayer ceramic capacitor module, and more particularly, to a multilayer ceramic capacitor module that can reduce volume by using a multilayer ceramic capacitor having excellent temperature characteristics and capacity per unit volume, To a multilayer ceramic capacitor module having excellent heat dissipation characteristics by inserting and assembling a member.
DC(Direct Current)-링크 커패시터 모듈은 전기자동차, 하이브리드(hybrid) 자동차(전기 구동원이 적용되는 자동차), 수소연료 자동차나 전력전송계통에 사용된다. 이러한 다양한 분야에 적용되는 DC-링크 커패시터 모듈에 관한 기술이 한국등록특허 제0992674호(특허문헌 1)에 공개되어 있다. DC (Direct Current) - Link capacitor modules are used in electric vehicles, hybrid vehicles (electric drive applications), hydrogen fuel vehicles and power transmission systems. A technology relating to a DC-link capacitor module applied to such various fields is disclosed in Korean Patent Registration No. 0992674 (Patent Document 1).
한국등록특허 제0992674호는 냉각성능 확보를 위한 인버터의 직류입력단 필름커패시터에 관한 것으로, 필름커패시터 단위모듈, 필름커패시터 케이스, 양(+)의 필름커패시터용 버스바, 음(-)의 필름커패시터용 버스바, 양의 고전압 입력용 버스바 및 음의 고전압 입력용 버스바를 포함하여 구성된다. Korean Patent No. 0992674 relates to a DC input stage film capacitor of an inverter for ensuring cooling performance, and more particularly, to a film capacitor unit module, a film capacitor case, a bus bar for positive film capacitors, a negative film capacitor A bus bar for positive high voltage input, and a bus bar for negative high voltage input.
한국등록특허 제0992674호의 양과 음의 고전압 입력용 버스바는 필름커패시터 단위모듈과 접촉하지 않고 직접적으로 IGBT(insulated gate bipolar mode transistor) 파워모듈에 연결된다. 필름커패시터 케이스는 제1경로, 제2경로, 제3경로 및 제4경로가 형성된다. 제1경로와 제2경로는 각각 필름커패시터 케이스의 내부공간들 사이에 형성되며, 제3경로는 필름커패시터 케이스의 내부공간과 인버터의 직류입력단 방향의 필름커패시터 케이스 외벽 사이에 형성된다. 제4경로는 필름커패시터 케이스의 내부공간과 IGBT 파워모듈 측의 필름커패시터 케이스 외벽 사이에 형성된다. 양과 음의 고전압 입력용 버스바는 각각 필름커패시터 케이스에 형성된 제1경로, 제2경로, 제3경로 및 제4경로를 통해 삽입되어 고정되어 인버터에 직류전류를 유입하는 직류입력단과 IGBT 파워모듈을 연결한다. The positive and negative high voltage input bus bar of Korean Patent No. 0992674 is directly connected to the IGBT (insulated gate bipolar mode transistor) power module without contacting the film capacitor unit module. The film capacitor case is formed with a first path, a second path, a third path, and a fourth path. The first path and the second path are respectively formed between the inner spaces of the film capacitor case and the third path is formed between the inner space of the film capacitor case and the outer wall of the film capacitor case in the direction of the DC input end of the inverter. The fourth path is formed between the inner space of the film capacitor case and the outer wall of the film capacitor case on the side of the IGBT power module. The positive and negative high-voltage input bus bars are inserted and fixed through the first path, the second path, the third path, and the fourth path, respectively, formed in the film capacitor case to connect the DC input terminal and the IGBT power module Connect.
한국등록특허 제0992674호와 같이 종래의 DC-링크 커패시터 모듈은 필름커패시터를 이용함으로써 온도 특성은 우수하나 단위 체적당 용량이 낮아 부피가 커지는 문제점이 있다. As disclosed in Korean Patent No. 0992674, the conventional DC-link capacitor module has a problem that the temperature characteristic is excellent by using a film capacitor but the volume per unit volume is low.
본 발명의 목적은 온도 특성과 단위 체적당 용량이 우수한 적층 세라믹 커패시터를 이용함으로써 부피를 줄일 수 있으며, 다수개의 적층 세라믹 커패시터를 하나의 모듈로 조립 시 각각의 사이에 방열부재를 삽입하여 조립함으로써 방열 특성이 우수한 적층 세라믹 커패시터 모듈을 제공함에 있다.It is an object of the present invention to reduce the volume by using a multilayer ceramic capacitor having excellent temperature characteristics and capacity per unit volume, and by assembling a plurality of multilayer ceramic capacitors by inserting a heat dissipating member therebetween, The present invention provides a multilayer ceramic capacitor module excellent in characteristics.
본 발명의 다른 목적은 적층 세라믹 커패시터 모듈과 케이스 사이에 방열부재를 삽입하여 조립함으로써 방열 특성이 우수한 적층 세라믹 커패시터 모듈을 제공함에 있다.Another object of the present invention is to provide a multilayer ceramic capacitor module having excellent heat dissipation characteristics by inserting a heat dissipating member between a multilayer ceramic capacitor module and a case.
본 발명의 적층 세라믹 커패시터 모듈은 다수개의 제1돌출부재가 일정한 간격으로 배열되어 형성되는 제1단자 조립부재와; 상기 다수개의 제1돌출부재와 각각 마주대하도록 다수개의 제2돌출부재가 일정한 간격으로 배열되어 형성되는 제2단자 조립부재와; 상기 제1돌출부재와 상기 제2돌출부재에 의해 각각 지지되어 배치되는 다수개의 절연성 방열부재와; 상기 절연성 방열부재와 제1방향의 일측과 타측이 접촉되도록 다수개의 절연성 방열부재 사이에 각각 배치되며 제1방향과 직교되는 제2방향의 일측의 끝단이 상기 제1단자 조립부재에 연결되며 제2방향의 타측의 끝단이 상기 제2단자 조립부재에 연결되는 다수개의 적층 세라믹 커패시터(multi layer ceramic capacitor)로 구성되는 것을 특징으로 한다.The multilayer ceramic capacitor module of the present invention comprises: a first terminal assembly member formed by arranging a plurality of first protrusions at regular intervals; A second terminal assembling member formed by arranging a plurality of second projecting members at regular intervals so as to face the plurality of first projecting members; A plurality of insulating heat dissipating members supported and disposed by the first protruding member and the second protruding member; A first terminal assembly having a first end and a second end opposite to each other in a second direction perpendicular to the first direction, the first end being connected to the first terminal assembly member, And the other end of the second terminal assembly member is connected to the second terminal assembly member.
본 발명의 적층 세라믹 커패시터 모듈은 온도 특성과 단위 체적당 용량이 우수한 적층 세라믹 커패시터를 이용함으로써 부피를 줄일 수 있으며, 다수개의 적층 세라믹 커패시터를 하나의 모듈로 조립 시 각각의 사이에 방열부재를 삽입하며, 적층 세라믹 커패시터 모듈과 케이스 사이에 방열부재를 삽입하여 조립함으로써 방열 특성이 우수한 이점이 있다.The multilayer ceramic capacitor module of the present invention can reduce the volume by using a multilayer ceramic capacitor having excellent temperature characteristics and capacity per unit volume. When a plurality of multilayer ceramic capacitors are assembled into one module, a heat dissipating member is inserted between the multilayer ceramic capacitor modules , There is an advantage that the heat dissipation characteristic is excellent by inserting and inserting the heat dissipating member between the multilayer ceramic capacitor module and the case.
도 1은 본 발명의 적층 세라믹 커패시터 모듈의 사시도,
도 2는 도 1에 도시된 적층 세라믹 커패시터 모듈의 분해 조립 사시도,
도 3은 1에 도시된 적층 세라믹 커패시터 모듈의 단면도,
도 4는 도 1에 도시된 적층 세라믹 커패시터 모듈의 다른 실시예를 나타낸 단면도,
도 5는 도 3에 도시된 적층 세라믹 커패시터의 확대 단면도,
도 6은 본 발명의 방열 구조를 갖는 DC-링크 커패시터 모듈의 사시도,
도 7은 도 6에 도시된 DC-링크 커패시터 모듈의 부분 분해 조립 사시도,
도 8은 도 7에 도시된 제1 내지 제3전극 버스바와 분해 조립 사시도,
도 9는 도 7에 도시된 케이스의 분해 조립 사시도.1 is a perspective view of a multilayer ceramic capacitor module of the present invention,
FIG. 2 is an exploded perspective view of the multilayer ceramic capacitor module shown in FIG. 1,
3 is a cross-sectional view of the multilayer ceramic capacitor module shown at 1,
4 is a sectional view showing another embodiment of the multilayer ceramic capacitor module shown in Fig. 1, Fig.
5 is an enlarged sectional view of the multilayer ceramic capacitor shown in Fig. 3,
6 is a perspective view of a DC-link capacitor module having a heat dissipation structure according to the present invention,
Figure 7 is a partially exploded assembly perspective view of the DC-link capacitor module shown in Figure 6,
FIG. 8 is an exploded perspective view of the first to third electrode bus bars shown in FIG. 7,
FIG. 9 is an exploded perspective view of the case shown in FIG. 7; FIG.
이하, 본 발명의 적층 세라믹 커패시터 모듈의 실시예를 첨부된 도면을 참조하여 설명하면 다음과 같다.Hereinafter, embodiments of the multilayer ceramic capacitor module of the present invention will be described with reference to the accompanying drawings.
도 1 및 도 2에서와 같이 본 발명의 적층 세라믹 커패시터 모듈(10)은 제1단자 조립부재(11), 제2단자 조립부재(12), 다수개의 절연성 방열부재(13) 및 다수개의 적층 세라믹 커패시터(multi layer ceramic capacitor)(14)로 구성된다. 1 and 2, the multilayer
제1단자 조립부재(11)는 다수개의 제1돌출부재(11d)가 일정한 간격으로 배열되어 형성되며, 제2단자 조립부재(12)는 다수개의 제1돌출부재(11d)와 각각 마주대하도록 다수개의 제2돌출부재(12d)가 일정한 간격으로 배열되어 형성된다. 다수개의 절연성 방열부재(13)는 각각 제1돌출부재(11d)와 제2돌출부재(12d)에 의해 각각 지지되어 배치된다. 다수개의 적층 세라믹 커패시터(14)는 각각 절연성 방열부재(13)와 제1방향(Z)의 일측과 타측이 접촉되도록 다수개의 절연성 방열부재(13) 사이에 각각 배치되며, 제1방향(Z)과 직교되는 제2방향(X)의 일측의 끝단이 제1단자 조립부재(11)에 연결되며 제2방향(X)의 타측의 끝단이 제2단자 조립부재(12)에 연결된다. 여기서, 제1방향(Z)은 적층 세라믹 커패시터(14)의 두께방향을 나타낸다.The first
상기 본 발명의 적층 세라믹 커패시터 모듈(10)의 구성을 보다 상세히 설명하면 다음과 같다. The structure of the multilayer
제1단자 조립부재(11)와 제2단자 조립부재(12)는 각각 도 2에서와 같이 수직 플레이트(11a,12a), 하부 플레이트(11b,12b) 및 상부 플레이트(11c,12c)로 구성된다. The first
수직 플레이트(11a,12a)는 제1방향(Z)으로 다수개의 제1돌출부재(11d)나 다수개의 제2돌출부재(12d)가 일정한 간격으로 이격되어 형성된다. 예를 들어, 다수개의 제1돌출부재(11d)와 다수개의 제2돌출부재(12d)는 각각 서로 대응되게 동일한 높이에 위치되도록 수직 플레이트(11a,12a)에 형성된다. 즉, 다수개의 제1돌출부재(11d)나 다수개의 제2돌출부재(12d)는 각각 일정한 간격으로 수직 플레이트(11a,12a)를 절곡하여 수직 플레이트(11a,12a)가 부분적으로 제2방향(X)으로 돌출되어 형성된다. 하부 플레이트(11b,12b)는 수직 플레이트(11a,12a)의 일측의 끝단에서 제1방향(Z)과 직교되는 제2방향(X)으로 연장되도록 형성된다. 상부 플레이트(11c,12c)는 수직 플레이트(11a,12a)의 타측의 끝단에서 하부 플레이트(11b,12b)와 동일한 방향으로 연장되도록 형성된다. 이러한 수직 플레이트(11a,12a), 하부 플레이트(11b,12b) 및 상부 플레이트(11c,12c)는 각각 금속재질로 형성되어 다수개의 적층 세라믹 커패시터(14)를 전기적으로 연결함과 아울러 다수개의 적층 세라믹 커패시터(14)에서 각각 발생된 열이 절연성 방열부재(13)를 통해 용이하게 전달되도록 한다. The
다수개의 절연성 방열부재(13)는 각각 세라믹 플레이트가 사용되고, 도 4에서와 같이 제2방향(X)의 일측과 타측의 끝단이 각각 평편하거나 도 3에서와 같이 홈(13a)이 형성되어 제1돌출부재(11d)와 제2돌출부재(12d)에 지지되거나 결합되어 제1단자 조립부재(11)와 제2단자 조립부재(12)에 연결된다. 예를 들어, 다수개의 절연성 방열부재(13)는 각각 도 3에서와 같이 제2방향(X)의 일측과 타측의 끝단에 홈(13a)이 형성되는 경우에 제1돌출부재(11d)와 제2돌출부재(12d)에 홈(13a)을 삽입하여 제1단자 조립부재(11)와 제2단자 조립부재(12)에 각각 지지된다. 다수개의 절연성 방열부재(13)는 각각 도 4에서와 같이 제2방향(X)의 일측과 타측의 끝단이 평편하게 형성되는 경우에 각각 제2방향(X)의 일측과 타측의 하부가 제1돌출부재(11d)와 제2돌출부재(12d)에 접하도록 배치되어 제1단자 조립부재(11)와 제2단자 조립부재(12)에 지지된다. 다수개의 절연성 방열부재(13)는 제1돌출부재(11d)와 제2돌출부재(12d)에 단순하게 삽입하거나 올려놓는 상태로 지지될 수 있으나 제1단자 조립부재(11)와 제2단자 조립부재(12)와의 접착력을 개선하거나 더욱 밀착되어 열이 제1단자 조립부재(11)와 제2단자 조립부재(12)로 용이하게 전달되도록 도전성 에폭시 등을 이용하여 접착한다. 여기서 도전성 에폭시는 공지된 기술이 적용됨으로 설명을 생략한다. As shown in FIG. 4, a plurality of insulating heat-dissipating
다수개의 적층 세라믹 커패시터(14)는 각각 도 5에서와 같이 소성체(14a), 다수개의 제1내부전극(14b), 다수개의 제2내부전극(14c), 제1외부전극(14d) 및 제2외부전극(14e)으로 구성된다.The plurality of multilayer
소성체(14a)는 다수개의 그린시트(도시 않음)를 적층한 후 소성되어 형성되며, 다수개의 제1내부전극(14b)은 각각 소성체(14a)의 내측에 일정한 간격으로 이격되어 배치되며, 각각의 일측의 끝단이 소성체(14a)의 제2방향(X)의 일측의 끝단에 노출되도록 형성된다. 다수개의 제2내부전극(14c)은 각각 소성체(14a)의 내측에 다수개의 제1내부전극(14b) 사이에 배치되며, 각각의 타측의 끝단이 소성체(14a)의 제2방향(X)의 타측의 끝단에 노출되도록 형성된다. 제1외부전극(14d)은 다수개의 제1내부전극(14b)이 서로 연결되도록 소성체(14a)의 제2방향(X)의 일측의 끝단에 형성되어 제1단자 조립부재(11)와 연결되며, 제2외부전극(14e)은 다수개의 제2내부전극(14c)이 서로 연결되도록 소성체(14a)의 제2방향(X)의 타측의 끝단에 형성되어 제2단자 조립부재(12)와 연결된다. The fired
전술한 구성을 갖는 본 발명의 적층 세라믹 커패시터 모듈(10)을 이용한 방열 구조를 갖는 DC-링크 커패시터 모듈을 설명하면 다음과 같다. A DC-link capacitor module having a heat dissipation structure using the multilayer
도 6 및 도 7에서와 같이 본 발명의 방열 구조를 갖는 DC-링크 커패시터 모듈은 케이스(110), 둘 이상의 금속성 방열부재(120), 한 쌍의 제1전극 버스바(130), 한 쌍의 제2전극 버스바(140), 제3전극 버스바(150), 다수개의 DC-링크 커패시터 모듈(direct current link capacitor moduel)(160), 한 쌍의 Y-커패시터 모듈(Y-capacitor moduel)(170) 및 몰딩부재(180)로 구성된다.6 and 7, the DC-link capacitor module having the heat dissipation structure of the present invention includes a
케이스(110)는 다수개의 측벽(111)이 구비되며, 다수개의 측벽(111) 중 둘 이상의 측벽(111)에 개구부(111a)가 형성된다. 둘 이상의 금속성 방열부재(120)는 각각 개구부(111a: 9에 도시됨)가 막히도록 다수개의 측벽(111)에 각각 배치되며, 한 쌍의 제1전극 버스바(130)는 각각 서로 이격되며, 케이스(110)의 내측에 배치되어 둘 이상의 금속성 방열부재(120) 중 서로 마주대하는 두 개의 금속성 방열부재(120)에 각각 접촉되어 연결된다. 한 쌍의 제2전극 버스바(140)는 각각 한 쌍의 제1전극 버스바(130) 사이에 위치되며, 서로 이격되어 케이스(110) 내측에 배치된다. 제3전극 버스바(150)는 한 쌍의 제1전극 버스바(130)와 한 쌍의 제2전극 버스바(140)와 이격되도록 케이스(110)의 내측에 배치된다. 다수개의 DC-링크 커패시터 모듈(160)은 각각 한 쌍의 제1전극 버스바(130) 중 하나와 한 쌍의 제2전극 버스바(140) 중 하나에 연결되거나 한 쌍의 제1전극 버스바(130) 중 다른 하나와 한 쌍의 제2전극 버스바(140) 중 다른 하나에 각각 연결된다. 한 쌍의 Y-커패시터 모듈(170)은 각각 한 쌍의 제1전극 버스바(130) 중 하나와 제3전극 버스바(150) 사이와 제3전극 버스바(150)와 한 쌍의 제2전극 버스바(140) 중 하나 사이에 각각 위치되어 제1전극 버스바(130), 제2전극 버스바(140) 및 제3전극 버스바(150)에 연결된다. 몰딩부재(180)는 둘 이상의 금속성 방열부재(120)가 외부로 노출되며 케이스(110) 내측이 매립되도록 형성된다. The
상기 본 발명의 적층 세라믹 커패시터 모듈(10)을 이용한 방열 구조를 갖는 DC-링크 커패시터 모듈의 구성을 상세히 설명하면 다음과 같다. The configuration of the DC-link capacitor module having the heat dissipation structure using the multilayer
케이스(110)는 도 6, 도 7 및 도 9에서와 같이 제1방향(Z)의 일측이 개방되며 다수개의 측벽(111)이 구비되는 절연성 사각형 케이스(110)가 사용된다.6, 7, and 9, an insulating
둘 이상의 금속성 방열부재(120)는 도 6, 도 7 및 도 9에서와 같이 각각 금속 플레이트(121)와 다수개의 방열핀(122)으로 이루어진다. 금속 플레이트(121)는 측벽(111)에 형성된 개구부(111a)가 막히도록 배치되어 인서트 몰딩에 의해 케이스(110)에 접착되어 배치되며, 다수개의 방열핀(122)은 각각 케이스(110)의 외부로 노출되며 서로 일정한 간격으로 이격되어 금속 플레이트(121)에 일체로 형성된다. 여기서, 다수개의 방열핀(122)은 각각 금속 플레이트(121)에 일체로 형성됨에 의해 금속 플레이트(121)와 동일한 금속재질로 형성된다. The two or more metallic
한 쌍의 제1전극 버스바(130), 한 쌍의 제2전극 버스바(140) 및 제3전극 버스바(150) 중 한 쌍의 제1전극 버스바(130), 한 쌍의 제2전극 버스바(140) 중 하나 및 제3전극 버스바(150)는 각각 도 7 및 도 8에서와 같이 바(bar) 형상의 금속 플레이트(131,141,151)와 하나 이상의 외부단자 연결플레이트(132,142,152)로 이루어진다. 바(bar) 형상의 금속 플레이트(131,141,151)는 제2방향(X)와 직교되는 제3방향(Y)으로 바 형상으로 연장되도록 형성되며, 하나 이상의 외부단자 연결플레이트(132,142,152)는 각각 금속 플레이트(131,141,151)의 제3방향(Y)의 일측이나 타측에서 연장되도록 일체로 형성되어 밀봉부재(180)로 케이스(110)를 매립 시 외부로 노출된다. A pair of the first
한 쌍의 제2전극 버스바(140) 중 다른 하나는 도 8에서와 같이 바(bar) 형상의 금속 플레이트(141), 제1절곡 금속플레이트(142), 제2절곡 금속 플레이트(143) 및 하나 이상의 외부단자 연결플레이트(144)로 이루어진다. 바(bar) 형상의 금속 플레이트(141)는 제3방향(Y)으로 바 형상으로 연장되도록 형성되며, 제1절곡 금속플레이트(142)는 금속 플레이트(141)와 직교되도록 제2방향(X)으로 절곡되어 형성된다. 제2절곡 금속 플레이트(143)는 제1절곡 금속플레이트(142)와 직교되도록 제3방향(Y)으로 절곡되어 형성된다. 이러한 제1절곡 금속플레이트(142)와 제2절곡 금속 플레이트(143) 중 제2절곡 금속 플레이트(143)는 한 쌍의 Y-커패시터 모듈(170) 중 하나와 용접이나 도전성 에폭시를 이용해 접합되어 연결된다. The other one of the pair of second electrode bus bars 140 includes a bar-shaped
이러한 한 쌍의 제1전극 버스바(130)와 한 쌍의 제2전극 버스바(140) 중 한 쌍의 제1전극 버스바(130)가 각각 음극 전극(negative electrode)으로 사용되면 한 쌍의 제2전극 버스바(140)는 각각 양극전극(positive electrode)으로 사용된다. 반대로 한 쌍의 제2전극 버스바(140)가 각각 음극 전극(negative electrode)으로 사용되면 한 쌍의 제1전극 버스바(130)는 각각 양극전극(positive electrode)으로 사용된다. 여기서, 한 쌍의 제1전극 버스바(130)는 각각 둘 이상의 금속성 방열부재(120) 중 서로 마주대하는 두 개의 금속성 방열부재(120)에 각각 용접이나 도전성 에폭시에 의해 접합되어 연결된다. When a pair of the first
예를 들어, 한 쌍의 제1전극 버스바(130) 중 하나의 제1전극 버스바(130)는 다수개의 DC-링크 커패시터 모듈(160)로 사용되는 적층 세라믹 커패시터 모듈(10)의 제1단자 조립부재(11)가 연결되면 음극 전극으로 사용된다. 즉, 적층 세라믹 커패시터 모듈(10)은 다수개의 적층 세라믹 커패시터(14)에 각각 구비되는 제1외부전극(14d)이 음극 전극으로 사용되고, 이 제1외부전극(14d)이 제1단자 조립부재(11)에 연결되면 제1단자 조립부재(11)가 음극 전극으로 사용된다. 음극 전극으로 사용되는 제1단자 조립부재(11)가 연결됨에 의해 한 쌍의 제1전극 버스바(130) 중 하나의 제1전극 버스바(130)는 음극 전극으로 사용된다. 한 쌍의 제1전극 버스바(130) 중 다른 하나의 제1전극 버스바(130)는 적층 세라믹 커패시터 모듈(10)의 제1단자 조립부재(11)가 연결됨에 의해 하나의 제1전극 버스바(130)와 같이 음극 전극으로 사용된다. 예를 들어, 적층 세라믹 커패시터 모듈(10)은 음극으로 사용되는 한 쌍의 제1전극 버스바(130)에 제1단자 조립부재(11)가 연결되도록 배치된다. 이와 같이 음극 전극으로 사용되는 한 쌍의 제1전극 버스바(130)에 제1단자 조립부재(11)가 연결됨으로써 한 쌍의 제1전극 버스바(130)에 각각 연결되는 금속성 방열부재(120)를 통해 DC-링크 커패시터 모듈(160)에서 발생된 열을 외부로 용이하게 배출할 수 있게 된다. For example, the first
한 쌍의 제2전극 버스바(140)는 DC-링크 커패시터 모듈(160)로 사용되는 다수개의 적층 세라믹 커패시터 모듈(10)의 제2단자 조립부재(12)가 양극 전극으로 사용된 상태에서 이 제2단자 조립부재(12)가 연결됨에 의해 양극 전극으로 사용된다. 제3전극 버스바(150)는 한 쌍의 Y-커패시터 모듈(170)에 각각 사용되는 한 쌍의 적층 세라믹 커패시터 모듈(10)에 각각 구비되는 제1단자 조립부재(11)와 제2단자 조립부재(12)와 동시에 접착되어 연결된다. The pair of second
다수개의 DC-링크 커패시터 모듈(160)은 각각 전술한 본 발명의 적층 세라믹 커패시터 모듈(10)이 사용되며, 적층 세라믹 커패시터 모듈(10)은 한 쌍의 제1전극 버스바(130) 중 하나와 용접이나 도전성 에폭시로 연결된다. 전술한 도 1 및 도 2에 도시된 적층 세라믹 커패시터 모듈(10)은 제1단자 조립부재(11), 제2단자 조립부재(12), 다수개의 절연성 방열부재(13) 및 다수개의 적층 세라믹 커패시터(14)로 구성된다. 여기서, DC-링크 커패시터 모듈(160)에 적용되는 적층 세라믹 커패시터(14)의 소성체(14a)는 유전체의 유전율이 5 내지 800인 것이 사용된다. 예를 들어, 소성체(14a)의 유전체 재질은 적층 세라믹 커패시터 모듈이 DC-링크 커패시터 모듈로 사용 시 MgTiO3, CaTiO3, BaTiO3-CaTiO3 혼합물 중 하나가 사용된다. 이러한 소성체(14a)의 유전체 재질은 전술한 종류에 제한되지 않으며 유전율이 5 내지 800인 다양한 종류의 유전체를 적용할 수 있다. The plurality of DC-
한 쌍의 Y-커패시터 모듈(170)은 각각 전술한 본 발명의 적층 세라믹 커패시터 모듈(10)이 사용되며, 적층 세라믹 커패시터 모듈(10)은 한 쌍의 제1전극 버스바(130) 중 하나나 제3전극 버스바(150) 중 하나와 용접이나 도전성 에폭시로 연결된다. 전술한 도 1 및 도 2에 도시된 적층 세라믹 커패시터 모듈(10)은 제1단자 조립부재(11), 제2단자 조립부재(12), 다수개의 절연성 방열부재(13) 및 다수개의 적층 세라믹 커패시터(14)로 구성된다. 여기서, 한 쌍의 Y-커패시터 모듈(170)에 적용되는 적층 세라믹 커패시터(14)의 소성체(14a)는 유전체의 유전율이 1000 내지 20000인 사용된다. 예를 들어, 소성체(14a)의 유전체 재질은 Y-커패시터 모듈(170)로 사용 시 BaTiO3, (BaCa)(ZrTi)O3, Pb(ZrTi)O3, (PbCa)(ZrTi)O3, (PbLa)(ZrTi)O3 중 하나가 사용되며, 이러한 소성체(14a)의 유전체 재질은 전술한 종류에 제한되지 않으며 유전율이 1000 내지 20000인 다양한 종류의 유전체를 적용할 수 있다. Each of the pair of Y-
전술한 본 발명의 적층 세라믹 커패시터 모듈(10)을 이용한 방열 구조를 갖는 DC-링크 커패시터 모듈의 동작을 개략적으로 설명하면 다음과 같다. The operation of the DC-link capacitor module having the heat dissipation structure using the multilayer
한 쌍의 제1전극 버스바(130)는 각각 케이스(110)의 내측에서 제2방향(X)으로 서로 마주대하도록 배치된 두 개의 금속성 방열부재(120)에 용접이나 도전성 에폭시에 의해 면 대 면으로 접합되어 연결된다. 여기서, 용접은 레이저 용접 등이 사용되며 도전성 에폭시는 공지된 기술이 적용됨으로 설명을 생략한다. 금속성 방열부재(120)에 접합된 한 쌍의 제1전극 버스바(130)는 각각 다수개의 DC-링크 커패시터 모듈(160)로 사용되는 적층 세라믹 커패시터 모듈(10)의 제1단자 조립부재(11)가 연결된다. 즉, 한 쌍의 제1전극 버스바(130)는 각각을 기준으로 일측의 면에 금속성 방열부재(120)가 접합되어 연결되면 타측의 면은 적층 세라믹 커패시터 모듈(10)의 제1단자 조립부재(11)가 연결된다. 제1단자 조립부재(11)는 제1전극 버스바(130)에 용접이나 도전성 에폭시로 접합되어 연결된다. The pair of first
한 쌍의 제1전극 버스바(130)에 DC-링크 커패시터 모듈(160)로 사용되는 적층 세라믹 커패시터 모듈(10)의 제1단자 조립부재(11)가 연결되면 적층 세라믹 커패시터 모듈(10)의 제2단자 조립부재(12)는 각각 한 쌍의 제2전극 버스바(140)에 용접이나 도전성 에폭시로 접합되어 연결된다. 적층 세라믹 커패시터 모듈(10)의 제1단자 조립부재(11)가 음극 전극으로 사용되고 제2단자 조립부재(12)가 양극 전극으로 사용되면 한 쌍의 제1전극 버스바(130)는 음극 전극으로 사용되며 한 쌍의 제2전극 버스바(140)는 양극으로 사용된다. 즉, DC-링크 커패시터 모듈(160)로 사용되는 적층 세라믹 커패시터 모듈(10)은 각각 한 쌍의 제1전극 버스바(130)와 한 쌍의 제2전극 버스바(140)에 의해 서로 병렬로 연결된다. 여기서, DC-링크 커패시터 모듈(160)로 사용되는 적층 세라믹 커패시터 모듈(10)은 다수개의 적층 세라믹 커패시터(14)가 제1단자 조립부재(11)와 제2단자 조립부재(12)에 병렬 연결되도록 용접이나 도전성 에폭시로 접합되어 연결된다. When the first
이와 같이 DC-링크 커패시터 모듈(160)로 사용되는 적층 세라믹 커패시터 모듈(10)은 다수개의 적층 세라믹 커패시터(14)에서 발생된 열을 다수개의 적층 세라믹 커패시터(14) 사이에 배치된 절연성 방렬부재(13), 제1단자 조립부재(11), 한 쌍의 제1전극 버스바(130) 및 도전성 방열부재(120)를 통해 외부로 용이하게 배출할 수 있어 열에 의한 전기적인 특성의 신뢰성 저하를 방지할 수 있게 된다. Y-커패시터 모듈(170)에 각각 사용되는 한 쌍의 적층 세라믹 커패시터 모듈(10) 또한 제1단자 조립부재(11)가 음극 전극으로 사용되고 제2단자 조립부재(12)이 양극 전극으로 사용되면 Y-커패시터 모듈(170)로 사용되는 한 쌍의 적층 세라믹 커패시터 모듈(10) 중 하나의 적층 세라믹 커패시터 모듈(10)의 제1단자 조립부재(11)는 한 쌍의 제1전극 버스바(130) 중 하나와 용접이나 도전성 에폭시로 연결되어 열을 외부로 용이하게 배출할 수 있게 된다. The multilayer
한 쌍의 제2전극 버스바(140)는 DC-링크 커패시터 모듈(160)로 사용되는 다수개의 적층 세라믹 커패시터 모듈(10)의 제2단자 조립부재(12)가 양극 전극으로 사용된 상태에서 이 제2단자 조립부재(12)가 연결됨에 의해 양극 전극으로 사용된다. 이러한 한 쌍의 제2전극 버스바(140) 중 하나는 Y-커패시터 모듈(170)로 사용되는 한 쌍의 적층 세라믹 커패시터 모듈(10) 중 하나의 제2단자 조립부재(12)와 용접이나 도전성 에폭시로 접합되어 연결된다. 제3전극 버스바(150)는 한 쌍의 Y-커패시터 모듈(170)에 각각 사용되는 한 쌍의 적층 세라믹 커패시터 모듈(10)에 각각 구비되는 제1단자 조립부재(11)와 제2단자 조립부재(12)와 동시에 접착되어 연결되어 공지된 DC-링크 커패시터 회로로 동작하게 된다. The pair of second
이상에서 설명한 바와 같이 본 발명의 적층 세라믹 커패시터 모듈은 온도 특성과 단위 체적당 용량이 우수한 적층 세라믹 커패시터를 이용함으로써 부피를 줄일 수 있으며, 다수개의 적층 세라믹 커패시터를 하나의 모듈로 조립 시 각각의 사이에 방열부재를 삽입하며, 적층 세라믹 커패시터 모듈과 케이스 사이에 방열부재를 삽입하여 조립함으로써 방열 특성이 우수하게 된다. As described above, the multilayer ceramic capacitor module of the present invention can reduce the volume by using the multilayer ceramic capacitor having excellent temperature characteristics and capacity per unit volume, and it is possible to reduce the volume of the multilayer ceramic capacitor by arranging a plurality of multilayer ceramic capacitors By inserting the heat dissipating member and inserting and inserting the heat dissipating member between the multilayer ceramic capacitor module and the case, heat dissipation characteristics are excellent.
본 발명의 적층 세라믹 커패시터 모듈은 전기 자동차, 하이브리드(hybrid) 자동차(전기 구동원이 적용되는 자동차), 수소연료 자동차나 전력전송계통의 제조 산업 분야에 적용된다.The multilayer ceramic capacitor module of the present invention is applied to an industrial field of an electric vehicle, a hybrid automobile (an electric drive source applied automobile), a hydrogen fuel automobile or a power transmission system.
10: 적층 세라믹 커패시터 모듈 11: 제1단자 조립부재
12: 제2단자 조립부재 13: 절연성 방열부재
14: 적층 세라믹 커패시터 110: 케이스
120: 금속성 방열부재 130: 제1전극 버스바
140: 제2전극 버스바 150: 제3전극 버스바
160: DC-링크 커패시터 모듈 170: Y-커패시터 모듈
180: 몰딩부재10: Multilayer ceramic capacitor module 11: First terminal assembly member
12: second terminal assembly member 13: insulating heat radiation member
14: Multilayer Ceramic Capacitor 110: Case
120: metallic radiating member 130: first electrode bus bar
140: second electrode bus bar 150: third electrode bus bar
160: DC-link capacitor module 170: Y-capacitor module
180: Molding member
Claims (5)
상기 다수개의 제1돌출부재와 각각 마주대하도록 다수개의 제2돌출부재가 일정한 간격으로 배열되어 형성되는 제2단자 조립부재와;
상기 제1돌출부재와 상기 제2돌출부재에 의해 각각 지지되어 배치되는 다수개의 절연성 방열부재와;
상기 절연성 방열부재와 제1방향의 일측과 타측이 접촉되도록 다수개의 절연성 방열부재 사이에 각각 배치되며 상기 제1방향과 직교되는 제2방향의 일측의 끝단이 상기 제1단자 조립부재에 연결되며 제2방향의 타측의 끝단이 상기 제2단자 조립부재에 연결되는 다수개의 적층 세라믹 커패시터(multi layer ceramic capacitor)로 구성되며,
상기 제1방향은 상기 적층 세라믹 커패시터의 두께방향을 나타내는 것을 특징으로 하는 적층 세라믹 커패시터 모듈.A first terminal assembly member having a plurality of first protrusions arranged at regular intervals;
A second terminal assembling member formed by arranging a plurality of second projecting members at regular intervals so as to face the plurality of first projecting members;
A plurality of insulating heat dissipating members supported and disposed by the first protruding member and the second protruding member;
One end of a second direction, which is perpendicular to the first direction, is connected to the first terminal assembly member and is disposed between a plurality of insulating heat dissipating members so that one side and the other side of the insulating heat dissipating member are in contact with each other, And a plurality of multi-layer ceramic capacitors whose ends on the other side of the two directions are connected to the second terminal assembly member,
Wherein the first direction indicates a thickness direction of the multilayer ceramic capacitor.
상기 제1단자 조립부재와 제2단자 조립부재는 각각 제1방향으로 다수개의 제1돌출부재나 다수개의 제2돌출부재가 일정한 간격으로 이격되어 형성되는 수직 플레이트와;
상기 수직 플레이트의 일측의 끝단에서 제1방향과 직교되는 제2방향으로 연장되도록 형성되는 하부 플레이트와;
상기 수직 플레이트의 타측의 끝단에서 하부 플레이트와 동일한 방향으로 연장되도록 형성되는 상부 플레이트로 구성되며,
상기 수직 플레이트, 하부 플레이트 및 상부 플레이트는 각각 금속재질로 형성되는 것을 특징으로 하는 적층 세라믹 커패시터 모듈.The method according to claim 1,
The first terminal assembly member and the second terminal assembly member may include a vertical plate spaced apart from each other by a plurality of first projecting members or a plurality of second projecting members in a first direction;
A lower plate extending from one end of the vertical plate in a second direction orthogonal to the first direction;
And an upper plate extending from the other end of the vertical plate in the same direction as the lower plate,
Wherein the vertical plate, the lower plate, and the upper plate are formed of a metal material, respectively.
상기 다수개의 제1돌출부재나 다수개의 제2돌출부재는 각각 일정한 간격으로 상기 수직 플레이트를 절곡하여 수직 플레이트가 부분적으로 제2방향으로 돌출되어 형성되는 것을 특징으로 하는 적층 세라믹 커패시터 모듈.3. The method of claim 2,
Wherein the plurality of first protruding members and the plurality of second protruding members are formed by partially bending the vertical plate at regular intervals and partially protruding in the second direction.
상기 다수개의 절연성 방열부재는 각각 세라믹 플레이트가 사용되고, 제2방향의 일측과 타측의 끝단이 각각 평편하거나 홈이 형성되어 제1돌출부재와 제2돌출부재에 지지되거나 결합되어 제1단자 조립부재와 제2단자 조립부재에 연결되는 것을 특징으로 하는 적층 세라믹 커패시터 모듈.The method according to claim 1,
Each of the plurality of insulating heat radiating members may be a ceramic plate, and one side and the other end of the second direction may be flat or grooved to be supported or coupled to the first and second projecting members, And the second terminal assembly member is connected to the second terminal assembly member.
상기 다수개의 적층 세라믹 커패시터는 각각 소성체와;
상기 소성체의 내측에 일정한 간격으로 이격되어 배치되며 각각의 일측의 끝단이 소성체의 제2방향의 일측의 끝단에 노출되도록 형성되는 다수개의 제1내부전극과;
상기 소성체의 내측에 다수개의 제1내부전극 사이에 배치되며 각각의 타측의 끝단이 소성체의 제2방향의 타측의 끝단에 노출되도록 형성되는 다수개의 제2내부전극과;
상기 다수개의 제1내부전극이 서로 연결되도록 소성체의 제2방향의 일측의 끝단에 형성되어 제1단자 조립부재와 연결되는 제1외부전극과;
상기 다수개의 제2내부전극이 서로 연결되도록 소성체의 제2방향의 타측의 끝단에 형성되어 제2단자 조립부재와 연결되는 제2외부전극으로 구성되는 것을 특징으로 하는 적층 세라믹 커패시터 모듈.The method according to claim 1,
Wherein each of the plurality of multilayer ceramic capacitors comprises a sintered body;
A plurality of first internal electrodes spaced apart from each other at a predetermined interval inside the sintered body and each end of the first internal electrodes being exposed at one end of the sintered body in a second direction;
A plurality of second internal electrodes disposed between the plurality of first internal electrodes on the inner side of the sintered body and each of the second internal electrodes being formed to be exposed on the other end of the sintered body in the second direction;
A first external electrode formed at one end of the sintered body in the second direction so as to be connected to the first terminal assembly member and connected to the first terminal assembly member;
And a second external electrode formed on the other end of the fired body in a second direction so that the plurality of second internal electrodes are connected to each other and connected to the second terminal assembly member.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160018566A KR101652313B1 (en) | 2016-02-17 | 2016-02-17 | Multi layer ceramic capacitor module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020160018566A KR101652313B1 (en) | 2016-02-17 | 2016-02-17 | Multi layer ceramic capacitor module |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020150023308A Division KR101702398B1 (en) | 2015-02-16 | 2015-02-16 | Direct current link capacitor module with heat sink structure using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20160101699A KR20160101699A (en) | 2016-08-25 |
KR101652313B1 true KR101652313B1 (en) | 2016-09-01 |
Family
ID=56884795
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020160018566A KR101652313B1 (en) | 2016-02-17 | 2016-02-17 | Multi layer ceramic capacitor module |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101652313B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190116185A (en) | 2019-09-20 | 2019-10-14 | 삼성전기주식회사 | Electronic component |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102298427B1 (en) * | 2020-01-09 | 2021-09-06 | 삼화콘덴서공업 주식회사 | Leaded multi-layer ceramic capacitor |
US11664159B2 (en) | 2020-04-14 | 2023-05-30 | KYOCERA AVX Components Corporation | Component array including one or more heat sink layers |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012175084A (en) | 2011-02-24 | 2012-09-10 | Aisin Seiki Co Ltd | Power storage device, manufacturing method of power storage cell and manufacturing method of power storage device |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100992674B1 (en) | 2008-07-24 | 2010-11-05 | 현대자동차주식회사 | Structure of DC input film capacitor in inverter for improving cooling performance |
-
2016
- 2016-02-17 KR KR1020160018566A patent/KR101652313B1/en active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012175084A (en) | 2011-02-24 | 2012-09-10 | Aisin Seiki Co Ltd | Power storage device, manufacturing method of power storage cell and manufacturing method of power storage device |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190116185A (en) | 2019-09-20 | 2019-10-14 | 삼성전기주식회사 | Electronic component |
US11477891B2 (en) | 2019-09-20 | 2022-10-18 | Samsung Electro-Mechanics Co., Ltd. | Electronic component |
Also Published As
Publication number | Publication date |
---|---|
KR20160101699A (en) | 2016-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101702398B1 (en) | Direct current link capacitor module with heat sink structure using the same | |
US10679792B2 (en) | Film capacitor | |
JP3914865B2 (en) | Metallized film capacitors | |
JP6425024B2 (en) | Capacitor and inverter | |
US9236189B2 (en) | Direct current capacitor module | |
CN106787620B (en) | Power converter | |
KR101652313B1 (en) | Multi layer ceramic capacitor module | |
JP2008541416A (en) | Power capacitor | |
KR101691707B1 (en) | Switching element unit | |
US6563691B2 (en) | Mounting structure for capacitors | |
CN110337738A (en) | The manufacturing method of separator, battery module and battery module | |
US10079094B2 (en) | Capacitor, in particular an intermediate circuit capacitor for a multi-phase system | |
US10079105B2 (en) | Multi-layer ceramic capacitor assembly | |
JP5029293B2 (en) | Cased capacitor | |
KR101743659B1 (en) | Multi layer ceramic capacitor module array | |
JP2021022725A (en) | Electronic component and mounting substrate thereof | |
JPWO2018190184A1 (en) | Power converter | |
WO2013088546A1 (en) | Capacitor device and electrical equipment for housing capacitor device | |
JP2009277827A (en) | Capacitor | |
CN114758816B (en) | DC bus capacitor and motor controller | |
JP7425834B2 (en) | capacitor | |
CN113508492B (en) | Electrochemical cell module | |
JP2007180391A (en) | Electrolytic capacitor | |
WO2023156540A1 (en) | Capacitor, method of manufacturing thereof and use thereof | |
JP2024056186A (en) | Capacitor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A107 | Divisional application of patent | ||
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20190805 Year of fee payment: 4 |