KR101651370B1 - 추력기의 구동 제어방법 및 이를 실행하기 위한 프로그램을 기록한 컴퓨터 판독 가능 기록 매체 - Google Patents

Abstract

본 발명은 추력기의 구동 제어방법 및 이를 실행하기 위한 프로그램을 기록한 컴퓨터 판독 가능 기록 매체에 관한 것이다.
본 발명은 추력기의 구동을 제어하기 위한 방법에 있어서, 추력기의 구동주기를 조정하기 위한 제1 카운터 및 제2 카운터의 출력값을 비교하는 제1 과정과; 상기 제1 과정의 비교 결과 제1 카운터와 제2 카운터의 출력값이 다른 경우 출력값이 큰 카운터의 값을 출력값이 작은 카운터에 할당하여 과도한 추력기 구동을 제한하는 제2 과정을 포함하는 것을 특징으로 한다.

Description

추력기의 구동 제어방법 및 이를 실행하기 위한 프로그램을 기록한 컴퓨터 판독 가능 기록 매체{DRIVE CONTROL METHOD FOR THRUSTER AND COMPUTER READABLE RECORDING MEDIUM STORING PROGRAM PERFORMING THE METHOD}

본 발명은 인공위성 추력기의 구동 제어방법에 관한 것으로, 특히 안정적 추력기 구동을 위해 이중잉여구조(Dual Modular Redundancy)가 적용된 추력기의 구동 제어방법 및 이를 실행하기 위한 프로그램을 기록한 컴퓨터 판독 가능 기록 매체에 관한 것이다.

통상, 위성용 전장품은 발사 후에는 고장에 대처할 수 없는 환경 및 막대한 개발비용과 같은 제약조건에 따라서 안정적인 동작을 가장 우선적으로 고려해서 설계된다. 또한 인공위성은 자세제어를 위한 힘을 얻기 위해서 전기를 사용하는 휠 또는 추진체를 이용하는 추력기를 사용하게 된다. 추력기는 발사체 분리 후 원하는 고도 및 궤도로 이동하는데 필요한 큰 힘을 얻기 위해서 사용되는데 비해서, 휠은 정밀한 자세제어를 위해서 사용된다. 추력기는 추진체를 직접적으로 사용하기 때문에 위성의 수명에 직접적으로 연결되고, 동작중에 고장이 발생하는 경우에는 궤도를 벗어나 지상관제가 불가능할 수가 있기 때문에 더 안정적으로 설계가 되어야 한다.

위성 전장품에 사용되는 로직은 기본적으로 안정적인 동작을 위해서 가능한 경우 삼중잉여구조 (Triple Modular Redundancy, TMR)구조를 사용한다. TMR구조는 도 1과 같은 기본 동작을 수행하는 기능블록(10)을 도 2와 같이 기능블록 3개를 중복해서 구현함으로써 우주환경에서 발생할 수 있는 비트 업셋(bit upset) 등의 문제가 발생하는 경우 등과 같이 1개의 기능블록의 출력이나 내부에 고장이 발생하는 경우에 보터(20)를 통해 나머지 2개의 결과를 정상적으로 판단하고 정상 결과를 이용하는 구조이다.

그러나 TMR구조는 1개의 비트 업셋만 발생하는 경우에는 최적의 방법이지만, 2개의 비트 업셋이 발생하는 경우에는 고장난 결과를 정상적으로 판단하는 문제가 있다.

한편, 추력기 구동을 위한 구동 로직은 TMR을 기본으로 하여 설계가 되고, 2개의 비트 업셋의 경우를 방지하기 위해서 별도의 워치독(watchdog) 보호회로를 내장하고 있다. 워치독(watchdog)은 일정 시간 동안 지상의 명령 또는 컴퓨터의 명령이 없으면 자동으로 추력 생성을 중단하는 기능으로, 지속적으로 추력기가 동작하는 경우에는 완전하게 궤도를 벗어날 수가 있기 때문에 명령을 정상적으로 수신한 다음에 고장 등에 의해서 일정 시간 이상으로 구동되는 경우에는 무조건 워치독 보호회로에 의해서 중단되게 된다. 이것은 추력기가 심우주 임무를 수행하는 탐험선에 해당되는 정상적인 명령수행이 아닌 경우에 지속적으로 동작하게 되면 지구궤도 밖으로 이탈할 수가 있기 때문에, 동작을 중단해서 일정궤도 내에 위치시켜서 지상관제가 가능하도록 하는 것을 목적으로 한 것이다.

이러한 TMR구조는 동일한 기능블록을 3개 중복 구현하고, 3개의 출력을 비교해서 정상적인 결과를 판단하는 보터(voter)를 추가로 필요로 하게 된다. 이에 따라 일반 설계면적의 3배 이상이 필요하게 되어 FPGA 설계에 제약이 따를 뿐만 아니라 과다한 비용(overhead) 손실이 초래되는 등의 문제점이 있다.

한국공개특허 2005-0064050호(2005.06.29.)

본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 일반적인 목적은 종래 기술에서의 한계와 단점에 의해 발생되는 다양한 문제점을 실질적으로 보완할 수 있는 추력기의 구동 제어방법을 제공하는 것이다.

본 발명의 보다 구체적인 다른 목적은, 이중잉여구조 추력기의 구동 제어방법 제공하는 것이다.

이를 위해 본 발명의 일 실시예에 따른 추력기의 구동 제어방법은 추력기의 구동을 제어하기 위한 방법에 있어서, 추력기의 구동주기를 조정하기 위한 제1 카운터 및 제2 카운터의 출력값을 비교하는 제1 과정과; 상기 제1 과정의 비교 결과 제1 카운터와 제2 카운터의 출력값이 다른 경우 출력값이 큰 카운터의 값을 출력값이 작은 카운터에 할당하여 과도한 추력기 구동을 제한하는 제2 과정을 포함하는 것을 특징으로 한다.

이를 위해 본 발명의 다른 실시예에 따른 추력기의 구동 제어방법은 DMR(Dual Modular Redundancy) 구조를 적용한 추력기 구동방법에 있어서, (a) 제1 및 제2 카운터 값(i, j)을 초기화한 다음 펄스지속시간(duration)을 설정하는 과정과; (b) 상기 제1 및 제2 카운터 값을 순차적으로 증가시키면서 제1 카운터의 출력값과 제2 카운터의 출력값을 비교하는 과정과; (c) 상기 (b) 과정의 판단결과, 제1 카운터의 출력값과 제2 카운터의 출력값이 상이하면 출력값이 큰 카운터의 값을 출력값이 작은 카운터에 할당하는 과정과; (d) 제1 카운터의 출력값과 제2 카운터의 출력값이 펄스지속시간보다 작은지를 판단하는 과정과; (e) 상기 (d) 과정의 판단결과, 제1 카운터의 출력값과 제2 카운터의 출력값이 펄스지속시간보다 작지 않으면 펄스생성을 중지하는 과정을 포함하는 것을 특징으로 한다.

본 발명의 다른 실시예에 따른 추력기의 구동 제어방법에 있어서, (f) 상기 (d) 과정의 판단결과, 제1 카운터의 출력값과 제2 카운터의 출력값이 펄스지속시간보다 작으면 워치독(watchdog) 기능을 수행하는 과정을 더 포함할 수 있다.

본 발명에 따른 추력기의 구동 제어방법 및 이를 실행하기 위한 프로그램을 기록한 컴퓨터 판독 가능 기록 매체에 의하면, DMR(Dual Modular Redundancy) 구조를 채용하여 안정적인 로직을 구현함으로써 TMR 구조에 비해 30%이상 비용을 절감할 수 있다.

도 1은 일반적인 로직 구조를 나타낸 도면이다.
도 2는 일반적인 TMR 구조를 나타낸 도면이다.
도 3은 본 발명의 일 실시예에 따른 DMR 구조가 적용될 추력기 구동장치의 펄스 주기에 대한 순서도이다.
도 4는 본 발명의 일 실시예에 따른 DMR을 적용한 추력기 구동 로직을 나타낸 도면이다.

이하, 첨부 도면을 참조하여 본 발명의 실시 예를 상세히 설명하면 다음과 같다.

본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 또한, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 판례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.

이하의 실시예들은 본 발명의 구성요소들과 특징들을 소정 형태로 결합한 것들이다. 각 구성요소 또는 특징은 별도의 명시적 언급이 없는 한 선택적인 것으로 고려될 수 있다. 각 구성요소 또는 특징은 다른 구성요소나 특징과 결합되지 않은 형태로 실시될 수 있다. 또한, 일부 구성요소들 및/또는 특징들을 결합하여 본 발명의 실시예를 구성할 수도 있다.

도면에 대한 설명에서, 본 발명의 요지를 흐릴 수 있는 절차 또는 단계 등은 기술하지 않았으며, 당업자의 수준에서 이해할 수 있을 정도의 절차 또는 단계는 또한 기술하지 아니하였다.

명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서에 기재된 "…부", "…기", "모듈" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다.

도 3은 본 발명의 일 실시예에 따른 DMR 구조가 적용될 종래 추력기 구동장치의 펄스 주기에 대한 순서도이다.

도 3을 참조하면, 카운터 값(i)을 증가시켜 기설정된 펄스 주기(duration) 동안 추력기를 구동시키며, 이때 워치독 보호회로에 의해 구동시간이 일정시간 이상이 되면 펄스생성을 중지하도록 구성되어 있다.

일반적으로 우주용이나 군용으로 사용되는 전장품은 FPGA를 사용하게 된다. 별도의 주문형 반도체를 제작해서 사용하는 것도 가능하지만, 열악한 환경 속에서도 안정적으로 동작하는 것을 보장하기 위한 시험 및 주문형 반도체 제작 등에 따른 과도한 비용으로 인해 주문형 반도체는 제한적으로만 사용된다. 또한 SOC등 주문형 반도체를 제작하기 위해서는 별도로 Verilog 또는 VHDL을 이용해서 직접 코딩레벨에서 TMR을 구현해야하고, 해당 결과가 정상적으로 동작하는 것을 확인해야한다. 하지만 우주용으로 검증된 Actel 등의 FPGA는 내부적으로 TMR을 제공하게 되고, 일반적인 방식으로 코딩된 로직을 FPGA에 맞는 로직합성과정에서 안정적인 동작을 위해서 TMR을 제공하며 구현되게 되기 때문에 TMR동작에 대한 검증과정을 생략할 수가 있다. 하지만 TMR을 지원하는 로직 부분과 TMR을 지원하지 않는 로직 부분이 다르게 구성되어서 안정적인 동작이 필수적인 부분과 안정성에 대한 요구조건이 완화된 부분을 분리해서 구현해야하고, TMR을 지원하는 FPGA 로직 게이트 용량(gate capacity)은 제한적이다. 따라서 원래 TMR로 제작되던 추력기 구동 로직을 제안된 DMR 구조를 적용해서 TMR이 지원되지 않는 부분으로 분리하고 다른 부분을 해당 부분으로 추가해서 전반적인 안정성을 향상시킬 수가 있다.

도 4는 본 발명의 일 실시예에 따른 DMR을 적용한 추력기 구동 로직을 나타낸 도면이다.

도 4를 참조하면, 먼저 카운터 값(i, j)을 초기화한(S101) 다음 펄스지속시간(duration)을 설정하여 저장한다(S102).

다음으로, 카운터 값을 순차적으로 증가시키면서(S103) i값과 j값을 비교한다(S110, S120, S130).

먼저, i값이 j값보다 작은지를 판단하며(S110), S110 과정의 판단결과 i값이 j값보다 작으면 i값을 갖는 출력의 레지스터(register)에 j값을 갖는 출력값을 할당한다.

S110 과정의 판단결과 i값이 j값보다 작지 않으면 i값이 j값과 동일한지를 판단한다(S120). S120 과정의 판단결과 i값이 j값과 동일하면 후술될 S104 과정으로 진입한다.

S120 과정의 판단결과 i값이 j값과 동일하지 않으면 i값이 j값보다 큰지를 판단하며, i값이 j값보다 크면 i값을 갖는 출력값을 j값을 갖는 출력의 레지스터(register)에 할당한다.

즉, i와 j의 2개의 출력값을 비교하여 동일한 경우에는 추가적인 동작을 수행하지 않고, 2개의 출력값이 다른 경우에는 큰 값을 갖는 출력값을 작은 값을 갖는 출력의 레지스터에 할당하는 추가적인 동작을 수행하며, 이는 큰 값만을 사용해서 과도한 추력기 구동을 제한하기 위한 것이다.

전술한 바와 같이 i값과 j값의 비교 결과(S110, S120, S130)에 따라 추가 동작을 수행한 후, i값과 j값이 펄스지속시간보다 작은지를 판단하여(S104) 펄스지속시간보다 작지 않으면 펄스생성을 중지한다(S105).

S104 과정의 판단결과, i값과 j값이 펄스지속시간보다 작으면 워치독(watchdog) 기능이 수행된다. 즉, i값 및 j값이 기설정된 기준치 미만이면 S103 과정으로 진입하여 카운터 값을 증가시키고, i값 및 j값이 기준치 이상이면 펄스생성을 중지하여 추력기 구동을 중지시킨다.

전술한 바와 같이 본 발명에 따르면 동일한 기능블록을 3개가 아닌 2개만 구현하고, 2개의 블록 중 어느 하나에서 비트 업셋(bit upset) 등으로 인해 구동주기를 조정하기 위한 카운터에 고장이 발생하는 경우 카운터 결과를 비교해서 큰 값만을 사용함으로써 과도한 추력을 제한할 수 있다. 이에 따라 보터(voter)를 사용하여 정상결과를 분류하는 종래의 TMR 구조에 비해 본 발명의 DMR(Dual Modular Redundancy) 구조에서는 카운터(i, j)값을 비교하기 위한 비교기만 구비하면 되므로 간단하게 구현할 수 있다.

FPGA를 이용해서 구현된 TMR을 적용한 우주용 로직구현과 DMR을 이용한 추력기 구조를 적용한 로직구현의 면적을 직접적으로 비교하는 것은 불가능하다. FPGA에 적용된 로직은 합성과정에서 TMR이 자동적으로 적용이 되어서 게이트(gate) 수준에서 TMR이 지원이 되어서 직접적인 게이트 카운트(gate count) 확인이 불가능하다.

그러나 도 4와 같이 직접 구현된 DMR은 과동작보호를 위한 워치독 기능 등은 3개가 적용되지 않고 1개만 적용이 되고, voter 등도 별도의 로직이 아닌 추력기 구동로직 내부에 적용이 되어서 간단하게 구현이 가능하다.

TMR의 경우 3중 중복구조이므로 기본 블록의 구현 게이트 카운트가 g_org인 경우에는 게이트 카운트는 3 x g_org이 되고, 여기에 voter에 해당하는 로직의 구현에 필요한 게이트 카운트가 더해져서 최종 게이트 카운트는 3 x g_org + α가 된다.

하지만 DMR구조에서는 2개의 중복구조를 갖게 되므로 기본 기능에 대한 게이트 카운트는 3 x g_org이 되고, TMR에서 보터에 해당하는 로직구현은 단순하게 중복된 2개의 출력에 대해서 비교해서 출력이 동일한 경우에는 추가적으로 아무 동작을 수행하지 않고, 2개의 출력이 다른 경우에는 큰 값을 갖는 출력값을 작은 값을 갖는 출력의 레지스터에 할당하는 간단한 추가적인 업무만을 수행하게 된다. 따라서 최종 게이트 카운트는 2 x g_org + β가 되고, α≪β이지만, 현재 정확한 비교가 불가능하므로, α=β로 가정하고 게이트 카운트를 비교하는 경우에는 대략 DMR구조가 TMR 구조의 66%로 구현 가능한 것을 확인할 수가 있다.

한편, 본 발명의 상세한 설명 및 첨부도면에서는 구체적인 실시예에 관해 설명하였으나, 본 발명은 개시된 실시예에 한정되지 않고 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다.

따라서, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들을 포함하는 것으로 해석되어야 할 것이다.

10 : 기능블록 20 : 보터

Claims (4)

1. 삭제
2. DMR(Dual Modular Redundancy) 구조를 적용한 추력기 구동방법에 있어서,
   (a) 제1 및 제2 카운터 값(i, j)을 초기화한 다음 펄스지속시간(duration)을 설정하는 과정과;
   (b) 상기 제1 및 제2 카운터 값을 순차적으로 증가시키면서 제1 카운터의 출력값과 제2 카운터의 출력값을 비교하는 과정과;
   (c) 상기 (b) 과정의 판단결과, 제1 카운터의 출력값과 제2 카운터의 출력값이 상이하면 출력값이 큰 카운터의 값을 출력값이 작은 카운터에 할당하는 과정과;
   (d) 제1 카운터의 출력값과 제2 카운터의 출력값이 펄스지속시간보다 작은지를 판단하는 과정과;
   (e) 상기 (d) 과정의 판단결과, 제1 카운터의 출력값과 제2 카운터의 출력값이 펄스지속시간보다 작지 않으면 펄스생성을 중지하는 과정을 포함하는 것을 특징으로 하는 추력기의 구동 제어방법.
   
3. 제 2 항에 있어서,
   (f) 상기 (d) 과정의 판단결과, 제1 카운터의 출력값과 제2 카운터의 출력값이 펄스지속시간보다 작으면 워치독(watchdog) 기능을 수행하는 과정을 더 포함하는 것을 특징으로 하는 추력기의 구동 제어방법.
   
4. 제 2 항 내지 제 3 항 중 어느 하나의 항에 따른 추력기의 구동 제어방법을 실행하기 위한 프로그램을 기록한 컴퓨터 판독 가능 기록매체.

Images