KR101650836B1 - Stacked structure of superconducting wire for high temperature superconducting current lead - Google Patents

Stacked structure of superconducting wire for high temperature superconducting current lead Download PDF

Info

Publication number
KR101650836B1
KR101650836B1 KR1020150006139A KR20150006139A KR101650836B1 KR 101650836 B1 KR101650836 B1 KR 101650836B1 KR 1020150006139 A KR1020150006139 A KR 1020150006139A KR 20150006139 A KR20150006139 A KR 20150006139A KR 101650836 B1 KR101650836 B1 KR 101650836B1
Authority
KR
South Korea
Prior art keywords
solder
solder layer
sub
superconducting
members
Prior art date
Application number
KR1020150006139A
Other languages
Korean (ko)
Other versions
KR20160087233A (en
Inventor
고태국
김형준
이지호
이우승
남석호
박영건
김진섭
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020150006139A priority Critical patent/KR101650836B1/en
Publication of KR20160087233A publication Critical patent/KR20160087233A/en
Application granted granted Critical
Publication of KR101650836B1 publication Critical patent/KR101650836B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B12/00—Superconductive or hyperconductive conductors, cables, or transmission lines
    • H01B12/02—Superconductive or hyperconductive conductors, cables, or transmission lines characterised by their form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B12/00—Superconductive or hyperconductive conductors, cables, or transmission lines
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
    • Y02E40/60—Superconducting electric elements or equipment; Power systems integrating superconducting elements or equipment

Landscapes

  • Superconductors And Manufacturing Methods Therefor (AREA)

Abstract

본 발명에 의한 고온 초전도 전류 도입선을 위한 초전도 선재의 적층 구조가 개시된다. 본 발명에 따른 초전도 선재의 적층 구조는 전원 공급 장치와 초전도 마그넷을 전기적으로 연결하도록 적층 되는 다수 개의 초전도 선재; 및 상기 다수 개의 초전도 선재의 사이에 형성되되, 상기 초전도 선재를 통해 흐르는 전류에 의해 유도되는 와전류가 각각 발생되는 다수 개의 서브 솔더부재로 이루어진 솔더층을 포함한다.A laminated structure of a superconducting wire for a high-temperature superconducting current lead wire according to the present invention is disclosed. The superconducting wire according to the present invention includes a plurality of superconducting wires stacked to electrically connect a power supply device and a superconducting magnet. And a solder layer formed between the plurality of superconducting wires and including a plurality of sub solder members each of which generates an eddy current induced by a current flowing through the superconducting wire.

Description

고온 초전도 전류 도입선을 위한 초전도 선재의 적층 구조{STACKED STRUCTURE OF SUPERCONDUCTING WIRE FOR HIGH TEMPERATURE SUPERCONDUCTING CURRENT LEAD}TECHNICAL FIELD [0001] The present invention relates to a stacked structure of a superconducting wire for a high-temperature superconducting current lead-

본 발명은 고온 초전도 전류 도입선에 관한 것으로서, 특히, 고온 초전도 전류 도입선을 위한 교류 손실을 저감시킬 수 있는 초전도 선재의 적층 구조에 관한 것이다.TECHNICAL FIELD The present invention relates to a high-temperature superconducting current lead, and more particularly to a laminate structure of a superconducting wire capable of reducing AC loss for a high-temperature superconducting current lead.

고온 초전도 전류도입선 기술은 핵융합 발전 장치의 핵심 장치인 초전도 코일에 수 십 kA 정도의 전류를 효율적으로 공급해주기 위한 기술이다. 초전도 코일을 전원장치에 직접 접속하여 구동할 경우 발생하는 문제를 억제하고 효율적으로 코일을 구동할 수 있도록 초전도 코일과 전원장치 사이의 전류 도입선 역시 초전도체 특히, 고온 초전도체를 이용하여 제작하는 연구가 진행되어 왔다.The high-temperature superconducting current lead-in technology is a technique for efficiently supplying current of several ten kA to the superconducting coil, which is a core device of the fusion power generation apparatus. In order to suppress the problems caused by connecting the superconducting coil directly to the power supply and to drive the coil efficiently, the current lead between the superconducting coil and the power supply is also being studied using a superconductor, especially a high-temperature superconductor come.

이때, 고온 초전도체는 주율열의 발생이 없고 열전도율이 낮기 때문에 기존 도입선이 갖고 있는 열손실을 줄일 수 있는 도입선 재료로 응용 가능성이 매우 크다.In this case, the high-temperature superconductor does not generate the main heat and the thermal conductivity is low. Therefore, it is very likely to be applied as a lead wire material that can reduce the heat loss of the existing lead wire.

일반적으로 이러한 고온 초전도 전류도입선은 초전도 선재를 병렬로 연결하여 접합하거나 초전도 선재를 여러 층으로 접합 또는 적층하여 사용하고 있다.Generally, these high-temperature superconducting current lead wires are used by connecting superconducting wires in parallel or by bonding or laminating superconducting wires to several layers.

도 1은 종래 기술에 따른 초전도 선재의 적층 구조를 나타내는 도면이다.1 is a view showing a laminated structure of a superconducting wire according to the prior art.

도 1에 도시한 바와 같이, 종래 기술에 따라 초전도 선재를 여러 층으로 적층하는 방법은 초전도 선재 사이에 솔더 층(solder layer)을 적층하여 사용하게 된다. 이러한 적층 방법을 사용하게 되면 시변자장에 의해 솔더 층에 와 전류(eddy current)가 발생하게 된다.As shown in FIG. 1, in the conventional method of stacking superconducting wires in various layers, a solder layer is stacked between superconducting wires. When such a stacking method is used, an eddy current is generated in the solder layer by the time-varying magnetic field.

이렇게 발생되는 와 전류로 인해 고온 초전도 전류 도입선에 교류 손실이 발생하게 된다. 게다가 솔더 층에서 발생된 와 전류는 적층 수가 증가할수록 그에 따른 영향도 더 커지게 된다.The resulting overcurrent causes AC loss in the high temperature superconducting current lead. In addition, the overcurrent generated in the solder layer becomes larger as the number of stacks increases.

따라서 초전도 선재를 적층하여 사용하는 고온 초전도 전류 도입선의 설계 시 이러한 교류 손실을 최소화시킬 수 있는 다양한 적층 방법에 대한 연구가 필요하다.Therefore, it is necessary to study various lamination methods to minimize the AC loss in the design of superconducting wire for superconducting superconducting wire.

따라서 이러한 종래 기술의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 적층되는 초전도 선재 사이에 솔더층을 형성하되, 그 솔더층을 기 설정된 크기를 갖는 다수의 서브 솔더부재로 분할하여 형성하도록 한 고온 초전도 전류 도입선을 위한 초전도 선재의 적층 구조를 제공하는데 있다.Accordingly, it is an object of the present invention to provide a method of forming a solder layer between superconducting wires, which is formed by dividing a solder layer into a plurality of sub solder members having predetermined sizes, And a laminated structure of the superconducting wire for the superconducting current lead wire.

본 발명의 다른 목적은 적층되는 초전도 선재 사이에 다수의 솔더 층을 형성하고 각 솔더 층을 다수의 서브 솔더부재로 분할하되, 각 솔더층을 이루는 다수의 서브 솔더부재를 서로 다른 방향으로 분할하도록 한 고온 초전도 전류 도입선을 위한 초전도 선재의 적층 구조를 제공하는데 있다.Another object of the present invention is to provide a method of manufacturing a semiconductor device, which comprises forming a plurality of solder layers between superconducting wires to be laminated, dividing each solder layer into a plurality of sub solder members, and dividing a plurality of sub solder members constituting each solder layer into different directions And to provide a laminated structure of a superconducting wire for a high-temperature superconducting current lead-in.

그러나 본 발명의 목적은 상기에 언급된 사항으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.However, the objects of the present invention are not limited to those mentioned above, and other objects not mentioned can be clearly understood by those skilled in the art from the following description.

상기 목적들을 달성하기 위하여, 본 발명의 한 관점에 따른 초전도 선재의 적층 구조는 전원 공급 장치와 초전도 마그넷을 전기적으로 연결하도록 적층 되는 다수 개의 초전도 선재; 및 상기 다수 개의 초전도 선재의 사이에 형성되되, 상기 초전도 선재를 통해 흐르는 전류에 의해 유도되는 와전류가 각각 발생되는 다수 개의 서브 솔더부재로 이루어진 솔더층을 포함할 수 있다.According to an aspect of the present invention, there is provided a superconducting tape laminated structure comprising: a plurality of superconducting tapes laminated to electrically connect a power supply device and a superconducting magnet; And a solder layer formed between the plurality of superconducting wires and including a plurality of sub solder members each generating an eddy current induced by a current flowing through the superconducting wire.

바람직하게, 상기 솔더층은 수평 방향 또는 수직 방향으로 분할되어 기 설정된 거리만큼 이격되어 형성된 다수 개의 서브 솔더부재로 이루어진 것을 특징으로 한다.Preferably, the solder layer is composed of a plurality of sub solder members divided in a horizontal direction or a vertical direction and spaced apart by a predetermined distance.

바람직하게, 상기 솔더층은 일정 각도 틸팅된 사선 방향으로 분할되어 기 설정된 거리만큼 이격되어 형성된 다수 개의 서브 솔더부재로 이루어진 것을 특징으로 한다.Preferably, the solder layer is composed of a plurality of sub solder members which are divided in a diagonal direction tilted by a predetermined angle and spaced apart by a predetermined distance.

바람직하게, 상기 솔더층은 서로 동일한 면적을 갖도록 형성되고, 기 설정된 거리만큼 이격되어 형성된 상기 다수 개의 서브 솔더부재로 이루어진 것을 특징으로 한다.Preferably, the solder layers are formed to have the same area as each other, and are formed of the plurality of sub solder members spaced apart by a predetermined distance.

바람직하게, 상기 솔더층은 서로 다른 면적을 갖도록 형성되고, 기 설정된 거리만큼 이격되어 형성된 상기 다수 개의 서브 솔더부재로 이루어진 것을 특징으로 한다.Preferably, the solder layer is formed to have a different area, and is formed of the plurality of sub solder members spaced apart by a predetermined distance.

본 발명의 다른 한 관점에 따른 초전도 선재의 적층 구조는 전원 공급 장치와 초전도 마그넷을 전기적으로 연결하도록 적층 되는 다수 개의 초전도 선재; 상기 다수 개의 초전도 선재의 사이에 형성되되, 상기 초전도 선재를 통해 흐르는 전류에 의해 유도되는 와전류가 발생되고 제1 방향으로 분할 형성된 다수 개의 서브 솔더부재로 이루어진 제1 솔더층; 및 상기 제1 솔더층에 적층되고 상기 초전도 선재를 통해 흐르는 전류에 의해 유도되는 와전류가 발생되고 제2 방향으로 분할 형성된 다수 개의 서브 솔더부재로 이루어진 제2 솔더층을 포함할 수 있다.According to another aspect of the present invention, there is provided a laminated structure of superconducting wires, comprising: a plurality of superconducting wires stacked to electrically connect a power supply device and a superconducting magnet; A first solder layer formed between the plurality of superconducting wires, the first solder layer including a plurality of sub solder members divided in a first direction to generate an eddy current induced by a current flowing through the superconducting wire; And a second solder layer stacked on the first solder layer and composed of a plurality of sub solder members divided in the second direction to generate an eddy current induced by a current flowing through the superconducting wire.

바람직하게, 상기 제1 방향은 수평선 또는 수직선을 기준으로 일 방향으로 틸팅된 사선 방향을 나타내고, 상기 제2 방향은 상기 수평선 또는 상기 수직선을 기준으로 타 방향으로 틸팅된 사선 방향을 나타내는 것을 특징으로 한다.Preferably, the first direction indicates a slanting direction tilted in one direction with respect to a horizontal line or a vertical line, and the second direction indicates a slanting direction tilted in the other direction with respect to the horizontal line or the vertical line .

바람직하게, 상기 제1 솔더층은 상기 제1 방향으로 분할 형성되되, 상기 기 설정된 거리만큼 이격되어 형성된 다수 개의 서브 솔더부재로 이루어진 것을 특징으로 한다.Preferably, the first solder layer is divided into a first direction and a plurality of sub solder members spaced apart from each other by a predetermined distance.

바람직하게, 상기 제2 솔더층은 상기 제2 방향으로 분할 형성되되, 상기 기 설정된 거리만큼 이격되어 형성된 다수 개의 서브 솔더부재로 이루어진 것을 특징으로 한다.Preferably, the second solder layer is divided into a plurality of sub solder members spaced apart from each other by a predetermined distance.

바람직하게, 상기 제1 솔더층을 이루는 서브 솔더부재의 개수와 상기 제2 솔더층을 이루는 서브 솔더부재의 개수는 동일하게 형성되는 것을 특징으로 한다.Preferably, the number of the sub solder members forming the first solder layer and the number of the sub solder members forming the second solder layer are the same.

바람직하게, 상기 제1 솔더층을 이루는 서브 솔더부재의 개수와 상기 제2 솔더층을 이루는 서브 솔더부재의 개수는 서로 다르게 형성되는 것을 특징으로 한다.Preferably, the number of the sub solder members forming the first solder layer and the number of the sub solder members forming the second solder layer are different from each other.

이를 통해, 본 발명에 따른 적층되는 초전도 선재 사이에 솔더층을 형성하되, 그 솔더층을 기 설정된 크기를 갖는 다수의 서브 솔더부재로 분할하여 형성하도록 함으로써, 솔더층에서 발생하는 와 전류의 크기를 감소시킬 수 있는 효과가 있다.As a result, a solder layer is formed between superimposed superconducting wires according to the present invention, and the solder layer is divided into a plurality of sub solder members having a predetermined size, There is an effect that can be reduced.

또한, 본 발명은 각 서브 솔더부재 층에서 발생하는 와 전류의 크기를 감소시키기 때문에, 이로 인해 전류 도입선의 전체적인 교류 손실을 감소시킬 수 있는 효과가 있다.Further, since the present invention reduces the magnitude of the overcurrent generated in each sub solder member layer, it has the effect of reducing the overall AC loss of the current lead-in line.

또한, 본 발명은 적층되는 초전도 선재 사이에 다수의 솔더 층을 형성하고 각 솔더 층을 다수의 서브 솔더부재로 분할하되, 각 솔더층을 이루는 다수의 서브 솔더부재를 서로 다른 방향으로 분할함으로써, 솔더층에서 발생하는 와전류를 상쇄시킬 수 있는 효과가 있다.Further, the present invention is characterized in that a plurality of solder layers are formed between the superconducting wires to be laminated, each solder layer is divided into a plurality of sub solder members, and a plurality of sub solder members constituting each solder layer are divided in different directions, It is possible to cancel the eddy currents generated in the layer.

도 1은 종래 기술에 따른 초전도 선재의 적층 구조를 나타내는 도면이다.
도 2는 본 발명의 일 실시예에 따른 초전도 선재의 적층 구조를 나타내는 제1 도면이다.
도 3은 서브 솔더부재 층의 두께와 와 전류의 크기 간의 관계를 설명하기 위한 도면이다.
도 4는 본 발명의 일 실시예에 따른 초전도 선재의 적층 구조를 나타내는 제2 도면이다.
도 5는 본 발명의 일 실시예에 따른 초전도 선재의 적층 구조를 나타내는 제3 도면이다.
도 6은 본 발명의 일 실시예에 따른 솔더층을 적층 원리를 설명하기 위한 도면이다.
도 7은 본 발명의 일 실시예에 따른 와전류의 상쇄 원리를 설명하기 위한 도면이다.1 is a view showing a laminated structure of a superconducting wire according to the prior art.
2 is a first diagram showing a laminated structure of a superconducting wire according to an embodiment of the present invention.
3 is a view for explaining the relationship between the thickness of the sub solder member layer and the magnitude of the current.
FIG. 4 is a second diagram showing a laminated structure of a superconducting wire according to an embodiment of the present invention.
FIG. 5 is a third diagram showing a laminated structure of a superconducting wire according to an embodiment of the present invention.
6 is a view for explaining the principle of laminating a solder layer according to an embodiment of the present invention.
7 is a view for explaining the principle of canceling an eddy current according to an embodiment of the present invention.

이하에서는, 본 발명의 실시예에 따른 고온 초전도 전류 도입선을 위한 초전도 선재의 적층 구조를 첨부한 도면을 참조하여 설명한다. 본 발명에 따른 동작 및 작용을 이해하는 데 필요한 부분을 중심으로 상세히 설명한다.Hereinafter, a lamination structure of a superconducting wire for a high-temperature superconducting current lead according to an embodiment of the present invention will be described with reference to the accompanying drawings. The present invention will be described in detail with reference to the portions necessary for understanding the operation and operation according to the present invention.

또한, 본 발명의 구성 요소를 설명하는 데 있어서, 동일한 명칭의 구성 요소에 대하여 도면에 따라 다른 참조부호를 부여할 수도 있으며, 서로 다른 도면임에도 불구하고 동일한 참조부호를 부여할 수도 있다. 그러나, 이와 같은 경우라 하더라도 해당 구성 요소가 실시예에 따라 서로 다른 기능을 갖는다는 것을 의미하거나, 서로 다른 실시예에서 동일한 기능을 갖는다는 것을 의미하는 것은 아니며, 각각의 구성 요소의 기능은 해당 실시예에서의 각각의 구성 요소에 대한 설명에 기초하여 판단하여야 할 것이다.In describing the constituent elements of the present invention, the same reference numerals may be given to constituent elements having the same name, and the same reference numerals may be given thereto even though they are different from each other. However, even in such a case, it does not mean that the corresponding component has different functions according to the embodiment, or does not mean that the different components have the same function. It should be judged based on the description of each component in the example.

본 발명에서는 적층되는 초전도 선재 사이에 하나의 솔더층을 형성하되, 그 솔더층을 기 설정된 크기를 갖는 다수의 서브 솔더부재로 분할하여 형성하거나 적층되는 초전도 선재 사이에 다수의 솔더층을 형성하고 각 솔더층을 다수의 서브 솔더부재로 분할하되, 각 솔더층을 이루는 다수의 서브 솔더부재를 서로 다른 방향으로 분할하도록 한 적층 구조를 제안한다.In the present invention, one solder layer is formed between the superconducting wires to be laminated. The solder layer is divided into a plurality of sub solder members having predetermined sizes, or a plurality of solder layers are formed between the superconducting wires to be laminated, A laminated structure is proposed in which a solder layer is divided into a plurality of sub solder members, and a plurality of sub solder members constituting each solder layer are divided in different directions.

이렇게 하나의 솔더층을 다수의 서브 솔더부재로 분할하는 이유는 솔더층 전체에 유도되는 와 전류를 다수의 서브 솔더부재 각각에 유도되도록 함으로써, 와 전류가 유도되는 면적을 줄어들게 하여 그로 인한 전체적인 교류 손실을 감소시키기 위함이다.The reason why one solder layer is divided into a plurality of sub solder members is that the induced current induced in the entire solder layer is induced in each of the plurality of sub solder members, thereby reducing the induced current induced area, .

또한, 다수의 솔더층을 이루는 다수의 서브 솔더부재를 서로 다른 방향으로 분할하도록 하는 이유는 솔더층 각각에서 유도되는 와전류를 서로 상쇄시키기 위함이다.Further, the reason why the plurality of solder members constituting the plurality of solder layers are divided in different directions is to offset the eddy currents induced in each of the solder layers.

도 2는 본 발명의 일 실시예에 따른 초전도 선재의 적층 구조를 나타내는 제1 도면이다.2 is a first diagram showing a laminated structure of a superconducting wire according to an embodiment of the present invention.

도 2에 도시한 바와 같이, 본 발명에 따른 초전도 선재의 적층 구조는 초전도 선재(100)의 사이에 수평 방향 또는 수직 방향으로 분할된 기 설정된 크기를 갖는 다수의 서브 솔더부재(210, 20)로 이루어진 하나의 솔더층(200)이 형성될 수 있다.2, the laminated structure of the superconducting wire according to the present invention includes a plurality of sub solder members 210 and 20 having a predetermined size divided in the horizontal direction or the vertical direction between the superconducting wire 100 One solder layer 200 may be formed.

이렇게 수평 또는 수직 방향으로 분할되어 형성된 다수의 서브 솔더부재(210, 220) 각각에서는 초전도 선재(100)를 통해 흐르는 전류에 의해 유도되는 와 전류(eddy current)가 발생하게 되는데, 분할된 서브 솔더부재의 크기가 작기 때문에 이에 따른 와 전류 역시 작아지게 된다.In each of the plurality of sub solder members 210 and 220 formed in the horizontal or vertical direction, an eddy current induced by a current flowing through the superconducting wire 100 is generated. The overcurrent is also reduced.

이때, 솔더층(200)을 이루는 다수의 서브 솔더부재(210, 220)는 동일한 크기를 갖도록 형성되는 것이 바람직하지만, 반드시 이에 한정되지 않고 서로 다른 크기를 갖도록 형성될 수 있다.At this time, the plurality of sub solder members 210 and 220 forming the solder layer 200 are preferably formed to have the same size, but they are not necessarily limited thereto and may have different sizes.

또한, 여기서는 두 개의 서브 솔더부재(210, 220)로 분할하여 솔더층을 이루고 있지만, 반드시 이에 한정되지 않고 필요에 따라 다수 개로 분할하여 형성될 수 있다.Although the solder layer is divided into two sub solder members 210 and 220 in this embodiment, the solder layer is not necessarily limited to this, but may be divided into a plurality of solder layers as necessary.

이때, 분할되어 형성된 서브 솔더부재는 기 설정된 간격만큼 이격되어 형성될 수 있다.At this time, the divided sub solder members may be spaced apart by a predetermined distance.

또한, 솔더층은 서로 동일한 면적을 갖도록 형성되고, 기 설정된 거리만큼 이격되어 형성된 다수 개의 서브 솔더부재로 이루어지거나 서로 다른 면적을 갖도록 형성되고, 기 설정된 거리만큼 이격되어 형성된 다수 개의 서브 솔더부재로 이루어질 수 있다.Also, the solder layers are formed of a plurality of sub solder members formed to have the same area as each other, formed of a plurality of sub solder members spaced apart from each other by a predetermined distance, or formed to have different areas, .

도 3은 서브 솔더부재의 두께와 와 전류의 크기 간의 관계를 설명하기 위한 도면이다.3 is a view for explaining the relationship between the thickness of the sub solder member and the magnitude of the current.

도 3에 도시한 바와 같이, 본 발명의 일 실시예에 따른 솔더층을 동일한 크기를 갖는 2개의 서브 솔더부재로 분할하여 형성한 경우, 서브 솔더부재의 두께는 t/2가 된다.As shown in FIG. 3, when the solder layer according to an embodiment of the present invention is divided into two sub solder members having the same size, the thickness of the sub solder member is t / 2.

이때, 각 서브 솔더부재에 유도되는 와 전류 손실 Pe는 다음의 [수학식 1]과 같이 나타낸다.At this time, the current loss P e induced in each subsolder member is expressed by the following equation (1).

[수학식 1][Equation 1]

Figure 112015003471106-pat00001
Figure 112015003471106-pat00001

여기서, f는 주파수를 나타내고, t는 솔더의 두께를 나타내며, Bm은 최대 자속 밀도(maximum flex density)를 나타내며, ρ는 자성 물질의 특정 저항을 나타낸다.Where, f denotes a frequency, t represents the thickness of the solder, m B denotes the maximum magnetic flux density (maximum density flex), ρ represents the specific resistance of the magnetic material.

상기 [수학식 1]을 살펴보면, 초전도 선재에 입사하는 자기장의 수직방향의 두께 t의 제곱에 비례하여 솔더 층에 유도되는 와 전류가 증가하는 것을 확인할 수 있다.Referring to Equation (1), it can be seen that the overcurrent induced in the solder layer increases in proportion to the square of the thickness t in the vertical direction of the magnetic field incident on the superconducting wire.

그 일예로, 두께가 t/2로 줄어들게 되면 해당 서브 솔더부재 층에 유도되는 와 전류 손실은 1/4로 줄어 들어, 2개의 서브 솔더부재 층 전체에서 발생되는 와 전류 손실은 1/2이 된다.For example, when the thickness is reduced to t / 2, the current loss induced in the sub solder member layer is reduced to 1/4, and the current loss caused by the entirety of the two sub solder member layers is halved .

다른 예로, 두께가 t/3로 줄어들게 되면 해당 서브 솔더부재 층에 유도되는 와 전류 손실은 1/9로 줄어 들어, 3개의 서브 솔더부재 층 전체에서 발생되는 와 전류 손실은 1/3이 된다.As another example, when the thickness is reduced to t / 3, the current loss induced in the sub solder member layer is reduced to 1/9, and the current loss caused by the entire three sub solder member layers is 1/3.

도 4는 본 발명의 일 실시예에 따른 초전도 선재의 적층 구조를 나타내는 제2 도면이다.FIG. 4 is a second diagram showing a laminated structure of a superconducting wire according to an embodiment of the present invention.

도 4에 도시한 바와 같이, 본 발명에 따른 초전도 선재의 적층 구조는 초전도 선재(100)의 사이에 사선 방향으로 분할된 기 설정된 크기를 갖는 다수의 서브 솔더부재로 이루어진 하나의 솔더층(200)이 형성될 수 있다.4, the laminated structure of the superconducting wire according to the present invention includes one solder layer 200 composed of a plurality of sub solder members having a predetermined size, which are divided in an oblique direction between the superconducting wire 100, Can be formed.

여기서, 사선 방향은 수평 방향의 중심선 또는 수직방향의 중심선을 기준으로 기 설정된 각도만큼 좌우 또는 상하로 틸팅(tilting)된 방향을 의미할 수 있다.Here, the oblique direction may refer to a direction tilted left or right or up or down by a predetermined angle with respect to the center line of the horizontal direction or the center line of the vertical direction.

이렇게 사선 방향으로 분할되어 형성된 다수의 서브 솔더부재(210, 220) 각각에서는 초전도 선재(100)를 통해 흐르는 전류에 의해 유도되는 와 전류(eddy current)가 발생하게 되는데, 분할된 서브 솔더부재의 크기가 작기 때문에 이에 따른 와 전류 역시 작아지게 된다.In each of the plurality of sub solder members 210 and 220 formed by dividing in the oblique direction, an eddy current induced by a current flowing through the superconducting wire 100 is generated. The overcurrent is also reduced.

이러한 초전도 선재의 적층 구조에 대한 설명은 도 2의 내용과 동일하기 때문에 생략한다. 다만, 솔더층을 이루는 다수의 서브 솔더부재를 수직 또는 수평 방향으로 분할하는 도 2에 비해 여기서는 다수의 서브 솔더부재를 사선 방향으로 분할하고 있다.The description of the lamination structure of such superconducting wires is omitted because they are the same as those in Fig. However, in comparison with Fig. 2 in which a plurality of sub solder members constituting the solder layer are vertically or horizontally divided, a plurality of sub solder members are divided into oblique directions here.

물론, 본 발명에서는 다수의 서브 솔더부재를 수직, 수평, 사선 방향으로 분할하는 경우를 일 예로 설명하고 있지만, 반드시 이에 한정되지 않고 다양한 형태가 가능하다.Of course, in the present invention, the case where a plurality of sub solder members are divided in the vertical, horizontal, and diagonal directions is described as an example, but the present invention is not limited thereto and various forms are possible.

도 5는 본 발명의 일 실시예에 따른 초전도 선재의 적층 구조를 나타내는 제3 도면이다.FIG. 5 is a third diagram showing a laminated structure of a superconducting wire according to an embodiment of the present invention.

도 5에 도시한 바와 같이, 본 발명에 따른 초전도 선재의 적층 구조는 초전도 선재(100)의 사이에 사선 방향으로 분할된 기 설정된 크기를 갖는 다수의 서브 솔더부재 각각으로 이루어진 다수의 솔더층(200a, 200b)이 적층 형성될 수 있다.As shown in FIG. 5, the laminated structure of the superconducting wire according to the present invention includes a plurality of solder layers 200a (200a, 200b, 200c) each of which is composed of a plurality of sub- , 200b may be laminated.

이때, 적층 형성된 솔더층(200a, 200b)은 서로 다른 방향으로 분할된 다수의 서브 솔더부재로 형성될 수 있다. 예컨대, 제1 솔더층(200a)이 좌측에서 우측으로의 사선 방향으로 분할된 다수의 서브 솔더부재로 이루어지고 제2 솔더층(200b)가 우측에서 좌측으로의 사선 방향으로 분할된 다수의 서브 솔더부재로 이루어질 수 있다.At this time, the solder layers 200a and 200b formed as stacked layers may be formed of a plurality of sub solder members divided in different directions. For example, when the first solder layer 200a is composed of a plurality of sub solder members divided in a diagonal direction from left to right and the second solder layer 200b is composed of a plurality of sub solders 200a divided in right- Member.

이렇게 제1 방향으로 분할된 다수의 서브 솔더부재로 형성된 제1 솔더층(200a)과 제2 방향으로 분할된 다수의 솔더로 형성된 제2 솔더층(200b)이 적층됨으로써, 제1 솔더층(200a)에 유도되는 제1 와전류와 제2 솔더층(200b)에 유도되는 제2 와전류가 상쇄될 수 있다.The first solder layer 200a formed of a plurality of sub solder members divided in the first direction and the second solder layer 200b formed of a plurality of solders divided in the second direction are stacked to form a first solder layer 200a And the second eddy current induced in the second solder layer 200b may be canceled.

이때, 제1 솔더층(200a)을 이루는 서브 솔더부재의 개수와 제2 솔더층(200b)을 이루는 서브 솔더부재의 개수는 동일하게 형성되거나 제1 솔더층(200a)을 이루는 서브 솔더부재의 개수와 제2 솔더층(200b)을 이루는 서브 솔더부재의 개수는 서로 다르게 형성될 수 있다.At this time, the number of sub solder members constituting the first solder layer 200a and the number of sub solder members constituting the second solder layer 200b may be the same or may be the same as the number of sub solder members constituting the first solder layer 200a And the number of sub solder members forming the second solder layer 200b may be different from each other.

도 6은 본 발명의 일 실시예에 따른 솔더층을 적층 원리를 설명하기 위한 도면이다.6 is a view for explaining the principle of laminating a solder layer according to an embodiment of the present invention.

도 6에 도시한 바와 같이, 먼저 사선 방향으로 분할된 기 설정된 크기를 갖는 다수의 서브 솔더부재 각각으로 이루어진 제1 솔더층(200a), 제2 솔더층(200b)이 형성될 수 있다.As shown in FIG. 6, a first solder layer 200a and a second solder layer 200b may be formed of a plurality of sub solder members each having a predetermined size, which are divided in a diagonal direction.

이렇게 형성된 제1 솔더층(200a)에 제2 솔더층(200b)를 적층할 수 있다. 이때, 제1 솔더층(200a)에 제2 솔더층(200b)을 적층하는 경우 제1 솔더층(200a)에 분할 형성된 솔더의 사선 방향과 제2 솔더층(200b)에 분할 형성된 솔더의 사선 방향이 서로 달라질 수 있도록 적층할 수 있다.The second solder layer 200b may be laminated on the first solder layer 200a thus formed. When the second solder layer 200b is laminated on the first solder layer 200a, the first solder layer 200a is divided into the oblique direction of the solder divided in the first solder layer 200a and the oblique direction of the solder divided into the second solder layer 200b Can be stacked so as to be different from each other.

따라서 제1 솔더층(200a)에 제2 솔더층(200b)이 적층됨으로서 제1 솔더층(200a)에 유도되는 제1 와전류의 방향과 제2 솔더층(200b)에 유도되는 제2 와전류의 방향이 달라져 즉, 서로 상쇄되는 방향으로 발생되기 때문에 전체 와전류가 감소될 수 있다.The second solder layer 200b is stacked on the first solder layer 200a so that the direction of the first eddy current induced in the first solder layer 200a and the direction of the second eddy current induced in the second solder layer 200b That is, in a direction canceling each other, the total eddy current can be reduced.

도 7은 본 발명의 일 실시예에 따른 와전류의 상쇄 원리를 설명하기 위한 도면이다.7 is a view for explaining the principle of canceling an eddy current according to an embodiment of the present invention.

도 7에 도시한 바와 같이, 일반적으로 신호 측정을 위해 사용하는 신호 케이블을 일 예로 설명한다. 즉, 신호 케이블을 이루는 신호선이 꾜여서 형성되는 경우, 각 신호선에 발생하는 유도 전류가 반대 방향으로 생성되어 서로 상쇄될 수 있다.As shown in Fig. 7, a signal cable that is generally used for signal measurement will be described as an example. That is, when the signal line constituting the signal cable is formed by Tokyo, the induced currents generated in the respective signal lines can be generated in opposite directions and cancel each other.

본 발명에서는 이러한 원리를 이용하여 서로 다른 방향으로 분할된 서브 솔더부재로 이루어진 다수의 솔더층을 적층 형성함으로써, 와 전류를 감소시키고자 한다.In the present invention, by using this principle, a plurality of solder layers composed of sub solder members divided in different directions are laminated to reduce over current.

이상에서 설명한 실시예들은 그 일 예로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.While the invention has been shown and described with reference to certain embodiments thereof, it will be apparent to those skilled in the art that various changes and modifications may be made therein without departing from the spirit and scope of the invention as defined by the appended claims. Therefore, the embodiments disclosed in the present invention are intended to illustrate rather than limit the scope of the present invention, and the scope of the technical idea of the present invention is not limited by these embodiments. The scope of protection of the present invention should be construed according to the following claims, and all technical ideas within the scope of equivalents should be construed as falling within the scope of the present invention.

100: 초전도 선재
200: 솔더층
200a: 제1 솔더층
200b: 제2 솔더층100: superconducting wire
200: Solder layer
200a: first solder layer
200b: second solder layer

Claims (11)

전원 공급 장치와 초전도 마그넷을 전기적으로 연결하도록 적층 되는 다수 개의 초전도 선재; 및
상기 다수 개의 초전도 선재의 사이에 형성되되, 상기 초전도 선재를 통해 흐르는 전류에 의해 유도되는 와전류가 각각 발생되는 다수 개의 서브 솔더부재로 이루어진 솔더층;
을 포함하되, 상기 솔더층은 제1 방향으로 분할되되 서로 이격되어 형성된 다수 개의 서브 솔더부재로 이루어진 것을 특징으로 하는 초전도 선재의 적층 구조.A plurality of superconducting wires laminated to electrically connect the power supply device and the superconducting magnet; And
A solder layer formed between the plurality of superconducting wires and including a plurality of sub solder members each generating an eddy current induced by a current flowing through the superconducting wire;
Wherein the solder layer is composed of a plurality of sub solder members which are divided in a first direction and are spaced apart from each other. 제1 항에 있어서,
상기 솔더층은,
수평 방향 또는 수직 방향으로 분할되어 제1 거리만큼 이격되어 형성된 다수 개의 서브 솔더부재로 이루어진 것을 특징으로 하는 초전도 선재의 적층 구조.The method according to claim 1,
The solder layer,
And a plurality of sub solder members which are divided in a horizontal direction or a vertical direction and spaced apart from each other by a first distance. 제1 항에 있어서,
상기 솔더층은,
제1 각도 틸팅된 사선 방향으로 분할되어 제1 거리만큼 이격되어 형성된 다수 개의 서브 솔더부재로 이루어진 것을 특징으로 하는 초전도 선재의 적층 구조.The method according to claim 1,
The solder layer,
And a plurality of sub solder members formed in a first angle-tilted oblique direction and spaced apart from each other by a first distance. 제1 항에 있어서,
상기 솔더층은,
서로 동일한 면적을 갖도록 형성되고, 제1 거리만큼 이격되어 형성된 상기 다수 개의 서브 솔더부재로 이루어진 것을 특징으로 하는 초전도 선재의 적층 구조.The method according to claim 1,
The solder layer,
And the plurality of sub solder members are formed to have the same area and are spaced apart from each other by a first distance. 제1 항에 있어서,
상기 솔더층은,
서로 다른 면적을 갖도록 형성되고, 제1 거리만큼 이격되어 형성된 상기 다수 개의 서브 솔더부재로 이루어진 것을 특징으로 하는 초전도 선재의 적층 구조.The method according to claim 1,
The solder layer,
Wherein the plurality of sub solder members are formed to have different areas and are spaced apart from each other by a first distance. 전원 공급 장치와 초전도 마그넷을 전기적으로 연결하도록 적층 되는 다수 개의 초전도 선재;
상기 다수 개의 초전도 선재의 사이에 형성되되, 상기 초전도 선재를 통해 흐르는 전류에 의해 유도되는 와전류가 발생되고 제1 방향으로 분할 형성된 다수 개의 서브 솔더부재로 이루어진 제1 솔더층; 및
상기 제1 솔더층에 적층되고 상기 초전도 선재를 통해 흐르는 전류에 의해 유도되는 와전류가 발생되고 제2 방향으로 분할 형성된 다수 개의 서브 솔더부재로 이루어진 제2 솔더층;
을 포함하는 초전도 선재의 적층 구조.A plurality of superconducting wires laminated to electrically connect the power supply device and the superconducting magnet;
A first solder layer formed between the plurality of superconducting wires, the first solder layer including a plurality of sub solder members divided in a first direction to generate an eddy current induced by a current flowing through the superconducting wire; And
A second solder layer stacked on the first solder layer, the second solder layer including a plurality of sub solder members divided in a second direction to generate an eddy current induced by a current flowing through the superconducting wire;
And a superconducting wire. 제6 항에 있어서,
상기 제1 방향은 수평선 또는 수직선을 기준으로 틸팅된 제1 사선 방향을 나타내고, 상기 제2 방향은 상기 수평선 또는 상기 수직선을 기준으로 틸팅된 제2 사선 방향을 나타내는 것을 특징으로 하는 초전도 선재의 적층 구조.The method according to claim 6,
Wherein the first direction indicates a first diagonal direction tilted with respect to a horizontal line or a vertical line and the second direction indicates a second diagonal direction tilted with reference to the horizontal line or the vertical line. . 제6 항에 있어서,
상기 제1 솔더층은,
상기 제1 방향으로 분할 형성되되, 제1 거리만큼 이격되어 형성된 다수 개의 서브 솔더부재로 이루어진 것을 특징으로 하는 초전도 선재의 적층 구조.The method according to claim 6,
Wherein the first solder layer comprises:
Wherein the plurality of sub solder members are divided in the first direction and are spaced apart from each other by a first distance. 제6 항에 있어서,
상기 제2 솔더층은,
상기 제2 방향으로 분할 형성되되, 제1 거리만큼 이격되어 형성된 다수 개의 서브 솔더부재로 이루어진 것을 특징으로 하는 초전도 선재의 적층 구조.The method according to claim 6,
And the second solder layer
Wherein the plurality of sub solder members are divided in the second direction and are spaced apart from each other by a first distance. 제6 항에 있어서,
상기 제1 솔더층을 이루는 서브 솔더부재의 개수와 상기 제2 솔더층을 이루는 서브 솔더부재의 개수는 동일하게 형성되는 것을 특징으로 하는 초전도 선재의 적층 구조.The method according to claim 6,
Wherein the number of the sub solder members forming the first solder layer and the number of the sub solder members forming the second solder layer are the same. 제6 항에 있어서,
상기 제1 솔더층을 이루는 서브 솔더부재의 개수와 상기 제2 솔더층을 이루는 서브 솔더부재의 개수는 서로 다르게 형성되는 것을 특징으로 하는 초전도 선재의 적층 구조.The method according to claim 6,
Wherein the number of the sub solder members forming the first solder layer and the number of the sub solder members forming the second solder layer are different from each other.
KR1020150006139A 2015-01-13 2015-01-13 Stacked structure of superconducting wire for high temperature superconducting current lead KR101650836B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150006139A KR101650836B1 (en) 2015-01-13 2015-01-13 Stacked structure of superconducting wire for high temperature superconducting current lead

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150006139A KR101650836B1 (en) 2015-01-13 2015-01-13 Stacked structure of superconducting wire for high temperature superconducting current lead

Publications (2)

Publication Number Publication Date
KR20160087233A KR20160087233A (en) 2016-07-21
KR101650836B1 true KR101650836B1 (en) 2016-08-24

Family

ID=56680515

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150006139A KR101650836B1 (en) 2015-01-13 2015-01-13 Stacked structure of superconducting wire for high temperature superconducting current lead

Country Status (1)

Country Link
KR (1) KR101650836B1 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100760993B1 (en) * 2006-03-15 2007-09-21 한국전기연구원 Lamination joining apparatus and method of superconducting coated conductor
KR20120022254A (en) * 2010-09-01 2012-03-12 한국전기연구원 Conduction cooled plate of high temperature superconducting magnet for eddy current loss reduction

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
L. Bromberg et.al., PSFC/JA-10-45 (2010.12.)
김진섭, 연세대학교 대학원 석사학위 논문 (2011.12.)

Also Published As

Publication number Publication date
KR20160087233A (en) 2016-07-21

Similar Documents

Publication Publication Date Title
US9673684B2 (en) Structures and methods for thermal management in printed circuit board stators
RU2662798C2 (en) Linear electromagnetic device
JP6179490B2 (en) Power module
KR101118749B1 (en) superconducting wire
US20150102881A1 (en) Three-phase choke
Wang et al. An effective way to reduce AC loss of second-generation high temperature superconductors
JPWO2013164918A1 (en) Superconducting wire connection structure, superconducting wire connection method, and superconducting wire for connection
TW201528298A (en) Magnetic core structure and reactor
JP2017143250A (en) Multi-pulse electromagnetic device including linear magnetic core configuration
JP2022161924A (en) Power generator
KR20160012428A (en) Laminated high temperature supperconductor wire structure that is joined with the housing and manufacturing method thereof
JP2010109287A (en) Superconducting coil apparatus
JP2020501365A (en) Semi-hybrid transformer core
KR101650836B1 (en) Stacked structure of superconducting wire for high temperature superconducting current lead
WO2024119734A1 (en) Magnetic shielding structure and manufacturing method therefor, and wireless charging system
US9389619B2 (en) Transformer core flux control for power management
KR20170030233A (en) High Temperature Superconductive Wires
US10262784B2 (en) Ceramic insulated transformer
KR101680066B1 (en) High temperature superconducting current lead with asymetrical structure
JP3559550B2 (en) Superconducting current limiting module and superconducting current limiting unit
JP4634954B2 (en) Superconducting device
JP2021057407A (en) Electronic circuit device
Kase et al. Three-dimensional analysis of magnetic flux deflector
US10020437B2 (en) Superconductive current limiting element of current limiter and method for manufacturing superconductive current limiting element of current limiter
KR20110127941A (en) Conductor terminal and conducting device for high current

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant