KR101642648B1 - 유연 카오스 나노넷 소자 및 유연 카오스 나노넷 기반의 puf 보안 장치 - Google Patents
유연 카오스 나노넷 소자 및 유연 카오스 나노넷 기반의 puf 보안 장치 Download PDFInfo
- Publication number
- KR101642648B1 KR101642648B1 KR1020150033669A KR20150033669A KR101642648B1 KR 101642648 B1 KR101642648 B1 KR 101642648B1 KR 1020150033669 A KR1020150033669 A KR 1020150033669A KR 20150033669 A KR20150033669 A KR 20150033669A KR 101642648 B1 KR101642648 B1 KR 101642648B1
- Authority
- KR
- South Korea
- Prior art keywords
- nanonet
- flexible
- chaos
- flexible substrate
- electrodes
- Prior art date
Links
- 239000000463 material Substances 0.000 claims abstract description 139
- 239000000758 substrate Substances 0.000 claims abstract description 94
- 239000002070 nanowire Substances 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims description 30
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 24
- 230000004044 response Effects 0.000 claims description 21
- 230000000739 chaotic effect Effects 0.000 claims description 17
- 239000002041 carbon nanotube Substances 0.000 claims description 15
- 229910021393 carbon nanotube Inorganic materials 0.000 claims description 15
- 229910021389 graphene Inorganic materials 0.000 claims description 13
- 230000008569 process Effects 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 10
- 238000007764 slot die coating Methods 0.000 claims description 9
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 238000005507 spraying Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 20
- 238000004519 manufacturing process Methods 0.000 description 15
- 239000004065 semiconductor Substances 0.000 description 13
- 230000012010 growth Effects 0.000 description 9
- 125000004432 carbon atom Chemical group C* 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- -1 polyethylene naphthalate Polymers 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 230000036541 health Effects 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 230000002265 prevention Effects 0.000 description 3
- 239000004809 Teflon Substances 0.000 description 2
- 229920006362 Teflon® Polymers 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000002086 nanomaterial Substances 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 2
- 229920000728 polyester Polymers 0.000 description 2
- 239000011112 polyethylene naphthalate Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000004372 Polyvinyl alcohol Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000003698 anagen phase Effects 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 238000007607 die coating method Methods 0.000 description 1
- 239000004205 dimethyl polysiloxane Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 201000010099 disease Diseases 0.000 description 1
- 208000037265 diseases, disorders, signs and symptoms Diseases 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium oxide Inorganic materials O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000007760 metering rod coating Methods 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- PVADDRMAFCOOPC-UHFFFAOYSA-N oxogermanium Chemical compound [Ge]=O PVADDRMAFCOOPC-UHFFFAOYSA-N 0.000 description 1
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920002451 polyvinyl alcohol Polymers 0.000 description 1
- 230000010076 replication Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02603—Nanowires
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
- H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
- H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Crystallography & Structural Chemistry (AREA)
- Nanotechnology (AREA)
- Manufacturing & Machinery (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 플렉서블 기판 상에 형성되는 나노선 기반의 나노넷 물질 및 상기 나노넷 물질 상에 형성되고, 선정된 도메인 크기를 갖는 복수의 전극을 포함하는 전극 어레이를 포함하고, 상기 나노넷 물질은 상기 전극 어레이로부터 선택되는 임의의 전극 사이에 분자 비대칭성(chirality)에 대응하는 시그널 패스(signal path)를 제공하는 유연 카오스 나노넷 소자 및 유연 카오스 나노넷 기반의 PUF 보안 장치를 개시한다.
Description
본 발명은 유연 카오스 나노넷 소자 및 유연 카오스 나노넷 기반의 PUF 보안 장치에 관한 것으로, 보다 상세하게는 플렉서블 기판 상에 형성되는 나노넷 물질의 분자 비대칭성을 이용하여 보안 인증에 활용하는 유연 카오스 나노넷 소자 및 유연 카오스 나노넷 기반의 PUF 보안 장치에 관한 것이다.
정보통신기술이 발달함에 따라 정보통신기술을 의료산업, 헬스케어, 원격검침, 스마트홈, 및 스마트카 등 다양한 분야에 접목하는 추세이고, 특히, 다양한 분야에서 사용되는 사물을 네트워크로 연결하여 정보를 공유하는 사물 인터넷(IoT, internet of things) 기술을 사용하고 있는 추세이다.
예를 들어, 의료산업의 경우 사물기기를 이용하여 환자의 건강 유지에 필요한 건강 정보를 실시간으로 주치의와 공유할 수 있고, 실시간으로 처방 및 대처를 할 수 있다.
그러나, 최근에는 각 소스 사물에서 수집된 정보를 목적지 사물로 전송하는 경우, 권한이 없는 사용자가 수집된 정보를 열람하는 보안 사고가 빈번히 발생되고 있으므로, 보안 사고를 해결하기 위한 보안 인증을 사물 인터넷에 적용하여 사용하고 있는 추세이다.
예를 들어, 의료산업의 경우 환자의 생체 신호 정보 및 병명 내역 정보 등 데이터를 수집하는 소스 사물이 목적지 사물로 해당 데이터를 전송하는 경우, 권한이 있는 사용자가 보안 인증을 통해 목적지 사물에서 데이터를 열람할 수 있다.
보안 인증 방법으로는 비휘발성 메모리에 기반하여 인증에 필요한 키(예를 들어, 비밀키(private key), 공개키(public key) 등) 정보를 저장하고, 저장된 키 정보를 이용하여 보안 인증을 수행하는 하드웨어를 이용한 방법이 있다.
그러나, 종래의 하드웨어를 이용한 인증 방법은 해커들이 다양한 메모리 읽기 방법을 통해 비휘발성 메모리에 저장되어 있는 키 정보를 유출하는 문제점이 존재하였다.
하드웨어를 이용한 인증 방법의 문제점을 해결하기 위해 최근에 나노넷 물질 기반의 물리적 복제 방지(PUF, physical unclonable function) 회로를 이용하여 물리적으로 복제가 불가능하도록 구현하는 기술이 급부상하고 있다.
나노넷 물질은 나노선(nanowire), 카본나노튜브(CNT, carbon nano tube) 및 그래핀(graphene) 중 적어도 하나를 포함할 수 있다.
나노선은 나노미터 단위의 크기를 갖는 와이어 구조이고, 카본나노튜브는 탄소 6개로 이루어진 육각형들이 서로 연결되어 관 모양을 이루는 구조이며, 그래핀은 탄소들이 벌집 모양으로 얽혀 있는 얇은 막 구조이다.
나노선, 카본나노튜브 및 그래핀 등 나노넷 물질은 금속성 또는 반도체성을 갖는 소재이고, 반도체, 평판 디스플레이, 배터리, 초강력 섬유, 생체 센서 및 브라운관 등 다양한 장치에 사용되는 소재이다.
그러나, 나노넷 물질은 성장 과정에서 분자 비대칭성(chirality)을 통제하기 어려워 대면적 집적회로 구현이 어려운 결점이 존재하였다. 이러한 결점을 해결하기 위해 나노넷 물질의 성장 상에서 발생되는 결점을 제거 또는 완화시키는 기술에 대한 연구가 활발히 진행되고 있다.
그러나, 나노넷 물질의 성장 온도가 매우 높기 때문에, 플라스틱 기판 상에 성장하는데 어려운 결점이 존재한다.
예를 들어, 나노선은 성장 온도가 600C 이상이고, 카본나노튜브 및 그래핀은 성장 온도가 900C 이상이므로, 이러한 나노넷 물질을 플라스틱 기판 상에 성장하는데 어려운 결점이 존재한다.
N. Pimparkar, Q. Cao, J. A. Rogers, and M. A. Alam, "Theory and Practice of "Striping" for Improved ON/OFF Ratio in Carbon Nanonet Thin Film Transistors," Nano Research, pages 167-175, 2009.
G. Suh and S. Devadas, "Physical Unclonable Functions for Device Authentication and Secret Key Generation,"In ACM Design Automation Conference(DAC), pages 9??14, 2007.
본 발명은 플렉서블 기판에 성장된 나노넷 물질을 형성하는 유연 카오스 나노넷 소자 및 유연 카오스 나노넷 기반의 PUF 보안 장치를 제공한다.
본 발명은 나노선, 카본나노튜브 및 그래핀 중 적어도 두 개의 물질이 복합된 나노넷 구조의 나노넷 물질을 이용하는 유연 카오스 나노넷 소자 및 유연 카오스 나노넷 기반의 PUF 보안 장치를 제공한다.
본 발명은 나노넷 물질의 성장 상에서 발생되는 분자 비대칭성을 이용하여 물리적 복제 방지의 고유 특성을 향상시키는 유연 카오스 나노넷 소자 및 유연 카오스 나노넷 기반의 PUF 보안 장치를 제공한다.
본 발명은 시그널 패스의 랜덤성을 제공하여 보안 인증의 안정성을 향상 시키는 유연 카오스 나노넷 소자 및 유연 카오스 나노넷 기반의 PUF 보안 장치를 제공한다.
본 발명은 카오스 나노넷 소자의 입출력 단에 다중입력 쉬프트 레지스터를 사용하여 챌린지 비트와 리스폰스 비트간의 대응 관계 경우의 수를 증가시킴으로써, 보안 인증의 안정성을 향상시키는 유연 카오스 나노넷 소자 및 유연 카오스 나노넷 기반의 PUF 보안 장치를 제공한다.
본 발명의 실시예에 따른 유연 카오스 나노넷 소자는 플렉서블 기판 상에 형성되는 나노선 기반의 나노넷 물질 및 상기 나노넷 물질 상에 형성되고, 선정된 도메인 크기를 갖는 복수의 전극을 포함하는 전극 어레이를 포함하고, 상기 나노넷 물질은 상기 전극 어레이로부터 선택되는 임의의 전극 사이에 분자 비대칭성(chirality)에 대응하는 시그널 패스(signal path)를 제공한다.
상기 나노넷 물질은 상기 나노선, 카본나노튜브 및 그래핀 중 적어도 두 개의 물질이 복합된 나노넷 구조인 것을 특징으로 할 수 있다.
또한, 상기 나노넷 물질은 슬롯 다이 코팅(slot die coating) 및 메이어 바 코팅(mayer bar coating) 중 적어도 하나의 스프레이 코팅(spray coating) 방식으로 상기 플렉서블 기판 상에 형성될 수 있다.
또한, 상기 나노넷 물질은 경질 기판 상에 희생층이 형성되고, 상기 형성된 희생층 상에 상기 플렉서블 기판이 형성되며, 물과의 접촉을 통하여 상기 플렉서블 기판 및 경질 기판이 분리되어 제조될 수 있다.
또한, 상기 나노넷 물질은 무작위성 네트워크, 방향성 네트워크, 크로스바 네트워크 및, 상기 무작위성 네트워크, 상기 방향성 네트워크 및 상기 크로스바 네트워크를 조합한 네트워크 중 적어도 하나의 형상으로 상기 기판에 형성될 수 있다.
또한, 상기 나노넷 물질은 선정된 패턴의 에칭 공정에 의하여 생성되는 상기 시그널 패스의 랜덤성을 포함할 수 있고, 선정된 전극에 전압 인가에 의하여 상기 선정된 전극 주위에서의 금속성이 제거된 것을 특징으로 할 수 있다.
본 발명의 실시예에 따른 유연 카오스 나노넷 기반의 물리적 복제 방지 보안 장치는 챌린지 비트를 입력 비트로 변환하는 제1 다중입력 쉬프트 레지스터(MISR, multi input shift resister), 상기 변환된 입력 비트에 연관된 어드레스에 대응하는 두 개의 전극을 선택하는 디코더, 상기 선택된 전극 사이의 시그널 패스의 형성 여부에 대한 출력 비트를 생성하는 유연 카오스 나노넷 소자, 상기 출력 비트를 리스폰스 비트로 변환하는 제2 다중입력 쉬프트 레지스터 및 주문형 반도체를 이용하여 상기 리스폰스 비트를 공개키 및 비밀키로 생성하는 보안키 생성기를 포함하고, 상기 유연 카오스 나노넷 소자는 플렉서블 기판 상에 형성되는 나노선 기반의 나노넷 물질 및 상기 나노넷 물질 상에 형성되고, 선정된 도메인 크기를 갖는 복수의 전극을 포함하는 전극 어레이를 포함한다.
본 발명의 실시예에 따른 유연 카오스 나노넷 소자를 제조하는 방법은 플렉서블 기판 상에 나노선 기반의 나노넷 물질을 형성하는 단계 및 상기 나노넷 물질 상에 선정된 도메인 크기를 갖는 복수의 전극을 포함하는 전극 어레이를 형성하는 단계를 포함하고, 상기 나노넷 물질을 형성하는 단계는 상기 전극 어레이로부터 선택되는 임의의 전극 사이에 분자 비대칭성에 대응하는 시그널 패스를 제공한다.
본 발명의 실시예에 따른 유연 카오스 나노넷 기반의 물리적 복제 방지 보안 장치의 동작 방법은 제1 다중입력 쉬프트 레지스터를 통하여 챌린지 비트를 입력 비트로 변환하는 단계, 디코더를 통하여 상기 변환된 입력 비트에 연관된 어드레스에 대응하는 두 개의 전극을 선택하는 단계, 유연 카오스 나노넷 소자를 통하여 상기 선택된 전극 사이의 시그널 패스의 형성 여부에 대한 출력 비트를 생성하는 단계, 제2 다중입력 쉬프트 레지스터 상기 출력 비트를 리스폰스 비트로 변환하는 단계 및 주문형 반도체를 이용하여 상기 리스폰스 비트를 공개키 및 비밀키로 생성하는 단계를 포함하고, 상기 유연 카오스 나노넷 소자는 플렉서블 기판 상에 형성되는 나노선 기반의 나노넷 물질 및 상기 나노넷 물질 상에 형성되고, 선정된 도메인 크기를 갖는 복수의 전극을 포함하는 전극 어레이를 포함한다.
본 발명은 플렉서블 기판에 성장된 나노넷 물질을 형성할 수 있다.
본 발명은 나노선, 카본나노튜브 및 그래핀 중 적어도 두 개의 물질이 복합된 나노넷 구조의 나노넷 물질을 이용할 수 있다.
본 발명은 나노넷 물질의 성장 상에서 발생되는 분자 비대칭성을 이용하여 물리적 복제 방지의 고유 특성을 향상시킬 수 있다.
본 발명은 시그널 패스의 랜덤성을 제공하여 보안 인증의 안정성을 향상 시킬 수 있다.
본 발명은 카오스 나노넷 소자의 입출력 단에 다중입력 쉬프트 레지스터를 사용하여 챌린지 비트와 리스폰스 비트간의 대응 관계 경우의 수를 증가시킴으로써, 보안 인증의 안정성을 향상시킬 수 있다.
도 1은 본 발명의 실시예에 따른 유연 카오스 나노넷 소자를 도시한 것이다.
도 2는 본 발명의 플렉서블 기판 상에 나노넷 물질을 형성하기 위한 슬롯 다이 코팅 장치를 도시한 것이다.
도 3은 본 발명의 플렉서블 기판 상에 나노넷 물질을 형성하기 위한 메이어 바 장치를 도시한 것이다.
도 4는 경질 기판 및 희생층 상에 플렉서블 기판을 제조하는 공정을 도시한 것이다.
도 5a 내지 도 5c는 나노넷 물질의 네트워크 형상에 대한 예를 도시한 것이다.
도 6a 내지 도 6f는 나노넷 물질의 네트워크 형상을 변형한 예를 도시한 것이다.
도 7a는 본 발명의 실시예에 따른 분산된 나노넷 물질의 금속성과 반도체성에 의해 시그널 패스가 생성되는 예를 도시한 것이다.
도 7b는 본 발명의 실시예에 따른 에칭 패턴을 통하여 시그널 패스가 생성되는 예를 도시한 것이다.
도 7c는 본 발명의 실시예에 따른 분산된 나노넷 물질에 선정된 전극의 전압 인가를 통하여 시그널 패스가 생성되는 예를 도시한 것이다.
도 8은 본 발명의 실시예에 따른 유연 카오스 나노넷 기반의 물리적 복제 방지(PUF) 보안 장치를 도시한 블록도이다.
도 9는 도 8의 유연 카오스 나노넷 기반의 물리적 복제 방지 보안 장치를 단일 칩으로 구현한 예를 도시한 것이다.
도 10은 본 발명의 실시예에 따른 유연 카오스 나노넷 소자를 제조하는 방법을 도시한 흐름도이다.
도 11은 본 발명의 실시예에 따른 유연 카오스 나노넷 기반의 물리적 복제 방지 보안 장치의 동작 방법을 도시한 흐름도이다.
도 2는 본 발명의 플렉서블 기판 상에 나노넷 물질을 형성하기 위한 슬롯 다이 코팅 장치를 도시한 것이다.
도 3은 본 발명의 플렉서블 기판 상에 나노넷 물질을 형성하기 위한 메이어 바 장치를 도시한 것이다.
도 4는 경질 기판 및 희생층 상에 플렉서블 기판을 제조하는 공정을 도시한 것이다.
도 5a 내지 도 5c는 나노넷 물질의 네트워크 형상에 대한 예를 도시한 것이다.
도 6a 내지 도 6f는 나노넷 물질의 네트워크 형상을 변형한 예를 도시한 것이다.
도 7a는 본 발명의 실시예에 따른 분산된 나노넷 물질의 금속성과 반도체성에 의해 시그널 패스가 생성되는 예를 도시한 것이다.
도 7b는 본 발명의 실시예에 따른 에칭 패턴을 통하여 시그널 패스가 생성되는 예를 도시한 것이다.
도 7c는 본 발명의 실시예에 따른 분산된 나노넷 물질에 선정된 전극의 전압 인가를 통하여 시그널 패스가 생성되는 예를 도시한 것이다.
도 8은 본 발명의 실시예에 따른 유연 카오스 나노넷 기반의 물리적 복제 방지(PUF) 보안 장치를 도시한 블록도이다.
도 9는 도 8의 유연 카오스 나노넷 기반의 물리적 복제 방지 보안 장치를 단일 칩으로 구현한 예를 도시한 것이다.
도 10은 본 발명의 실시예에 따른 유연 카오스 나노넷 소자를 제조하는 방법을 도시한 흐름도이다.
도 11은 본 발명의 실시예에 따른 유연 카오스 나노넷 기반의 물리적 복제 방지 보안 장치의 동작 방법을 도시한 흐름도이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 ""직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below 또는 beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있으며, 이 경우 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
한편, 본 발명을 설명함에 있어서, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는, 그 상세한 설명을 생략할 것이다. 그리고, 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 1은 본 발명의 실시예에 따른 유연 카오스 나노넷 소자를 도시한 것이다.
도 1을 참조하면, 유연 카오스 나노넷 소자(100)는 플렉서블 기판(flexible) (미도시), 나노선 기반의 나노넷 물질(110) 및 전극 어레이(120)를 포함한다.
플렉서블 기판은 폴리이미드(PI, polyimide), 폴리에스터(polyester), 폴리에틸렌 나프탈레이트(PEN, polyethylene napthalate), 테플론(Teflon), 폴리에틸렌 테레프탈레이트(PET, polyethylene terephthalate), 폴리디메틸 실록산(PDMS, polydimethyl siloxane) 및 여타의 중합체(polymeric) 중 적어도 하나의 물질을 포함할 수 있다.
나노넷 물질(110)은 나노선(nanowire), 카본나노튜브(CNT, carbon nano tube) 및 그래핀(graphene) 중 적어도 두 개의 물질이 복합된 나노넷 구조인 것을 특징으로 할 수 있다.
예를 들어, 나노넷 물질(110)은 금속 나노선과 반도체 나노선을 포함된 나노넷 구조일 수 있고, 나노선과 카본나노튜브가 포함된 나노넷 구조일 수 있으며, 나노선과 그래핀이 포함된 나노넷 구조일 수 있고, 카본나노튜브와 그래핀이 포함된 나노넷 구조일 수 있다.
나노선은 나노미터 단위의 크기를 갖는 와이어 구조이고, 카본나노튜브는 탄소 6개로 이루어진 육각형들이 서로 연결되어 관 모양을 이루는 구조이며, 그래핀은 탄소들이 벌집 모양으로 얽혀 있는 얇은 막 구조이다.
나노선, 카본나노튜브 및 그래핀 등 나노넷 물질은 금속성 또는 반도체성을 갖는 소재이고, 반도체, 평판 디스플레이, 배터리, 초강력 섬유, 생체 센서 및 브라운관 등 다양한 장치에 사용되는 소재이다.
나노넷 물질(110)은 플렉서블 기판 상에 형성된다. 보다 상세하게는, 나노넷 물질(110)은 슬롯 다이 코팅(slot die coating) 및 메이어 바 코팅(mayer bar coating) 중 적어도 하나의 스프레이 코팅(spray coating) 방식으로 플렉서블 기판 상에 형성될 수 있다.
이하에서는 도 2 내지 도 3을 참고하여 스프레이 코팅 방식을 통한 플렉서블 기판 상에 나노넷 물질이 형성되는 예를 상세히 설명하기로 한다.
도 2는 본 발명의 플렉서블 기판 상에 나노넷 물질을 형성하기 위한 슬롯 다이 코팅 장치를 도시한 것이다.
본 발명의 실시예에 따른 나노넷 물질은 슬롯 다이 코팅 장치의 슬롯 다이 코터(230) 및 슬롯 다이(240)를 통하여 플렉서블 기판(210) 상에 선정된 두께로 형성될 수 있다.
도 2를 참조하면, 본 발명의 플렉서블 기판 상에 나노넷 물질(220)을 형성하기 위한 슬롯 다이 코팅 장치는 플렉서블 기판(210)의 이송속도 및 나노넷 물질(220)의 양을 제어함으로써, 플렉서블 기판(210) 상에 선정된 두께의 나노넷 물질(220)을 형성시킬 수 있고, 롤투롤(roll to roll) 공정을 이용하여 연속적인 공정을 수행할 수 있다. 이 때, 나노넷 물질(200)는 용액 상태일 수 있다.
본 발명의 플렉서블 기판 상에 나노넷 물질(220)을 형성하기 위한 슬롯 다이 코팅 장치는 슬롯 다이 코터(slot die coater)((230) 및 슬롯 다이(slot die)(240)를 포함할 수 있다.
슬롯 다이 코터(230)는 플렉서블 기판(210)을 진행방향으로 이동하기 위하여 하나 이상의 롤러(roller)를 포함할 수 있다.
슬롯 다이(240)는 플렉서블 기판(210)의 진행방향과 직교방향 또는 기 설정된 각도방향에 배치될 수 있고, 나노넷 물질을 배출하기 위하여 홀(hole)을 포함할 수 있다. 예를 들어, 슬롯 다이(240)는 만년필에서 잉크가 펜촉 끝 단으로 나오듯이 홀을 통하여 나노넷 물질(220)을 배출할 수 있다.
실시예에 따라서는, 슬롯 다이(240)는 선정된 위치에 고정되고, 플렉서블 기판(210)이 슬롯 다이 코터(230)를 통하여 이동할 수 있다.
도 3은 본 발명의 플렉서블 기판 상에 나노넷 물질을 형성하기 위한 메이어 바(Mayer bar) 장치를 도시한 것이다.
도 3을 참조하면, 메이어 바 장치는 가이드 롤(guide roll)(330), 메이어 바 롤(mayer bar roll)(340) 및 나노넷 물질(320)이 저장된 용액조로 구성될 수 있다. 이 때, 나노넷 물질(320)은 액체 상태일 수 있다.
메이어 바 장치는 가이드 롤(330)을 통하여 플렉서블 기판(310)을 진행방향으로 이동시킬 수 있고, 용액조에 담겨 있는 나노넷 물질(320)을 가이드 롤(330)과 접촉하도록 한다.
가이드 롤(330)은 플렉서블 기판(310)을 진행방향으로 회전시키고, 상기 회전에 의해 나노넷 물질(320)을 가이드 롤(330)의 접촉면에 도포시킬 수 있다.
또한, 가이드 롤(330)은 회전하면서 플렉서블 기판(310)과 접촉하면서, 가이드 롤(330)의 접촉면에 도포된 나노넷 물질(320)을 플렉서블 기판(310)에 도포시킬 수 있다.
메이어 바 롤(340)은 회전하면서, 플렉서블 기판(310)에 도포된 나노넷 물질(320)의 양을 조절하면서 플렉서블 기판(310) 상에 선정된 두께의 나노넷 물질(320)가 형성되도록 할 수 있다.
전술한 플렉서블 기판은 열에 의해 휘거나 늘어나는 성질이 있어, 나노넷 물질(110)가 플렉서블 기판 상에 형성하는데 어려운 단점이 존재할 수 있다.
따라서, 본 발명의 유연 카오스 나노넷 소자는 상기 단점을 해결하기 위한 플렉서블 기판의 제조 공정이 필요할 수 있다.
도 4는 경질 기판 및 희생층 상에 플렉서블 기판을 제조하는 공정을 도시한 것으로서, 도 4를 참조하면, 플렉서블 기판을 제조하는 공정은 경질 기판(410) 상에 희생층(420)이 형성되는 제조 공정, 형성된 희생층(420) 상에 플렉서블 기판(430)이 형성되는 제조 공정 및 물과의 접촉을 통하여 플렉서블 기판(430)과 경질 기판(410)이 분리되는 제조 공정을 포함할 수 있다.
경질 기판(410)은 반도체 디바이스의 동작층 또는 형태를 유지하고, 고순도에서 결함이 없으며, 전기적 특성이 우수한 실리콘 웨이퍼(Si wafer) 물질을 포함할 수 있고, 단단한 절연체 물질인 유리를 포함할 수 있다.
희생층(420)은 경질 기판(410)과 플렉서블 기판(430)을 분리시키는 부재로 사용된다. 또한, 희생층(420)은 수용성 폴리비닐알코올(polyvinyl alcohol) 및 산화게르마늄(Ge2O3) 중 적어도 하나를 포함하고, 경질 기판(410) 상에 스핀 코팅(spin coating)하여 형성될 수 있다.
플렉서블 기판(430)은 단일층으로 이루어지며, 희생층(420) 바로 위에 형성되어 희생층(420)과 접촉할 수 있다.
보다 상세하게는, 플렉서블 기판(430)은 희생층(420) 상에 액상의 고분자 물질을 도포 후 스핀 코팅하여 형성될 수 있다.
이 때, 나노넷 물질은 플랙서블 기판(430) 상에 형성될 수 있다. 또한, 나노넷 물질이 플렉서블 기판 상에 안정되게 형성되면, 플렉서블 기판(430)은 희생층(420)과 물과의 접촉을 통하여 경질 기판(410)과 분리될 수 있다.
다시 도 1을 참조하면, 나노넷 물질(110)은 분자 비대칭성(chirality)을 이용하여 플렉서블 기판에 분산된다.
또한, 나노넷 물질(110)은 선정된 밀도 및 두께를 고려하여 기판에 분산될 수 있다. 선정된 밀도 및 두께는 나노넷 물질의 직경(diameter) 및 분자 비대칭성에 의해 선정될 수 있고, 나노넷 물질(110)이 사용되는 하드웨어의 환경조건, 예를 들어, 온도 변이 및 열화 등의 조건에 따라 다양하게 선정될 수 있다.
나노넷 물질(110)은 나노 크기의 양자적인 효과를 기반으로 산란(scattering)이 없는 초고속 이동도의 장점을 가지는 반면, 대면적 성장 물질들이 균일한 전기 특성을 제공하지 못하는 분자 비대칭성이 존재하는데, 나노넷 물질(110)은 성장 상에 성장 밀도함수, 금속성 및 반도체성이 무작위적으로 나타내는 결점이 존재한다.
본 발명의 실시예에 따른 유연 카오스 나노넷 소자(100)는 나노넷 물질(110)의 분자 비대칭성을 이용하여 보안 인증의 안정성을 향상시킬 수 있다. 보다 상세하게는, 유연 카오스 나노넷 소자(100)는 나노넷 물질(110)의 무작위한 경로를 이용하여 보안 인증의 안정성을 향상시킬 수 있다.
나노넷 물질(110)은 무작위성 네트워크, 방향성 네트워크, 크로스바 네트워크 및, 무작위성 네트워크, 방향성 네트워크 및 크로스바 네트워크를 조합한 네트워크 중 적어도 하나의 형상으로 기판에 분산될 수 있다.
이하에서는 도 5a 내지 도 5c 및 도 6a 내지 6f 를 참고하여 나노넷 물질(110)의 네트워크 형상을 상세히 설명하기로 한다.
도 5a 내지 도 5c는 나노넷 물질의 네트워크 형상에 대한 예를 도시한 것이다.
도 5a는 나노넷 물질의 무작위성 네트워크 형상을 도시한 것으로서, 도 5a를 참조하면, 나노넷 물질(110)은 특정 패턴 및 규칙이 없는 무작위성 네트워크 형상으로 기판에 분산될 수 있다.
본 발명의 일측에 따르면, 나노넷 물질(110)은 선정된 밀도 및 두께를 고려하여 무작위성 네트워크 형상으로 기판에 분산될 수 있다. 선정된 밀도 및 두께는 나노넷 물질의 직경(diameter) 및 분자 비대칭성에 의해 선정될 수 있고, 나노넷 물질이 사용되는 하드웨어의 환경조건, 예를 들어, 온도 변이 및 열화 등의 조건에 따라 다양하게 선정될 수 있다.
도 5b는 나노넷 물질의 방향성 네트워크 형상을 도시한 것으로서, 도 5b를 참조하면, 나노넷 물질(110)은 수직 접합 기반의 방향성 네트워크 형상으로 기판에 분산될 수 있다.
본 발명의 일측에 따르면, 나노넷 물질(110)은 수직접합 기반의 방향성 네트워크 형상으로 기판에 분산됨으로써, 초소형 사물기기의 보안 장치에 사용될 수 있으며, 뛰어난 전계 효과를 나타낼 수 있다.
도 5c는 나노넷 물질의 크로스바 네트워크 형상을 도시한 것으로서, 도 5c를 참조하면, 나노넷 물질(110)은 가로로 크로싱하는 패턴의 크로스바(crossbar) 네트워크 형상으로 기판에 분산될 수 있다.
도 6a 내지 도 6f는 나노넷 물질의 네트워크 형상을 변형한 예를 도시한 것이다.
도 6a 및 도 6b는 나노넷 물질의 무작위성 네트워크와 방향성 네트워크를 조합한 형상을 도시한 것으로서, 도 6a 및 도 6b를 참조하면, 나노넷 물질(110)은 무작위성 네트워크와 방향성 네트워크를 조합한 형상으로 기판에 분산될 수 있다.
본 발명의 일측에 따르면, 나노넷 물질(110)는 무작위성 네트워크와 방향성 네트워크를 조합하여 이방성 평면의 이중층 형상으로 기판에 분산될 수 있다.
도 6c 및 도 6d는 나노넷 물질의 방향성 네트워크와 크로스바 네트워크를 조합한 형상을 도시한 것으로서, 도 6c 및 도 6d를 참조하면, 나노넷 물질(110)은 방향성 네트워크와 크로스바 네트워크를 조합한 형상으로 기판에 분산될 수 있다.
본 발명의 일측에 따르면, 나노넷 물질(110)은 방향성 네트워크와 크로스바 네트워크를 조합하여 상부구조 기반의 다수층 형상으로 기판에 분산될 수 있다.
도 6e 및 도 6f는 기하학적 구조를 이용한 나노넷 물질의 방향성 네트워크 형상을 도시한 것으로서, 도 6e 및 도 6f를 참조하면, 나노넷 물질(110)은 기하학적 구조의 방향성 네트워크 형상으로 기판에 분산될 수 있다.
본 발명의 일측에 따르면, 나노넷 물질(110)은 삼중층 또는 삼각 그물구조를 포함하는 기하학적 구조의 방향성 네트워크 형상으로 기판에 분산될 수 있다.
다시 도 1을 참조하면, 전극 어레이(120)는 나노넷 물질(110) 상에 형성되고, 선정된 도메인 크기를 갖는 복수의 전극을 포함한다. 선정된 도메인 크기는 보안 장치(또는 보안 칩)의 입력 비트에 대한 입력 영역 및 입력 비트에 대응하는 보안 장치의 출력 비트에 대한 출력 영역을 고려한 크기일 수 있다.
나노넷 물질(110)은 전극 어레이(120)로부터 선택되는 임의의 전극 사이에 분자 비대칭성에 대응하는 시그널 패스(signal path)를 제공한다. 이 때, 디코더(decoder)가 전극 어레이(120)로부터 임의의 전극을 선택할 수 있다. 상기 디코더는 후술되는 도 8을 참조하여 상세히 설명하기로 한다.
또한, 시그널 패스는 나노넷 물질(110)의 분자 비대칭성에 의해 생성될 수 있다. 이하에서는, 도 7a 내지 도 7c를 참조하여 시그널 패스가 생성되는 과정을 설명하기로 한다.
도 7a는 본 발명의 실시예에 따른 분산된 나노넷 물질의 금속성과 반도체성에 의해 시그널 패스가 생성되는 예를 도시한 것이다.
도 7a를 참조하면 시그널 패스는 나노넷 물질의 분자 비대칭성에 의해 생성될 수 있고, 상세하게는 시그널 패스는 나노넷 물질의 금속성(710)과 반도체성(720)을 기반으로 생성될 수 있다.
도 7a에 도시된 바와 같이, 시그널 패스는 임의로 선택된 두 전극을 기반으로, 금속성(710) 및 반도체성(720)을 갖는 나노넷 물질에 대응하여 형성될 수 있다.
즉, 금속성(710) 및 반도체성(720)을 갖는 분산된 나노넷 물질의 랜덤성에 기반으로 임의로 선택된 두 전극 사이에 시그널 패스가 형성될 수 있다.
도 7b는 본 발명의 실시예에 따른 에칭 패턴을 통하여 시그널 패스가 생성되는 예를 도시한 것이다.
도 7b를 참조하면 본 발명의 시그널 패스는 선정된 에칭 패턴(730)에 의해 생성될 수 있다. 예를 들어, 분산된 나노넷 물질은 선정된 에칭 패턴(730)의 에칭 공정에 의하여 생성되는 시그널 패스의 랜덤성을 포함할 수 있다.
선정된 에칭 패턴(730)은 유연 카오스 나노넷 소자에서 복수의 전극의 위치를 고려하여 선정될 수 있고, 상기 선정된 에칭 패턴은 일자 패턴, 교차 패턴, 지그재그 패턴 및 이를 조합한 패턴과 같은 다양한 패턴을 포함할 수 있다.
본 발명의 유연 카오스 나노넷 소자는 에칭 패턴(730)을 통하여 금속성과 반도체성을 갖는 분산된 나노넷 물질에 분자 비대칭성을 증가시킬 수 있고, 증가된 분자 비대칭성으로부터 시그널 패스의 랜덤성을 제공할 수 있다.
도 7c는 본 발명의 실시예에 따른 분산된 나노넷 물질에 선정된 전극의 전압 인가를 통하여 시그널 패스가 생성되는 예를 도시한 것이다.
도 7c를 참조하면 본 발명의 시그널 패스는 선정된 전극에 전압 인가에 의해 생성될 수 있다. 예를 들어, 분산된 나노넷 물질은 선정된 전극에 전압 인가에 의하여 선정된 전극 주위에서의 금속성이 제거된 영역(740)을 포함할 수 있다.
본 발명의 유연 카오스 나노넷 소자는 전극 어레이에 포함되는 복수의 전극 중에 선정된 전극에 전압의 인가를 통하여, 상기 선정된 전극 주위에 위치하는 나노넷 물질의 금속성이 제거된 영역(740)을 포함하도록 하여 시그널 패스의 랜덤성을 제공할 수 있다.
다시 도 1을 참조하면, 유연 카오스 나노넷 소자(100)는 보안 장치의 입력 비트에 연관되어 선택되는 두 개의 전극 사이의 시그널 패스의 형성 여부에 대응하여 보안 장치의 출력 비트를 생성할 수 있다. 입력 비트에 연관된 두 개의 전극은 디코더를 통하여 선택될 수 있다.
보다 상세하게는, 유연 카오스 나노넷 소자(100)는 입력 비트에 연관되어 선택되는 두 개 전극 사이의 금속성과 반도체성에 기반하여 다양한 시그널 패스를 형성할 수 있고, 형성된 시그널 패스에 대응하여 출력 비트를 생성할 수 있다.
예를 들어, 선택된 두 개의 전극 사이에 시그널 패스가 형성된 경우, 유연 카오스 나노넷 소자(100)는 출력 비트 '1'을 생성할 수 있고, 시그널 패스가 형성되지 않은 경우, 유연 카오스 나노넷 소자(100)는 출력 비트 '0'을 생성할 수 있다.
도 8은 본 발명의 실시예에 따른 유연 카오스 나노넷 기반의 물리적 복제 방지(PUF) 보안 장치를 도시한 블록도이다.
도 8은 참조하면, 유연 카오스 나노넷 기반의 PUF 보안 장치(800)는 제1 다중입력 쉬프트 레지스터(MISR, multi input shift resister)(510), 디코더(820), 유연 카오스 나노넷 소자(830), 제2 다중입력 쉬프트 레지스터(840) 및 보안키 생성기(850)를 포함한다.
제1 다중입력 쉬프트 레지시터(810)는 챌린지(challenge) 비트를 입력 비트로 변환한다. 예를 들어, 제1 다중입력 쉬프트 레지시터(810)는 다수의 플립플롭(flip-flop) 및 카운터(counter)를 사용하여 챌린지 비트를 좌측 또는 우측으로 이동하여 입력 비트로 변환할 수 있다.
디코더(820)는 변환된 입력 비트에 연관된 어드레스에 대응하는 두 개의 전극을 선택한다. 예를 들어, 디코더(820)는 전극 어레이에 포함된 복수의 전극의 레지스터를 참조하여 변환된 입력 비트에 대응하는 두 개의 전극을 선택할 수 있다.
실시예에 따라서는 디코더(820)는 선정된 도메인 크기를 고려하여 입력 비트에 연관된 어드레스에 대응하는 두 개의 전극을 선택할 수 있다. 상기 선정된 도메인 크기는 입력 비트에 대한 입력 영역 및 입력 비트에 대응하는 출력 비트에 대한 출력 영역을 고려한 크기일 수 있다.
유연 카오스 나노넷 소자(830)는 선택된 전극 사이의 시그널 패스의 형성 여부에 대한 출력 비트를 생성한다.
이를 위해 유연 카오스 나노넷 소자(830)는 플렉서블 기판, 상기 플렉서블 기판 상에 분산된 나노넷 물질 및 전극 어레이를 포함할 수 있다.
유연 카오스 나노넷 소자(830)는 플렉서블 기판 상에 형성되는 나노선 기반의 나노넷 물질 및 나노넷 물질 상에 형성되고, 선정된 도메인 크기를 갖는 복수의 전극을 포함하는 전극 어레이를 포함할 수 있다.
여기서, 유연 카오스 나노넷 소자(830)에 대한 상세한 설명은 전술한 도 1 내지 도 7을 참조하기로 한다.
유연 카오스 나노넷 소자(830)는 디코더(820)를 통해 선택된 전극 사이에 분자 비대칭성에 대응하는 시그널 패스를 제공할 수 있고, 선택된 전극 사이의 시그널 패스의 형성 여부에 대한 출력 비트를 생성할 수 있다.
예를 들어, 유연 카오스 나노넷 소자(830)는 시그널 패스가 연결된 경우, 출력 비트 '1'을 생성할 수 있고, 시그널 패스가 연결되지 않은 경우, 출력 비트 '0'을 생성할 수 있다.
제2 다중입력 쉬프트 레지시터(840)는 출력 비트를 리스폰스(response) 비트로 변환한다.
카오스 나노넷 기반의 PUF 보안 장치(800)는 제1 다중입력 쉬프트 레지시터 (510) 및 제2 다중입력 쉬프트 레지시터(840)를 사용하여 챌린지 비트와 리스폰스 비트간의 대응 관계 경우의 수를 기반으로 보안 장치로서 동작할 수 있다.
보안키 생성기(850)는 주문형 반도체(ASIC, application specific intergrated circuit)를 이용하여 리스폰스 비트를 공개키 및 비밀키로 생성한다. 주문형 반도체는 공개키 및 비밀키를 포함하는 비대칭키를 연산하는 모듈을 포함할 수 있다.
예를 들어, 보안키 생성기(850)는 타원곡선 암호(ECC, elliptic curve cryptosystem) 알고리즘이 포함된 주문형 반도체를 이용하여 리스폰스 비트를 공개키 및 비밀키로 생성할 수 있다.
타원곡선 암호는 식으로 정의되고, 1985년 워싱턴대학교의 수학교수인 닐 코블리츠(Neal Koblitz)와 IBM연구소의 빅터 밀러(Victor Miller)에 의해 에 의해 고안된 암호화 방식이다.
도 9는 도 8의 유연 카오스 나노넷 기반의 물리적 복제 방지 보안 장치를 단일 칩(SOC, system on chip)으로 구현한 예를 도시한 것이다.
도 9를 참조하면, 카오스 나노넷 기반의 물리적 복제 방지 보안 칩은 제1 다중입력 쉬프트 레지스터 (810), 디코더(820-a, 820-b), 유연 카오스 나노넷 소자(830), 제2 다중입력 쉬프트 레지스터(840) 및 보안키 생성기(850)를 포함할 수 있다.
제1 MISR(810)은 챌린지 비트를 입력 비트로 변환한다. 제1 MISR(810)은 다수의 플립플롭 및 카운터를 사용하여 챌린지 비트를 좌측 또는 우측으로 이동하여 입력 비트로 변환할 수 있다.
디코더(820-a, 820-b)는 변환된 입력 비트에 연관된 어드레스에 대응하는 두 개의 전극을 선택한다. 예를 들어, 디코더(820-a, 820-b)는 전극 어레이에 포함된 복수의 전극의 레지스터를 참조하여 변환된 입력 비트에 대응하는 두 개의 전극을 선택할 수 있다.
본 발명의 일측에 따르면, 카오스 나노넷 기반의 물리적 복제 방지 보안 칩은 입력 비트에 대응하는 두 개의 전극을 선택하기 위하여 행과 열로 구분된 두 개의 디코더(820-a, 820-b)가 포함될 수 있다.
유연 카오스 나노넷 소자(830)는 선택된 전극 사이의 시그널 패스의 형성 여부에 대응하여 출력 비트를 생성할 수 있다.
이를 위해 유연 카오스 나노넷 소자(830)는 플렉서블 기판, 상기 플렉서블 기판 상에 분산된 나노넷 물질 및 전극 어레이를 포함할 수 있다.
제2 MISR(840)은 출력 비트를 리스폰스 비트로 변환한다. 따라서, 유연 카오스 나노넷 기반의 PUF 보안 장치(800)는 제1 MISR(810) 및 제2 MISR(840)를 사용하여 챌린지 비트와 리스폰스 비트간의 대응 관계 경우의 수를 기반으로 보안 장치로서 동작할 수 있다.
보안키 생성기(850)는 주문형 반도체를 이용하여 리스폰스 비트를 공개키 및 비밀키로 생성한다. 주문형 반도체는 공개키 및 비밀키를 포함하는 비대칭키를 연산하는 모듈을 포함할 수 있다.
도 10은 본 발명의 실시예에 따른 유연 카오스 나노넷 소자를 제조하는 방법을 도시한 흐름도이다.
도 10을 참조하면, 유연 카오스 나노넷 소자를 제조하는 방법은 단계 1010에서, 플랙서블 기판 상에 나노선 기반의 나노넷 물질을 형성한다.
여기서, 플렉서블 기판은 폴리이미드, 폴리에스터, 폴리에틸렌 나프탈레이트, 테플론, 폴리에틸렌 테레프탈레이트, 폴리디메틸 실록산 및 여타의 중합체 중 적어도 하나의 물질을 포함할 수 있다.
또한, 나노넷 물질은 나노선, 카본나노튜브 및 그래핀 중 적어도 두 개의 물질이 복합된 나노넷 구조인 것을 특징으로 할 수 있다.
실시예에 따르면, 유연 카오스 나노넷 소자를 제조하는 방법은 단계 1010에서, 슬롯 다이 코팅 및 메이어 바 코팅 중 적어도 하나의 스프레이 코팅 방식으로 나노넷 물질을 플렉서블 기판 상에 형성될 수 있다.
본 발명의 일측에 따르면, 플렉서블 기판을 제조하는 공정은 경질 기판 상에 희생층이 형성되는 제조 공정, 형성된 희생층 상에 플렉서블 기판이 형성되는 제조 공정 및 물과의 접촉을 통하여 플렉서블 기판과 경질 기판이 분리되는 제조 공정을 포함할 수 있다.
유연 카오스 나노넷 소자를 제조하는 방법은 단계 1020에서, 나노넷 물질 상에 선정된 도메인 크기를 갖는 복수의 전극을 포함하는 전극 어레이를 형성한다. 선정된 도메인 크기는 보안 칩의 입력 비트에 대한 입력 영역 및 입력 비트에 대응하는 보안 칩의 출력 비트에 대한 출력 영역을 고려한 크기일 수 있다.
실시예에 따르면, 나노넷 물질은 전극 어레이로부터 선택되는 임의의 전극 사이에 분자 비대칭성에 대응하는 시그널 패슬를 제공한다.
도 11은 본 발명의 실시예에 따른 유연 카오스 나노넷 기반의 물리적 복제 방지 보안 장치의 동작 방법을 도시한 흐름도이다.
도 11을 참조하면, 유연 카오스 나노넷 기반의 PUF 보안 장치는 단계1110에서, 챌린지 비트를 입력 비트로 변환한다. 유연 카오스 나노넷 기반의 PUF 보안 장치는 단계 1110에서, 다수의 플립플롭 및 카운터를 사용하여 챌린지 비트를 좌측 또는 우측으로 이동하여 입력 비트로 변환할 수 있다.
유연 카오스 나노넷 기반의 PUF 보안 장치는 단계 1120에서, 변환된 입력 비트에 연관된 어드레스에 대응하는 두 개의 전극을 선택한다. 예를 들어, 유연 카오스 나노넷 기반의 PUF 보안 장치는 단계 1120에서, 전극 어레이에 포함된 복수의 전극의 레지스터를 참조하여 변환된 입력 비트에 대응하는 두 개의 전극을 선택할 수 있다.
또한, 유연 카오스 나노넷 기반의 PUF 보안 장치는 단계 1120에서, 선정된 도메인 크기를 고려하여 입력 비트에 연관된 어드레스에 대응하는 두 개의 전극을 선택할 수 있다. 상기 선정된 도메인 크기는 입력 비트에 대한 입력 영역 및 입력 비트에 대응하는 출력 비트에 대한 출력 영역을 고려한 크기일 수 있다.
유연 카오스 나노넷 기반의 PUF 보안 장치는 단계 1130에서, 유연 카오스 나노넷 소자를 통하여 선택된 전극 사이의 시그널 패스의 형성 여부에 대한 출력 비트를 생성한다.
이를 위해, 유연 카오스 나노넷 소자는 플렉서블 기판, 상기 플렉서블 기판 상에 분산된 나노넷 물질 및 전극 어레이를 포함할 수 있다.
보다 상세하게는, 유연 카오스 나노넷 소자는 플렉서블 기판 상에 형성되는 나노선 기반의 나노넷 물질 및 나노넷 물질 상에 형성되고, 선정된 도메인 크기를 갖는 복수의 전극을 포함하는 전극 어레이를 포함할 수 있다.
유연 카오스 나노넷 기반의 PUF 보안 장치는 단계 1140에서, 출력 비트를 리스폰스 비트로 변환하고, 단계 1150에서, 주문형 반도체를 이용하여 리스폰스 비트를 공개키 및 비밀키로 생성한다. 주문형 반도체는 공개키 및 비밀키를 포함하는 비대칭키를 연산하는 모듈을 포함할 수 있다.
실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.
100, 830: 카오스 나노넷 소자
110: 나노넷 물질
120: 전극 어레이
130: 에칭
800: PUF 보안 장치
810: 제1 다중입력 쉬프트 레지스터
820, 820-a, 820-b: 디코더
840: 제2 다중입력 쉬프트 레지스터
850: 보안키 생성기
110: 나노넷 물질
120: 전극 어레이
130: 에칭
800: PUF 보안 장치
810: 제1 다중입력 쉬프트 레지스터
820, 820-a, 820-b: 디코더
840: 제2 다중입력 쉬프트 레지스터
850: 보안키 생성기
Claims (8)
- 플렉서블 기판 상에 형성되는 나노선 기반의 나노넷 물질; 및
상기 나노넷 물질 상에 형성되고, 선정된 도메인 크기를 갖는 복수의 전극을 포함하는 전극 어레이
를 포함하고,
상기 나노넷 물질은
상기 전극 어레이로부터 선택되는 임의의 전극 사이에 분자 비대칭성(chirality)에 대응하는 시그널 패스(signal path)를 제공하는
유연 카오스 나노넷 소자. - 제1항에 있어서,
상기 나노넷 물질은
상기 나노선, 카본나노튜브 및 그래핀 중 적어도 두 개의 물질이 복합된 나노넷 구조인 것을 특징으로 하는
유연 카오스 나노넷 소자. - 제1항에 있어서,
상기 나노넷 물질은
슬롯 다이 코팅(slot die coating) 및 메이어 바 코팅(mayer bar coating) 중 적어도 하나의 스프레이 코팅(spray coating) 방식으로 상기 플렉서블 기판 상에 형성되는
유연 카오스 나노넷 소자. - 제1항에 있어서,
상기 나노넷 물질은
경질 기판 상에 희생층이 형성되고, 상기 형성된 희생층 상에 상기 플렉서블 기판이 형성되며, 물과의 접촉을 통하여 상기 플렉서블 기판 및 경질 기판이 분리되어 제조되는
유연 카오스 나노넷 소자. - 제1항에 있어서,
상기 나노넷 물질은
무작위성 네트워크, 방향성 네트워크, 크로스바 네트워크 및, 상기 무작위성 네트워크, 상기 방향성 네트워크 및 상기 크로스바 네트워크를 조합한 네트워크 중 적어도 하나의 형상으로 상기 기판에 형성되는
유연 카오스 나노넷 소자. - 제1항에 있어서,
상기 나노넷 물질은
선정된 패턴의 에칭 공정에 의하여 생성되는 상기 시그널 패스의 랜덤성을 포함하는
유연 카오스 나노넷 소자. - 제1항에 있어서,
상기 나노넷 물질은
선정된 전극에 전압 인가에 의하여 상기 선정된 전극 주위에서의 금속성이 제거된 것을 특징으로 하는
유연 카오스 나노넷 소자. - 챌린지 비트를 입력 비트로 변환하는 제1 다중입력 쉬프트 레지스터(MISR, multi input shift resister);
상기 변환된 입력 비트에 연관된 어드레스에 대응하는 두 개의 전극을 선택하는 디코더;
상기 선택된 전극 사이의 시그널 패스의 형성 여부에 대한 출력 비트를 생성하는 유연 카오스 나노넷 소자;
상기 출력 비트를 리스폰스 비트로 변환하는 제2 다중입력 쉬프트 레지스터; 및
주문형 반도체를 이용하여 상기 리스폰스 비트를 공개키 및 비밀키로 생성하는 보안키 생성기
를 포함하고,
상기 유연 카오스 나노넷 소자는
플렉서블 기판 상에 형성되는 나노선 기반의 나노넷 물질; 및
상기 나노넷 물질 상에 형성되고, 선정된 도메인 크기를 갖는 복수의 전극을 포함하는 전극 어레이
를 포함하는 유연 카오스 나노넷 기반의 물리적 복제 방지 보안 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150033669A KR101642648B1 (ko) | 2015-03-11 | 2015-03-11 | 유연 카오스 나노넷 소자 및 유연 카오스 나노넷 기반의 puf 보안 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150033669A KR101642648B1 (ko) | 2015-03-11 | 2015-03-11 | 유연 카오스 나노넷 소자 및 유연 카오스 나노넷 기반의 puf 보안 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101642648B1 true KR101642648B1 (ko) | 2016-07-25 |
Family
ID=56616904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150033669A KR101642648B1 (ko) | 2015-03-11 | 2015-03-11 | 유연 카오스 나노넷 소자 및 유연 카오스 나노넷 기반의 puf 보안 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101642648B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102514270B1 (ko) * | 2021-11-10 | 2023-03-27 | 충북대학교 산학협력단 | Puf 보안 소자 및 이의 제조방법 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090080653A (ko) * | 2008-01-22 | 2009-07-27 | 한국화학연구원 | 탄소나노튜브 트랜지스터 제조 방법 및 그에 의한탄소나노튜브 트랜지스터 |
| US20090254981A1 (en) * | 2004-11-12 | 2009-10-08 | Verayo, Inc. | Volatile Device Keys And Applications Thereof |
| US20100127242A1 (en) * | 2008-11-24 | 2010-05-27 | Chongwu Zhou | Transparent electronics based on transfer printed carbon nanotubes on rigid and flexible substrates |
| KR20130048717A (ko) * | 2010-02-24 | 2013-05-10 | 캄브리오스 테크놀로지즈 코포레이션 | 나노와이어 기반의 투명 도전체 및 이를 패터닝하는 방법 |
| KR101393806B1 (ko) | 2013-04-03 | 2014-05-12 | 충북대학교 산학협력단 | 다단계 물리적 복제 불가 함수 시스템 |
-
2015
- 2015-03-11 KR KR1020150033669A patent/KR101642648B1/ko active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090254981A1 (en) * | 2004-11-12 | 2009-10-08 | Verayo, Inc. | Volatile Device Keys And Applications Thereof |
| KR20090080653A (ko) * | 2008-01-22 | 2009-07-27 | 한국화학연구원 | 탄소나노튜브 트랜지스터 제조 방법 및 그에 의한탄소나노튜브 트랜지스터 |
| US20100127242A1 (en) * | 2008-11-24 | 2010-05-27 | Chongwu Zhou | Transparent electronics based on transfer printed carbon nanotubes on rigid and flexible substrates |
| KR20130048717A (ko) * | 2010-02-24 | 2013-05-10 | 캄브리오스 테크놀로지즈 코포레이션 | 나노와이어 기반의 투명 도전체 및 이를 패터닝하는 방법 |
| KR101393806B1 (ko) | 2013-04-03 | 2014-05-12 | 충북대학교 산학협력단 | 다단계 물리적 복제 불가 함수 시스템 |
Non-Patent Citations (2)
| Title |
|---|
| G. Suh and S. Devadas, "Physical Unclonable Functions for Device Authentication and Secret Key Generation,"In ACM Design Automation Conference(DAC), pages 9??14, 2007. |
| N. Pimparkar, Q. Cao, J. A. Rogers, and M. A. Alam, "Theory and Practice of "Striping" for Improved ON/OFF Ratio in Carbon Nanonet Thin Film Transistors," Nano Research, pages 167-175, 2009. |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102514270B1 (ko) * | 2021-11-10 | 2023-03-27 | 충북대학교 산학협력단 | Puf 보안 소자 및 이의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Hu et al. | Physically unclonable cryptographic primitives using self-assembled carbon nanotubes | |
| Zhang et al. | Nanowires: Building blocks for nanoscience and nanotechnology | |
| Léonard | Physics of carbon nanotube devices | |
| Graham et al. | Carbon nanotubes for microelectronics? | |
| Son et al. | A nonvolatile memory device made of a ferroelectric polymer gate nanodot and a single-walled carbon nanotube | |
| US20110174619A1 (en) | Nonoscopic wired-based devices and arrays | |
| US10574468B2 (en) | Chaos nanonet device, and chaos nanonet-based PUF security apparatus | |
| Hou et al. | 2D atomic crystals: a promising solution for next‐generation data storage | |
| Yamada et al. | Hierarchical three-dimensional layer-by-layer assembly of carbon nanotube wafers for integrated nanoelectronic devices | |
| KR101687472B1 (ko) | 유연 카오스 나노넷 소자 및 유연 카오스 나노넷 기반의 puf 보안 장치 | |
| Zhang et al. | Spin–orbit torque-based reconfigurable physically unclonable functions | |
| KR101642648B1 (ko) | 유연 카오스 나노넷 소자 및 유연 카오스 나노넷 기반의 puf 보안 장치 | |
| Liu et al. | Memristive true random number generator with intrinsic two-dimensional physical unclonable function | |
| Tripathy et al. | Resistive analysis of scattering-dependent electrical transport in single-wall carbon-nanotube networks | |
| KR101611751B1 (ko) | 카오스 나노넷 소자, 카오스 나노넷 기반의 puf 보안 장치 및 그 동작 방법 | |
| Hinnefeld et al. | Graphene transport mediated by micropatterned substrates | |
| Choi et al. | Transfer of pre-assembled block copolymer thin film to nanopattern unconventional substrates | |
| Appenzeller et al. | Carbon nanotubes for data processing | |
| KR101642649B1 (ko) | 나노선을 이용한 카오스 나노넷 소자 및 puf 보안 장치 | |
| KR101642650B1 (ko) | 시그널의 모호성이 제거되는 카오스 나노넷 소자 및 puf 보안 장치 | |
| KR101642651B1 (ko) | 시그널 패스의 랜덤성을 보장하는 카오스 나노넷 소자 및 puf 보안 장치 | |
| Yamanaka et al. | Anomalous electric-field screening at the edge atomic sites of finite-length zigzag carbon nanotubes | |
| Li et al. | Formation of quantum dots in single stranded DNA-wrapped single-walled carbon nanotubes | |
| Kang et al. | Electrical transport properties of nanoscale devices based on carbon nanotubes | |
| Anantram et al. | Nanotubes in nanoelectronics: transport, growth and modeling |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20190625 Year of fee payment: 4 |