KR101642131B1 - Manufacturing method of quantum dot transistor - Google Patents

Manufacturing method of quantum dot transistor Download PDF

Info

Publication number
KR101642131B1
KR101642131B1 KR1020140175928A KR20140175928A KR101642131B1 KR 101642131 B1 KR101642131 B1 KR 101642131B1 KR 1020140175928 A KR1020140175928 A KR 1020140175928A KR 20140175928 A KR20140175928 A KR 20140175928A KR 101642131 B1 KR101642131 B1 KR 101642131B1
Authority
KR
South Korea
Prior art keywords
quantum dot
layer
ligand
atomic layer
forming
Prior art date
Application number
KR1020140175928A
Other languages
Korean (ko)
Other versions
KR20160069829A (en
Inventor
장원석
소혜미
정소희
심형철
김덕종
Original Assignee
한국기계연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국기계연구원 filed Critical 한국기계연구원
Priority to KR1020140175928A priority Critical patent/KR101642131B1/en
Publication of KR20160069829A publication Critical patent/KR20160069829A/en
Application granted granted Critical
Publication of KR101642131B1 publication Critical patent/KR101642131B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035209—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions comprising a quantum structures
    • H01L31/035218—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions comprising a quantum structures the quantum structure being quantum dots
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes

Abstract

본 발명의 일 실시예에 따른 양자점 트랜지스터의 제조 방법은 전극 기판을 형성하는 단계, 상기 전극 기판 위에 양자점을 포함하는 양자점 용액을 도포하여 양자점층을 형성하는 단계, 상기 양자점층 위에 원자층 증착법으로 원자층을 증착하여 상기 양자점층의 특성을 변화시키는 단계를 포함하고, 상기 원자층은 비정질 알루미나(Al2O3)를 포함할 수 있다.A method of fabricating a quantum dot transistor according to an embodiment of the present invention includes the steps of forming an electrode substrate, forming a quantum dot layer by applying a quantum dot solution including quantum dots on the electrode substrate, forming atoms on the quantum dot layer by atomic layer deposition Depositing a layer on the quantum dot layer to change the properties of the quantum dot layer, wherein the atomic layer may comprise amorphous alumina (Al 2 O 3 ).

Description

양자점 트랜지스터의 제조 방법{MANUFACTURING METHOD OF QUANTUM DOT TRANSISTOR}TECHNICAL FIELD [0001] The present invention relates to a quantum dot transistor,

본 발명은 양자점 트랜지스터의 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing a quantum dot transistor.

최근 양자점을 LED, 태양전지, 트랜지스터 등의 제조에 활용하고자 하는 연구가 진행되고 있다. Recently, research is being conducted to utilize quantum dots in the manufacture of LEDs, solar cells, and transistors.

특히 양자점을 트랜지스터의 반도체에 적용한 양자점 트랜지스터는 대부분 n형 반도체 특성 또는 p형 반도체 특성 중 어느 하나의 특성을 나타낸다. 또한, 이러한 양자점은 대기 중에 노출되는 경우 산화되어 쉽게 손상될 수 있다. Particularly, a quantum dot transistor in which a quantum dot is applied to a semiconductor of a transistor exhibits either n-type semiconductor characteristics or p-type semiconductor characteristics. In addition, such quantum dots may be oxidized and easily damaged when exposed to the atmosphere.

본 발명은 전술한 배경 기술의 문제점을 해결하기 위한 것으로서, 대기 중에서 안정적이며, 다극성 반도체 특성을 가지는 양자점 트랜지스터의 제조 방법을 제공하고자 한다.SUMMARY OF THE INVENTION The present invention provides a method of manufacturing a quantum dot transistor which is stable in the atmosphere and has a multi-polar semiconductor characteristic.

본 발명의 일 실시예에 따른 양자점 트랜지스터의 제조 방법은 전극 기판을 형성하는 단계, 상기 전극 기판 위에 양자점을 포함하는 양자점 용액을 도포하여 양자점층을 형성하는 단계, 상기 양자점층 위에 원자층 증착법으로 원자층을 증착하여 상기 양자점층의 특성을 변화시키는 단계를 포함하고, 상기 원자층은 비정질 알루미나(Al2O3)를 포함할 수 있다.A method of fabricating a quantum dot transistor according to an embodiment of the present invention includes the steps of forming an electrode substrate, forming a quantum dot layer by applying a quantum dot solution including quantum dots on the electrode substrate, forming atoms on the quantum dot layer by atomic layer deposition Depositing a layer on the quantum dot layer to change the properties of the quantum dot layer, wherein the atomic layer may comprise amorphous alumina (Al 2 O 3 ).

상기 양자점은 황화납(PbS) 양자점을 포함할 수 있다.The quantum dot may include a lead sulfide (PbS) quantum dot.

상기 양자점 용액은 상기 양자점을 보호하는 제1 리간드를 포함할 수 있다.The quantum dot solution may include a first ligand that protects the quantum dot.

상기 양자점층을 형성하는 단계 이후에 상기 양자점 용액의 상기 제1 리간드를 상기 제1 리간드보다 길이가 짧은 제2 리간드로 치환하는 단계, 상기 양자점층을 세척액으로 세척하는 단계를 더 포함할 수 있다.Replacing the first ligand of the quantum dot solution with a second ligand having a shorter length than the first ligand after the step of forming the quantum dot layer, and washing the quantum dot layer with a washing solution.

상기 전극 기판을 형성하는 단계는 실리콘 기판 위에 실리콘 산화막을 형성하는 단계, 상기 실리콘 산화막 위에 소스 전극 및 드레인 전극을 서로 이격하여 형성하는 단계를 포함할 수 있다.The forming of the electrode substrate may include forming a silicon oxide film on the silicon substrate, and forming the source electrode and the drain electrode on the silicon oxide film.

상기 실리콘 기판을 도핑하여 상기 실리콘 기판을 게이트 전극으로 이용하는 단계를 더 포함할 수 있다.And doping the silicon substrate to use the silicon substrate as a gate electrode.

상기 원자층 위에 게이트 전극을 형성하는 단계를 더 포함할 수 있다.And forming a gate electrode on the atomic layer.

상기 원자층 증착법의 횟수를 조절하여 상기 원자층에 의한 특성 변화 정도를 조절할 수 있다.The number of atomic layer deposition processes can be controlled to control the degree of change of the characteristics of the atomic layer.

스핀 코팅 공정을 이용하여 상기 양자점 용액을 상기 전극 기판 위에 도포할수 있다.The quantum dot solution can be coated on the electrode substrate using a spin coating process.

본 발명의 일 실시예에 따른 양자점 트랜지스터의 제조 방법은 원자층 증착법을 이용하여 양자점층에 원자층을 증착함으로써, 양자점층이 다극성(ambipolar) 반도체 특성을 가지게 할 수 있다.The method of fabricating a quantum dot transistor according to an embodiment of the present invention can deposit an atomic layer on a quantum dot layer using atomic layer deposition so that the quantum dot layer has ambipolar semiconductor characteristics.

또한, 원자층 증착법을 이용하여 양자점층에 증착된 원자층은 공기와 양자점층의 접촉을 차단하므로 양자점층의 산화를 방지할 수 있어 양자점 트랜지스터는 대기 중에서 안정적이다.In addition, the atomic layer deposited on the quantum dot layer by using the atomic layer deposition method can prevent the oxidation of the quantum dot layer by blocking the contact between the air and the quantum dot layer, so that the quantum dot transistor is stable in the atmosphere.

도 1은 본 발명의 일 실시예에 따른 양자점 트랜지스터의 제조 방법의 순서도이다.
도 2는 본 발명의 일 실시예에 따른 양자점 트랜지스터의 제조 방법의 일 단계로서, 전극 기판을 형성하는 단계를 도시한 도면이다.
도 3은 도 2의 다음 단계로서, 전극 기판 위에 양자점층을 형성하고 양자점층을 리간드 치환하며, 양자점층을 세척하는 단계를 도시한 도면이다.
도 4는 도 3의 다음 단계로서, 양자점층 위에 원자층 증착법으로 비정질 알루미나를 증착하는 단계를 도시한 도면이다.
도 5는 본 발명의 일 실시예에 따른 양자점 트랜지스터의 제조 방법에서, 양자점층 위에 비정질 알루미나를 증착하기 전의 양자점 트랜지스터의 게이트 전압에 따른 소스 드레인 전류의 특성 곡선(A)과, 양자점층 위에 비정질 알루미나를 증착한 후의 양자점 트랜지스터의 게이트 전압에 따른 소스 드레인 전류의 특성 곡선(B)을 나타낸 그래프이다.
도 6은 본 발명의 일 실시예에 따른 양자점 트랜지스터의 제조 방법으로 제조된 양자점 트랜지스터의 게이트 전압에 따른 소스 드레인 전류의 특성 곡선을 나타낸 그래프로서, 양자점층 위에 비정질 알루미나를 증착한 직후의 특성 곡선(C), 비정질 알루미나를 증착하고 4일이 지난 후의 특성 곡선(D), 그리고 비정질 알루미나를 증착하고 64일이 지난 후의 특성 곡선(E)을 나타낸 그래프이다.1 is a flowchart of a method of manufacturing a quantum dot transistor according to an embodiment of the present invention.
FIG. 2 is a view showing a step of forming an electrode substrate as one step of a method of manufacturing a quantum dot transistor according to an embodiment of the present invention.
FIG. 3 is a view showing a step of forming a quantum dot layer on the electrode substrate, ligand substituting the quantum dot layer, and washing the quantum dot layer as a next step of FIG. 2;
FIG. 4 is a view showing a step of depositing amorphous alumina by atomic layer deposition on a quantum dot layer as the next step of FIG. 3. FIG.
FIG. 5 is a graph showing a characteristic curve (A) of a source drain current according to a gate voltage of a quantum dot transistor before deposition of amorphous alumina on the quantum dot layer in the method of manufacturing a quantum dot transistor according to an embodiment of the present invention, (B) of the source-drain current according to the gate voltage of the quantum-dot transistor after the deposition of the source-drain current.
FIG. 6 is a graph showing a characteristic curve of a source drain current according to a gate voltage of a quantum-dot transistor manufactured by a method of manufacturing a quantum-dot transistor according to an embodiment of the present invention. FIG. 6 is a graph showing a characteristic curve immediately after deposition of amorphous alumina on the quantum- C), a characteristic curve (D) after 4 days of deposition of amorphous alumina, and a characteristic curve (E) after 64 days of deposition of amorphous alumina.

이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The present invention may be embodied in many different forms and is not limited to the embodiments described herein.

본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.In order to clearly illustrate the present invention, parts not related to the description are omitted, and the same or similar components are denoted by the same reference numerals throughout the specification.

그러면 본 발명의 일 실시예에 따른 양자점 트랜지스터의 제조 방법에 대하여 도 1 내지 도 4를 참고로 상세하게 설명한다.Hereinafter, a method of manufacturing a quantum dot transistor according to an embodiment of the present invention will be described in detail with reference to FIGS. 1 to 4. FIG.

도 1은 본 발명의 일 실시예에 따른 양자점 트랜지스터의 제조 방법의 순서도이고, 도 2는 본 발명의 일 실시예에 따른 양자점 트랜지스터의 제조 방법의 일 단계로서, 전극 기판을 형성하는 단계를 도시한 도면이고, 도 3은 도 2의 다음 단계로서, 전극 기판 위에 양자점층을 형성하고 양자점층을 리간드 치환하며, 양자점층을 세척하는 단계를 도시한 도면이고, 도 4는 도 3의 다음 단계로서, 양자점층 위에 원자층 증착법으로 비정질 알루미나를 증착하는 단계를 도시한 도면이다. FIG. 1 is a flow chart of a method of manufacturing a quantum dot transistor according to an embodiment of the present invention. FIG. 2 is a step of a method of manufacturing a quantum dot transistor according to an embodiment of the present invention. 3 is a view showing the step of forming a quantum dot layer on the electrode substrate, ligand substitution of the quantum dot layer, and washing the quantum dot layer as the next step of FIG. 2. FIG. 4 is a next step of FIG. And depositing amorphous alumina on the quantum dot layer by atomic layer deposition.

우선, 도 1 및 도 2에 도시한 바와 같이, 본 발명의 일 실시예에 따른 양자점 트랜지스터의 제조 방법은 전극 기판(100)을 형성한다(S10). 이에 대해 구체적으로 설명하면 아래와 같다. 실리콘 기판(110)에 도핑 불순물을 주입하여 실리콘 기판(110)을 도전체로 만든다. 그리고, 실리콘 기판(110) 위에 실리콘 산화막(120)을 형성한다. 그리고, 실리콘 산화막(120) 위에 소스 전극(132) 및 드레인 전극(133)을 형성하여 전극 기판(100)을 완성한다. 이 때, 도전체인 실리콘 기판(110)은 게이트 전극의 역할을 하며, 소스 전극(132) 및 드레인 전극(133)은 서로 마주보고 이격되어 있다. 이러한 소스 전극(132) 및 드레인 전극(133)은 금(Au)으로 형성될 수 있다.First, as shown in FIGS. 1 and 2, a method of manufacturing a quantum dot transistor according to an embodiment of the present invention forms an electrode substrate 100 (S10). This will be described in detail as follows. Doping impurities are implanted into the silicon substrate 110 to make the silicon substrate 110 a conductor. Then, a silicon oxide film 120 is formed on the silicon substrate 110. A source electrode 132 and a drain electrode 133 are formed on the silicon oxide film 120 to complete the electrode substrate 100. In this case, the silicon substrate 110 serving as a conductive layer serves as a gate electrode, and the source electrode 132 and the drain electrode 133 are spaced apart from each other. The source electrode 132 and the drain electrode 133 may be formed of gold (Au).

다음으로, 도 1 및 도 3에 도시한 바와 같이, 전극 기판(100) 위에 양자점 용액(21)을 도포하여 양자점층(140)을 형성한다(S20). 이 때, 전극 기판(100)은 스핀 코터(10) 위에 탑재되어 회전되며, 양자점 용액 공급 장치(20)에서 공급되는 양자점 용액(21)은 스핀 코팅 공정을 통해 전극 기판(100) 위에 도포된다. 이러한 양자점 용액(21)은 양자점, 양자점을 보호하는 제1 리간드(ligand)를 포함할 수 있고, 양자점은 황화납(PbS) 양자점을 포함할 수 있다. 그리고, 제2 리간드 공급 장치(30)를 이용하여 제2 리간드를 포함하는 제2 리간드 용액(31)을 양자점층(140) 위에 공급한다. 따라서, 제1 리간드는 제2 리간드로 치환되며, 치환된 제2 리간드는 제1 리간드보다 길이가 짧으므로, 양자점 간의 거리를 좁혀 양자점 간의 전자나 정공의 이동을 쉽게 한다. 그리고, 세척 장치(40, 50)에서 공급하는 세척액(41, 42)으로 양자점층(40)을 세척한다.Next, as shown in FIGS. 1 and 3, the quantum dot solution 140 is formed by applying the quantum dot solution 21 onto the electrode substrate 100 (S20). At this time, the electrode substrate 100 is mounted on the spin coater 10 and rotated, and the quantum dot solution 21 supplied from the quantum dot solution supply device 20 is coated on the electrode substrate 100 through a spin coating process. The quantum dot solution 21 may include a quantum dot, a first ligand for protecting the quantum dot, and a quantum dot may include a lead sulfide (PbS) quantum dot. Then, the second ligand solution (31) containing the second ligand is supplied onto the quantum dot layer (140) by using the second ligand supplying device (30). Therefore, the first ligand is substituted by the second ligand, and the substituted second ligand is shorter than the first ligand, thereby narrowing the distance between the quantum dots, thereby facilitating the movement of electrons and holes between the quantum dots. Then, the quantum dot layer 40 is cleaned by the cleaning liquids 41 and 42 supplied from the cleaning apparatuses 40 and 50.

다음으로, 도 1 및 도 4에 도시한 바와 같이, 양자점층(40) 위에 원자층 증착법(Atomic Layer Deposition, ALD)으로 원자층(150)을 증착하여 양자점층(140)의 특성을 변화시킨다(S30). 이러한 원자층(150)은 부도체이고, 황화납(PbS) 양자점의 납(pb)의 위치에 치환가능한 물질이어야 한다. 비정질 알루미나(Al2O3)가 원자층(150)의 대표적인 예에 해당한다. Next, as shown in FIGS. 1 and 4, the atomic layer 150 is deposited on the quantum dot layer 40 by atomic layer deposition (ALD) to change the characteristics of the quantum dot layer 140 S30). The atomic layer 150 is an insulator and should be a substitutable material at the position of lead (pb) of the lead sulfide (PbS) quantum dot. Amorphous alumina (Al 2 O 3 ) corresponds to a representative example of the atomic layer 150.

황화납(PbS)으로 이루어진 양자점층(140)은 납(Pb)과 황(S)이 공유 결합을 이루고 있으며, 원자층 증착법을 이용하여 납(pb)의 위치에 다른 원소를 치환시킬 수 있다. 본 발명의 일 실시예에 따른 양자점 트랜지스터의 제조 방법에서는 원자층(150)으로 비정질 알루미나(Al2O3)를 사용하므로 납(pb)의 위치에 알루미늄(Al)을 치환시킬 수 있다. The quantum dot layer 140 made of lead sulfide (PbS) has a covalent bond to lead (Pb) and sulfur (S), and other elements can be substituted for the position of lead (pb) by atomic layer deposition. In the method of manufacturing a quantum dot transistor according to an embodiment of the present invention, since amorphous alumina (Al 2 O 3 ) is used as the atomic layer 150, aluminum (Al) may be substituted for the position of lead (pb).

황화납(PbS)으로 이루어진 양자점층(140)은 대부분 다수 운반자가 정공인 p형 반도체 특성을 나타내나, 원자층 증착법을 이용하여 양자점층(140)에 비정질 알루미나(Al2O3)를 증착한 경우에는 알루미나가 양자점층(140)의 바닥까지 침투하여 납(pb)의 위치에 알루미늄(Al)을 치환시킬 수 있다. 치환된 알루미늄(Al)은 전자 운반자의 역할을 하므로 양자점층(140)의 특성을 변화시켜 다극성(ambipolar) 반도체 특성을 가지게 된다.The quantum dot layer 140 made of lead sulfide (PbS) exhibits a p-type semiconductor characteristic in which a majority of carriers are holes, but amorphous alumina (Al 2 O 3 ) is deposited on the quantum dot layer 140 using atomic layer deposition , Alumina may penetrate to the bottom of the quantum dot layer 140 to replace aluminum (Al) at the position of lead (pb). Since the substituted aluminum (Al) acts as a electron transporting material, the characteristics of the quantum dot layer 140 are changed to have ambipolar semiconductor characteristics.

도 5는 본 발명의 일 실시예에 따른 양자점 트랜지스터의 제조 방법에서, 양자점층 위에 비정질 알루미나를 증착하기 전의 양자점 트랜지스터의 게이트 전압에 따른 소스 드레인 전류의 특성 곡선(A)과, 양자점층 위에 비정질 알루미나를 증착한 후의 양자점 트랜지스터의 게이트 전압에 따른 소스 드레인 전류의 특성 곡선(B)을 나타낸 그래프이다.FIG. 5 is a graph showing a characteristic curve (A) of a source drain current according to a gate voltage of a quantum dot transistor before deposition of amorphous alumina on the quantum dot layer in the method of manufacturing a quantum dot transistor according to an embodiment of the present invention, (B) of the source-drain current according to the gate voltage of the quantum-dot transistor after the deposition of the source-drain current.

도 5에 도시한 바와 같이, 양자점층(140) 위에 비정질 알루미나를 증착하기 전의 양자점 트랜지스터의 게이트 전압(Vbg)에 따른 소스 드레인 전류(Ids)의 특성 곡선(A)은 게이트 전압(Vbg)을 10V에서 감소시킴에 따라 턴 온(turn on)되므로 p형 반도체 특성을 나타냄을 알 수 있다. 그러나, 양자점층(140) 위에 비정질 알루미나를 증착한 후의 양자점 트랜지스터의 게이트 전압(Vbg)에 따른 소스 드레인 전류(Ids)의 특성 곡선(B)은 게이트 전압(Vbg)을 10V에서 감소시킴에 따라 턴 온(turn on)되어 p형 반도체 특성을 나타낼 뿐 아니라 게이트 전압(Vbg)을 10V에서 증가시킴에 따라서도 턴 온(turn on)되어 n형 반도체 특성을 나타내므로 다극성(ambipolar) 반도체 특성을 가짐을 알 수 있다.5, the characteristic curve A of the source-drain current Ids according to the gate voltage Vbg of the quantum-dot transistor before depositing the amorphous alumina on the quantum dot layer 140 is obtained by setting the gate voltage Vbg to 10 V Type semiconductor characteristics because it turns on according to the decrease in the resistance value of the p-type semiconductor. However, the characteristic curve B of the source-drain current Ids according to the gate voltage Vbg of the quantum-dot transistor after depositing the amorphous alumina on the quantum dot layer 140 decreases as the gate voltage Vbg is reduced to 10 V, The semiconductor layer is turned on to exhibit the p-type semiconductor characteristics and turned on due to the increase of the gate voltage (Vbg) at 10 V, thereby exhibiting an n-type semiconductor characteristic, thereby having an ambipolar semiconductor characteristic .

이러한 원자층 증착법의 공정 시간을 조절하여 알루미늄이 양자점층(140)에 침투하는 깊이를 조절하여 원자층(150)에 의한 특성 변화 정도를 조절할 수 있다. 또한, 원자층 증착법의 횟수를 조절하여 원자층(150)에 의한 특성 변화 정도를 조절할 수 있다. 또한, 원자층 증착법은 저온 공정이 가능하므로 양자점층(140)의 형태 및 특성을 그대로 유지할 수 있다. The depth of penetration of aluminum into the quantum dot layer 140 can be controlled by adjusting the process time of the atomic layer deposition method, thereby controlling the degree of characteristic change due to the atomic layer 150. In addition, the number of atomic layer deposition processes can be controlled to control the degree of characteristic change due to the atomic layer 150. In addition, since the atomic layer deposition can be performed at a low temperature, the shape and characteristics of the quantum dot layer 140 can be maintained.

또한, 원자층 증착법을 이용하여 양자점층(140)에 증착된 원자층(150)은 공기와 양자점층(140)의 접촉을 차단하므로 양자점층(140)의 산화를 방지할 수 있다.In addition, the atomic layer 150 deposited on the quantum dot layer 140 using the atomic layer deposition method prevents contact between the air and the quantum dot layer 140, thereby preventing oxidation of the quantum dot layer 140.

도 6은 본 발명의 일 실시예에 따른 양자점 트랜지스터의 제조 방법으로 제조된 양자점 트랜지스터의 게이트 전압에 따른 소스 드레인 전류의 특성 곡선을 나타낸 그래프로서, 양자점층 위에 비정질 알루미나를 증착한 직후의 특성 곡선(C), 비정질 알루미나를 증착하고 4일이 지난 후의 특성 곡선(D), 그리고 비정질 알루미나를 증착하고 64일이 지난 후의 특성 곡선(E)을 나타낸 그래프이다.FIG. 6 is a graph showing a characteristic curve of a source drain current according to a gate voltage of a quantum-dot transistor manufactured by the method of manufacturing a quantum-dot transistor according to an embodiment of the present invention. FIG. 6 is a graph showing a characteristic curve immediately after deposition of amorphous alumina on the quantum- C), a characteristic curve (D) after 4 days of deposition of amorphous alumina, and a characteristic curve (E) after 64 days of deposition of amorphous alumina.

도 6에 도시한 바와 같이, 양자점 트랜지스터의 다극성(ambipolar) 반도체 특성은 대기 중에서 시간이 지나도 그대로 유지됨을 알 수 있다. 따라서, 본 발명의 일 실시예에 따른 양자점 트랜지스터의 제조 방법으로 제조된 양자점 트랜지스터는 원자층이 공기와 양자점층의 접촉을 차단하므로 양자점층의 산화를 방지할 수 있어 대기 중에서 안정적이다. As shown in FIG. 6, it can be seen that the ambipolar semiconductor characteristics of the quantum-dot transistor are maintained in the atmosphere over time. Therefore, the quantum dot transistor manufactured by the method of manufacturing a quantum dot transistor according to an embodiment of the present invention can prevent oxidation of the quantum dot layer because the atomic layer blocks contact between air and the quantum dot layer, and is stable in the atmosphere.

한편, 상기 실시예에서는 실리콘 기판(110)을 게이트 전극으로 사용하는 백 게이트(back gate) 구조를 사용하였으나, 여기에 한정되는 것은 아니며, 원자층(150) 위에 별도의 게이트 전극을 형성하는 탑 게이트(top gate) 구조도 가능하다. Although the back gate structure using the silicon substrate 110 as a gate electrode is used in the above embodiment, the present invention is not limited thereto. (top gate) structure is also possible.

탑 게이트 구조의 양자점 트랜지스터의 경우 게이트 전극을 소스 전극(132)과 드레인 전극(133) 사이에 위치하도록 정렬하며, 원자층(150)이 게이트 전극과 소스 전극(132) 및 드레인 전극(133) 사이의 유전층 역할을 하게 된다. In the case of a quantum dot transistor having a top gate structure, the gate electrode is arranged to be positioned between the source electrode 132 and the drain electrode 133, and the atomic layer 150 is arranged between the gate electrode and the source electrode 132 and the drain electrode 133 As a dielectric layer.

본 발명을 앞서 기재한 바에 따라 바람직한 실시예를 통해 설명하였지만, 본 발명은 이에 한정되지 않으며 다음에 기재하는 특허청구범위의 개념과 범위를 벗어나지 않는 한, 다양한 수정 및 변형이 가능하다는 것을 본 발명이 속하는 기술 분야에 종사하는 자들은 쉽게 이해할 것이다.While the invention has been shown and described with reference to certain preferred embodiments thereof, it will be understood by those skilled in the art that various changes and modifications may be made therein without departing from the spirit and scope of the following claims. Those who are engaged in the technology field will understand easily.

10: 스핀 코터 20: 양자점 용액 공급 장치
30: 제2 리간드 공급 장치 40, 50: 세척 장치
100: 전극 기판 110: 실리콘 기판
120: 실리콘 산화막 131: 게이트 전극
132: 소스 전극 133: 드레인 전극
140: 양자점층 150: 원자층10: spin coater 20: quantum dot solution supply device
30: Second ligand supply device 40, 50: Cleaning device
100: electrode substrate 110: silicon substrate
120: silicon oxide film 131: gate electrode
132: source electrode 133: drain electrode
140: quantum dot layer 150: atom layer

Claims (9)

전극 기판을 형성하는 단계,
상기 전극 기판 위에 양자점 및 상기 양자점을 보호하는 제1 리간드를 포함하는 양자점 용액을 도포하여 양자점층을 형성하는 단계,
상기 양자점층에 제2 리간드를 공급하여 상기 제1 리간드를 상기 제1 리간드보다 길이가 짧은 제2 리간드로 치환하는 단계,
상기 제1 리간드가 상기 제2 리간드로 치환된 상기 양자점층을 세척액으로 세척하는 단계, 그리고,
상기 양자점층 위에 원자층 증착법으로 원자층을 증착하는 단계
를 포함하고,
상기 원자층은 비정질 알루미나(Al2O3)를 포함하는 양자점 트랜지스터의 제조 방법.Forming an electrode substrate,
Forming a quantum dot layer on the electrode substrate by applying a quantum dot solution including quantum dots and a first ligand for protecting the quantum dots,
Supplying a second ligand to the quantum dot layer to replace the first ligand with a second ligand having a shorter length than the first ligand,
Washing the quantum dot layer in which the first ligand is substituted with the second ligand with a washing solution,
Depositing an atomic layer on the quantum dot layer by atomic layer deposition
Lt; / RTI >
Wherein the atomic layer comprises amorphous alumina (Al 2 O 3 ). 제1항에서,
상기 양자점은 황화납(PbS) 양자점을 포함하는 양자점 트랜지스터의 제조 방법.The method of claim 1,
Wherein the quantum dot comprises a lead sulfide (PbS) quantum dot. 삭제delete 삭제delete 제1항에서,
상기 전극 기판을 형성하는 단계는
실리콘 기판 위에 실리콘 산화막을 형성하는 단계,
상기 실리콘 산화막 위에 소스 전극 및 드레인 전극을 서로 이격하여 형성하는 단계
를 포함하는 양자점 트랜지스터의 제조 방법.The method of claim 1,
The step of forming the electrode substrate
Forming a silicon oxide film on the silicon substrate,
Forming a source electrode and a drain electrode on the silicon oxide film,
Lt; / RTI > 제5항에서,
상기 실리콘 기판을 도핑하여 상기 실리콘 기판을 게이트 전극으로 이용하는 단계를 더 포함하는 양자점 트랜지스터의 제조방법.The method of claim 5,
And doping the silicon substrate to use the silicon substrate as a gate electrode. 제5항에서,
상기 원자층 위에 게이트 전극을 형성하는 단계를 더 포함하는 양자점 트랜지스터의 제조 방법.The method of claim 5,
And forming a gate electrode on the atomic layer. 제1항에서,
상기 원자층 증착법의 횟수를 조절하여 상기 원자층에 의한 특성 변화 정도를 조절하는 양자점 트랜지스터의 제조 방법.The method of claim 1,
Wherein the number of atomic layer deposition processes is controlled to control the degree of characteristic change due to the atomic layer. 제1항에서,
스핀 코팅 공정을 이용하여 상기 양자점 용액을 상기 전극 기판 위에 도포하는 양자점 트랜지스터의 제조 방법.The method of claim 1,
Wherein the quantum dot solution is applied onto the electrode substrate using a spin coating process.
KR1020140175928A 2014-12-09 2014-12-09 Manufacturing method of quantum dot transistor KR101642131B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140175928A KR101642131B1 (en) 2014-12-09 2014-12-09 Manufacturing method of quantum dot transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140175928A KR101642131B1 (en) 2014-12-09 2014-12-09 Manufacturing method of quantum dot transistor

Publications (2)

Publication Number Publication Date
KR20160069829A KR20160069829A (en) 2016-06-17
KR101642131B1 true KR101642131B1 (en) 2016-07-22

Family

ID=56343878

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140175928A KR101642131B1 (en) 2014-12-09 2014-12-09 Manufacturing method of quantum dot transistor

Country Status (1)

Country Link
KR (1) KR101642131B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10886437B2 (en) * 2016-11-03 2021-01-05 Lumileds Llc Devices and structures bonded by inorganic coating
CN113809273B (en) * 2021-08-25 2022-11-04 深圳市华星光电半导体显示技术有限公司 Quantum dot film manufacturing method and quantum dot substrate

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100346778B1 (en) * 1999-08-10 2002-08-01 한국전자통신연구원 Fabrication method for multi-junction single electron transistor by metal evaporation
KR101459718B1 (en) * 2013-03-18 2014-11-12 고려대학교 산학협력단 Color change film containing inorganic coating layer and polymer coating layer, and method for manufacturing thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090037120A (en) * 2007-10-11 2009-04-15 삼성전자주식회사 Nonvolatile memory device and method of fabricating the same
KR101963224B1 (en) * 2012-04-09 2019-03-29 삼성전자주식회사 Nanoparticle and method of preparing the same, solution including the nanoparticle, and nanoparticle film and method of preparing the film

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100346778B1 (en) * 1999-08-10 2002-08-01 한국전자통신연구원 Fabrication method for multi-junction single electron transistor by metal evaporation
KR101459718B1 (en) * 2013-03-18 2014-11-12 고려대학교 산학협력단 Color change film containing inorganic coating layer and polymer coating layer, and method for manufacturing thereof

Also Published As

Publication number Publication date
KR20160069829A (en) 2016-06-17

Similar Documents

Publication Publication Date Title
JP5562587B2 (en) Transistor
JP6898929B2 (en) Vertical field effect transistor structure with variable gate length and its manufacturing method
KR102325523B1 (en) Metal chalcogenide device and method for manufacturing same
US20070069209A1 (en) Transparent thin film transistor (TFT) and its method of manufacture
KR102402547B1 (en) Graphene electronic device having channel including graphene islands and methods of fabricating the same
Kim et al. Fabrication and electrical characteristics of dual-gate ZnO nanorod metal–oxide semiconductor field-effect transistors
US20120256168A1 (en) Semiconductor Devices And Methods Of Manufacturing The Same
JP6045049B2 (en) Organic field effect transistor and manufacturing method thereof
US11843057B2 (en) Oxide semiconductor transistor having dual gate structure and method of fabricating the same
US20100321279A1 (en) Transistor, electronic device including a transistor and methods of manufacturing the same
KR20130140002A (en) Metal oxide tft with improved stability
WO2015119385A1 (en) Thin-film transistor having active layer made of molybdenum disulfide, method for manufacturing same, and display device comprising same
KR102188398B1 (en) Method for manufacturing oxide semiconductor thin film transistor
KR20130093922A (en) Thin film transistor using liquid-phase process and method for fabricating the same
KR101642131B1 (en) Manufacturing method of quantum dot transistor
US9780228B2 (en) Oxide semiconductor device and method for manufacturing same
KR101147262B1 (en) Organic thin film transistor device and method for fabricating the same
KR101802054B1 (en) Oxide semiconductor thin film transistor and method for manufacturing thereof
JP2016062910A (en) Semiconductor device
KR20120084940A (en) Thin film transistor and manufacturing method thereof
KR20170015645A (en) Transistor and method for manufacturing thereof
KR20140018702A (en) Thin film transistor and method of manufacturing the same
US10978561B2 (en) Layer, multilevel element, method for fabricating multilevel element, and method for driving multilevel element
KR100658993B1 (en) Semiconductor nanorod surface-treated with organic material
EP2304802A1 (en) Semiconductor material

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant