KR101639018B1 - Apparatus for protecting electric double layer capacitor module - Google Patents

Apparatus for protecting electric double layer capacitor module Download PDF

Info

Publication number
KR101639018B1
KR101639018B1 KR1020140048137A KR20140048137A KR101639018B1 KR 101639018 B1 KR101639018 B1 KR 101639018B1 KR 1020140048137 A KR1020140048137 A KR 1020140048137A KR 20140048137 A KR20140048137 A KR 20140048137A KR 101639018 B1 KR101639018 B1 KR 101639018B1
Authority
KR
South Korea
Prior art keywords
reference voltage
voltage
edlc
resistor
line
Prior art date
Application number
KR1020140048137A
Other languages
Korean (ko)
Other versions
KR20150121921A (en
Inventor
안신영
박종온
이영훈
Original Assignee
삼화전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼화전기주식회사 filed Critical 삼화전기주식회사
Priority to KR1020140048137A priority Critical patent/KR101639018B1/en
Publication of KR20150121921A publication Critical patent/KR20150121921A/en
Application granted granted Critical
Publication of KR101639018B1 publication Critical patent/KR101639018B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/00302—Overcharge protection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0047—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with monitoring or indicating devices or circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/007—Regulation of charging or discharging current or voltage
    • H02J7/00712—Regulation of charging or discharging current or voltage the cycle being controlled or terminated in response to electric parameters
    • H02J7/007182—Regulation of charging or discharging current or voltage the cycle being controlled or terminated in response to electric parameters in response to battery voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J2207/00—Indexing scheme relating to details of circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J2207/50—Charging of capacitors, supercapacitors, ultra-capacitors or double layer capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Protection Of Static Devices (AREA)

Abstract

본 발명은 EDLC 모듈을 구성하는 각각의 EDLC를 정격전압보다 낮거나 높은 서로 다른 전압으로 EDLC가 과충전되는 것을 보호할 수 있는 EDLC 모듈의 보호회로 장치에 관한 것으로, 하나 이상의 EDLC가 서로 직렬로 연결되는 EDLC 모듈과; 하나 이상의 EDLC의 양극에 각각 연결되는 하나 이상의 제1선로와; 하나 이상의 EDLC의 음극에 각각 연결되는 하나 이상의 제2선로와; 하나 이상의 제1선로와 하나 이상의 제2선로에 각각 연결되어 하나 이상의 EDLC와 각각 병렬로 배치되며, 각각의 EDLC의 충전전압을 감지하여 충전전압이 제1 기준전압보다 크면 EDLC에 충전된 전압을 방전시키는 하나 이상의 제1 기준전압 보호회로와; 하나 이상의 제1선로와 하나 이상의 제2선로에 각각 연결되어 하나 이상의 EDLC와 각각 병렬로 배치되며, 각각의 EDLC의 충전전압을 감지하여 충전전압이 제1 기준전압보다 큰 제2 기준전압보다 크면 EDLC에 충전된 전압을 방전시키는 하나 이상의 제2 기준전압 보호회로로 구성되는 것을특징으로 한다.The present invention relates to a protection circuit device of an EDLC module capable of protecting an EDLC from overcharging each EDLC constituting an EDLC module to a different voltage lower than or higher than a rated voltage, wherein one or more EDLCs are connected in series An EDLC module; One or more first lines respectively connected to the anodes of one or more EDLCs; One or more second lines respectively connected to cathodes of one or more EDLCs; The EDLC is connected to one or more first lines and one or more second lines and is arranged in parallel with one or more EDLCs. When the charging voltage of each EDLC is greater than a first reference voltage, At least one first reference voltage protection circuit; The EDLC is connected to one or more first lines and one or more second lines and is arranged in parallel with one or more EDLCs. When the charging voltage of each EDLC is sensed and the charging voltage is greater than a second reference voltage, And at least one second reference voltage protection circuit for discharging the charged voltage.

Description

EDLC 모듈의 보호회로 장치{Apparatus for protecting electric double layer capacitor module}[0001] The present invention relates to a protection circuit of an EDLC module,

본 발명은 EDLC 모듈의 보호회로 장치에 관한 것으로, 특히 EDLC 모듈을 구성하는 각각의 EDLC를 정격전압보다 낮거나 높은 서로 다른 전압으로 EDLC가 과충전되는 것을 보호할 수 있는 EDLC 모듈의 보호회로 장치에 관한 것이다.The present invention relates to a protection circuit device of an EDLC module, and more particularly to a protection circuit device of an EDLC module capable of protecting an EDLC from overcharging each EDLC constituting an EDLC module to different voltages lower or higher than a rated voltage will be.

전기 이중층 커패시터(Electric Double Layer Capacitor: 이하, EDLC로 약칭함)는 가역성이 있는 물리 흡착현상에 의해 전기 에너지를 저장함에 의해 충방전을 반복하더라도 수명에 미치는 영향이 적으며, 스마트폰, 하이브리드 자동차, 전기자동차나 태양광 발전에 적용되는 에너지 저장장치 분야에 적용되고 있다. EDLC는 정전용량은 수백 내지 수천 F(Farad)로 크지만 정격전압이 낮아 다수개의 EDLC를 직렬로 연결하여 높은 정격전압을 구현하고 있으며, 이를 위해 EDLC는 모듈형태로 조립되어 사용된다. Electric Double Layer Capacitor (hereinafter abbreviated as EDLC) has a small effect on the lifetime even if charging / discharging is repeated by storing electrical energy by reversible physical adsorption phenomenon, and there is little influence on life span of smart phone, It is applied to energy storage devices applied to electric vehicles and solar power generation. The EDLC has a large capacitance of several hundreds to several thousand F (Farad), but the rated voltage is low. Thus, a plurality of EDLCs are connected in series to realize a high rated voltage. For this purpose, the EDLC is assembled and used as a module.

한국등록특허 제0977416호(특허문헌 1)는 모듈형 EDLC에 관한 것으로, EDLC인 다수개의 권취소자와 절연성 포장재로 이루어진다. 다수개의 권취소자는 서로 PCB 기판(Printed Circuit Board) 접속을 통해 직렬 연결되며, 각각 두 개의 전극소자와, 상기 두 개의 전극소자의 사이에 개재된 전해지를 포함하여 와인딩된 형태를 이루어도록 형성된다. 와인딩된 형태의 권취소자는 와인딩된 형태가 유지되도록 둘레에 풀림방지수단이 형성된다. 절연성 포장재는 권취소자와 PCB 기판이 포장되도록 형성되며, 합성수지재나 섬유재의 재질이 사용된다. Korean Patent No. 0977416 (Patent Document 1) relates to a modular EDLC, which is made up of a plurality of EDLC wound elements and an insulating packaging material. The plurality of winding revolvers are serially connected to each other through a printed circuit board (PCB) connection, and are formed to have a winding shape including two electrode elements and an electrolytic sheet interposed between the two electrode elements. The winding-type canceller is formed with a loosening preventing means around its periphery so that the wound form is maintained. The insulating packaging material is formed to wrap the winding element and the PCB substrate, and a synthetic resin material or a fiber material is used.

특허문헌 1과 같은 EDLC 모듈은 다수개의 EDLC이 서로 직렬 연결되어 이루어지며, 각각은 허용 동작 전압 범위 내에서 동작해야 EDLC 모듈이 전체적으로 정상동작을 수행한다. EDLC 모듈에서 하나의 단위 셀로 사용되는 각각의 EDLC은 용량 편차나 누설 전류 편차 등에 의해 정격전압이 불균일할 수 있다. In the EDLC module as in Patent Document 1, a plurality of EDLCs are connected in series to each other, and each of the EDLCs operates within an allowable operating voltage range, so that the EDLC module performs a normal operation as a whole. Each EDLC used as one unit cell in the EDLC module may have a different rated voltage due to capacitance deviation or leakage current deviation.

EDLC 모듈의 정격전압은 다수개의 EDLC의 정격전압의 합으로 이루어지나 각각 EDLC이 용량 편차나 누설 전류 편차로 인해 일부 EDLC는 정격전압에 비하여 낮은 전압이 인가되어야 하나 정격전압을 초과하는 높은 전압이 인가될 수 있다. EDLC는 정격전압 보다 높은 전압이 인가되는 경우에 손상되어 수명이 단축되거나 파괴됨으로써 EDLC 모듈 제품의 신뢰성을 저하시킬 수 있는 문제점이 있다. The rated voltage of the EDLC module is the sum of the rated voltages of a plurality of EDLCs. However, due to the capacity deviation or leakage current deviation of each EDLC, some EDLC should be applied a lower voltage than the rated voltage but a high voltage exceeding the rated voltage is applied . The EDLC may be damaged when a voltage higher than the rated voltage is applied, shortening or destroying the life of the EDLC, which may deteriorate the reliability of the EDLC module product.

특허문헌 1: 한국등록특허 제0977416호(등록일: 2010.08.17)Patent Document 1: Korean Patent No. 0977416 (Registered on August 17, 2010)

본 발명의 목적은 전술한 문제점을 해결하기 위한 것으로, EDLC 모듈을 구성하는 각각의 EDLC를 정격전압보다 낮거나 높은 서로 다른 전압으로 EDLC가 과충전되는 것을 보호할 수 있는 EDLC 모듈의 보호회로 장치를 제공함에 있다.An object of the present invention is to provide a protection circuit device of an EDLC module capable of protecting an EDLC from overcharging each EDLC constituting an EDLC module with different voltages lower or higher than a rated voltage .

본 발명의 다른 목적은 EDLC 모듈을 구성하는 각각의 EDLC를 정격전압보다 낮거나 높은 서로 다른 전압으로 EDLC가 과충전되는 것을 보호할 수 있도록 함으로써 EDLC 모듈 제품의 신뢰선을 개선시킬 수 있는 EDLC 모듈의 보호회로 장치를 제공함에 있다.Another object of the present invention is to provide an EDLC module which can improve the reliability of an EDLC module product by protecting each EDLC constituting the EDLC module from overcharging the EDLC with different voltages lower or higher than the rated voltage Circuit device.

본 발명의 또 다른 목적은 EDLC를 정격전압보다 낮거나 높은 서로 다른 전압에 의한 오류를 각각 EDLC 모듈의 운영자게 인식할 수 있도록 표시할 수 있도록 함으로써 EDLC 모듈 제품의 유지보수를 용이하게 할 수 있는 EDLC 모듈의 보호회로 장치를 제공함에 있다.It is another object of the present invention to provide an EDLC module capable of displaying an error of an EDLC module by a different voltage lower or higher than a rated voltage to be recognized by an operator of the EDLC module, And a protective circuit device for the module.

본 발명의 EDLC 모듈의 보호회로 장치는 하나 이상의 EDLC가 서로 직렬로 연결되는 EDLC 모듈과; 상기 하나 이상의 EDLC의 양극에 각각 연결되는 하나 이상의 제1선로와; 상기 하나 이상의 EDLC의 음극에 각각 연결되는 하나 이상의 제2선로와; 상기 하나 이상의 제1선로와 상기 하나 이상의 제2선로에 각각 연결되어 상기 하나 이상의 EDLC와 각각 병렬로 배치되며, 각각의 EDLC의 충전전압을 감지하여 충전전압이 제1 기준전압보다 크면 EDLC에 충전된 전압을 방전시키는 하나 이상의 제1 기준전압 보호회로와; 상기 하나 이상의 제1선로와 상기 하나 이상의 제2선로에 각각 연결되어 상기 하나 이상의 EDLC와 각각 병렬로 배치되며, 각각의 EDLC의 충전전압을 감지하여 충전전압이 상기 제1 기준전압보다 큰 제2 기준전압보다 크면 EDLC에 충전된 전압을 방전시키는 하나 이상의 제2 기준전압 보호회로로 구성되며, 상기 제1 기준전압은 EDLC의 정격전압보다 낮으며, 상기 제2 기준전압은 EDLC의 정격전압과 같거나 큰 것을 특징으로 한다.A protection circuit device of an EDLC module of the present invention includes an EDLC module in which one or more EDLCs are connected in series with each other; One or more first lines respectively connected to the anodes of the one or more EDLCs; One or more second lines respectively connected to the cathodes of the one or more EDLCs; The EDLC is connected to the at least one first line and the at least one second line, and is arranged in parallel with the at least one EDLC. When the charge voltage of each EDLC is greater than a first reference voltage, At least one first reference voltage protection circuit for discharging the voltage; A first line connected to the at least one first line and the at least one second line and arranged in parallel with the at least one EDLC, And the second reference voltage is lower than the rated voltage of the EDLC, and the second reference voltage is equal to or higher than the rated voltage of the EDLC It is characterized by large.

본 발명의 EDLC 모듈의 보호회로 장치는 EDLC 모듈을 구성하는 각각의 EDLC를 정격전압보다 낮거나 높은 서로 다른 전압으로 EDLC가 과충전되는 것을 보호할 수 있는 이점이 있고, EEDLC를 정격전압보다 낮거나 높은 서로 다른 전압으로 EDLC가 과충전되는 것을 보호할 수 있도록 함으로써 EDLC 모듈 제품의 신뢰선을 개선시킬 수 있는 이점이 있으며, EDLC를 정격전압보다 낮거나 높은 서로 다른 전압에 의한 오류를 각각 EDLC 모듈의 운영자게 인식할 수 있도록 표시할 수 있도록 함으로써 EDLC 모듈 제품의 유지보수를 용이하게 할 수 있는 이점이 있다.The protection circuit device of the EDLC module of the present invention has an advantage that each EDLC constituting the EDLC module can protect the EDLC from being overcharged to a different voltage lower than or higher than the rated voltage and the EEDLC can be prevented from being overcharged It is advantageous to improve the reliability of the EDLC module product by protecting the overcharge of the EDLC with different voltages, and it is possible to prevent the error caused by the different voltage of the EDLC from being lower or higher than the rated voltage to the operator of the EDLC module It is advantageous that the maintenance of the EDLC module product can be facilitated.

도 1은 본 발명의 EDLC 모듈의 보호회로 장치의 구성을 나타낸 블럭도.
도 2는 도 1에 도시된 제1 및 제2전압레벨 보호회로의 구성을 상세히 나타낸 회로도,
도 3은 도 2에 도시된 제1 및 제2전압레벨 감지기의 구성을 상세히 나타낸 회로도.1 is a block diagram showing a configuration of a protection circuit device of an EDLC module of the present invention.
FIG. 2 is a circuit diagram showing a detailed configuration of the first and second voltage level protection circuits shown in FIG. 1,
FIG. 3 is a circuit diagram showing details of the configuration of the first and second voltage level sensors shown in FIG. 2. FIG.

이하, 본 발명의 EDLC 모듈의 보호회로 장치의 실시예를 첨부된 도면을 참조하여 설명하면 다음과 같다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of a protective circuit device of an EDLC module according to the present invention will be described with reference to the accompanying drawings.

도 1 및 도 2에서와 같이 본 발명의 EDLC 모듈의 보호회로 장치는 EDLC 모듈(110)과, 하나 이상의 제1선로(VDL), 하나 이상의 제2선로(VSL) 및 하나 이상의 제2 기준전압 보호회로(130)로 구성된다. 1 and 2, a protection circuit device of an EDLC module of the present invention includes an EDLC module 110, at least one first line VDL, at least one second line VSL, and at least one second reference voltage protection Circuit 130 as shown in FIG.

EDLC 모듈(110)은 하나 이상의 EDLC(111)가 서로 직렬로 연결되고, 하나 이상의 제1선로(VDL)는 각각 EDLC(111)의 양극에 연결된다. 하나 이상의 제2선로(VSL)는 각각 EDLC(111)의 음극에 연결된다. 하나 이상의 제1 기준전압 보호회로(120)는 각각 제1선로(VDL)와 제2선로(VSL)에 연결되어 EDLC(111)와 병렬로 배치되며, 각각은 EDLC(111)의 충전전압(VDD)을 감지하여 충전전압(VDD)이 제1 기준전압보다 크면 EDLC(111)에 충전된 전압을 방전시킨다. 하나 이상의 제2 기준전압 보호회로(130)는 각각 제1선로(VDL)와 제2선로(VSL)에 연결되어 EDLC(111)와 병렬로 배치되며, 각각은 EDLC(111)의 충전전압(VDD)을 감지하여 충전전압(VDD)이 제1 기준전압보다 큰 제2 기준전압보다 크면 EDLC(111)에 충전된 전압을 방전시킨다. 여기서, 제1 기준전압은 EDLC(111)의 정격전압보다 낮으며, 제2 기준전압은 EDLC(111)의 정격전압과 같거나 크도록 설정된다.In the EDLC module 110, one or more EDLCs 111 are connected in series with each other, and one or more first lines VDL are connected to the anodes of the EDLCs 111, respectively. One or more second lines VSL are connected to the cathodes of the EDLC 111, respectively. The at least one first reference voltage protection circuit 120 is connected to the first line VDL and the second line VSL in parallel with the EDLC 111, And discharges the voltage charged in the EDLC 111 if the charging voltage VDD is greater than the first reference voltage. One or more second reference voltage protection circuits 130 are connected to the first line VDL and the second line VSL in parallel with the EDLC 111, And discharges the voltage charged in the EDLC 111 if the charging voltage VDD is greater than the second reference voltage which is larger than the first reference voltage. Here, the first reference voltage is set to be lower than the rated voltage of the EDLC 111, and the second reference voltage is set to be equal to or greater than the rated voltage of the EDLC 111.

상기 구성을 갖는 본 발명의 EDLC 모듈의 보호회로 장치의 구성을 보다 상세히 설명하면 다음과 같다. The configuration of the protection circuit device of the EDLC module of the present invention having the above-described configuration will be described in more detail as follows.

EDLC 모듈(110)은 도 1에서와 같이 하나 이상의 EDLC(111)가 서로 직렬로 연결되어 하나 이상의 EDLC(111)의 정격전압의 총합 이상의 전압(VTT)로 충전되거나 방전된다. 이러한 EDLC 모듈(110)을 구성하는 하나 이상의 EDLC(111)는 각각 정격전압이 2.7V인 것이 사용되고, 양극(+)에 제1선로(VDL)가 연결되며, 음극(-)에 제2선로(VSL)가 연결된다. 1, the EDLC module 110 is connected to one or more EDLCs 111 in series and charged or discharged to a voltage VTT equal to or greater than the sum of the rated voltages of one or more EDLCs 111. [ One or more EDLCs 111 constituting the EDLC module 110 each have a rated voltage of 2.7 V and are connected to a first line VDL and a second line VDL, VSL) are connected.

제1 기준전압 보호회로(120)와 제2 기준전압 보호회로(130)는 각각 도 2에서와 같이 전압레벨 감지기(U1,U2), N채널 모스(MOS) 트랜지스터(Q1,Q2), 방전소자(121,131) 및 기준전압 가변부(122,132)로 구성된다.The first reference voltage protection circuit 120 and the second reference voltage protection circuit 130 are connected to the voltage level detectors U1 and U2, the N-channel MOS transistors Q1 and Q2, (121, 131) and reference voltage varying parts (122, 132).

전압레벨 감지기(U1,U2)는 제1선로(VDL)와 제2선로(VSL)에 각각 연결되어 EDLC(111)와 병렬로 배치되며, EDLC(111)의 충전전압(VDD)을 감지하여 충전전압(VDD)이 미리 설정된 제1 기준전압이나 제2 기준전압보다 크면 액티브 로우(active low)신호를 출력한다. N채널 모스 트랜지스터(Q1,Q2)는 제1선로(VDL)와 제2선로(VSL)에 각각 연결되어 전압레벨 감지기로부터 액티브 로우신호가 출력되면 이를 수신받아 턴온(turn on)된다. The voltage level detectors U1 and U2 are connected to the first line VDL and the second line VSL and are arranged in parallel with the EDLC 111. The voltage level detectors U1 and U2 detect the charging voltage VDD of the EDLC 111, And outputs an active low signal if the voltage VDD is greater than a predetermined first reference voltage or a second reference voltage. The N-channel MOS transistors Q1 and Q2 are connected to the first line VDL and the second line VSL, respectively, and when an active low signal is output from the voltage level sensor, the N channel MOS transistors Q1 and Q2 are turned on.

방전소자(121,131)는 도 2에서와 같이 N채널 모스 트랜지스터(Q1,Q2)의 턴온에 의해 EDLC(111)의 충전전압(VDD)을 제2선로(VSL)로 방전시키며, 제1 기준전압 보호회로(120)와 제2 기준전압 보호회로(130)에 각각 구비된다.The discharging elements 121 and 131 discharge the charging voltage VDD of the EDLC 111 to the second line VSL by turning on the N-channel MOS transistors Q1 and Q2 as shown in FIG. 2, Circuit 120 and the second reference voltage protection circuit 130, respectively.

제1 기준전압 보호회로(120)에 구비된 방전소자(121)는 하나의 고정 저항(R1)으로 이루어지고, 제2 기준전압 보호회로(130)에 구비된 방전소자(131)는 하나 이상의 고정 저항(R3)으로 이루어지며, 하나의 고정 저항(R1)의 저항값은 하나 이상의 고정 저항(R3)의 전체 저항값(R3)보다 작도록 설정된다. The discharge element 121 provided in the first reference voltage protection circuit 120 is composed of one fixed resistor R1 and the discharge element 131 provided in the second reference voltage protection circuit 130 is fixed by one or more fixed And the resistor R3 is set such that the resistance value of one fixed resistor R1 is smaller than the total resistance value R3 of one or more fixed resistors R3.

즉, 제1 기준전압 보호회로(120)에 구비된 방전소자(121)는 하나의 고정 저항(R1)으로 이루어져 하나 이상의 EDLC(111) 중 정격전압보다 낮은 충전전압(VDD)으로 충전되어 사용되는 경우에 이 충전전압(VDD)보다 높은 전압으로 충전되는 경우에 이를 N채널 모스 트랜지스터(Q1)의 턴온에 의해 제2선로(VSL)와 연결되어 과전압을 방전시킨다. 제2 기준전압 보호회로(130)에 구비된 방전소자(131)는 방전소자(121)의 저항값보다 높은 저항값을 갖도록 하나 이상의 고정 저항(R3)으로 이루어져, 정격전압과 같거나 높은 전압 즉, 정격전압 이상의 충전전압(VDD)으로 충전되는 과전압을 N채널 모스(MOS) 트랜지스터(Q2)의 턴온에 제2선로(VSL)와 연결되어 과전압을 방전시킨다. 여기서, N채널 모스 트랜지스터(Q1,Q2)는 N채널 모스 전계효과 트랜지스터가 사용된다. That is, the discharge element 121 provided in the first reference voltage protection circuit 120 is formed of one fixed resistor R1 and charged to a charging voltage VDD lower than the rated voltage of the one or more EDLCs 111, Channel MOS transistor Q1 is charged with a voltage higher than the charging voltage VDD, it is connected to the second line VSL by turning on the N-channel MOS transistor Q1 to discharge the overvoltage. The discharge element 131 provided in the second reference voltage protection circuit 130 is composed of one or more fixed resistors R3 so as to have a resistance value higher than the resistance value of the discharge element 121, An overvoltage charged to a charging voltage (VDD) higher than the rated voltage is connected to the second line (VSL) at the turn-on of the N-channel MOS transistor (Q2) to discharge the overvoltage. Here, an N-channel MOS field effect transistor is used for the N-channel MOS transistors Q1 and Q2.

기준전압 가변부(122,132)는 도 2에서와 같이 제1선로(VDL)와 제2선로(VSL)에 각각 연결되어 EDLC(111)와 병렬로 배치되며, 전압레벨 감지기(U1,U2)에 설정된 제1 기준전압이나 제2 기준전압의 전압레벨을 가변시키다. The reference voltage variable units 122 and 132 are connected to the first line VDL and the second line VSL in parallel with the EDLC 111 as shown in FIG. 2, and are connected to the voltage level detectors U1 and U2 The voltage level of the first reference voltage or the second reference voltage is varied.

기준전압 가변부(122,132) 중 기준전압 가변부(122)는 제1가변저항(VR1), 제2가변저항(VR2) 및 커패시터(C1)로 이루어진다. The reference voltage changing unit 122 of the reference voltage changing units 122 and 132 includes a first variable resistor VR1, a second variable resistor VR2, and a capacitor C1.

제1가변저항(VR1)은 제1선로(VDL)에 연결되며, 제2가변저항(VR2)은 제1가변저항(VR1)과 제2선로(VSL)에 연결되어 제1가변저항(VR1)과 직렬로 배치된다. 서로 직렬로 배치된 제1가변저항(VR1)과 제2가변저항(VR2)은 전압레벨 감지기(U1)에 구비되는 비교기(COM)의 비반전단자(+)로 인가되는 제1 기준전압의 전압레벨을 가변시킨다. 여기서, 기준전압 가변부(122)에 구비되는 기준전압 가변부(122)에 제1가변저항(VR1)과 제2가변저항(VR2)이 사용되는 것은 제1 기준전압 보호회로(120)는 EDLC(111)가 정격전압 이하로 충전전압(VDD)으로 충전되어 사용되기 때문이다. 즉, 기준전압 가변부(122)는 제1가변저항(VR1)과 제2가변저항(VR2)이 사용됨으로 제1가변저항(VR1)과 제2가변저항(VR2)의 저항값을 임의의 설정하여 EDLC(111)가 정격전압 이하로 충전전압(VDD)으로 충전되어 사용되는 경우에 비교기(COM)의 비반전단자(+)로 인가되는 제1 기준전압의 전압레벨을 EDLC(111)의 충전전압(VDD)을 분압하여 용이하게 변경할 수 있다. The first variable resistor VR1 is connected to the first line VDL and the second variable resistor VR2 is connected to the first variable resistor VR1 and the second line VSL to form the first variable resistor VR1, Respectively. The first variable resistor VR1 and the second variable resistor VR2 arranged in series with each other are connected to the voltage of the first reference voltage applied to the non-inverting terminal (+) of the comparator COM provided in the voltage level detector U1 Change the level. The first variable resistor VR1 and the second variable resistor VR2 are used in the reference voltage varying unit 122 included in the reference voltage varying unit 122 because the first reference voltage protecting circuit 120 is an EDLC (111) is charged to a charging voltage (VDD) below the rated voltage and used. That is, since the first variable resistor VR1 and the second variable resistor VR2 are used as the reference voltage variable part 122, the resistance value of the first variable resistor VR1 and the second variable resistor VR2 can be set to any value The voltage level of the first reference voltage applied to the non-inverting terminal (+) of the comparator COM when the EDLC 111 is charged to the charging voltage VDD below the rated voltage is used to charge the EDLC 111 It can be easily changed by dividing the voltage VDD.

예를 들어, 기준전압 가변부(122)는 EDLC(111)의 정격전압이 2.7V인 상태에서 EDLC(111)가 2.0V로 충전되는 경우에 충전전압(VDD)이 2.0V 이상이 되는 경우에 이를 방전시키기 위해 제1가변저항(VR1)과 제2가변저항(VR2)의 각각의 저항값을 가변시켜 제1 기준전압의 전압레벨을 설정한다. 제1 기준전압의 전압레벨이 2.0V로 설정되는 경우에 기준전압 가변부(122)는 EDLC(111)에 2.0V로 충전되도록 2.0V 이상의 전압을 방전시킨다. 이와 같이 기준전압 가변부(122)는 제1가변저항(VR1)과 제2가변저항(VR2)의 각각의 저항값을 가변시켜 제1 기준전압의 전압레벨을 정격전압보다 낮은 2.1V, 2.0V, 1.9V 등으로 용이하게 변경하여 설정할 수 있다.For example, when the EDLC 111 is charged to 2.0V while the rated voltage of the EDLC 111 is 2.7V and the charging voltage VDD is 2.0V or more In order to discharge the first variable resistor VR1 and the second variable resistor VR2, the resistance value of each of the first variable resistor VR1 and the second variable resistor VR2 is varied to set the voltage level of the first reference voltage. When the voltage level of the first reference voltage is set to 2.0 V, the reference voltage varying unit 122 discharges a voltage of 2.0 V or more so as to be charged to 2.0 V by the EDLC 111. In this way, the reference voltage varying unit 122 varies the resistance value of each of the first variable resistor VR1 and the second variable resistor VR2 so that the voltage level of the first reference voltage is lowered to 2.1V, 2.0V , 1.9V, and so on.

기준전압 가변부(122)에 구비되는 커패시터(C1)는 제2가변저항(VR2)과 병렬로 연결되어 제1 기준전압이나 제2 기준전압에 포함되는 서지 잡음을 제거한다.The capacitor C1 provided in the reference voltage variable unit 122 is connected in parallel with the second variable resistor VR2 to remove surge noise included in the first reference voltage or the second reference voltage.

기준전압 가변부(122,132) 중 기준전압 가변부(132)는 제1고정저항(R4), 제2고정저항(R5) 및 커패시터(C2)로 이루어진다. The reference voltage variable part 132 of the reference voltage variable parts 122 and 132 includes a first fixed resistor R4, a second fixed resistor R5, and a capacitor C2.

제1고정저항(R4)은 제1선로(VDL)에 연결되며, 제2고정저항(R5)은 제1고정저항(R4)과 제2선로(VSL)에 연결되어 제1고정저항(R4)과 직렬로 배치된다. 서로 직렬로 연결되는 제1고정저항(R4)과 제2고정저항(R5)은 EDLC(111)의 충전전압(VDD)를 분압하여 제2 기준전압 보호회로(130)의 전압레벨 감지기(U2)에 구비되는 비교기(COM)의 비반전단자(+)로 인가되는 제2 기준전압의 전압레벨을 가변시킨다. 기준전압 가변부(132)는 EDLC(111)의 정격전압 이상으로 과충전되는 충전전압(VDD)과 비교하기 위해 제1고정저항(R4)과 제2고정저항(R5)이 사용되며, 제1고정저항(R4)과 제2고정저항(R5)은 충전전압(VDD)을 분압하여 전압레벨 감지기(U2)에 구비되는 비교기(COM)의 비반전단자(+)로 인가되는 제2 기준전압의 전압레벨을 EDLC(111)의 정격전압이상으로 설정함으로써 본 발명의 EDLC 모듈의 보호회로 장치의 제조원가를 절감할 수 있도록 한다. The first fixed resistor R4 is connected to the first line VDL and the second fixed resistor R5 is connected to the first fixed resistor R4 and the second line VSL to form a first fixed resistor R4, Respectively. The first fixed resistor R4 and the second fixed resistor R5 connected in series to each other divide the charge voltage VDD of the EDLC 111 and apply a voltage to the voltage level detector U2 of the second reference voltage protection circuit 130, The voltage level of the second reference voltage applied to the non-inverting terminal (+) of the comparator (COM) The first fixed resistor R4 and the second fixed resistor R5 are used for comparing the reference voltage variable part 132 with the charging voltage VDD which is overcharged to the rated voltage of the EDLC 111, The resistor R4 and the second fixed resistor R5 divide the charge voltage VDD and apply a voltage of a second reference voltage applied to the non-inverting terminal (+) of the comparator COM provided in the voltage level sensor U2 Level is set to be equal to or higher than the rated voltage of the EDLC 111, the manufacturing cost of the protection circuit device of the EDLC module of the present invention can be reduced.

기준전압 가변부(132)에 구비되는 커패시터(C2)는 제2고정저항(R5)과 병렬로 연결되어 제2 기준전압에 포함되는 서지 잡음을 제거한다.The capacitor C2 included in the reference voltage variable part 132 is connected in parallel with the second fixed resistor R5 to remove surge noise included in the second reference voltage.

EDLC 모듈의 보호회로 장치는 도 1 및 도 2에서와 같이 하나 이상의 제1레벨 오류표시부(140)와 하나 이상의 제2레벨 오류표시부(150)가 구비된다. As shown in FIGS. 1 and 2, the protective circuit device of the EDLC module includes at least one first level error indicator 140 and at least one second level error indicator 150.

하나 이상의 제1레벨 오류표시부(140)는 각각 제1저항(R6)과 제1발광다이오드(LED1)로 이루어진다. 제1저항(R6)은 제1 기준전압 보호회로(120)의 N채널 모스 트랜지스터(Q1)에 연결되어 전류를 제한하며, 제1발광다이오드(LED1)는 제1저항(R6)과 제2선로(VSL)에 연결되어 N채널 모스 트랜지스터(Q1)의 턴온에 의해 발광하여 정격전압 이하로 충전되는 EDLC(111)의 과충전 발생을 표시한다.The at least one first level error indicator 140 comprises a first resistor R6 and a first light emitting diode LED1. The first resistor R6 is connected to the N-channel MOS transistor Q1 of the first reference voltage protection circuit 120 to limit the current. The first light emitting diode LED1 is connected to the first resistor R6, Channel MOS transistor Q1 is turned on to indicate that overcharging of the EDLC 111 charged to below the rated voltage is caused by the turn-on of the N-channel MOS transistor Q1.

하나 이상의 제2레벨 오류표시부(150)는 각각 제2저항(R7)과 제2발광다이오드(LED2)로 이루어진다. 제2저항(R7)은 제2 기준전압 보호회로(130)의 N채널 모스 트랜지스터(Q2)에 연결되어 전류를 제한하며, 제2발광다이오드(LED2)는 제2저항(R7)과 제2선로(VSL)에 연결되어 N채널 모스 트랜지스터(Q2)의 턴온에 의해 발광하여 정격전압 이상으로 충전되는 EDLC(111)의 과충전 발생을 표시한다.The at least one second level error indicator 150 is comprised of a second resistor R7 and a second light emitting diode LED2. The second resistor R7 is connected to the N-channel MOS transistor Q2 of the second reference voltage protection circuit 130 to limit the current and the second light emitting diode LED2 is connected to the second resistor R7, Channel MOS transistor Q2 is turned on to indicate overcharging of the EDLC 111 which is charged to a voltage higher than the rated voltage by turning on the N-channel MOS transistor Q2.

이러한 하나 이상의 제1레벨 오류표시부(140)와 하나 이상의 제2레벨 오류표시부(150)는 각각 EDLC 모듈(110)을 구성하는 다수개의 EDLC(111)가 각각 정격전압 이하로 충전 시 과충전되거나 정격전압 이상으로 과충전되는 상태를 관리자에게 표시함으로써 EDLC 모듈(110)의 유지 보수를 용이하게 할 수 있도록 제공한다. The one or more first level error indicator 140 and the one or more second level error indicator 150 may be configured such that a plurality of EDLCs 111 constituting the EDLC module 110 are respectively overcharged when charged to below a rated voltage, The controller 110 displays the overcharged state to the manager so that the maintenance of the EDLC module 110 can be facilitated.

전술한 상세한 설명 중 미설명된 전압레벨 감지기(U1,U2)의 구성을 첨부된 도 3을 참조하여 상세하면 다음과 같다. The configuration of the voltage level detectors U1 and U2 which have not been described in the above detailed description will be described in detail with reference to FIG. 3 attached hereto.

전압레벨 감지기(U1,U2)는 기준전압 발생부(211), 충전전압 감지부(212), 비교기(COM), 오픈 드레인 스위칭부(213) 및 풀업저항(R2,R4)으로 구성된다.The voltage level detectors U1 and U2 are composed of a reference voltage generator 211, a charge voltage detector 212, a comparator COM, an open drain switching unit 213 and pull-up resistors R2 and R4.

기준전압 발생부(211)는 전압레벨 감지기(U1,U2)와 기준전압 가변부(122,132) 사이에 위치된 제1노드(n1,n3)와 제2선로(VSL)에 위치된 제2노드(n2,n4)에 연결되어 기준전압 가변부(122,132)로부터 출력되는 출력전압을 분압하여 제1기준전압이나 제2기준전압을 발생한다. 이러한 기준전압 발생부(211)는 제1저항(R11), 제2저항(R12) 및 제3저항(R13)으로 이루어진다. The reference voltage generating unit 211 includes first and second nodes n1 and n3 positioned between the voltage level detectors U1 and U2 and the reference voltage variable units 122 and 132 and a second node n2, and n4 to generate a first reference voltage or a second reference voltage by dividing the output voltage output from the reference voltage variable units 122 and 132. [ The reference voltage generating unit 211 includes a first resistor R11, a second resistor R12, and a third resistor R13.

제1저항(R11)은 전압레벨 감지기(U1,U2)와 기준전압 가변부(122,132) 사이에 위치된 제1노드(n1,n3)에 연결되며, 제2저항(R12)은 제1저항(R11)과 직렬로 연결된다. 제3저항(R13)은 제2저항(R12)과 일단이 연결되며 제2선로(VSL)에 위치된 제2노드(n2,n4)에 타단이 연결되어 제2저항(R12)과 직렬로 배치된다. 이러한 제1저항(R11)과 제2저항(R12) 사이에는 비교기(COM)의 비반전단자(+)가 연결되며, 제2저항(R12)과 제3저항(R13) 사이는에 오픈 드레인 스위칭부(213)가 연결되어 오픈 드레인 스위칭부(213)의 턴온에 의해 기준전압 가변부(122,132)로부터 출력되는 출력전압을 분압하여 제1기준전압이나 제2기준전압을 출력한다.The first resistor R11 is connected to the first node n1 and n3 located between the voltage level detectors U1 and U2 and the reference voltage variable parts 122 and 132. The second resistor R12 is connected to the first resistor R12, R11). The third resistor R13 is connected at one end to the second resistor R12 and at the other end to the second node n2 and n4 located at the second line VSL and is arranged in series with the second resistor R12 do. The non-inverting terminal (+) of the comparator COM is connected between the first resistor R11 and the second resistor R12 and the second resistor R12 and the third resistor R13 are connected to the non- And the first and second reference voltages are connected to each other to divide the output voltage output from the reference voltage varying units 122 and 132 by turning on the open drain switching unit 213 to output the first reference voltage or the second reference voltage.

충전전압 감지부(212)는 전압레벨 감지기(U1,U2)와 기준전압 가변부(122,132) 사이에 위치된 제1노드(n1,n3)와 제2선로(VSL)에 위치된 제2노드(n2,n4)에 연결되어 EDLC(111)의 충전전압(VDD)을 감지하며, 저항(R14), 제너 다이오드(ZD) 및 커패시터(C3)로 이루어진다.The charging voltage sensing unit 212 includes first and second nodes n1 and n3 disposed between the voltage level sensors U1 and U2 and the reference voltage varying units 122 and 132 and a second node n2 and n4 to sense the charging voltage VDD of the EDLC 111 and includes a resistor R14, a zener diode ZD and a capacitor C3.

저항(R14)은 전압레벨 감지기(U1,U2)와 기준전압 가변부(122,132) 사이에 위치된 제1노드(n1,n3)에 연결되어 제너 다이오드(ZD)로 흐르는 전류를 제한하며, 제너 다이오드(ZD)는 저항(R14)과 일단이 연결되며, 제2노드(n2,n4)에 타단이 연결되어 저항(R14)과 직렬로 배치되며, EDLC(111)의 충전전압(VDD)을 출력한다. 커패시터(C3)는 제너 다이오드(ZD)와 병렬로 연결되어 제너 다이오드(ZD)를 입력되는 서지 잡음을 제거한다. 이러한 저항(R14)과 제너 다이오드(ZD) 사이에는 비교기(COM)의 반전단자(-)가 연결되어 제너 다이오드(ZD)에 의해 비례되어 출력되는 EDLC(111)의 충전전압(VDD)이 비교기(COM)의 반전단자(-)로 인가되도록 한다.The resistor R14 is connected to the first nodes n1 and n3 located between the voltage level detectors U1 and U2 and the reference voltage variable parts 122 and 132 to limit the current flowing to the zener diode ZD, The other end connected to the second node n2 and n4 is connected in series to the resistor R14 and outputs the charge voltage VDD of the EDLC 111 . The capacitor C3 is connected in parallel with the Zener diode ZD to remove the surge noise input to the Zener diode ZD. A charging voltage VDD of the EDLC 111 connected to the inverting terminal (-) of the comparator COM is connected between the resistor R14 and the zener diode ZD by the zener diode ZD, COM) to the inverting terminal (-).

비교기(COM)는 기준전압 발생부(211)가 연결되는 비반전단자(+)와 충전전압 감지부(212)가 연결되는 반전단자(-)가 구비되며, 제너 다이오드(ZD)를 통해서 출력되는 EDLC(111)의 충전전압(VDD)이 제1기준전압이나 제2기준전압보다 크면 액티브 로우신호를 출력한다. The comparator COM is provided with a non-inverting terminal (+) to which the reference voltage generating unit 211 is connected and an inverting terminal (-) to which the charging voltage detecting unit 212 is connected and is outputted through the Zener diode ZD And outputs an active low signal when the charging voltage VDD of the EDLC 111 is greater than the first reference voltage or the second reference voltage.

오픈 드레인 스위칭부(213)는 전압레벨 감지기(U1,U2)와 기준전압 가변부(122,132) 사이에 위치된 제1노드(n1,n3)와 기준전압 발생부(211)에 연결되어 액티브 로우신호의 출력여부에 따라 스위칭되어 EDLC(111)의 충전전압(VDD)이나 접지전압(VSS)을 출력하며, P채널 모스 트랜지스터(Q3), 제1 N채널 모스 트랜지스터(Q4), 제2 N채널 모스 트랜지스터(Q5) 및 제3 N채널 모스 트랜지스터(Q6)로 이루어진다. The open drain switching unit 213 is connected to the first node n1 and n3 located between the voltage level detectors U1 and U2 and the reference voltage varying units 122 and 132 and the reference voltage generating unit 211, Channel MOS transistor Q3, the first N-channel MOS transistor Q4, the second N-channel MOS transistor Q4, the second N-channel MOS transistor Q4, and the second N-channel MOS transistor Q5, and outputs the charging voltage VDD and the ground voltage VSS of the EDLC 111, A transistor Q5 and a third N-channel MOS transistor Q6.

P채널 모스 트랜지스터(Q3)는 전압레벨 감지기(U1,U2)와 기준전압 가변부(122,132) 사이에 위치된 제1노드(n1,n3)에 연결되어 비교기(COM)로부터 하이(high) 신호가 출력되면 턴온된다. 제1 N채널 모스 트랜지스터(Q4)는 P채널 모스 트랜지스터(Q3)와 연결되어 비교기(COM)로부터 액티브 로우신호가 출력되면 턴온된다. The P-channel MOS transistor Q3 is connected to the first nodes n1 and n3 located between the voltage level detectors U1 and U2 and the reference voltage varying units 122 and 132 so that a high signal is outputted from the comparator COM When turned on, it turns on. The first N-channel MOS transistor Q4 is connected to the P-channel MOS transistor Q3 and is turned on when an active low signal is output from the comparator COM.

제2 N채널 모스 트랜지스터(Q5)는 드레인단(D)이 오픈되도록 배치되며 소스단(S)이 제2선로(VSL)에 위치된 제2노드(n2,n4)에 연결되어 제1 N채널 모스 트랜지스터(O4)의 턴온에 의해 턴온되어 접지전압(VSS)을 출력하거나 제1 N채널 모스 트랜지스터(O4)의 턴오프에 의해 턴오프되어 EDLC(111)의 충전전압(VDD)을 출력한다. The second N-channel MOS transistor Q5 is connected to the second node n2 and n4 located at the drain line D and the source line S at the second line VSL, Is turned on by the turn-on of the MOS transistor O4 and outputs the ground voltage VSS or is turned off by turning off the first N-channel MOS transistor O4 to output the charge voltage VDD of the EDLC 111. [

제3 N채널 모스 트랜지스터(Q6)는 기준전압 발생부(211)의 제2저항(R12)과 제3저항(R13) 사이에 드레인단(D)이 연결되며, 소스단(S)이 제2선로(VSL)에 위치된 제2노드(n2,n4)에 연결되어 제1 N채널 모스 트랜지스터(Q4)의 턴온에 의해 턴온되어 기준전압 가변부(122,132)로부터 출력되는 출력전압이 기준전압 발생부(211)에 의해 분압되도록 한다. 즉, 제3 N채널 모스 트랜지스터(Q6)는 턴온되어 기준전압 가변부(122,132)로부터 출력되는 출력전압이 기준전압 발생부(211)의 제1저항(R11)과 제2저항(R12)으로 분압되어 제1기준전압이나 제2기준전압이 출력되도록 하거나 제1 N채널 모스 트랜지스터(Q4)의 턴오프에 의해 턴오프되어 기준전압 가변부(122,132)로부터 출력되는 출력전압을 기준전압 발생부(211)의 제1저항(R11)과 제2저항(R12)과 제3저항(R13)에 의해 분압되어 제1기준전압이나 제2기준전압으로 출력되도록 한다. The third N-channel MOS transistor Q6 has a drain terminal D connected between the second resistor R12 and the third resistor R13 of the reference voltage generating section 211, The output voltage, which is turned on by turning on the first N-channel MOS transistor Q4 and is output from the reference voltage varying units 122 and 132, is connected to the second node (n2, n4) located in the line VSL, (Not shown). That is, the third N-channel MOS transistor Q6 is turned on and the output voltage output from the reference voltage change units 122 and 132 is divided by the first resistor R11 and the second resistor R12 of the reference voltage generating unit 211, Channel MOS transistor Q4 is turned off to turn off the output voltage from the reference voltage varying units 122 and 132 to the reference voltage generating unit 211 Divided by the first resistor R11, the second resistor R12, and the third resistor R13, and output as a first reference voltage or a second reference voltage.

풀업저항(R2,R4)는 오픈 드레인 스위칭부(213)에 연결되어 오픈 드레인 스위칭부(213)가 턴온되면 오픈 드레인 스위칭부(213)가 접지전압(VSS)을 출력하도록 하며, 오픈 드레인 스위칭부(213)가 오프되면 오픈 드레인 스위칭부가 EDLC(111)의 충전전압(VDD)을 출력하도록 한다. 즉, 풀업저항(R2,R4)은 오픈 드레인 스위칭부(213)의 P채널 모스 트랜지스터(Q3)이 턴온 시 플로팅 상태가 되지 않도록 EDLC(111)의 충전전압(VDD)이 출력되도록 함으로서 제1기준전압의 전압레벨의 설정을 용이하게 할 수 있다.The pull-up resistors R2 and R4 are connected to the open-drain switching unit 213. When the open-drain switching unit 213 is turned on, the open-drain switching unit 213 outputs the ground voltage VSS. (213) is off, the open drain switching unit outputs the charge voltage (VDD) of the EDLC (111). That is, the pull-up resistors R2 and R4 cause the charge voltage VDD of the EDLC 111 to be outputted so that the P-channel MOS transistor Q3 of the open-drain switching unit 213 does not become floating when turned on, It is possible to easily set the voltage level of the voltage.

전술한 바와 같이 본 발명의 모듈의 보호회로 장치는 EDLC 모듈(110)을 구성하는 EDLC(111)는 용량 편차 등으로 인해 정격전압의 편차가 발생될 수 있으며, 이러한 정격전압의 편차가 발생된 EDLC(111)이 공지된 기술에 의해 감지되면 EDLC(111)의 정격전압 이상으로 과충전되는 것을 방지하여 EDLC(111)가 손상되는 것을 방지하여 EDLC 모듈(110)의 신뢰성을 개선시킬 수 있다.As described above, in the protection circuit device of the module of the present invention, the EDLC 111 constituting the EDLC module 110 may have a deviation of the rated voltage due to capacity variation or the like, and the EDLC It is possible to prevent the EDLC 111 from being overcharged by exceeding the rated voltage of the EDLC 111 to prevent damage to the EDLC 111, thereby improving the reliability of the EDLC module 110.

본 발명의 EDLC 모듈의 보호회로 장치는 EDLC나 EDLC 모듈 제조산업 분야에 적용할 수 있다.The protective circuit device of the EDLC module of the present invention is applicable to the EDLC or EDLC module manufacturing industry.

110: EDLC 모듈 120: 제2 기준전압 보호회로
130: 제2 기준전압 보호회로 121,131: 방전소자
122,132: 기준전압 가변부 140: 제1레벨 오류표시부
150: 제2레벨 오류표시부 211: 기준전압 발생부
212: 충전전압 감지부 213: 오픈 드레인 스위칭부110: EDLC module 120: second reference voltage protection circuit
130: second reference voltage protection circuit 121, 131:
122, 132: reference voltage varying section 140: first level error display section
150: second level error display unit 211: reference voltage generator
212: charging voltage sensing unit 213: open drain switching unit

Claims (10)

하나 이상의 EDLC가 서로 직렬로 연결되는 EDLC 모듈과;
상기 하나 이상의 EDLC의 양극에 각각 연결되는 하나 이상의 제1선로와;
상기 하나 이상의 EDLC의 음극에 각각 연결되는 하나 이상의 제2선로와;
상기 하나 이상의 제1선로와 상기 하나 이상의 제2선로에 각각 연결되어 상기 하나 이상의 EDLC와 각각 병렬로 배치되며, 각각의 EDLC의 충전전압을 감지하여 충전전압이 제1 기준전압보다 크면 EDLC에 충전된 전압을 방전시키는 하나 이상의 제1 기준전압 보호회로와;
상기 하나 이상의 제1선로와 상기 하나 이상의 제2선로에 각각 연결되어 상기 하나 이상의 EDLC와 각각 병렬로 배치되며, 각각의 EDLC의 충전전압을 감지하여 충전전압이 상기 제1 기준전압보다 큰 제2 기준전압보다 크면 EDLC에 충전된 전압을 방전시키는 하나 이상의 제2 기준전압 보호회로와;
하나 이상의 제1레벨 오류표시부와;
하나 이상의 제1레벨 오류표시부로 구성되며,
상기 제1 기준전압은 EDLC의 정격전압보다 낮으며, 상기 제2 기준전압은 EDLC의 정격전압과 같거나 크고,
상기 제1 기준전압 보호회로와 상기 제2 기준전압 보호회로는 각각 상기 제1선로와 상기 제2선로에 각각 연결되어 상기 EDLC와 병렬로 배치되며, EDLC의 충전전압을 감지하여 충전전압이 미리 설정된 제1 기준전압이나 제2 기준전압보다 크면 액티브 로우(active low)신호를 출력하는 전압레벨 감지기와; 상기 제1선로와 상기 제2선로에 각각 연결되어 상기 전압레벨 감지기로부터 액티브 로우신호가 출력되면 이를 수신받아 턴온되는 N채널 모스(MOS) 트랜지스터와; 상기 제1선로와 상기 N채널 모스(MOS) 트랜지스터에 연결되어 상기 EDLC와 병렬로 배치되며, 상기 N채널 모스 트랜지스터의 턴온에 의해 EDLC의 충전전압을 제2선로로 방전시키는 방전소자와; 상기 제1선로와 상기 제2선로에 각각 연결되어 EDLC와 병렬로 배치되며, 전압레벨 감지기에 설정된 제1 기준전압이나 제2 기준전압의 전압레벨을 가변시키는 기준전압 가변부로 이루어지고,
상기 기준전압 가변부는 상기 제1선로에 연결되는 제1가변저항과; 상기 제1가변저항과 상기 제2선로에 연결되어 제1가변저항과 직렬로 배치되는 제2가변저항과; 상기 제2가변저항과 병렬로 연결되는 커패시터로 이루어지며, 상기 제1가변저항과 상기 제2가변저항은 비교기의 비반전단자로 인가되는 제1 기준전압이나 제2 기준전압의 전압레벨을 가변시키며, 상기 커패시터는 제1 기준전압이나 제2 기준전압에 포함되는 서지 잡음을 제거하며,
상기 하나 이상의 제1레벨 오류표시부는 각각 제1 기준전압 보호회로의 N채널 모스 트랜지스터에 연결되어 전류를 제한하는 제1저항과, 상기 제1저항과 제2선로에 연결되어 N채널 모스 트랜지스터의 턴온에 의해 발광하여 정격전압 이하로 충전되는 EDLC의 과충전 발생을 표시하는 제1발광다이오드로 이루어지며,
상기 하나 이상의 제2레벨 오류표시부는 각각 제2 기준전압 보호회로의 N채널 모스 트랜지스터에 연결되어 전류를 제한하는 제2저항과, 상기 제2저항과 제2선로에 연결되어 N채널 모스 트랜지스터의 턴온에 의해 발광하여 정격전압 이상으로 충전되는 EDLC의 과충전 발생을 표시하는 제2발광다이오드로 이루어지는 것을 특징으로 하는 EDLC 모듈의 보호회로 장치.An EDLC module in which one or more EDLCs are connected in series with each other;
One or more first lines respectively connected to the anodes of the one or more EDLCs;
One or more second lines respectively connected to the cathodes of the one or more EDLCs;
The EDLC is connected to the at least one first line and the at least one second line, and is arranged in parallel with the at least one EDLC. When the charge voltage of each EDLC is greater than a first reference voltage, At least one first reference voltage protection circuit for discharging the voltage;
A first line connected to the at least one first line and the at least one second line and arranged in parallel with the at least one EDLC, One or more second reference voltage protection circuits for discharging the voltage charged in the EDLC if the voltage is greater than the voltage;
At least one first level error indicator;
One or more first level error indicators,
The first reference voltage is lower than the rated voltage of the EDLC, the second reference voltage is equal to or greater than the rated voltage of the EDLC,
The first reference voltage protection circuit and the second reference voltage protection circuit are connected to the first line and the second line, respectively, and are arranged in parallel with the EDLC. The first reference voltage protection circuit and the second reference voltage protection circuit detect a charging voltage of the EDLC, A voltage level sensor outputting an active low signal if the first reference voltage or the second reference voltage is greater than the first reference voltage or the second reference voltage; An N-channel MOS transistor connected to the first line and the second line and receiving an active low signal from the voltage level detector and being turned on; A discharge element connected to the first line and the N-channel MOS transistor and arranged in parallel with the EDLC, the discharge element discharging the charge voltage of the EDLC to the second line by turning on the N-channel MOS transistor; And a reference voltage varying unit connected to the first line and the second line and arranged in parallel with the EDLC and configured to vary a voltage level of a first reference voltage or a second reference voltage set in the voltage level detector,
Wherein the reference voltage varying unit includes: a first variable resistor connected to the first line; A second variable resistor connected to the first variable resistor and the second line and arranged in series with the first variable resistor; Wherein the first variable resistor and the second variable resistor vary the voltage level of the first reference voltage or the second reference voltage applied to the non-inverting terminal of the comparator, , The capacitor removes surge noise included in the first reference voltage or the second reference voltage,
Wherein the at least one first level error indicator comprises a first resistor connected to the N-channel MOS transistor of the first reference voltage protection circuit to limit current, and a second resistor connected to the first resistor and the second line, And a first light emitting diode for indicating an overcharging occurrence of the EDLC which is charged to a rated voltage or lower by light emission by the light emitting diode,
Wherein the at least one second level error indicator comprises a second resistor connected to the N-channel MOS transistor of the second reference voltage protection circuit to limit the current, and a second resistor connected to the second resistor and the second line, And a second light emitting diode for indicating the occurrence of overcharging of the EDLC which is lighted by the light emitting diode and charged to the rated voltage or higher. 삭제delete 제1항에 있어서,
상기 방전소자는 제1 기준전압 보호회로와 제2 기준전압 보호회로에 각각 구비되며,
상기 제1 기준전압 보호회로에 구비된 방전소자는 하나의 고정 저항으로 이루어지고, 상기 제2 기준전압 보호회로에 구비된 방전소자는 하나 이상의 고정 저항으로 이루어지며, 상기 하나의 고정 저항의 저항값은 상기 하나 이상의 고정 저항의 전체 저항값보다 작은 것을 특징으로 하는 EDLC 모듈의 보호회로 장치.The method according to claim 1,
The discharge elements are respectively provided in a first reference voltage protection circuit and a second reference voltage protection circuit,
Wherein the discharge element of the first reference voltage protection circuit comprises one fixed resistor and the discharge element of the second reference voltage protection circuit comprises one or more fixed resistors, Is less than the total resistance value of the one or more fixed resistors. 제1항에 있어서,
상기 전압레벨 감지기는 상기 전압레벨 감지기와 상기 기준전압 가변부 사이에 위치된 제1노드와 제2선로에 위치된 제2노드에 연결되어 기준전압 가변부로부터 출력되는 출력전압을 분압하여 제1기준전압이나 제2기준전압을 발생하는 기준전압 발생부와;
상기 전압레벨 감지기와 상기 기준전압 가변부 사이에 위치된 제1노드와 제2선로에 위치된 제2노드에 연결되어 EDLC의 충전전압을 감지하는 충전전압 감지부와;
상기 기준전압 발생부가 연결되는 비반전단자와 상기 충전전압 감지부가 연결되는 반전단자가 구비되며, EDLC의 충전전압이 제1기준전압이나 제2기준전압보다 크면 액티브 로우신호를 출력하는 비교기와;
상기 전압레벨 감지기와 상기 기준전압 가변부 사이에 위치된 제1노드와 기준전압 발생부에 연결되어 상기 액티브 로우신호의 출력여부에 따라 스위칭되어 EDLC의 충전전압이나 접지전압을 출력하는 오픈 드레인 스위칭부와;
상기 오픈 드레인 스위칭부에 연결되어 오픈 드레인 스위칭부가 턴온되면 오픈 드레인 스위칭부가 접지전압을 출력하도록 하며, 오픈 드레인 스위칭부가 오프되면 오픈 드레인 스위칭부가 EDLC의 충전전압을 출력하도록 하는 풀업저항으로 구성되는 것을 특징으로 하는 EDLC 모듈의 보호회로 장치.The method according to claim 1,
The voltage level detector is connected to a first node located between the voltage level sensor and the reference voltage varying unit and a second node located on the second line to divide the output voltage outputted from the reference voltage varying unit, A reference voltage generator for generating a voltage or a second reference voltage;
A charge voltage sensing unit connected to a first node located between the voltage level sensor and the reference voltage varying unit and a second node located in the second line to sense a charge voltage of the EDLC;
A comparator for outputting an active low signal if the charge voltage of the EDLC is greater than a first reference voltage or a second reference voltage;
A first node located between the voltage level detector and the reference voltage varying unit, and an open drain switching unit connected to the reference voltage generating unit and outputting a charge voltage or a ground voltage of the EDLC according to whether the active low signal is output, Wow;
And a pull-up resistor connected to the open-drain switching unit to cause the open-drain switching unit to output a ground voltage when the open-drain switching unit is turned on and the open-drain switching unit to output a charging voltage of the EDLC when the open- The protective circuit device of the EDLC module. 제4항에 있어서,
상기 기준전압 발생부는 상기 전압레벨 감지기와 상기 기준전압 가변부 사이에 위치된 제1노드에 연결되는 제1저항과;
상기 제1저항과 직렬로 연결되는 제2저항과;
상기 제2저항과 일단이 연결되며 제2선로에 위치된 제2노드에 타단이 연결되어 제2저항과 직렬로 배치되는 제3저항으로 이루어지며,
상기 제1저항과 상기 제2저항 사이에 비교기의 비반전단자가 연결되며, 상기 제2저항과 상기 제3저항 사이에 오픈 드레인 스위칭부가 연결되어 오픈 드레인 스위칭부의 턴온에 의해 기준전압 가변부로부터 출력되는 출력전압을 분압하여 제1기준전압이나 제2기준전압을 출력하는 것을 특징으로 하는 EDLC 모듈의 보호회로 장치.5. The method of claim 4,
Wherein the reference voltage generator comprises: a first resistor connected to a first node located between the voltage level sensor and the reference voltage varying unit;
A second resistor coupled in series with the first resistor;
And a third resistor connected at one end to the second resistor and connected at the other end to a second node located at the second line and arranged in series with the second resistor,
And an open drain switching unit is connected between the second resistor and the third resistor to turn on the output of the reference voltage varying unit by turning on the open drain switching unit, And outputs the first reference voltage or the second reference voltage. 제4항에 있어서,
상기 충전전압 감지부는 상기 전압레벨 감지기와 상기 기준전압 가변부 사이에 위치된 제1노드에 연결되어 전류를 제한하는 저항과;
상기 저항과 일단이 연결되며 제2노드에 타단이 연결되어 저항과 직렬로 배치되어 EDLC의 충전전압을 출력하는 제너 다이오드와;
상기 제너 다이오드와 병렬로 연결되어 제너 다이오드를 입력되는 서지 잡음을 제거하는 커패시터로 이루어지며,
상기 저항과 상기 제너 다이오드 사이에 비교기의 반전단자가 연결되어 제너 다이오드에 의해 비례되어 출력되는 EDLC의 충전전압이 비교기의 반전단자로 인가되도록 하는 것을 특징으로 하는 EDLC 모듈의 보호회로 장치.5. The method of claim 4,
The charge voltage sensing unit may include a resistor connected to a first node located between the voltage level sensor and the reference voltage varying unit to limit the current.
A zener diode having one end connected to the resistor and the other end connected to the second node and arranged in series with a resistor to output a charge voltage of the EDLC;
And a capacitor connected in parallel with the Zener diode to remove surge noise input to the Zener diode,
Wherein a charging voltage of the EDLC connected between the resistor and the zener diode is connected to the inverting terminal of the comparator, and the charging voltage of the EDLC is applied to the inverting terminal of the comparator. 제4항에 있어서,
상기 오픈 드레인 스위칭부는 상기 전압레벨 감지기와 상기 기준전압 가변부 사이에 위치된 제1노드에 연결되어 비교기로부터 하이(high) 신호가 출력되면 턴온되는 P채널 모스 트랜지스터와;
상기 P채널 모스 트랜지스터와 연결되어 비교기로부터 액티브 로우신호가 출력되면 턴온되는 제1 N채널 모스 트랜지스터와;
드레인단이 오픈되도록 배치되며 소스단이 제2선로에 위치된 제2노드에 연결되어 상기 제1 N채널 모스 트랜지스터의 턴온에 의해 턴온되어 접지전압을 출력하거나 상기 제1 N채널 모스 트랜지스터의 턴오프에 의해 턴오프되어 EDLC의 충전전압을 출력하는 제2 N채널 모스 트랜지스터와;
기준전압 발생부의 제2저항과 제3저항 사이에 드레인단이 연결되며 소스단이 제2선로에 위치된 제2노드에 연결되어 상기 제1 N채널 모스 트랜지스터의 턴온에 의해 턴온되어 기준전압 가변부로부터 출력되는 출력전압이 기준전압 발생부의 제1저항과 제2저항으로 분압되도록 하여 제1기준전압이나 제2기준전압이 출력되도록 하거나 상기 제1 N채널 모스 트랜지스터의 턴오프에 의해 턴오프되어 기준전압 가변부로부터 출력되는 출력전압을 기준전압 발생부의 제1저항과 제2저항과 제3저항으로 분압되어 제1기준전압이나 제2기준전압이 출력되도록 하는 제3 N채널 모스 트랜지스터로 이루어지는 것을 특징으로 하는 EDLC 모듈의 보호회로 장치.5. The method of claim 4,
The open drain switching unit being connected to a first node located between the voltage level sensor and the reference voltage varying unit and being turned on when a high signal is outputted from the comparator;
A first N-channel MOS transistor connected to the P-channel MOS transistor and turned on when an active low signal is output from the comparator;
Channel MOS transistor is turned on by turning on the first N-channel MOS transistor to output a ground voltage, or the first N-channel MOS transistor is turned off A second N-channel MOS transistor which is turned off by the second N-channel MOS transistor and outputs a charge voltage of the EDLC;
And a source terminal connected to a second node located at the second line and turned on by turning on the first N-channel MOS transistor to turn on the reference voltage varying part, And the second reference voltage or the second reference voltage is turned off or turned off by turning off the first N-channel MOS transistor so that the reference voltage And a third N-channel MOS transistor configured to divide the output voltage output from the voltage variable unit into a first resistor of the reference voltage generating unit, a second resistor and a third resistor to output a first reference voltage or a second reference voltage. The protective circuit device of the EDLC module. 삭제delete 제1항에 있어서,
상기 기준전압 가변부는 상기 제1선로에 연결되는 제1고정저항과;
상기 제1고정저항과 상기 제2선로에 연결되어 제1고정저항과 직렬로 배치되는 제2고정저항과;
상기 제2고정저항과 병렬로 연결되는 커패시터로 이루어지며,
상기 제1고정저항과 상기 제2고정저항은 비교기의 비반전단자로 인가되는 제1 기준전압이나 제2 기준전압의 전압레벨을 가변시키며, 상기 커패시터는 제1 기준전압이나 제2 기준전압에 포함되는 서지 잡음을 제거하는 것을 특징으로 하는 EDLC 모듈의 보호회로 장치.

The method according to claim 1,
Wherein the reference voltage varying unit comprises: a first fixed resistor connected to the first line;
A second fixed resistor connected to the first fixed resistor and the second line and arranged in series with the first fixed resistor;
And a capacitor connected in parallel with the second fixed resistor,
The first fixed resistor and the second fixed resistor vary the voltage level of the first reference voltage or the second reference voltage applied to the non-inverting terminal of the comparator, and the capacitor is included in the first reference voltage or the second reference voltage. And the surge noise generated in the EDLC module is removed.

삭제delete
KR1020140048137A 2014-04-22 2014-04-22 Apparatus for protecting electric double layer capacitor module KR101639018B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140048137A KR101639018B1 (en) 2014-04-22 2014-04-22 Apparatus for protecting electric double layer capacitor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140048137A KR101639018B1 (en) 2014-04-22 2014-04-22 Apparatus for protecting electric double layer capacitor module

Publications (2)

Publication Number Publication Date
KR20150121921A KR20150121921A (en) 2015-10-30
KR101639018B1 true KR101639018B1 (en) 2016-07-12

Family

ID=54430895

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140048137A KR101639018B1 (en) 2014-04-22 2014-04-22 Apparatus for protecting electric double layer capacitor module

Country Status (1)

Country Link
KR (1) KR101639018B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004304931A (en) 2003-03-31 2004-10-28 Jmnet Inc Charging method and charging device for electric storage device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100241906B1 (en) * 1997-01-13 2000-02-01 윤종용 Apparatus for charging a secondary battery
KR100977416B1 (en) 2008-05-13 2010-08-24 비나텍주식회사 module type EDLC and method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004304931A (en) 2003-03-31 2004-10-28 Jmnet Inc Charging method and charging device for electric storage device

Also Published As

Publication number Publication date
KR20150121921A (en) 2015-10-30

Similar Documents

Publication Publication Date Title
JP5823882B2 (en) Balance circuit
CN101779133B (en) Apparatus and method for sensing leakage current of battery
CN107112777A (en) System and method for improving battery equilibrium and battery failures detection
JP5974849B2 (en) Battery monitoring device
TWI500947B (en) Battery voltage detecting circuit
US9575129B2 (en) Battery monitoring system and semiconductor device
EP3190680A1 (en) Battery protection circuit
KR102291537B1 (en) Battery protection circuit for common use of csr supporting ic
US8441234B2 (en) Detecting module for a battery equalizer and method for detecting a battery equalizer
JP5437770B2 (en) Battery state monitoring circuit and battery device
CN105891656A (en) Fault detection method and apparatus for rechargeable energy storage system (RESS)
KR20160002378A (en) Battery state monitoring circuit and battery device
KR101639018B1 (en) Apparatus for protecting electric double layer capacitor module
KR102628062B1 (en) Charging/discharging control circuit and battery apparatus
US8508892B2 (en) Integrated circuit with DC-DC converter and ESD protection
US8981788B2 (en) Capacitor power supply, voltage monitoring device, method of monitoring voltage, and method of manufacturing capacitor power supply
KR20140124470A (en) Battery control system and driving method of the same
EP3104182B1 (en) Current detecting circuit
KR102634953B1 (en) Portable test device for Surge protective device
CN109599851B (en) Protection circuit and display panel
US20140232193A1 (en) Power management apparatus
KR102230880B1 (en) Apparatus with a battery module and circuit arrangement for detecting cell exchange by unauthorized persons
US11121569B2 (en) Battery state-of-charge indication
JP3396970B2 (en) Leakage detection device for electric vehicles
JP7120129B2 (en) battery monitor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190708

Year of fee payment: 4