KR101627113B1 - Minimum value calculator - Google Patents

Minimum value calculator Download PDF

Info

Publication number
KR101627113B1
KR101627113B1 KR1020140180044A KR20140180044A KR101627113B1 KR 101627113 B1 KR101627113 B1 KR 101627113B1 KR 1020140180044 A KR1020140180044 A KR 1020140180044A KR 20140180044 A KR20140180044 A KR 20140180044A KR 101627113 B1 KR101627113 B1 KR 101627113B1
Authority
KR
South Korea
Prior art keywords
minimum
data value
value
input
comparator
Prior art date
Application number
KR1020140180044A
Other languages
Korean (ko)
Inventor
박인철
이영주
김봉진
정재환
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020140180044A priority Critical patent/KR101627113B1/en
Application granted granted Critical
Publication of KR101627113B1 publication Critical patent/KR101627113B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

The present invention relates to a minimum value calculator comprising a first comparator, a second comparator, a third comparator, and a selection unit. The first comparator provides a first minimum data value and a first maximum data value corresponding to a smaller value and a bigger value respectively between a first input data value and a second input data value included in the input data values. The second comparator provides a second minimum data value and a second maximum data value corresponding to a smaller value and a bigger value respectively between a third input data value and a fourth input data value included in the input data values. The third comparator provides a third minimum data value and a third maximum data value corresponding to a smaller value and a bigger value respectively between a first minimum data value and a second minimum data value. The selection unit selects one of the first maximum data value and second maximum data value based on the third minimum data value. According to an embodiment, therefore, the minimum value calculator is capable of reducing the complexity of the system including an LDPC decoder by reducing the complexity of a hardware finding a minimum value included in the LDPC decoder.

Description

최솟값 계산기{MINIMUM VALUE CALCULATOR}{MINIMUM VALUE CALCULATOR}

본 발명은 복호화 장치에 관한 것으로서, 더욱 상세하게는 복호화 장치에 포함되는 최솟값 계산기에 관한 것이다. The present invention relates to a decoding apparatus, and more particularly, to a minimum value calculator included in a decoding apparatus.

LDPC 복호화기는 최솟값을 찾는 하드웨어를 포함할 수 있다. 최솟값을 찾는 하드웨어가 LDPC 복호화기에서 차지하는 면적은 클 수 있다. LDPC 복호화기에 포함되는 최솟값을 찾는 하드웨어의 면적을 감소시키기 위하여 다양한 연구들이 진행되고 있다.The LDPC decoder may include hardware to find the minimum value. The area occupied by the hardware that finds the minimum value in the LDPC decoder may be large. Various studies have been conducted to reduce the area of the hardware for finding the minimum value included in the LDPC decoder.

상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 LDPC 복호화기에 포함되는 최솟값을 찾는 하드웨어의 복잡도를 감소시킴으로써 LDPC 복호화기를 포함하는 시스템의 복잡도를 감소시키는 최솟값 계산기를 제공하는 것이다.An object of the present invention is to provide a minimum value calculator that reduces the complexity of a system including an LDPC decoder by reducing the complexity of finding a minimum value included in an LDPC decoder.

상기한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 최솟값 계산기는 제1 비교기, 제2 비교기, 제3 비교기 및 선택기를 포함한다. 제1 비교기는 입력 데이터 값들에 포함되는 제1 입력 데이터 값 및 제2 입력 데이터 값 중 작은 값에 해당하는 제1 최소 데이터 값 및 큰 값에 해당하는 제1 최대 데이터 값을 제공한다. 제2 비교기는 상기 입력 데이터 값들에 포함되는 제3 입력 데이터 값 및 제4 입력 데이터 값 중 작은 값에 해당하는 제2 최소 데이터 값 및 큰 값에 해당하는 제2 최대 데이터 값을 제공한다. 제3 비교기는 상기 제1 최소 데이터 값 및 상기 제2 최소 데이터 값 중 작은 값에 해당하는 제3 최소 데이터 값 및 큰 값에 해당하는 제3 최대 데이터 값을 제공한다. 선택기는 상기 제3 최소 데이터 값에 기초하여 상기 제1 최대 데이터 값 및 상기 제2 최대 데이터 값 중 하나를 선택한다. In order to accomplish one object of the present invention, a minimum value calculator according to embodiments of the present invention includes a first comparator, a second comparator, a third comparator, and a selector. The first comparator provides a first minimum data value corresponding to a smaller one of a first input data value and a second input data value included in input data values and a first maximum data value corresponding to a larger value. The second comparator provides a second minimum data value corresponding to a smaller one of a third input data value and a fourth input data value included in the input data values and a second maximum data value corresponding to a larger value. The third comparator provides a third minimum data value corresponding to a smaller one of the first minimum data value and the second minimum data value, and a third maximum data value corresponding to a larger value. The selector selects one of the first maximum data value and the second maximum data value based on the third minimum data value.

예시적인 실시예에 있어서, 상기 제3 최소 데이터 값이 상기 제1 최소 데이터 값인 경우, 상기 선택기는 상기 제1 최대 데이터 값을 선택할 수 있다. In an exemplary embodiment, if the third minimum data value is the first minimum data value, the selector may select the first maximum data value.

예시적인 실시예에 있어서, 상기 제3 최소 데이터 값이 상기 제2 최소 데이터 값인 경우, 상기 선택기는 상기 제2 최대 데이터 값을 선택할 수 있다. In an exemplary embodiment, if the third minimum data value is the second minimum data value, the selector may select the second maximum data value.

상기한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 최솟값 계산 장치는 후보 제공기들 및 최솟값 계산기를 포함한다. 후보 제공기들은 입력 데이터 값들을 비교하여 제1 최솟값의 후보에 해당하는 제1 최소 후보 데이터 값들 및 제2 최솟값의 후보에 해당하는 제2 최소 후보 데이터 값들을 제공한다. 최솟값 계산기는 상기 제1 최소 후보 데이터 값들 및 상기 제2 최소 후보 데이터 값들에 기초하여 상기 제1 최솟값 및 상기 제2 최솟값을 제공한다. In order to accomplish one object of the present invention, a minimum value calculation apparatus according to embodiments of the present invention includes candidate distributors and a minimum value calculator. Candidate contributors compare input data values to provide first minimum candidate data values corresponding to candidates of the first minimum value and second minimum candidate data values corresponding to candidates of the second minimum value. The minimum value calculator provides the first minimum value and the second minimum value based on the first minimum candidate data values and the second minimum candidate data values.

예시적인 실시예에 있어서, 상기 후보 제공기들의 각각은 제1 비교기, 제2 비교기, 제3 비교기 및 선택기를 포함할 수 있다. 제1 비교기는 상기 입력 데이터 값들 중 제1 입력으로 입력되는 데이터 값 및 제2 입력으로 입력되는 데이터 값 중 작은 값에 해당하는 제1 최소 데이터 값 및 큰 값에 해당하는 제1 최대 데이터 값을 제공할 수 있다. 제2 비교기는 상기 입력 데이터 값들에 포함되는 제3 입력으로 입력되는 데이터 값 및 제4 입력으로 입력되는 데이터 값 중 작은 값에 해당하는 제2 최소 데이터 값 및 큰 값에 해당하는 제2 최대 데이터 값을 제공할 수 있다. 제3 비교기는 상기 제1 최소 데이터 값 및 상기 제2 최소 데이터 값 중 작은 값에 해당하는 제3 최소 데이터 값 및 큰 값에 해당하는 제3 최대 데이터 값을 제공할 수 있다. 선택기는 상기 제3 최소 데이터 값에 기초하여 상기 제1 최대 데이터 값 및 상기 제2 최대 데이터 값 중 하나를 선택할 수 있다. In an exemplary embodiment, each of the candidate providers may comprise a first comparator, a second comparator, a third comparator, and a selector. The first comparator provides a first minimum data value corresponding to a smaller value and a first maximum data value corresponding to a larger value among a data value input as a first input and a data value input as a second input among the input data values can do. The second comparator compares the second minimum data value corresponding to a smaller value among the data value input to the third input included in the input data values and the data value input to the fourth input, Can be provided. The third comparator may provide a third minimum data value corresponding to a smaller one of the first minimum data value and the second minimum data value and a third maximum data value corresponding to a larger value. The selector may select one of the first maximum data value and the second maximum data value based on the third minimum data value.

예시적인 실시예에 있어서, 상기 최솟값 계산기는 상기 제1 최소 후보 데이터 값들 중 상기 제1 최솟값을 결정할 수 있다. In an exemplary embodiment, the minimum value calculator may determine the first minimum value of the first minimum candidate data values.

예시적인 실시예에 있어서, 상기 최솟값 계산기는 상기 제1 최솟값에 따라 상기 제2 최솟값을 결정할 수 있다. In an exemplary embodiment, the minimum value calculator may determine the second minimum value according to the first minimum value.

본 발명의 실시예들에 따른 최솟값 계산기는 LDPC 복호화기에 포함되는 최솟값을 찾는 하드웨어의 복잡도를 감소시킴으로써 LDPC 복호화기를 포함하는 시스템의 복잡도를 감소시킬 수 있다. The minimum value calculator according to embodiments of the present invention can reduce the complexity of the system including the LDPC decoder by reducing the complexity of the hardware for finding the minimum value included in the LDPC decoder.

도 1은 본 발명의 실시예들에 따른 최솟값 계산기를 나타내는 블록도이다.
도 2는 도 1의 최솟값 계산기에 포함되는 비교기의 일 예를 나타내는 도면이다.
도 3은 도 1의 최솟값 계산기에 포함되는 비교기의 다른 예를 나타내는 도면이다.
도 4는 본 발명의 실시예들에 따른 최솟값 계산 장치를 나타내는 블록도이다.
도 5는 하드웨어 복잡도 및 크리티컬 딜레이를 비교하는 도면이다.
도 6은 기존의 최솟값 계산기와 본 발명에 따른 최솟값 계산기의 시뮬레이션 결과를 나타내는 도면이다. 1 is a block diagram illustrating a minimum value calculator in accordance with embodiments of the present invention.
2 is a diagram showing an example of a comparator included in the minimum value calculator of FIG.
3 is a diagram showing another example of the comparator included in the minimum value calculator of FIG.
4 is a block diagram illustrating a minimum value calculation apparatus according to embodiments of the present invention.
5 is a diagram for comparing hardware complexity and critical delay.
6 is a diagram showing a simulation result of an existing minimum value calculator and a minimum value calculator according to the present invention.

본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.For the embodiments of the invention disclosed herein, specific structural and functional descriptions are set forth for the purpose of describing an embodiment of the invention only, and it is to be understood that the embodiments of the invention may be practiced in various forms, The present invention should not be construed as limited to the embodiments described in Figs.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.The present invention is capable of various modifications and various forms, and specific embodiments are illustrated in the drawings and described in detail in the text. It is to be understood, however, that the invention is not intended to be limited to the particular forms disclosed, but on the contrary, is intended to cover all modifications, equivalents, and alternatives falling within the spirit and scope of the invention.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.The terms first, second, etc. may be used to describe various components, but the components should not be limited by the terms. The terms may be used for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, the first component may be referred to as a second component, and similarly, the second component may also be referred to as a first component.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.It is to be understood that when an element is referred to as being "connected" or "connected" to another element, it may be directly connected or connected to the other element, . On the other hand, when an element is referred to as being "directly connected" or "directly connected" to another element, it should be understood that there are no other elements in between. Other expressions that describe the relationship between components, such as "between" and "between" or "neighboring to" and "directly adjacent to" should be interpreted as well.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used in this application is used only to describe a specific embodiment and is not intended to limit the invention. The singular expressions include plural expressions unless the context clearly dictates otherwise. In the present application, the terms "comprise", "having", and the like are intended to specify the presence of stated features, integers, steps, operations, elements, components, or combinations thereof, , Steps, operations, components, parts, or combinations thereof, as a matter of principle.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless otherwise defined, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. Terms such as those defined in commonly used dictionaries should be construed as meaning consistent with meaning in the context of the relevant art and are not to be construed as ideal or overly formal in meaning unless expressly defined in the present application .

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. The same reference numerals are used for the same constituent elements in the drawings and redundant explanations for the same constituent elements are omitted.

도 1은 본 발명의 실시예들에 따른 최솟값 계산기를 나타내는 블록도이다. 1 is a block diagram illustrating a minimum value calculator in accordance with embodiments of the present invention.

도 1을 참조하면, 최솟값 계산기(10)는 제1 비교기(110), 제2 비교기(120), 제3 비교기(130) 및 선택기(210)를 포함한다. 제1 비교기(110)는 입력 데이터 값들(X0 내지 X3)에 포함되는 제1 입력 데이터 값(X0) 및 제2 입력 데이터 값(X1) 중 작은 값에 해당하는 제1 최소 데이터 값(CMID1) 및 큰 값에 해당하는 제1 최대 데이터 값(CMAD1)을 제공한다. 예를 들어, 최솟값 계산기(10)로 제공되는 입력 데이터 값들은 LDPC 복호화 과정에서 변수 노드들로부터 하나의 체크 노드에 제공되는 데이터 값들일 수 있다. 변수 노드들로부터 체크 노드에 제공되는 데이터 값들 중 최솟값에 해당하는 제1 최솟값(MIN1)을 제공한 변수 노드에는 변수 노드들로부터 체크 노드에 제공되는 데이터 값들 중 두 번째로 작은 제2 최솟값(MIN2)에 상응하는 결과 값이 제공될 수 있고, 변수 노드들로부터 체크 노드에 제공되는 데이터 값들 중 최솟값에 해당하는 제1 최솟값(MIN1)을 제공한 변수 노드를 제외한 변수 노드들에는 제1 최솟값(MIN1)에 상응하는 결과 값이 제공될 수 있다. Referring to FIG. 1, the minimum value calculator 10 includes a first comparator 110, a second comparator 120, a third comparator 130, and a selector 210. The first comparator 110 compares the first minimum data value CMID1 corresponding to a smaller one of the first input data value X0 and the second input data value X1 included in the input data values X0 to X3, And provides a first maximum data value CMAD1 corresponding to a large value. For example, the input data values provided to the sums calculator 10 may be data values provided to one check node from the variable nodes in the LDPC decoding process. The variable node providing the first minimum value MIN1 corresponding to the minimum value among the data values provided to the check node from the variable nodes has the second smallest second minimum value MIN2 among the data values provided to the check node from the variable nodes, And the first minimum value MIN1 is provided to the variable nodes except for the variable node which has provided the first minimum value MIN1 corresponding to the minimum value among the data values provided to the check node from the variable nodes. Lt; / RTI > may be provided.

도 2는 도 1의 최솟값 계산기(10)에 포함되는 비교기의 일 예를 나타내는 도면이다. 2 is a diagram showing an example of a comparator included in the minimum value calculator 10 of FIG.

도 2를 참조하면, 비교기(190)는 비교 회로(115) 및 선택기(116)를 포함할 수 있다. 비교기(190)의 입력은 제1 입력(A) 및 제2 입력(B)일 수 있다. 비교 회로(115)는 제1 입력(A) 및 제2 입력(B)을 비교할 수 있다. 제1 입력(A)이 제2 입력(B)보다 큰 경우, 비교 회로(115)는 제1 비교 신호(CS1)를 제공할 수 있다. 제1 비교 신호(CS1)는 로직 하이 레벨일 수 있다. 비교 회로(115)가 제1 비교 신호(CS1)를 제공하는 경우, 비교기는 제2 입력(B)을 최솟값으로 출력할 수 있다. 또한, 제1 입력(A)이 제2 입력(B)보다 작은 경우, 비교 회로(115)는 제2 비교 신호(CS2)를 제공할 수 있다. 제2 비교 신호(CS2)는 로직 로우 레벨일 수 있다. 비교 회로(115)가 제2 비교 신호(CS2)를 제공하는 경우, 비교기는 제1 입력(A)을 최솟값으로 출력할 수 있다.Referring to FIG. 2, the comparator 190 may include a comparison circuit 115 and a selector 116. The input of the comparator 190 may be a first input A and a second input B. [ The comparison circuit 115 can compare the first input A and the second input B. If the first input A is greater than the second input B, the comparison circuit 115 may provide the first comparison signal CS1. The first comparison signal CS1 may be a logic high level. When the comparison circuit 115 provides the first comparison signal CS1, the comparator can output the second input B as a minimum value. Further, when the first input A is smaller than the second input B, the comparison circuit 115 may provide the second comparison signal CS2. The second comparison signal CS2 may be a logic low level. When the comparison circuit 115 provides the second comparison signal CS2, the comparator can output the first input A as a minimum value.

도 3은 도 1의 최솟값 계산기에 포함되는 비교기의 다른 예를 나타내는 도면이다.3 is a diagram showing another example of the comparator included in the minimum value calculator of FIG.

도 3을 참조하면, 비교기(110)는 비교 회로(115), 제1 선택기(116) 및 제2 선택기(117)를 포함할 수 있다. 비교기의 입력은 제1 입력(A) 및 제2 입력(B)일 수 있다. 비교 회로(115)는 제1 입력(A) 및 제2 입력(B)을 비교할 수 있다. 제1 입력(A)이 제2 입력(B)보다 큰 경우, 비교 회로(115)는 제1 비교 신호(CS1)를 제공할 수 있다. 제1 비교 신호(CS1)는 로직 하이 레벨일 수 있다. 비교 회로(115)가 제1 비교 신호(CS1)를 제공하는 경우, 제1 선택기(116)는 제2 입력(B)을 최솟값으로 출력할 수 있고, 제2 선택기(117)는 제1 입력(A)을 최댓값으로 출력할 수 있다. 또한, 제1 입력(A)이 제2 입력(B)보다 작은 경우, 비교 회로(115)는 제2 비교 신호(CS2)를 제공할 수 있다. 제2 비교 신호(CS2)는 로직 로우 레벨일 수 있다. 비교 회로(115)가 제2 비교 신호(CS2)를 제공하는 경우, 제1 선택기(116)는 제1 입력(A)을 최솟값으로 출력할 수 있고, 제2 선택기(117)는 제2 입력(B)을 최댓값으로 출력할 수 있다.Referring to FIG. 3, the comparator 110 may include a comparison circuit 115, a first selector 116, and a second selector 117. The input of the comparator may be a first input (A) and a second input (B). The comparison circuit 115 can compare the first input A and the second input B. If the first input A is greater than the second input B, the comparison circuit 115 may provide the first comparison signal CS1. The first comparison signal CS1 may be a logic high level. When the comparison circuit 115 provides the first comparison signal CS1, the first selector 116 may output the second input B as a minimum value and the second selector 117 may output the first comparison signal CS1 A) to the maximum value. Further, when the first input A is smaller than the second input B, the comparison circuit 115 may provide the second comparison signal CS2. The second comparison signal CS2 may be a logic low level. When the comparison circuit 115 provides the second comparison signal CS2, the first selector 116 may output the first input A as the minimum value and the second selector 117 may output the second input B) as the maximum value.

예를 들어, 입력 데이터 값들(X0 내지 X3)은 1부터 4까지 일 수 있다. 제1 입력 데이터 값(X0)은 1일 수 있고, 제2 입력 데이터 값(X1)은 2일 수 있다. 이 경우, 제1 비교기(110)는 제1 최소 데이터 값(CMID1)으로 1을 제공하고, 제1 최대 데이터 값(CMAD1)으로 2를 제공할 수 있다. For example, the input data values (X0 to X3) may be from 1 to 4. The first input data value X0 may be one and the second input data value X1 may be two. In this case, the first comparator 110 may provide 1 as the first minimum data value CMID1 and 2 as the first maximum data value CMAD1.

제2 비교기(120)는 입력 데이터 값들(X0 내지 X3)에 포함되는 제3 입력 데이터 값(X2) 및 제4 입력 데이터 값(X3) 중 작은 값에 해당하는 제2 최소 데이터 값(CMID2) 및 큰 값에 해당하는 제2 최대 데이터 값(CMAD2)을 제공한다. 예를 들어, 입력 데이터 값들(X0 내지 X3)은 1부터 4까지 일 수 있다. 제3 입력 데이터 값(X2)은 3일 수 있고, 제4 입력 데이터 값(X3)은 4일 수 있다. 이 경우, 제2 비교기(120)는 제2 최소 데이터 값(CMID2)으로 3을 제공하고, 제2 최대 데이터 값(CMAD2)으로 4를 제공할 수 있다.The second comparator 120 compares the second minimum data value CMID2 corresponding to the smaller of the third input data value X2 and the fourth input data value X3 included in the input data values X0 to X3, And provides a second maximum data value CMAD2 corresponding to a large value. For example, the input data values (X0 to X3) may be from 1 to 4. The third input data value X2 may be three, and the fourth input data value X3 may be four. In this case, the second comparator 120 may provide 3 as the second minimum data value CMID2 and 4 as the second maximum data value CMAD2.

제3 비교기(130)는 제1 최소 데이터 값(CMID1) 및 제2 최소 데이터 값(CMID2) 중 작은 값에 해당하는 제3 최소 데이터 값(CMID3) 및 큰 값에 해당하는 제3 최대 데이터 값(CMAD3)을 제공한다. 예를 들어, 제1 최소 데이터 값(CMID1)은 1 일 수 있고, 제2 최소 데이터 값(CMID2)은 3일 수 있다. 이 경우, 제3 비교기(130)는 제3 최소 데이터 값(CMID3)으로 1제공할 수 있고, 제3 최대 데이터 값(CMAD3)으로 3을 제공할 수 있다. The third comparator 130 compares the third minimum data value CMID3 corresponding to the smaller of the first minimum data value CMID1 and the second minimum data value CMID2 and the third maximum data value CMID2 corresponding to the larger value, CMAD3). For example, the first minimum data value CMID1 may be one and the second minimum data value CMID2 may be three. In this case, the third comparator 130 may provide 1 as the third minimum data value CMID3 and 3 as the third maximum data value CMAD3.

선택기(210)는 제3 최소 데이터 값(CMID3)에 기초하여 제1 최대 데이터 값(CMAD1) 및 제2 최대 데이터 값(CMAD2) 중 하나를 선택한다. 예를 들어, 제3 최소 데이터 값(CMID3)이 제1 최소 데이터 값(CMID1)인 경우, 선택기(210)는 제1 최대 데이터 값(CMAD1)을 선택할 수 있다. 또한, 제3 최소 데이터 값(CMID3)이 제2 최소 데이터 값(CMID2)인 경우, 선택기(210)는 제2 최대 데이터 값(CMAD2)을 선택할 수 있다. 예를 들어, 제3 비교기(130)는 제3 최소 데이터 값(CMID3)으로 1제공하는 경우, 선택기(210)는 제1 최대 데이터 값(CMAD1)에 해당하는 2를 선택할 수 있다. 선택기(210)에 제공되는 선택 신호(C10)는 제3 비교기(130)로부터 제공될 수 있다. The selector 210 selects one of the first maximum data value CMAD1 and the second maximum data value CMAD2 based on the third minimum data value CMID3. For example, if the third minimum data value CMID3 is the first minimum data value CMID1, the selector 210 may select the first maximum data value CMAD1. Also, when the third minimum data value CMID3 is the second minimum data value CMID2, the selector 210 can select the second maximum data value CMAD2. For example, when the third comparator 130 provides 1 as the third minimum data value CMID3, the selector 210 can select 2 corresponding to the first maximum data value CMAD1. The selection signal C10 provided to the selector 210 may be provided from the third comparator 130. [

도 4는 본 발명의 실시예들에 따른 최솟값 계산 장치를 나타내는 블록도이다.4 is a block diagram illustrating a minimum value calculation apparatus according to embodiments of the present invention.

도 4를 참조하면, 최솟값 계산 장치(20)는 후보 제공기들(11, 12) 및 최솟값 계산기(10)를 포함한다. 후보 제공기들(11, 12)은 입력 데이터 값들(X0 내지 X7)을 비교하여 제1 최솟값(MIN1)의 후보에 해당하는 제1 최소 후보 데이터 값들(CMID3, CMID6) 및 제2 최솟값(MIN2)의 후보에 해당하는 제2 최소 후보 데이터 값들(CMAD3, CMAD3, S1, S2)을 제공한다. 예를 들어, 후보 제공기들(11, 12)의 각각은 제1 비교기(110), 제2 비교기(120), 제3 비교기(130) 및 선택기(210)를 포함할 수 있다. 제1 비교기(110)는 입력 데이터 값들(X0 내지 X7) 중 제1 입력으로 입력되는 데이터 값(X0) 및 제2 입력으로 입력되는 데이터 값(X1) 중 작은 값에 해당하는 제1 최소 데이터 값(CMID1) 및 큰 값에 해당하는 제1 최대 데이터 값(CMAD1)을 제공할 수 있다. 제2 비교기(120)는 입력 데이터 값들(X0 내지 X7)에 포함되는 제3 입력으로 입력되는 데이터 값(X2) 및 제4 입력으로 입력되는 데이터 값(X4) 중 작은 값에 해당하는 제2 최소 데이터 값(CMID2) 및 큰 값에 해당하는 제2 최대 데이터 값(CMAD2)을 제공할 수 있다. 제3 비교기(130)는 제1 최소 데이터 값(CMID1) 및 제2 최소 데이터 값(CMID2) 중 작은 값에 해당하는 제3 최소 데이터 값(CMID3) 및 큰 값에 해당하는 제3 최대 데이터 값(CMAD3)을 제공할 수 있다. 선택기(210)는 제3 최소 데이터 값(CMID3)에 기초하여 제1 최대 데이터 값(CMAD1) 및 제2 최대 데이터 값(CMAD2) 중 하나를 선택할 수 있다.Referring to FIG. 4, the minimum value calculation device 20 includes candidate distributors 11 and 12 and a minimum value calculator 10. The candidate providing units 11 and 12 compare the input data values X0 to X7 to generate first minimum candidate data values CMID3 and CMID6 and second minimum value MIN2 corresponding to candidates of the first minimum value MIN1, (CMAD3, CMAD3, S1, S2) corresponding to the candidates of the second minimum candidate data (CMAD3, CMAD3, S1, S2). For example, each of the candidate transmitters 11, 12 may include a first comparator 110, a second comparator 120, a third comparator 130, and a selector 210. The first comparator 110 compares a first minimum data value X1 corresponding to a smaller one of a data value X0 input as a first input of the input data values X0 through X7 and a data value X1 input as a second input, (CMID1) and a first maximum data value (CMAD1) corresponding to a large value. The second comparator 120 compares the data value X2 input to the third input included in the input data values X0 through X7 and the data value X4 input to the fourth input, A data value CMID2 and a second maximum data value CMAD2 corresponding to a large value. The third comparator 130 compares the third minimum data value CMID3 corresponding to the smaller of the first minimum data value CMID1 and the second minimum data value CMID2 and the third maximum data value CMID2 corresponding to the larger value, CMAD3). The selector 210 may select one of the first maximum data value CMAD1 and the second maximum data value CMAD2 based on the third minimum data value CMID3.

예를 들어, 입력 데이터 값들(X0 내지 X7)은 1부터 8까지 일 수 있다. 도 1을 참조하여 설명한 바와 같이, 후보 제공기들(11, 12) 중 제1 후보 제공기(11)는 제3 최소 데이터 값(CMID3)에 해당하는 1을 제1 최소 후보 데이터 값으로 제공할 수 있다. 후보 제공기들(11, 12) 중 제1 후보 제공기(11)는 제3 최대 데이터 값(CMAD3)에 해당하는 3 및 제1 후보 제공기(11)에 포함되는 선택기(210)의 출력에 해당하는 2를 제2 최소 후보 데이터 값으로 제공할 수 있다. 동일한 방식으로, 후보 제공기들(11, 12) 중 제2 후보 제공기(12)는 5을 제1 최소 후보 데이터 값으로 제공할 수 있다. 후보 제공기들(11, 12) 중 제2 후보 제공기(12)는 7 및 6를 제2 최소 후보 데이터 값으로 제공할 수 있다. For example, the input data values (X0 to X7) can be from 1 to 8. [ As described with reference to Fig. 1, the first candidate providing unit 11 of the candidate providing units 11, 12 provides 1 as the first minimum candidate data value corresponding to the third minimum data value CMID3 . The first candidate providing unit 11 of the candidate providing units 11 and 12 outputs the third maximum data value CMAD3 corresponding to 3 and the output of the selector 210 included in the first candidate providing unit 11 And the corresponding 2 as the second minimum candidate data value. In the same way, the second candidate provider 12 of the candidate providers 11, 12 may provide 5 as the first minimum candidate data value. The second candidate providing unit 12 of the candidate providing units 11 and 12 may provide 7 and 6 as the second minimum candidate data value.

최솟값 계산기(10)는 제1 최소 후보 데이터 값들(CMID3, CMID6) 및 제2 최소 후보 데이터 값들(CMAD3, CMAD3, S1, S2)에 기초하여 제1 최솟값(MIN1) 및 제2 최솟값(MIN2)을 제공한다. 예시적인 실시예에 있어서, 최솟값 계산기(10)는 제1 최소 후보 데이터 값들(CMID3, CMID6) 중 제1 최솟값(MIN1)을 결정할 수 있다. 예를 들어, 제7 비교기(170)는 제1 최소 후보 데이터 값들(CMID3, CMID6)에 해당하는 1 및 5 중 작은 값에 해당하는 1을 제1 최솟값(MIN1)으로 제공할 수 있다. The minimum value calculator 10 calculates a first minimum value MIN1 and a second minimum value MIN2 based on the first minimum candidate data values CMID3 and CMID6 and the second minimum candidate data values CMAD3, CMAD3, S1 and S2 to provide. In an exemplary embodiment, the minimum value calculator 10 may determine a first minimum value MIN1 of the first minimum candidate data values CMID3, CMID6. For example, the seventh comparator 170 may provide 1 as the first minimum value MIN1 corresponding to the smaller of 1 and 5 corresponding to the first minimum candidate data values CMID3 and CMID6.

예시적인 실시예에 있어서, 최솟값 계산기(10)는 제1 최솟값(MIN1)에 따라 제2 최솟값(MIN2)을 결정할 수 있다. 예를 들어, 제1 최솟값(MIN1)이 제1 후보 제공기(11)에서 전달된 경우, 최솟값 계산기(10)에 포함되는 선택기들(230, 240)은 제1 후보 제공기(11)로부터 제공되는 2 및 3을 선택할 수 있다. 이 경우, 제8 비교기(180)는 3과 5를 비교하여 3을 제공할 수 있다. 제8 비교기(180)가 3을 제공하는 경우 제9 비교기(190)는 3과 2를 비교하여 2를 제2 최솟값(MIN2)으로 출력할 수 있다. In the exemplary embodiment, the minimum value calculator 10 may determine the second minimum value MIN2 according to the first minimum value MIN1. For example, when the first minimum value MIN1 is transmitted in the first candidate provider 11, the selectors 230 and 240 included in the minimum value calculator 10 are provided from the first candidate provider 11 2 " and " 3 " can be selected. In this case, the eighth comparator 180 may compare 3 and 5 to provide 3. If the eighth comparator 180 provides 3, the ninth comparator 190 may compare 3 and 2 and output 2 as the second minima MIN2.

본 발명의 실시예들에 따른 최솟값 계산기(10)는 LDPC 복호화기에 포함되는 최솟값을 찾는 하드웨어의 복잡도를 감소시킴으로써 LDPC 복호화기를 포함하는 시스템의 복잡도를 감소시킬 수 있다.The minimum value calculator 10 according to the embodiments of the present invention can reduce the complexity of the system including the LDPC decoder by reducing the complexity of the hardware for finding the minimum value included in the LDPC decoder.

도 5는 하드웨어 복잡도 및 크리티컬 딜레이를 비교하는 도면이고, 도 6은 기존의 최솟값 계산기와 본 발명에 따른 최솟값 계산기의 시뮬레이션 결과를 나타내는 도면이다.FIG. 5 is a diagram for comparing hardware complexity and critical delay, and FIG. 6 is a diagram showing simulation results of a conventional minimum value calculator and a minimum value calculator according to the present invention.

도 5 및 도 6을 참조하면, 입력 데이터들의 개수가

Figure 112014121434026-pat00001
인 경우의 하드웨어 복잡도를 비교하면, 비교기에 있어서, 기존의 소팅-베이스(sorting-based) 구조와 본 발명에 따른 최솟값 계산 장치(20)는 동일한 복잡도를 나타낼 수 있다. 반면에 기존의 트리-베이스(tree-based) 구조는 본 발명에 따른 최솟값 계산 장치(20)보다 높은 복잡도를 나타낼 수 있다. 또한 크리티컬 딜레이(critical delay)에 있어서, 본 발명에 따른 최솟값 계산 장치(20)는 기존의 소팅-베이스(sorting-based) 구조보다 크리티컬 딜레이가 작을 수 있다. 또한, 성능 면에 있어서, 본 발명에 따른 최솟값 계산 장치(20)는 기존의 소팅-베이스(sorting-based) 구조, 기존의 트리-베이스(tree-based) 구조 및 믹스-라딕스(mixed-radix) 구조보다 우수한 성능을 나타낼 수 있다. 5 and 6, when the number of input data is
Figure 112014121434026-pat00001
, The conventional sorting-based structure of the comparator and the minimum value calculation device 20 according to the present invention can exhibit the same complexity. On the other hand, the existing tree-based structure can exhibit higher complexity than the minimum value calculation apparatus 20 according to the present invention. In addition, in the critical delay, the minimum value calculation apparatus 20 according to the present invention may have a smaller critical delay than a conventional sorting-based structure. Also, in terms of performance, the minimum value calculation device 20 according to the present invention may be a conventional sorting-based structure, a conventional tree-based structure, and a mixed-radix- Structure can be exhibited.

본 발명의 실시예들에 따른 최솟값 계산기는 LDPC 복호화기에 포함되는 최솟값을 찾는 하드웨어의 복잡도를 감소시킴으로써 LDPC 복호화기를 포함하는 시스템의 복잡도를 감소시킬 수 있어 다양한 전자 장치에 적용될 수 있다. The minimum value calculator according to the embodiments of the present invention can reduce the complexity of the hardware for finding the minimum value included in the LDPC decoder, thereby reducing the complexity of the system including the LDPC decoder, and can be applied to various electronic devices.

상기에서는 본 발명이 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.While the present invention has been described with reference to the preferred embodiments thereof, it will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit and scope of the invention as defined in the appended claims. It will be understood.

Claims (7)

입력 데이터 값들에 포함되는 제1 입력 데이터 값 및 제2 입력 데이터 값 중 작은 값에 해당하는 제1 최소 데이터 값 및 큰 값에 해당하는 제1 최대 데이터 값을 제공하는 제1 비교기;
상기 입력 데이터 값들에 포함되는 제3 입력 데이터 값 및 제4 입력 데이터 값 중 작은 값에 해당하는 제2 최소 데이터 값 및 큰 값에 해당하는 제2 최대 데이터 값을 제공하는 제2 비교기;
상기 제1 최소 데이터 값 및 상기 제2 최소 데이터 값 중 작은 값에 해당하는 제3 최소 데이터 값 및 큰 값에 해당하는 제3 최대 데이터 값을 제공하는 제3 비교기; 및
상기 제3 최소 데이터 값에 기초하여 상기 제1 최대 데이터 값 및 상기 제2 최대 데이터 값 중 하나를 선택하는 선택기를 포함하는 최솟값 계산기. A first comparator for providing a first minimum data value corresponding to a smaller one of a first input data value and a second input data value included in the input data values and a first maximum data value corresponding to a larger value;
A second comparator for providing a second minimum data value corresponding to a smaller one of a third input data value and a fourth input data value included in the input data values and a second maximum data value corresponding to a larger value;
A third comparator for providing a third minimum data value corresponding to a smaller one of the first minimum data value and the second minimum data value and a third maximum data value corresponding to a larger value; And
And a selector for selecting one of the first maximum data value and the second maximum data value based on the third minimum data value. 제1 항에 있어서,
상기 제3 최소 데이터 값이 상기 제1 최소 데이터 값인 경우, 상기 선택기는 상기 제1 최대 데이터 값을 선택하는 것을 특징으로 하는 최솟값 계산기. The method according to claim 1,
And when the third minimum data value is the first minimum data value, the selector selects the first maximum data value. 제1 항에 있어서,
상기 제3 최소 데이터 값이 상기 제2 최소 데이터 값인 경우, 상기 선택기는 상기 제2 최대 데이터 값을 선택하는 것을 특징으로 하는 최솟값 계산기.The method according to claim 1,
And if the third minimum data value is the second minimum data value, the selector selects the second maximum data value. 입력 데이터 값들을 비교하여 제1 최솟값의 후보에 해당하는 제1 최소 후보 데이터 값들 및 제2 최솟값의 후보에 해당하는 제2 최소 후보 데이터 값들을 제공하는 후보 제공기들; 및
상기 제1 최소 후보 데이터 값들 및 상기 제2 최소 후보 데이터 값들에 기초하여 상기 제1 최솟값 및 상기 제2 최솟값을 제공하는 최솟값 계산기를 포함하고,
상기 후보 제공기들의 각각은,
상기 입력 데이터 값들 중 제1 입력으로 입력되는 데이터 값 및 제2 입력으로 입력되는 데이터 값 중 작은 값에 해당하는 제1 최소 데이터 값 및 큰 값에 해당하는 제1 최대 데이터 값을 제공하는 제1 비교기;
상기 입력 데이터 값들에 포함되는 제3 입력으로 입력되는 데이터 값 및 제4 입력으로 입력되는 데이터 값 중 작은 값에 해당하는 제2 최소 데이터 값 및 큰 값에 해당하는 제2 최대 데이터 값을 제공하는 제2 비교기;
상기 제1 최소 데이터 값 및 상기 제2 최소 데이터 값 중 작은 값에 해당하는 제3 최소 데이터 값 및 큰 값에 해당하는 제3 최대 데이터 값을 제공하는 제3 비교기; 및
상기 제3 최소 데이터 값에 기초하여 상기 제1 최대 데이터 값 및 상기 제2 최대 데이터 값 중 하나를 선택하는 선택기를 포함하는 최솟값 계산 장치. A candidate providing unit for comparing input data values to provide second minimum candidate data values corresponding to first minimum candidate data values corresponding to candidates of the first minimum value and second minimum candidate values; And
And a minimum value calculator for providing the first minimum value and the second minimum value based on the first minimum candidate data values and the second minimum candidate data values,
Each of the candidate providers comprises:
A first comparator for providing a first minimum data value corresponding to a smaller one of a data value input to the first input of the input data values and a data value input to the second input and a first maximum data value corresponding to a larger value, ;
A second minimum data value corresponding to a smaller one of a data value input as a third input included in the input data values and a data value input as a fourth input and a second maximum data value corresponding to a larger value, 2 comparator;
A third comparator for providing a third minimum data value corresponding to a smaller one of the first minimum data value and the second minimum data value and a third maximum data value corresponding to a larger value; And
And a selector for selecting one of the first maximum data value and the second maximum data value based on the third minimum data value. 삭제delete 제4 항에 있어서,
상기 최솟값 계산기는 상기 제1 최소 후보 데이터 값들 중 상기 제1 최솟값을 결정하는 것을 특징으로 하는 최솟값 계산 장치. 5. The method of claim 4,
Wherein the minimum value calculator determines the first minimum value of the first minimum candidate data values. 삭제delete
KR1020140180044A 2014-12-15 2014-12-15 Minimum value calculator KR101627113B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140180044A KR101627113B1 (en) 2014-12-15 2014-12-15 Minimum value calculator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140180044A KR101627113B1 (en) 2014-12-15 2014-12-15 Minimum value calculator

Publications (1)

Publication Number Publication Date
KR101627113B1 true KR101627113B1 (en) 2016-06-03

Family

ID=56192526

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140180044A KR101627113B1 (en) 2014-12-15 2014-12-15 Minimum value calculator

Country Status (1)

Country Link
KR (1) KR101627113B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007323515A (en) * 2006-06-02 2007-12-13 Sumitomo Electric Ind Ltd Comparison device and decoding device
KR20090066336A (en) * 2007-12-19 2009-06-24 한국전자통신연구원 Apparatus and method for updating the check node of low density parity check codes
KR20130088559A (en) * 2012-01-31 2013-08-08 한국전자통신연구원 Apparatus for decoding ldpc code

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007323515A (en) * 2006-06-02 2007-12-13 Sumitomo Electric Ind Ltd Comparison device and decoding device
KR20090066336A (en) * 2007-12-19 2009-06-24 한국전자통신연구원 Apparatus and method for updating the check node of low density parity check codes
KR20130088559A (en) * 2012-01-31 2013-08-08 한국전자통신연구원 Apparatus for decoding ldpc code

Similar Documents

Publication Publication Date Title
US9344093B2 (en) Counter
CN108268586B (en) Data processing method, device, medium and computing equipment across multiple data tables
CN111475250A (en) Network optimization method and device in cloud environment
CN107016223B (en) Hardware Trojan resistant chip design method and system
US7734672B2 (en) Checking of a bit flow
US9754063B2 (en) Reducing dynamic clock skew and/or slew in an electronic circuit
KR101627113B1 (en) Minimum value calculator
Bezuglyi et al. Orders that yield homeomorphisms on Bratteli diagrams
Karci et al. A new hypercube variant: fractal cubic network graph
JP2014232523A (en) Searching apparatus utilizing sub-word finite state machines
US9235639B2 (en) Filter regular expression
US9721053B2 (en) Method and system for printed circuit board layout
CN104238834A (en) Method and system for improving touch sensitivity
CN105184372A (en) Knowledge network construction method and apparatus
US9722631B2 (en) Method and apparatus for calculating estimated data compression ratio
US10771095B2 (en) Data processing device, data processing method, and computer readable medium
CN108319600B (en) Data mining method and device
CN105450235A (en) Full-diagonal quasi-cyclic matrix multiplier in DTMB
KR20160072440A (en) Method of approximating minimum value
JP2014026331A (en) Subtree determination device, subtree determination method, and subtree determination program
Tyagi et al. Restricted 2-Burst-Correcting Non-Binary Optimal Codes
CN103544317A (en) Dimension table data processing method and device
JP7495933B2 (en) Sorting method, apparatus, electronic device and computer program
CN111600784B (en) Data processing method, network equipment, main control board and logic chip
US9748968B1 (en) Extreme index finder and finding method thereof

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 4