KR101615826B1 - 반도체 적외선 도파로 광 검출기 - Google Patents
반도체 적외선 도파로 광 검출기 Download PDFInfo
- Publication number
- KR101615826B1 KR101615826B1 KR1020140170548A KR20140170548A KR101615826B1 KR 101615826 B1 KR101615826 B1 KR 101615826B1 KR 1020140170548 A KR1020140170548 A KR 1020140170548A KR 20140170548 A KR20140170548 A KR 20140170548A KR 101615826 B1 KR101615826 B1 KR 101615826B1
- Authority
- KR
- South Korea
- Prior art keywords
- junction
- silicon waveguide
- waveguide
- silicon
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 104
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 104
- 239000010703 silicon Substances 0.000 claims abstract description 104
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 230000005684 electric field Effects 0.000 claims abstract description 18
- 230000001902 propagating effect Effects 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 10
- 239000012212 insulator Substances 0.000 claims abstract description 7
- 239000004038 photonic crystal Substances 0.000 claims description 47
- 238000001514 detection method Methods 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 26
- 230000035755 proliferation Effects 0.000 claims description 13
- 239000000969 carrier Substances 0.000 claims description 7
- 230000010287 polarization Effects 0.000 claims description 6
- 230000000644 propagated effect Effects 0.000 claims description 2
- 239000002019 doping agent Substances 0.000 claims 1
- 238000010521 absorption reaction Methods 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 230000001965 increasing effect Effects 0.000 description 8
- 230000003287 optical effect Effects 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 7
- 230000008878 coupling Effects 0.000 description 6
- 238000010168 coupling process Methods 0.000 description 6
- 238000005859 coupling reaction Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000002062 proliferating effect Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
- H10D84/87—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of PN-junction gate FETs
Landscapes
- Light Receiving Elements (AREA)
Abstract
광 검출기는 SOI(Silicon-On-Insulator) 기판; 상기 SOI 기판의 표면이 식각되어 형성되는 실리콘 도파로(waveguide); 상기 실리콘 도파로 중 적어도 일부 영역에 생성되어, 접합 중앙에 형성된 공핍 영역을 포함하는 PN 접합; 및 상기 PN 접합과 연결되는 전극을 포함하고, 상기 PN 접합은 상기 전극에서 인가하는 역전압에 응답하여 상기 공핍 영역에서 발생되는 전기장에 의해, 상기 실리콘 도파로 중 적어도 일부 영역에 진행되는 광자를 흡수한다.
Description
본 발명은 실리콘 집적 광 배선 기술에 활용 가능한 반도체 적외선 도파로(waveguide) 광 검출기에 관한 것으로, 보다 구체적으로, 실리콘 도파로 중 적어도 일부 영역에 생성된 PN 접합을 이용하는 광 검출기에 대한 기술이다.
실리콘 광 검출기는 기본적으로 물질 밴드갭에 해당하는 ~1.1 um 보다 짧은 파장대역에서 동작할 수 있지만 광통신 혹은 집적 실리콘 광 배선 기술에서 활용 가능한 1.3~1.6 um 파장대역의 빛을 흡수하기 어렵다. 따라서, Ge 또는 InGaAs 등의 이종물질을 실리콘 기판에 성장시키거나(growth), 접합(bonding)함으로써, 해당 영역에서 적외선을 검출하는 방식이 일반적이다. 그러나, 이종물질의 성장 및 접합을 이용한 광 검출기 기술은 CMOS 공정을 이용하지 못하기 때문에, 대량 생산이 부적합한 단점이 있다.
이러한 문제를 극복하기 위해 최근, 밴드갭 이하의 실리콘 광 검출기에 대한 연구가 활발히 진행되고 있다. 예를 들면, 실리콘 PIN 접합 반도체 소자를 이용함으로써, I 영역에 이온 주입에 의해 생성된 결함(defect)을 통하여 밴드갭 이하의 광자를 흡수하는 광 검출기 기술이 있다. 그러나, PIN 접합 반도체 소자를 이용하는 기술은 결함을 생성하는 과정에서, 다단계의 열처리 공정이 요구되기 때문에, 공정의 복잡도 및 비용을 증가시키는 문제점이 있다.
따라서, 광 검출에 대한 효율적인 측면에서, 대량 생산에 적합한 CMOS 공정을 이용할 수 있고, 공정의 복잡도 및 비용을 감소시키는 광 검출기 기술이 요구된다.
또한, 기존의 밴드갭 이하 광 검출기 기술은 낮은 양자 효율로 인하여 긴 흡수 경로가 요구되기 때문에, 반도체 소자의 커패시턴스(capacitance)를 증가시킴으로써, 고속 동작이 불가능한 단점이 있다.
이에, 본 명세서에서는 대량 생산이 적합하고, 공정의 복잡도 및 비용을 감소시키면서, 고속 동작이 가능하도록 실리콘 도파로 중 적어도 일부 영역에 생성된 PN 접합을 이용하는 광 검출기를 제안한다.
본 발명의 실시예들은 실리콘 도파로 중 적어도 일부 영역에 생성된 PN 접합을 이용함으로써, 대량 생산이 적합하고, 공정의 복잡도 및 비용을 감소시키면서, 고속 동작이 가능한 광 검출기를 제공한다.
구체적으로, 본 발명의 실시예들은 PN 접합에서의 강한 전기장에 의해 밴드갭 이하의 광자를 흡수하고, 흡수된 광자로부터 생성된 자유 운반자(free carrier)를 증식함으로써, 광 검출을 수행하는 밴드갭 이하 실리콘 광 검출기를 제공한다.
이 때, 본 발명의 실시예들은 PN 접합의 광자 검출 효율 및 증식 이득을 최대화하도록 도핑 농도가 조절된 PN 접합을 이용하는 광 검출기를 제공한다.
또한, 본 발명의 실시예들은 광자의 도파 군 속도를 감소시키고 표면 흡수를 유도하기 위한 적어도 하나의 광 결정을 실리콘 도파로에 형성하여 실리콘 도파로의 길이를 감소시킴으로써, 고속 동작이 가능한 광 검출기를 제공한다.
본 발명의 일실시예에 따른 광 검출기는 SOI(Silicon-On-Insulator) 기판; 상기 SOI 기판의 표면이 식각되어 형성되는 실리콘 도파로(waveguide); 상기 실리콘 도파로 중 적어도 일부 영역에 생성되어, 접합 중앙에 형성된 공핍 영역을 포함하는 PN 접합; 및 상기 PN 접합과 연결되는 전극을 포함하고, 상기 PN 접합은 상기 전극에서 인가하는 역전압에 응답하여 상기 공핍 영역에서 발생되는 전기장에 의해, 상기 실리콘 도파로 중 적어도 일부 영역에 진행되는 광자를 흡수한다.
상기 PN 접합은 상기 공핍 영역에서 발생되는 전기장에 의해, 상기 흡수된 광자로부터 생성된 자유 운반자(free carrier)를 증식할 수 있다.
상기 PN 접합은 미리 설정된 기준치 도핑 농도의 저 농도 도핑 영역; 및 상기 저 농도 도핑 영역의 외곽에 배치되어 상기 저 농도 도핑 영역보다 높은 농도로 도핑되는 고 농도 도핑 영역을 포함하고, 상기 전극은 상기 PN 접합의 상기 고 농도 도핑 영역과 연결될 수 있다.
상기 미리 설정된 기준치 도핑 농도는 상기 PN 접합의 광자 검출 효율을 최대화하도록 조절될 수 있다.
상기 실리콘 도파로 중 적어도 일부 영역에는 상기 실리콘 도파로 중 적어도 일부 영역에 진행되는 광자의 도파 군 속도를 조절하기 위한, 격자 형태 또는 원통 형태를 갖는 적어도 하나의 광 결정이 형성될 수 있다.
상기 적어도 하나의 광 결정은 상기 PN 접합의 커패시턴스(capacitance)를 낮추기 위하여, 상기 PN 접합의 면적을 축소하도록 상기 실리콘 도파로 중 적어도 일부 영역에 형성될 수 있다.
상기 적어도 하나의 광 결정은 상기 PN 접합의 광자 검출 효율, 상기 PN 접합의 광자 편광 상태 또는 상기 실리콘 도파로 중 적어도 일부 영역에 진행되는 광자의 반사 및 산란 정도 중 적어도 어느 하나에 기초하여 미리 설정된 크기 또는 개수를 갖도록 형성될 수 있다.
본 발명의 일실시예에 따른 광 검출기는 SOI(Silicon-On-Insulator) 기판; 상기 SOI 기판의 표면이 식각되어 형성되는 실리콘 도파로(waveguide); 상기 실리콘 도파로 중 적어도 일부 영역에 생성되어, 접합 중앙에 형성된 제1 공핍 영역을 포함하는 제1 PN 접합; 상기 제1 PN 접합과 연결되는 전극; 및 상기 제1 PN 접합의 N 영역 중 미리 설정된 기준치 도핑 농도의 저 농도 도핑 영역 및 상기 저 농도 도핑 영역의 외곽에 배치되어 상기 저 농도 도핑 영역보다 높은 농도로 도핑되는 고 농도 도핑 영역 사이에 생성되어, 접합 중앙에 형성된 제2 공핍 영역을 포함하는 제2 PN 접합을 포함하고, 상기 제1 PN 접합은 상기 전극에서 인가하는 역전압에 응답하여 상기 제1 공핍 영역에서 발생되는 전기장에 의해, 상기 실리콘 도파로 중 적어도 일부 영역에 진행되는 광자를 흡수하고 상기 흡수된 광자로부터 생성된 자유 운반자(free carrier)를 증식하고, 상기 제2 PN 접합은 상기 전극에서 인가하는 역전압에 응답하여 상기 제2 공핍 영역에서 발생되는 전기장에 의해, 상기 제1 PN 접합에서 흡수되고 증식된 자유 운반자를 추가적으로 증식한다.
상기 미리 설정된 기준치 도핑 농도는 상기 제1 PN 접합의 광자 검출 효율을 최대화하도록 조절될 수 있다.
상기 제2 PN 접합은 상기 제2 PN 접합의 자유 운반자 증식 이득을 특정 인가전압에서 최대화하도록 상기 제1 PN 접합의 저 농도 도핑 영역의 도핑 농도보다 높거나 낮은 농도로 도핑될 수 있다.
상기 전극은 상기 제1 PN 접합의 상기 고 농도 도핑 영역과 연결될 수 있다.
상기 실리콘 도파로 중 적어도 일부 영역에는 상기 실리콘 도파로 중 적어도 일부 영역에 진행되는 광자의 도파 군 속도를 조절하기 위한, 격자 형태 또는 원통 형태를 갖는 적어도 하나의 광 결정이 형성될 수 있다.
상기 적어도 하나의 광 결정은 상기 제1 PN 접합의 커패시턴스(capacitance)를 낮추기 위하여, 상기 제1 PN 접합의 면적을 축소하도록 상기 실리콘 도파로 중 적어도 일부 영역에 형성될 수 있다.
상기 적어도 하나의 광 결정은 상기 제1 PN 접합의 광자 검출 효율, 상기 제1 PN 접합의 광자 편광 상태 또는 상기 실리콘 도파로 중 적어도 일부 영역에 진행되는 광자의 반사 및 산란 정도 중 적어도 어느 하나에 기초하여 미리 설정된 크기 또는 개수를 갖도록 형성될 수 있다.
본 발명의 실시예들은 실리콘 도파로 중 적어도 일부 영역에 생성된 PN 접합을 이용함으로써, 대량 생산이 적합하고, 공정의 복잡도 및 비용을 감소시키면서, 고속 동작이 가능한 광 검출기를 제공할 수 있다.
구체적으로, 본 발명의 실시예들은 PN 접합에서의 강한 전기장에 의해 밴드갭 이하의 광자를 흡수하고, 흡수된 광자로부터 생성된 자유 운반자를 증식함으로써, 광 검출을 수행하는 밴드갭 이하 실리콘 광 검출기를 제공할 수 있다.
이 때, 본 발명의 실시예들은 PN 접합의 광자 검출 효율 및 증식 이득을 최대화하도록 도핑 농도가 조절된 PN 접합을 이용하는 광 검출기를 제공할 수 있다.
또한, 본 발명의 실시예들은 광자의 도파 군 속도를 감소 시키고 표면 흡수를 유도하기 위한 적어도 하나의 광 결정을 실리콘 도파로에 형성하여 실리콘 도파로의 길이를 감소시킴으로써, 고속 동작이 가능한 광 검출기를 제공할 수 있다.
도 1은 본 발명의 일실시예에 따른 광 검출기를 나타낸 도면이다.
도 2는 본 발명의 일실시예에 따른 PN 접합의 도핑 농도 및 역 바이어스 인가에 따른 흡수 향상 지수를 나타낸 도면이다.
도 3은 본 발명의 일실시예에 따른 PN 접합의 도핑 농도 및 역 바이어스 인가에 따른 증식 이득을 나타낸 도면이다.
도 4는 본 발명의 일실시예에 따른 적어도 하나의 광 결정이 형성된 광 검출기를 나타낸 도면이다.
도 5는 본 발명의 다른 일실시예에 따른 적어도 하나의 광 결정이 형성된 광 검출기를 나타낸 도면이다.
도 6은 본 발명의 일실시예에 따른 증식 PN 접합을 더 포함하는 광 검출기를 나타낸 도면이다.
도 2는 본 발명의 일실시예에 따른 PN 접합의 도핑 농도 및 역 바이어스 인가에 따른 흡수 향상 지수를 나타낸 도면이다.
도 3은 본 발명의 일실시예에 따른 PN 접합의 도핑 농도 및 역 바이어스 인가에 따른 증식 이득을 나타낸 도면이다.
도 4는 본 발명의 일실시예에 따른 적어도 하나의 광 결정이 형성된 광 검출기를 나타낸 도면이다.
도 5는 본 발명의 다른 일실시예에 따른 적어도 하나의 광 결정이 형성된 광 검출기를 나타낸 도면이다.
도 6은 본 발명의 일실시예에 따른 증식 PN 접합을 더 포함하는 광 검출기를 나타낸 도면이다.
이하, 본 발명에 따른 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 또한, 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 일실시예에 따른 광 검출기를 나타낸 도면이다.
도 1을 참조하면, 본 발명의 일실시예에 따른 광 검출기는 SOI(Silicon-On-Insulator) 기판(110), 실리콘 도파로(120), PN 접합(130) 및 PN접합(130)과 연결되는 전극(140)을 포함한다. 여기서, SOI 기판(110)은 하부 실리콘(111), 실리카(112) 및 상부 실리콘(113)이 순서대로 적층되어 형성된다.
실리콘 도파로(120)는 SOI 기판(110)의 표면이 식각되어 형성된다. 구체적으로, 실리콘 도파로(120)는 SOI 기판(110)의 상부 실리콘(113)이 식각되고, 그 위에 SOI 기판(110)의 실리카(112)와 구별되는 다른 실리카(114)가 박막 증착되어 형성될 수 있다. 이 때, 상부 실리콘(113)의 중앙을 제외한 나머지 영역은 상부 실리콘(113)의 중앙보다 더 많이 식각되어 얇게 형성되기 때문에, 상부 실리콘(113)의 중앙의 유효 굴절률은 상부 실리콘(113)의 중앙을 제외한 나머지 영역의 유효 굴절률보다 높게 된다. 따라서, 상부 실리콘(113)의 중앙 영역에 형성된 실리콘 도파로(120)에 광자가 구속되어 도파될 수 있다.
여기서, 실리콘 도파로(120) 중 적어도 일부 영역에는 접합 중앙에 형성된 공핍 영역(131)을 포함하는 PN 접합(130)이 생성된다. 예를 들어, PN 접합(130)은 실리콘 도파로(120) 중 적어도 일부 영역에 불순물 이온 주입 공정을 통해 생성될 수 있다.
PN 접합(130)은 전극(140)에서 인가되는 역전압에 응답하여 공핍 영역(131)에서 발생되는 전기장에 의해 실리콘 도파로(120) 중 적어도 일부 영역에 진행되는 광자를 흡수한다. 또한, PN 접합(130)은 공핍 영역(131)에서 발생되는 전기장에 의해, 흡수된 광자로부터 생성된 자유 운반자를 증식할 수 있다. 이 때, PN 접합(130)은 공핍 영역(131)에서 인가된 전기장의 세기가 증가할수록 프란츠 켈디시(Franz-Keldysh) 및 표면 상태효과에 따라 흡수가 증가 할 수 있다. 프란츠 켈디시 및 표면 흡수에 대한 상세한 설명은 본 발명의 기술적 사상을 벗어나므로 생략하기로 한다.
여기서, PN 접합(130)의 도핑 농도는 광자 검출 효율(광자 흡수 효율을 의미함)을 최대화하고, 자유 운반자에 대한 증식 이득을 최대화하도록 조절될 수 있다. 예를 들어, PN 접합(130)은 저 농도 도핑 영역(132) 및 저 농도 도핑 영역(132)의 외곽에 배치되는 고 농도 도핑 영역(133)으로 나뉘어 생성될 수 있다. 이 때, 저 농도 도핑 영역(132)은 미리 설정된 기준치 도핑 농도로 도핑되는 영역이고, 고 농도 도핑 영역(133)은 저 농도 도핑 영역(132)보다 높은 농도로(예컨대, 실리콘 용해도 한계에 가까운 고 농도로) 도핑되는 영역으로서, 전극(140)이 연결되는 영역일 수 있다. 따라서, 미리 설정된 기준치 도핑 농도가 조절됨으로써, PN 접합(130)의 광자 검출 효율과 자유 운반자에 대한 증식 이득이 최대화될 수 있다. 이에 대한 상세한 설명은 도 2 및 3을 참조하여 기재하기로 한다.
이와 같이, 본 발명의 일실시예에 따른 광 검출기는 PN 접합(130)을 통하여 광자를 흡수 및 증식하는 광 검출 기술을 이용함으로써, 대량 생산이 적합하고, 공정의 복잡도 및 비용을 감소시키면서, 높은 효율의 광 검출 동작을 실현할 수 있다.
여기서, 광자의 흡수 및 증식이 하나의 PN 접합(130)에서 수행되었으나, 본 발명의 일실시예에 따른 광 검출기는 별도의 증식 PN 접합을 더 포함함으로써, 생성된 자유 운반자의 증식을 추가적으로 수행할 수 있다. 이에 대한 상세한 설명은 도 6을 참조하여 기재하기로 한다.
또한, 실리콘 도파로(120) 중 적어도 일부 영역에 격자 형태 또는 원통 형태를 갖는 적어도 하나의 광 결정이 형성됨으로써, 실리콘 도파로(120) 중 적어도 일부 영역에 진행되는 광자의 도파 군 속도가 감소되고 표면 흡수가 유도될 수 있다. 따라서, 본 발명의 일실시예에 따른 광 검출기는 적어도 하나의 광 결정을 통해 PN 접합(130)에서의 광학적 길이(optical length)를 증가시키는 효과를 가져옴으로써, 실리콘 도파로(120)의 길이를 감소시켜 고속 동작을 실현할 수 있다. 이에 대한 상세한 설명은 도 4 및 5를 참조하여 기재하기로 한다.
도 2는 본 발명의 일실시예에 따른 PN 접합의 도핑 농도 및 역 바이어스 인가에 따른 흡수 향상 지수를 나타낸 도면이다.
도 2를 참조하면, 본 발명의 일실시예에 따른 PN 접합은 도핑 농도가 증가할수록 프란츠 켈디시 및 표면 상태 효과에 따라 광자의 흡수가 향상됨을 알 수 있다. 따라서, PN 접합의 도핑 농도가 증가할수록 광자 검출 효율이 향상될 수 있다. 예를 들어, 순서대로 도핑 농도가 증가한 제1 도핑 농도(210), 제2 도핑 농도(220) 및 제3 도핑 농도(230)에서, 동일한 바이어스 전압 조건하에, 제1 도핑 농도(210)의 광자 검출 효율보다 제2 도핑 농도(220)의 광자 검출 효율이 우수하고, 제2 도핑 농도(220)의 광자 검출 효율보다 제3 도핑 농도(230)의 광자 검출 효율이 우수함을 알 수 있다.
그러나, PN 접합이 지나친 고 농도로 도핑되는 경우, 터널링 전류의 증가에 따라 암 전류(dark current)가 증가하거나, 자유 운반자 광 손실이 증가됨으로써, 최종 광자 검출 효율 및 신호대잡음비 특성이 악화될 수 있다. 따라서, 본 발명의 일실시예에 따른 광 검출기는 PN 접합에서의 최종 광자 검출 효율이 최대화되도록 PN 접합의 도핑 농도를 적응적으로 조절할 수 있다. 예를 들어, PN 접합의 사태 항복 전압이 5~8V 사이로 조정되도록, PN 접합의 도핑 농도를 조절함으로써, 광자 검출 효율을 최대화할 수 있다.
도 3은 본 발명의 일실시예에 따른 PN 접합의 도핑 농도 및 역 바이어스 인가에 따른 증식 이득을 나타낸 도면이다.
도 3을 참조하면, 본 발명의 일실시예에 따른 PN 접합은 도핑 농도가 증가할수록 자유 운반자에 대한 증식 이득이 향상됨을 알 수 있다. 예를 들어, 순서대로 도핑 농도가 증가한 제1 도핑 농도(310), 제2 도핑 농도(320) 및 제3 도핑 농도(330)에서, 동일한 제1 바이어스 전압(340) 조건하에, 제1 도핑 농도(310)의 증식 이득보다 제2 도핑 농도(320)의 증식 이득이 우수하고, 제2 도핑 농도(320)의 증식 이득보다 제3 도핑 농도(330)의 증식 이득이 우수함을 알 수 있다.
본 발명의 일실시예에 따른 광 검출기는 광자의 흡수 및 증식을 수행하는 하나의 PN 접합 이외에 추가적으로 자유 운반자의 증식을 수행하는 증식 PN 접합을 포함함으로써, 흡수 PN 접합 및 증식 PN 접합 각각의 도핑 농도를 서로 다르게 조절하여 최종 광 검출 효율을 최대화 할 수 있다. 이러한 경우, 흡수 PN 접합의 도핑 농도는 광자 검출 효율을 최대화하도록 기준치 도핑 농도로 조절될 수 있고, 증식 PN 접합의 도핑 농도는 증식 이득을 최대화하도록 조절될 수도 있다. 이에 대한 상세한 설명은 도 6을 참조하여 기재하기로 한다.
도 4는 본 발명의 일실시예에 따른 적어도 하나의 광 결정이 형성된 광 검출기를 나타낸 도면이다.
도 4를 참조하면, 본 발명의 일실시예에 따른 광 검출기에 포함되는 실리콘 도파로(410) 중 적어도 일부 영역에는 광자의 도파 군 속도를 조절하기 위한 격자 형태의 적어도 하나의 광 결정(411)이 형성될 수 있다. 여기서, 실리콘 도파로(410)는 PN 접합이 생성되는 영역인 능동 도파로(420), 능동 도파로(420)의 이전 영역인 연결 도파로(430) 및 능동 도파로(420)의 다음 영역인 반사 도파로(440)로 구성될 수 있다. 따라서, 이하, 실리콘 도파로(410) 중 적어도 일부 영역은 능동 도파로(420), 연결 도파로(430) 또는 반사 도파로(440) 각각을 의미할 수 있다.
구체적으로, 격자 형태의 적어도 하나의 광 결정(411)이 형성된 능동 도파로(420)로 유입된 대역 경계 파장(bandedge wavelength)의 광자의 도파 군 속도를 감소시킬 수 있다. 이 때, 격자 형태의 적어도 하나의 광 결정(411)은 저 대역 혹은 고 대역 경계 파장을 이용할 수 있다.
이와 같은 적어도 하나의 광 결정(411)은 실리콘 도파로(410)에 생성되는 과정에서, SOI 기판의 상부 실리콘이 부분적으로 더 식각됨으로써, 형성될 수 있다. 예를 들어, 실리콘 도파로(410) 중 적어도 일부 영역의 단면도를 살펴보면, 상부 실리콘이 요철 모양으로 부분적으로 더 식각됨으로써, 더 식각된 부분이 적어도 하나의 광 결정(411)을 형성함을 알 수 있다.
따라서, 본 발명의 일실시예에 따른 광 검출기는 능동 도파로(420) 또는 연결 도파로(430)에 형성된 적어도 하나의 광 결정(411)을 이용하여, 능동 도파로(420)를 진행하는 광자의 도파 군 속도를 감소시킴으로써, 능동 도파로(420)에 생성된 PN 접합에서의 광자 흡수를 향상시킬 수 있다.
이 때, 적어도 하나의 광 결정 (411)은 광자가 도파로 표면에 강하게 분포하도록 유도할 수 있는 기능을 가지므로, 표면 상태를 이용한 밴드갭 이하 광 검출 효율을 향상 할 수 있다.
여기서, 적어도 하나의 광 결정(411)은 PN 접합의 광자 검출 효율, PN 접합의 광자 편광 상태 또는 실리콘 도파로(410) 중 적어도 일부 영역에 진행되는 광자의 반사 및 산란 정도 중 적어도 어느 하나에 기초하여 미리 설정된 크기 또는 개수를 갖도록 형성될 수 있다.
이 때, 적어도 하나의 광 결정(411)은 PN 접합의 커패시턴스를 낮추기 위하여, PN 접합의 면적을 축소하도록 능동 도파로(420)에 형성될 수 있다. 따라서, 적어도 하나의 광 결정(411)이 형성된 실리콘 도파로(410) 중 적어도 일부 영역을 포함하는 광 검출기에서 광 검출의 동작 속도가 향상될 수 있다.
예를 들어 저 대역 경계 파장을 사용할 경우, 연결 도파로(430)에는 실리콘 도파로(410) 중 적어도 일부 영역에 진행되는 광자의 반사 또는 산란을 방지하기 위하여, 적어도 하나의 광 결정(411)의 폭이 테이퍼링(tapering) 형태로 점진적으로 좁아지도록 변경하여 형성될 수 있다.
반사 도파로(440)에는 실리콘 도파로(410) 중 적어도 일부 영역에 진행되는 광자의 반사 또는 산란을 이용하여 능동 도파로(420)에 흡수되지 않고 통과하는 광자를 능동 도파로(420)로 재진입 시키도록, 테이퍼링 형태가 포함된, 적어도 하나의 폭이 넓은 광 결정(411) 배열이 다수 배열 될 수 있다.
도 5는 본 발명의 다른 일실시예에 따른 적어도 하나의 광 결정이 형성된 광 검출기를 나타낸 도면이다.
도 5를 참조하면, 본 발명의 다른 일실시예에 따른 광 검출기에 포함되는 실리콘 도파로(510) 중 적어도 일부 영역에는 광자의 도파 군 속도를 조절하기 위한 원통 형태의 적어도 하나의 광 결정(511)이 형성될 수 있다. 여기서, 원통 형태의 적어도 하나의 광 결정(511)은 도 4에 도시된 격자 형태의 적어도 하나의 광 결정과 유사하게, 실리콘 도파로(510) 중 적어도 일부 영역에 진행되는 저 대역 혹은 고 대역 경계 파장 광자의 도파 군 속도를 감소시킬 수 있다.
여기서, 실리콘 도파로(510)는 PN 접합이 생성되는 영역인 능동 도파로(520), 능동 도파로(520)의 이전 영역인 연결 도파로(530) 및 능동 도파로(520)의 다음 영역인 반사 도파로(540)로 구성될 수 있다. 따라서, 이하, 실리콘 도파로(510) 중 적어도 일부 영역은 능동 도파로(520), 연결 도파로(530) 또는 반사 도파로(540) 각각을 의미할 수 있다.
그러나, 이와 같은 원통 형태의 적어도 하나의 광 결정(511)은 도 4에 도시된 격자 형태의 적어도 하나의 광 결정과 달리, 실리콘 도파로(510)에 생성되는 과정에서, SOI 기판의 상부 실리콘이 부분적으로 완전 식각됨으로써, 형성될 수 있다. 예를 들어, 실리콘 도파로(510) 중 적어도 일부 영역의 단면도를 살펴보면, 상부 실리콘이 요철 모양으로 부분적으로 완전 식각됨으로써, 완전 식각된 부분이 적어도 하나의 광 결정(511)을 형성함을 알 수 있다.
따라서, 본 발명의 다른 일실시예에 따른 광 검출기는 적어도 하나의 광 결정(511)을 이용하여, 실리콘 도파로(510) 중 적어도 일부 영역에 진행되는 광자의 도파 군 속도를 감소시킴으로써, 실리콘 도파로(510) 중 적어도 일부 영역에 생성된 PN 접합에서의 광자 흡수를 향상시킬 수 있고, 원통 형태의 적어도 하나의 광 결정(511)은 해당 부분에서 완전 식각된 구조를 가지므로, PN 접합의 커패시턴스를 더욱 감소시킴으로써, 광 검출의 동작 속도를 더욱 향상시킬 수 있다.
예를 들어, 적어도 하나의 광 결정(511)은 PN 접합의 커패시턴스를 낮추기 위하여, PN 접합의 면적을 축소하도록 능동 도파로(520)에 형성될 수 있다. 다른 예를 들면, 적어도 하나의 광 결정(511)은 연결 도파로(530)에 형성되어, 진행되는 광자의 반사 또는 산란을 방지할 수 있다. 또 다른 예를 들면, 적어도 하나의 광 결정(511)은 반사 도파로(540)에 형성되어, 능동 도파로(520)에 흡수되지 않고 통과하는 광자를 능동 도파로(520)로 재진입 시킬 수도 있다.
적어도 하나의 광 결정(511)은 도 4에 도시된 격자 형태의 적어도 하나의 광 결정과 마찬가지로, PN 접합의 광자 검출 효율, PN 접합의 광자 편광 상태 또는 실리콘 도파로(510) 중 적어도 일부 영역에 진행되는 광자의 반사 및 산란 정도 중 적어도 어느 하나에 기초하여 미리 설정된 크기 또는 개수를 갖도록 형성될 수 있다.
도 6은 본 발명의 일실시예에 따른 증식 PN 접합을 더 포함하는 광 검출기를 나타낸 도면이다.
도 6을 참조하면, 본 발명의 일실시예에 따른 광 검출기는 증식 PN 접합을 더 포함함으로써, 기존의 PN 접합에서 생성된 자유 운반자를 추가적으로 증식하는데 접합으로 이용할 수 있다. 이하, 기존의 PN 접합을 제1 PN 접합(610)으로 기재하고, 증식 PN 접합을 제2 PN 접합(620)으로 기재한다.
이러한 구조를 갖는 광 검출기는 SOI 기판(630), 실리콘 도파로(640), 제1 PN 접합(610), 제1 PN접합(610)과 연결되는 전극(650) 및 제2 PN 접합(620)을 포함한다. 여기서, SOI 기판(630)은 하부 실리콘(631), 실리카(632) 및 상부 실리콘(633)이 순서대로 적층되어 형성된다.
실리콘 도파로(640)는 SOI 기판(630)의 표면이 식각되어 형성된다. 구체적으로, 실리콘 도파로(640)는 SOI 기판(630)의 상부 실리콘(633)이 식각되고, 그 위에 SOI 기판(630)의 실리카(632)와 구별되는 다른 실리카(634)가 박막 증착되어 형성될 수 있다. 이 때, 상부 실리콘(633)의 중앙을 제외한 나머지 영역은 상부 실리콘(633)의 중앙보다 더 많이 식각되어 얇게 형성되기 때문에, 상부 실리콘(633)의 중앙의 유효 굴절률은 상부 실리콘(633)의 중앙을 제외한 나머지 영역의 유효 굴절률보다 높게 된다. 따라서, 상부 실리콘(633)의 중앙 영역에 형성된 실리콘 도파로(640)에 광자가 구속되어 도파될 수 있다.
여기서, 실리콘 도파로(640) 중 적어도 일부 영역에는 접합 중앙에 형성된 제1 공핍 영역(611)을 포함하는 제1 PN 접합(610)이 생성된다. 예를 들어, 제1 PN 접합(610)은 실리콘 도파로(640) 중 적어도 일부 영역에 불순물 이온 주입 공정을 통해 생성될 수 있다.
제1 PN 접합(610)은 전극(650)에서 인가되는 역전압에 응답하여 제1 공핍 영역(611)에서 발생되는 전기장에 의해 실리콘 도파로(640) 중 적어도 일부 영역에 진행되는 광자를 흡수한다. 이 때, 제1 PN 접합(610)은 제1 공핍 영역(611)에서 발생되는 강한 전기장으로 인한 프란츠 켈디시 및 표면 상태 효과에 의해, 광자를 흡수할 수 있고 생성된 자유 운반자를 증식할 수 있다.
여기서, 제1 PN 접합(610)의 도핑 농도는 광자 검출 효율 및 증식 이득이 최적으로 조절되어 최종 광 검출 효율이 최대화하도록 조절될 수 있다. 예를 들어, 제1 PN 접합(610)은 저 농도 도핑 영역(612) 및 저 농도 도핑 영역(612)의 외곽에 배치되는 고 농도 도핑 영역(613)으로 나뉘어 생성될 수 있다. 이 때, 저 농도 도핑 영역(612)은 미리 설정된 기준치 도핑 농도로 도핑되는 영역이고, 고 농도 도핑 영역(613)은 저 농도 도핑 영역(612)보다 높은 용해도 한계에 가까운 농도로 도핑되는 영역으로서, 전극(650)이 연결되는 영역일 수 있다. 따라서, 미리 설정된 기준치 도핑 농도가 조절됨으로써, 제1 PN 접합(610)의 광자 검출 효율이 최대화될 수 있다.
제2 PN 접합(620)은 접합 중앙에 제2 공핍 영역(621)을 형성하면서, 제1 PN 접합(610)의 N 영역 중 저 농도 도핑 영역(612) 및 고 농도 도핑 영역(613) 사이에 생성된다. 여기서, 제2 PN 접합(620)은 전극(650)에서 인가하는 역전압에 응답하여 제2 공핍 영역(621)에서 발생되는 전기장에 의해, 제1 PN 접합(610)에서 생성된 자유 운반자를 추가적으로 증식한다.
이 때, 제2 PN 접합(620)의 도핑 농도는 증식 이득을 최대화하도록 조절될 수 있다. 예를 들어, 제2 PN 접합(620)은 제1 PN 접합(610)의 저 농도 도핑 영역의 도핑 농도보다 높거나 낮은 농도로 도핑됨으로써, 요구되는 전압 인가 범위에서 자유 운반자의 증식 이득을 최대화할 수 있다.
이와 같이, 본 발명의 일실시예에 따른 광 검출기는 흡수 및 증식 기능을 수행하는 제1 PN 접합(610) 및 추가 증식 기능을 수행하는 제2 PN 접합(620)을 포함함으로써, 광 검출기 상에서 최종 검출 효율을 증가시킬 수 있다.
마찬가지로, 실리콘 도파로(640) 중 적어도 일부 영역에는 도 4 및 5에서 서술한 바와 같이, 격자 형태 또는 원통 형태를 갖는 적어도 하나의 광 결정이 형성됨으로써, 실리콘 도파로(640) 중 적어도 일부 영역에 진행되는 광자의 도파 군 속도가 조절될 수 있다. 따라서, 본 발명의 일실시예에 따른 광 검출기는 적어도 하나의 광 결정을 통해 광자의 도파 군 속도를 조절하여, 제1 PN 접합(610)에서의 광자 검출 효율을 향상시킴으로써, 실리콘 도파로(640)의 길이를 감소시키면서, 고속 동작을 실현할 수 있다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.
Claims (14)
- SOI(Silicon-On-Insulator) 기판;
상기 SOI 기판의 표면이 식각되어 형성되는 실리콘 도파로(waveguide);
상기 실리콘 도파로 중 적어도 일부 영역에 생성되어, 접합 중앙에 형성된 공핍 영역을 포함하는 PN 접합; 및
상기 PN 접합과 연결되는 전극
을 포함하고,
상기 PN 접합은
상기 전극에서 인가하는 역전압에 응답하여 상기 공핍 영역에서 발생되는 전기장에 의해, 상기 실리콘 도파로 중 적어도 일부 영역에 진행되는 광자를 흡수하며,
상기 실리콘 도파로 중 적어도 일부 영역에는
상기 실리콘 도파로 중 적어도 일부 영역에 진행되는 광자의 도파 군 속도를 조절하기 위한, 격자 형태 또는 원통 형태를 갖는 적어도 하나의 광 결정이 형성되는 광 검출기.
- 제1항에 있어서,
상기 PN 접합은
상기 공핍 영역에서 발생되는 전기장에 의해, 상기 흡수된 광자로부터 생성된 자유 운반자(free carrier)를 증식하는 광 검출기.
- 제1항에 있어서,
상기 PN 접합은
미리 설정된 기준치 도핑 농도의 저 농도 도핑 영역; 및
상기 저 농도 도핑 영역의 외곽에 배치되어 상기 저 농도 도핑 영역보다 높은 농도로 도핑되는 고 농도 도핑 영역
을 포함하고,
상기 전극은
상기 PN 접합의 상기 고 농도 도핑 영역과 연결되는 광 검출기.
- 제3항에 있어서,
상기 미리 설정된 기준치 도핑 농도는
상기 PN 접합의 광자 검출 효율을 최대화하도록 조절되는 광 검출기.
- 삭제
- SOI(Silicon-On-Insulator) 기판;
상기 SOI 기판의 표면이 식각되어 형성되는 실리콘 도파로(waveguide);
상기 실리콘 도파로 중 적어도 일부 영역에 생성되어, 접합 중앙에 형성된 공핍 영역을 포함하는 PN 접합; 및
상기 PN 접합과 연결되는 전극
을 포함하고,
상기 PN 접합은
상기 전극에서 인가하는 역전압에 응답하여 상기 공핍 영역에서 발생되는 전기장에 의해, 상기 실리콘 도파로 중 적어도 일부 영역에 진행되는 광자를 흡수하며,
상기 실리콘 도파로 중 적어도 일부 영역에는
상기 실리콘 도파로 중 적어도 일부 영역에 진행되는 광자의 도파 군 속도를 조절하기 위한, 격자 형태 또는 원통 형태를 갖는 적어도 하나의 광 결정이 형성되고,
상기 적어도 하나의 광 결정은
상기 PN 접합의 커패시턴스(capacitance)를 낮추기 위하여, 상기 PN 접합의 면적을 축소하도록 상기 실리콘 도파로 중 적어도 일부 영역에 형성되는 광 검출기.
- 제6항에 있어서,
상기 적어도 하나의 광 결정은
상기 PN 접합의 광자 검출 효율, 상기 PN 접합의 광자 편광 상태 또는 상기 실리콘 도파로 중 적어도 일부 영역에 진행되는 광자의 반사 및 산란 정도 중 적어도 어느 하나에 기초하여 미리 설정된 크기 또는 개수를 갖도록 형성되는 광 검출기.
- SOI(Silicon-On-Insulator) 기판;
상기 SOI 기판의 표면이 식각되어 형성되는 실리콘 도파로(waveguide);
상기 실리콘 도파로 중 적어도 일부 영역에 생성되어, 접합 중앙에 형성된 제1 공핍 영역을 포함하는 제1 PN 접합;
상기 제1 PN 접합과 연결되는 전극; 및
상기 제1 PN 접합의 N 영역 중 미리 설정된 기준치 도핑 농도의 저 농도 도핑 영역 및 상기 저 농도 도핑 영역의 외곽에 배치되어 상기 저 농도 도핑 영역보다 높은 농도로 도핑되는 고 농도 도핑 영역 사이에 생성되어, 접합 중앙에 형성된 제2 공핍 영역을 포함하는 제2 PN 접합
을 포함하고,
상기 제1 PN 접합은
상기 전극에서 인가하는 역전압에 응답하여 상기 제1 공핍 영역에서 발생되는 전기장에 의해, 상기 실리콘 도파로 중 적어도 일부 영역에 진행되는 광자를 흡수하고 상기 흡수된 광자로부터 생성된 자유 운반자(free carrier)를 증식하고,
상기 제2 PN 접합은
상기 전극에서 인가하는 역전압에 응답하여 상기 제2 공핍 영역에서 발생되는 전기장에 의해, 상기 제1 PN 접합에서 흡수되고 증식된 자유 운반자를 추가적으로 증식하는 광 검출기.
- 제8항에 있어서,
상기 미리 설정된 기준치 도핑 농도는
상기 제1 PN 접합의 광자 검출 효율을 최대화하도록 조절되는 광 검출기.
- 제8항에 있어서,
상기 제2 PN 접합은
상기 제2 PN 접합의 자유 운반자 증식 이득을 특정 인가전압에서 최대화하도록 상기 제1 PN 접합의 저 농도 도핑 영역의 도핑 농도보다 높거나 낮은 농도로 도핑되는 광 검출기.
- 제8항에 있어서,
상기 전극은
상기 제1 PN 접합의 상기 고 농도 도핑 영역과 연결되는 광 검출기.
- 제8항에 있어서,
상기 실리콘 도파로 중 적어도 일부 영역에는
상기 실리콘 도파로 중 적어도 일부 영역에 진행되는 광자의 도파 군 속도를 조절하기 위한, 격자 형태 또는 원통 형태를 갖는 적어도 하나의 광 결정이 형성되는 광 검출기.
- 제12항에 있어서,
상기 적어도 하나의 광 결정은
상기 제1 PN 접합의 커패시턴스(capacitance)를 낮추기 위하여, 상기 제1 PN 접합의 면적을 축소하도록 상기 실리콘 도파로 중 적어도 일부 영역에 형성되는 광 검출기.
- 제12항에 있어서,
상기 적어도 하나의 광 결정은
상기 제1 PN 접합의 광자 검출 효율, 상기 제1 PN 접합의 광자 편광 상태 또는 상기 실리콘 도파로 중 적어도 일부 영역에 진행되는 광자의 반사 및 산란 정도 중 적어도 어느 하나에 기초하여 미리 설정된 크기 또는 개수를 갖도록 형성되는 광 검출기.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140170548A KR101615826B1 (ko) | 2014-12-02 | 2014-12-02 | 반도체 적외선 도파로 광 검출기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140170548A KR101615826B1 (ko) | 2014-12-02 | 2014-12-02 | 반도체 적외선 도파로 광 검출기 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101615826B1 true KR101615826B1 (ko) | 2016-04-28 |
Family
ID=55915235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140170548A Active KR101615826B1 (ko) | 2014-12-02 | 2014-12-02 | 반도체 적외선 도파로 광 검출기 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101615826B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013047721A (ja) * | 2011-08-29 | 2013-03-07 | Fujikura Ltd | 光変調器および光導波路素子 |
-
2014
- 2014-12-02 KR KR1020140170548A patent/KR101615826B1/ko active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013047721A (ja) * | 2011-08-29 | 2013-03-07 | Fujikura Ltd | 光変調器および光導波路素子 |
Non-Patent Citations (1)
| Title |
|---|
| 논문1 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2856505B1 (en) | Devices including independently controllable absorption region and multiplication region electric fields | |
| US8938134B2 (en) | Hybrid optical modulator for photonic integrated circuit devices | |
| US10914892B2 (en) | Germanium photodetector coupled to a waveguide | |
| KR101891150B1 (ko) | 저전압 광검출기 | |
| US11067765B2 (en) | Evanescent coupling of photodiode with optical waveguide | |
| US10067364B2 (en) | Controlling the composition of electro-absorption media in optical devices | |
| KR20150035520A (ko) | 결함 실리콘 흡수 영역을 갖는 애벌란시 포토다이오드 | |
| US11437531B2 (en) | Photodetector | |
| JP6024755B2 (ja) | 半導体受光素子及びその製造方法 | |
| JP2008526003A (ja) | ゲルマニウムオンシリコンの光検出器 | |
| CN105720129A (zh) | 高速锗/硅雪崩光电二极管 | |
| US10409005B2 (en) | Reducing back reflection in a photodiode | |
| JP7024976B2 (ja) | 受光素子及び近赤外光検出器 | |
| CN102460735A (zh) | 侧壁光电检测器 | |
| JP5513659B1 (ja) | フォトニック結晶光検出器 | |
| Liow et al. | Waveguide germanium photodetector with high bandwidth and high L-band responsivity | |
| US9406830B1 (en) | Semiconductor light-receiving device | |
| US9035409B2 (en) | Germanium photodetector having absorption enhanced under slow-light mode | |
| JP7445152B2 (ja) | アバランシェフォトダイオード | |
| CN114400267A (zh) | 集成有双吸收区的光电探测器及其制备方法 | |
| KR101615826B1 (ko) | 반도체 적외선 도파로 광 검출기 | |
| JP7061753B2 (ja) | 受光素子及び近赤外光検出器 | |
| Menon et al. | High performance of a SOI-based lateral PIN photodiode using SiGe/Si multilayer quantum well | |
| US20220262986A1 (en) | Semiconductor device and fabricating method therefor | |
| CN108987530B (zh) | 光电探测器的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20141202 |
|
| PA0201 | Request for examination | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20160224 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20160311 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20160420 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20160420 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| FPAY | Annual fee payment |
Payment date: 20190402 Year of fee payment: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20190402 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20200326 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20250422 Start annual number: 10 End annual number: 10 |