KR101606413B1 - An apparatus and a method for model predictive control of a DC/DC converter - Google Patents

An apparatus and a method for model predictive control of a DC/DC converter Download PDF

Info

Publication number
KR101606413B1
KR101606413B1 KR1020140087342A KR20140087342A KR101606413B1 KR 101606413 B1 KR101606413 B1 KR 101606413B1 KR 1020140087342 A KR1020140087342 A KR 1020140087342A KR 20140087342 A KR20140087342 A KR 20140087342A KR 101606413 B1 KR101606413 B1 KR 101606413B1
Authority
KR
South Korea
Prior art keywords
converter
control input
voltage
state
rti
Prior art date
Application number
KR1020140087342A
Other languages
Korean (ko)
Other versions
KR20160007130A (en
Inventor
이영일
김석균
Original Assignee
서울과학기술대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울과학기술대학교 산학협력단 filed Critical 서울과학기술대학교 산학협력단
Priority to KR1020140087342A priority Critical patent/KR101606413B1/en
Publication of KR20160007130A publication Critical patent/KR20160007130A/en
Application granted granted Critical
Publication of KR101606413B1 publication Critical patent/KR101606413B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/08Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04Modifications for accelerating switching
    • H03K17/042Modifications for accelerating switching by feedback from the output circuit to the control circuit
    • H03K17/04206Modifications for accelerating switching by feedback from the output circuit to the control circuit in field-effect transistor switches

Abstract

본 발명은 직류/직류 변환기의 출력을 제어하기 위해 단계별 전압제어 기법을 따르면서, 인너루프 제어를 위해 변환기의 비선형성을 고려한 쌍일차(bilinear) 상태방정식을 반영하여, 적은 계산량을 필요로 하면서도 원하는 정상상태 기준상태 및 제어입력과의 추종오차를 최소화하여 제어입력 제한조건하에서 전역 안정도(global stability)를 보장하는 모델예측 제어기법을 제공한다. 또한, 제어입력에 추가조건을 부과하여 상태 제한조건을 반영한 모델예측 제어기법을 제공한다.
본 발명은 직류/직류 변환기의 출력 제어를 위해 인너루프에 변환기의 비선형성을 고려한 모델예측제어기를 적용함으로써, 출력전압을 안정적으로 제어하는 효과를 갖는다. 새로 제안된 모델예측제어기는 변환기의 내재적인 비선형성을 반영하며, 제어입력 제한조건하에서 안정도를 보장함으로써, 직류/직류 변환기의 출력전압 추종오차를 없애는 효과를 갖는다.
The present invention relates to a method for controlling an output of a DC / DC converter by following a step-by-step voltage control technique, reflecting a bilinear state equation considering nonlinearity of a converter for inner loop control, The present invention provides a model predictive control scheme that ensures global stability under control input constraints by minimizing tracking errors with state reference states and control inputs. In addition, a model predictive control technique that imposes additional conditions on the control input and reflects the state constraint condition is provided.
The present invention has an effect of stably controlling an output voltage by applying a model predictive controller that takes non-linearity of a converter into an inner loop for output control of a DC / DC converter. The newly proposed model predictive controller reflects the inherent nonlinearity of the converter and has the effect of eliminating the output voltage tracking error of the DC / DC converter by ensuring the stability under the control input limit condition.

Description

모델예측제어 기법을 이용한 직류/직류 변환기의 출력 제어장치 및 출력 제어방법{An apparatus and a method for model predictive control of a DC/DC converter}[0001] The present invention relates to an output control apparatus and a method for controlling a DC / DC converter using a model predictive control method,

본 발명은 모델예측제어 기법(model predictive control strategy)을 이용한 직류/직류 변환기(DC/DC converter)의 출력 제어장치 및 출력 제어방법에 관한 것이다. 구체적으로, 본 발명은 직류/직류 변환기의 출력을 제어하기 위해 단계별 이중루프 제어기법(cascade dual-loop control strategy)을 적용한다. 인너루프(inner-loop)에는 전류 제어를 위한 모델예측제어기(model predictive controller, MPC)를 이용하고, 아우터루프(outer-loop)에는 전압 제어를 위한 비례적분 제어기(proportional-integral(PI) controller)를 이용한다. 인너루프 제어를 위해 본 발명은 직류/직류 변환기의 비선형성을 고려하면서도 제어입력 제한조건(input constraints)하에서 전역 안정도를 보장하는 모델예측제어기를 제안한다.The present invention relates to an output control apparatus and an output control method of a DC / DC converter using a model predictive control strategy. Specifically, the present invention applies a cascade dual-loop control strategy to control the output of the DC / DC converter. A model predictive controller (MPC) for current control is used in the inner loop and a proportional-integral (PI) controller is used for the voltage control in the outer-loop. . For inner loop control, the present invention proposes a model predictive controller that guarantees global stability under control input constraints while considering the non-linearity of DC / DC converters.

전자식 전력 변환기(electronic power converters)는 스위치 동작에 의해 직류전압(DC voltage)을 제공하는 태양광 발전 시스템, 개인용 컴퓨터, 컴퓨터 주변기기, 가전 기기의 어댑터와 같은 다양한 형태의 전압 조정에 광법위하게 이용될 수 있다. 이러한 분야에는 커패시터 전압이 그 기준전압을 잘 추종하도록 스위치 동작 논리(switching action logic)를 설계하는 것이 필요하다. 스위치가 온된 경우와 오프된 경우의 두 상황에 대응하는 두 개의 다른 모델을 평균하면, 전력 변환기 동역학(dynamics)은 연속적인 제어입력을 갖는 쌍일차 모델(bilinear model)로 표현된다. 또한, 스위치 동작의 듀티비(duty ratio)가 제어입력으로 다뤄지므로, 제어입력은 최소 및 최대 듀비티에 의해 결정되는 집합으로 제한된다.Electronic power converters are widely used for various types of voltage regulation, such as photovoltaic systems that provide DC voltage by switch operation, adapters for personal computers, computer peripherals, and home appliances. . In this field it is necessary to design the switching action logic so that the capacitor voltage follows the reference voltage well. By averaging two different models corresponding to the two situations of switch on and off, the power converter dynamics are represented by a bilinear model with continuous control inputs. Also, since the duty ratio of the switch operation is treated as a control input, the control input is limited to the set determined by the minimum and maximum duty ratios.

종래에는 제어기 구조의 단순함으로 인해, 인너루프 전류제어기와 아우터루프 전압제어기로 이루어진 단계별 제어기법(cascade control strategy)을 적용한 비례적분(PI) 제어기가 전력 변환기 안정화에 널리 이용되었다. 그러나, 이러한 제어기는 변환기의 선형화된 모델에 기반하여 설계되므로, 실제 적용시 변환기의 비선형성으로 인해 폐루프 성능을 제약하게 된다. 또한, 이러한 종래의 제어기는 제어입력의 제한조건을 고려하지 않았다.Conventionally, due to the simplicity of the controller structure, a proportional integral (PI) controller employing a cascade control strategy consisting of an inner loop current controller and an outer loop voltage controller has been widely used for power converter stabilization. However, since such a controller is designed based on a linearized model of the converter, the closed loop performance is limited due to the nonlinearity of the converter in practical application. Also, such a conventional controller does not take into account the limiting condition of the control input.

이와 관련된 종래기술을 살펴보면, 아래 선행기술문헌에서 제시한 비특허문헌1은 직류/직류 변환기를 위한 비례적분 제어기를 개시하고 있으며, 비특허문헌2는 직류/직류 변환기를 위한 비례적분 유사 퍼지 논리(PI-like Fuzzy logic) 제어기를 개시하고 있다. 이와 같은 비례적분 제어기 또는 이와 유사한 제어기는 제어기 구조는 간단하지만, 변환기의 비선형성과 제어입력 제한조건을 고려하지 않으므로 성능면에서 한계를 갖는 단점이 있다.Non-Patent Document 1 proposed in the following prior art documents discloses a proportional integral controller for a DC / DC converter, and Non-Patent Document 2 discloses a proportional integral similar fuzzy logic for a DC / DC converter PI-like Fuzzy logic controller. Such a proportional integral controller or a similar controller has a simple controller structure but does not take into account the nonlinearity of the converter and the control input limitations, and thus has a limitation in performance.

비특허문헌3은 폐루프 성능을 향상하기 위한 데드비트(deadbeat) 제어기를 개시하고 있다. 이 제어기는 종래의 비례적분 제어기에 비해 어느 정도 성능이 개선되나, 변환기의 비선형성과 제어입력 제한조건을 고려하지 않으므로 성능 향상에는 한계가 있다. 한편, 비특허문헌4는 직류/직류 변환기를 위한 슬라이딩 모드 제어기를 개시하고 있다. 이 제어기는 변환기의 비선형성을 고려하고 있으나, 물리적인 제어입력 제한 조건을 고려하지 않은 한계가 있다.Non-patent document 3 discloses a deadbeat controller for improving closed-loop performance. This controller improves performance to some extent compared to the conventional proportional integral controller, but does not take into account the nonlinearity of the converter and the control input limitations, thus limiting the performance improvement. On the other hand, Non-Patent Document 4 discloses a sliding mode controller for a DC / DC converter. This controller considers the nonlinearity of the converter, but there is a limit not to take into account the physical control input limit.

상기 기술한 종래기술의 단점을 보완하기 위해, 본 발명은 직류/직류 변환기에 단계별 전압제어 기법(cascade voltage control strategy)을 적용하여 인너루프에는 새로 제안한 모델예측제어기를 적용하고, 아우터루프에는 비례적분 제어기를 적용한다. 모델예측제어(model predictive control)는 제어입력이 매 시간 단계(time step)에서 유한 개의 미래 시간 단계(finite numbers of future time steps)에 대한 최적화 과정을 통해 계산되는 이동구간 제어방법(receding horizon control method)이다. 인너루프 제어를 위해 본 발명은 직류/직류 변환기의 비선형성을 고려하면서도 제어입력 제한조건(input constraints)하에서 전역 안정도를 보장하는 모델예측제어기를 제안한다. 제안된 모델예측제어기는 비선형 변환기 모델에 근거하여 오차 상태와 제어입력 편차의 합을 포함하는 비용함수를 최적화한다. 모델예측제어기의 제어입력 형태는 어떠한 온라인 수치 최적화도 필요로 하지 않고, 제안된 모델예측제어기에 의해 제어입력 제한조건하에서 커패시터 전압과 인덕터 전류가 그 기준값으로 전역적으로 수렴함을 증명할 수 있다. In order to compensate for the disadvantages of the prior art described above, the present invention applies a cascade voltage control strategy to a DC / DC converter, applies a newly proposed model predictor to an inner loop, Apply the controller. The model predictive control is a control method in which the control input is computed through an optimization process for finite numbers of future time steps at each time step (receding horizon control method )to be. For inner loop control, the present invention proposes a model predictive controller that guarantees global stability under control input constraints while considering the non-linearity of DC / DC converters. The proposed model predictor controller optimizes the cost function including the sum of the error state and the control input deviation based on the nonlinear transducer model. The control input form of the model predictor controller does not require any on - line numerical optimization and it can be proved that the proposed model predictor controller converges the capacitor voltage and the inductor current globally to the reference value under the control input limit condition.

Jose Alvarez-Ramirez, Ilse Cervantes, Gerardo Espinosa-Perez, Paul Maya, and America Morales, "A stable design of PI control for DC-DC converters with an RHS zero," IEEE Transactions on Circuits and Systems-I: Fundamental Theory and Applications, vol.48, no.1, pp.103-106, January 2001. Jose Alvarez-Ramirez, Ilse Cervantes, Gerardo Espinosa-Perez, Paul Maya, and Morales, "A Stable Design of PI-DC Converters for DC-DC Converters with RHS Zero" Applications, vol. 48, no. 1, pp. 103-106, January 2001. Alexander G. Perry, Guang Feng, L. Yan-Fei Liu, and Paresh C. Sen, "A design method for PI-like fuzzy logic controllers for DC-DC converter," IEEE Transactions on Industrial Electronics, vol.54, no.5, pp.2688-2696, October 2007. "A design method for PI-like fuzzy logic controllers for DC-DC converter," IEEE Transactions on Industrial Electronics, vol.54, no. .5, pp.2688-2696, October 2007. Stephane Bibian and Huan Jin, "High performance predictive dead-beat digital controller for DC power supplies," IEEE Transactions on Power Electronics, vol.17, no.3, pp.420-427, May 2002. Stephane Bibian and Huan Jin, "High performance predictive dead-beat digital controller for DC power supplies," IEEE Transactions on Power Electronics, vol. 17, no. 3, pp. 420-427, May 2002. Mahdi Salimi, "Sliding mode control of the DC-DC fly back converter with zero steady-state error," Journal of Basic and Applied Scientific Research, vol.2, no.10, pp.10693-10705, 2012. Mahdi Salimi, "Sliding mode control of the DC-DC flyback converter with a zero steady-state error," Journal of Basic and Applied Scientific Research, vol.2, no.10, pp.10693-10705, 2012.

따라서, 본 발명이 이루고자 하는 과제는 직류/직류 변환기의 출력을 제어하기 위해 단계별 전압제어 기법을 따르면서, 인너루프 제어를 위해 변환기의 비선형성을 고려하여 반영하고, 적은 계산량을 필요로 하면서도 원하는 정상상태 기준상태 및 제어입력과의 추종오차를 최소화하여 제어입력 제한조건하에서 전역 안정도(global stability)를 보장하는 모델예측 제어기법을 제공하고자 하는 것이다.Accordingly, it is an object of the present invention to provide a DC / DC converter which is capable of controlling the output of a DC / DC converter in accordance with a stepwise voltage control scheme, reflecting the nonlinearity of the converter for inner loop control, And to provide a model predictive control technique that ensures global stability under control input limiting conditions by minimizing the tracking error between the reference state and the control input.

상기 기술적 과제를 해결하기 위하여 본 발명은 소스 직류전압(source DC voltage)

Figure 112014065305907-pat00001
, 인덕턴스(inductance)
Figure 112014065305907-pat00002
을 갖는 인덕터(inductor), 스위치 동작을 위한 MOSFET(metal oxide semiconductor field effect transistor) 트랜지스터
Figure 112014065305907-pat00003
, 다이오드
Figure 112014065305907-pat00004
, 커패시턴스(capacitance)
Figure 112014065305907-pat00005
를 갖는 커패시터로 구성된 직류/직류 부스트 변환기(DC/DC boost converter)가 부하 저항값(load resistance)
Figure 112014065305907-pat00006
을 갖는 부하에 연결된 경우의 쌍일차 상태방정식(bilinear state equation)이 (E1)으로 주어지고,According to an aspect of the present invention,
Figure 112014065305907-pat00001
, Inductance (inductance)
Figure 112014065305907-pat00002
An inductor having a metal oxide semiconductor field effect transistor (MOSFET) for switching operation,
Figure 112014065305907-pat00003
, A diode
Figure 112014065305907-pat00004
, A capacitance
Figure 112014065305907-pat00005
DC boost converter (DC / DC boost converter) composed of a capacitor having a load resistance
Figure 112014065305907-pat00006
The bilinear state equation when connected to a load with (E1) is given by (El)

Figure 112014065305907-pat00007
(E1)
Figure 112014065305907-pat00007
(E1)

(E1)에서, 제어입력은 듀티비(duty ratio)

Figure 112014065305907-pat00008
에 의해
Figure 112014065305907-pat00009
로 정의되고
Figure 112014065305907-pat00010
이며, 상태변수는 인덕터 전류
Figure 112014065305907-pat00011
와 커패시터 전압
Figure 112014065305907-pat00012
에 의해
Figure 112014065305907-pat00013
로 정의되고, 소스 직류전압(source DC voltage)
Figure 112014065305907-pat00014
와 다이오드 전압
Figure 112014065305907-pat00015
에 의해
Figure 112014065305907-pat00016
로 정의되고,
Figure 112014065305907-pat00017
,
Figure 112014065305907-pat00018
,
Figure 112014065305907-pat00019
,
Figure 112014065305907-pat00020
,
Figure 112014065305907-pat00021
,
Figure 112014065305907-pat00022
이고,
Figure 112014065305907-pat00023
은 트랜지스터
Figure 112014065305907-pat00024
의 온-저항값(ON-resistance)이며, 샘플링 주기(sampling period)를
Figure 112014065305907-pat00025
라 하고, 이산화된 인덕터 전류와 이산화된 커패시터 전압을 상태변수
Figure 112014065305907-pat00026
로 정의하고, 이산화된 제어입력을
Figure 112014065305907-pat00027
라 하여, (E1)을 이산화한 이산시간 상태방정식을 (E2), (E3)이라 할 때, (E1), the control input has a duty ratio
Figure 112014065305907-pat00008
By
Figure 112014065305907-pat00009
Is defined as
Figure 112014065305907-pat00010
, And the state variable is the inductor current
Figure 112014065305907-pat00011
And the capacitor voltage
Figure 112014065305907-pat00012
By
Figure 112014065305907-pat00013
And a source DC voltage,
Figure 112014065305907-pat00014
And diode voltage
Figure 112014065305907-pat00015
By
Figure 112014065305907-pat00016
Lt; / RTI >
Figure 112014065305907-pat00017
,
Figure 112014065305907-pat00018
,
Figure 112014065305907-pat00019
,
Figure 112014065305907-pat00020
,
Figure 112014065305907-pat00021
,
Figure 112014065305907-pat00022
ego,
Figure 112014065305907-pat00023
The transistor
Figure 112014065305907-pat00024
On-resistance (ON-resistance), and the sampling period is
Figure 112014065305907-pat00025
, And the discretized inductor current and the discretized capacitor voltage are converted into state variables
Figure 112014065305907-pat00026
, And the discretized control input
Figure 112014065305907-pat00027
(E2) and (E3) are discretized time state equations obtained by discretizing E1,

Figure 112014065305907-pat00028
(E2)
Figure 112014065305907-pat00028
(E2)

Figure 112015113420742-pat00029
Figure 112015113420742-pat00030
Figure 112015113420742-pat00031
Figure 112015113420742-pat00032
(E3)
(E3)에서
Figure 112015113420742-pat00661
는 2×2 단위 행렬을 나타내며,
Figure 112015113420742-pat00029
Figure 112015113420742-pat00030
Figure 112015113420742-pat00031
Figure 112015113420742-pat00032
(E3)
(E3)
Figure 112015113420742-pat00661
Represents a 2x2 unitary matrix,

기준전류

Figure 112014065305907-pat00033
, 인덕터 전류
Figure 112014065305907-pat00034
, 커패시터 전압
Figure 112014065305907-pat00035
를 입력받아 상기 제어입력
Figure 112014065305907-pat00036
를 출력하는 모델예측제어기(model predictive controller, MPC)를 포함하고, 상기 모델예측제어기에서 출력되는 상기 제어입력
Figure 112014065305907-pat00037
는 설계 파라미터(design parameter)로서 미리 선택된
Figure 112014065305907-pat00038
와,
Figure 112014065305907-pat00039
를 만족하고 듀티비(duty ratio)
Figure 112014065305907-pat00040
가 속하는 구간을 정하는
Figure 112014065305907-pat00041
,
Figure 112014065305907-pat00042
에 대해,Reference current
Figure 112014065305907-pat00033
, Inductor current
Figure 112014065305907-pat00034
, Capacitor voltage
Figure 112014065305907-pat00035
And inputs the control input
Figure 112014065305907-pat00036
And a model predictive controller (MPC) for outputting the control input
Figure 112014065305907-pat00037
Is selected in advance as a design parameter
Figure 112014065305907-pat00038
Wow,
Figure 112014065305907-pat00039
And a duty ratio
Figure 112014065305907-pat00040
Defining the section to which
Figure 112014065305907-pat00041
,
Figure 112014065305907-pat00042
About,

Figure 112014065305907-pat00043
(E4)
Figure 112014065305907-pat00043
(E4)

로 주어지며, (E4)에서

Figure 112014065305907-pat00044
,
Figure 112014065305907-pat00045
,
Figure 112014065305907-pat00046
,
Figure 112014065305907-pat00047
,
Figure 112014065305907-pat00048
이고,
Figure 112014065305907-pat00049
Figure 112014065305907-pat00050
는 각각 상기 기준전류
Figure 112014065305907-pat00051
에 대해 제어목표
Figure 112014065305907-pat00052
,
Figure 112014065305907-pat00053
Figure 112014065305907-pat00054
를 달성했을 때의 정상상태 조건으로부터 주어지는 상태변수
Figure 112014065305907-pat00055
의 정상상태값(steady-state value)과 제어입력
Figure 112014065305907-pat00056
의 정상상태값을 의미하며,
Figure 112014065305907-pat00057
Figure 112014065305907-pat00058
라 하면(E4) is given as
Figure 112014065305907-pat00044
,
Figure 112014065305907-pat00045
,
Figure 112014065305907-pat00046
,
Figure 112014065305907-pat00047
,
Figure 112014065305907-pat00048
ego,
Figure 112014065305907-pat00049
Wow
Figure 112014065305907-pat00050
Respectively,
Figure 112014065305907-pat00051
Control goals for
Figure 112014065305907-pat00052
,
Figure 112014065305907-pat00053
Figure 112014065305907-pat00054
The state variable given from the steady-state condition
Figure 112014065305907-pat00055
Steady-state value < RTI ID = 0.0 >
Figure 112014065305907-pat00056
The steady-state value of "
Figure 112014065305907-pat00057
The
Figure 112014065305907-pat00058
If you say

Figure 112014065305907-pat00059
(E5)
Figure 112014065305907-pat00059
(E5)

(E5)를 만족하도록 구하는 직류/직류 변환기의 출력 제어장치를 제공한다.(E5) of the DC / DC converter.

또한, 본 발명은 전류검출부에서 직류/직류 변환기로부터 인덕터 전류

Figure 112014065305907-pat00060
를 검출하여 출력하는 단계, 전압검출부에서 직류/직류 변환기로부터 커패시터 전압
Figure 112014065305907-pat00061
를 검출하여 출력하는 단계, 비례적분(proportional-integral, PI) 제어기에서 기준전압
Figure 112014065305907-pat00062
과 상기 커패시터 전압
Figure 112014065305907-pat00063
사이의 오차신호를 입력받아 기준전류
Figure 112014065305907-pat00064
를 출력하는 단계, 모델예측제어기(model predictive controller, MPC)에서 상기 기준전류
Figure 112014065305907-pat00065
, 상기 인덕터 전류
Figure 112014065305907-pat00066
, 상기 커패시터 전압
Figure 112014065305907-pat00067
를 입력받아 상기 제어입력
Figure 112014065305907-pat00068
를 출력하는 단계, 펄스폭변조부(pulse-width modulator)에서 상기 모델예측제어기로부터 출력된 상기 제어입력
Figure 112014065305907-pat00069
를 입력받아 직류/직류 변환기에 제어신호를 출력하는 단계를 포함하고, 상기 모델예측제어기에서 출력되는 상기 제어입력
Figure 112014065305907-pat00070
는 설계 파라미터(design parameter)로서 미리 선택된
Figure 112014065305907-pat00071
와,
Figure 112014065305907-pat00072
를 만족하고 듀티비(duty ratio)
Figure 112014065305907-pat00073
가 속하는 구간을 정하는
Figure 112014065305907-pat00074
,
Figure 112014065305907-pat00075
에 대해, (E4)로 주어지며, (E4)에서
Figure 112014065305907-pat00076
,
Figure 112014065305907-pat00077
,
Figure 112014065305907-pat00078
,
Figure 112014065305907-pat00079
,
Figure 112014065305907-pat00080
이고,
Figure 112014065305907-pat00081
Figure 112014065305907-pat00082
는 각각 상기 기준전류
Figure 112014065305907-pat00083
에 대해 제어목표
Figure 112014065305907-pat00084
,
Figure 112014065305907-pat00085
Figure 112014065305907-pat00086
를 달성했을 때의 정상상태 조건으로부터 주어지는 상태변수
Figure 112014065305907-pat00087
의 정상상태값(steady-state value)과 제어입력
Figure 112014065305907-pat00088
의 정상상태값을 의미하며,
Figure 112014065305907-pat00089
Figure 112014065305907-pat00090
라 하면 (E5)를 만족하도록 구하는 직류/직류 변환기의 출력 제어방법을 제공한다.Further, according to the present invention, in the current detector, the inductor current
Figure 112014065305907-pat00060
Detecting a voltage of the capacitor from the DC / DC converter in the voltage detecting unit,
Figure 112014065305907-pat00061
Detecting and outputting a reference voltage (PI) in a proportional-integral (PI)
Figure 112014065305907-pat00062
And the capacitor voltage
Figure 112014065305907-pat00063
The reference current < RTI ID = 0.0 >
Figure 112014065305907-pat00064
, Outputting a reference current in a model predictive controller (MPC)
Figure 112014065305907-pat00065
, The inductor current
Figure 112014065305907-pat00066
, The capacitor voltage
Figure 112014065305907-pat00067
And inputs the control input
Figure 112014065305907-pat00068
Outputting the control input from the model predictive controller in a pulse-width modulator,
Figure 112014065305907-pat00069
And outputting a control signal to the DC / DC converter, wherein the control input
Figure 112014065305907-pat00070
Is selected in advance as a design parameter
Figure 112014065305907-pat00071
Wow,
Figure 112014065305907-pat00072
And a duty ratio
Figure 112014065305907-pat00073
Defining the section to which
Figure 112014065305907-pat00074
,
Figure 112014065305907-pat00075
Is given by (E4), and (E4) is given by
Figure 112014065305907-pat00076
,
Figure 112014065305907-pat00077
,
Figure 112014065305907-pat00078
,
Figure 112014065305907-pat00079
,
Figure 112014065305907-pat00080
ego,
Figure 112014065305907-pat00081
Wow
Figure 112014065305907-pat00082
Respectively,
Figure 112014065305907-pat00083
Control goals for
Figure 112014065305907-pat00084
,
Figure 112014065305907-pat00085
Figure 112014065305907-pat00086
The state variable given from the steady-state condition
Figure 112014065305907-pat00087
Steady-state value < RTI ID = 0.0 >
Figure 112014065305907-pat00088
The steady-state value of "
Figure 112014065305907-pat00089
The
Figure 112014065305907-pat00090
(E5), the output control method of the DC / DC converter is provided.

본 발명은 직류/직류 변환기의 출력 제어를 위해 인너루프에 변환기의 비선형성을 고려한 모델예측제어기를 적용함으로써, 출력전압을 안정적으로 제어하는 효과를 갖는다. 새로 제안된 모델예측제어기는 변환기의 내재적인 비선형성을 고려하여 반영하며, 제어입력 제한조건하에서 안정도를 보장함으로써, 직류/직류 변환기의 출력전압 추종오차를 없애는 효과를 갖는다. The present invention has an effect of stably controlling an output voltage by applying a model predictive controller that takes non-linearity of a converter into an inner loop for output control of a DC / DC converter. The newly proposed model predictor controller reflects the inherent nonlinearity of the converter and guarantees the stability under the control input condition, thereby eliminating the output voltage follow-up error of the DC / DC converter.

도 1은 직류/직류 변환기(DC/DC converter)를 보인 도면.
도 2는 본 발명에 일 실시예에 따른 직류/직류 변환기의 출력 제어장치를 보인 블록도.
도 3은 본 발명의 일 실시예에 따른 직류/직류 변환기의 출력 제어장치의 하드웨어 구성을 보인 도면.
도 4는 기준전압이

Figure 112014065305907-pat00091
에서
Figure 112014065305907-pat00092
로 변경되는 경우에 대한 커패시터 전압 추종 성능과 그에 대응하는 부하 전류를 보인 도면.
도 5는 기준전압 변경 후
Figure 112014065305907-pat00093
동안의 제어입력을 보인 도면.
도 6은 기준전압이
Figure 112014065305907-pat00094
에서
Figure 112014065305907-pat00095
로 변경되는 경우에 대한 커패시터 전압 추종 성능과 그에 대응하는 부하 전류를 보인 도면.
도 7은 소스 직류전압 변경에 대한 커패시터 전압 추종 성능과 그에 대응하는 부하 전류를 보인 도면.
도 8은 부하 저항값이
Figure 112014065305907-pat00096
에서
Figure 112014065305907-pat00097
으로 변동하는 경우에 대한 커패시터 전압 추종 성능과 그에 대응하는 부하 전류를 보인 도면.1 is a view showing a DC / DC converter (DC / DC converter);
2 is a block diagram showing an output control apparatus of a DC / DC converter according to an embodiment of the present invention.
3 is a diagram illustrating a hardware configuration of an output control apparatus of a DC / DC converter according to an embodiment of the present invention.
4 is a graph
Figure 112014065305907-pat00091
in
Figure 112014065305907-pat00092
And a load current corresponding to the capacitor voltage follow-up performance.
FIG. 5 is a timing chart
Figure 112014065305907-pat00093
≪ / RTI > FIG.
Figure 6 shows that the reference voltage
Figure 112014065305907-pat00094
in
Figure 112014065305907-pat00095
And a load current corresponding to the capacitor voltage follow-up performance.
7 shows the capacitor voltage follow-up performance and the corresponding load current for the source DC voltage change.
Fig. 8 is a graph
Figure 112014065305907-pat00096
in
Figure 112014065305907-pat00097
And a load current corresponding to the capacitor voltage follow-up performance.

직류/직류 변환기(DC/DC converter)에는 벅(buck), 부스트(boost), 벅-부스트(buck-boost), 플라이백(flyback) 등 여러 형태(type)의 변환기가 존재하고, 이러한 변환기는 아래에서 설명하는 바와 같이, 비선형의 쌍일차 상태방정식(bilinear state equation)으로 표현될 수 있다. 본 발명에서는 직류/직류 부스트 변환기(DC/DC boost converter)의 출력 제어장치에 대해 설명하나, 본 발명의 제어기 설계 방법은 위에서 열거한 다른 형태의 직류/직류 변환기에도 적용될 수 있다. DC / DC converters have various types of converters, such as buck, boost, buck-boost, flyback, and the like. Can be expressed as a nonlinear bilinear state equation, as described below. The present invention will be described with reference to a DC / DC boost converter output control device, but the controller design method of the present invention can also be applied to other types of DC / DC converters listed above.

이하, 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings.

도 1은 직류/직류 부스트 변환기(DC/DC boost converter)를 보인 도면이다. 도 1을 참조하면, 직류/직류 부스트 변환기는 소스 직류전압(source DC voltage)

Figure 112014065305907-pat00098
, 인덕턴스(inductance)
Figure 112014065305907-pat00099
을 갖는 인덕터(inductor), 스위치 동작을 위한 MOSFET(metal oxide semiconductor field effect transistor) 트랜지스터
Figure 112014065305907-pat00100
, 다이오드
Figure 112014065305907-pat00101
, 커패시턴스(capacitance)
Figure 112014065305907-pat00102
를 갖는 커패시터로 구성되며, 부하 저항값(load resistance)
Figure 112014065305907-pat00103
을 갖는 부하가 직류/직류 부스트 변환기에 연결되어 있다. 1 is a diagram showing a DC / DC boost converter (DC / DC boost converter). Referring to FIG. 1, the DC / DC boost converter includes a source DC voltage,
Figure 112014065305907-pat00098
, Inductance (inductance)
Figure 112014065305907-pat00099
An inductor having a metal oxide semiconductor field effect transistor (MOSFET) for switching operation,
Figure 112014065305907-pat00100
, A diode
Figure 112014065305907-pat00101
, A capacitance
Figure 112014065305907-pat00102
And a load resistance,
Figure 112014065305907-pat00103
Is connected to the DC / DC boost converter.

본 발명에서는 스위치 동작(switching action)의 펄스폭 변조(pulse-width modulation, PWM)가 고려된다. 즉, 펄스폭변조 주기(PWM period)를

Figure 112014065305907-pat00104
, 듀티비(duty ratio)를
Figure 112014065305907-pat00105
라 하면, 스위치는
Figure 112014065305907-pat00106
동안 온(ON)되고,
Figure 112014065305907-pat00107
동안 오프(OFF)된다. 따라서, 직류/직류 부스트 변환기의 평균화된 모델은 다음과 같이 주어진다.In the present invention, pulse-width modulation (PWM) of a switching action is considered. That is, the pulse width modulation period (PWM period)
Figure 112014065305907-pat00104
, And a duty ratio
Figure 112014065305907-pat00105
, The switch
Figure 112014065305907-pat00106
ON,
Figure 112014065305907-pat00107
(OFF). Thus, the averaged model of the DC / DC boost converter is given by:

Figure 112014065305907-pat00108
(1)
Figure 112014065305907-pat00108
(One)

여기서, 제어입력은 듀티비에 의해

Figure 112014065305907-pat00109
로 정의되며,
Figure 112014065305907-pat00110
Figure 112014065305907-pat00111
는 0과 1이 될 수 있으나, 안정도 조건의 보존성(conservativeness)을 조정하기 위한 설계 파라미터(design parameter)로 이용될 수 있으므로,
Figure 112014065305907-pat00112
이다. 상태변수는 인덕터 전류
Figure 112014065305907-pat00113
와 커패시터 전압
Figure 112014065305907-pat00114
에 의해
Figure 112014065305907-pat00115
로 정의되고, 소스 직류전압(source DC voltage)
Figure 112014065305907-pat00116
와 다이오드 전압
Figure 112014065305907-pat00117
에 의해
Figure 112014065305907-pat00118
로 정의된다. (1)에서
Figure 112014065305907-pat00119
,
Figure 112014065305907-pat00120
,
Figure 112014065305907-pat00121
,
Figure 112014065305907-pat00122
이고,
Figure 112014065305907-pat00123
은 트랜지스터
Figure 112014065305907-pat00124
의 온-저항값(ON-resistance)을 의미한다.Here, the control input is controlled by the duty ratio
Figure 112014065305907-pat00109
Lt; / RTI >
Figure 112014065305907-pat00110
and
Figure 112014065305907-pat00111
Can be 0 and 1, but it can be used as a design parameter to adjust the conservativeness of the stability condition,
Figure 112014065305907-pat00112
to be. The state variable is the inductor current
Figure 112014065305907-pat00113
And the capacitor voltage
Figure 112014065305907-pat00114
By
Figure 112014065305907-pat00115
And a source DC voltage,
Figure 112014065305907-pat00116
And diode voltage
Figure 112014065305907-pat00117
By
Figure 112014065305907-pat00118
. (1)
Figure 112014065305907-pat00119
,
Figure 112014065305907-pat00120
,
Figure 112014065305907-pat00121
,
Figure 112014065305907-pat00122
ego,
Figure 112014065305907-pat00123
The transistor
Figure 112014065305907-pat00124
Resistance (ON-resistance) of the transistor.

간략한 정리를 위해

Figure 112014065305907-pat00125
Figure 112014065305907-pat00126
로 정의하면, 상태방정식 (1)은 다음과 같이 표현된다.For a quick summary
Figure 112014065305907-pat00125
Figure 112014065305907-pat00126
, The state equation (1) is expressed as follows.

Figure 112014065305907-pat00127
(2)
Figure 112014065305907-pat00127
(2)

Figure 112014065305907-pat00128
를 샘플링 주기(sampling period)라 하면, 연속시간 시스템 (2)로부터 포워드 오일러 근사법(forward Euler approximation)에 의해 이산시간 시스템 (3)이 얻어진다.
Figure 112014065305907-pat00128
Is a sampling period, the discrete time system 3 is obtained from the continuous time system 2 by a forward Euler approximation.

Figure 112014065305907-pat00129
(3)
Figure 112014065305907-pat00129
(3)

Figure 112015113420742-pat00130
Figure 112015113420742-pat00131
Figure 112015113420742-pat00132
Figure 112015113420742-pat00133
(4)
(4)에서
Figure 112015113420742-pat00662
는 2×2 단위 행렬을 나타낸다.
Figure 112015113420742-pat00130
Figure 112015113420742-pat00131
Figure 112015113420742-pat00132
Figure 112015113420742-pat00133
(4)
(4)
Figure 112015113420742-pat00662
Represents a 2x2 unitary matrix.

본 발명의 모델예측제어 기법(MPC startegy)은 주어진 기준전류(current reference)

Figure 112014065305907-pat00134
에 대해 이산시간 모델 (3), (4)를 토대로 인덕터 전류가 제어입력 제한조건(input constraints)하에서 그 기준전류
Figure 112014065305907-pat00135
를 추종하도록 설계하는 것이다.The model predictive control technique (MPC startegy) of the present invention is based on a given current reference
Figure 112014065305907-pat00134
Based on the discrete time models (3) and (4) for the inductor current,
Figure 112014065305907-pat00135
As shown in FIG.

도 2는 본 발명에 일 실시예에 따른 직류/직류 변환기의 출력 제어장치를 보인 블록도이다. 도 2를 참조하면, 본 발명에 일 실시예에 따른 직류/직류 변환기의 출력 제어장치는 앞서 설명한 바와 같이 단계별 제어기법(cascade control strategy)에 따라 인너루프(inner-loop) 제어를 위한 모델예측제어기(140)와, 아우터루프(outer-loop) 제어를 위한 비례적분 제어기(150)를 포함한다.2 is a block diagram showing an output control apparatus of a DC / DC converter according to an embodiment of the present invention. Referring to FIG. 2, the DC / DC converter output control apparatus according to an embodiment of the present invention includes a model predictive controller for inner-loop control according to a cascade control strategy, And a proportional integral controller 150 for outer-loop control.

먼저, 이산시간 모델 (3), (4)를 토대로 인너루프 제어를 위한 모델예측제어기(140)의 설계에 관하여 설명한다. 인너-루프(inner-loop) 전류 제어기의 제어목표(control objective)는 인덕터 전류가 그 기준전류

Figure 112014065305907-pat00136
를 추종하도록 하는 것이다. 즉, 본 발명의 모델예측제어기는 (5)를 만족하도록 설계된다.First, the design of the model predictive controller 140 for inner loop control will be described based on the discrete time models (3) and (4). The control objective of the inner-loop current controller is that the inductor current is proportional to the reference current
Figure 112014065305907-pat00136
. That is, the model predictive controller of the present invention is designed to satisfy (5).

Figure 112014065305907-pat00137
(5)
Figure 112014065305907-pat00137
(5)

본 발명의 모델예측제어기(140)를 설명하기 위해 먼저 정상상태 조건(steady-state condition)을 유도하고, 오차상태와 제어입력의 편차를 포함하는 비용함수를 고려하여 모델예측제어기(140)를 구하고, 본 발명의 모델예측제어기(140)가 커패시터 전압과 인덕터 전류를 전역적으로 수렴하게 하는 것을 설명한다. 또한, 상태 제한조건(state constraints)을 반영한 모델예측제어기에 대해 설명한다. In order to explain the model predictive controller 140 of the present invention, first, a steady-state condition is derived, a model predictive controller 140 is obtained in consideration of a cost function including a deviation between an error state and a control input , The model predictive controller 140 of the present invention causes the capacitor voltage and the inductor current to converge globally. In addition, a model predictive controller reflecting state constraints will be described.

주어진 인덕터 기준전류

Figure 112014065305907-pat00138
에 대한 인너루프 제어기의 정상상태 조건은 다음과 같이 얻어진다. 상태변수
Figure 112014065305907-pat00139
의 정상상태값을
Figure 112014065305907-pat00140
, 제어입력
Figure 112014065305907-pat00141
의 정상상태값을
Figure 112014065305907-pat00142
, 인덕터 전류의 정상상태값을
Figure 112014065305907-pat00143
라 하면, (6), (7)이 성립한다. Given inductor reference current
Figure 112014065305907-pat00138
The steady-state condition of the inner loop controller is obtained as follows. State variable
Figure 112014065305907-pat00139
The steady-state value of
Figure 112014065305907-pat00140
, Control input
Figure 112014065305907-pat00141
The steady-state value of
Figure 112014065305907-pat00142
, The steady-state value of the inductor current
Figure 112014065305907-pat00143
(6) and (7) are established.

Figure 112014065305907-pat00144
(6)
Figure 112014065305907-pat00144
(6)

Figure 112014065305907-pat00145
Figure 112014065305907-pat00146
(7)
Figure 112014065305907-pat00145
Figure 112014065305907-pat00146
(7)

Figure 112014065305907-pat00147
을 (6)에 대입하여 정리하면, 상태변수의 정상상태값
Figure 112014065305907-pat00148
, 제어입력 의 정상상태값
Figure 112014065305907-pat00149
은 다음과 같이 주어진다.
Figure 112014065305907-pat00147
(6) and summarize it, the steady-state value of the state variable
Figure 112014065305907-pat00148
, The steady state value of the control input
Figure 112014065305907-pat00149
Is given as follows.

Figure 112014065305907-pat00150
(8)
Figure 112014065305907-pat00150
(8)

Figure 112014065305907-pat00151
(9)
Figure 112014065305907-pat00151
(9)

(8), (9)에서 (8) and (9)

Figure 112014065305907-pat00152
Figure 112014065305907-pat00152

Figure 112014065305907-pat00153
Figure 112014065305907-pat00153

Figure 112014065305907-pat00154
Figure 112014065305907-pat00154

이고,

Figure 112015113420742-pat00155
,
Figure 112015113420742-pat00156
,
Figure 112015113420742-pat00157
,
Figure 112015113420742-pat00158
,
Figure 112015113420742-pat00159
,
Figure 112015113420742-pat00160
는 각각 행렬
Figure 112015113420742-pat00663
,
Figure 112015113420742-pat00664
,
Figure 112015113420742-pat00665
,
Figure 112015113420742-pat00666
의 원소들을 의미한다. 여기서 실제 구현시에 제어목표가 의미를 갖기 위해서는, 커패시터 전압 정상상태값
Figure 112015113420742-pat00165
가 실수값이 되고, 제어입력 정상상태값
Figure 112015113420742-pat00166
가 집합
Figure 112015113420742-pat00167
에 속하도록 인덕터 기준전류
Figure 112015113420742-pat00168
가 선택되어야 한다. 이러한 조건이 만족되어야
Figure 112015113420742-pat00169
는 추종이 가능한 유효한 기준신호가 된다. (8), (9)를 고려하면, 주어진 기준전류
Figure 112015113420742-pat00170
에 대해
Figure 112015113420742-pat00171
는 두 개의 해를 가질 수 있으나, 대응되는 제어입력 정상상태값
Figure 112015113420742-pat00172
가 집합
Figure 112015113420742-pat00173
에 속하게 되는 해를 선택한다.ego,
Figure 112015113420742-pat00155
,
Figure 112015113420742-pat00156
,
Figure 112015113420742-pat00157
,
Figure 112015113420742-pat00158
,
Figure 112015113420742-pat00159
,
Figure 112015113420742-pat00160
Respectively,
Figure 112015113420742-pat00663
,
Figure 112015113420742-pat00664
,
Figure 112015113420742-pat00665
,
Figure 112015113420742-pat00666
. In order for the control target to have a meaning in actual implementation, the capacitor voltage steady state value
Figure 112015113420742-pat00165
Is a real value, and the control input steady state value
Figure 112015113420742-pat00166
A set
Figure 112015113420742-pat00167
Inductor reference current
Figure 112015113420742-pat00168
Should be selected. If these conditions are met
Figure 112015113420742-pat00169
Is an effective reference signal that can be followed. (8), (9), given a given reference current
Figure 112015113420742-pat00170
About
Figure 112015113420742-pat00171
May have two solutions, but the corresponding control input steady state value < RTI ID = 0.0 >
Figure 112015113420742-pat00172
A set
Figure 112015113420742-pat00173
The year of the year.

이제, 이산시간 시스템 (3)에 대한 모델예측제어기(140)의 설계에 관하여 설명한다. 오차상태(error state)를

Figure 112014065305907-pat00174
로 정의하고, (3)에서 (6)을 뺀 후 정리하면, 다음과 같은 오차 동역학을 얻을 수 있다.The design of the model predictive controller 140 for the discrete time system 3 will now be described. The error state
Figure 112014065305907-pat00174
, And (3) to (6) are subtracted, the following error dynamics can be obtained.

Figure 112014065305907-pat00175
(10)
Figure 112014065305907-pat00175
(10)

여기서,

Figure 112014065305907-pat00176
이다. 오차상태와 제어입력 정상상태값과의 편차
Figure 112014065305907-pat00177
를 포함하는 비용함수 (11)을 고려한다. here,
Figure 112014065305907-pat00176
to be. Deviation between error state and control input steady state value
Figure 112014065305907-pat00177
Lt; RTI ID = 0.0 > 11 < / RTI >

Figure 112014065305907-pat00178
(11)
Figure 112014065305907-pat00178
(11)

여기서,

Figure 112014065305907-pat00179
Figure 112014065305907-pat00180
는 설계 파라미터(design parameters)이다. (11)의 비용함수를 이용하여, (12)의 최적화 문제를 고려한다.here,
Figure 112014065305907-pat00179
Wow
Figure 112014065305907-pat00180
Is design parameters. (12), using the cost function of equation (11).

Figure 112014065305907-pat00181
(12)
Figure 112014065305907-pat00181
(12)

최적화 문제 (12)의 해는 이산시간

Figure 112014065305907-pat00182
에서 제어입력 제한조건을 만족하면서 한 단계(one-step) 미래의 오차상태와 제어입력의 편차를 최소화하는 것을 알 수 있다. 최적화 문제 (12)의 해를 구하기 위해 비용함수 (11)을 다음과 같이 정리한다.The solution of the optimization problem (12)
Figure 112014065305907-pat00182
It can be seen that the deviation of the one-step future error condition and the control input is minimized while satisfying the control input limit condition. To solve the optimization problem (12), the cost function (11) is summarized as follows.

Figure 112014065305907-pat00183
(13)
Figure 112014065305907-pat00183
(13)

여기서,

Figure 112014065305907-pat00184
Figure 112014065305907-pat00185
,
Figure 112014065305907-pat00186
,
Figure 112014065305907-pat00187
로 주어지는
Figure 112014065305907-pat00188
의 계수(coefficients)이다.here,
Figure 112014065305907-pat00184
The
Figure 112014065305907-pat00185
,
Figure 112014065305907-pat00186
,
Figure 112014065305907-pat00187
Given as
Figure 112014065305907-pat00188
. ≪ / RTI >

최적화 문제 (12)에서 제어입력 제한조건이 없는 경우의 해를

Figure 112014065305907-pat00189
라 하면, 이는 (13)에서
Figure 112014065305907-pat00190
를 계산하여 다음과 같이 주어진다.In the optimization problem (12), if there is no control input constraint,
Figure 112014065305907-pat00189
(13) and
Figure 112014065305907-pat00190
Is calculated as follows.

Figure 112014065305907-pat00191
(14)
Figure 112014065305907-pat00191
(14)

따라서,

Figure 112014065305907-pat00192
를 만족하면, 최적화 문제 (12)의 해
Figure 112014065305907-pat00193
Figure 112014065305907-pat00194
와 동일하다. 반면,
Figure 112014065305907-pat00195
이면
Figure 112014065305907-pat00196
Figure 112014065305907-pat00197
이고,
Figure 112014065305907-pat00198
이면,
Figure 112014065305907-pat00199
Figure 112014065305907-pat00200
이다. 이를 정리하면 다음과 같다. therefore,
Figure 112014065305907-pat00192
, Then the solution to optimization problem 12
Figure 112014065305907-pat00193
The
Figure 112014065305907-pat00194
. On the other hand,
Figure 112014065305907-pat00195
If
Figure 112014065305907-pat00196
The
Figure 112014065305907-pat00197
ego,
Figure 112014065305907-pat00198
If so,
Figure 112014065305907-pat00199
silver
Figure 112014065305907-pat00200
to be. The following is summarized.

Figure 112014065305907-pat00201
(15)
Figure 112014065305907-pat00201
(15)

이제, 비용함수 (11)의 행렬

Figure 112014065305907-pat00202
가 적당히 선택되면 (15)로 주어지는 모델예측제어기(14)는 오차상태를 전역적으로 수렴하게 함을 설명한다. 기준전류
Figure 112014065305907-pat00203
는 추종이 가능한 유효한 기준신호로 가정하고, 이산시간
Figure 112014065305907-pat00204
에서 비용함수 (11)을 고려한다. 폐루프 안정도(closed-loop stability)는 두 단계를 통해 증명된다. 먼저, 제어입력 정상상태값
Figure 112014065305907-pat00205
적용하에서
Figure 112014065305907-pat00206
의 단조성(monotonicity)을 조사한다. 그러면,
Figure 112014065305907-pat00207
를 적용한 경우와 비교하여 모델예측제어기(140) (15)의 적용하에서의
Figure 112014065305907-pat00208
의 단조성을 얻을 수 있다. 이를 증명하기 위해서,
Figure 112014065305907-pat00209
Figure 112014065305907-pat00210
에 의해 얻어지는 주어진 오차상태
Figure 112014065305907-pat00211
에 대해,
Figure 112014065305907-pat00212
를 제어입력 정상상태값
Figure 112014065305907-pat00213
를 적용하여 얻어지는 다음 이산시간 단계의 오차상태라 정의하고,
Figure 112014065305907-pat00214
를 모델예측제어기의 제어입력
Figure 112014065305907-pat00215
를 적용하여 얻어지는 다음 이산시간 단계의 오차상태라 정의한다.
Figure 112014065305907-pat00216
라 하면,
Figure 112014065305907-pat00217
는 다음과 같이 표현된다.Now, the matrix of the cost function 11
Figure 112014065305907-pat00202
Is properly selected, the model predictive controller 14 given by (15) explains that the error state is converged globally. Reference current
Figure 112014065305907-pat00203
Is assumed to be an effective reference signal capable of following, and the discrete time
Figure 112014065305907-pat00204
The cost function 11 is considered. Closed-loop stability is demonstrated through two steps. First, the control input steady state value
Figure 112014065305907-pat00205
Under application
Figure 112014065305907-pat00206
The monotonicity of the sample is investigated. then,
Figure 112014065305907-pat00207
Is compared with the case of applying the model predictive controller 140 (15)
Figure 112014065305907-pat00208
Can be obtained. To prove this,
Figure 112014065305907-pat00209
Wow
Figure 112014065305907-pat00210
Lt; RTI ID = 0.0 >
Figure 112014065305907-pat00211
About,
Figure 112014065305907-pat00212
Control input steady state value
Figure 112014065305907-pat00213
Is defined as an error state of the next discrete time step obtained by applying the following equation
Figure 112014065305907-pat00214
To the control input of the model predictive controller
Figure 112014065305907-pat00215
Is defined as the error state of the next discrete time step obtained by applying the following equation.
Figure 112014065305907-pat00216
In other words,
Figure 112014065305907-pat00217
Is expressed as follows.

Figure 112014065305907-pat00218
(16)
Figure 112014065305907-pat00218
(16)

비용함수의 차이

Figure 112014065305907-pat00219
를 고려하면, (17)의 부등식이 (18)을 보장함을 쉽게 알 수 있다.Difference in cost function
Figure 112014065305907-pat00219
, It can be easily seen that the inequality (17) guarantees (18).

Figure 112014065305907-pat00220
(17)
Figure 112014065305907-pat00220
(17)

Figure 112014065305907-pat00221
(18)
Figure 112014065305907-pat00221
(18)

(18)에서

Figure 112014065305907-pat00222
이다. 최적화 문제 (12)에 대한 모델예측제어기(140) (15)의 최적성(optimality)으로부터 다음이 성립한다.(18)
Figure 112014065305907-pat00222
to be. From the optimality of the model predictive controller 140 (15) for the optimization problem 12, the following holds.

Figure 112014065305907-pat00223
(19)
Figure 112014065305907-pat00223
(19)

행렬

Figure 112014065305907-pat00224
가 (17)을 만족하면, (18), (19)로부터 다음이 성립한다.procession
Figure 112014065305907-pat00224
(17), the following holds from (18) and (19).

Figure 112014065305907-pat00225
(20)
Figure 112014065305907-pat00225
(20)

(20)의 결과와,

Figure 112014065305907-pat00226
Figure 112014065305907-pat00227
에 의한 비용함수
Figure 112014065305907-pat00228
의 양의 정칙성(positive definiteness)로부터 다음이 성립함을 알 수 있다. (20)
Figure 112014065305907-pat00226
Wow
Figure 112014065305907-pat00227
Cost function by
Figure 112014065305907-pat00228
The positive definiteness of the following is true.

Figure 112014065305907-pat00229
(21)
Figure 112014065305907-pat00229
(21)

이를 정리하여 기술하면 다음과 같다. 비용함수 (11)의 행렬

Figure 112014065305907-pat00230
가 (17)을 만족하면, (15)로 주어지는 모델예측제어기(140)는 (21)을 보장한다. This is summarized as follows. The matrix of the cost function (11)
Figure 112014065305907-pat00230
(17), the model predictive controller 140 given by (15) guarantees (21).

(20)의 양변을

Figure 112014065305907-pat00231
부터
Figure 112014065305907-pat00232
까지 합산하면, (22)가 성립한다.(20)
Figure 112014065305907-pat00231
from
Figure 112014065305907-pat00232
(22) is established.

Figure 112014065305907-pat00233
(22)
Figure 112014065305907-pat00233
(22)

(22)로부터 본 발명에서 제안한 방법이 실질적으로 무한 구간 비용 인덱스(infinite horizon cost index)에 대한 상한(upper bound)을 최소화함을 알 수 있다. 슈어 컴플리먼트(Schur complement)를 이용하면, 부등식 (17)은 (23)과 동일하다.It can be seen from the equation (22) that the method proposed in the present invention substantially minimizes the upper bound on the infinite horizon cost index. Using the Schur complement, inequality (17) is the same as (23).

Figure 112014065305907-pat00234
(23)
Figure 112014065305907-pat00234
(23)

부등식 (23)은

Figure 112014065305907-pat00235
에 대해 어파인(affine)하므로, 모든 추종 가능한 유효한 기준전류
Figure 112014065305907-pat00236
에 대해 (24)의 해는 부등식 (23)을 만족한다.The inequality (23)
Figure 112014065305907-pat00235
So that all followable valid reference currents < RTI ID = 0.0 >
Figure 112014065305907-pat00236
The solution of (24) satisfies the inequality (23).

Figure 112014065305907-pat00237
,
Figure 112014065305907-pat00238
(24)
Figure 112014065305907-pat00237
,
Figure 112014065305907-pat00238
(24)

따라서, 위에서 설명한 내용은 행렬

Figure 112014065305907-pat00239
가 두 개의 부등식인 (24)를 만족하도록 선택해도 성립한다. (24)로 주어지는 두 개의 부등식을 만족하는 여러 개의 해가 존재할 수 있다. 예를 들어, 행렬
Figure 112014065305907-pat00240
는 적당한
Figure 112014065305907-pat00241
에 대해
Figure 112014065305907-pat00242
를 만족하면서 최소 트레이스(minimum trace)를 갖도록 선택될 수 있다.Therefore,
Figure 112014065305907-pat00239
(24) are satisfied. There are several solutions satisfying the two inequalities given in (24). For example,
Figure 112014065305907-pat00240
Is appropriate
Figure 112014065305907-pat00241
About
Figure 112014065305907-pat00242
And may be selected to have a minimum trace.

다음으로, 본 발명에서 제안한 모델예측제어 기법에서 상태 제한조건(state constraints)을 만족하도록 다루는 방법을 설명한다. 상태 제한조건은 이산시간 모델에서 인덕터 전류와 커패시터 전압의 제한조건을 나타낸다. 다음과 같이 주어지는 상태 제한 조건을 고려한다.Next, a method of handling state constraints in the model predictive control scheme proposed in the present invention will be described. State constraints represent constraints on inductor current and capacitor voltage in the discrete-time model. Consider the condition constraints given by

Figure 112015113420742-pat00667
(25)
Figure 112015113420742-pat00667
(25)

이제, 최적화 문제 (12)는 예측된 상태

Figure 112014065305907-pat00244
이 상태 제한조건 (25)를 만족하는 추가적인 제한조건하에서 고려되어야 한다. 상태방정식 (3)을 토대로 상태 제한조건 (25)는 예측된 상태
Figure 112014065305907-pat00245
에 적용되어 제어입력
Figure 112014065305907-pat00246
에 대한 다음의 제한조건으로 나타낼 수 있다.Now, the optimization problem (12)
Figure 112014065305907-pat00244
Should be considered under additional constraints satisfying the condition constraint (25). Based on the state equation (3), the state limiting condition (25)
Figure 112014065305907-pat00245
And the control input
Figure 112014065305907-pat00246
Can be expressed as the following constraint on

Figure 112014065305907-pat00247
(26)
Figure 112014065305907-pat00247
(26)

Figure 112014065305907-pat00248
(27)
Figure 112014065305907-pat00248
(27)

여기서,

Figure 112014065305907-pat00249
Figure 112014065305907-pat00250
,
Figure 112014065305907-pat00251
로부터 얻어진다. 상태 제한조건을 다루기 위해서, 제한조건 (26)과 (27)을 포함하여 최적화 문제 (12)를 다음과 같이 수정하여 고려한다.here,
Figure 112014065305907-pat00249
The
Figure 112014065305907-pat00250
,
Figure 112014065305907-pat00251
Lt; / RTI > To deal with state constraints, consider the optimization problem (12) including constraints (26) and (27) as follows.

Figure 112014065305907-pat00252
(28)
Figure 112014065305907-pat00252
(28)

여기서,

Figure 112014065305907-pat00253
,
Figure 112014065305907-pat00254
이다. (28)의 해는 앞서 설명한 것과 비슷한 방법을 통해 다음과 같이 주어진다.here,
Figure 112014065305907-pat00253
,
Figure 112014065305907-pat00254
to be. (28) is given by the following method in the same way as described above.

Figure 112014065305907-pat00255
(29)
Figure 112014065305907-pat00255
(29)

제한된 최적화 문제 (28)의 해는 (30)으로 주어지는 집합이 공집합이 아니면 구할 수 있다.The solution of the limited optimization problem (28) can be obtained if the set given by (30) is not an empty set.

Figure 112014065305907-pat00256
(30)
Figure 112014065305907-pat00256
(30)

다음으로, 아우터루프 전압제어를 위한 비례적분 제어기 설계에 관하여 설명한다. 모델예측제어기(140)를 적용한 인너루프 제어시스템이 충분히 빠른 것으로 가정하면, 느린 시변 신호(slowly time-varying signal)인 기준전류

Figure 112014065305907-pat00257
에 대해 다음과 같이 가정할 수 있다.Next, the proportional integral controller design for controlling the outer loop voltage will be described. Assuming that the inner loop control system applying the model predictive controller 140 is fast enough, the reference current, which is a slowly time-varying signal
Figure 112014065305907-pat00257
The following can be assumed.

Figure 112014065305907-pat00258
(31)
Figure 112014065305907-pat00258
(31)

(15)로 주어지는 모델예측제어기(140)는 데드비트-타입의 제어기(deadbeat-type controller)이므로, 인너루프의 동작이 아우터루프의 동작보다 훨씬 빠르다고 가정하는 것은 타당하다.

Figure 112014065305907-pat00259
Figure 112014065305907-pat00260
을 만족하는 추종가능한 유효한 인덕터 기준전류가 존재하도록 하는
Figure 112014065305907-pat00261
에 대한 기준전압(reference)이라 하고, 신호
Figure 112014065305907-pat00262
를 아우터루프 비례적분 제어기의 출력이라 하면, 다음과 같이 나타낼 수 있다. It is reasonable to assume that the operation of the inner loop is much faster than the operation of the outer loop because the model predictive controller 140 given by the block 15 is a deadbeat-type controller.
Figure 112014065305907-pat00259
of
Figure 112014065305907-pat00260
Lt; RTI ID = 0.0 > inductor < / RTI >
Figure 112014065305907-pat00261
Reference voltage < RTI ID = 0.0 >
Figure 112014065305907-pat00262
Is the output of the outer loop proportional integral controller, it can be expressed as follows.

Figure 112014065305907-pat00263
(32)
Figure 112014065305907-pat00263
(32)

(31)의 가정하에서 수식 정리를 통해 다음이 성립함을 알 수 있다.(31), we can see that the following holds.

Figure 112014065305907-pat00264
(33)
Figure 112014065305907-pat00264
(33)

여기서,

Figure 112014065305907-pat00265
,
Figure 112014065305907-pat00266
,
Figure 112014065305907-pat00267
이다.here,
Figure 112014065305907-pat00265
,
Figure 112014065305907-pat00266
,
Figure 112014065305907-pat00267
to be.

비례적분 이득

Figure 112014065305907-pat00268
,
Figure 112014065305907-pat00269
에 의해 특성방정식(characteristic equation) (33)의 폴(pole)을 임의로 지정하는 것이 가능하므로, 주어진 기준전압
Figure 112014065305907-pat00270
에 대해 아우터루프 비례적분 제어기를 이용하면 커패시터 전압 조정
Figure 112014065305907-pat00271
이 가능하다. 이러한 해석은 인너루프 제어시스템의 동작이 충분히 빨라서 아우터루프 비례적분 제어기에서 출력된
Figure 112014065305907-pat00272
가 상수(constant)로 간주될 수 있으면 정당화된다.Proportional integral gain
Figure 112014065305907-pat00268
,
Figure 112014065305907-pat00269
It is possible to arbitrarily designate a pole of a characteristic equation 33 by means of a given reference voltage
Figure 112014065305907-pat00270
With the outer loop proportional integral controller for the capacitor voltage regulation
Figure 112014065305907-pat00271
This is possible. This interpretation is that the operation of the inner loop control system is sufficiently fast that the output from the outer loop proportional integral controller
Figure 112014065305907-pat00272
Can be regarded as a constant.

도면을 참조하여, 본 발명의 일 실시예에 따른 직류/직류 변환기의 출력 제어장치를 정리하여 기술하면 다음과 같다.Referring to the drawings, an output control apparatus of a DC / DC converter according to an embodiment of the present invention will be summarized as follows.

본 발명의 일 실시예에 따른 직류/직류 변환기의 출력 제어장치는 소스 직류전압(source DC voltage)

Figure 112014065305907-pat00273
, 인덕턴스(inductance)
Figure 112014065305907-pat00274
을 갖는 인덕터(inductor), 스위치 동작을 위한 MOSFET(metal oxide semiconductor field effect transistor) 트랜지스터
Figure 112014065305907-pat00275
, 다이오드
Figure 112014065305907-pat00276
, 커패시턴스(capacitance)
Figure 112014065305907-pat00277
를 갖는 커패시터로 구성된 직류/직류 부스트 변환기(DC/DC boost converter)가 부하 저항값(load resistance)
Figure 112014065305907-pat00278
을 갖는 부하에 연결된 경우의 쌍일차 상태방정식(bilinear state equation)이 (E1)으로 주어지고,The output controller of the DC / DC converter according to an embodiment of the present invention includes a source DC voltage,
Figure 112014065305907-pat00273
, Inductance (inductance)
Figure 112014065305907-pat00274
An inductor having a metal oxide semiconductor field effect transistor (MOSFET) for switching operation,
Figure 112014065305907-pat00275
, A diode
Figure 112014065305907-pat00276
, A capacitance
Figure 112014065305907-pat00277
DC boost converter (DC / DC boost converter) composed of a capacitor having a load resistance
Figure 112014065305907-pat00278
The bilinear state equation when connected to a load with (E1) is given by (El)

Figure 112014065305907-pat00279
(E1)
Figure 112014065305907-pat00279
(E1)

(E1)에서, 제어입력은 듀티비(duty ratio)

Figure 112014065305907-pat00280
에 의해
Figure 112014065305907-pat00281
로 정의되고
Figure 112014065305907-pat00282
이며, 상태변수는 인덕터 전류
Figure 112014065305907-pat00283
와 커패시터 전압
Figure 112014065305907-pat00284
에 의해
Figure 112014065305907-pat00285
로 정의되고, 소스 직류전압(source DC voltage)
Figure 112014065305907-pat00286
와 다이오드 전압
Figure 112014065305907-pat00287
에 의해
Figure 112014065305907-pat00288
로 정의되고,
Figure 112014065305907-pat00289
,
Figure 112014065305907-pat00290
,
Figure 112014065305907-pat00291
,
Figure 112014065305907-pat00292
,
Figure 112014065305907-pat00293
,
Figure 112014065305907-pat00294
이고,
Figure 112014065305907-pat00295
은 트랜지스터
Figure 112014065305907-pat00296
의 온-저항값(ON-resistance)이며, (E1), the control input has a duty ratio
Figure 112014065305907-pat00280
By
Figure 112014065305907-pat00281
Is defined as
Figure 112014065305907-pat00282
, And the state variable is the inductor current
Figure 112014065305907-pat00283
And the capacitor voltage
Figure 112014065305907-pat00284
By
Figure 112014065305907-pat00285
And a source DC voltage,
Figure 112014065305907-pat00286
And diode voltage
Figure 112014065305907-pat00287
By
Figure 112014065305907-pat00288
Lt; / RTI >
Figure 112014065305907-pat00289
,
Figure 112014065305907-pat00290
,
Figure 112014065305907-pat00291
,
Figure 112014065305907-pat00292
,
Figure 112014065305907-pat00293
,
Figure 112014065305907-pat00294
ego,
Figure 112014065305907-pat00295
The transistor
Figure 112014065305907-pat00296
On-resistance (ON-resistance)

샘플링 주기(sampling period)를

Figure 112014065305907-pat00297
라 하고, 이산화된 인덕터 전류와 이산화된 커패시터 전압을 상태변수
Figure 112014065305907-pat00298
로 정의하고, 이산화된 제어입력을
Figure 112014065305907-pat00299
라 하여, (E1)을 이산화한 이산시간 상태방정식을 (E2), (E3)이라 할 때, The sampling period is
Figure 112014065305907-pat00297
, And the discretized inductor current and the discretized capacitor voltage are converted into state variables
Figure 112014065305907-pat00298
, And the discretized control input
Figure 112014065305907-pat00299
(E2) and (E3) are discretized time state equations obtained by discretizing E1,

Figure 112014065305907-pat00300
(E2)
Figure 112014065305907-pat00300
(E2)

Figure 112015113420742-pat00301
Figure 112015113420742-pat00302
Figure 112015113420742-pat00303
Figure 112015113420742-pat00304
(E3)
(E3)에서
Figure 112015113420742-pat00668
는 2×2 단위 행렬을 나타내며,
Figure 112015113420742-pat00301
Figure 112015113420742-pat00302
Figure 112015113420742-pat00303
Figure 112015113420742-pat00304
(E3)
(E3)
Figure 112015113420742-pat00668
Represents a 2x2 unitary matrix,

기준전류

Figure 112014065305907-pat00305
, 인덕터 전류
Figure 112014065305907-pat00306
, 커패시터 전압
Figure 112014065305907-pat00307
를 입력받아 상기 제어입력
Figure 112014065305907-pat00308
를 출력하는 모델예측제어기(140)를 포함하고, 모델예측제어기(140)에서 출력되는 상기 제어입력
Figure 112014065305907-pat00309
는 설계 파라미터(design parameter)로서 미리 선택된
Figure 112014065305907-pat00310
와,
Figure 112014065305907-pat00311
를 만족하고 듀티비(duty ratio)
Figure 112014065305907-pat00312
가 속하는 구간을 정하는
Figure 112014065305907-pat00313
,
Figure 112014065305907-pat00314
에 대해,Reference current
Figure 112014065305907-pat00305
, Inductor current
Figure 112014065305907-pat00306
, Capacitor voltage
Figure 112014065305907-pat00307
And inputs the control input
Figure 112014065305907-pat00308
And a model predictive controller (140) for outputting the control input
Figure 112014065305907-pat00309
Is selected in advance as a design parameter
Figure 112014065305907-pat00310
Wow,
Figure 112014065305907-pat00311
And a duty ratio
Figure 112014065305907-pat00312
Defining the section to which
Figure 112014065305907-pat00313
,
Figure 112014065305907-pat00314
About,

Figure 112014065305907-pat00315
(E4)
Figure 112014065305907-pat00315
(E4)

로 주어지며, (E4)에서

Figure 112014065305907-pat00316
,
Figure 112014065305907-pat00317
,
Figure 112014065305907-pat00318
,
Figure 112014065305907-pat00319
,
Figure 112014065305907-pat00320
이고,
Figure 112014065305907-pat00321
Figure 112014065305907-pat00322
는 각각 상기 기준전류
Figure 112014065305907-pat00323
에 대해 제어목표
Figure 112014065305907-pat00324
,
Figure 112014065305907-pat00325
Figure 112014065305907-pat00326
를 달성했을 때의 정상상태 조건으로부터 주어지는 상태변수
Figure 112014065305907-pat00327
의 정상상태값(steady-state value)과 제어입력
Figure 112014065305907-pat00328
의 정상상태값을 의미하며,
Figure 112014065305907-pat00329
Figure 112014065305907-pat00330
라 하면(E4) is given as
Figure 112014065305907-pat00316
,
Figure 112014065305907-pat00317
,
Figure 112014065305907-pat00318
,
Figure 112014065305907-pat00319
,
Figure 112014065305907-pat00320
ego,
Figure 112014065305907-pat00321
Wow
Figure 112014065305907-pat00322
Respectively,
Figure 112014065305907-pat00323
Control goals for
Figure 112014065305907-pat00324
,
Figure 112014065305907-pat00325
Figure 112014065305907-pat00326
The state variable given from the steady-state condition
Figure 112014065305907-pat00327
Steady-state value < RTI ID = 0.0 >
Figure 112014065305907-pat00328
The steady-state value of "
Figure 112014065305907-pat00329
The
Figure 112014065305907-pat00330
If you say

Figure 112014065305907-pat00331
(E5)
Figure 112014065305907-pat00331
(E5)

(E5)를 만족하도록 구한다.(E5).

또한, 본 발명의 일 실시예에 따른 직류/직류 변환기의 출력 제어장치는

Figure 112014065305907-pat00332
Figure 112014065305907-pat00333
는Also, the output control device of the DC / DC converter according to the embodiment of the present invention
Figure 112014065305907-pat00332
Wow
Figure 112014065305907-pat00333
The

Figure 112014065305907-pat00334
(E6)
Figure 112014065305907-pat00334
(E6)

Figure 112014065305907-pat00335
(E7)
Figure 112014065305907-pat00335
(E7)

로 주어지며, (E6), (E7)에서(E6), (E7), and

Figure 112015113420742-pat00336
,
Figure 112015113420742-pat00337
,
Figure 112015113420742-pat00338
이고,
Figure 112015113420742-pat00339
,
Figure 112015113420742-pat00340
,
Figure 112015113420742-pat00341
,
Figure 112015113420742-pat00342
,
Figure 112015113420742-pat00343
,
Figure 112015113420742-pat00344
는 각각 행렬
Figure 112015113420742-pat00669
,
Figure 112015113420742-pat00670
,
Figure 112015113420742-pat00671
,
Figure 112015113420742-pat00672
의 원소들을 의미하며,
Figure 112015113420742-pat00336
,
Figure 112015113420742-pat00337
,
Figure 112015113420742-pat00338
ego,
Figure 112015113420742-pat00339
,
Figure 112015113420742-pat00340
,
Figure 112015113420742-pat00341
,
Figure 112015113420742-pat00342
,
Figure 112015113420742-pat00343
,
Figure 112015113420742-pat00344
Respectively,
Figure 112015113420742-pat00669
,
Figure 112015113420742-pat00670
,
Figure 112015113420742-pat00671
,
Figure 112015113420742-pat00672
≪ / RTI >

상기 기준전류

Figure 112014065305907-pat00349
에 대해
Figure 112014065305907-pat00350
의 실수값이 두 개 존재하면, 대응되는 제어입력 정상상태값
Figure 112014065305907-pat00351
가 집합
Figure 112014065305907-pat00352
에 속하게 되는 실수값을 선택하여 적용한다.The reference current
Figure 112014065305907-pat00349
About
Figure 112014065305907-pat00350
If there are two real values of the control input normal state value
Figure 112014065305907-pat00351
A set
Figure 112014065305907-pat00352
And the value of the real number to be included in the selection is applied.

또한, 본 발명의 일 실시예에 따른 직류/직류 변환기의 출력 제어장치는

Figure 112014065305907-pat00353
는Also, the output control device of the DC / DC converter according to the embodiment of the present invention
Figure 112014065305907-pat00353
The

Figure 112014065305907-pat00354
,
Figure 112014065305907-pat00355
(E8)
Figure 112014065305907-pat00354
,
Figure 112014065305907-pat00355
(E8)

(E5) 대신 (E8)을 만족하도록 구한다.(E8) instead of (E5).

또한, 본 발명의 일 실시예에 따른 직류/직류 변환기의 출력 제어장치는 기준전압

Figure 112014065305907-pat00356
과 상기 커패시터 전압
Figure 112014065305907-pat00357
사이의 오차신호를 입력받아 상기 기준전류
Figure 112014065305907-pat00358
를 출력하는 비례적분 제어기(150)를 더 포함한다.In addition, the output control apparatus of the DC / DC converter according to the embodiment of the present invention may include:
Figure 112014065305907-pat00356
And the capacitor voltage
Figure 112014065305907-pat00357
And outputs the reference current
Figure 112014065305907-pat00358
And a proportional integral controller (150) for outputting the proportional integral controller (150).

또한, 본 발명의 일 실시예에 따른 직류/직류 변환기의 출력 제어장치는 직류/직류 변환기(100)로부터 상기 인덕터 전류

Figure 112014065305907-pat00359
를 검출하여 출력하는 전류검출부(110), 직류/직류 변환기(100)로부터 상기 커패시터 전압
Figure 112014065305907-pat00360
를 검출하여 출력하는 전압검출부(120), 모델예측제어기(140)로부터 출력된 상기 제어입력
Figure 112014065305907-pat00361
를 입력받아 직류/직류 변환기(100)에 제어신호를 출력하는 펄스폭변조부(130)를 더 포함한다.In addition, the output control apparatus of the DC / DC converter according to the embodiment of the present invention controls the output of the DC / DC converter 100 from the inductor current
Figure 112014065305907-pat00359
Current detector 110 for detecting and outputting the capacitor voltage Vcc from the DC / DC converter 100,
Figure 112014065305907-pat00360
A voltage detection unit 120 for detecting and outputting the control input,
Figure 112014065305907-pat00361
And a pulse width modulation unit 130 for receiving a control signal and outputting a control signal to the DC / DC converter 100.

또한, 본 발명의 일 실시예에 따른 직류/직류 변환기의 출력 제어장치는 상기 인덕터 전류

Figure 112014065305907-pat00362
와 상기 커패시터 전압
Figure 112014065305907-pat00363
에 대한 상태 제한조건이 (E9)로 주어질 때,In addition, the output control apparatus of the DC / DC converter according to the embodiment of the present invention may further comprise:
Figure 112014065305907-pat00362
And the capacitor voltage
Figure 112014065305907-pat00363
When the state constraint for E9 is given by (E9)

Figure 112015113420742-pat00673
(E9)
Figure 112015113420742-pat00673
(E9)

(E9)는 예측된 상태

Figure 112014065305907-pat00365
에 적용되어 제어입력
Figure 112014065305907-pat00366
에 대한 제한조건 (E10), (E11)로 주어지며,(E9)
Figure 112014065305907-pat00365
And the control input
Figure 112014065305907-pat00366
(E10) and (E11), respectively,

Figure 112014065305907-pat00367
(E10)
Figure 112014065305907-pat00367
(E10)

Figure 112014065305907-pat00368
(E11)
Figure 112014065305907-pat00368
(E11)

(E10), (E11)에서,

Figure 112014065305907-pat00369
Figure 112014065305907-pat00370
,
Figure 112014065305907-pat00371
로부터 얻어지며, (E12), (E13)을 다음과 같이 정의하여 (E13)이 공집합이 아니면,(E10) and (E11)
Figure 112014065305907-pat00369
The
Figure 112014065305907-pat00370
,
Figure 112014065305907-pat00371
(E13) is defined as follows (E13). If E13 is not an empty set,

Figure 112014065305907-pat00372
, (E12)
Figure 112014065305907-pat00372
, (E12)

Figure 112014065305907-pat00374
(E13)
Figure 112014065305907-pat00374
(E13)

상태 제한조건 (E9)를 만족하도록 모델예측제어기(140)에서 출력되는 상기 제어입력

Figure 112014065305907-pat00375
는The control input 140 output from the model predictive controller 140 so as to satisfy the state limiting condition E9
Figure 112014065305907-pat00375
The

Figure 112014065305907-pat00376
(E12)
Figure 112014065305907-pat00376
(E12)

로 주어진다..

또한, 본 발명의 일 실시예에 따른 직류/직류 변환기의 출력 제어방법은 전류검출부(110)에서 직류/직류 변환기(100)로부터 인덕터 전류

Figure 112014065305907-pat00377
를 검출하여 출력하는 단계, 전압검출부(120)에서 직류/직류 변환기(100)로부터 커패시터 전압
Figure 112014065305907-pat00378
를 검출하여 출력하는 단계, 비례적분 제어기(150)에서 기준전압
Figure 112014065305907-pat00379
과 상기 커패시터 전압
Figure 112014065305907-pat00380
사이의 오차신호를 입력받아 기준전류
Figure 112014065305907-pat00381
를 출력하는 단계, 모델예측제어기(140)에서 상기 기준전류
Figure 112014065305907-pat00382
, 상기 인덕터 전류
Figure 112014065305907-pat00383
, 상기 커패시터 전압
Figure 112014065305907-pat00384
를 입력받아 상기 제어입력
Figure 112014065305907-pat00385
을 출력하는 단계, 펄스폭변조부(130)에서 모델예측제어기(140)로부터 출력된 상기 제어입력
Figure 112014065305907-pat00386
를 입력받아 직류/직류 변환기(100)에 제어신호를 출력하는 단계를 포함하고, 상기 모델예측제어기에서 출력되는 상기 제어입력
Figure 112014065305907-pat00387
는 설계 파라미터(design parameter)로서 미리 선택된
Figure 112014065305907-pat00388
와,
Figure 112014065305907-pat00389
를 만족하고 듀티비(duty ratio)
Figure 112014065305907-pat00390
가 속하는 구간을 정하는
Figure 112014065305907-pat00391
,
Figure 112014065305907-pat00392
에 대해, (E4)로 주어지며, (E4)에서
Figure 112014065305907-pat00393
,
Figure 112014065305907-pat00394
,
Figure 112014065305907-pat00395
,
Figure 112014065305907-pat00396
,
Figure 112014065305907-pat00397
이고,
Figure 112014065305907-pat00398
Figure 112014065305907-pat00399
는 각각 상기 기준전류
Figure 112014065305907-pat00400
에 대해 제어목표
Figure 112014065305907-pat00401
,
Figure 112014065305907-pat00402
Figure 112014065305907-pat00403
를 달성했을 때의 정상상태 조건으로부터 주어지는 상태변수
Figure 112014065305907-pat00404
의 정상상태값(steady-state value)과 제어입력
Figure 112014065305907-pat00405
의 정상상태값을 의미하며,
Figure 112014065305907-pat00406
Figure 112014065305907-pat00407
라 하면 (E5)를 만족하도록 구한다.Also, the method of controlling the output of the DC / DC converter according to an embodiment of the present invention may include the step of comparing the current from the DC / DC converter 100 with the inductor current
Figure 112014065305907-pat00377
DC converter
100 to a voltage detector 120. The voltage detector 120 detects the output voltage of the DC /
Figure 112014065305907-pat00378
And the proportional integral controller 150 detects the reference voltage
Figure 112014065305907-pat00379
And the capacitor voltage
Figure 112014065305907-pat00380
The reference current < RTI ID = 0.0 >
Figure 112014065305907-pat00381
The model predictive controller 140 outputs the reference current < RTI ID = 0.0 >
Figure 112014065305907-pat00382
, The inductor current
Figure 112014065305907-pat00383
, The capacitor voltage
Figure 112014065305907-pat00384
And inputs the control input
Figure 112014065305907-pat00385
The pulse width modulating unit 130 outputs the control input, which is output from the model predictive controller 140,
Figure 112014065305907-pat00386
And outputting a control signal to the DC / DC converter (100), wherein the control input
Figure 112014065305907-pat00387
Is selected in advance as a design parameter
Figure 112014065305907-pat00388
Wow,
Figure 112014065305907-pat00389
And a duty ratio
Figure 112014065305907-pat00390
Defining the section to which
Figure 112014065305907-pat00391
,
Figure 112014065305907-pat00392
Is given by (E4), and (E4) is given by
Figure 112014065305907-pat00393
,
Figure 112014065305907-pat00394
,
Figure 112014065305907-pat00395
,
Figure 112014065305907-pat00396
,
Figure 112014065305907-pat00397
ego,
Figure 112014065305907-pat00398
Wow
Figure 112014065305907-pat00399
Respectively,
Figure 112014065305907-pat00400
Control goals for
Figure 112014065305907-pat00401
,
Figure 112014065305907-pat00402
Figure 112014065305907-pat00403
The state variable given from the steady-state condition
Figure 112014065305907-pat00404
Steady-state value < RTI ID = 0.0 >
Figure 112014065305907-pat00405
The steady-state value of "
Figure 112014065305907-pat00406
The
Figure 112014065305907-pat00407
(E5) is satisfied.

또한, 본 발명의 일 실시예에 따른 직류/직류 변환기의 출력 제어방법은

Figure 112015113420742-pat00408
Figure 112015113420742-pat00409
는 (E6), (E7)로 주어지며, (E6), (E7)에서
Figure 112015113420742-pat00410
,
Figure 112015113420742-pat00411
,
Figure 112015113420742-pat00412
이고,
Figure 112015113420742-pat00413
,
Figure 112015113420742-pat00414
,
Figure 112015113420742-pat00415
,
Figure 112015113420742-pat00416
,
Figure 112015113420742-pat00417
,
Figure 112015113420742-pat00418
는 각각 행렬
Figure 112015113420742-pat00674
,
Figure 112015113420742-pat00675
,
Figure 112015113420742-pat00676
,
Figure 112015113420742-pat00677
의 원소들을 의미하며, 상기 기준전류
Figure 112015113420742-pat00423
에 대해
Figure 112015113420742-pat00424
의 실수값이 두 개 존재하면, 대응되는 제어입력 정상상태값
Figure 112015113420742-pat00425
가 집합
Figure 112015113420742-pat00426
에 속하게 되는 실수값을 선택하여 적용한다.Also, the output control method of the DC / DC converter according to the embodiment of the present invention
Figure 112015113420742-pat00408
Wow
Figure 112015113420742-pat00409
Is given by (E6), (E7), and in (E6) and (E7)
Figure 112015113420742-pat00410
,
Figure 112015113420742-pat00411
,
Figure 112015113420742-pat00412
ego,
Figure 112015113420742-pat00413
,
Figure 112015113420742-pat00414
,
Figure 112015113420742-pat00415
,
Figure 112015113420742-pat00416
,
Figure 112015113420742-pat00417
,
Figure 112015113420742-pat00418
Respectively,
Figure 112015113420742-pat00674
,
Figure 112015113420742-pat00675
,
Figure 112015113420742-pat00676
,
Figure 112015113420742-pat00677
, And the reference current
Figure 112015113420742-pat00423
About
Figure 112015113420742-pat00424
If there are two real values of the control input normal state value
Figure 112015113420742-pat00425
A set
Figure 112015113420742-pat00426
And the value of the real number to be included in the selection is applied.

또한, 본 발명의 일 실시예에 따른 직류/직류 변환기의 출력 제어방법은

Figure 112014065305907-pat00427
는 (E5) 대신 (E8)을 만족하도록 구한다.Also, the output control method of the DC / DC converter according to the embodiment of the present invention
Figure 112014065305907-pat00427
(E8) instead of (E5).

도 3은 본 발명의 일 실시예에 따른 직류/직류 변환기(100)의 출력 제어장치의 하드웨어 구성을 보인 도면이다. 본 발명의 모델예측제어기(140)를 적용하기 위해 도 1에 보인 3-kW의 직류/직류 부스트 변환기를 고려하였다. 여기서 스위치는 IGBT(IKW50N60T)이고 파라미터는 다음과 같다. 3 is a diagram illustrating a hardware configuration of an output control apparatus of a DC / DC converter 100 according to an embodiment of the present invention. To apply the model predictive controller 140 of the present invention, a 3-kW DC / DC boost converter shown in FIG. 1 is considered. Here, the switch is an IGBT (IKW50N60T) and the parameters are as follows.

Figure 112014065305907-pat00428
,
Figure 112014065305907-pat00429
,
Figure 112014065305907-pat00430
,
Figure 112014065305907-pat00431
,
Figure 112014065305907-pat00432
,
Figure 112014065305907-pat00433
Figure 112014065305907-pat00428
,
Figure 112014065305907-pat00429
,
Figure 112014065305907-pat00430
,
Figure 112014065305907-pat00431
,
Figure 112014065305907-pat00432
,
Figure 112014065305907-pat00433

펄스폭변조(PWM)를 위해 스위칭 주파수(switching frequency)는

Figure 112014065305907-pat00434
로 선택되었고, 상태 제한조건을 만족하는 모델예측제어기(140) (29)가 샘플링 시간
Figure 112014065305907-pat00435
로 하여 디지털 신호처리기 TMS320F28335로 구현되었다. 인덕터 전류와 커패시터 전압은 각각 CT-타입 홀센서(CT-type Hall sensor)와 PT-타입 전압센서(PT-type voltage sensor)로 측정하고, 최소 듀티비와 최대 듀티비는
Figure 112014065305907-pat00436
가 부등식 (24)를 만족하는 행렬
Figure 112014065305907-pat00437
의 존재를 보장하는 구간
Figure 112014065305907-pat00438
에 포함된 최대 구간이 되도록
Figure 112014065305907-pat00439
,
Figure 112014065305907-pat00440
로 설정되었다. 구간
Figure 112014065305907-pat00441
이 작게 설정되면 폐루프 성능은 저하될 것이다. 이러한 파라미터에 의해 계산된 행렬
Figure 112014065305907-pat00442
,
Figure 112014065305907-pat00443
를 이용하여 부등식 (24)를 만족하는 행렬
Figure 112014065305907-pat00444
Figure 112014065305907-pat00445
를 만족하면서 최소 트레이스를 갖도록 다음과 같이 선택되었다. The switching frequency for pulse width modulation (PWM) is
Figure 112014065305907-pat00434
, And the model predictive controllers 140 (29) satisfying the conditional restriction condition select the sampling time
Figure 112014065305907-pat00435
And implemented as a digital signal processor TMS320F28335. The inductor current and the capacitor voltage are measured by a CT-type Hall sensor and a PT-type voltage sensor, respectively. The minimum duty ratio and the maximum duty ratio are
Figure 112014065305907-pat00436
(24) < / RTI >
Figure 112014065305907-pat00437
Section that ensures the existence of
Figure 112014065305907-pat00438
To be the maximum interval included in
Figure 112014065305907-pat00439
,
Figure 112014065305907-pat00440
Respectively. section
Figure 112014065305907-pat00441
Is set to be small, the closed loop performance will be degraded. The matrix calculated by these parameters
Figure 112014065305907-pat00442
,
Figure 112014065305907-pat00443
Matrix 24 satisfying the inequality (24)
Figure 112014065305907-pat00444
end
Figure 112014065305907-pat00445
And the minimum trace was selected as follows.

Figure 112014065305907-pat00446
Figure 112014065305907-pat00446

비용함수 (11)의 제어입력 가중치

Figure 112014065305907-pat00447
Figure 112014065305907-pat00448
로 설정되었다.The control input weight of the cost function (11)
Figure 112014065305907-pat00447
The
Figure 112014065305907-pat00448
Respectively.

아우터루프에 대해 비례적분 이득은 특성방정식 (33)의 모든 폴(poles)이 단위원 내에 존재하고 커패시터 전압 응답이 오버슈트 없이 가능한한 빠르도록

Figure 112014065305907-pat00449
,
Figure 112014065305907-pat00450
로 튜닝되었다. 모델예측제어기 설계에서 다음의 상태 제한조건을 고려하였다.The proportional integral gain for the outer loop is such that all the poles of the characteristic equation (33) are in the unit circle and the capacitor voltage response is as fast as possible without overshoot
Figure 112014065305907-pat00449
,
Figure 112014065305907-pat00450
Lt; / RTI > The following state constraints are considered in the model predictive controller design.

Figure 112014065305907-pat00451
Figure 112014065305907-pat00451

도 4와 도 5는 본 발명의 모델예측제어기가 초기 커패시터 전압이

Figure 112014065305907-pat00452
인 상태에서 제어입력 제한조건을 민족하면서 기준전압
Figure 112014065305907-pat00453
을 성공적으로 추종하도록 하는 것을 보인 도면이다. 도 6은 본 발명의 모델예측제어기가 기준전압이
Figure 112014065305907-pat00454
에서
Figure 112014065305907-pat00455
로 변경될 때 만족스러운 전압 추종 성능을 제공하는 것을 보인 도면이다.Figures 4 and 5 illustrate that the model predictive controller of the present invention is able to detect the initial capacitor voltage
Figure 112014065305907-pat00452
The control input limit condition is satisfied while the reference voltage
Figure 112014065305907-pat00453
As shown in FIG. FIG. 6 is a graph showing the relationship between the reference voltage
Figure 112014065305907-pat00454
in
Figure 112014065305907-pat00455
≪ / RTI > to provide satisfactory voltage tracking performance.

다음은 소스 직류전압과 부하 저항값이 변동되는 경우에 대한 전압 조정 성능을 설명한다. 도 7은 본 발명의 모델예측제어기가 소스 직류전압이

Figure 112014065305907-pat00456
에서
Figure 112014065305907-pat00457
로 변경되는 경우에 커패시터 전압을 강인하게 유지함을 보인 도면이다. 도 8은 본 발명의 모델예측제어기가 부하 저항값이
Figure 112014065305907-pat00458
에서
Figure 112014065305907-pat00459
으로 변동하는 경우에도 커패시터 전압을 강인하게 유지함을 보인 도면이다.The following describes the voltage regulation performance when the source DC voltage and the load resistance value fluctuate. FIG. 7 is a graph showing the relationship between the source direct-
Figure 112014065305907-pat00456
in
Figure 112014065305907-pat00457
Lt; RTI ID = 0.0 > 1, < / RTI > 8 is a graph showing the relationship between the load resistance value
Figure 112014065305907-pat00458
in
Figure 112014065305907-pat00459
The capacitor voltage is maintained at a high level.

100: 직류/직류 변환기(DC/DC converter)
110: 전류검출부
120: 전압검출부
130: 펄스폭변조부(PWM)
140: 모델예측제어기(MPC)
150: 비례적분 제어기(PI controller)
100: DC / DC converter (DC / DC converter)
110: current detector
120: Voltage detector
130: Pulse width modulation section (PWM)
140: Model Predictive Controller (MPC)
150: Proportional Integral Controller (PI controller)

Claims (9)

소스 직류전압(source DC voltage)
Figure 112015113420742-pat00460
, 인덕턴스(inductance)
Figure 112015113420742-pat00461
을 갖는 인덕터(inductor), 스위치 동작을 위한 MOSFET(metal oxide semiconductor field effect transistor) 트랜지스터
Figure 112015113420742-pat00462
, 다이오드
Figure 112015113420742-pat00463
, 커패시턴스(capacitance)
Figure 112015113420742-pat00464
를 갖는 커패시터로 구성된 직류/직류 부스트 변환기(DC/DC boost converter)가 부하 저항값(load resistance)
Figure 112015113420742-pat00465
을 갖는 부하에 연결된 경우의 쌍일차 상태방정식(bilinear state equation)이 (E1)으로 주어지고,
Figure 112015113420742-pat00466
(E1)
(E1)에서, 제어입력은 듀티비(duty ratio)
Figure 112015113420742-pat00467
에 의해
Figure 112015113420742-pat00468
로 정의되고
Figure 112015113420742-pat00469
이며, 상태변수는 인덕터 전류
Figure 112015113420742-pat00470
와 커패시터 전압
Figure 112015113420742-pat00471
에 의해
Figure 112015113420742-pat00472
로 정의되고, 소스 직류전압(source DC voltage)
Figure 112015113420742-pat00473
와 다이오드 전압
Figure 112015113420742-pat00474
에 의해
Figure 112015113420742-pat00475
로 정의되고,
Figure 112015113420742-pat00476
,
Figure 112015113420742-pat00477
,
Figure 112015113420742-pat00478
,
Figure 112015113420742-pat00479
,
Figure 112015113420742-pat00480
,
Figure 112015113420742-pat00481
이고,
Figure 112015113420742-pat00482
은 트랜지스터
Figure 112015113420742-pat00483
의 온-저항값(ON-resistance)이며,
샘플링 주기(sampling period)를
Figure 112015113420742-pat00484
라 하고, 이산화된 인덕터 전류와 이산화된 커패시터 전압을 상태변수
Figure 112015113420742-pat00485
로 정의하고, 이산화된 제어입력을
Figure 112015113420742-pat00486
라 하여, (E1)을 이산화한 이산시간 상태방정식을 (E2), (E3)이라 할 때,
Figure 112015113420742-pat00487
(E2)
Figure 112015113420742-pat00488
Figure 112015113420742-pat00489
Figure 112015113420742-pat00490
Figure 112015113420742-pat00491
(E3)
(E3)에서
Figure 112015113420742-pat00678
는 2×2 단위 행렬을 나타내며,
기준전류
Figure 112015113420742-pat00492
, 인덕터 전류
Figure 112015113420742-pat00493
, 커패시터 전압
Figure 112015113420742-pat00494
를 입력받아 상기 제어입력
Figure 112015113420742-pat00495
를 출력하는 모델예측제어기(model predictive controller, MPC)를 포함하고,
상기 모델예측제어기에서 출력되는 상기 제어입력
Figure 112015113420742-pat00496

설계 파라미터(design parameter)로서 미리 선택된
Figure 112015113420742-pat00497
와,
Figure 112015113420742-pat00498
를 만족하고 듀티비(duty ratio)
Figure 112015113420742-pat00499
가 속하는 구간을 정하는
Figure 112015113420742-pat00500
,
Figure 112015113420742-pat00501
에 대해,
Figure 112015113420742-pat00502
(E4)
로 주어지며, (E4)에서
Figure 112015113420742-pat00503
,
Figure 112015113420742-pat00504
,
Figure 112015113420742-pat00505
,
Figure 112015113420742-pat00506
,
Figure 112015113420742-pat00507
이고,
Figure 112015113420742-pat00508
Figure 112015113420742-pat00509
는 각각 상기 기준전류
Figure 112015113420742-pat00510
에 대해 제어목표
Figure 112015113420742-pat00511
,
Figure 112015113420742-pat00512
Figure 112015113420742-pat00513
를 달성했을 때의 정상상태 조건으로부터 주어지는 상태변수
Figure 112015113420742-pat00514
의 정상상태값(steady-state value)과 제어입력
Figure 112015113420742-pat00515
의 정상상태값을 의미하며,
Figure 112015113420742-pat00516
Figure 112015113420742-pat00517
라 하면
Figure 112015113420742-pat00518
(E5)
(E5)를 만족하도록 구하는 직류/직류 변환기의 출력 제어장치.
Source DC voltage
Figure 112015113420742-pat00460
, Inductance (inductance)
Figure 112015113420742-pat00461
An inductor having a metal oxide semiconductor field effect transistor (MOSFET) for switching operation,
Figure 112015113420742-pat00462
, A diode
Figure 112015113420742-pat00463
, A capacitance
Figure 112015113420742-pat00464
DC boost converter (DC / DC boost converter) composed of a capacitor having a load resistance
Figure 112015113420742-pat00465
The bilinear state equation when connected to a load with (E1) is given by (El)
Figure 112015113420742-pat00466
(E1)
(E1), the control input has a duty ratio
Figure 112015113420742-pat00467
By
Figure 112015113420742-pat00468
Is defined as
Figure 112015113420742-pat00469
, And the state variable is the inductor current
Figure 112015113420742-pat00470
And the capacitor voltage
Figure 112015113420742-pat00471
By
Figure 112015113420742-pat00472
And a source DC voltage,
Figure 112015113420742-pat00473
And diode voltage
Figure 112015113420742-pat00474
By
Figure 112015113420742-pat00475
Lt; / RTI >
Figure 112015113420742-pat00476
,
Figure 112015113420742-pat00477
,
Figure 112015113420742-pat00478
,
Figure 112015113420742-pat00479
,
Figure 112015113420742-pat00480
,
Figure 112015113420742-pat00481
ego,
Figure 112015113420742-pat00482
The transistor
Figure 112015113420742-pat00483
On-resistance (ON-resistance)
The sampling period is
Figure 112015113420742-pat00484
, And the discretized inductor current and the discretized capacitor voltage are converted into state variables
Figure 112015113420742-pat00485
, And the discretized control input
Figure 112015113420742-pat00486
(E2) and (E3) are discretized time state equations obtained by discretizing E1,
Figure 112015113420742-pat00487
(E2)
Figure 112015113420742-pat00488
Figure 112015113420742-pat00489
Figure 112015113420742-pat00490
Figure 112015113420742-pat00491
(E3)
(E3)
Figure 112015113420742-pat00678
Represents a 2x2 unitary matrix,
Reference current
Figure 112015113420742-pat00492
, Inductor current
Figure 112015113420742-pat00493
, Capacitor voltage
Figure 112015113420742-pat00494
And inputs the control input
Figure 112015113420742-pat00495
And a model predictive controller (MPC)
Wherein the control input
Figure 112015113420742-pat00496
The
Pre-selected as design parameters
Figure 112015113420742-pat00497
Wow,
Figure 112015113420742-pat00498
And a duty ratio
Figure 112015113420742-pat00499
Defining the section to which
Figure 112015113420742-pat00500
,
Figure 112015113420742-pat00501
About,
Figure 112015113420742-pat00502
(E4)
(E4) is given as
Figure 112015113420742-pat00503
,
Figure 112015113420742-pat00504
,
Figure 112015113420742-pat00505
,
Figure 112015113420742-pat00506
,
Figure 112015113420742-pat00507
ego,
Figure 112015113420742-pat00508
Wow
Figure 112015113420742-pat00509
Respectively,
Figure 112015113420742-pat00510
Control goals for
Figure 112015113420742-pat00511
,
Figure 112015113420742-pat00512
Figure 112015113420742-pat00513
The state variable given from the steady-state condition
Figure 112015113420742-pat00514
Steady-state value < RTI ID = 0.0 >
Figure 112015113420742-pat00515
The steady-state value of "
Figure 112015113420742-pat00516
The
Figure 112015113420742-pat00517
If you say
Figure 112015113420742-pat00518
(E5)
(E5). ≪ / RTI >
제1항에 있어서,
Figure 112015113420742-pat00519
Figure 112015113420742-pat00520

Figure 112015113420742-pat00521
(E6)
Figure 112015113420742-pat00522
(E7)
로 주어지며, (E6), (E7)에서
Figure 112015113420742-pat00523
,
Figure 112015113420742-pat00524
,
Figure 112015113420742-pat00525
이고,
Figure 112015113420742-pat00526
,
Figure 112015113420742-pat00527
,
Figure 112015113420742-pat00528
,
Figure 112015113420742-pat00529
,
Figure 112015113420742-pat00530
,
Figure 112015113420742-pat00531
는 각각 행렬
Figure 112015113420742-pat00679
,
Figure 112015113420742-pat00680
,
Figure 112015113420742-pat00681
,
Figure 112015113420742-pat00682
의 원소들을 의미하며,
상기 기준전류
Figure 112015113420742-pat00536
에 대해
Figure 112015113420742-pat00537
의 실수값이 두 개 존재하면, 대응되는 제어입력 정상상태값
Figure 112015113420742-pat00538
가 집합
Figure 112015113420742-pat00539
에 속하게 되는 실수값을 선택하여 적용하는 직류/직류 변환기의 출력 제어장치.
The method according to claim 1,
Figure 112015113420742-pat00519
Wow
Figure 112015113420742-pat00520
The
Figure 112015113420742-pat00521
(E6)
Figure 112015113420742-pat00522
(E7)
(E6), (E7), and
Figure 112015113420742-pat00523
,
Figure 112015113420742-pat00524
,
Figure 112015113420742-pat00525
ego,
Figure 112015113420742-pat00526
,
Figure 112015113420742-pat00527
,
Figure 112015113420742-pat00528
,
Figure 112015113420742-pat00529
,
Figure 112015113420742-pat00530
,
Figure 112015113420742-pat00531
Respectively,
Figure 112015113420742-pat00679
,
Figure 112015113420742-pat00680
,
Figure 112015113420742-pat00681
,
Figure 112015113420742-pat00682
≪ / RTI >
The reference current
Figure 112015113420742-pat00536
About
Figure 112015113420742-pat00537
If there are two real values of the control input normal state value
Figure 112015113420742-pat00538
A set
Figure 112015113420742-pat00539
DC converter to select and apply a real value belonging to the DC / DC converter.
제1항에 있어서,
Figure 112014065305907-pat00540

Figure 112014065305907-pat00541
,
Figure 112014065305907-pat00542
(E8)
(E5) 대신 (E8)을 만족하도록 구하는 직류/직류 변환기의 출력 제어장치.
The method according to claim 1,
Figure 112014065305907-pat00540
The
Figure 112014065305907-pat00541
,
Figure 112014065305907-pat00542
(E8)
(E8) instead of the output (E5) of the output of the DC / DC converter.
제1항에 있어서,
기준전압
Figure 112014065305907-pat00543
과 상기 커패시터 전압
Figure 112014065305907-pat00544
사이의 오차신호를 입력받아 상기 기준전류
Figure 112014065305907-pat00545
를 출력하는 비례적분(proportional-integral, PI) 제어기를 더 포함하는 직류/직류 변환기의 출력 제어장치.
The method according to claim 1,
Reference voltage
Figure 112014065305907-pat00543
And the capacitor voltage
Figure 112014065305907-pat00544
And outputs the reference current
Figure 112014065305907-pat00545
Further comprising a proportional-integral (PI) controller for outputting the output of the DC / DC converter.
제1항에 있어서,
직류/직류 변환기로부터 상기 인덕터 전류
Figure 112014065305907-pat00546
를 검출하여 출력하는 전류검출부;
직류/직류 변환기로부터 상기 커패시터 전압
Figure 112014065305907-pat00547
를 검출하여 출력하는 전압검출부;
상기 모델예측제어기로부터 출력된 상기 제어입력
Figure 112014065305907-pat00548
를 입력받아 직류/직류 변환기에 제어신호를 출력하는 펄스폭변조부(pulse-width modulator);
를 더 포함하는 직류/직류 변환기의 출력 제어장치.
The method according to claim 1,
From the DC / DC converter to the inductor current
Figure 112014065305907-pat00546
And outputs the detected current;
The DC / DC converter converts the capacitor voltage
Figure 112014065305907-pat00547
A voltage detector for detecting and outputting the voltage;
And the control input
Figure 112014065305907-pat00548
A pulse-width modulator for receiving a control signal and outputting a control signal to the DC / DC converter;
Further comprising: an output control unit for controlling the output of the DC / DC converter.
제1항에 있어서,
상기 인덕터 전류
Figure 112015113420742-pat00549
와 상기 커패시터 전압
Figure 112015113420742-pat00550
에 대한 상태 제한조건이 (E9)로 주어질 때,
Figure 112015113420742-pat00683
(E9)
(E9)는 예측된 상태
Figure 112015113420742-pat00552
에 적용되어 제어입력
Figure 112015113420742-pat00553
에 대한 제한조건 (E10), (E11)로 주어지며,
Figure 112015113420742-pat00554
(E10)
Figure 112015113420742-pat00555
(E11)
(E10), (E11)에서,
Figure 112015113420742-pat00556
Figure 112015113420742-pat00557
,
Figure 112015113420742-pat00558
로부터 얻어지며, (E12), (E13)을 다음과 같이 정의하여 (E13)이 공집합이 아니면,
Figure 112015113420742-pat00559
,
Figure 112015113420742-pat00560
(E12)
Figure 112015113420742-pat00561
(E13)
상태 제한조건 (E9)를 만족하도록 상기 모델예측제어기에서 출력되는 상기 제어입력
Figure 112015113420742-pat00562

Figure 112015113420742-pat00563
(E12)
로 주어지는 직류/직류 변환기의 출력 제어장치.
The method according to claim 1,
The inductor current
Figure 112015113420742-pat00549
And the capacitor voltage
Figure 112015113420742-pat00550
When the state constraint for E9 is given by (E9)
Figure 112015113420742-pat00683
(E9)
(E9)
Figure 112015113420742-pat00552
And the control input
Figure 112015113420742-pat00553
(E10) and (E11), respectively,
Figure 112015113420742-pat00554
(E10)
Figure 112015113420742-pat00555
(E11)
(E10) and (E11)
Figure 112015113420742-pat00556
The
Figure 112015113420742-pat00557
,
Figure 112015113420742-pat00558
(E13) is defined as follows (E13). If E13 is not an empty set,
Figure 112015113420742-pat00559
,
Figure 112015113420742-pat00560
(E12)
Figure 112015113420742-pat00561
(E13)
And outputs the control input < RTI ID = 0.0 >
Figure 112015113420742-pat00562
The
Figure 112015113420742-pat00563
(E12)
/ RTI > output control device of the DC / DC converter.
소스 직류전압(source DC voltage)
Figure 112015113420742-pat00564
, 인덕턴스(inductance)
Figure 112015113420742-pat00565
을 갖는 인덕터(inductor), 스위치 동작을 위한 MOSFET(metal oxide semiconductor field effect transistor) 트랜지스터
Figure 112015113420742-pat00566
, 다이오드
Figure 112015113420742-pat00567
, 커패시턴스(capacitance)
Figure 112015113420742-pat00568
를 갖는 커패시터로 구성된 직류/직류 부스트 변환기(DC/DC boost converter)가 부하 저항값(load resistance)
Figure 112015113420742-pat00569
을 갖는 부하에 연결된 경우의 쌍일차 상태방정식(bilinear state equation)이 (E1)으로 주어지고,
Figure 112015113420742-pat00570
(E1)
(E1)에서, 제어입력은 듀티비(duty ratio)
Figure 112015113420742-pat00571
에 의해
Figure 112015113420742-pat00572
로 정의되고
Figure 112015113420742-pat00573
이며, 상태변수는 인덕터 전류
Figure 112015113420742-pat00574
와 커패시터 전압
Figure 112015113420742-pat00575
에 의해
Figure 112015113420742-pat00576
로 정의되고, 소스 직류전압(source DC voltage)
Figure 112015113420742-pat00577
와 다이오드 전압
Figure 112015113420742-pat00578
에 의해
Figure 112015113420742-pat00579
로 정의되고,
Figure 112015113420742-pat00580
,
Figure 112015113420742-pat00581
,
Figure 112015113420742-pat00582
,
Figure 112015113420742-pat00583
,
Figure 112015113420742-pat00584
,
Figure 112015113420742-pat00585
이고,
Figure 112015113420742-pat00586
은 트랜지스터
Figure 112015113420742-pat00587
의 온-저항값(ON-resistance)이며,
샘플링 주기(sampling period)를
Figure 112015113420742-pat00588
라 하고, 이산화된 인덕터 전류와 이산화된 커패시터 전압을 상태변수
Figure 112015113420742-pat00589
로 정의하고, 이산화된 제어입력을
Figure 112015113420742-pat00590
라 하여, (E1)을 이산화한 이산시간 상태방정식을 (E2), (E3)이라 할 때,
Figure 112015113420742-pat00591
(E2)
Figure 112015113420742-pat00592
Figure 112015113420742-pat00593
Figure 112015113420742-pat00594
Figure 112015113420742-pat00595
(E3)
(E3)에서
Figure 112015113420742-pat00684
는 2×2 단위 행렬을 나타내며,
전류검출부에서 직류/직류 변환기로부터 인덕터 전류
Figure 112015113420742-pat00596
를 검출하여 출력하는 단계;
전압검출부에서 직류/직류 변환기로부터 커패시터 전압
Figure 112015113420742-pat00597
를 검출하여 출력하는 단계;
비례적분(proportional-integral, PI) 제어기에서 기준전압
Figure 112015113420742-pat00598
과 상기 커패시터 전압
Figure 112015113420742-pat00599
사이의 오차신호를 입력받아 기준전류
Figure 112015113420742-pat00600
를 출력하는 단계;
모델예측제어기(model predictive controller, MPC)에서 상기 기준전류
Figure 112015113420742-pat00601
, 상기 인덕터 전류
Figure 112015113420742-pat00602
, 상기 커패시터 전압
Figure 112015113420742-pat00603
를 입력받아 상기 제어입력
Figure 112015113420742-pat00604
를 출력하는 단계;
펄스폭변조부(pulse-width modulator)에서 상기 모델예측제어기로부터 출력된 상기 제어입력
Figure 112015113420742-pat00605
를 입력받아 직류/직류 변환기에 제어신호를 출력하는 단계;
를 포함하고,
상기 모델예측제어기에서 출력되는 상기 제어입력
Figure 112015113420742-pat00606

설계 파라미터(design parameter)로서 미리 선택된
Figure 112015113420742-pat00607
와,
Figure 112015113420742-pat00608
를 만족하고 듀티비(duty ratio)
Figure 112015113420742-pat00609
가 속하는 구간을 정하는
Figure 112015113420742-pat00610
,
Figure 112015113420742-pat00611
에 대해,
Figure 112015113420742-pat00612
(E4)
로 주어지며, (E4)에서
Figure 112015113420742-pat00613
,
Figure 112015113420742-pat00614
,
Figure 112015113420742-pat00615
,
Figure 112015113420742-pat00616
,
Figure 112015113420742-pat00617
이고,
Figure 112015113420742-pat00618
Figure 112015113420742-pat00619
는 각각 상기 기준전류
Figure 112015113420742-pat00620
에 대해 제어목표
Figure 112015113420742-pat00621
,
Figure 112015113420742-pat00622
Figure 112015113420742-pat00623
를 달성했을 때의 정상상태 조건으로부터 주어지는 상태변수
Figure 112015113420742-pat00624
의 정상상태값(steady-state value)과 제어입력
Figure 112015113420742-pat00625
의 정상상태값을 의미하며,
Figure 112015113420742-pat00626
Figure 112015113420742-pat00627
라 하면
Figure 112015113420742-pat00628
(E5)
(E5)를 만족하도록 구하는 직류/직류 변환기의 출력 제어방법.
Source DC voltage
Figure 112015113420742-pat00564
, Inductance (inductance)
Figure 112015113420742-pat00565
An inductor having a metal oxide semiconductor field effect transistor (MOSFET) for switching operation,
Figure 112015113420742-pat00566
, A diode
Figure 112015113420742-pat00567
, A capacitance
Figure 112015113420742-pat00568
DC boost converter (DC / DC boost converter) composed of a capacitor having a load resistance
Figure 112015113420742-pat00569
The bilinear state equation when connected to a load with (E1) is given by (El)
Figure 112015113420742-pat00570
(E1)
(E1), the control input has a duty ratio
Figure 112015113420742-pat00571
By
Figure 112015113420742-pat00572
Is defined as
Figure 112015113420742-pat00573
, And the state variable is the inductor current
Figure 112015113420742-pat00574
And the capacitor voltage
Figure 112015113420742-pat00575
By
Figure 112015113420742-pat00576
And a source DC voltage,
Figure 112015113420742-pat00577
And diode voltage
Figure 112015113420742-pat00578
By
Figure 112015113420742-pat00579
Lt; / RTI >
Figure 112015113420742-pat00580
,
Figure 112015113420742-pat00581
,
Figure 112015113420742-pat00582
,
Figure 112015113420742-pat00583
,
Figure 112015113420742-pat00584
,
Figure 112015113420742-pat00585
ego,
Figure 112015113420742-pat00586
The transistor
Figure 112015113420742-pat00587
On-resistance (ON-resistance)
The sampling period is
Figure 112015113420742-pat00588
, And the discretized inductor current and the discretized capacitor voltage are converted into state variables
Figure 112015113420742-pat00589
, And the discretized control input
Figure 112015113420742-pat00590
(E2) and (E3) are discretized time state equations obtained by discretizing E1,
Figure 112015113420742-pat00591
(E2)
Figure 112015113420742-pat00592
Figure 112015113420742-pat00593
Figure 112015113420742-pat00594
Figure 112015113420742-pat00595
(E3)
(E3)
Figure 112015113420742-pat00684
Represents a 2x2 unitary matrix,
The inductor current from the DC / DC converter in the current detector
Figure 112015113420742-pat00596
Detecting and outputting the signal;
In the voltage detector, the capacitor voltage
Figure 112015113420742-pat00597
Detecting and outputting the signal;
In a proportional-integral (PI) controller,
Figure 112015113420742-pat00598
And the capacitor voltage
Figure 112015113420742-pat00599
The reference current < RTI ID = 0.0 >
Figure 112015113420742-pat00600
;
In a model predictive controller (MPC), the reference current
Figure 112015113420742-pat00601
, The inductor current
Figure 112015113420742-pat00602
, The capacitor voltage
Figure 112015113420742-pat00603
And inputs the control input
Figure 112015113420742-pat00604
;
The pulse-width modulator outputs the control input
Figure 112015113420742-pat00605
And outputting a control signal to the DC / DC converter;
Lt; / RTI >
Wherein the control input
Figure 112015113420742-pat00606
The
Pre-selected as design parameters
Figure 112015113420742-pat00607
Wow,
Figure 112015113420742-pat00608
And a duty ratio
Figure 112015113420742-pat00609
Defining the section to which
Figure 112015113420742-pat00610
,
Figure 112015113420742-pat00611
About,
Figure 112015113420742-pat00612
(E4)
(E4) is given as
Figure 112015113420742-pat00613
,
Figure 112015113420742-pat00614
,
Figure 112015113420742-pat00615
,
Figure 112015113420742-pat00616
,
Figure 112015113420742-pat00617
ego,
Figure 112015113420742-pat00618
Wow
Figure 112015113420742-pat00619
Respectively,
Figure 112015113420742-pat00620
Control goals for
Figure 112015113420742-pat00621
,
Figure 112015113420742-pat00622
Figure 112015113420742-pat00623
The state variable given from the steady-state condition
Figure 112015113420742-pat00624
Steady-state value < RTI ID = 0.0 >
Figure 112015113420742-pat00625
The steady-state value of "
Figure 112015113420742-pat00626
The
Figure 112015113420742-pat00627
If you say
Figure 112015113420742-pat00628
(E5)
(E5). ≪ / RTI >
제7항에 있어서,
Figure 112015113420742-pat00629
Figure 112015113420742-pat00630

Figure 112015113420742-pat00631
(E6)
Figure 112015113420742-pat00632
(E7)
로 주어지며, (E6), (E7)에서
Figure 112015113420742-pat00633
,
Figure 112015113420742-pat00634
,
Figure 112015113420742-pat00635
이고,
Figure 112015113420742-pat00636
,
Figure 112015113420742-pat00637
,
Figure 112015113420742-pat00638
,
Figure 112015113420742-pat00639
,
Figure 112015113420742-pat00640
,
Figure 112015113420742-pat00641
는 각각 행렬
Figure 112015113420742-pat00685
,
Figure 112015113420742-pat00686
,
Figure 112015113420742-pat00687
,
Figure 112015113420742-pat00688
의 원소들을 의미하며,
상기 기준전류
Figure 112015113420742-pat00646
에 대해
Figure 112015113420742-pat00647
의 실수값이 두 개 존재하면, 대응되는 제어입력 정상상태값
Figure 112015113420742-pat00648
가 집합
Figure 112015113420742-pat00649
에 속하게 되는 실수값을 선택하여 적용하는 직류/직류 변환기의 출력 제어방법.
8. The method of claim 7,
Figure 112015113420742-pat00629
Wow
Figure 112015113420742-pat00630
The
Figure 112015113420742-pat00631
(E6)
Figure 112015113420742-pat00632
(E7)
(E6), (E7), and
Figure 112015113420742-pat00633
,
Figure 112015113420742-pat00634
,
Figure 112015113420742-pat00635
ego,
Figure 112015113420742-pat00636
,
Figure 112015113420742-pat00637
,
Figure 112015113420742-pat00638
,
Figure 112015113420742-pat00639
,
Figure 112015113420742-pat00640
,
Figure 112015113420742-pat00641
Respectively,
Figure 112015113420742-pat00685
,
Figure 112015113420742-pat00686
,
Figure 112015113420742-pat00687
,
Figure 112015113420742-pat00688
≪ / RTI >
The reference current
Figure 112015113420742-pat00646
About
Figure 112015113420742-pat00647
If there are two real values of the control input normal state value
Figure 112015113420742-pat00648
A set
Figure 112015113420742-pat00649
Wherein the real value of the DC / DC converter is selected and applied.
제7항에 있어서,
Figure 112014065305907-pat00650

Figure 112014065305907-pat00651
,
Figure 112014065305907-pat00652
(E8)
(E5) 대신 (E8)을 만족하도록 구하는 직류/직류 변환기의 출력 제어방법.
8. The method of claim 7,
Figure 112014065305907-pat00650
The
Figure 112014065305907-pat00651
,
Figure 112014065305907-pat00652
(E8)
(E8) is satisfied instead of (E5).
KR1020140087342A 2014-07-11 2014-07-11 An apparatus and a method for model predictive control of a DC/DC converter KR101606413B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140087342A KR101606413B1 (en) 2014-07-11 2014-07-11 An apparatus and a method for model predictive control of a DC/DC converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140087342A KR101606413B1 (en) 2014-07-11 2014-07-11 An apparatus and a method for model predictive control of a DC/DC converter

Publications (2)

Publication Number Publication Date
KR20160007130A KR20160007130A (en) 2016-01-20
KR101606413B1 true KR101606413B1 (en) 2016-03-25

Family

ID=55307860

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140087342A KR101606413B1 (en) 2014-07-11 2014-07-11 An apparatus and a method for model predictive control of a DC/DC converter

Country Status (1)

Country Link
KR (1) KR101606413B1 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107317477B (en) * 2017-08-21 2023-05-23 广西大学 Control method, control system and control device of DC/DC converter
CN113949266B (en) * 2021-09-18 2024-03-01 西北工业大学 Active stabilization method applied to unmanned aerial vehicle direct current power supply system
CN115360912A (en) * 2022-08-17 2022-11-18 燕山大学 Novel energy feedback type suspension control system based on PI feedforward model predictive control algorithm
CN116879636B (en) * 2023-09-08 2023-12-08 湖南大学 LLC converter output side DC-link capacitance online monitoring system and method
CN117526718B (en) * 2024-01-08 2024-04-12 宁波亿储电气科技有限公司 Control method of DC/DC converter and DC/DC converter

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101377637B1 (en) 2014-01-08 2014-03-25 서울과학기술대학교 산학협력단 An apparatus and a method for model-predictive control of an uninterruptible power supply with steady-state estimation

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101377637B1 (en) 2014-01-08 2014-03-25 서울과학기술대학교 산학협력단 An apparatus and a method for model-predictive control of an uninterruptible power supply with steady-state estimation

Also Published As

Publication number Publication date
KR20160007130A (en) 2016-01-20

Similar Documents

Publication Publication Date Title
KR101606413B1 (en) An apparatus and a method for model predictive control of a DC/DC converter
EP2218185B1 (en) Self tracking adc for digital power supply control systems
US9678521B2 (en) External ramp autotuning for current mode control of switching converter
US9450492B1 (en) System and method for controlling a duty cycle of a switched-mode power supply
JP5486954B2 (en) Switching power supply
JP4341753B2 (en) Robust digital controller and its design equipment
KR101840412B1 (en) Buck switch-mode power converter large signal transient response optimizer
JP5273158B2 (en) PFC converter
Samosir et al. Dynamic evolution control for synchronous buck DC–DC converter: Theory, model and simulation
Baldi et al. Adaptive pulse width modulation design for power converters based on affine switched systems
KR20080070739A (en) Non-linear pwm controller for dc-to-dc converters
US9906125B2 (en) Power circuit with switching frequency control circuit and control method thereof
US9146571B2 (en) Power converter with average current limiting
JP2013165537A (en) Switching regulator, control method thereof, and power supply device
Vlad et al. Advanced control laws of DC–DC converters based on piecewise affine modelling. Application to a step‐down converter
Leng et al. A simple model predictive control for Buck converter operating in CCM
Yazici Robust voltage‐mode controller for DC–DC boost converter
JP5226399B2 (en) Power supply device and control method of power supply device
Neely et al. Real-time model predictive control of the Ćuk converter
KR101793196B1 (en) Method for controlling a power stage
JP2008125286A (en) Switching regulator, control method thereof, and control program of switching regulator
Liu et al. An MPC-PI approach for buck DC-DC converters and its implementation
Fischer et al. Multisampled hybrid model predictive control for pulse-width modulated systems
US20210096585A1 (en) Converter digital control circuit with adaptive feedforward compensation
JP5548383B2 (en) Converter control device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190226

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200302

Year of fee payment: 5