KR101605338B1 - Transistor with negative capacitor using topological insulator process for the preferation of the same - Google Patents

Transistor with negative capacitor using topological insulator process for the preferation of the same Download PDF

Info

Publication number
KR101605338B1
KR101605338B1 KR1020140133174A KR20140133174A KR101605338B1 KR 101605338 B1 KR101605338 B1 KR 101605338B1 KR 1020140133174 A KR1020140133174 A KR 1020140133174A KR 20140133174 A KR20140133174 A KR 20140133174A KR 101605338 B1 KR101605338 B1 KR 101605338B1
Authority
KR
South Korea
Prior art keywords
silicon substrate
film
topological
insulating film
metal stack
Prior art date
Application number
KR1020140133174A
Other languages
Korean (ko)
Inventor
신창환
조재성
Original Assignee
서울시립대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울시립대학교 산학협력단 filed Critical 서울시립대학교 산학협력단
Priority to KR1020140133174A priority Critical patent/KR101605338B1/en
Application granted granted Critical
Publication of KR101605338B1 publication Critical patent/KR101605338B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

The present invention relates to a transistor comprising a negative capacitor using a topological insulator, which includes: a first doping region which is formed on a silicon substrate and is connected to a source terminal; a second doping region which is formed on the silicon substrate and is connected to a drain terminal; a metal stack of high dielectric constant which is formed on the silicon substrate; and the topological insulator film which has one side connected to the metal stack of high dielectric constant serially, and has the other side connected to a gate terminal. The present invention can realize a CMOS transistor having a slope of a threshold voltage of 10 mV/dec or less which falls far short of 60 mV/dec which is known as the prior theoretical limit without changing the prior process significantly, and thus can provide the transistor of high performance and low power consumption which has thermo ionic emission characteristics at room temperature without increasing manufacturing costs.

Description

토폴로지컬 절연체를 이용한 네거티브 커패시터를 구비하는 트랜지스터 및 그 제조 방법{TRANSISTOR WITH NEGATIVE CAPACITOR USING TOPOLOGICAL INSULATOR PROCESS FOR THE PREFERATION OF THE SAME}TECHNICAL FIELD [0001] The present invention relates to a transistor including a negative capacitor using a topological insulator, and a method of manufacturing the same. [0002]

본 발명은 토폴로지컬 절연체를 이용한 네거티브 커패시터를 구비하는 트랜지스터에 관한 것으로, 보다 상세하게는 게이트 스택에 토폴로지컬 절연체를 이용하여 구현한 네거티브 커패시터를 구비하여 문턱전압이하 슬로프를 향상시키는 토폴로지컬 절연체를 이용한 네거티브 커패시터를 구비하는 트랜지스터에 관한 것이다.
BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a transistor including a negative capacitor using a topological insulator, and more particularly, to a thin film transistor using a topological insulator having a negative capacitor implemented using a topological insulator in a gate stack, To a transistor having a negative capacitor.

1960년대에 MOSFET 트랜지스터가 개발된 후, 약 50년간 집적회로의 집적도는 지속적으로 증가하여 왔으며, 매 2년 마다 단위 칩 면적당 총 트랜지스터 수가 2배로 증가하는 추세로 집적회로의 집적도가 증가하였으며, 따라서 개별 트랜지스터의 크기가 지속적으로 감소하였고, 최근 소형화된 트랜지스터의 성능을 향상시키기 위한 반도체 기술들이 등장하였다. 이러한 반도체 기술에는 게이트 커패시턴스를 향상시키고 누설전류를 감소시키는 고유전율 금속 게이트(High-K Metal Gate, HKMG) 기술 및 문턱전압이하 슬로프(Subthreshold Slope, SS) 및 드레인 도입 배리어 저하(Drain Induced Barrier Lowering, DIBL) 특성을 향상시키는 FinFET 기술이 있으며, 이러한 반도체 기술에 힘입어 2011년에는 22nm CMOS 공정이 등장하였다.After the development of MOSFET transistors in the 1960s, the integration density of integrated circuits has been steadily increasing for about 50 years, and the integration of integrated circuits has increased with the trend of doubling the total transistor per unit chip area every two years, The size of the transistor has been continuously reduced, and semiconductor technologies have recently emerged to improve the performance of miniaturized transistors. Such semiconductor technology includes a high-k metal gate (HKMG) technology that improves gate capacitance and reduces leakage current, and a subthreshold slope (SS) and a drain induced barrier lowering DIBL), and the 22nm CMOS process was introduced in 2011 due to the semiconductor technology.

그러나 트랜지스터 크기의 소형화에 비하여 구동 전압(VDD)의 저전압화는 그에 크게 미치지 못하고 있으며 이에 따라 CMOS 트랜지스터의 전력밀도는 지수적으로 증가하여 현재 원자로 전력밀도와 유사한 정도의 매우 높은 전력밀도를 보이고 있다. 전력밀도를 감소시키기 위해서는 구동 전압의 저전압화가 반드시 필요하나 실리콘 기반의 MOSFET은 열방출 기반의 물리적 동작 특성을 지니기 때문에 0.1 ~ 0.5V의 공급 전압을 실현하기 어렵다. 이를 위하여는 상온에서 문턱전압이하 슬로프의 물리적 한계로 알려져 있는 60mV/dec, 그 이하의 문턱전압이하 슬로프를 가지는 트랜지스터가 필요하며 이는 10nm 이하 공정의 CMOS 전자소자를 구현하기 위하여 필수적이다.However, the voltage drop of the driving voltage (V DD ) is less than that of the miniaturization of the transistor size, so that the power density of the CMOS transistor increases exponentially and shows a very high power density similar to the current power density of the reactor . Lowering the driving voltage is necessary to reduce the power density, but silicon-based MOSFETs have a physical operating characteristic based on heat emission, making it difficult to realize a supply voltage of 0.1 to 0.5V. To achieve this, a transistor having a slope below a threshold voltage of 60 mV / dec, which is known as a physical limit of a slope below a threshold voltage at room temperature, is required, which is essential for realizing a CMOS electronic device of 10 nm or less.

문턱전압이하 슬로프는 다음 수학식 1에 의하여 산출될 수 있다.The slope below the threshold voltage can be calculated by the following equation (1).

Figure 112014094507352-pat00001
Figure 112014094507352-pat00001

Figure 112014094507352-pat00002
Figure 112014094507352-pat00002

여기에서, Cs는 트랜지스터의 반도체 기판의 커패시턴스이고, Cins는 게이트 단자의 커패시턴스이며, 이는 항상 양의 값을 가진다. 상온에서 상기 수학식 1의

Figure 112014094507352-pat00003
부분의 값은 60mV/dec 이므로, 현재 상온에서 문턱전압이하 슬로프의 최소값은 60mV/dec로 알려져 있다.Where C s is the capacitance of the semiconductor substrate of the transistor, C ins is the capacitance of the gate terminal, which is always positive. At room temperature,
Figure 112014094507352-pat00003
Since the value of the part is 60mV / dec, the minimum value of the slope below the threshold voltage at the present room temperature is known as 60mV / dec.

이러한 문턱전압이하 슬로프의 한계를 극복하는 저전력 및 가파른 스위칭 특성을 가지는 트랜지스터를 구현하기 위한 방법으로 네거티브 커패시터(Nagative Capacitor)를 이용하는 트랜지스터가 제안되고 있다.A transistor using a negative capacitor is proposed as a method for implementing a transistor having a low power and a steep switching characteristic to overcome the limit of the slope below the threshold voltage.

네거티브 커패시터란 음의 커패시턴스를 가지는 커패시터로서 양의 커패시터에 네거티브 커패시터를 직렬 연결함으로써 커패시턴스를 증가시킬 수 있는 커패시터를 말한다. 이러한 네거티브 커패시터를 구현하기 위한 방법으로 강유전체(Ferroelectric Insulator)를 이용하는 방법이 제안되고 있다. 도 1은 일반적인 유전체(Dielectric)를 사용한 커패시터와 강유전체 커패시터의 온도별 커패시터스의 에너지 지평(Landscape)를 나타낸 그래프이다.A negative capacitor is a capacitor having a negative capacitance and capable of increasing the capacitance by connecting a negative capacitor in series with a positive capacitor. As a method for implementing such a negative capacitor, a method using a ferroelectric insulator has been proposed. FIG. 1 is a graph showing an energy horizon of a capacitor using a general dielectric and a temperature-dependent capacitance of a ferroelectric capacitor.

도 1에 도시된 바와 같이 강유전체 물질은 물질 고유 특성에 의하여 음의 에너지를 가지는 구간이 존재하나 음의 에너지는 불안정한 상태로 존재하기 때문에 유전체 커패시터(산화실리콘(SiO2) 및 산화하프늄(HfO2))을 사용한 커패시터와 강유전체 커패시터를 직렬로 연결하여 음의 커패시턴스를 안정된 상태로 구현할 수 있다. 도 1에 도시된 점선 부분이 가파른 스위칭 영역을 나타내며, 총 커패시터의 에너지 곡선의 최소값이 가파른 스위칭 영역 내에 있는 경우 SS가 60mV/dec 미만이 될 수 있다. 특히 온도가 큐리 온도(Curie Temperature) 이상인 경우 강유전체 물질은 고유의 성질을 잃어 더 이상 음의 에너지를 가지지 않으며 이 경우 큐리 온도 이하에서 온도를 조절하면 도 1에 도시된 (b) 부분의 (2)에 해당하는 에너지 곡선을 얻을 수 있다. 이 경우 최소값이 두 위치에서 존재하는데 이는 히스테리시스(Hysteresis) 성분의 존재를 의미하며 이 경우 온도를 증가시켜 어닐링(Annealing)함으로써 도 1의 (c) 부분의 (2)에 해당하는 에너지 곡선을 얻을 수 있다. 즉, 적절한 온도로 강유전체 커패시터를 어닐링함으로써 네거티브 커패시터를 구현할 수 있다. 그러나 강유전체 커패시터를 사용하는 네거티브 커패시터를 이용할 경우 문턱전압이하 슬로프를 10mV/dec 이하까지 낮출 수 없다는 한계가 있으며 강유전체 커패시터로 네거티브 커패시터를 구현할 경우 음의 커패시턴스의 구현 여부가 어닐링하는 온도에 민감하다는 문제가 있다.
As shown in FIG. 1, the ferroelectric material has a period of negative energy due to the intrinsic properties of materials. However, since the negative energy exists in an unstable state, dielectric capacitors (silicon oxide (SiO 2 ) and hafnium oxide (HfO 2 ) ) And a ferroelectric capacitor are connected in series, so that a negative capacitance can be realized in a stable state. The dotted line portion shown in Figure 1 represents a steep switching region and SS can be less than 60 mV / dec when the minimum value of the energy curve of the total capacitor is in the steep switching region. Particularly, when the temperature is higher than the Curie temperature, the ferroelectric material loses its inherent property and has no negative energy. In this case, if the temperature is controlled below the Curie temperature, Can be obtained. In this case, the minimum value exists at two positions, which means the existence of a hysteresis component. In this case, the energy curve corresponding to (2) in part (c) have. That is, a negative capacitor can be realized by annealing the ferroelectric capacitor at an appropriate temperature. However, when a negative capacitor using a ferroelectric capacitor is used, the slope below the threshold voltage can not be lowered to below 10 mV / dec. When a negative capacitor is implemented with a ferroelectric capacitor, the problem of the sensitivity of the negative capacitance to the annealing temperature have.

한국공개특허 제10-2012-0080858호(공개일: 2012.07.18., 발명의 명칭 : 네거티브 커패시턴스 회로를 포함하는 감지 증폭기와 이를 포함하는 장치들, 청구범위 제1항)가 있다.Korean Patent Laid-Open No. 10-2012-0080858 (published on July 18, 2012, entitled "Sense Amplifier Including Negative Capacitance Circuit and Devices Including the Same", claim 1).

본 발명은, 게이트 스택에 토폴로지컬 절연체를 이용하여 구현한 네거티브 커패시터를 구비하여 종래 이론적 한계로 알려진 60mV/dec 을 훨씬 하회하는 10mV/dec의 문턱전압이하 슬로프를 가지는 토폴로지컬 절연체를 이용한 네거티브 커패시터를 구비하는 트랜지스터를 제공하는 데 그 목적이 있다.
The present invention relates to a negative capacitor using a topological isolator having a slope below a threshold voltage of 10 mV / dec, well below the 60 mV / dec, which is known as the theoretical limit, with a negative capacitor implemented using a topological isolator in the gate stack The present invention has been made in view of the above problems.

본 발명의 일 실시예에 따른 토폴로지컬 절연체를 이용한 네거티브 커패시터를 구비하는 트랜지스터는 실리콘 기판 위에 형성되고 소스 단자가 연결되는 제1 도핑 영역, 상기 실리콘 기판 위에 형성되고 드레인 단자가 연결되는 제2 도핑 영역, 상기 실리콘 기판 위에 형성되는 고유전율 금속 스택 및 일 측면이 상기 고유전율 금속 스택과 직렬로 연결되고 타 측면이 게이트 단자로 연결되며 토폴로지컬 절연체 막을 포함한다.A transistor including a negative capacitor using a topological insulator according to an embodiment of the present invention includes a first doped region formed on a silicon substrate and connected to a source terminal, a second doped region formed on the silicon substrate, A high-k metal stack formed on the silicon substrate, and a topological insulating film, one side of which is connected in series with the high-k metal stack and the other side of which is connected to a gate terminal.

바람직하게는, 상기 고유전율 금속 스택은 상기 실리콘 기판 위에 산화하프늄 막이 원자층 증착법에 의하여 적층되어 형성된다.Preferably, the high-permittivity metal stack is formed by depositing a hafnium oxide film on the silicon substrate by atomic layer deposition.

바람직하게는, 상기 네거티브 커패시터는 상기 산화하프늄 막 위에 원자층 증착법에 의하여 증착되어 형성된다.Preferably, the negative capacitor is formed by depositing on the hafnium oxide film by atomic layer deposition.

바람직하게는, 상기 네거티브 커패시터는 질화티타늄 막, 상기 질화티타늄 막 위에 증착되는 상기 토폴로지컬 절연체 막 및 상기 토폴로지컬 절연체 막 위에 증착되는 금 전극을 포함한다.Preferably, the negative capacitor includes a titanium nitride film, the topological insulating film deposited on the titanium nitride film, and a gold electrode deposited on the topological insulating film.

바람직하게는, 상기 질화티타늄 막은 실리콘 기판 위에 80nm 두께로 DC 마그네트론 스퍼터링법으로 증착되어 형성되고, 상기 토폴로지컬 절연체 막은 셀렌화비스무트, 텔루르화비스무트 및 텔루르화안티몬 중 적어도 하나로 이루어지고 칼슘이 도핑되며, 상기 금 전극은 상기 토폴로지컬 절연체 막 위에 열증착법으로 증착된다.Preferably, the titanium nitride film is formed on the silicon substrate by a DC magnetron sputtering method to a thickness of 80 nm, and the topological insulating film is made of at least one of bismuth selenide, bismuth telluride and antimony telluride, doped with calcium, The gold electrode is deposited by thermal evaporation on the topological insulating film.

본 발명의 일 실시예에 따른 토폴로지컬 절연체를 이용한 네거티브 커패시터를 구비하는 트랜지스터의 제조 방법은 제1 실리콘 기판 위에 고유전율 금속 스택을 형성하는 단계, 상기 고유전율 금속 스택 및 제2 실리콘 기판 중 적어도 하나의 위에 질화티타늄 막을 형성하는 단계, 토폴로지컬 절연체 막을 상기 질화티타늄 막 위에 형성하는 단계 및 금 전극을 상기 토폴로지컬 절연체 막 위에 형성하는 단계를 포함한다.
A method of fabricating a transistor with a negative capacitor using a topological isolator in accordance with an embodiment of the present invention includes forming a high-permittivity metal stack on a first silicon substrate, forming at least one of the high-permittivity metal stack and the second silicon substrate Forming a titanium nitride film on the top nitride insulating film, forming a topological insulating film on the titanium nitride film, and forming a gold electrode on the topological insulating film.

본 발명에 따르면, 기존의 공정에 큰 변화를 주지 않고도 종래 이론적 한계로 알려진 60mV/dec를 훨씬 하회하는 10mV/dec의 문턱전압이하 슬로프를 가지는 CMOS 트랜지스터를 구현할 수 있어 제조비용을 증가시키지 않고 상온에서 열전자 방출 특성을 가지면서도 저전력 고성능인 트랜지스터를 제공할 수 있다.According to the present invention, it is possible to realize a CMOS transistor having a slope of less than a threshold voltage of 10 mV / dec, which is much lower than 60 mV / dec, which is known as a theoretical limit without changing the conventional process, It is possible to provide a transistor having a low power and high performance while having a thermionic emission characteristic.

도 1은 유전체를 사용한 커패시터와 강유전체 커패시터의 온도별 커패시터스의 에너지 지평을 나타낸 그래프이다.
도 2a는 페르미 에너지 준위에 따른 토폴로지컬 절연체의 양자적 커패시턴스를 나타낸 그래프이다.
도 2b는 텔루르화 비스무트에 칼슘을 도핑할 경우 페르미 준위의 변화를 나타낸 그래프이다.
도 3은 본 발명의 일 실시예에 따른 토폴로지컬 절연체를 이용한 네거티브 커패시터를 구비하는 트랜지스터의 개략도이다.
도 4는 본 발명의 다른 실시예에 따른 토폴로지컬 절연체를 이용한 네거티브 커패시터를 구비하는 트랜지스터의 개략도이다.
도 5는 본 발명의 일 실시예에 따른 토폴로지컬 절연체를 이용한 네거티브 커패시터를 구비하는 트랜지스터의 제조 방법을 도시한 순서도이다.FIG. 1 is a graph showing an energy horizon of a capacitor using a dielectric and a capacitor according to temperature of a ferroelectric capacitor.
2A is a graph showing the quantum capacitance of a topological insulator according to the Fermi energy level.
FIG. 2B is a graph showing changes in Fermi level when calcium telluride bismuth is doped with calcium. FIG.
3 is a schematic diagram of a transistor including a negative capacitor using a topological insulator according to an embodiment of the present invention.
4 is a schematic view of a transistor including a negative capacitor using a topological insulator according to another embodiment of the present invention.
5 is a flowchart illustrating a method of manufacturing a transistor including a negative capacitor using a topological insulator according to an embodiment of the present invention.

이하에서는 토폴로지컬 절연체를 이용한 네거티브 커패시터를 구비하는 트랜지스터 및 그 제조 방법을 첨부된 도면들을 참조하여 상세하게 설명한다. 이러한 과정에서 도면에 도시된 선들의 두께나 구성요소의 크기 등은 설명의 명료성과 편의상 과장되게 도시되어 있을 수 있다. 또한, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례에 따라 달라질 수 있다. 그러므로, 이러한 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.Hereinafter, a transistor including a negative capacitor using a topological insulator and a method of manufacturing the same will be described in detail with reference to the accompanying drawings. In this process, the thicknesses of the lines and the sizes of the components shown in the drawings may be exaggerated for clarity and convenience of explanation. In addition, the terms described below are defined in consideration of the functions of the present invention, which may vary depending on the intention or custom of the user, the operator. Therefore, definitions of these terms should be made based on the contents throughout this specification.

최근 대두되고 있는 토폴로지컬 절연체(Topological Insulator)는 물질 내부에서는 전기 절연체의 성질을 지니지만 표면에서는 전도체 상태를 지니는 물질로서, 전자가 그 표면에서만 움직일 수 있는 물질이다. 이러한 토폴로지컬 절연체는 양자적 커패시턴스를 가질 수 있어 어떤 조건 하에서 게이트 커패시턴스 전체를 증가시킬 수 있다. 도 2a는 페르미 에너지(Fermi Energy) 준위에 따른 토폴로지컬 절연체의 양자적 커패시턴스를 나타낸 그래프이다. 도 2a에 도시된 바와 같이 특정한 페르미 에너지 준위에서 토폴로지컬 절연체가 네거티브 커패시터로 동작할 수 있음을 알 수 있다. 도 2b는 텔루르화 비스무트(Bis2Te3)에 칼슘(Ca)을 도핑할 경우 페르미 준위의 변화를 나타낸 그래프이다. 도 2b에 도시된 바와 같이 토폴로지컬 절연체에 칼슘을 도핑함으로써 페르미 준위를 변화시킬 수 있음을 알 수 있다. 따라서 셀렌화비스무트(Bis2Se3), 텔루르화비스무트(Bis2Te3) 및 텔루르화안티몬(Sb2Te3) 등의 토폴로지컬 절연체에 특정한 도핑을 가함으로써 네거티브 커패시터를 구현할 수 있다.Topological insulators, which are emerging in recent years, are materials that have electrical insulator properties inside the material, but have a conductive state on the surface, and electrons can move only from the surface. This topological isolator can have a quantum capacitance, which can increase the overall gate capacitance under certain conditions. 2A is a graph showing a quantum capacitance of a topological insulator according to a Fermi energy level. It can be seen that the topological isolator can operate as a negative capacitor at a particular Fermi energy level, as shown in Figure 2A. FIG. 2B is a graph showing a change in Fermi level when calcium (Ca) is doped in bismuth telluride (Bis 2 Te 3 ). It can be seen that the Fermi level can be changed by doping calcium on the topological insulator as shown in FIG. 2B. Therefore, a negative capacitor can be realized by applying a specific doping to a topological insulator such as selenide bismuth (Bis 2 Se 3 ), bismuth telluride (Bis 2 Te 3 ), and antimony telluride (Sb 2 Te 3 ).

이러한 토폴로지컬 절연체에 의한 네거티브 커패시터는 상술한 바와 같은 강유전체에 의한 네거티브 커패시터가 가지고 있는 히스테리시스를 포함하지 않으며 트랜지스터에 구현되었을 경우 강유전체에 의한 네거티브 커패시터보다 더 가파른 스위칭 성능을 얻을 수 있다.The negative capacitor by the topological insulator does not include the hysteresis of the negative capacitor by the ferroelectric as described above, and when implemented in the transistor, the switching performance can be obtained more steeper than that of the negative capacitor by the ferroelectric.

도 3은 본 발명의 일 실시예에 따른 토폴로지컬 절연체를 이용한 네거티브 커패시터를 구비하는 트랜지스터의 개략도이며, 도 4는 본 발명의 다른 실시예에 따른 토폴로지컬 절연체를 이용한 네거티브 커패시터를 구비하는 트랜지스터의 개략도이다.FIG. 3 is a schematic view of a transistor including a negative capacitor using a topological insulator according to an embodiment of the present invention. FIG. 4 is a schematic view of a transistor including a negative capacitor using a topological insulator according to another embodiment of the present invention. to be.

도 3 및 도 4에 도시된 바와 같이, 본 발명의 일 실시예에 따른 토폴로지컬 절연체를 이용한 네거티브 커패시터를 구비하는 트랜지스터는, 제1 도핑 영역(20), 제2 도핑 영역(30), 고유전율 금속 스택(High-K/Metal-Gate Stack)(40) 및 네거티브 커패시터(60)를 포함하여 이루어진다.3 and 4, a transistor including a negative capacitor using a topological insulator according to an embodiment of the present invention includes a first doped region 20, a second doped region 30, A metal-stack (High-K / Metal-Gate Stack) 40 and a negative capacitor 60.

제1 도핑 영역(20)은 실리콘 기판(10) 위에 형성되고 소스 단자(S)가 연결되고, 제2 도핑 영역(30)은 실리콘 기판(10) 위에 형성되고 드레인 단자(D)가 연결된다. 즉, 제1 및 제2 도핑 영역은 기존의 CMOS 장치의 소스 및 드레인 역할을 한다. 이 때, 실리콘 기판(10)이 P형 반도체이고, 제1 및 제2 도핑 영역(20, 30)이 N형 반도체로 구성되는 경우 트랜지스터는 NMOS가 되고, 실리콘 기판(10)이 N형 반도체이거나 P형 반도체 위에 형성된 N형 반도체 우물이고, 제1 및 제2 도핑 영역(20, 30)이 P형 반도체로 구성되는 경우 트랜지스터는 PMOS가 될 수 있다. The first doped region 20 is formed on the silicon substrate 10 and the source terminal S is connected and the second doped region 30 is formed on the silicon substrate 10 and the drain terminal D is connected. That is, the first and second doped regions serve as the source and drain of a conventional CMOS device. In this case, when the silicon substrate 10 is a P-type semiconductor and the first and second doped regions 20 and 30 are formed of an N-type semiconductor, the transistor becomes an NMOS and the silicon substrate 10 is an N-type semiconductor When the first and second doped regions 20 and 30 are formed of a P-type semiconductor, the transistor may be a PMOS.

고유전율 금속 스택(40)은 실리콘 기판 위에 형성되고, 그 일 측면이 네거티브 커패시터(60)와 직렬로 연결된다. 이 때, 고유전율 금속 스택(40)은 실리콘 기판 위에 질화티타늄(TiN) 등의 금속 막(42)이 원자층 증착법에 의하여 적층되어 형성될 수 있다. 또한 고유전율 금속 스택(40)은 실리콘 기판(10) 위에 산화하프늄(HfO2) 등의 유전체(Dielectric Insulator) 막(41)이 적층되고 그 위에 질화티타늄(TiN) 등의 금속 막(42)이 적층되어 형성될 수 있다. 이 때, 유전체 막 및 금속 막(41, 42)는 원자층 증착법에 의하여 적층될 수 있다. 즉, 고유전율 금속 스택(40)은 기존의 CMOS 장치의 게이트 스택의 역할을 할 수 있다.A high-k metal stack 40 is formed on a silicon substrate, one side of which is connected in series with a negative capacitor 60. In this case, the high-permittivity metal stack 40 may be formed by depositing a metal film 42 such as titanium nitride (TiN) on a silicon substrate by atomic layer deposition. The high-permittivity metal stack 40 is formed by stacking a dielectric insulator film 41 such as hafnium oxide (HfO 2 ) on a silicon substrate 10 and a metal film 42 such as titanium nitride (TiN) May be stacked. At this time, the dielectric film and the metal films 41 and 42 can be stacked by atomic layer deposition. That is, the high-permittivity metal stack 40 may serve as a gate stack of a conventional CMOS device.

네거티브 커패시터(60)는 도 3에 도시된 실시예와 같이 별도의 실리콘 기판(50) 위에 형성되어 고유전율 금속 스택(40)과 직렬로 연결될 수도 있고 도 4에 도시된 실시예와 같이 고유전율 금속 스택(40)위에 증착되어 형성될 수도 있다. 이 경우, 네거티브 커패시터(60)는 산화하프늄 막(41) 위에 원자층 증착법에 의하여 증착되어 형성될 수 있다.The negative capacitor 60 may be formed on a separate silicon substrate 50 and connected in series with the high-permittivity metal stack 40, as in the embodiment shown in FIG. 3, May be deposited and formed on the stack 40. In this case, the negative capacitor 60 can be formed by depositing on the hafnium oxide film 41 by atomic layer deposition.

이 때, 네거티브 커패시터(60)는 질화티타늄(TiN) 막(61), 질화티타늄 막(61) 위에 증착되는 토폴로지컬 절연체(Topological Insulator) 막(62) 및 토폴로지컬 절연체 막(62) 위에 증착되는 금 전극(63)을 포함할 수 있다. 즉, 네거티브 커패시터(60)는 상술한 바와 같이, 토폴로지컬 절연체로 형성될 수 있으며, 이 때 토폴로지컬 절연체 막(62)이 질화티타늄(TiN)과 같은 금속 층(61) 위에 형성될 수 있다.At this time, the negative capacitor 60 is deposited on the topological insulating film 62 and the topological insulator film 62 deposited on the titanium nitride (TiN) film 61, the titanium nitride film 61, And may include a gold electrode 63. That is, the negative capacitor 60 may be formed of a topological insulator, as described above, wherein the topological insulating film 62 may be formed on a metal layer 61, such as titanium nitride (TiN).

질화티타늄 막(61)은 도 3의 실시예와 같이 실리콘 기판(50) 위에 80nm 두께로 DC 마그네트론 스퍼터링(Magnetron Sputtering)법으로 증착되어 형성될 수 있으며, 또는 도 4의 실시예와 같이 고유전율 금속 스택(40) 위에 증착되어 형성될 수도 있다. The titanium nitride film 61 may be deposited by DC magnetron sputtering to a thickness of 80 nm on the silicon substrate 50 as in the embodiment of FIG. 3, or may be formed by depositing a high- May be deposited and formed on the stack 40.

토폴로지컬 절연체 막(62)은 셀렌화비스무트, 텔루르화비스무트 및 텔루르화안티몬 중 적어도 하나로 이루어질 수 있다. 금 전극(63)은 토폴로지컬 절연체 막(62) 위에 열증착법(Thermal Evaporation)으로 증착되어 약 100nm 두께의 금 전극이 약 0.2mm 직경의 원형 패턴으로 형성될 수 있다.The topological insulator film 62 may comprise at least one of selenated bismuth, bismuth telluride, and antimony telluride. The gold electrode 63 is deposited on the topological insulating film 62 by thermal evaporation so that a gold electrode having a thickness of about 100 nm can be formed in a circular pattern of about 0.2 mm in diameter.

도 5는 본 발명의 일 실시예에 따른 토폴로지컬 절연체를 이용한 네거티브 커패시터를 구비하는 트랜지스터의 제조 방법을 도시한 순서도이다. 도 4을 참조하여 본 발명의 일 실시예에 따른 토폴로지컬 절연체를 이용한 네거티브 커패시터를 구비하는 트랜지스터의 제조 방법을 설명한다.5 is a flowchart illustrating a method of manufacturing a transistor including a negative capacitor using a topological insulator according to an embodiment of the present invention. A method of manufacturing a transistor including a negative capacitor using a topological insulator according to an embodiment of the present invention will be described with reference to FIG.

먼저 제1 실리콘 기판(10) 위에 고유전율 금속 스택을 형성한다(S110).First, a high-permittivity metal stack is formed on the first silicon substrate 10 (S110).

고유전율 금속 스택(40)은 실리콘 기판 위에 형성되고, 그 일 측면이 네거티브 커패시터(60)와 직렬로 연결된다. 이 때, 고유전율 금속 스택(40)은 실리콘 기판 위에 질화티타늄(TiN) 등의 금속 막(42)이 원자층 증착법에 의하여 적층되어 형성될 수 있다. 또한 고유전율 금속 스택(40)은 실리콘 기판(10) 위에 산화하프늄(HfO2)등의 유전체 막(41)이 적층되고 그 위에 질화티타늄(TiN) 등의 금속 막(42)이 적층되어 형성될 수 있다. 이 때, 유전체 막 및 금속 막(41, 42)는 원자층 증착법에 의하여 적층될 수 있다. 즉, 고유전율 금속 스택(40)은 기존의 CMOS 장치의 게이트 스택의 역할을 할 수 있다.A high-k metal stack 40 is formed on a silicon substrate, one side of which is connected in series with a negative capacitor 60. In this case, the high-permittivity metal stack 40 may be formed by depositing a metal film 42 such as titanium nitride (TiN) on a silicon substrate by atomic layer deposition. The high-permittivity metal stack 40 is formed by stacking a dielectric film 41 such as hafnium oxide (HfO 2 ) on a silicon substrate 10 and a metal film 42 such as titanium nitride (TiN) . At this time, the dielectric film and the metal films 41 and 42 can be stacked by atomic layer deposition. That is, the high-permittivity metal stack 40 may serve as a gate stack of a conventional CMOS device.

이후, 고유전율 금속 스택(40) 및 제2 실리콘 기판(50) 중 적어도 하나의 위에 질화티타늄 막을 형성한다(S120).Thereafter, a titanium nitride film is formed on at least one of the high-permittivity metal stack 40 and the second silicon substrate 50 (S120).

질화티타늄 막(61)은 도 3의 실시예와 같이 실리콘 기판(50) 위에 80nm 두께로 DC 마그네트론 스퍼터링(Magnetron Sputtering)법으로 증착되어 형성될 수 있으며, 또는 도 4의 실시예와 같이 고유전율 금속 스택(40) 위에 증착되어 형성될 수도 있다. The titanium nitride film 61 may be deposited by DC magnetron sputtering to a thickness of 80 nm on the silicon substrate 50 as in the embodiment of FIG. 3, or may be formed by depositing a high- May be deposited and formed on the stack 40.

이어서, 토폴로지컬 절연체 막을 질화티타늄 막 위에 형성한다(S130). 토폴로지컬 절연체 막은 셀렌화비스무트(Bis2Se3), 텔루르화비스무트(Bis2Te3) 및 텔루르화안티몬(Sb2Te3) 중 적어도 하나로 이루어질 수 있다.Subsequently, a topological insulating film is formed on the titanium nitride film (S130). The topological insulating film may comprise at least one of selenide bismuth (Bis 2 Se 3 ), bismuth telluride (Bis 2 Te 3 ), and antimony telluride (Sb 2 Te 3 ).

이후, 금 전극을 상기 토폴로지컬 절연체 막 위에 형성한다(S140). 금 전극(63)은 토폴로지컬 절연체 막(62) 위에 열증착법(Thermal Evaporation)으로 증착되어 약 100nm 두께의 금 전극이 약 0.2mm 직경의 원형 패턴으로 형성될 수 있다.Then, a gold electrode is formed on the topological insulating film (S140). The gold electrode 63 is deposited on the topological insulating film 62 by thermal evaporation so that a gold electrode having a thickness of about 100 nm can be formed in a circular pattern of about 0.2 mm in diameter.

이어서, 제1 실리콘 기판(10) 위에 CMOS의 소스(S) 및 드레인(D) 역할을 하는 제1 및 제2 도핑 영역(10, 20)을 형성하고(S150) 프로세스를 종료한다. 즉, 게이트 스택이 반도체 기판(10)위에 형성된 뒤, 소스 및 드레인 역할을 하는 제1 및 제 2 도핑 영역(10, 20)을 도핑함으로써, 게이트 스택 옆 부분에 소스 단자 및 드레인 단자와 연결되는 도핑 영역을 형성할 수 있다. 또는 실시예에 따라 소스 및 드레인 역할을 하는 도핑 영역을 네거티브 커패시터(60)를 포함하거나 그와 직렬로 연결되는 게이트 스택보다 먼저 형성할 수 있다. 이 경우, 게이트 스택이 자리할 위치에 더미(Dummy) 게이트 스택을 형성한 뒤, 제1 및 제2 도핑 영역(10, 20)을 도핑하고, 더미 게이트 스택을 상술한 단계(S110) 내지 단계(S140)에서 형성되는 게이트 스택으로 대체함으로써 트랜지스터를 제조할 수 있다.Subsequently, first and second doped regions 10 and 20 serving as a source S and a drain D of a CMOS are formed on the first silicon substrate 10 (S150), and the process is terminated. That is, by forming the gate stack on the semiconductor substrate 10 and doping the first and second doped regions 10 and 20 serving as a source and a drain, Regions can be formed. Alternatively, a doping region serving as a source and a drain may be formed prior to a gate stack including or connected in series with a negative capacitor 60, according to embodiments. In this case, after a dummy gate stack is formed at a position where the gate stack is to be located, the first and second doped regions 10 and 20 are doped, and the dummy gate stack is subjected to the above- Lt; RTI ID = 0.0 > S140) < / RTI >

상술한 방법에 의하여 질화티타늄(TiN) 막(61), 질화티타늄 막(61) 위에 증착되는 토폴로지컬 절연체 막(62) 및 토폴로지컬 절연체 막(62) 위에 증착되는 금 전극(63)을 포함하는 네거티브 커패시터(60)를 형성할 수 있다.A titanium nitride (TiN) film 61, a topological insulating film 62 deposited on the titanium nitride film 61 and a gold electrode 63 deposited on the topological insulating film 62 by the above- The negative capacitor 60 can be formed.

이상 살펴본 바와 같이 본 발명에 따르면, 기존의 공정에 큰 변화를 주지 않고도 종래 이론적 한계로 알려진 60mV/dec를 훨씬 하회하는 10mV/dec의 문턱전압이하 슬로프를 가지는 CMOS 트랜지스터를 구현할 수 있어 제조비용을 증가시키지 않고 상온에서 열전자 방출 특성을 가지면서도 저전력 고성능인 트랜지스터를 제공할 수 있다.As described above, according to the present invention, it is possible to realize a CMOS transistor having a slope of less than a threshold voltage of 10 mV / dec, which is far below the theoretical limit of 60 mV / dec, It is possible to provide a transistor having a low power and high performance while having thermoelectron emission characteristics at room temperature.

본 발명은 도면에 도시된 실시예를 참고로 하여 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술이 속하는 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 기술적 보호범위는 아래의 특허청구범위에 의해서 정하여져야 할 것이다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it will be understood by those of ordinary skill in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims. I will understand. Accordingly, the technical scope of the present invention should be defined by the following claims.

10 : 제1 실리콘 기판 20 : 제1 도핑 영역
30 : 제2 도핑 영역 40 : 고유전율 금속 스택
41 : 유전체 막 42 : 금속 막
50 : 제2 실리콘 기판 60 : 네거티브 커패시터
61 : 질화티타늄 막 62 : 토폴로지컬 절연체 막
63 : 금 전극 S : 소스
D : 드레인 G : 게이트10: first silicon substrate 20: first doped region
30: second doping region 40: high permittivity metal stack
41: dielectric film 42: metal film
50: second silicon substrate 60: negative capacitor
61: titanium nitride film 62: topological insulating film
63: gold electrode S: source
D: drain G: gate

Claims (10)

실리콘 기판 위에 형성되고 소스 단자가 연결되는 제1 도핑 영역;
상기 실리콘 기판 위에 형성되고 드레인 단자가 연결되는 제2 도핑 영역;
상기 실리콘 기판 위에 형성되는 고유전율 금속 스택; 및
일 측면이 상기 고유전율 금속 스택과 직렬로 연결되고 타 측면이 게이트 단자로 연결되며 토폴로지컬 절연체 막을 포함하는 네거티브 커패시터를 포함하되,
상기 네거티브 커패시터는 질화티타늄 막, 상기 질화티타늄 막 위에 증착되는 상기 토폴로지컬 절연체 막 및 상기 토폴로지컬 절연체 막 위에 증착되는 금 전극을 포함하고,
상기 질화티타늄 막은 실리콘 기판 위에 80nm 두께로 DC 마그네트론 스퍼터링법으로 증착되어 형성되고, 상기 토폴로지컬 절연체 막은 셀렌화비스무트, 텔루르화비스무트 및 텔루르화안티몬 중 적어도 하나로 이루어지고 칼슘이 도핑되며, 상기 금 전극은 상기 토폴로지컬 절연체 막 위에 열증착법으로 증착되는 것을 특징으로 하는 트랜지스터.
A first doped region formed on the silicon substrate and connected to the source terminal;
A second doped region formed on the silicon substrate and connected to the drain terminal;
A high-permittivity metal stack formed on the silicon substrate; And
And a negative capacitor including a topological insulator film, one side of which is connected in series with the high-permittivity metal stack and the other side of which is connected to a gate terminal,
Wherein the negative capacitor comprises a titanium nitride film, the topological insulating film deposited on the titanium nitride film, and a gold electrode deposited on the topological insulating film,
The titanium nitride film is formed on a silicon substrate by a DC magnetron sputtering method to a thickness of 80 nm, and the topological insulating film is made of at least one of selenated bismuth, bismuth telluride and antimony telluride, doped with calcium, Wherein the second conductive film is deposited by thermal evaporation on the topological insulating film.
제 1항에 있어서,
상기 고유전율 금속 스택은 상기 실리콘 기판 위에 산화하프늄 막이 원자층 증착법에 의하여 적층되어 형성되는 것을 특징으로 하는 트랜지스터.
The method according to claim 1,
Wherein the high-permittivity metal stack is formed by stacking a hafnium oxide film on the silicon substrate by atomic layer deposition.
제 2항에 있어서,
상기 네거티브 커패시터는 상기 산화하프늄 막 위에 원자층 증착법에 의하여 증착되어 형성되는 것을 특징으로 하는 트랜지스터.
3. The method of claim 2,
Wherein the negative capacitor is formed by depositing on the hafnium oxide film by atomic layer deposition.
삭제delete 삭제delete 제1 실리콘 기판 위에 고유전율 금속 스택을 형성하는 단계;
상기 고유전율 금속 스택 및 제2 실리콘 기판 중 적어도 하나의 위에 질화티타늄 막을 형성하는 단계;
토폴로지컬 절연체 막을 상기 질화티타늄 막 위에 형성하는 단계; 및
금 전극을 상기 토폴로지컬 절연체 막 위에 형성하는 단계를 포함하되,
상기 토폴로지컬 절연체 막은 셀렌화비스무트, 텔루르화비스무트 및 텔루르화안티몬 중 적어도 하나로 이루어지고 칼슘이 도핑되는 것을 특징으로 하는 트랜지스터의 제조 방법.는 트랜지스터의 제조 방법.
Forming a high-permittivity metal stack on the first silicon substrate;
Forming a titanium nitride film on at least one of the high-k metal stack and the second silicon substrate;
Forming a topological insulating film on the titanium nitride film; And
Forming a gold electrode on the topological insulating film,
Wherein the topological insulating film comprises at least one of selenated bismuth, bismuth telluride, and antimony telluride and is doped with calcium.
제 6항에 있어서.
상기 고유전율 금속 스택은 상기 제1 실리콘 기판 위에 산화하프늄 막이 원자층 증착법에 의하여 적층되어 형성되는 것을 특징으로 하는 트랜지스터의 제조 방법.
The method of claim 6,
Wherein the high-permittivity metal stack is formed by stacking a hafnium oxide film on the first silicon substrate by an atomic layer deposition method.
제 6항에 있어서.
상기 질화티타늄 막은 고유전율 금속 스택 및 제2 실리콘 기판 중 적어도 하나의 위에 80nm 두께로 DC 마그네트론 스퍼터링법으로 증착되어 형성되는 것을 특징으로 하는 트랜지스터의 제조 방법.
The method of claim 6,
Wherein the titanium nitride film is deposited by DC magnetron sputtering to a thickness of 80 nm on at least one of the high-k metal stack and the second silicon substrate.
삭제delete 제 6항에 있어서.
상기 금 전극은 상기 토폴로지컬 절연체 막 위에 열증착법으로 증착되는 것을 특징으로 하는 트랜지스터의 제조 방법.
The method of claim 6,
Wherein the gold electrode is deposited on the topological insulating film by thermal evaporation.
KR1020140133174A 2014-10-02 2014-10-02 Transistor with negative capacitor using topological insulator process for the preferation of the same KR101605338B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140133174A KR101605338B1 (en) 2014-10-02 2014-10-02 Transistor with negative capacitor using topological insulator process for the preferation of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140133174A KR101605338B1 (en) 2014-10-02 2014-10-02 Transistor with negative capacitor using topological insulator process for the preferation of the same

Publications (1)

Publication Number Publication Date
KR101605338B1 true KR101605338B1 (en) 2016-03-23

Family

ID=55645340

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140133174A KR101605338B1 (en) 2014-10-02 2014-10-02 Transistor with negative capacitor using topological insulator process for the preferation of the same

Country Status (1)

Country Link
KR (1) KR101605338B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190083507A (en) 2018-01-04 2019-07-12 연세대학교 산학협력단 Topological Insulator Structure Capable of Controlling Lattice Vibration and Transistor and Solar-cell including the same
WO2023081966A1 (en) * 2021-11-11 2023-05-19 Monash University Negative capacitance topological quantum field-effect transistor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353422A (en) * 2001-03-27 2002-12-06 Sharp Corp Mfmos capacitor having high dielectric constant material and manufacturing method therefor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353422A (en) * 2001-03-27 2002-12-06 Sharp Corp Mfmos capacitor having high dielectric constant material and manufacturing method therefor

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SCIENTIFIC REPORTS*

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190083507A (en) 2018-01-04 2019-07-12 연세대학교 산학협력단 Topological Insulator Structure Capable of Controlling Lattice Vibration and Transistor and Solar-cell including the same
WO2023081966A1 (en) * 2021-11-11 2023-05-19 Monash University Negative capacitance topological quantum field-effect transistor

Similar Documents

Publication Publication Date Title
KR101623380B1 (en) Transistor with negative capacitor using feroelectric insulator and process for the preferation of the same
TWI731863B (en) Oxide semiconductor transistor and manufacturing method thereof
KR102120805B1 (en) Hybrid phase field effect transistor
Chung et al. Hysteresis-free negative capacitance germanium CMOS FinFETs with bi-directional sub-60 mV/dec
US7863126B2 (en) Fabrication of a CMOS structure with a high-k dielectric layer oxidizing an aluminum layer in PFET region
TWI462234B (en) Structure and method for forming programmable high-k/metal gate memory device
US10825820B2 (en) Method for manufacturing a microelectronic circuit and corresponding microelectronic circuit
JP2018537860A (en) Variable gate length vertical field effect transistor structure and manufacturing method thereof
US20050093020A1 (en) Semiconductor device and method for fabricating the same
KR20200043943A (en) Semiconductor device
EP1760777A2 (en) Transistors and methods of manufacture thereof
US7964894B2 (en) Integrated circuit system employing stress memorization transfer
TWI686953B (en) Semiconductor device
US8815669B2 (en) Metal gate structures for CMOS transistor devices having reduced parasitic capacitance
US20130178012A1 (en) Method for manufacturing a gate-control diode semiconductor device
WO2021037335A1 (en) A negative quantum capacitance field effect transistor
KR101605338B1 (en) Transistor with negative capacitor using topological insulator process for the preferation of the same
TWI684322B (en) Switched capacitor circuit structure with method of controlling source-drain resistance across same
JP4046337B2 (en) Manufacturing method of semiconductor device
KR20230109666A (en) Field Effect Transistor (FET) Device
US11715770B2 (en) Forming semiconductor structures with semimetal features
JP3585912B2 (en) Semiconductor device
US9997518B2 (en) Low resistive electrode for an extendable high-k metal gate stack
TW201901922A (en) Method of forming semiconductor device
JP2008518435A (en) MOS (Metal-Oxide-Semiconductor) device with doped titanate body

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190228

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200228

Year of fee payment: 5