KR101603144B1 - Digital receiver for preventing analog-to-digital converter saturation - Google Patents

Digital receiver for preventing analog-to-digital converter saturation Download PDF

Info

Publication number
KR101603144B1
KR101603144B1 KR1020150056717A KR20150056717A KR101603144B1 KR 101603144 B1 KR101603144 B1 KR 101603144B1 KR 1020150056717 A KR1020150056717 A KR 1020150056717A KR 20150056717 A KR20150056717 A KR 20150056717A KR 101603144 B1 KR101603144 B1 KR 101603144B1
Authority
KR
South Korea
Prior art keywords
signal
converter
unit
analog
dynamic range
Prior art date
Application number
KR1020150056717A
Other languages
Korean (ko)
Inventor
곽현규
최대규
김상원
이규송
Original Assignee
국방과학연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 국방과학연구소 filed Critical 국방과학연구소
Priority to KR1020150056717A priority Critical patent/KR101603144B1/en
Application granted granted Critical
Publication of KR101603144B1 publication Critical patent/KR101603144B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices
    • H04L25/03885—Line equalisers; line build-out devices adaptive

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

The present invention relates to a digital receiver and, more particularly, a digital receiver capable of preventing saturation of an analog-digital converter. The digital receiver according to an embodiment of the present invention includes: an A/D converter unit converting analog signals to digital signals and outputting the same; and an analog front end circuit being connected to a front end of the A/D converter, and limiting the amplitude of an analog input signal with a saturation level exceeding a dynamic range of the A/D converter among analog input signals received from the outside and transmitting the analog input signal to the A/D converter unit. According the present invention, distortion of an output signal of the A/D converter can be prevented while a sampling rate of the A/D converter is not decreased or a dynamic range of the A/D converter is not increased when a signal with a saturation level exceeding the dynamic range of the A/D converter is inputted.

Description

아날로그 디지털 컨버터의 포화를 방지하기 위한 디지털 수신기{DIGITAL RECEIVER FOR PREVENTING ANALOG-TO-DIGITAL CONVERTER SATURATION}TECHNICAL FIELD [0001] The present invention relates to a digital receiver for preventing saturation of an analog-to-digital converter,

본 발명은 디지털 수신기에 관한 것으로서, 더욱 상세하게는, 아날로그 디지털 컨버터의 포화를 방지하는 것이 가능한 디지털 수신기에 관한 것이다.The present invention relates to a digital receiver, and more particularly, to a digital receiver capable of preventing saturation of an analog-to-digital converter.

디지털 수신기는 아날로그 디지털 컨버터(Analog to Digital Converter, 이하 'A/D 컨버터'라 함)를 통하여 수신된 아날로그 신호를 디지털 신호로 변환하고, 디지털 신호처리 기술을 적용하여 수신된 신호로부터 원하는 정보를 추출할 수 있는 장치를 말한다.The digital receiver converts an analog signal received through an analog to digital converter (hereinafter referred to as an A / D converter) into a digital signal and extracts desired information from the received signal by applying a digital signal processing technique It is a device that can do it.

디지털 수신기의 성능은 신호의 고속 처리와 동적 범위(Dynamic Range)에 큰 영향을 받는다. 이때, 디지털 수신기의 동적 범위는 A/D 컨버터의 동적 범위에 상당 부분 의존하게 된다.The performance of a digital receiver is greatly influenced by the high-speed processing and dynamic range of the signal. At this time, the dynamic range of the digital receiver depends to a large extent on the dynamic range of the A / D converter.

A/D 컨버터는 동적 범위의 최저 신호 레벨(또는, 크기, 세기)과 최고 신호 레벨 사이의 레벨을 갖는 수신 신호에 대한 아날로그-디지털 신호 변환 처리가 가능하다. 이 때, A/D 컨버터의 동적 범위를 넘어선 레벨(이하, '포화 레벨'이라 함)을 갖는 아날로그 신호가 입력되면, A/D 컨버터는 비선형 구간에서 동작하게 되어 출력 신호의 왜곡을 야기하게 된다. The A / D converter is capable of analog-to-digital signal conversion processing on the received signal having a level between the lowest signal level (or magnitude, intensity) of the dynamic range and the highest signal level. At this time, when an analog signal having a level exceeding the dynamic range of the A / D converter (hereinafter, referred to as a saturation level) is input, the A / D converter operates in a nonlinear section, causing distortion of the output signal .

또한, 디지털 수신기가 신호 레벨이 가변되는 신호를 수신하는 경우에는 A/D 컨버터가 수신되는 신호의 신호 레벨을 모두 수용할 수 있어야 한다. Further, when the digital receiver receives a signal whose signal level is variable, the A / D converter must be able to accommodate the signal level of the received signal.

예컨대, 전자전(Electronic Warfare) 장비 등에 탑재되는 디지털 수신기는 탐지 레이더와 같이 회전을 하는 신호원으로부터 방사된 신호를 수신하게 된다. 이 경우, 디지털 수신기는 신호 방향에 대응하여 세기가 급격하게 변화되는 신호를 수신하게 된다. For example, a digital receiver mounted on an electronic warfare machine or the like receives a signal radiated from a signal source that rotates like a detection radar. In this case, the digital receiver receives a signal whose intensity changes rapidly corresponding to the signal direction.

이때, 종래의 디지털 수신기는 포화 레벨의 아날로그 신호가 입력될 때 출력 신호가 왜곡되므로 신호로부터 위상 값 등 원하는 정보를 추출하지 못한다. 이에 따라, 종래의 디지털 수신기는 신호의 세기, 주파수, 펄스 폭, 변조 형태와 같은 신호의 고유한 특성인 신호재원도 파악하지 못하게 된다. 이는 전자전 분야를 비롯하여 수신 신호에 대한 정확한 분석이 요구되는 분야에 있어서 치명적인 결과를 초래할 수 있다. At this time, the conventional digital receiver does not extract the desired information such as the phase value from the signal because the output signal is distorted when the analog signal of the saturation level is inputted. Accordingly, the conventional digital receiver can not grasp the signal source, which is a characteristic characteristic of the signal, such as signal intensity, frequency, pulse width, and modulation type. This can lead to catastrophic results in fields requiring precise analysis of received signals, including electronic fields.

따라서, A/D 컨버터가 왜곡이 없는 신호를 출력하기 위해서는 수신신호의 레벨을 포괄할 수 있는 충분히 큰 동적 범위를 가지는 것이 필요하다. Therefore, in order for the A / D converter to output a signal free from distortion, it is necessary to have a sufficiently large dynamic range to cover the level of the received signal.

그러나, 현실적으로 A/D 컨버터의 동적 범위는 샘플링 속도(Sampling Rate)와 반비례한다. 즉, 동적 범위를 증가시키면 샘플링 속도가 낮아지져, A/D 컨버터의 수신 신호 샘플링 속도가 현저히 저하된다.However, in reality, the dynamic range of the A / D converter is inversely proportional to the sampling rate. That is, if the dynamic range is increased, the sampling rate is lowered, and the sampling rate of the received signal of the A / D converter is considerably lowered.

이에, A/D 컨버터에 포화 레벨의 신호가 입력되더라도, 디지털 수신기의 샘플링 속도를 낮추거나 동적 범위를 증가시키지 않으면서도 출력 신호의 왜곡을 방지할 수 있는 디지털 수신기에 대한 필요성이 대두되고 있다.Therefore, even if a signal of a saturation level is input to the A / D converter, there is a need for a digital receiver capable of preventing distortion of an output signal without decreasing the sampling rate of the digital receiver or increasing the dynamic range.

본 발명은 상기한 바와 같은 문제점을 해결하기 위하여 안출된 것으로서, A/D 컨버터에 포화 레벨의 신호가 입력되었을 때 출력 신호의 왜곡을 방지할 수 있는 디지털 수신기를 제공하는 것이다.SUMMARY OF THE INVENTION The present invention is conceived to solve the problems described above, and it is an object of the present invention to provide a digital receiver capable of preventing distortion of an output signal when a signal of a saturation level is inputted to an A / D converter.

본 발명의 일 실시 예에 따른 디지털 수신기는, 아날로그 신호를 디지털 신호로 변환하여 출력하는 A/D 컨버터부 및 상기 A/D 컨버터부의 전단에 연결되고, 외부로부터 수신된 아날로그 입력신호 중 상기 A/D 컨버터부의 동적 범위(Dynamic Range)를 초과하는 포화 레벨을 가지는 아날로그 입력신호의 진폭을 제한하여 상기 A/D 컨버터부로 전송하는 아날로그 프론트 엔드(Analog Front End) 회로를 포함한다.The digital receiver according to an embodiment of the present invention includes an A / D converter unit for converting an analog signal into a digital signal and outputting the digital signal, and a digital-to-analog converter connected to a front end of the A / D converter unit, D converter section for limiting the amplitude of the analog input signal having a saturation level exceeding the dynamic range of the analog front end circuit to the A / D converter section.

실시 예에 있어서, 상기 아날로그 프론트 엔드 회로는, 상기 아날로그 프론트 엔드 회로로 수신된 아날로그 입력신호의 평탄도를 유지하도록 주파수 특성을 보상하는 이퀄라이저(Equalizer), 상기 아날로그 입력신호 중 상기 A/D 컨버터부의 동적 범위를 초과하는 포화 레벨을 가지는 아날로그 입력신호의 진폭을 제한하는 리미터(Limiter) 및 상기 아날로그 입력신호에서 회로 경로 상에서 발생한 불요 신호를 제거하여, 상기 아날로그 입력신호를 상기 A/D 컨버터부로 출력하는 대역 통과 필터를 포함하는 것을 특징으로 한다.In one embodiment, the analog front end circuit comprises an equalizer that compensates for frequency characteristics to maintain the flatness of the analog input signal received by the analog front end circuit, A limiter for limiting the amplitude of the analog input signal having a saturation level exceeding the dynamic range and an unnecessary signal generated on the circuit path in the analog input signal and outputting the analog input signal to the A / And a band-pass filter.

실시 예에 있어서, 상기 아날로그 프론트 엔드 회로는, 상기 아날로그 입력신호의 레벨을 기설정된 신호 대 잡음비를 만족하는 범위 내에서 가변 감쇠시키는 스텝 감쇠기 및 상기 스텝 감쇠기에서 감쇠된 신호를 증폭하여 상기 리미터로 출력하는 저잡음 증폭기를 더 포함하는 것을 특징으로 한다.The analog front end circuit may further include a step attenuator for variably attenuating the level of the analog input signal within a range that satisfies a predetermined signal-to-noise ratio, and a step attenuator for amplifying the attenuated signal at the step attenuator, And a low-noise amplifier.

실시 예에 있어서, 상기 A/D 컨버터부는 상호 병렬로 배치되는 제1 A/D 컨버터부와 제2 A/D 컨버터부를 포함하며, 상기 아날로그 프론트 엔드 회로는, 상기 아날로그 입력신호를 동일한 복수의 신호로 변환하여 균등하게 분배하는 분기기(Splitter), 상기 분기기로부터 제공되는 신호를 증폭하여 상기 제1 A/D 컨버터부로 출력하는 증폭경로부 및 상기 증폭경로부와 병렬로 연결되며, 상기 분기기로부터 제공되는 신호 중 상기 제2 A/D 컨버터부의 동적 범위를 초과하는 포화 레벨을 가지는 신호의 진폭을 제한하여 상기 제2 A/D 컨버터부로 출력하는 비증폭경로부를 포함하는 것을 특징으로 한다.In an embodiment, the A / D converter unit includes a first A / D converter unit and a second A / D converter unit arranged in parallel to each other, and the analog front end circuit converts the analog input signal into a plurality of identical signals An amplification path unit for amplifying a signal provided from the branching unit and outputting the amplified signal to the first A / D converter unit, and an amplifier unit connected in parallel with the amplification path unit, Amplifying path unit for limiting the amplitude of a signal having a saturation level exceeding the dynamic range of the second A / D converter among signals provided from the second A / D converter unit and outputting the signal to the second A / D converter unit.

실시 예에 있어서, 상기 증폭경로부를 통해 증폭된 신호의 레벨이 상기 제1 A/D 컨버터부의 동적 범위를 초과하는지 여부에 근거하여, 상기 제1 A/D 컨버터부의 출력 신호와 제2 A/D 컨버터부의 출력 신호 중 어느 하나를 선택하는 신호 선택부를 더 포함하는 것을 특징으로 한다.In an exemplary embodiment, the output signal of the first A / D converter and the output signal of the second A / D converter may be determined based on whether the level of the signal amplified through the amplification path unit exceeds the dynamic range of the first A / And a signal selection unit for selecting any one of the output signals of the converter unit.

실시 예에 있어서, 상기 증폭경로부는, 상기 분기기에 의하여 분배된 신호를 증폭하는 증폭기, 상기 분기기부터 상기 제1 A/D 컨버터부까지의 신호의 평탄도를 유지하도록 주파수 특성을 보상하는 이퀄라이저 및 상기 신호에서 회로 상에서 발생한 불요 신호를 제거하여, 상기 신호를 상기 제1 A/D 컨버터부로 출력하는 저역 통과 필터를 포함하는 것을 특징으로 한다.In an exemplary embodiment, the amplification path unit may include: an amplifier for amplifying a signal distributed by the splitter; an equalizer for compensating a frequency characteristic to maintain a flatness of a signal from the splitter to the first A / D converter; And a low pass filter for removing an unnecessary signal generated in the circuit from the signal and outputting the signal to the first A / D converter.

실시 예에 있어서, 상기 비증폭경로부는, 상기 분기기에 의하여 분배된 신호 중 상기 제2 A/D 컨버터부의 동적 범위를 초과하는 포화 레벨을 가지는 신호의 진폭을 제한하는 리미터, 상기 리미터와 상기 제2 A/D 컨버터부 사이에 위치하여, 상기 리미터부터 상기 제2 A/D 컨버터부까지의 신호의 평탄도를 유지하도록 주파수 특성을 보상하는 이퀄라이저 및 상기 신호에서 회로 상에서 발생한 불요 신호를 제거하여, 상기 신호를 상기 제2 A/D 컨버터부로 출력하는 저역 통과 필터를 포함하는 것을 특징으로 한다.In an embodiment, the non-amplified path section includes a limiter for limiting the amplitude of a signal having a saturation level exceeding the dynamic range of the second A / D converter section among the signals distributed by the branching section, An equalizer disposed between the A / D converter and compensating the frequency characteristic to maintain the flatness of the signal from the limiter to the second A / D converter, and an unnecessary signal generated in the circuit from the signal, And a low-pass filter for outputting a signal to the second A / D converter.

이상 설명한 바와 같이 본 발명에 따르면, A/D 컨버터의 샘플링 속도를 낮추거나 동적 범위를 증가시키지 않으면서도 포화 레벨의 신호가 입력되었을 때 출력 신호의 왜곡을 방지할 수 있는 효과가 있다.As described above, according to the present invention, it is possible to prevent the output signal from being distorted when the saturation level signal is inputted without lowering the sampling rate or increasing the dynamic range of the A / D converter.

도 1은 본 발명의 제1 실시예에 따른 디지털 수신기의 블록도이다.
도 2는 도 1의 디지털 수신기의 구성도이다.
도 3은 본 발명의 제2 실시예에 따른 디지털 수신기의 블록도이다.
도 4는 도 3의 디지털 수신기의 구성도이다.
도 5는 도 4의 증폭 경로부 구성의 일 예를 나타내는 예시도이다.
도 6은 도 4의 비증폭 경로부 구성의 일 예를 나타내는 예시도이다.1 is a block diagram of a digital receiver according to a first embodiment of the present invention.
2 is a configuration diagram of the digital receiver of FIG.
3 is a block diagram of a digital receiver according to a second embodiment of the present invention.
4 is a block diagram of the digital receiver of FIG.
5 is an exemplary diagram showing an example of the configuration of the amplification path unit in FIG.
FIG. 6 is an exemplary diagram showing an example of the configuration of the non-amplified path section of FIG. 4;

이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시 예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings, wherein like reference numerals are used to designate identical or similar elements, and redundant description thereof will be omitted. The suffix "module" and " part "for the components used in the following description are given or mixed in consideration of ease of specification, and do not have their own meaning or role. In the following description of the embodiments of the present invention, a detailed description of related arts will be omitted when it is determined that the gist of the embodiments disclosed herein may be blurred. It is to be understood that both the foregoing general description and the following detailed description are exemplary and explanatory and are intended to provide further explanation of the invention as claimed. , ≪ / RTI > equivalents, and alternatives.

제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.Terms including ordinals, such as first, second, etc., may be used to describe various elements, but the elements are not limited to these terms. The terms are used only for the purpose of distinguishing one component from another.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.It is to be understood that when an element is referred to as being "connected" or "connected" to another element, it may be directly connected or connected to the other element, . On the other hand, when an element is referred to as being "directly connected" or "directly connected" to another element, it should be understood that there are no other elements in between.

단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. The singular expressions include plural expressions unless the context clearly dictates otherwise.

본 출원에서, "포함한다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.In the present application, the terms "comprises", "having", and the like are used to specify that a feature, a number, a step, an operation, an element, a component, But do not preclude the presence or addition of one or more other features, integers, steps, operations, elements, components, or combinations thereof.

이하, 도면을 참조하여 본 발명의 구체적인 실시예들에 대해 설명하기로 한다.Hereinafter, specific embodiments of the present invention will be described with reference to the drawings.

도 1은 본 발명의 제1 실시예에 따른 디지털 수신기의 블록도이고, 도 2는 도 1의 디지털 수신기의 개략적인 구성도이다. 도 1을 참조하면, 본 발명의 제1 실시예에 따른 디지털 수신기는 A/D 컨버터부(100) 및 아날로그 프론트 엔드 회로(200)를 포함한다. FIG. 1 is a block diagram of a digital receiver according to a first embodiment of the present invention, and FIG. 2 is a schematic configuration diagram of the digital receiver of FIG. Referring to FIG. 1, a digital receiver according to a first embodiment of the present invention includes an A / D converter unit 100 and an analog front end circuit 200.

A/D 컨버터부(100)는 디지털 수신기에 입력되는 아날로그 신호를 디지털 신호로 변환한다. 상기 A/D 컨버터부(100)는, 적어도 하나의 A/D 컨버터(Analog to Digital Converter) 소자로 구현될 수 있다. 상기 제1 실시예는 A/D 컨버터부(100)가 하나의 A/D 컨버터 소자로 구현된 경우이다.The A / D converter unit 100 converts an analog signal input to the digital receiver into a digital signal. The A / D converter unit 100 may be implemented as at least one A / D converter (Analog to Digital Converter) device. The first embodiment is a case where the A / D converter unit 100 is implemented as one A / D converter device.

아날로그 프론트 엔드 회로(Analog Front-End circuit)(200)는 A/D 컨버터부(100) 전단에 위치할 수 있다. 여기서, 전단에 위치한다는 것은, 외부로부터 수신된 신호를 먼저 신호처리한다는 것을 의미하며, 전단에 연결된다는 의미를 포함할 수 있다.The analog front-end circuit 200 may be located at the front end of the A / D converter unit 100. In this case, the fact that it is located at the front end means that the signal received from the outside is subjected to signal processing first, and may include the meaning that it is connected to the front end.

구체적으로, 상기 아날로그 프론트 엔드 회로(200)는 외부로부터 아날로그 입력신호(또는, 아날로그 신호)를 수신하고, 상기 수신된 아날로그 입력신호를 신호 처리할 수 있다. 이후, 상기 아날로그 프론트 엔드 회로(200)는 상기 신호 처리된 아날로그 입력신호를 A/D 컨버터부(100)로 전송할 수 있다.Specifically, the analog front end circuit 200 may receive an analog input signal (or an analog signal) from the outside and process the received analog input signal. Then, the analog front end circuit 200 may transmit the signal processed analog input signal to the A / D converter unit 100.

여기서, 상기 신호 처리는, A/D 컨버터부(100)에서 출력 신호의 왜곡이 발생하는 것을 방지하기 위한 전처리를 의미할 수 있다. Here, the signal processing may mean pre-processing to prevent distortion of an output signal in the A / D converter unit 100. [

또한, A/D 컨버터부의 포화를 방지한다는 것은, A/D 컨버터부의 동적범위의 최고 신호 레벨을 초과하는 레벨(포화 레벨)을 갖는 신호가 상기 A/D 컨버터부로 입력되는 것을 제한한다는 것을 의미할 수 있다.Also, preventing the saturation of the A / D converter unit means that a signal having a level (saturation level) exceeding the highest signal level in the dynamic range of the A / D converter unit is restricted from being input to the A / D converter unit .

구체적으로, 아날로그 프론트 엔드 회로(200)는 외부에서 디지털 수신기로 입력되는 아날로그 입력신호 중 A/D 컨버터부(100)의 동적 범위(Dynamic Range)를 초과하는 포화 레벨을 가지는 입력신호의 진폭(레벨, 세기, 크기 등)을 제한하도록 형성될 수 있다. 이로 인해, A/D 컨버터부(100)는 왜곡되지 않은 출력신호를 출력할 수 있다.More specifically, the analog front-end circuit 200 controls the amplitude (level (level) of an input signal having a saturation level exceeding a dynamic range of the A / D converter unit 100 among the analog input signals input from the outside to the digital receiver , Intensity, size, and the like). As a result, the A / D converter unit 100 can output an undistorted output signal.

이하, 본 발명의 제1 실시예에 따른 아날로그 프론트 엔드 회로(200)에 대하여 보다 구체적으로 살펴본다.Hereinafter, the analog front end circuit 200 according to the first embodiment of the present invention will be described in more detail.

도 2를 참조하면, 아날로그 프론트 엔드 회로(200)는 이퀄라이저(Equalizer)(210), 리미터(Limiter)(220), 대역 통과 필터(Band Pass Filter)(230), 스텝 감쇠기(Step Attenuator)(240) 및 저잡음 증폭기(Low Noise Amplifier, LNA)(250)를 포함할 수 있다.2, the analog front end circuit 200 includes an equalizer 210, a limiter 220, a bandpass filter 230, a step attenuator 240 And a Low Noise Amplifier (LNA) 250.

이퀄라이저(210)는 아날로그 프론트 엔드 회로(200)와 A/D 컨버터부(100)를 통하는 아날로그 입력신호의 평탄도를 유지하도록 주파수 특성을 보상한다.The equalizer 210 compensates the frequency characteristics to maintain the flatness of the analog input signal passing through the analog front end circuit 200 and the A / D converter section 100.

리미터(220)는 아날로그 입력신호 중 A/D 컨버터부(100)의 동적 범위를 초과하는 포화 레벨을 가지는 신호의 진폭을 제한하여 A/D 컨버터부(100)의 포화에 의한 출력 신호의 왜곡을 방지한다.The limiter 220 limits the amplitude of the analog input signal having the saturation level exceeding the dynamic range of the A / D converter unit 100, thereby suppressing distortion of the output signal due to saturation of the A / D converter unit 100 prevent.

대역 통과 필터(230)는 아날로그 프론트 엔드 회로(200) 경로 상에서 발생한 불요 신호를 제거하여 A/D 컨버터부(100)로 출력한다.The band-pass filter 230 removes unnecessary signals generated on the path of the analog front-end circuit 200 and outputs it to the A / D converter unit 100.

한편, 아날로그 프론트 엔드 회로(200)는 도 2와 같이 스텝 감쇠기(240)와 저잡음 증폭기(250)를 더 포함할 수 있다. The analog front end circuit 200 may further include a step attenuator 240 and a low noise amplifier 250 as shown in FIG.

스텝 감쇠기(240)는 아날로그 입력신호의 레벨을 기 설정된 신호 대 잡음비(SNR)를 만족하는 범위 내에서 가변 감쇠시킨다. 스텝 감쇠기(240)는 입력신호의 레벨에 따라서 감쇠 정도를 조절한다. 상기 스텝 감쇠기(240)는, 도 2에 도시된 것과 같이, 이퀄라이저(210) 전단에 연결될 수 있다.The step attenuator 240 variably attenuates the level of the analog input signal within a range that satisfies a predetermined signal-to-noise ratio (SNR). The step attenuator 240 adjusts the degree of attenuation according to the level of the input signal. The step attenuator 240 may be connected to the previous stage of the equalizer 210, as shown in FIG.

저잡음 증폭기(250)는 스텝 감쇠기(240)에서 감쇠된 신호를 저잡음 증폭하여 리미터(220)로 출력한다. 상기 저잡음 증폭기(250)는, 도 2에 도시된 것과 같이, 이퀄라이저(210)와 리미터(220) 사이에 연결될 수 있다.The low noise amplifier 250 low-noise amplifies the signal attenuated by the step attenuator 240 and outputs the amplified signal to the limiter 220. The low noise amplifier 250 may be connected between the equalizer 210 and the limiter 220, as shown in FIG.

아날로그 프론트 엔드 회로(200)는 상기 스텝 감쇠기(240) 및 저잡음 증폭기(250)를 이용하여, 디지털 수신기의 신호 대 잡음비(Signal to Noise Ratio : SNR) 성능을 만족하는 범위 내에서 아날로그 입력신호의 레벨을 가변 조절하도록 형성될 수 있다. 이를 통해, 본 발명에서는 상대적으로 더 낮은 레벨의 신호까지 신호 처리할 수 있다.The analog front end circuit 200 uses the step attenuator 240 and the low noise amplifier 250 to adjust the level of the analog input signal within the range satisfying the signal to noise ratio (SNR) As shown in FIG. Accordingly, in the present invention, it is possible to process a signal at a relatively lower level.

상술한 바와 같이 제1 실시예에 따른 디지털 수신기에 의하면 리미터(220)를 통해 A/D 컨버터부(100)로 포화 레벨의 아날로그 입력신호가 입력되는 것을 제한할 수 있다. 즉, 제1 실시예에 따른 디지털 수신기를 통해, 본 발명은 아날로그 입력신호의 위상, 주파수 등의 특성을 변화시키지 않으면서 입력신호의 세기만 감소시켜, 출력 신호의 왜곡을 효과적으로 방지할 수 있다.
As described above, according to the digital receiver of the first embodiment, input of a saturation level analog input signal to the A / D converter unit 100 through the limiter 220 can be restricted. That is, through the digital receiver according to the first embodiment, the present invention can reduce distortion of the output signal by reducing only the intensity of the input signal without changing the characteristics of the analog input signal such as phase, frequency, and the like.

이하에서는, 첨부된 도면을 참조하여 본 발명의 제2 실시예에 따른 디지털 수신기에 대하여 설명한다.Hereinafter, a digital receiver according to a second embodiment of the present invention will be described with reference to the accompanying drawings.

도 3은 본 발명의 제2 실시예에 따른 디지털 수신기의 블록도이고, 도 4는 도 3의 디지털 수신기의 개략적인 구성도이다. 이하에서는 상술된 본 발명의 제1 실시예와 중복되는 설명을 피하면서 제1 실시예와의 차이점을 중심으로 제2 실시예를 설명하기로 한다.FIG. 3 is a block diagram of a digital receiver according to a second embodiment of the present invention, and FIG. 4 is a schematic configuration diagram of the digital receiver of FIG. Hereinafter, the second embodiment will be described focusing on differences from the first embodiment, while avoiding duplicate descriptions of the first embodiment of the present invention.

단일의 A/D 컨버터로 구성된 제1 실시예의 디지털 수신기와는 달리 제2 실시예의 디지털 수신기의 A/D컨버터부(300)는 적어도 두 개의 A/D 컨버터 소자로 구성될 수 있다. 본 발명에서는, 복수의 A/D 컨버터 소자를 이용함으로써, 동적범위를 확대할 수 있는 효과를 가져올 수 있다.Unlike the digital receiver of the first embodiment configured by a single A / D converter, the A / D converter unit 300 of the digital receiver of the second embodiment can be composed of at least two A / D converter elements. In the present invention, by using a plurality of A / D converter elements, the dynamic range can be widened.

구체적으로, 디지털 수신기는 높은 주파수, 넓은 대역폭, 큰 진폭으로 가변되는 아날로그 신호를 처리해야하므로 이에 요구되는 A/D 컨버터는 샘플링 속도(Sampling Rate), 넓은 동적범위 성능을 필요로 한다.Specifically, since a digital receiver needs to process an analog signal that varies with high frequency, wide bandwidth, and large amplitude, the required A / D converter requires a sampling rate and wide dynamic range performance.

여기서, 복수의 A/D 컨버터 소자를 이용하는 이유는, 단일 A/D 컨버터 소자만을 이용하는 경우 위에서 요구되는 샘플링 속도 및 동적범위를 갖기 어렵기 때문이다. Here, the reason for using a plurality of A / D converter elements is that it is difficult to have the sampling rate and dynamic range required above when using only a single A / D converter element.

이에, 본 발명에서는 단일 A/D 컨버터 소자의 샘플링 속도를 만족하는 복수개의 A/D 컨버터 소자를 이용함으로써, 위에서 요구되는 샘플링 속도 및 동적범위를 확보할 수 있다.Therefore, in the present invention, by using a plurality of A / D converter elements satisfying the sampling rate of a single A / D converter element, the sampling rate and dynamic range required above can be ensured.

도 3과 도 4를 참조하면, 본 발명의 제2 실시예에 따른 디지털 수신기는 A/D 컨버터부(300), 아날로그 프론트 엔드 회로(400) 및 신호 선택부(500)를 포함할 수 있다. 여기서, 아날로그 프론트 엔드 회로(400)는 증폭 경로부(430)와 비증폭 경로부(450)를 포함할 수 있다.3 and 4, the digital receiver according to the second embodiment of the present invention may include an A / D converter unit 300, an analog front end circuit 400, and a signal selector 500. Here, the analog front end circuit 400 may include an amplification path unit 430 and a non-amplification path unit 450.

A/D 컨버터부(300)는 상호 병렬로 배치되는 복수의 A/D 컨버터부(또는 복수의 A/D 컨버터 소자)를 포함할 수 있다. 예를 들어, 도 3에 도시된 것과 같이, A/D 컨버터부(300)는 제1 A/D 컨버터부(310)와 제2 A/D 컨버터부(330)를 포함할 수 있다. The A / D converter unit 300 may include a plurality of A / D converter units (or a plurality of A / D converter elements) arranged in parallel with each other. For example, as shown in FIG. 3, the A / D converter unit 300 may include a first A / D converter unit 310 and a second A / D converter unit 330.

이때, 제1 A/D 컨버터부(310)는 아날로그 프론트 엔드 회로(400)의 증폭 경로부(430)와 연결되며, 제2 A/D 컨버터부(330)는 아날로그 프론트 엔드 회로(400)의 비증폭 경로부(450)와 연결될 수 있다. 상기 제1 및 제2 A/D 컨버터부(310,330)는 동일한 구성이거나 유사한 성능을 가지는 구성일 수 있다.The first A / D converter unit 310 is connected to the amplification path unit 430 of the analog front end circuit 400 and the second A / D converter unit 330 is connected to the analog front end circuit 400 Amplified path portion 450. The non-amplified path portion 450 may be connected to the non- The first and second A / D converter units 310 and 330 may have the same configuration or similar performance.

아날로그 프론트 엔드 회로(400)는, 제1 실시예에서 설명한 것과 같이, A/D 컨버터부(300)의 포화 레벨을 초과하는 입력신호의 진폭(레벨, 세기, 크기 등)을 제한할 수 있다. The analog front end circuit 400 may limit the amplitude (level, intensity, size, etc.) of the input signal exceeding the saturation level of the A / D converter unit 300, as described in the first embodiment.

나아가, 본 발명의 제2 실시예에 따른 아날로그 프론트 엔드 회로(400)에서는 입력신호의 증폭여부에 따라 입력신호가 진행되는 회로 경로가 다를 수 있다.Further, in the analog front end circuit 400 according to the second embodiment of the present invention, the circuit path through which the input signal proceeds may be different depending on whether the input signal is amplified.

즉, 본 발명의 제2 실시예에 따른 디지털 수신기의 아날로그 프론트 엔드 회로(400)는 입력 신호의 증폭을 수행하는 증폭 경로부(430)와 A/D 컨버터부(300)의 포화 레벨을 초과하는 입력 신호의 진폭을 제한하는 비증폭 경로부(450)를 포함할 수 있다. 이로 인해, 본 발명에서는 디지털 수신기로 입력되는 아날로그 입력신호 레벨에 따른 경우의 수를 모두 포괄할 수 있다.That is, the analog front-end circuit 400 of the digital receiver according to the second embodiment of the present invention includes an amplification path unit 430 for amplifying an input signal and an amplification path unit 430 for amplifying an input signal exceeding a saturation level of the A / Amplified path portion 450 that limits the amplitude of the input signal. Therefore, the present invention can cover the number of cases according to the level of the analog input signal input to the digital receiver.

예를 들어, 아날로그 프론트 엔드 회로(400)는 디지털 수신기에 입력되는 아날로그 입력신호의 레벨이 A/D 컨버터부(300)의 동적 범위에 속하는 최저 신호 레벨 보다 낮은 경우, 증폭 경로부(430)를 통해 상기 아날로그 입력신호를 증폭할 수 있다. For example, when the level of the analog input signal input to the digital receiver is lower than the lowest signal level belonging to the dynamic range of the A / D converter unit 300, the analog front end circuit 400 outputs the amplified signal to the amplification path unit 430 To amplify the analog input signal.

다른 예로, 아날로그 프론트 엔드 회로(400)는 디지털 수신기에 입력되는 아날로그 입력신호의 레벨이 A/D 컨버터부(300)의 동적 범위에 속하는 최고 신호 레벨보다 큰 경우, 비증폭 경로부(350)를 통해 상기 아날로그 입력신호의 레벨(세기)를 제한할 수 있다.In another example, when the level of the analog input signal input to the digital receiver is greater than the highest signal level belonging to the dynamic range of the A / D converter 300, the analog front end circuit 400 outputs the non- (Intensity) of the analog input signal.

한편, 상기 아날로그 입력신호의 레벨이 A/D 컨버터부(300)의 동적 범위에 속하는 신호 레벨인 경우, 증폭을 요하지 않으므로, 아날로그 프론트 엔드 회로(400)는 상기 아날로그 입력신호를 비증폭 경로부(450)를 통해 A/D컨버터부(300)로 전송할 수 있다.If the level of the analog input signal is a signal level belonging to the dynamic range of the A / D converter unit 300, the analog front end circuit 400 does not need to amplify the analog input signal, 450 to the A / D converter unit 300. The A /

증폭 경로부(430)에서 증폭된 신호는 A/D 컨버터부(300)의 제1 A/D 컨버터부(310)로 입력되어 디지털 신호로 변환되고, 비증폭 경로부(450)에서 출력된 신호는 A/D 컨버터부(300)의 제2 A/D 컨버터부(330)로 입력되어 디지털 신호로 변환될 수 있다.The signal amplified by the amplification path unit 430 is input to the first A / D converter unit 310 of the A / D converter unit 300 and converted into a digital signal, and the signal output from the non- May be input to the second A / D converter 330 of the A / D converter 300 and converted into a digital signal.

신호 선택부(500)는 증폭 경로부(430)를 통해 증폭된 신호의 레벨이 제1 A/D 컨버터부(310)에서 포화되는지 여부에 근거하여, 제1 A/D 컨버터부(310)의 출력 신호 및 제2 A/D 컨버터부(330)의 출력 신호 중 어느 하나를 선택할 수 있다.The signal selector 500 selects the signal of the first A / D converter 310 based on whether the level of the signal amplified through the amplification path unit 430 is saturated in the first A / D converter 310 And the output signal of the second A / D converter 330 can be selected.

한편, 아날로그 프론트 엔드 회로(400)가 증폭 경로부(430)와 비증폭 경로부(450)의 출력 신호 레벨 범위가 서로 일부 겹치도록 설계된 경우, 신호 선택부(500) 두 경로의 출력 신호의 세기를 감시 및 검출하여 제1 A/D 컨버터부(310)의 출력 신호 및 제2 A/D 컨버터부(330)의 출력 신호 중 어느 하나를 선택할 수 있다. When the analog front end circuit 400 is designed so that the output signal level ranges of the amplification path unit 430 and the non-amplification path unit 450 partially overlap each other, the intensity of the output signal of the two paths of the signal selection unit 500 D converter unit 310 and the output signal of the second A / D converter unit 330. The output of the first A / D converter unit 310 and the output signal of the second A /

일 예로, 신호 선택부(500)는, 증폭 경로부(430)와 비증폭 경로부(450)의 출력 신호 레벨 범위가 서로 일부 겹치는 경우, 겹치는 범위 내의 신호를 제1 A/D 컨버터부(310)의 출력 신호로 선택할 수 있다.
For example, when the output signal level ranges of the amplification path unit 430 and the non-amplification path unit 450 partially overlap each other, the signal selection unit 500 outputs the signals within the overlapping range to the first A / D converter unit 310 As shown in FIG.

이하에서는, 도 4를 참조하여 본 발명의 제2 실시예에 따른 디지털 수신기의 각 구성을 좀 더 살펴본다.Hereinafter, each configuration of the digital receiver according to the second embodiment of the present invention will be described in more detail with reference to FIG.

도 4를 참조하면, A/D 컨버터부(300)는 상호 병렬관계를 가지는 제1 및 제2 컨버터부(310, 330)를 포함하고, 이때, 각각의 컨버터부(310, 330)는 단일뿐만 아니라 복수의 A/D 컨버터(또는 복수의 A/D 컨버터 소자)를 포함하여 구성될 수도 있다.Referring to FIG. 4, the A / D converter unit 300 includes first and second converter units 310 and 330 having mutually parallel relationship, wherein each of the converter units 310 and 330 has a single But may also be configured to include a plurality of A / D converters (or a plurality of A / D converter elements).

아날로그 프론트 엔드 회로(400)는 분기기(Splitter)(410), 증폭 경로부(430) 및 비증폭 경로부(450)를 포함한다.The analog front end circuit 400 includes a splitter 410, an amplification path section 430, and a non-amplification path section 450.

분기기(410)는 아날로그 입력신호를 동일한 복수의 신호로 변환하여 증폭 경로부(430)와 비증폭 경로부(450)로 균등하게 분배한다. 분기기(410)는 이상적으로입력신호와 동일한 복수의 신호로 분배하는 것이나, 실제 구현 시 분기기(410) 자체의 손실로 인하여 입력신호가 감쇄된 상태로 분배할 수도 있다. The demultiplexer 410 converts the analog input signal into a plurality of identical signals and distributes the signals to the amplification path unit 430 and the non-amplification path unit 450 evenly. The branching unit 410 is ideally divided into a plurality of signals identical to the input signal, but may be distributed in a state where the input signal is attenuated due to the loss of the branching unit 410 itself in actual implementation.

한편, 상기 분기기(410)는 외부로부터 입력되는 아날로그 입력신호의 레벨에 근거하여, 상기 아날로그 입력신호를 상기 증폭 경로부(430) 및 비증폭 경로부(450) 중 어느 하나로 출력하도록 형성될 수 있다. The branching unit 410 may be configured to output the analog input signal to either the amplification path unit 430 or the non-amplification path unit 450 based on the level of an analog input signal input from the outside have.

예를 들어, 상기 분기기(410)는 상기 아날로그 입력신호의 레벨이 A/D 컨버터부(300)의 동적범위의 최저 신호 레벨보다 작은 경우, 상기 아날로그 입력신호를 상기 증폭 경로부(430)로 출력할 수 있다.For example, when the level of the analog input signal is lower than the lowest signal level of the dynamic range of the A / D converter 300, the demultiplexer 410 outputs the analog input signal to the amplification path unit 430 Can be output.

다른 예로, 상기 분기기(410)는 아날로그 입력신호의 레벨이 A/D 컨버터부(300)의 동적범위 내에 포함되거나, 상기 동적범위의 최고 신호 레벨보다 큰 경우, 상기 아날로그 입력신호를 비증폭 경로부(450)로 출력할 수 있다.Alternatively, the branching device 410 may be configured to switch the analog input signal to a non-amplified path if the level of the analog input signal is within the dynamic range of the A / D converter 300 or is greater than the highest signal level of the dynamic range, And outputs it to the unit 450.

증폭 경로부(430)는 분기기(410)로부터 제공되는 신호를 증폭하여 제1 A/D 컨버터부(310)로 출력한다. 증폭 경로부(430)는 신호의 증폭을 수행하기 위한 증폭기, 불요 신호를 제거하기 위한 저역 통과 필터 등을 포함하여 구성될 수 있다.The amplification path unit 430 amplifies the signal provided from the branching unit 410 and outputs the amplified signal to the first A / D converter unit 310. The amplification path unit 430 may include an amplifier for amplifying a signal, a low-pass filter for removing an unnecessary signal, and the like.

도 5는 증폭 경로부(430)의 구성의 일 예를 나타내는 예시도이다. 도 5를 참조하면, 증폭 경로부(430)는 제1 리미터(431), 제1 증폭기(432), 이퀄라이저(433), 제2 증폭기(434), 제2 리미터(435) 및 저역 통과 필터(436)를 포함한다.5 is an exemplary diagram showing an example of the configuration of the amplification path unit 430. As shown in FIG. 5, the amplification path unit 430 includes a first limiter 431, a first amplifier 432, an equalizer 433, a second amplifier 434, a second limiter 435, and a low-pass filter 436).

제1 리미터(431)는 제1 증폭기(432)와 제2 증폭기(434)의 허용 입력 레벨을 넘는 신호를 제한한다. 이는, 증폭기(432, 434) 소자를 보호하기 위함이다.The first limiter 431 limits the signal that exceeds the allowable input level of the first amplifier 432 and the second amplifier 434. This is to protect the amplifier 432, 434 elements.

제1 증폭기(432)는 분기기(410)와 제1 리미터(431)의 신호 이득(gain)을 보상하기 위하여 신호의 증폭을 수행할 수 있다.The first amplifier 432 may amplify the signal to compensate for the signal gain of the demultiplexer 410 and the first limiter 431.

이퀄라이저(433)는 분기기(410)부터 제1 A/D 컨버터부(310)에 이르는 회로 경로 상에서 신호의 평탄도를 유지하도록 주파수 특성을 보상한다. The equalizer 433 compensates the frequency characteristic to maintain the flatness of the signal on the circuit path from the divider 410 to the first A / D converter 310.

제2 증폭기(434)는 이퀄라이저(433)의 신호 이득을 보상하기 위한 신호 증폭을 수행한다.The second amplifier 434 performs signal amplification to compensate for the signal gain of the equalizer 433.

또한, 증폭 경로부(430)는, 상기 제1 및 제2 증폭기(432, 434) 중 적어도 하나를 이용하여, 제1 A/D 컨버터부(310)의 동적범위 내의 레벨을 갖도록 신호를 증폭할 수 있다.The amplification path unit 430 amplifies the signal to have a level within the dynamic range of the first A / D converter unit 310 using at least one of the first and second amplifiers 432 and 434 .

제2 리미터(435)는 저역 통과 필터(436) 소자의 허용 입력 레벨을 넘는 신호를 제한할 수 있다. 이는, 저역 통과 필터(436)를 보호하기 위함이다.The second limiter 435 may limit the signal beyond the allowable input level of the low pass filter 436 element. This is to protect the low-pass filter 436.

저역 통과 필터(436)는 증폭 경로부(430) 회로 상에 발생한 불요 신호를 제거한다.The low pass filter 436 removes unwanted signals generated on the amplification path section 430 circuit.

도 5를 참조하여 이상에서 설명된 구성은 증폭 경로부(430)의 일 예로서, 증폭 경로부(430)는 입력신호를 증폭하여 출력하기 위한 다양한 소자를 이용하여 구성될 수 있으며, 이로써 본 발명이 한정되는 것은 아니다. The configuration described above with reference to FIG. 5 is an example of the amplification path unit 430. The amplification path unit 430 may be configured using various devices for amplifying and outputting an input signal, But is not limited thereto.

다시 도 4를 참조하면, 비증폭 경로부(450)는 증폭 경로부(430)와 병렬로 연결되며, 분기기(410)로부터 제공되는 신호 중 제2 A/D 컨버터부(330)의 동적 범위를 초과하는 포화 레벨을 가지는 신호의 진폭을 제한하여 제2 A/D 컨버터부(330)로 출력한다. Referring again to FIG. 4, the non-amplified path unit 450 is connected in parallel to the amplification path unit 430, and the dynamic range of the second A / D converter unit 330 And outputs the signal to the second A / D converter 330. The second A / D converter 330 amplifies the signal having the saturation level.

즉, 입력신호 레벨이 매우 큰 경우에는 신호의 증폭 과정을 거치지 않더라도 제2 A/D 컨버터부(330)의 동적 범위를 초과할 수 있다. 이때, 비증폭 경로부(450)는 동적 범위를 초과하는 포화 레벨 신호의 진폭을 제한하여 제2 A/D 컨버터부에서 출력되는 출력 신호의 왜곡을 방지할 수 있다. 이를 위하여, 비증폭 경로부(450)는 포화 레벨 신호를 제한하기 위한 리미터 소자, 이퀄라이저, 및 저역 통과 필터 등을 포함하여 구성될 수 있다. That is, if the input signal level is very large, the dynamic range of the second A / D converter 330 may be exceeded without amplifying the signal. At this time, the non-amplified path section 450 can limit the amplitude of the saturation level signal exceeding the dynamic range to prevent distortion of the output signal output from the second A / D converter section. To this end, the non-amplified path section 450 may include a limiter element for limiting the saturation level signal, an equalizer, a low-pass filter, and the like.

이하에서는 도 6을 참조하여 비증폭 경로부(450) 구성의 일 예를 살펴보기로 한다. 도 6을 참조하면, 비증폭 경로부(450)는 감쇠기(PAD)(451), 제1 이퀄라이저(452), 증폭기(453), 리미터(454), 제2 이퀄라이저(455) 및 저역 통과 필터(456)를 포함한다. Hereinafter, an example of the configuration of the non-amplified path unit 450 will be described with reference to FIG. 6, the non-amplified path section 450 includes an attenuator (PAD) 451, a first equalizer 452, an amplifier 453, a limiter 454, a second equalizer 455, and a low- 456).

감쇠기(451)는 증폭기(453)에 입력되는 신호의 레벨을 정격 레벨에 맞추기 위하여 신호 레벨을 일정 크기만큼 감쇠한다. The attenuator 451 attenuates the signal level by a predetermined magnitude in order to adjust the level of the signal input to the amplifier 453 to the rated level.

제1 이퀄라이저(452)는 증폭기(453)까지의 주파수 평탄도를 보상하며, 증폭기(453)는 제1 이퀄라이저(452)의 이득을 보상하기 위하여 신호를 증폭한다.The first equalizer 452 compensates for the frequency flatness to the amplifier 453 and the amplifier 453 amplifies the signal to compensate for the gain of the first equalizer 452.

리미터(454)는 제2 A/D 컨버터부(330)의 동적 범위를 넘는 레벨의 신호의 진폭을 제한한다. 이는, 제2 A/D 컨버터부(330)의 포화를 방지하기 위함이다.The limiter 454 limits the amplitude of the signal of the level beyond the dynamic range of the second A / D converter 330. [ This is to prevent saturation of the second A / D converter unit 330.

제2 이퀄라이저(455)는 리미터(454)부터 제2 A/D 컨버터부(330)까지의 주파수 평탄도를 보상하고, 저역 통과 필터(456)는 회로 상에 발생한 불요 신호를 제거한다.The second equalizer 455 compensates for the frequency flatness from the limiter 454 to the second A / D converter 330, and the low-pass filter 456 removes unwanted signals generated on the circuit.

도 6을 참조하여 이상에서 설명된 구성은 비증폭 경로부(450)의 일 예이며, 이로써 본 발명이 한정되는 것은 아니다. 또한, 상기 비증폭 경로부(450)는, 도 2에서 설명한 아날로그 프론트 엔드 회로(200)에 포함된 구성들을 동일/유사하게 유추적용할 수 있다.The configuration described above with reference to FIG. 6 is an example of the non-amplified path portion 450, and thus the present invention is not limited thereto. In addition, the non-amplified path section 450 may analogously or analogously apply the configurations included in the analog front end circuit 200 described with reference to FIG.

신호 선택부(500)는 증폭 경로부(430)를 통해 증폭된 신호의 레벨이 상기 제1 A/D 컨버터부(310)의 동적 범위를 초과하는지 여부에 근거하여, 상기 제1 A/D 컨버터부(310) 및 상기 제2 A/D 컨버터부(330)에서 출력된 신호 중 어느 하나의 신호를 선택할 수 있다.The signal selector 500 selects the first A / D converter 310 based on whether the level of the signal amplified through the amplification path unit 430 exceeds the dynamic range of the first A / (310) and the second A / D converter (330).

예를 들어, 신호선택부(500)는 증폭 경로부(430)에서 출력된 신호가 제1 A/D 컨버터부(310)의 포화 레벨에 해당하지 않으면, 증폭 경로부(430)에서 출력된 신호를 선택하여 제1 A/D 컨버터부(310)에 의하여 디지털 변환이 수행되도록 한다.For example, when the signal output from the amplification path unit 430 does not correspond to the saturation level of the first A / D converter unit 310, the signal selection unit 500 selects the signal output from the amplification path unit 430 So that the digital conversion is performed by the first A / D converter unit 310.

또한, 신호 선택부(500)는 증폭 경로부(430)에서 출력된 신호가 제1 A/D 컨버터부(310)의 포화 레벨에 해당하면, 비증폭 경로부(450)에서 출력된 신호를 선택하여 제2 A/D 컨버터부(330)에 의하여 디지털 변환이 수행되도록 한다.When the signal output from the amplification path unit 430 corresponds to the saturation level of the first A / D converter unit 310, the signal selection unit 500 selects the signal output from the non-amplified path unit 450 So that the digital conversion is performed by the second A / D converter 330.

이와 같이 본 발명의 제2 실시예에 따르면, 입력되는 아날로그 신호 레벨에 따라서 제1 A/D 컨버터부(310)와 제2 A/D 컨버터부(330)의 출력 신호를 효과적으로 택일하여 디지털 수신기의 복수개의 A/D 컨버터가 적용된 구조에서 넓은 동적 범위를 확보할 수 있으며, A/D 컨버터부(300)의 동적 범위를 초과하는 신호의 경우에서 출력 신호의 왜곡을 효과적으로 방지하는 것이 가능한 효과가 있다.As described above, according to the second embodiment of the present invention, the output signals of the first A / D converter 310 and the second A / D converter 330 are effectively selected according to the input analog signal level, It is possible to secure a wide dynamic range in a structure in which a plurality of A / D converters are applied, and it is possible to effectively prevent the distortion of the output signal in the case of a signal exceeding the dynamic range of the A / D converter unit 300 .

종래의 디지털 수신기와 같이 입력 신호를 A/D 컨버터에 바로 인가하여 디지털 변환을 수행하게 되면, 스캔 레이더와 같이 회전하는 신호원으로부터 방사되는 신호를 수신할 때와 같이 입력 신호 레벨이 크게 변하는 경우에는 A/D 컨버터의 동적 범위의 제한으로 인하여 수신신호를 처리하는데 한계가 있었다. 그러나, 상술한 바와 같이 본 발명에 따른 디지털 수신기에 의하면, 위와 같은 상황에서도 디지털 변환을 수행하기 전에 A/D 컨버터의 포화 레벨의 신호를 제한하는 전처리과정을 거침으로써 출력 신호의 왜곡을 방지하고, 위상, 주파수 등의 신호 특성을 파악할 수 있도록 해준다. 따라서, 본 발명에 따른 디지털 수신기는 국방 분야를 비롯한 다양한 무선 환경에서 활용가치가 높음을 알 수 있다.If the input signal level is largely changed as in the case of receiving a signal radiated from a rotating signal source such as a scan radar when the input signal is directly applied to the A / Due to the limitation of the dynamic range of the A / D converter, there was a limit in processing the received signal. However, as described above, according to the digital receiver of the present invention, even in such a situation, before the digital conversion is performed, the output signal is prevented from being distorted by performing a preprocessing process for limiting the saturation level signal of the A / Phase, frequency, and so on. Accordingly, it can be seen that the digital receiver according to the present invention is highly valuable in various wireless environments including the defense field.

비록 본 발명의 몇몇 실시예가 앞서 설명되었으나, 본 발명이 속하는 기술분야의 통상의 지식을 가진 당업자라면 본 발명의 기술적 사상을 벗어나지 않는 범위에서 본 실시예를 변형할 수 있음을 알 수 있을 것이다.Although some embodiments of the present invention have been described above, those skilled in the art will appreciate that various modifications may be made without departing from the spirit of the present invention.

예컨대, 제2 실시예에서 분기기(410) 전단에 제1 실시예와 같은 스텝 감쇠기(240)와 저잡음 증폭기(250)를 포함하여 디지털 수신기의 신호 대 잡음비 성능을 맞족하는 범위 내에서 입력신호 레벨을 가변 조절하여 상대적으로 더 낮은 레벨의 신호까지 처리하도록 할 수 있다.For example, in the second embodiment, the step attenuator 240 and the low noise amplifier 250, which are the same as those of the first embodiment, and the low noise amplifier 250 are disposed in front of the branching unit 410, So that the signal can be processed to a relatively lower level signal.

따라서, 상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다. 본 발명의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 본 발명의 등가적 범위 내에서의 모든 변경은 본 발명의 범위에 포함된다.Accordingly, the above description should not be construed in a limiting sense in all respects and should be considered illustrative. The scope of the present invention should be determined by rational interpretation of the appended claims, and all changes within the scope of equivalents of the present invention are included in the scope of the present invention.

100, 300 : A/D 컨버터부 200, 400 : 아날로그 프론트 엔드 회로
310 : 제1 A/D 컨버터부 330 : 제2 A/D 컨버터부
410 : 분기기 430 : 증폭 경로부
450 : 비증폭 경로부 500 : 신호 선택부100, 300: A / D converter section 200, 400: Analog front end circuit
310: first A / D converter unit 330: second A / D converter unit
410: demultiplexer 430: amplification path section
450: non-amplified path unit 500: signal selection unit

Claims (7)

아날로그 신호를 디지털 신호로 변환하여 출력하는 A/D 컨버터부; 및
상기 A/D 컨버터부의 전단에 연결되고, 외부로부터 수신된 아날로그 입력신호 중 상기 A/D 컨버터부의 동적 범위(Dynamic Range)를 초과하는 포화 레벨을 가지는 아날로그 입력신호의 진폭을 제한하여 상기 A/D 컨버터부로 전송하는 아날로그 프론트 엔드(Analog Front End) 회로를 포함하고,
상기 A/D 컨버터부는 상호 병렬로 배치되는 제1 A/D 컨버터부와 제2 A/D 컨버터부를 포함하며,
상기 아날로그 프론트 엔드 회로는,
상기 아날로그 입력신호를 동일한 복수의 신호로 변환하여 균등하게 분배하는 분기기(Splitter);
상기 분기기로부터 제공되는 신호를 증폭하여 상기 제1 A/D 컨버터부로 출력하는 증폭경로부; 및
상기 증폭경로부와 병렬로 연결되며, 상기 분기기로부터 제공되는 신호 중 상기 제2 A/D 컨버터부의 동적 범위를 초과하는 포화 레벨을 가지는 신호의 진폭을 제한하여 상기 제2 A/D 컨버터부로 출력하는 비증폭경로부를 포함하고,
상기 비증폭경로부는,
상기 분기기에 의하여 분배된 신호 중 상기 제2 A/D 컨버터부의 동적 범위를 초과하는 포화 레벨을 가지는 신호의 진폭을 제한하는 리미터;
상기 리미터와 상기 제2 A/D 컨버터부 사이에 위치하여, 상기 리미터부터 상기 제2 A/D 컨버터부까지의 신호의 평탄도를 유지하도록 주파수 특성을 보상하는 이퀄라이저; 및
상기 신호에서 회로 상에서 발생한 불요 신호를 제거하여, 상기 신호를 상기 제2 A/D 컨버터부로 출력하는 저역 통과 필터를 포함하는 것을 특징으로 하는 디지털 수신기.
An A / D converter unit for converting an analog signal into a digital signal and outputting the digital signal; And
And an A / D converter section for limiting the amplitude of an analog input signal having a saturation level exceeding a dynamic range of the A / D converter section, the A / D converter section being connected to a front end of the A / D converter section, And an analog front end circuit for transmitting to the converter section,
The A / D converter unit includes a first A / D converter unit and a second A / D converter unit arranged in parallel to each other,
Wherein the analog front end circuit comprises:
A splitter for converting the analog input signal into a plurality of identical signals and distributing the signals uniformly;
An amplification path unit amplifying a signal provided from the branching unit and outputting the amplified signal to the first A / D converter unit; And
And a second A / D converter unit connected in parallel with the amplification path unit, the second A / D converter unit limiting the amplitude of a signal having a saturation level exceeding a dynamic range of the second A / D converter unit, Amplified path portion,
The non-amplified path unit includes:
A limiter for limiting an amplitude of a signal having a saturation level exceeding a dynamic range of the second A / D converter among the signals distributed by the branching unit;
An equalizer located between the limiter and the second A / D converter to compensate for frequency characteristics to maintain the flatness of the signal from the limiter to the second A / D converter; And
And a low pass filter for removing unwanted signals generated in the circuit from the signal and outputting the signal to the second A / D converter.
제1항에 있어서,
상기 아날로그 프론트 엔드 회로는,
상기 아날로그 프론트 엔드 회로로 수신된 아날로그 입력신호의 평탄도를 유지하도록 주파수 특성을 보상하는 이퀄라이저(Equalizer);
상기 아날로그 입력신호 중 상기 A/D 컨버터부의 동적 범위를 초과하는 포화 레벨을 가지는 아날로그 입력신호의 진폭을 제한하는 리미터(Limiter); 및
상기 아날로그 입력신호에서 회로 경로 상에서 발생한 불요 신호를 제거하여, 상기 아날로그 입력신호를 상기 A/D 컨버터부로 출력하는 대역 통과 필터를 포함하는 것을 특징으로 하는 디지털 수신기.
The method according to claim 1,
Wherein the analog front end circuit comprises:
An equalizer for compensating the frequency characteristic to maintain the flatness of the analog input signal received by the analog front end circuit;
A limiter for limiting the amplitude of the analog input signal having a saturation level exceeding the dynamic range of the A / D converter; And
And a band-pass filter for removing an unnecessary signal generated on a circuit path from the analog input signal and outputting the analog input signal to the A / D converter unit.
제2항에 있어서,
상기 아날로그 프론트 엔드 회로는,
상기 아날로그 입력신호의 레벨을 기설정된 신호 대 잡음비를 만족하는 범위 내에서 가변 감쇠시키는 스텝 감쇠기; 및
상기 스텝 감쇠기에서 감쇠된 신호를 증폭하여 상기 리미터로 출력하는 저잡음 증폭기를 더 포함하는 것을 특징으로 하는 디지털 수신기.
3. The method of claim 2,
Wherein the analog front end circuit comprises:
A step attenuator for variably attenuating the level of the analog input signal within a range that satisfies a predetermined signal-to-noise ratio; And
Further comprising a low noise amplifier for amplifying a signal attenuated by the step attenuator and outputting the amplified signal to the limiter.
삭제delete 제1항에 있어서,
상기 증폭경로부를 통해 증폭된 신호의 레벨이 상기 제1 A/D 컨버터부의 동적 범위를 초과하는지 여부에 근거하여, 상기 제1 A/D 컨버터부의 출력 신호와 제2 A/D 컨버터부의 출력 신호 중 어느 하나를 선택하는 신호 선택부를 더 포함하는 것을 특징으로 하는 디지털 수신기.
The method according to claim 1,
Wherein the output signal of the first A / D converter and the output signal of the second A / D converter are selected based on whether the level of the signal amplified through the amplification path unit exceeds the dynamic range of the first A / And a signal selector for selecting any one of the first and second signals.
제1항에 있어서,
상기 증폭경로부는,
상기 분기기에 의하여 분배된 신호를 증폭하는 증폭기;
상기 분기기부터 상기 제1 A/D 컨버터부까지의 신호의 평탄도를 유지하도록 주파수 특성을 보상하는 이퀄라이저; 및
상기 신호에서 회로 상에서 발생한 불요 신호를 제거하여, 상기 신호를 상기 제1 A/D 컨버터부로 출력하는 저역 통과 필터를 포함하는 것을 특징으로 하는 디지털 수신기.
The method according to claim 1,
The amplification path unit includes:
An amplifier for amplifying a signal distributed by the branching unit;
An equalizer for compensating a frequency characteristic to maintain a flatness of a signal from the branching unit to the first A / D converter unit; And
And a low pass filter for removing an unnecessary signal generated in the circuit from the signal and outputting the signal to the first A / D converter.
삭제delete
KR1020150056717A 2015-04-22 2015-04-22 Digital receiver for preventing analog-to-digital converter saturation KR101603144B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150056717A KR101603144B1 (en) 2015-04-22 2015-04-22 Digital receiver for preventing analog-to-digital converter saturation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150056717A KR101603144B1 (en) 2015-04-22 2015-04-22 Digital receiver for preventing analog-to-digital converter saturation

Publications (1)

Publication Number Publication Date
KR101603144B1 true KR101603144B1 (en) 2016-03-14

Family

ID=55541802

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150056717A KR101603144B1 (en) 2015-04-22 2015-04-22 Digital receiver for preventing analog-to-digital converter saturation

Country Status (1)

Country Link
KR (1) KR101603144B1 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190069636A (en) * 2017-11-30 2019-06-20 (주)큐니온 Analogue to Digital Converter with an extended reception range based on an automatic gain control using FPGA
KR101999350B1 (en) * 2018-07-19 2019-07-11 한화시스템 주식회사 Device for processing signal
KR102005899B1 (en) * 2019-07-05 2019-07-31 한화시스템 주식회사 Device for processing signal
KR102005898B1 (en) * 2019-07-05 2019-07-31 한화시스템 주식회사 Device for processing signal
KR102041193B1 (en) * 2018-07-19 2019-11-06 한화시스템 주식회사 Method for processing signal
WO2022132254A1 (en) * 2020-12-18 2022-06-23 Intel Corporation Analog equalization with peaking and slope control

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000052149A (en) * 1999-01-30 2000-08-16 윤종용 Data demodulating apparatus
JP2002076894A (en) * 2000-08-24 2002-03-15 Matsushita Electric Ind Co Ltd Digital/analog converter and analog/digital converter
KR20130105401A (en) * 2012-03-13 2013-09-25 후지쯔 세미컨덕터 가부시키가이샤 Analog digital converter (adc) and correction circuit and correction method therefor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000052149A (en) * 1999-01-30 2000-08-16 윤종용 Data demodulating apparatus
JP2002076894A (en) * 2000-08-24 2002-03-15 Matsushita Electric Ind Co Ltd Digital/analog converter and analog/digital converter
KR20130105401A (en) * 2012-03-13 2013-09-25 후지쯔 세미컨덕터 가부시키가이샤 Analog digital converter (adc) and correction circuit and correction method therefor

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190069636A (en) * 2017-11-30 2019-06-20 (주)큐니온 Analogue to Digital Converter with an extended reception range based on an automatic gain control using FPGA
KR102015818B1 (en) * 2017-11-30 2019-08-29 (주)큐니온 Analogue to Digital Converter with an extended reception range based on an automatic gain control using FPGA
KR101999350B1 (en) * 2018-07-19 2019-07-11 한화시스템 주식회사 Device for processing signal
KR102041193B1 (en) * 2018-07-19 2019-11-06 한화시스템 주식회사 Method for processing signal
KR102005899B1 (en) * 2019-07-05 2019-07-31 한화시스템 주식회사 Device for processing signal
KR102005898B1 (en) * 2019-07-05 2019-07-31 한화시스템 주식회사 Device for processing signal
WO2022132254A1 (en) * 2020-12-18 2022-06-23 Intel Corporation Analog equalization with peaking and slope control

Similar Documents

Publication Publication Date Title
KR101603144B1 (en) Digital receiver for preventing analog-to-digital converter saturation
US20110065408A1 (en) Mismatched delay based interference cancellation device and method
JP4768501B2 (en) Multiband amplifier circuit
US8005452B2 (en) Digital comb limiter combiner
US20150288413A1 (en) Methods, systems, and non-transitory computer readable media for wideband frequency and bandwidth tunable filtering
US20070110198A1 (en) Variable bandwidth receiver
US5263180A (en) Space diversity reception system
US7038540B2 (en) Enhanced efficiency feed forward power amplifier utilizing reduced cancellation bandwidth and small error amplifier
JP5180226B2 (en) Techniques for deterministically reducing signal interference.
US20130058439A1 (en) Receiver
US20080181283A1 (en) Automatic Gain Control for a Wideband Signal
KR20090025112A (en) Rf receiver and method for removing inteference signal thereof
US20030001669A1 (en) Balanced distortion reduction circuit
KR102129063B1 (en) Repeater and method for attenuating a signal
US9673769B2 (en) Variable gain circuit and tuner system provided with same
US10904042B2 (en) Passive variable continuous time linear equalizer with attenuation and frequency control
JPWO2015045538A1 (en) High frequency power amplifier, high frequency front end circuit, wireless communication device
US6211732B1 (en) Comb linear amplifier combiner (CLAC)
US6654591B1 (en) Low distortion signal amplifier system and method
US8238848B2 (en) Feed forward noise reduction in a transmitter
US10418944B2 (en) High-efficiency high-integrated receiver
KR101089930B1 (en) Input circuit of receiving system
WO2017004910A1 (en) Signal receiving method and apparatus
US8102940B1 (en) Receive frequency band interference protection system using predistortion linearization
JP2010183255A (en) Reception device

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200303

Year of fee payment: 5