KR101602508B1 - Method for probing a wafer - Google Patents
Method for probing a wafer Download PDFInfo
- Publication number
- KR101602508B1 KR101602508B1 KR1020100065668A KR20100065668A KR101602508B1 KR 101602508 B1 KR101602508 B1 KR 101602508B1 KR 1020100065668 A KR1020100065668 A KR 1020100065668A KR 20100065668 A KR20100065668 A KR 20100065668A KR 101602508 B1 KR101602508 B1 KR 101602508B1
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- points
- stage
- probing
- nth
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
프로빙 방법이 개시된다. 웨이퍼 프로빙 방법으로는 우선, 제N 번째 웨이퍼를 스테이지에 놓는다. 이어, 제N 번째 웨이퍼 상면의 제1 중앙 지점과 제1 중앙 지점을 기준으로 각각 서로 대칭인 제1 상하 지점들 및 제1 좌우 지점들인 총 5개의 제1 지점들에서 설정 패턴이 검색되도록 스테이지를 통해 제N 번째 웨이퍼를 x축 및 y축으로 정렬시킨다. 이어, 제N 번째 웨이퍼를 제1 지점들에서의 위치들을 통해 프로빙한다. 이어, 제N 번째 웨이퍼를 스테이지로부터 외부로 이송한다. 이어, 스테이지에 제N 번째 웨이퍼에 연속적으로 후속되는 제N+M 번째 웨이퍼를 놓는다. 이어, 제N+M 번째 웨이퍼 상면의 제2 중앙 지점과 제2 중앙 지점을 기준으로 각각 서로 대칭인 제2 상하 지점들 중 어느 하나 및 제2 좌우 지점들 중 어느 하나인 총 3개의 제2 지점들에서 설정 패턴이 검색되도록 스테이지를 통해 제N+M 번째 웨이퍼를 x축 및 y축으로 정렬시킨다. 이어, 제N+M 번째 웨이퍼를 제2 지점들에서의 위치들을 통해 프로빙한다. A probing method is disclosed. In the wafer probing method, first, the Nth wafer is placed on the stage. Then, a stage is set so that the set pattern is searched at a total of five first points, which are first upper and lower points and first left and right points symmetrical with respect to a first center point and a first center point of the Nth wafer, Aligns the Nth wafer through the x and y axes. Next, the Nth wafer is probed through the positions at the first points. Then, the Nth wafer is transferred from the stage to the outside. Next, the N + Mth wafer is successively placed on the Nth wafer on the stage. Next, a total of three second points, which is any one of the second upper and lower points symmetrical with respect to the second center point and the second right point on the upper surface of the (N + M) th wafer, Aligns the (N + M) -th wafer on the x-axis and the y-axis through the stage so that the setting pattern is retrieved from the wafer. Then, the (N + M) th wafer is probed through the positions at the second points.
Description
본 발명은 웨이퍼 프로빙 방법에 관한 것으로써, 더욱 상세하게는 웨이퍼의 전기적인 특성을 검사하기 위하여 상기 웨이퍼를 프로빙하는 방법에 관한 것이다.The present invention relates to a wafer probing method, and more particularly to a method of probing the wafer to inspect the electrical characteristics of the wafer.
일반적으로, 반도체 소자는 웨이퍼(wafer) 상에 특정 패턴(pattern)을 반복적으로 형성하여 집적 회로를 구성하는 공정과, 상기 집적 회로가 구성된 웨이퍼를 단위 칩으로 절단한 후 패키징하는 공정과, 상기 웨이퍼를 각 단위 칩으로 절단하기 이전에 상기 웨이퍼를 구성하고 있는 각 단위 칩의 전기적 특성을 검사하는 공정을 수행한다.In general, a semiconductor device includes a process of forming an integrated circuit by repeatedly forming a specific pattern on a wafer, a process of packaging the wafer after cutting the wafer in which the integrated circuit is formed into unit chips, Is performed on each of the unit chips constituting the wafer before the wafer is cut into the unit chips.
이중, 상기 검사하는 공정은 상기 웨이퍼를 구성하고 있는 칩들의 양/불량 상태를 판별하여 불량 칩을 재생하거나 초기에 제거함으로써, 후속되는 패키징하는 공정에서의 조립 비용 및 검사 비용 등을 절감할 수 있다.In the step of inspecting, the defective chip is regenerated or initially removed by determining the quantity / defect state of the chips constituting the wafer, so that the assembling cost and inspection cost in the following packaging process can be reduced .
상기 검사하는 공정은 구체적으로, 프로버(prober)를 이용하여 상기 웨이퍼의 칩들 각각을 프로빙함으로써, 진행된다. 여기서, 상기 칩들 각각을 프로빙할 때 상기 프로버가 정확한 위치에서 탐침하여 프로빙하도록 상기 웨이퍼를 x축 및 y축으로 정렬시킬 필요성이 있다. The inspection process specifically proceeds by probing each of the chips of the wafer using a prober. Here, there is a need to align the wafer in the x and y axes to probe and probe the probe in the correct position when probing each of the chips.
그러나, 상기 웨이퍼를 정렬시키는 공정에서는 상기 웨이퍼가 교체될 때마다 상기 웨이퍼 상면의 5개 지점들에서, 즉 상기 상면의 중앙 지점과 상기 중앙 지점을 기준으로 상하 지점들 및 좌우 지점들 모두에서 설정 패턴이 검색되도록 상기 웨이퍼를 x축 및 y축으로 정렬시킴으로써, 이에 따른 공정 시간이 많이 소모되는 문제점을 안고 있다. However, in the process of aligning the wafers, each time the wafer is changed, the upper and lower points and the left and right points are set at five points on the upper surface of the wafer, that is, the center point of the upper surface, By aligning the wafer on the x-axis and the y-axis so that the wafer is searched for.
본 발명의 목적은 일부 웨이퍼에 대해서 설정 패턴을 검색하는 지점들의 경우에 따라 줄임으로써 공정 시간을 단축시킬 수 있는 웨이퍼 프로빙 방법을 제공하는 것이다. It is an object of the present invention to provide a wafer probing method which can shorten the processing time by reducing the setting pattern for some wafers in the case of points to be searched.
상술한 본 발명의 목적을 달성하기 위하여, 일 특징에 따른 웨이퍼 프로빙 방법이 개시된다. In order to achieve the above-mentioned object of the present invention, a wafer probing method according to one aspect is disclosed.
상기 웨이퍼 프로빙 방법으로는 우선, 제N(N은 1이상의 자연수) 번째 웨이퍼를 스테이지에 놓는다. 이어, 상기 스테이지에 놓여진 제N 번째 웨이퍼 상면의 제1 중앙 지점과 상기 제1 중앙 지점을 기준으로 각각 서로 대칭인 제1 상하 지점들 및 제1 좌우 지점들인 총 5개의 제1 지점들에서 설정 패턴이 검색되도록 상기 스테이지를 통해 상기 제N 번째 웨이퍼를 x축 및 y축으로 정렬시킨다. 이어, 상기 제N 번째 웨이퍼를 상기 제1 지점들에서의 위치들을 통해 프로빙한다. 이어, 상기 제N 번째 웨이퍼를 상기 스테이지로부터 외부로 이송한다.In the wafer probing method, first, an Nth (N is a natural number of 1 or more) wafers is placed on a stage. Then, the first set of upper and lower points symmetrical to each other with respect to the first center point of the N-th wafer placed on the stage and the first center point, And aligns the Nth wafer on the x-axis and the y-axis through the stage. Next, the Nth wafer is probed through positions at the first points. Then, the Nth wafer is transferred from the stage to the outside.
이어, 상기 스테이지에 상기 제N 번째 웨이퍼에 연속적으로 후속되는 제N+M(M은 1이상의 자연수) 번째 웨이퍼를 놓는다. 이어, 상기 스테이지에 놓여진 제N+M 번째 웨이퍼 상면의 제2 중앙 지점과 상기 제2 중앙 지점을 기준으로 각각 서로 대칭인 제2 상하 지점들 중 어느 하나 및 상기 제2 좌우 지점들 중 어느 하나인 총 3개의 제2 지점들에서 상기 설정 패턴이 검색되도록 상기 스테이지를 통해 상기 제N+M 번째 웨이퍼를 x축 및 y축으로 정렬시킨다. 이어, 상기 제N+M 번째 웨이퍼를 상기 제2 지점들에서의 위치들을 통해 프로빙한다. Next, an N + M (M is a natural number of 1 or more) wafers successively following the Nth wafer is placed on the stage. Then, any one of the second upper and lower points symmetrical with respect to the second center point of the (N + M) th wafer placed on the stage and the second center point, And aligns the (N + M) -th wafer on the x-axis and the y-axis through the stage so that the setting pattern is retrieved at a total of three second points. Next, the (N + M) th wafer is probed through positions at the second points.
여기서, 상기 제N 번째 웨이퍼는 품목이 교체될 때의 첫 번째 웨이퍼일 수 있다. 이와 달리, 상기 제N 번째 웨이퍼는 상기 프로빙하기 위한 공정 조건이 변경될 때의 첫 번째 웨이퍼일 수 있다.Here, the Nth wafer may be the first wafer when the item is replaced. Alternatively, the Nth wafer may be the first wafer when the process conditions for probing are changed.
한편, 상기 제N+M 번째 웨이퍼를 프로빙할 때에는 상기 제1 지점들과 비교하여 상기 제N+M 번째 검색에서 제외된 나머지 2개의 제3 지점들의 위치들을 상기 제2 지점들의 위치들을 기준으로 상기 제1 지점들의 위치들을 근거로 산출하여 프로빙할 수 있다. On the other hand, when probing the (N + M) -th wafer, the positions of the remaining two third points, which are excluded from the (N + M) th search, are compared with the first points, It is possible to calculate and probe based on the positions of the first points.
또한, 상기 제1 및 제2 상하 지점들과 상기 제1 및 제2 좌우 지점들 각각은 상기 제1 중앙 지점 또는 상기 제2 중앙 지점으로부터 그 에지들보다 약 0.7 내지 0.9배 가까운 위치로 설정될 수 있다. In addition, the first and second upper and lower points and the first and second right and left points may each be set at a position about 0.7 to 0.9 times closer than their respective edges from the first center point or the second center point have.
이러한 웨이퍼 프로빙 방법에 따르면, 제N 번째 웨이퍼에 대해서는 우선 그 상면의 제1 중앙 지점과 상기 제1 중앙 지점을 기준으로 각각 서로 대칭인 제1 상하 지점들과 제1 좌우 지점들인 총 5개의 제1 지점들에서 설정 패턴이 검색되도록 정렬하고, 상기 제N 번째 웨이퍼에 연속적으로 후속되는 제N+M 번째 웨이퍼에 대해서는 그 상면의 제2 중앙 지점과 상기 제2 중앙 지점을 기준으로 각각 서로 대칭인 제2 상하 지점들 중 어느 하나 및 제2 좌우 지점들 중 어느 하나인 총 3개의 제2 지점들에서 상기 설정 패턴이 검색되도록 정렬하면서 상기 제N 번째 웨이퍼와 상기 제N+M 번째 웨이퍼를 프로빙함으로써, 배경 기술에서보다 짧은 시간에 프로빙 공정을 수행할 수 있다. 이로써, 상기 프로빙 공정의 시간 단축을 통해 다수 웨이퍼들의 전기적인 특성을 검사하는 공정을 효율적으로 수행할 수 있다. According to the wafer probing method, for the Nth wafer, first, the first and second upper and lower points symmetrical with respect to the first central point of the upper surface and the first central point, And a second central point on the upper surface of the (N + M) th wafer, the second central point being symmetrical with respect to the second central point, And probing the N-th wafer and the (N + M) -th wafer while aligning the set patterns so that the set patterns are searched at a total of three second points, which are any one of the two upper and lower points and the second right and left points, The probing process can be performed in a shorter time than in the background art. Thus, the process of inspecting electrical characteristics of multiple wafers can be performed efficiently by shortening the time of the probing process.
도 1은 본 발명의 일 실시예에 따른 웨이퍼 프로빙 장치의 개략적인 구성을 나타낸 도면이다.
도 2는 도 1의 웨이퍼 프로빙 장치를 통해서 웨이퍼를 프로빙하는 과정을 나타낸 순서도이다.
도 3 내지 도 5는 도 2의 순서도에 의해서 연속적으로 프로빙되는 웨이퍼들을 정렬하는 방법의 실시예들을 나타낸 도면이다. FIG. 1 is a view showing a schematic configuration of a wafer probing apparatus according to an embodiment of the present invention.
FIG. 2 is a flow chart illustrating a process of probing a wafer through the wafer probing apparatus of FIG. 1;
FIGS. 3-5 illustrate embodiments of a method for aligning sequentially probed wafers by the flow diagram of FIG. 2. FIG.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 웨이퍼 프로빙 장치 및 방법에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다.Hereinafter, a wafer probing apparatus and method according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings. The present invention is capable of various modifications and various forms, and specific embodiments are illustrated in the drawings and described in detail in the text. It should be understood, however, that the invention is not intended to be limited to the particular forms disclosed, but on the contrary, is intended to cover all modifications, equivalents, and alternatives falling within the spirit and scope of the invention. Like reference numerals are used for like elements in describing each drawing. In the accompanying drawings, the dimensions of the structures are enlarged to illustrate the present invention in order to clarify the present invention.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.The terms first, second, etc. may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, the first component may be referred to as a second component, and similarly, the second component may also be referred to as a first component.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used in this application is used only to describe a specific embodiment and is not intended to limit the invention. The singular expressions include plural expressions unless the context clearly dictates otherwise. In this application, the terms "comprises", "having", and the like are used to specify that a feature, a number, a step, an operation, an element, a part or a combination thereof is described in the specification, But do not preclude the presence or addition of one or more other features, integers, steps, operations, components, parts, or combinations thereof.
한편, 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
On the other hand, unless otherwise defined, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. Terms such as those defined in commonly used dictionaries are to be interpreted as having a meaning consistent with the contextual meaning of the related art and are to be interpreted as either ideal or overly formal in the sense of the present application Do not.
도 1은 본 발명의 일 실시예에 따른 웨이퍼 프로빙 장치의 개략적인 구성을 나타낸 도면이다. FIG. 1 is a view showing a schematic configuration of a wafer probing apparatus according to an embodiment of the present invention.
도 1을 참조하면, 본 발명의 일 실시예에 따른 웨이퍼 프로빙 장치(1000)는 스테이지(100), 검색 기구(200) 및 프로빙 기구(300)를 포함한다.Referring to FIG. 1, a
상기 스테이지(100)의 상부에는 웨이퍼(wafer, W)가 놓여진다. 상기 웨이퍼(W)는 집적 회로 소자 중 하나인 반도체 소자를 제조하기 위한 실리콘 단결정 판으로써, 일반적으로 원 형태를 갖는다. A wafer W is placed on the
또한, 상기 웨이퍼(W)는 상기 스테이지(100)의 인접한 위치에 배치된 카트리지(10)에 다수가 적층되어 보관된 상태에서 한 장씩 상기 스테이지(100)로 제1 이송부(12)를 통해 이송되어 놓여진다. 이때, 상기 웨이퍼(W)는 전기적인 기능을 수행하기 위한 회로 패턴이 상부로 노출되도록 놓여진다. The wafers W are transferred one by one to the
상기 검색 기구(200)는 상기 스테이지(100)에 놓여지는 웨이퍼(W)의 상부로 제2 이송부(210)를 통해 이송되어 위치한다. 상기 검색 기구(200)는 카메라로 이루어져 상기 웨이퍼(W) 상면을 촬영한다. The
이에, 상기 검색 기구(200)는 상기 웨이퍼(W) 상면에 형성된 설정 패턴을 검색한다. 여기서, 상기 설정 패턴은 정렬을 위하여 임의적으로 형성된 패턴일 수 있고, 상기 웨이퍼(W)의 상면에 형성된 회로 패턴에서 특정 위치에 반복적으로 형성된 어느 특정 패턴일 수 있다.Thus, the
이때, 상기 스테이지(100)는 상기 검색 기구(200)가 이송된 위치에서 상기 웨이퍼(W)의 설정 패턴에 검색되도록 제3 이송부(110)와 연결되어 상기 웨이퍼(W)를 x축 및 y축으로 이동시킨다. 이에, 상기 검색 기구(200)는 상기 웨이퍼(W) 상면의 다수 지점들에서 상기 설정 패턴을 검색하여 상기 스테이지(100)와 연결된 제3 이송부(110)를 통해 상기 웨이퍼(W)가 정확한 위치에 정렬되도록 한다. At this time, the
상기 프로빙 기구(300)는 상기 스테이지(100)에 놓여진 웨이퍼(W)의 상부로 제4 이송부(310)를 통해 이송되어 위치한다. 이에, 상기 프로빙 기구(300)는 상기 검색 기구(200)가 상기 웨이퍼(W)의 상부에 위치에 있을 경우에는 상기 웨이퍼(W)의 상부로부터 외부로 위치하였다가, 상기 검색 기구(200)가 상기 웨이퍼(W)의 설정 패턴을 검색한 다음, 상기 웨이퍼(W)의 상부로 이송된다.The
상기 프로빙 기구(300)는 상기 웨이퍼(W)의 회로 패턴과 접촉하여 상기 회로 패턴의 전기적인 특성을 검사한다. 구체적으로, 상기 프로빙 기구(300)는 상기 제4 이송부(310)와 연결된 프로브 헤드(320), 상기 프로브 헤드(320)에 상기 웨이퍼(W)의 회로 패턴에 따라 교체 가능한 프로브 카드(330) 및 상기 프로브 카드(330)에 형성되어 상기 웨이퍼(W)의 전기적인 특성을 검사하기 위해 상기 회로 패턴에 직접 컨택하는 니들 형태의 프로버(prober, 340)를 포함할 수 있다.The
상기 프로빙 기구(300)는 상기 검색 기구(200)와 연결되어 상기 검색 기구(200)로부터 검색된 상기 설정 패턴의 위치들을 통해 상기 프로버(340)가 컨택되는 위치를 설정한다. 이에, 상기 프로빙 기구(300)의 프로버(340)는 상기 웨이퍼(W)가 상기 검색 기구(200)와 상기 스테이지(100)에 연결된 제3 이송부(110)에 의해 정렬되어 있으므로, 상기 웨이퍼(W)의 정확한 위치에 컨택될 수 있다. The
이하, 상기 웨이퍼 프로빙 장치(1000)를 이용하여 상기 웨이퍼(W)를 프로빙하는 과정에 대해 도 2를 추가적으로 참조하여 보다 상세하게 설명하고자 한다. Hereinafter, the process of probing the wafer W using the
도 2는 도 1의 웨이퍼 프로빙 장치를 통해서 웨이퍼를 프로빙하는 과정을 나타낸 순서도이다. FIG. 2 is a flow chart illustrating a process of probing a wafer through the wafer probing apparatus of FIG. 1;
도 2를 추가적으로 참조하면, 상기 웨이퍼(W)를 프로빙 하기 위하여, 우선 제N(N은 1이상의 자연수) 번째 웨이퍼(W)를 제1 이송부(12)를 통해 스테이지(100)에 놓는다(S100).2, in order to probe the wafer W, first N (N is a natural number of 1 or more) wafers W are placed on the
이어, 상기 검색 기구(200)를 상기 스테이지(100)에 놓여진 제N 번째 웨이퍼(W)의 상부로 상기 제2 이송부(210)를 통해 이송하여 상기 제N 번째 웨이퍼(W) 상면의 총 5개인 제1 지점들에서 상기 설정 패턴이 상기 검색 기구(200)에 의해 검색되도록 상기 제N 번째 웨이퍼(W)를 상기 스테이지(100)와 연결된 제3 이송부(110)를 통해 정렬시킨다(S200).Next, the
여기서, 상기 총 5개의 제1 지점들은 상기 제N 번째 웨이퍼(W) 상면의 제1 중앙 지점과 상기 제1 중앙 지점을 기준으로 각각 서로 대칭인 제1 상하 지점들 및 제1 좌우 지점들로 설정된다. 이렇게 검색된 제1 지점들의 위치들은 상기 프로버(340)가 컨택되는 위치가 설정될 수 있도록 상기 프로빙 기구(300)에 전송된다. The five first points are set as first upper and lower points and first left and right points that are symmetrical with respect to the first center point and the first center point on the upper surface of the Nth wafer W, do. The positions of the first points thus detected are transmitted to the
이어, 상기 프로빙 기구(300)를 상기 웨이퍼(W)의 상부로 상기 제4 이송부(310)를 통해 이송하여 상기 제1 지점들을 통해 상기 제N 번째 웨이퍼(W)를 프로빙함으로써 그 전기적인 특성을 검사한다(S300). 구체적으로, 상기 프로빙 기구(300)는 상기 프로버(340)를 상기 검색된 제1 지점들의 위치들로부터 설정된 위치를 근거로 상기 정렬된 제N 번째 웨이퍼(W)에 정확하게 컨택하여 검사할 수 있다. Then, the
이어, 상기 검사한 제N 번째 웨이퍼(W)를 상기 스테이지(100)로부터 외부로 상기 제5 이송부(14)를 통해 이송한다(400). 이때, 상기 제5 이송부(14)를 대신하여 상기 카트리지(10)와 연결된 상기 제1 이송부(12)가 상기 제 N번째 웨이퍼(W)를 이송할 수도 있다.Next, the inspected Nth wafer W is transferred from the
이어, 상기 N+M(M은 1이상의 자연수) 번째 웨이퍼(W), 즉 상기 제N 번째 웨이퍼(W)에 연속적으로 후속되는 웨이퍼(W)를 상기 카트리지(10)로부터 상기 제1 이송부(12)를 통해 상기 스테이지(100)에 놓는다(S500).Then, the wafer W is transferred from the
이어, 상기 검색 기구(200)를 상기 스테이지(100)에 놓여진 제N+M 번째 웨이퍼(W)의 상부로 상기 제2 이송부(210)를 통해 이송하여 상기 제N+M 번째 웨이퍼(W) 상면의 총 3개인 제2 지점들에서 상기 설정 패턴이 상기 검색 기구(200)에 의해 검색되도록 상기 제N+M 번째 웨이퍼(W)를 상기 스테이지(100)와 연결된 제3 이송부(110)를 통해 정렬시킨다(S600).Next, the
여기서, 상기 총 3개의 제2 지점들은 상기 제N+M 번째 웨이퍼(W) 상면의 제2 중앙 지점과 상기 제2 중앙 지점을 기준으로 각각 서로 대칭인 제2 상하 지점들 중 어느 하나 및 제1 좌우 지점들 중 어느 하나로 설정된다. 이렇게 검색된 제2 지점들의 위치들은 상기 프로버(340)가 컨택되는 위치가 설정될 수 있도록 상기 프로빙 기구(300)에 전송된다. Here, the total of the three second points may be any one of the second upper and lower points symmetrical with respect to the second central point on the upper surface of the (N + M) th wafer W and the second central point, Left and right points. The positions of the second points thus detected are transmitted to the probing
이어, 상기 프로빙 기구(300)를 상기 웨이퍼(W)의 상부로 상기 제4 이송부(310)를 통해 이송하여 상기 제2 지점들을 통하여 상기 제N+M 번째 웨이퍼(W)를 프로빙함으로써 그 전기적인 특성을 검사한다(S700).Then, the probing
이때, 상기 프로빙 기구(300)는 상기 제N+M 번째 웨이퍼(W)의 상면 중 상기 제1 지점들과 비교하여 상기 검색에서 제외된 나머지 2개의 제3 지점들의 위치들을 상기 제2 지점들을 기준으로 상기 제1 지점들의 위치들을 근거로 산출한다. At this time, the probing
이에, 상기 프로빙 기구(300)는 상기 프로버(340)를 상기 검색된 제2 지점들과 상기 산출된 제3 지점들의 위치들로부터 설정된 위치를 근거로 상기 정렬된 제N+M 번째 웨이퍼(W)에 정확하게 컨택하여 검사할 수 있다. The probing
이와 같이, 상기 제N 번째 웨이퍼(W)에 대해서는 우선 그 상면의 상기 제1 중앙 지점과 상기 제1 중앙 지점을 기준으로 각각 서로 대칭인 상기 제1 상하 지점들과 제1 좌우 지점들인 총 5개의 제1 지점들에서 상기 설정 패턴이 검색되도록 정렬하고, 상기 제N 번째 웨이퍼(W)에 연속적으로 후속되는 제N+M 번째 웨이퍼(W)에 대해서는 그 상면의 상기 제2 중앙 지점과 상기 제2 중앙 지점을 기준으로 각각 서로 대칭인 상기 제2 상하 지점들 중 어느 하나 및 상기 제2 좌우 지점들 중 어느 하나인 총 3개의 제2 지점들에서 상기 설정 패턴이 검색되도록 정렬하면서 상기 제N 번째 웨이퍼(W)와 상기 제N+M 번째 웨이퍼(W)를 프로빙함으로써, 배경 기술에서보다 짧은 시간에 프로빙 공정을 수행할 수 있다. 이로써, 상기 프로빙 공정의 시간 단축을 통해 다수 웨이퍼(W)들의 전기적인 특성을 검사하는 공정을 효율적으로 수행할 수 있다. As described above, the N-th wafer W is first subjected to the first and second upper and lower points symmetrical with respect to the first central point and the first central point on the upper surface thereof, (N + M) wafers (W) successively following the Nth wafer (W) are arranged such that the second center point of the upper surface and the second center point of the second The first and second left and right points are symmetrical with respect to a center point of the first and second left and right points, (W) and the (N + M) -th wafer (W), the probing process can be performed in a shorter time than in the background art. Thus, it is possible to efficiently perform the process of checking the electrical characteristics of the multiple wafers W by shortening the time of the probing process.
한편, 상기 제N 번째 웨이퍼(W)의 제1 상하 지점들 및 제1 좌우 지점들과 상기 제N+M 번째 웨이퍼(W)의 제2 상하 지점들 및 제2 좌우 지점들 각각은 해당 웨이퍼(W)의 에지로 설정될 경우 상기 설정 패턴을 검색하기 어려우므로 바람직하지 않고, 상기 제1 중앙 지점 또는 상기 제2 중앙 지점과 너무 인접하게 설정될 경우 해당 웨이퍼(W)의 크기를 판단하기 어려움이 있으므로 바람직하지 않다. On the other hand, the first upper and lower points and the first left and right points of the Nth wafer W and the second upper and lower points and the second right and left points of the (N + M) W, it is difficult to detect the setting pattern, and when it is set too close to the first center point or the second center point, it is difficult to determine the size of the wafer W Therefore, it is not preferable.
따라서, 상기 제1 및 제2 상하 지점들과 상기 제1 및 제2 좌우 지점들 각각은 상기 제1 중앙 지점 또는 상기 제2 중앙 지점으로부터 그 에지들 보다 약 0.7 내지 0.9배 가까운 위치로 설정되는 것이 바람직하다. Thus, the first and second upper and lower points and the first and second right and left points are each set at a position about 0.7 to 0.9 times closer than their edges from the first center point or the second center point desirable.
이하, 도 2에서 설명한 상기 제N 번째 웨이퍼(W)에 다양한 실시예들에 대해서 도 3 내지 도 5를 추가적으로 참조하여 보다 상세하게 설명하고자 한다. Hereinafter, the N-th wafer W illustrated in FIG. 2 will be described in more detail with reference to FIGS. 3 to 5 with respect to various embodiments.
도 3 내지 도 5는 도 2의 순서도에 의해서 연속적으로 프로빙되는 웨이퍼들을 정렬하는 방법의 실시예들을 나타낸 도면이다. FIGS. 3-5 illustrate embodiments of a method for aligning sequentially probed wafers by the flow diagram of FIG. 2. FIG.
도 3을 참조하면, 상기 총 5개인 제1 지점들의 위치들을 검색하는 제N 번째 웨이퍼(W)는 동일한 로트(lot) 번호를 사용하는 동일 품목에 대하여 첫 번째 웨이퍼(W)로 정의될 수 있다. Referring to FIG. 3, the N-th wafer W for searching the positions of the first five points may be defined as the first wafer W for the same item using the same lot number .
구체적으로, 한 로트(lot) 번호로 제조되는 다수 웨이퍼(W)들을 대상으로 프로빙 공정을 수행하고자 할 때 그 첫 번째 웨이퍼(W) 대해서만 상기 총 5개인 제1 지점들에서 검색하고, 그 연속적으로 후속되는 나머지 웨이퍼(W)들에 대해서는 상기 제N+M 번째 웨이퍼(W)와 같이 상기 총 3개인 제2 지점들의 위치들만 검색하여 이에 소모되는 공정 시간을 단축시킬 수 있다. Specifically, when performing a probing process on a plurality of wafers W manufactured with a lot number, only the first wafers W are searched at the first five points in total, It is possible to search only the positions of the second three points, such as the (N + M) th wafer W, for the subsequent remaining wafers W, thereby shortening the processing time consumed therein.
이때, 상기 제1 지점들의 위치들을 검색하는 순서는 도 3에서와 같이, 통상 상기 제1 중앙 지점을 우선으로 한 다음, 상기 제1 상부 지점으로부터 시계 반대 방향을 따라 순차적으로 돌면서 수행할 수 있다. 이러한 검색 순서는 하나의 실시예에 불과하므로, 이 순서는 다른 여러 방식으로 변경할 수 있다.In this case, as shown in FIG. 3, the order of searching for the positions of the first points may be carried out while sequentially turning the first center point from the first upper point along the counterclockwise direction. Since this search order is only one example, this order can be changed in many other ways.
도 4를 참조하면, 상기 총 5개인 제1 지점들의 위치들을 검색하는 제N 번째 웨이퍼(W)는 동일 조건으로 상기 프로빙 공정을 수행하는 웨이퍼(W)들 중 첫 번째 웨이퍼(W)로 정의될 수 있다. Referring to FIG. 4, the N-th wafer W for searching the positions of the first five points is defined as the first wafer W among the wafers W performing the probing process under the same condition .
구체적으로, 그 품목이 도 3에서와 같이 동일하더라도 상기 프로빙 공정을 수행하기 위한 공정 조건이 일부 또는 전체가 변경될 때 가장 먼저 상기 스테이지(100)에 놓여지는 첫 번째 웨이퍼(W)에 대해서만 상기 총 5개인 제1 지점들에서 검색하고, 그 연속적으로 후속되는 나머지 웨이퍼(W)들에 대해서는 상기 제N+M 번째 웨이퍼(W)와 같이 상기 총 3개인 제2 지점들의 위치들만 검색하여 이에 소모되는 공정 시간을 단축시킬 수 있다.Specifically, even if the item is the same as in FIG. 3, only the first wafer W placed first in the
도 5를 참조하면, 다수 웨이퍼(W)들을 대상으로 상기 프로빙 공정을 연속적으로 수행할 때, 상기 총 5개인 제1 지점들의 위치들을 검색하는 제N 번째 웨이퍼(W)는 상기 웨이퍼(W)들을 일정 개수마다 첫 번째 웨이퍼(W)로 정의될 수 있다.Referring to FIG. 5, when the probing process is continuously performed on the plurality of wafers W, an Nth wafer W that searches for the positions of the first five points in total is used to detect the positions of the wafers W And may be defined as the first wafer (W) for every predetermined number.
예를 들면, 상기 N이 1이고, 상기 M이 임의의 자연수 K인 경우, 상기 N 번째 웨이퍼 즉 상기 일정 개수마다 첫 번째 웨이퍼는 도 3 및 도 4에서와 같이 품목과 조건에 상관없이 도 5에 도시된 바와 같이 nK+1(n은 0 또는 1 이상의 자연수) 번째 웨이퍼일 수 있다.For example, if the N is 1 and the M is an arbitrary natural number K, the Nth wafer, that is, the first wafer for each certain number of times, as shown in FIGS. 3 and 4, As shown, nK + 1 (n is 0 or a natural number of 1 or more) wafers may be used.
즉, 다수 웨이퍼(W)들을 대상으로 프로빙 공정을 수행할 때, 일정 개수마다 상기 스테이지(100)에 놓여지는 웨이퍼(W)에 대해서만 상기 총 5개인 제1 지점들에서 검색하고, 그 나머지 웨이퍼(W)들에 대해서는 상기 제N+M 번째 웨이퍼(W)와 같이 상기 총 3개인 제2 지점들의 위치들만 검색하여 이에 소모되는 공정 시간을 단축시킬 수 있다.That is, when performing a probing process on a plurality of wafers W, only a predetermined number of the wafers W placed on the
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. While the present invention has been described in connection with what is presently considered to be practical and exemplary embodiments, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims.
W : 웨이퍼 10 : 카트리지
12 : 제1 이송부 100 : 스테이지
110 : 제3 이송부 200 : 검색 기구
210 : 제2 이송부 300 : 프로빙 기구
310 : 제4 이송부 320 : 프로브 헤드
330 : 프로브 카드 340 : 프로버
1000 : 웨이퍼 프로빙 장치W: wafer 10: cartridge
12: first conveyance part 100: stage
110: Third transfer part 200: Search device
210: second transfer part 300: probing mechanism
310: fourth transfer part 320: probe head
330: Probe card 340: Prober
1000: Wafer probing device
Claims (6)
상기 스테이지에 놓여진 제N 번째 웨이퍼 상면의 제1 중앙 지점과 상기 제1 중앙 지점을 기준으로 각각 서로 대칭인 제1 상하 지점들 및 제1 좌우 지점들인 총 5개의 제1 지점들에서 설정 패턴이 검색되도록 상기 스테이지를 통해 상기 제N 번째 웨이퍼를 x축 및 y축으로 정렬시키는 단계;
상기 정렬된 제N 번째 웨이퍼를 상기 제1 지점들에서의 위치들을 통해 프로빙하는 단계;
상기 프로빙한 제N 번째 웨이퍼를 상기 스테이지로부터 외부로 이송하는 단계;
상기 스테이지에 상기 제N 번째 웨이퍼에 연속적으로 후속되는 제N+M(M은 1이상의 자연수) 번째 웨이퍼를 놓는 단계;
상기 스테이지에 놓여진 제N+M 번째 웨이퍼 상면의 제2 중앙 지점과 상기 제2 중앙 지점을 기준으로 각각 서로 대칭인 제2 상하 지점들 중 어느 하나 및 제2 좌우 지점들 중 어느 하나인 총 3개의 제2 지점들에서 상기 설정 패턴이 검색되도록 상기 스테이지를 통해 상기 제N+M 번째 웨이퍼를 x축 및 y축으로 정렬시키는 단계; 및
상기 정렬된 제N+M 번째 웨이퍼를 상기 제2 지점들에서의 위치들을 통해 프로빙하는 단계를 포함하는 웨이퍼 프로빙 방법.Placing an Nth (N is a natural number of 1 or more) wafers on a stage;
The set pattern is detected at a total of five first points, which are first upper and lower points and first left and right points symmetrical to each other with respect to a first central point of the Nth wafer placed on the stage and the first center point, Aligning the Nth wafer on the x and y axes through the stage;
Probing the aligned Nth wafer through locations at the first points;
Transferring the probed N-th wafer from the stage to the outside;
Placing an N + M (M is an integer of 1 or more) wafers successively following the Nth wafer on the stage;
And a third center point of the (N + M) -th wafer placed on the stage and a second center point located on the stage, Aligning the (N + M) th wafer with the x and y axes through the stage so that the setting pattern is retrieved at second points; And
And probing the aligned N + Mth wafers through locations at the second points.
The method of claim 1, wherein each of the first and second upper and lower points and the first and second right and left points are located at a position 0.7 to 0.9 times closer than their respective edges from the first center point or the second center point Wherein the wafer is probed by the probe.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100065668A KR101602508B1 (en) | 2010-07-08 | 2010-07-08 | Method for probing a wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100065668A KR101602508B1 (en) | 2010-07-08 | 2010-07-08 | Method for probing a wafer |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20120005097A KR20120005097A (en) | 2012-01-16 |
KR101602508B1 true KR101602508B1 (en) | 2016-03-10 |
Family
ID=45611339
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020100065668A KR101602508B1 (en) | 2010-07-08 | 2010-07-08 | Method for probing a wafer |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101602508B1 (en) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100272250B1 (en) * | 1997-04-15 | 2000-11-15 | 윤종용 | System and method for carrying wafer in semiconductor manufacturing equipment |
KR100262654B1 (en) * | 1998-02-25 | 2000-09-01 | 이건환 | Wafer probing equipment and method for the same |
KR100824617B1 (en) * | 2001-12-26 | 2008-04-24 | 동부일렉트로닉스 주식회사 | Method for aligning a wafer |
-
2010
- 2010-07-08 KR KR1020100065668A patent/KR101602508B1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR20120005097A (en) | 2012-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8806400B1 (en) | System and method of testing through-silicon vias of a semiconductor die | |
CN104704379B (en) | Methods of testing a semiconductor structure | |
KR20150082576A (en) | Method and system for mixed mode wafer inspection | |
JP2017534872A (en) | Assembly of equipment for probe card inspection | |
JP2005333128A (en) | Probe pad, substrate having semiconductor device, method of testing semiconductor device and tester for testing semiconductor device | |
KR101798440B1 (en) | An apparatus for testing a semiconductor device and a method of testing a semiconductor device | |
US7719301B2 (en) | Testing method of semiconductor integrated circuit and information recording medium | |
WO2012128760A1 (en) | System and method for electronic testing of partially processed devices | |
TWM638544U (en) | Wafer probing path generation device | |
US7659735B2 (en) | Probe card capable of multi-probing | |
KR102128470B1 (en) | Probe card inspection apparatus | |
KR102202074B1 (en) | System and method for testing a wafer using probe card | |
KR101602508B1 (en) | Method for probing a wafer | |
CN101872002A (en) | Probe detection device and method thereof | |
JP2010182932A (en) | Semiconductor device, and method for analyzing defect of semiconductor device | |
US20220383473A1 (en) | Method and system for diagnosing a semiconductor wafer | |
CN102023236A (en) | Test structure and test method | |
JP2009081243A (en) | Method of manufacturing semiconductor device | |
CN113224034B (en) | Wafer and photomask | |
KR20130071082A (en) | Method of setting a wafer test | |
KR101442397B1 (en) | Method and apparatus for aligning probe card and wafer | |
KR100881848B1 (en) | TEG pattern and Method for testing Semiconductor device using the same | |
KR101227813B1 (en) | Method for probing chips of wafer | |
US11631620B2 (en) | Semiconductor device and method of testing a semiconductor device | |
KR20080096233A (en) | Method of failure analysis on defective semiconductor device and failure analysis system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20190227 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20200227 Year of fee payment: 5 |