KR101597637B1 - Ｆｐｇａ 이미지 다운로드시 네트워크 부하를 경감하기 위한 압축 방법 - Google Patents
Ｆｐｇａ 이미지 다운로드시 네트워크 부하를 경감하기 위한 압축 방법 Download PDFInfo
- Publication number
- KR101597637B1 KR101597637B1 KR1020130104806A KR20130104806A KR101597637B1 KR 101597637 B1 KR101597637 B1 KR 101597637B1 KR 1020130104806 A KR1020130104806 A KR 1020130104806A KR 20130104806 A KR20130104806 A KR 20130104806A KR 101597637 B1 KR101597637 B1 KR 101597637B1
- Authority
- KR
- South Korea
- Prior art keywords
- value
- zero
- fpga image
- compressor
- bit
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T9/00—Image coding
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Stored Programmes (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Microcomputers (AREA)
Abstract
본 발명은 FPGA 이미지 다운로드시 네트워크 부하를 경감하기 위한 압축 방법에 관한 것으로서, Zero+8 압축기가 8bit의 FPGA 이미지 데이터를 입력받는 (a) 단계; Zero+8 압축기가 8bit의 FPGA 이미지 데이터 값을 10진수로 변환하는 (b) 단계; (b) 단계의 판단결과, 10진수로 변환된 값이, '0 값', '2의 제곱 값', 또는 '0 값과 2의 제곱 값 외의 값' 중에 어느 값인지 판단하는 (c) 단계; (c) 단계의 판단결과, 10진수로 변환된 값이, '0 값'인 경우, Zero+8 압축기가 1bit의 '0'을 기록하는 (d) 단계; Zero+8 압축기가 다음 8bit의 FPGA 이미지 데이터를 읽는 (e) 단계; Zero+8 압축기가 읽을 값이 있는지 여부를 판단하는 (f) 단계; 및 (f) 단계의 판단결과, 읽을 값이 없는 경우 프로세스를 종료하고, 읽을 값이 있는 경우 (c) 단계로 절차를 이행하는 (g) 단계;를 포함한다.
상기와 같은 본 발명에 따르면, Byte 단위의 데이터를 바로 압축 및 해제할 수 있어 메모리 사용량이 적은 Zero+8압축 알고리즘을 통해 압축을 수행하되, FPGA 이미지 데이터를 Bit 단위로 압축 및 해제함으로써, 압축 및 해제 시 소요되는 시간 최소화를 통해 실시간 압축 및 해제가 가능하고, 저가의 CPU에서도 효율적인 운용이 가능하며, NMS 관리망이 저속인 상태에서도 효율적으로 FPGA 이미지 데이터를 업데이트를 제공하는 효과가 있다.
상기와 같은 본 발명에 따르면, Byte 단위의 데이터를 바로 압축 및 해제할 수 있어 메모리 사용량이 적은 Zero+8압축 알고리즘을 통해 압축을 수행하되, FPGA 이미지 데이터를 Bit 단위로 압축 및 해제함으로써, 압축 및 해제 시 소요되는 시간 최소화를 통해 실시간 압축 및 해제가 가능하고, 저가의 CPU에서도 효율적인 운용이 가능하며, NMS 관리망이 저속인 상태에서도 효율적으로 FPGA 이미지 데이터를 업데이트를 제공하는 효과가 있다.
Description
본 발명은 FPGA 이미지 다운로드시 네트워크 부하를 경감하기 위한 압축 방법에 관한 것으로 더욱 상세하게는, FPGA를 적용하고 있는 모든 시스템에서, 업데이트 비용을 절감하고, 압축과 해제 시 소요되는 시간을 최소화하며, NMS(Network Management System) 관리망이 저속인 상태에서도 효율적으로 FPGA 이미지(프로그램) 데이터의 업데이트를 가능하게 하는 기술에 관한 것이다.
FPGA(Field Programmable Gate Array)는 잘 알려진 바와 같이, 사용자 요구에 맞게 프로그래밍하여 사용할 수 있는 일종의 주문형 반도체(ASIC)이다. 그 주된 동작 특성을 살펴보면 FPGA는 소위, 휘발성 메모리와 같은 것으로서 전원이 꺼지면 구성되어 있던 하드웨어정보가 사라지고, 전원이 켜지면 사용자가 다시 하드웨어정보를 재구성하는 것이다. 여기서, 기존에 FPGA를 구성하는 방식에는 JTAG (Joint Test Action Group) 포트와 ROM이 이용된다.
근래에 이동 단말이 다른 이동 단말들 또는 유선 네트워크에 연결된 유선 단말기들과의 통신 수행을 가능하게 하는 다양한 무선 액세스 기술이 제안되었고, 대한민국 공개특허 제2011-0030474호(베이스 트랜스시버 시스템들에서의 베이스밴드 신호들의 압축)와, 대한민국 공개특허 제2005-0063825호(기지국 관리기의다중 FPGA 코드 원격 갱신장치 및 방법)외에 다수의 선행특허가 개시된바 있다.
전술한 선행특허에는, FPGA(Field Programmable Gate Array)로 구현되는 압축 서브시스템에서 데이터를 압축하고, FPGA 갱신 데이터를 압축 해제하며, FPGA를 이용한 JPEG2000 영상을 압축 및 복원하는 기술이 개시되어 있다.
도 1은 일반적인 시스템의 네트워크 구성 상태를 도시한 도면이다. 도 1에 도시된 바와 같이, 각 노드의 시스템 관리를 위한 NMS 인터페이스가 구성되어 있고, 각 노드는 FPGA를 포함하고 있으며, 필요에 의해 FPGA 이미지 데이터를 다운로드할 수 있다.
그러나, FPGA 이미지 데이터 다운로드시 NMS 인터페이스가 저속인 경우, 다운로드 시간이 늘어나는 문제점이 있다. 다운로드 시간을 줄이기 위해서 압축 알고리즘을 적용할 수 있으나, 일반적인 압축 알고리즘의 경우 압축해제를 위해서 일정 크기의 블록단위 데이터를 입력받아야 만이 압축을 해제할 수 있다.
그러나, 메모리가 적은 저가의 CPU에서 이러한 문제는 압축을 해제하기 위한 시간과 메모리 부족을 초래하는 문제점이 있다.
본 발명의 목적은, Byte 단위의 데이터를 바로 압축 및 해제할 수 있어 메모리 사용량이 적은 Zero+8압축 알고리즘을 통해 압축을 수행하되, FPGA 이미지 데이터를 Bit 단위로 압축 및 해제함으로써, 압축 및 해제 시 소요되는 시간 최소화를 통해 실시간 압축 및 해제가 가능하고, 저가의 CPU에서도 효율적인 운용이 가능하며, NMS 관리망이 저속인 상태에서도 효율적으로 FPGA 이미지 데이터를 업데이트를 제공하는데 그 목적이 있다.
이러한 기술적 과제를 달성하기 위한 본 발명의 FPGA 이미지 다운로드시 네트워크 부하를 경감하기 위한 압축 방법은, Zero+8 압축기가 8bit의 FPGA 이미지 데이터를 입력받는 (a) 단계; Zero+8 압축기가 8bit의 FPGA 이미지 데이터 값을 10진수로 변환하는 (b) 단계; (b) 단계의 판단결과, 10진수로 변환된 값이, '0 값', '2의 제곱 값', 또는 '0 값과 2의 제곱 값 외의 값' 중에 어느 값인지 판단하는 (c) 단계; (c) 단계의 판단결과, 10진수로 변환된 값이, '0 값'인 경우, Zero+8 압축기가 1bit의 '0'을 기록하는 (d) 단계; Zero+8 압축기가 다음 8bit의 FPGA 이미지 데이터를 읽는 (e) 단계; Zero+8 압축기가 읽을 값이 있는지 여부를 판단하는 (f) 단계; 및 (f) 단계의 판단결과, 읽을 값이 없는 경우 프로세스를 종료하고, 읽을 값이 있는 경우 (c) 단계로 절차를 이행하는 (g) 단계;를 포함한다.
상기와 같은 본 발명에 따르면, Byte 단위의 데이터를 바로 압축 및 해제할 수 있어 메모리 사용량이 적은 Zero+8압축 알고리즘을 통해 압축을 수행하되, FPGA 이미지 데이터를 Bit 단위로 압축 및 해제함으로써, 압축 및 해제 시 소요되는 시간 최소화를 통해 실시간 압축 및 해제가 가능하고, 저가의 CPU에서도 효율적인 운용이 가능하며, NMS 관리망이 저속인 상태에서도 효율적으로 FPGA 이미지 데이터를 업데이트를 제공하는 효과가 있다.
도 1은 FPGA와 Flash 장치가 하나씩 구성된 종래의 플랫폼 구조를 도시한 도면.
도 2는 본 발명에 따른 FPGA 이미지 다운로드시 네트워크 부하를 경감하기 위한 압축 방법의 Zero+8 압축기와 Zero+8 해제기를 도시한 구성도.
도 3은 본 발명에 따른 FPGA 이미지 다운로드시 네트워크 부하를 경감하기 위한 압축 방법의 FPGA 이미지 데이터의 구성을 도시한 도면.
도 4는 본 발명에 따른 FPGA 이미지 다운로드시 네트워크 부하를 경감하기 위한 압축 방법을 도시한 순서도.
도 5는 본 발명에 따른 FPGA 이미지 다운로드시 네트워크 부하를 경감하기 위한 압축 방법의 제S70단계 이후과정을 도시한 순서도.
도 2는 본 발명에 따른 FPGA 이미지 다운로드시 네트워크 부하를 경감하기 위한 압축 방법의 Zero+8 압축기와 Zero+8 해제기를 도시한 구성도.
도 3은 본 발명에 따른 FPGA 이미지 다운로드시 네트워크 부하를 경감하기 위한 압축 방법의 FPGA 이미지 데이터의 구성을 도시한 도면.
도 4는 본 발명에 따른 FPGA 이미지 다운로드시 네트워크 부하를 경감하기 위한 압축 방법을 도시한 순서도.
도 5는 본 발명에 따른 FPGA 이미지 다운로드시 네트워크 부하를 경감하기 위한 압축 방법의 제S70단계 이후과정을 도시한 순서도.
본 발명의 구체적인 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야 할 것이다. 또한, 본 발명에 관련된 공지 기능 및 그 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는, 그 구체적인 설명을 생략하였음에 유의해야 할 것이다.
도 2에 도시된 바와 같이 본 발명에 따른 Zero+8 압축기는, 제1 저장소로부터 수신한 Byte Steam Data를 압축하여 Bit Steam Data를 제2 저장소로 전송하고, Zero+8 해제기는 제2 저장소로부터 수신한 Bit Steam Data를 해제하여 Byte Steam Data를 제3 저장소로 전송하도록 구성된다.
이러한, Zero+8 압축기와 Zero+8 해제기에 의하면, FPGA의 이미지 데이터에 적용이 가능하다.
도 3에 도시된 바와 같이, FPGA 이미지 데이터의 구성은 '0'과, '2'의 배수 데이터가 주를 이루고 있는데, 이를 이용하여 Bit 단위의 데이터 압축이 가능하다.
이하, 도 4를 참조하여 본 발명에 따른 FPGA 이미지 다운로드시 네트워크 부하를 경감하기 위한 압축 방법에 대해 살피면 아래와 같다.
먼저, Zero+8 압축기가 8bit의 FPGA 이미지 데이터를 입력받는다(S10).
이어서, Zero+8 압축기가 8bit의 FPGA 이미지 데이터 값을 10진수로 변환한다(S20).
뒤이어, 10진수로 변환된 값이, '0 값', '2의 제곱 값', 또는 '0 값과 2의 제곱 값 외의 값' 중에 어느 값인지 판단한다(S30).
제S30단계의 판단결과, 10진수로 변환된 값이, '0 값'인 경우, Zero+8 압축기가 1bit의 '0'을 기록한다(S40).
이어서, Zero+8 압축기가 다음 8bit의 FPGA 이미지 데이터를 읽는다(S50).
그리고, Zero+8 압축기가 읽을 값이 있는지 여부를 판단한다(S60).
제S60단계의 판단결과, 읽을 값이 없는 경우 프로세스를 종료하고, 읽을 값이 있는 경우 제S30단계로 절차를 이행한다(S70).
한편, 제S30단계의 판단결과, 10진수로 변환된 값이, '2의 제곱 값'인 경우, Zero+8 압축기가 2bit의 '10'을 기록한다(S80).
이어서, Zero+8 압축기가 2의 제곱 승 값을 3bit 바이너리로 변환하여 기록하고, 제S60단계로 절차를 이행한다(S90).
그리고, 제S30단계의 판단결과, 10진수로 변환된 값이, '0 값과 2의 제곱 값 외의 값'인 경우, Zero+8 압축기가 2bit의 '11'을 기록한다(S100).
이어서, Zero+8 압축기가 읽은 8bit의 값을 기록하고, 제S60단계로 절차를 이행한다(S110).
전술한 바와 같이, Zero+8 압축기가 압축할 데이터가 없을 때까지 해당하는 bit 값으로 매핑을 수행한다.
이하, 도 5를 참조하여 본 발명에 따른 FPGA 이미지 다운로드시 네트워크 부하를 경감하기 위한 압축 방법의 제S70단계 이후과정에 대해 살피면 아래와 같다.
제S70단계 이후, Zero+8 해제기가 1bit의 FPGA 이미지 데이터를 읽는다(S210).
이어서, Zero+8 해제기가 FPGA 이미지 데이터에 포함된 값이 '0 값' 또는 '1 값'인지 여부를 판단한다(S220).
제S220단계의 판단결과, FPGA 이미지 데이터에 포함된 값이 '0 값'인 경우, Zero+8 해제기가 8bit의 '00000000'을 기록한다(S230).
이어서, Zero+8 해제기가 읽을 값이 있는지 여부를 판단한다(S240).
제S240단계의 판단결과, 읽을 값이 없는 경우 Zero+8 해제기가 프로세스를 종료하고, 읽을 값이 있는 경우 제S210단계로 절차를 이행한다(S250).
한편, 제S220단계의 판단결과, FPGA 이미지 데이터에 포함된 값이 '1 값'인 경우, Zero+8 해제기가 1bit의 데이터를 읽는다(S260).
이어서, Zero+8 해제기가 읽은 값이 '0 값' 또는 '1 값'인지 여부를 판단한다(S270).
제S270단계의 판단결과, Zero+8 해제기가 읽은 값이 '1 값'인 경우, 8bit의 FPGA 이미지 데이터 값을 읽어 기록하고, 제S240단계로 절차를 이행한다(S280).
그리고, 제S270단계의 판단결과, Zero+8 해제기가 읽은 값이 '0 값'인 경우, 3bit의 데이터를 읽는다(S290).
이어서, Zero+8 해제기가 읽은 3bite의 데이터 값을 10진수로 변환하여 2의 제곱으로 변환한 값을 8bit 값으로 기록하고, 제S240단계로 절차를 이행한다(S300).
전술한 바와 같이, Zero+8 해제기가 약속된 bit 맵핑 규칙에 따라 bit 데이터를 Byte 데이터로 복원한다.
이상으로 본 발명의 기술적 사상을 예시하기 위한 바람직한 실시예와 관련하여 설명하고 도시하였지만, 본 발명은 이와 같이 도시되고 설명된 그대로의 구성 및 작용에만 국한되는 것이 아니며, 기술적 사상의 범주를 일탈함이 없이 본 발명에 대해 다수의 변경 및 수정이 가능함을 당업자들은 잘 이해할 수 있을 것이다. 따라서 그러한 모든 적절한 변경 및 수정과 균등 물들도 본 발명의 범위에 속하는 것으로 간주되어야 할 것이다.
Claims (6)
- FPGA 이미지 다운로드시 네트워크 부하를 경감하기 위한 압축 방법에 있어서,
(a) Zero+8 압축기가 8bit의 FPGA 이미지 데이터를 입력받는 단계;
(b) Zero+8 압축기가 8bit의 FPGA 이미지 데이터 값을 10진수로 변환하는 단계;
(c) 상기 (b) 단계의 판단결과, 10진수로 변환된 값이, '0 값', '2의 제곱 값', 또는 '0 값과 2의 제곱 값 외의 값' 중에 어느 값인지 판단하는 단계;
(d) 상기 (c) 단계의 판단결과, 10진수로 변환된 값이, '0 값'인 경우, Zero+8 압축기가 1bit의 '0'을 기록하는 단계;
(e) Zero+8 압축기가 다음 8bit의 FPGA 이미지 데이터를 읽는 단계;
(f) Zero+8 압축기가 읽을 값이 있는지 여부를 판단하는 단계; 및
(g) 상기 (f) 단계의 판단결과, 읽을 값이 없는 경우 프로세스를 종료하고, 읽을 값이 있는 경우 상기 (c) 단계로 절차를 이행하는 단계;를 포함하는 것을 특징으로 하는 FPGA 이미지 다운로드시 네트워크 부하를 경감하기 위한 압축 방법. - 제1항에 있어서,
상기 (c) 단계의 판단결과,
(h) 10진수로 변환된 값이, '2의 제곱 값'인 경우, Zero+8 압축기가 2bit의 '10'을 기록하는 단계; 및
(i) Zero+8 압축기가 2의 제곱 승 값을 3bit 바이너리로 변환하여 기록하고, 상기 (f) 단계로 절차를 이행하는 단계;를 포함하는 것을 특징으로 하는 FPGA 이미지 다운로드시 네트워크 부하를 경감하기 위한 압축 방법. - 제1항에 있어서,
상기 (c) 단계의 판단결과,
(j) 10진수로 변환된 값이, '0 값과 2의 제곱 값 외의 값'인 경우, Zero+8 압축기가 2bit의 '11'을 기록하는 단계; 및
(k) Zero+8 압축기가 읽은 8bit의 값을 기록하고, (f) 단계로 절차를 이행하는 단계;를 포함하는 것을 특징으로 하는 FPGA 이미지 다운로드시 네트워크 부하를 경감하기 위한 압축 방법. - 제1항에 있어서,
상기 (g) 단계 이후,
(l) Zero+8 해제기가 1bit의 FPGA 이미지 데이터를 읽는 단계;
(m) Zero+8 해제기가 FPGA 이미지 데이터에 포함된 값이 '0 값' 또는 '1 값'인지 여부를 판단하는 단계;
(n) 상기 (m) 단계의 판단결과, FPGA 이미지 데이터에 포함된 값이 '0 값'인 경우, Zero+8 해제기가 8bit의 '00000000'을 기록하는 단계;
(o) Zero+8 해제기가 읽을 값이 있는지 여부를 판단하는 단계; 및
(p) 상기 (o) 단계의 판단결과, 읽을 값이 없는 경우 Zero+8 해제기가 프로세스를 종료하고, 읽을 값이 있는 경우 상기 (l) 단계로 절차를 이행하는 단계;를 포함하는 것을 특징으로 하는 FPGA 이미지 다운로드시 네트워크 부하를 경감하기 위한 압축 방법. - 제4항에 있어서,
상기 (m) 단계의 판단결과,
(q) FPGA 이미지 데이터에 포함된 값이 '1 값'인 경우, Zero+8 해제기가 1bit의 데이터를 읽는 단계;
(r) Zero+8 해제기가 읽은 값이 '0 값' 또는 '1 값'인지 여부를 판단하는 단계; 및
(s) 상기 (r) 단계의 판단결과, Zero+8 해제기가 읽은 값이 '1 값'인 경우, 8bit의 FPGA 이미지 데이터 값을 읽어 기록하고, 상기 (o) 단계로 절차를 이행하는 단계;를 포함하는 것을 특징으로 하는 FPGA 이미지 다운로드시 네트워크 부하를 경감하기 위한 압축 방법. - 제5항에 있어서,
상기 (r) 단계의 판단결과,
(t) Zero+8 해제기가 읽은 값이 '0 값'인 경우, 3bit의 데이터를 읽는 단계; 및
(u) Zero+8 해제기가 읽은 3bite의 데이터 값을 10진수로 변환하여 2의 제곱으로 변환한 값을 8bit 값으로 기록하고, 상기 (o) 단계로 절차를 이행하는 단계;를 포함하는 것을 특징으로 하는 FPGA 이미지 다운로드시 네트워크 부하를 경감하기 위한 압축 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130104806A KR101597637B1 (ko) | 2013-09-02 | 2013-09-02 | Ｆｐｇａ 이미지 다운로드시 네트워크 부하를 경감하기 위한 압축 방법 |
| PCT/KR2014/007778 WO2015030426A1 (ko) | 2013-09-02 | 2014-08-21 | Ｆｐｇａ 이미지 다운로드시 네트워크 부하를 경감하기 위한 압축 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130104806A KR101597637B1 (ko) | 2013-09-02 | 2013-09-02 | Ｆｐｇａ 이미지 다운로드시 네트워크 부하를 경감하기 위한 압축 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150027392A KR20150027392A (ko) | 2015-03-12 |
| KR101597637B1 true KR101597637B1 (ko) | 2016-02-29 |
Family
ID=52586907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130104806A KR101597637B1 (ko) | 2013-09-02 | 2013-09-02 | Ｆｐｇａ 이미지 다운로드시 네트워크 부하를 경감하기 위한 압축 방법 |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR101597637B1 (ko) |
| WO (1) | WO2015030426A1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110413580B (zh) * | 2019-07-31 | 2021-10-29 | 中国科学院自动化研究所 | 针对fpga配置码流的压缩方法、系统、装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120082395A1 (en) | 2010-09-30 | 2012-04-05 | Microsoft Corporation | Entropy Coder for Image Compression |
| US20120229484A1 (en) | 2008-04-14 | 2012-09-13 | Mcgowan Scott James | Network hardware graphics adapter compression |
| EP2511787A1 (en) | 2003-05-23 | 2012-10-17 | Washington University | Data decompression and search using FPGA devices |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8566376B2 (en) * | 2010-07-30 | 2013-10-22 | Chevron U.S.A. Inc. | System and method for data compression using a field programmable gate array |
| KR101226544B1 (ko) * | 2011-04-25 | 2013-01-25 | 국방과학연구소 | Ｄｓｐ와 ｆｐｇａ를 이용한 ｊｐｅｇ2000 압축 설계 방법 및 장치 |
-
2013
- 2013-09-02 KR KR1020130104806A patent/KR101597637B1/ko active IP Right Grant
-
2014
- 2014-08-21 WO PCT/KR2014/007778 patent/WO2015030426A1/ko active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2511787A1 (en) | 2003-05-23 | 2012-10-17 | Washington University | Data decompression and search using FPGA devices |
| US20120229484A1 (en) | 2008-04-14 | 2012-09-13 | Mcgowan Scott James | Network hardware graphics adapter compression |
| US20120082395A1 (en) | 2010-09-30 | 2012-04-05 | Microsoft Corporation | Entropy Coder for Image Compression |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20150027392A (ko) | 2015-03-12 |
| WO2015030426A1 (ko) | 2015-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3451170B1 (en) | Vehicular electronic control device, program update method and server device | |
| US20130167133A1 (en) | Method, terminal and system for upgrading software version | |
| JP6222977B2 (ja) | 無線ユニット、ベースバンド処理ユニット、これらを含む基地局システム、およびこのシステム内で信号データを処理するための方法（無線ユニット、ベースバンド処理ユニット、および基地局システム） | |
| US10817460B2 (en) | RDMA data sending and receiving methods, electronic device, and readable storage medium | |
| CN112165331A (zh) | 数据压缩方法及其装置、数据解压方法及其装置、存储介质及电子设备 | |
| US20170078916A1 (en) | Data processing method and apparatus | |
| KR101870594B1 (ko) | 스펙트럼의 피크 위치의 코딩 및 디코딩 | |
| KR102395669B1 (ko) | 오류 벡터 크기 계산을 기반으로 한 데이터 압축 및 복원 장치와 그 방법 | |
| US11070618B2 (en) | Techniques for updating files | |
| CN105138333A (zh) | 基于安卓系统的apk文件压缩的方法及系统 | |
| US9362948B2 (en) | System, method, and computer program product for saving and restoring a compression/decompression state | |
| CN106325896B (zh) | 安装包的共享函数库文件处理方法及装置 | |
| CN110413580B (zh) | 针对fpga配置码流的压缩方法、系统、装置 | |
| CN112335203B (zh) | 处理局域网诊断数据 | |
| KR101597637B1 (ko) | Ｆｐｇａ 이미지 다운로드시 네트워크 부하를 경감하기 위한 압축 방법 | |
| CN105573775B (zh) | Fpga配置文件加载方法和解码器 | |
| KR100720274B1 (ko) | 임베디드 시스템의 펌웨어 업데이트 방법 | |
| KR102389035B1 (ko) | 압축 데이터 송수신 방법 및 이를 위한 장치 | |
| CN105574053B (zh) | Fpga配置文件的压缩方法和装置 | |
| CN103906007A (zh) | 一种彩信转发方法及装置 | |
| US11108405B2 (en) | Devices and methods for compression and decompression | |
| US9560364B2 (en) | Encoding image data with quantizing and inverse-quantizing pixel values | |
| JP2954202B1 (ja) | 移動体通信基地局システムでのプログラムの転送方式及び転送格納方式 | |
| CN107680607B (zh) | 一种信号压缩方法、信号解压方法及其装置 | |
| CN117527712A (zh) | 基于Zigbee的数据操作方法、设备及介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20190219 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20200219 Year of fee payment: 5 |