KR101589840B1 - 십진 부동 소수점 형식으로부터 존 형식으로 변환하기 - Google Patents

십진 부동 소수점 형식으로부터 존 형식으로 변환하기 Download PDF

Info

Publication number
KR101589840B1
KR101589840B1 KR1020147006930A KR20147006930A KR101589840B1 KR 101589840 B1 KR101589840 B1 KR 101589840B1 KR 1020147006930 A KR1020147006930 A KR 1020147006930A KR 20147006930 A KR20147006930 A KR 20147006930A KR 101589840 B1 KR101589840 B1 KR 101589840B1
Authority
KR
South Korea
Prior art keywords
field
operand
format
sign
instruction
Prior art date
Application number
KR1020147006930A
Other languages
English (en)
Other versions
KR20140098051A (ko
Inventor
스티븐 카를로
에릭 마크 슈워츠
티모시 슬레겔
찰스 주니어 게이니
마르셀 미트란
레이드 코플랜드
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR20140098051A publication Critical patent/KR20140098051A/ko
Application granted granted Critical
Publication of KR101589840B1 publication Critical patent/KR101589840B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/483—Computations with numbers represented by a non-linear combination of denominational numbers, e.g. rational numbers, logarithmic number system or floating-point numbers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/3001—Arithmetic instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30025—Format conversion instructions, e.g. Floating-Point to Integer, decimal conversion
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

본 명세서 내에서 긴 존 형식으로부터 변환 명령(CDZT)과 확장 존 형식으로부터 변환 명령(CXZT)으로 언급되는 기계어 명령들이 제공되며, 이들은 메모리로부터 EBCDIC 또는 ASCII 데이터를 판독하고, 그것을 적절한 10진 부동 소수점 형식으로 변환하고, 그것을 목표 부동 소수점 레지스터 또는 부동 소수점 레지스터 쌍에 기록한다. 또한, 본 명세서 내에서 긴 존 형식으로 변환 명령(CZDT)과 확장 존 형식으로 변환 명령(CZXT)으로 불리는 기계어 명령들이 제공되며, 이들은 소스 부동 소수점 레지스터 또는 부동 소수점 레지스터 쌍에 있는 10진 부동 소수점(DFP) 오퍼랜드를 EBCDIC 또는 ASCII 데이터로 변환하고 그것을 목표 메모리 위치에 저장한다.

Description

십진 부동 소수점 형식으로부터 존 형식으로 변환하기{CONVERT TO ZONED FORMAT FROM DECIMAL FLOATING POINT FORMAT}
본 발명의 특징은 일반적으로 컴퓨팅 환경 내에서 처리하는 것에 관한 것이고, 구체적으로는 데이터를 어느 한 형식으로부터 다른 형식으로 변환하는 것에 관한 것이다.
데이터는 내부 컴퓨터 스토리지 또는 외부 스토리지에 여러 가지 형식들로 저장되며, 예로는 확장 2진화 10진 코드(EBCDIC: Extended Binary Coded Decimal Interchange Code) 형식, 아스키(ASCII: American Standard for Information Interchange) 형식, 및 10진 부동 소수점(decimal floating point) 형식이 포함된다.
서로 다른 컴퓨터 아키텍처들은 서로 다른 데이터 형식들을 지원하며 특정한 형식으로 연산들을 수행하기를 원할 수도 있다. 그러한 경우에, 어느 한 형식으로 되어 있는 데이터를 원하는 형식으로 변환할 필요가 있을 수 있다.
또한, 전통적으로, 데이터베이스에 EBCDIC 또는 ASCII 형식으로 저장된 10진 수치 데이터(numerical decimal data)를 처리하는 데 사용되는 연산들은 스토리지에서 직접 연산된다. 스토리지-대-스토리지 10진수 연산(storage-to-storage decimal operations)이라 불리는 이러한 연산들, 그리고 이러한 연산들의 성능은 메모리 인터페이스의 대기시간(latency)에 의해 제한을 받는다. 이전 연산의 결과들에 종속적인 각 연산은 시작하기 전에 그 결과들이 스토리지에 기록될 때까지 기다려야만 한다. 메모리 대기시간과 프로세서 속도 사이의 차이가 계속 증가할수록, 이러한 연산들의 상대적인 성능은 계속 감소한다.
중앙 처리 장치에서 기계어 명령(machine instruction)을 실행하기 위한 컴퓨터 프로그램 제품들의 제공을 통해서 선행 기술의 단점들을 극복하고 장점들을 제공한다. 이 컴퓨터 프로그램 제품은 컴퓨터 판독 가능 스토리지 매체를 포함하며, 이 매체는 처리회로(processing circuit)에 의해 판독 가능하고 상기 처리회로가 어떤 방법을 수행하기 위해 실행할 명령들을 저장한다. 이 방법은, 예를 들어, 실행할 기계어 명령을 프로세서에 의해 획득하는 단계를 포함하되, 상기 기계어 명령은 컴퓨터 아키텍처에 따라서 컴퓨터 실행을 위해 정의되며, 상기 기계어 명령은: 10진 부동 소수점 형식으로부터 존 형식으로의 변환 함수(a convert to zoned from decimal floating point function)를 식별하는 오피코드(opcode)를 제공하는 적어도 하나의 오피코드 필드(at least one opcode field); 제1 오퍼랜드(a first operand)를 포함하는 제1 레지스터를 지정하는 제1 레지스터 필드(a first register field); 제2 레지스터 필드(a second register field)와 변위 필드(a displacement field) ― 상기 제2 레지스터 필드에 의해 지정되는 제2 레지스터의 내용들(contents)은 상기 변위 필드의 내용들과 결합되어 제2 오퍼랜드(a second operand)의 주소를 형성함 ―; 및 상기 기계어 명령의 실행 동안에 사용되는 하나 또는 그 이상의 제어들(controls)을 포함하는 마스크 필드(a mask field)를 포함하고, 그리고 상기 방법은 상기 기계어 명령을 실행하는 단계를 포함하되, 상기 실행하는 단계는: 상기 제1 오퍼랜드의 적어도 일 부분을 10진 부동 소수점 형식으로부터 존 형식으로 변환하는 단계; 및 상기 제2 오퍼랜드의 주소에 의해 지정된 위치에 상기 변환하는 단계의 결과를 입력하는 단계를 포함한다.
본 발명의 하나 또는 그 이상의 특징들에 관련된 방법들 및 시스템들 또한 여기에 기술되고 청구된다. 또한, 본 발명의 하나 또는 그 이상의 특징들에 관련된 서비스들도 기술되며 여기에서 청구될 수 있다.
본 발명의 기술들을 통해서 추가적인 특징들과 장점들이 실현된다. 본 발명의 다른 실시 예들과 특징들이 여기에서 상세하게 기술되고 본 발명의 청구의 일 부분으로 간주된다.
본 발명의 하나 또는 그 이상의 특징들이 구체적으로 언급되고 본 명세서의 마지막 부분의 청구 범위에서 예들과 같이 분명하게 청구된다. 본 발명의 전술한 것과 대상들, 특징들, 및 장점들은 아래와 같은 내용으로 첨부되는 도면들과 함께 그 다음에 오는 발명을 실시하기 위한 구체적인 내용을 참조하면 분명해진다.
도 1은 본 발명의 하나 또는 그 이상의 특징들을 포함 및 사용하기 위한 컴퓨팅 환경의 한 실시 예를 도시한다.
도 2a는 본 발명의 하나 또는 그 이상의 특징들을 포함 및 사용하기 위한 컴퓨팅 환경의 또 다른 실시 예를 도시한다.
도 2b는 본 발명의 일 특징에 따라서, 도 2a의 메모리의 추가 세부적인 사항을 도시한다.
도 3은 본 발명의 일 특징에 따라서, 존 형식으로부터 10진 부동 소수점 형식으로 변환하는 논리의 개요를 도시한다.
도 4는 본 발명의 일 특징에 따라서 사용되는 존 형식으로부터 변환 명령(a Convert from Zoned instruction)의 형식의 한 실시 예를 도시한다.
도 5는 본 발명의 일 특징에 따라서, 존 형식으로부터 10진 부동 소수점 형식으로 변환하는 논리의 추가 세부적인 사항을 도시한다.
도 6은 본 발명의 일 특징에 따라서, 10진 부동 소수점 형식으로부터 존 형식으로 변환하는 논리의 개요를 도시한다.
도 7은 본 발명의 일 특징에 따라서 사용되는 10진 부동 소수점에서 존 형식으로 변환 명령(a Convert to Zoned from decimal floating point instruction)의 한 실시 예를 도시한다.
도 8은 본 발명의 일 특징에 따라서, 10진 부동 소수점 형식으로부터 존 형식으로 변환하는 논리의 추가 세부적인 사항을 도시한다.
도 9는 본 발명의 하나 또는 그 이상의 특징들을 포함하는 컴퓨터 프로그램 제품의 한 실시 예를 도시한다.
도 10은 본 발명의 하나 또는 그 이상의 특징들을 포함 및 사용하기 위한 호스트 컴퓨터 시스템의 한 실시 예를 도시한다.
도 11은 본 발명의 하나 또는 그 이상의 특징들을 포함 및 사용하기 위한 컴퓨터 시스템의 추가 예를 도시한다.
도 12는 본 발명의 하나 또는 그 이상의 특징들을 포함 및 사용하기 위한 컴퓨터 네트워크를 포함하는 컴퓨터 시스템의 또 다른 예를 도시한다.
도 13은 본 발명의 하나 또는 그 이상의 특징들을 포함 및 사용하기 위한 여러 엘리먼트들의 한 실시 예를 도시한다.
도 14a는 본 발명의 하나 또는 그 이상의 특징들을 포함 및 사용하기 위한 도 13의 컴퓨터 시스템의 실행 유닛의 한 실시 예를 도시한다.
도 14b는 본 발명의 하나 또는 그 이상의 특징들을 포함 및 사용하기 위한 도 13의 컴퓨터 시스템의 분기 유닛의 한 실시 예를 도시한다.
도 14c는 본 발명의 하나 또는 그 이상의 특징들을 포함 및 사용하기 위한 도 13의 컴퓨터 시스템의 로드/저장 유닛의 한 실시 예를 도시한다.
도 15는 본 발명의 하나 또는 그 이상의 특징들을 포함 및 사용하기 위한 에뮬레이트된 호스트 컴퓨터 시스템의 한 실시 예를 도시한다.
서로 다른 컴퓨터 아키텍처들은 서로 다른 데이터 형식들을 지원할 수 있고, 그 지원되는 데이터 형식들은 시간이 흐름에 따라 변할 수 있다. 예를 들면, IBM(International Business Machines Corporation)에서 공급하는 머신들은 전통적으로 EBCDIC 형식과 ASCII 형식을 지원해오고 있다. 이후의 머신들은 10진 부동 소수점(DFP) 형식들과 연산들을 지원하기 시작하였으며, 이것들을 위해서는 IEEE 표준(IEEE 754-2008)이 존재한다. 그러나, DFP 연산들을 사용하기 위해서는, EBCDIC 및 ASCII 데이터를 DFP 데이터로 변환해야 한다.
본 발명의 일 특징에 따라서, EBCDIC 또는 ASCII와 10진 부동 소수점 사이에서 변환하기 위한 효율적인 메커니즘이 제공된다. 한 예에서, 이 메커니즘은 다른 기술들의 메모리 오버헤드(memory overhead) 없이 상기 변환을 수행한다.
본 발명의 한 특징에서, 메모리에서 (존 형식을 가진) EBCDIC 또는 ASCII 데이터를 판독하고(read), 그것을 적절한 10진 부동 소수점 형식으로 변환하고, 그것을 목표(target) 부동 소수점 레지스터 또는 부동 소수점 레지스터 쌍(pair)에 기록(write)하도록 하는 기계어 명령들이 제공된다. 이 명령들은 여기에서 긴 존 형식으로부터 변환 명령(CDZT: a long Convert from Zoned instruction)과 확장 존 형식으로부터 변환 명령(CXZT: an extended Convert from Zoned instruction)으로 불린다.
본 발명의 일 추가 특징에서, 소스(source) 부동 소수점 레지스터 또는 부동 소수점 레지스터 쌍에 있는 10진 부동 소수점(DFP) 오퍼랜드를 EBCDIC 또는 ASCII 데이터로 변환하고, 그것을 목표(target) 메모리 위치에 저장하도록 하는 기계어 명령들이 제공된다. 이 명령들은 여기에서 긴 존 형식으로 변환 명령(CZDT: a long Convert to Zoned instruction)과 확장 존 형식으로 변환 명령(CZXT: an extended Convert to Zoned instruction)이라 불린다.
본 발명의 하나 또는 그 이상의 특징들을 포함 및 사용하기 위한 컴퓨팅 환경의 한 실시 예가 도 1을 참조하여 기술된다. 컴퓨팅 환경(100)은 예를 들어 프로세서(102)(예를 들어, 중앙 처리 장치), 메모리(104)(예를 들어, 메인 메모리), 및 하나 또는 그 이상의 입력/출력(I/O) 디바이스들 및/또는 인터페이스들(106)을 포함하며 이들은 예를 들어 하나 또는 그 이상의 버스들(108) 및 또는 다른 접속들을 통해서 서로 결합된다.
한 예에서, 프로세서(102)는 z/Architecture® 프로세서이며 이것은 미국 뉴욕주 아몬크 소재 IBM®(International Business Machines Corporation)에서 공급하는 System z® 서버의 일부이다. System z® 서버는 International Business Machines Corporation에서 공급하는 z/Architecture®를 구현하며, z/Architecture®은 컴퓨터의 논리적 구조 및 함수 연산(functional operation)을 명시한다. z/Architecture®의 한 실시 예가 "z/Architecture Principles of Operation"라는 제목의 IBM® 간행물 번호 SA22-7832-08(2010년 8월 9판)인 IBM® 간행물에 기술되어 있다. 한 예에서 상기 서버는 International Business Machines Corporation에서 공급하는 z/OS® 같은 운영체제를 실행한다. IBM®, z/Architecture® 및 z/OS®은 미국 뉴욕주 아몬크 소재 International Business Machines Corporation의 등록상표들이다. 여기에서 사용되는 다른 이름들도 International Business Machines Corporation 또는 다른 회사들의 등록상표들, 상표들, 또는 제품 이름들일 수 있다.
본 발명의 하나 또는 그 이상의 특징들을 포함 및 사용하기 위한 컴퓨팅 환경의 또 다른 실시 예가 도 2a를 참조하여 기술된다. 이 예에서, 컴퓨팅 환경(200)은 예를 들어 네이티브(native) 중앙 처리 장치(202), 메모리(204), 및 하나 또는 그 이상의 입력/출력 디바이스들 및/또는 인터페이스들(206)을 포함하며 이들은 예를 들어 하나 또는 그 이상의 버스들(208) 및 또는 다른 접속들을 통해서 서로 결합된다. 예를 들면, 컴퓨팅 환경(200)에는 미국 뉴욕주 아몬크 소재 International Business Machines Corporation에서 공급하는 PowerPC® 프로세서, pSeries® 서버 또는 xSeries® 서버; 미국 캘리포니아주 팔로 알토 소재 Hewlett Packard Co.에서 공급하는 Intel Itanium Ⅱ® 프로세서들을 장착한 HP Superdome; 및/또는 IBM®, Hewlett Packard, Intel, Sun Microsystems 또는 다른 회사들에서 공급하는 아키텍처들에 기초한 다른 머신들이 포함된다. PowerPC®, pSeries® 및 xSeries®은 미국 뉴욕주 아몬크 소재 International Business Machines Corporation의 등록상표들이다. Intel® 및 Itanium Ⅱ®은 미국 캘리포니아 산타 클라라 소재 Intel Corporation의 등록상표들이다.
네이티브 중앙 처리 장치(202)는 상기 환경 내에서 처리하는 동안 사용되는 하나 또는 그 이상의 범용 레지스터들 및/또는 하나 또는 그 이상의 특수 목적용 레지스터들 같은 하나 또는 그 이상의 네이티브 레지스터들(210)을 포함한다. 이 레지스터들은 특정한 시점에서 상기 환경의 상태를 표시하는 정보를 포함한다.
또한, 네이티브 중앙 처리 장치(202)는 메모리(204)에 저장되어 있는 명령들과 코드를 실행한다. 한 특정한 예에서, 상기 중앙 처리 장치는 메모리(204)에 저장되어 있는 에뮬레이터 코드(212)를 실행한다. 이 코드는 하나의 아키텍처로 구성된(configured) 상기 처리 환경이 또 다른 아키텍처를 에뮬레이션할 수 있게 해준다. 예를 들면, 에뮬레이터 코드(212)는 PowerPC® 프로세서들, pSeries® 서버들, xSeries® 서버들, HP Superdome 서버들 또는 다른 서버들 같은 z/Architecture® 이외의 아키텍처들에 기초한 머신들이 z/Architecture®에 기초하여 개발된 소프트웨어와 명령들을 실행할 수 있게 해준다.
에뮬레이터 코드(212)에 관련된 추가 세부적인 사항이 도 2b를 참조하여 기술된다. 게스트 명령들(250)은 네이티브 CPU(202)의 아키텍처 이외의 아키텍처에서 실행되도록 개발된 소프트웨어 명령들(예를 들어, 기계어 명령들)을 포함한다. 예를 들면, 게스트 명령들(250)은 z/Architecture® 프로세서(102)상에서 실행되도록 만들어졌을 수도 있지만, 그 대신에 네이티브 CPU(202)(예를 들어, 이것은 Intel® Itanium Ⅱ® 프로세서일 수 있다)상에서 에뮬레이션된다. 한 예에서, 에뮬레이터 코드(212)는 메모리(204)로부터 하나 또는 그 이상의 게스트 명령들(250)을 획득하고, 그리고 그 획득된 명령들에 대하여 로컬 버퍼링(local buffering)을 선택적으로 제공하기 위한 명령 페치 유닛(instruction fetching unit)(252)를 포함한다. 에뮬레이터 코드(212)는 또한 획득된 게스트 명령의 유형(type)을 결정하고 그 게스트 명령을 하나 또는 그 이상의 대응하는 네이티브 명령들(256)로 변환하기 위한 명령 변환 루틴(instruction translation routine)(254)를 포함한다. 이 변환은, 예를 들어, 상기 게스트 명령에 의해 수행될 함수(function)를 식별하는 단계와 그 함수를 수행하기 위한 네이티브 명령을 선택하는 단계를 포함한다.
또한, 에뮬레이터(212)는 상기 네이티브 명령들이 실행되도록 하기 위한 에뮬레이션 제어 루틴(260)을 포함한다. 에뮬레이션 제어 루틴(260)은 네이티브 CPU(202)로 하여금 하나 또는 그 이상의 이전에 획득된 게스트 명령들을 에뮬레이션하는 네이티브 명령들의 루틴을 실행하게 하고, 그러한 실행 마지막에 제어를 명령 페치 루틴에 되돌려 보내 그 다음 게스트 명령 또는 일단의 게스트 명령들의 획득을 에뮬레이션하게 한다. 네이티브 명령들(250)의 실행은 데이터를 메모리(204)로부터 레지스터로 로드하는 단계; 데이터를 레지스터로부터 메모리로 다시 저장하는 단계; 또는 상기 변환 루틴에 의해 결정되는 바대로 어떤 종류의 산술 또는 논리 연산을 수행하는 단계를 포함한다.
각 루틴은, 예를 들면, 메모리에 저장되어 있는 소프트웨어로 구현되고 네이티브 중앙 처리 장치(202)에 의해 실행된다. 다른 예들에서, 하나 또는 그 이상의 루틴들 또는 연산들은 펌웨어, 하드웨어, 소프트웨어 또는 이들의 일부 조합으로 구현된다. 네이티브 CPU의 레지스터들(210)을 사용하여 또는 메모리(204)에 있는 위치들을 사용하여 상기 에뮬레이션된 프로세서의 레지스터들이 에뮬레이션될 수 있다. 실시 예들에서, 게스트 명령들(250), 네이티브 명령들(256) 및 에뮬레이터 코드(212)는 동일한 메모리에 상주하거나 다른 메모리 디바이스들 중으로 분배될 수 있다.
여기에서 사용될 때, 펌웨어는 예를 들어 그 프로세서의 마이크로코드, 밀리코드 및/또는 매크로코드를 포함한다. 펌웨어는, 예를 들면, 상위 수준의 기계어 코드(machine code)의 구현에 사용되는 하드웨어-수준 명령들 및/또는 데이터 구조들을 포함한다. 한 실시 예에서, 펌웨어는, 예를 들면, 통상적으로 마이크로코드로 전달되는 소유권 있는 코드(proprietary code)를 포함하는데, 이것은 기저 하드웨어(underlying hardware)에 특화된(specific) 신뢰 소프트웨어 또는 마이크로코드를 포함하고 그 시스템 하드웨어에 대한 운영체제의 액세스를 제어한다.
한 예에서, 획득, 변환 및 실행되는 게스트 명령(250)은 여기에서 기술되는 명령들 중 하나이다. 이 예에서 z/Architecture® 명령인 명령이 메모리로부터 페치(fetch)되고, 변환되어 일련의 네이티브 명령들(256)로서(예를 들어, PowerPC®, pSeries®, xSeries®, Intel® 등등) 표시되며 이들은 실행된다.
또 다른 실시 예에서, 하나 또는 그 이상의 상기 명령들이, 예를 들어, "Intel® 64 and IA-32 Architectures Software Developer's Manual Volume 1," Order No. 253665-022US(2006년 11월); "Intel® 64 and IA-32 Architecture Software Developer's Manual Volume 2A," Order No. 253666-022US(2006년 11월); "Intel® Itanium® Architecture Software Developer's Manual Volume 1," Doc. No. 245317-005(2006년 1월); "Intel® Itanium® Architecture Software Developer's Manual Volume 2," Doc. No. 245318-005(2006년 1월); 및/또는 "Intel® Itanium® Architecture Software Developer's Manual Volume 3," Doc. No. 245319-005(2006년 1월)에 기술된 바와 같은 아키텍처를 포함하여 또 다른 아키텍처 환경에서 실행된다.
다른 프로세서들과 마찬가지로 여기에 기술되는 프로세서들도, 예를 들어, EBCDIC 또는 ASCII 형식과 10진 부동 소수점 형식 사이에 변환하는 것과 같은 특정한 함수들을 수행하는 명령들을 실행한다. 한 예에서, EBCDIC 또는 ASCII 데이터는 존 형식을 가지고 있으며, 따라서 예시적인 명령들에는 예를 들어 여기에 기술되는 바와 같이 존 형식으로부터 10진 부동 소수점 형식으로 변환 명령들과 10진 부동 소수점 형식으로부터 존 형식으로 변환 명령들이 포함된다.
상기 명령들에 관해 기술하기 전에 여기에서 언급되는 여러 데이터 형식들에 관해 기술한다. 예를 들면, 존 형식에서, 바이트(byte)의 가장 오른쪽(rightmost) 4개 비트들은 수치 비트들(N)이라 불리고 보통은 10진 숫자(decimal digit)를 나타내는 코드를 포함한다. 바이트의 가장 왼쪽(leftmost) 4개 비트들은 존 비트들(Z)이라 불리며, 단 10진 오퍼랜드(decimal operand)의 가장 오른쪽 바이트는 예외인데, 여기에서 이 비트들은 존(zone) 또는 부호(sign)(S)로 다루어질 수 있다.
존 형식인 10진 숫자들은 알파벳 문자와 특수 문자를 포함한 더 넓은 범위의 문자 집합의 일부일 수 있다. 따라서 존 형식은 인간이 읽을 수 있는 형태로 된 수치 데이터의 입력, 편집, 및 출력에 적합하다. 한 실시 예에서, 10진-산술 명령들은 존 형식으로 된 10진수들로 직접 연산되지 않고, 이런 숫자들은 우선, 예를 들어, 10진 부동 소수점 형식들 중 하나로 변환된다.
10진 부동 소수점 데이터는 짧은 형식(short format), 긴 형식(long format), 또는 확장 형식(extended 형식) 이렇게 세가지 데이터 형식들 중 어느 한 형식으로 표시될 수 있다. 각 데이터 형식의 내용들은 인코딩된 정보(encoded information)를 나타낸다. 숫자가 아닌 것들(NaNs: Not-a-Numbers)과 무한수들(infinites)로부터 유한수들(finite numbers)을 구별하기 위해 특수 코드들(special codes)이 할당된다.
유한수들을 위해서는 편중 지수(biased exponent)가 그 형식에 사용된다. 각각의 형식에서, RUV(right-units-view) 지수들과 LUV(left-units-view) 지수들을 위해 다른 바이어스가 사용된다. 이 편중 지수들은 무부호 수(unsigned numbers)이다. 편중 지수는 조합 필드(combination field)에서 유효숫자부(significand)의 가장 왼쪽 숫자(LMD)로 인코딩된다. 유효숫자부(significand)의 나머지 숫자들은 인코딩된 부수-유효숫자부(trailing-significand) 필드에 인코딩된다.
이들 데이터 형식의 예들은 다음과 같다:
DFP 짧은 형식(DFP Short Format)
Figure 112014024917619-pct00001
DFP 짧은 형식인 오퍼랜드가 부동 소수점 레지스터에 로드될 때, 그것은 그 레지스터의 왼쪽 절반을 차지하고, 오른쪽 절반은 변경되지 않은 채로 남아 있는다.
DFP 긴 형식(DFP Long Format)
Figure 112014024917619-pct00002
DFP 긴 형식인 오퍼랜드가 부동 소수점 레지스터에 로드될 때, 그것은 레지스터 전체를 차지한다.
DFP 확장 형식(DFP Extended Format)
Figure 112014024917619-pct00003
DFP 확장 형식인 오퍼랜드는 부동 소수점 레지스터 쌍을 차지한다. 가장 왼쪽의 64개 비트들은 이 쌍의 낮은 쪽 숫자들의(lower-numbered) 레지스터 전체를 차지하고 가장 오른쪽의 64개 비트들은 높은 쪽 숫자들의(higher-numbered) 레지스터 전체를 차지한다.
부호 비트(sign bit)가 각 형식의 비트 0에 있으며, 예를 들면, 플러스(plus)에 대해서는 영(zero)이고 마이너스(minus)에 대해서는 일(one)이다.
유한수들(finite numbers)에 대해서는, 조합 필드(combination field)가 편중 지수와 유효숫자부(sifnificand)의 가장 왼쪽 숫자를 포함하며, NaNs와 무한수들에 대해서는, 이 필드는 그들을 식별하기 위한 코드들을 포함한다.
그 형식의 비트들 1-5가 00000-11101의 범위에 있을 때, 그 오퍼랜드는 유한수이다. 편중 지수의 가장 왼쪽 2개 비트와 유효숫자부의 가장 왼쪽 숫자가 그 형식의 비트들 1-5에 인코딩된다. 비트 6에서부터 조합 필드의 끝까지가 편중 지수의 나머지를 포함한다.
그 형식 필드의 비트들 1-5가 11110일 때, 그 오퍼랜드는 무한대(infinity)이다. 조합 필드에 있는 그 형식의 비트 5의 오른쪽 모든 비트들은 무한대를 위해 예비 필드(reserved field)를 구성한다. 예비 필드에 있는 영이 아닌 값(nonzero value)은 소스 무한대(source infinity)에 수용되고, 그 예비 필드는 그 결과로 생긴 무한대에서 영(zero)으로 설정된다.
그 형식의 비트들 1-5가 11111일 때, 그 오퍼랜드는 NaN이고 SNan 비트라 불리는 비트 6이 SNaN으로부터 QNaN을 더 구별한다. 만일 비트 6이 영(zero)이면, 그것은 QNaN이고; 그렇지 않을 경우, 그것은 SNAN이다. 조합 필드에 있는 그 형식의 비트 6의 오른쪽 모든 비트들은 NaN을 위해 예비 필드를 구성한다. 예비 필드에 있는 영이 아닌 값은 소스 NaN에 수용되고, 그 예비 필드는 그 결과로 생긴 NaN에서 영으로 설정된다.
아래 표는 조합 필드의 인코딩과 레이아웃을 요약하고 있다. 이 표에서, 유한수(finite number)의 편중 지수는 두 부분, 즉, (1)그 형식의 비트들 1-5로부터 도출한 2개의 가장 왼쪽 비트들과, (2)조합 필드에 있는 나머지 비트들을 연결한 것이다. 예를 들면, 만일 DFP 짧은 형식의 조합 필드가 2진수 10101010101을 포함하면, 그것은 2진수 10010101의 편중 지수와 5의 가장 왼쪽 유효숫자부 숫자(a leftmost significand digit)를 나타낸다.
비트들
1 2 3 4 5		 비트 6 유형 편중 지수(Biased Exponent) LMD
00000 m 유한수(Finite Number) 00|RBE 0
00001 m 유한수 00|RBE 1
00010 m 유한수 00|RBE 2
00011 m 유한수 00|RBE 3
00100 m 유한수 00|RBE 4
00101 m 유한수 00|RBE 5
00110 m 유한수 00|RBE 6
00111 m 유한수 00|RBE 7
01000 m 유한수 01|RBE 0
01001 m 유한수 01|RBE 1
01010 m 유한수 01|RBE 2
01011 m 유한수 01|RBE 3
01100 m 유한수 01|RBE 4
01101 m 유한수 01|RBE 5
01110 m 유한수 01|RBE 6
01111 m 유한수 01|RBE 7
10000 m 유한수 10|RBE 0
10001 m 유한수 10|RBE 1
10010 m 유한수 10|RBE 2
10011 m 유한수 10|RBE 3
10100 m 유한수 10|RBE 4
10101 m 유한수 10|RBE 5
10110 m 유한수 10|RBE 6
10111 m 유한수 10|RBE 7
11000 m 유한수 00|RBE 8
11001 m 유한수 00|RBE 9
11010 m 유한수 01|RBE 8
11011 m 유한수 01|RBE 9
비트들
1 2 3 4 5		 비트 6 유형 편중 지수 LMD
11100 m 유한수 10|RBE 8
11101 m 유한수 10|RBE 9
11110 r 무한대1 -- --
11111 0 QNaN2 -- --
11111 1 SNaN2 -- --
설명
--

|

1


2


LMD

m

RBE


r
해당 없음.

연결(concatenation).

조합 필드에 있는 그 형식의 비트 5의 오른쪽 모든 비트들은 무한대를 위한 예비 필드를 구성한다.

조합 필드에 있는 그 형식의 비트 6의 오른쪽 모든 비트들은 NaN을 위한 예비 필드를 구성한다.

유효숫자부의 가장 왼쪽 숫자.

비트 6은 나머지 편중 지수의 일부이다.

나머지 편중 지수(Remaining Biased exponent). 이것은 조합 필드에 있는 그 형식의 비트 5의 오른쪽 모든 비트들을 포함한다.

비트 6은 무한대를 위한 예비 비트이다.
인코딩된 부수 유효숫자부(encoded trailing significand) 필드는 부수 유효숫자부(trailing significand)에서 숫자들을 나타내는 인코딩된 10진수를 포함한다. 부수 유효숫자부는 가장 왼쪽 숫자를 제외하고 모든 유효숫자부 숫자들을 포함한다. 무한대들에 대해서, 영이 아닌 부수-유효숫자부 숫자들은 소스 무한대에 수용되고, 그 결과 나온 무한대 내 모든 부수-유효숫자부 숫자들은 다른 지시가 없는 한 영들로 설정된다. NaNs에 관해서, 이 필드는 페이로드(payload)라 불리는 진단 정보를 포함한다.
인코딩된 부수 유효숫자부 필드는 데클릿들(declets)이라 불리는 10-비트 블록들의 배수이다. 데클릿들의 수는 그 형식에 좌우된다. 각각의 데클릿은 10-비트 값에서 3개의 10진 숫자들을 나타낸다.
여러 형식들로 되어 있는 유한수들의 값들이 다음 표에 도시된다:
형식 값
LUV(Left-Units View) RUV(Right-Units View)
짧은 형식 ±10e-95x(d0.d1d2...d6) ±10e-101x(d0d1d2...d6)
긴 형식 ±10e-383x(d0.d1d2...d15) ±10e-398x(d0d1d2...d15)
확장 형식 ±10e-6143x(d0.d1d2...d33) ±10e-6176x(d0d1d2...d33)
설명:
d0.d1d2...dp -1



d0d1d2...dp -1



e
LUV에 있는 유효숫자부. 10진 소수점은 가장 왼쪽 숫자의 바로 오른쪽에 있고 di는 10진 숫자며, 여기에서 0≤i≤(p-1)이고 p는 형식 정밀도(format precision)이다.

RUV에 있는 유효숫자부. 10진 소수점은 가장 오른쪽 숫자의 오른쪽에 있고 di는 10진 숫자며, 여기에서 0≤i≤(p-1)이고 p는 형식 정밀도이다.

편중 지수.
유효숫자부(significand)라는 말은 예를 들어 다음과 같은 의미로 사용된다:
1. 유한수들에 대해서, 유효숫자부는 조합 필드로부터 얻은 유효숫자부의 가장 왼쪽 숫자가 왼쪽에 추가된 모든 부수 유효숫자부 숫자들을 포함한다.
무한대들 및 NaNs에 대해서, 유효숫자부는 영인 숫자가 왼쪽에 추가된 모든 부수 유효숫자부 숫자들을 포함한다.
유한수에 대해서, DFP 유효 숫자들은 가장 왼쪽의 영이 아닌 유효숫자부 숫자에서 시작하여 가장 오른쪽 유효숫자부 숫자에서 끝난다.
유한수에 대해서, DFP 유효 숫자들의 수는 형식의 정밀도(precision)에서 앞에 오는 영들(leading zeros)의 수를 뺀 차(difference)이다. 앞에 오는 영들의 수는 유효숫자부에서 가장 왼쪽의 영이 아닌 숫자의 왼쪽에 있는 영들의 수이다.
위 사항에 더하여, DPD(densely packed decimal) 형식이 있다. 3-자리 10진수(000-999)를 데클릿(declet)이라 불리는 10-비트 값으로 매핑하는 예들이 아래 표에 도시된다. DPD 엔트리들은 16진법(hexadecimal)으로 도시된다. 10진수의 첫 2개의 숫자들이 가장 왼쪽 세로 열(column)에 표시되고 3번째 숫자는 맨 위 가로 행(row)을 따라서 도시된다.
Figure 112014024917619-pct00004
Figure 112014024917619-pct00005
[048] 10-비트 데클릿을 3-자리 10진수로 매핑하는 예들이 아래 표에 도시된다. 10-비트 데클릿 값이 왼쪽 세로 열에 도시되는 6-비트 인덱스와 맨 위 가로 행을 따라 도시되는 4-비트 인덱스로 분리되며, 둘은 모두 16진법으로 표현된다.
0 1 2 3 4 5 6 7 8 9 A B C D E F
00_ 000 001 002 003 004 005 006 007 008 009 080 081 800 801 880 881
01_ 010 011 012 013 014 015 016 017 018 019 090 091 810 811 890 891
02_ 020 021 022 023 024 025 026 027 028 029 082 083 820 821 808 809
03_ 030 031 032 033 034 035 036 037 038 039 092 093 830 831 818 819
04_ 040 041 042 043 044 045 046 047 048 049 084 085 840 841 088 089
05_ 050 051 052 053 054 055 056 057 058 059 094 095 850 851 098 099
06_ 060 061 062 063 064 065 066 067 068 069 086 087 860 861 888 889
07_ 070 071 072 073 074 075 076 077 078 079 096 097 870 871 898 899
08_ 100 101 102 103 104 105 106 107 108 109 180 181 900 901 980 981
09_ 110 111 112 113 114 115 116 117 118 119 190 191 910 911 990 991
0A_ 120 121 122 123 124 125 126 127 128 129 182 183 920 921 908 909
37_ 670 671 672 673 674 675 676 677 678 679 696 697 876 877 898* 899*
38_ 700 701 702 703 704 705 706 707 708 709 780 781 906 907 986 987
39_ 710 711 712 713 714 715 716 717 718 719 790 791 916 917 996 997
3A_ 720 721 722 723 724 725 726 727 728 729 782 783 926 927 968 969
3B_ 730 731 732 733 734 735 736 737 738 739 792 793 936 937 978 979
3C_ 740 741 742 743 744 745 746 747 748 749 784 785 946 947 788 789
3D_ 750 751 752 753 754 755 756 757 758 759 794 795 956 957 798 799
3E 760 761 762 763 764 765 766 767 768 769 786 787 966 967 988* 989*
3F 770 771 772 773 774 775 776 777 778 779 796 797 976 977 998* 999*
* 비정규(noncanonical) 데클릿으로부터 매핑된 결과.
본 발명의 일 특징에 따라서, 존 형식으로부터 10진 부동 소수점 형식으로 변환하기 위한 명령들이 제공된다. 한 실시 예에서, 존 형식으로부터 10진 부동 소수점 형식으로 변환하는 2가지 종류의 명령이 있으며, 그 예로 긴 존 형식으로부터 변환 명령(CDZT)과 확장 존 형식으로부터 변환 명령(CXZT)이 있으며, 이들 각각은 아래에 기술된다. 이 명령들은 데이터를 메모리 내 EBCDIC 또는 ASCII 형식으로부터 레지스터 내 10진 부동 소수점 형식들로 곧 바로 변환하기 위한 효율적인 수단을 제공한다.
예를 들어, 도 3을 참조하면, 한 실시 예에서, 각 기계어 명령은 메모리에서 EBCDIC 또는 ASCII 데이터를 읽고(단계 300); 그것을 적절한 10진 부동 소수점 형식으로 변환하고(단계 302); 그리고 그것을 목표 부동 소수점 레지스터 또는 부동 소수점 레지스터 쌍에 기록한다(단계 304).
긴 존 형식으로부터 변환 명령 CDZT는 명시된 메모리 위치에서 오퍼랜드 데이터를 읽고, 그것을 영인 지수를 갖는 2배 정밀도 DFP 오퍼랜드로 변환하고, 그리고 그것을 지정된 목표 부동 소수점 레지스터에 기록한다. 확장 존 형식으로부터 변환 명령 CXZT는 명시된 메모리 위치에서 오퍼랜드 데이터를 읽고, 그것을 영인 지수를 갖는 확장 정밀도 DFP 연산으로 변환하고, 그리고 그것을 명시된 목표 부동 소수점 레지스터 쌍에 기록한다. 소스 메모리 위치 내 바이트들의 수는 명령에 지정되며 CDZT에 대해서는 1에서 16 바이트 사이가 될 수 있고 CXZT에 대해서는 1에서 34 바이트 사이가 될 수 있다. 소스 오퍼랜드의 숫자들이 모두 유효한(valid) 숫자 코드들인지 점검된다. 명령 내 부호 필드(sign field)는 소스 오퍼랜드의 부호 니블(sign nibble)이 처리될 것이라는 것을 표시한다. 만일 부호 필드가 설정되면, 그 부호가 유효한 부호 코드인지 점검된다. 유효하다면, DFP 결과의 부호는 소스 오퍼랜드의 부호 니블에 의해 표시되는 바와 같은 동일한 부호로 설정된다. 만일 유효하지 않은 숫자 또는 부호 코드가 검출되면, 10진 데이터 예외(decimal data exception)가 인지된다.
한 실시 예에서, 존 형식으로부터 변환 명령들 각각은 동일한 형식(RSL-b 형식)을 가지며, 그 예가 도 4에 도시된다. 한 실시 예에 도시된 바와 같이, 존 형식으로부터 변환 명령(a Convert from Zoned instruction)의 형식(400)은 예를 들어 다음 필드들을 포함한다:
오피코드 필드들(402a, 402b): 오피코드 필드들은 상기 명령에 의해 수행되는 함수를 표시하는 오피코드를 제공한다. 예를 들면, 한 정의된 오피코드는 함수를 긴 존 형식으로부터 변환 명령(the long Convert from Zoned instruction)으로 정의하고, 또 다른 미리 정의된 오피코드는 그것이 확장 존 형식으로부터 변환 명령(an extended Convert from Zoned instruction)이라고 표시한다.
길이 필드 (L2)(404): 길이 필드(404)는 제2 오퍼랜드의 길이를(예를 들어, 바이트로) 명시한다. 예를 들면, 길이 필드는 확장 존 형식으로 변환 명령(an extended Convert to Zoned instruction)에 대하여 0에서 33까지의 길이 코드와 긴 존 형식으로부터 변환 명령에 대하여 0에서 15까지의 길이 코드를 포함한다.
기준 레지스터(base register) 필드 (B2)(406): 기준 레지스터 필드는 범용 레지스터(general register)를 지정하며, 이 범용 레지스터의 내용들은 변위 필드의 내용들과 더해져서 제2 오퍼랜드 주소를 형성한다.
변위(displacement) 필드 (D2)(408): 변위 필드는 기준 레지스터 필드에 의해 지정되는 범용 레지스터의 내용들과 더해져서 제2 오퍼랜드 주소를 형성하는 내용들을 포함한다.
레지스터 필드 (R1)(410): 레지스터 필드는 레지스터를 지정하고, 이 레지스터의 내용들은 제1 오퍼랜드이다. 제1 오퍼랜드를 포함하는 레지스터는 때때로 제1 오퍼랜드 위치(the first operand location)라고 불린다.
마스크 필드 (M3)(412): 마스크 필드는, 예를 들어, 부호(S) 제어 (예를 들어, 비트)를 포함하고, 이것은 한 예에서 M3 필드의 비트 0이다. 이 비트가 영일 때, 제2 오퍼랜드는 부호 필드를 갖지 않고 DFP 제1 오퍼랜드 결과의 부호 비트는 0으로 설정된다. 일일 때, 제2 오퍼랜드는 부호화(signed)된다. 즉, 가장 오른쪽 바이트의 가장 왼쪽 4개의 비트들은 부호(sign)이다. DFP 제1 오퍼랜드 결과의 부호 비트는, 부호 필드가 양의 값을 표시할 때, 영으로 설정되고, 부호 필드가 음의 값을 표시할 때, 일로 설정된다. 한 실시 예에서, M3 필드의 비트들 1부터 3까지는 무시된다.
존 형식으로부터 변환 명령의 연산 동안에, 존 형식인 제2 오퍼랜드는 DFP 형식으로 변환되고, 그 결과는 제1 오퍼랜드 위치에 위치하게 된다. 한 예에서, 할당량(quantum)은 일이고 산출된 값이 할당량으로 표시된다. 제1 오퍼랜드 위치에 입력된 결과는 정규적이다(canonical).
한 실시 예에서, 유효하지 않은 숫자 또는 부호 코드가 제2 오퍼랜드에서 검출될 때, 10진 오퍼랜드 데이터 예외가 인지된다. 예를 들어 다음 중 어느 하나가 참일 때, 명세 예외(specification exception)가 인지되고 그 연산은 억제된다(suppressed): CDZT에 대해서, L2 필드는 16보다 크거나 그와 같고, CXZT에 대해서, R1 필드는 유효하지 않은 부동 소수점 레지스터 쌍을 지정하거나, L2 필드는 34보다 크거나 그와 같다.
한 실시 예에서, ASCII 제2 오퍼랜드가 명시될 때, M3 필드의 비트 0은 0이고, 그렇지 않으면 10진 오퍼랜드 데이터 예외가 인지된다. 즉, 2진수 0011의 부호 값은 유효한 부호가 아니다.
존 형식으로부터 변환 명령의 실행에 관련된 더 세부적인 사항들을 도 5를 참조하여 기술한다. 한 예에서, 이 논리를 수행하는 존 형식으로부터 변환 명령을 실행하는 것은 프로세서이다.
처음에, 존 형식으로부터 변환 명령의 오피코드가 확장 형식이라고 표시하는지 또는 긴 형식이라고 표시하는지에 대한 결정이 이루어진다(질의 500). 즉, 실행되는 명령이 긴 존 형식으로부터 변환 명령인지 또는 확장 존 형식으로부터 변환 명령인지에 대한 결정이다. 만일 오피코드가 긴 존 형식으로부터 변환 명령이라고 표시하면, 그 명령에서 제공된 길이 필드 (L2)가 15보다 큰 길이를 명시하는지에 대한 결정이 더 이루어진다(질의 502). 만일 상기 길이 필드가 15보다 큰 길이를 명시하면, 16개 숫자(0에서 15까지)보다 많다고 표시하는 예외가 제공된다(단계 504).
질의(502)로 돌아가서, 만일 상기 길이 필드가 15보다 큰 길이를 명시하지 않으면, 소스 존 형식 숫자들(제2 오퍼랜드의 적어도 일 부분)이 메모리로부터 판독된다(단계 506). 그 후에, 메모리로부터 판독된 소스 존 형식 숫자들은 10진 부동 소수점 형식으로 변환된다(단계 508). 이 예에서는, 영인 지수를 갖는 두 배 정밀도 DFP 오퍼랜드로 변환된다.
추가적으로, 마스크 필드 (M3)에서 지정된 부호 제어 (S)가 1로 설정되는지에 대한 결정이 이루어진다(질의 510). 만일 부호 제어가 1과 같지 않으면, DFP 숫자의 부호는 강제적으로 양(positive)이 되고(단계 512), 목표 부동 소수점 레지스터는 강제적으로 정해진 부호(the forced sign)를 포함한 변환된 값으로 갱신된다(단계 514).
질의(510)으로 돌아가서, 만일 부호 제어가 1과 같으면, (제2 오퍼랜드의) 소스 부호 필드가 메모리로부터 판독된다(단계 516). 그 후에, DFP 숫자의 부호는 소스의 부호로 설정되고(단계 518), 목표 부동 소수점 레지스터는 변환된 값과 부호(예를 들어 DFP 형식의 비트 0)로 갱신된다(단계 514).
질의(500)으로 돌아가서, 만일 오피코드가 확장 존 형식으로부터 변환 명령이라고 표시하면, 그 명령의 길이 필드가 33보다 큰 길이를 명시하는지에 대한 결정이 이루어진다(질의 530). 만일 상기 길이 필드가 33보다 큰 길이를 명시하면, 34개 숫자(0에서 33까지)보다 많다고 표시하는 예외가 제공된다(532). 하지만, 만일 상기 길이 필드가 33보다 큰 길이를 명시하지 않으면, 그 명령의 R1 필드가 유효하지 않은 부동 소수점 레지스터 쌍을 명시하는지에 대한 결정이 이루어진다(질의 534). 만일 유효하지 않은 부동 소수점 레지스터 쌍이 표시되면, 예외가 제공된다(단계 536). 그렇지 않으면, 소스 존 형식 숫자들(제2 오퍼랜드의 적어도 일부분)이 메모리로부터 판독된다(단계 538). 그 후에, 메모리로부터 판독된 소스 존 형식 숫자들은 10진 부동 소수점 형식으로 변환된다(단계 540). 이 예에서, 상기 숫자들(제2 오퍼랜드의 적어도 일부분)은 영인 지수를 갖는 확장 정밀도 데이터 부동 소수점 연산으로 변환된다.
그 후에, 그 명령의 마스크 필드 내 부호 (S) 제어가 일로 설정되는지에 대한 결정이 이루어진다(질의 542). 만일 부호 제어가 1과 같이 않으면, 데이터 부동 소수점(data floating point) 수의 부호는 강제적으로 양이 된다(단계 544). 그러나, 만일 부호 제어가 1과 같으면, (제2 오퍼랜드의) 소스 부호 필드가 메모리로부터 판독되고(단계 546), DFP 수의 부호는 소스의 부호로 설정된다(단계 548). 단계(544) 또는 단계(548)에서 부호를 설정하고 나서, 목표 부동 소수점 레지스터 쌍은 변환된 10진 부동 소수점 형식과 그 부호로 갱신된다(단계 550).
메모리로부터 판독된 소스 존 형식 숫자들을 10진 부동 소수점 형식으로 변환하기 위한 두 가지 단계가 위에서 참조되었다. 구체적으로, 단계(508)은 소스를 영인 지수를 갖는 두 배 정밀도 10진 부동 소수점 오퍼랜드로 변환하고, 단계(540)은 소스를 영인 지수를 갖는 확장 정밀도 데이터 부동 소수점 연산으로 변환한다. 상기 변환들에 관한 더 세부적인 사항들은 위에서 참조된 "z/Architecture Principles of Operation"라는 제목의 IBM® 간행물 번호 SA22-7832-08(2010년 8월 9판)과 아래에 기술된다.
존 형식의 숫자로부터 DFP 형식으로 변환하는 프로세스의 한 실시 예는 다음과 같다: 소스 숫자들이 메모리로부터 판독된다. 소스 데이터의 각 바이트의 오른쪽 4개-비트들에 있는 2진화 10진 코드(BCD: Binary Coded Decimal) 숫자들 왼쪽에 필요할 경우 영의 숫자들이 더해지는데, 총 16개 BCD 숫자들이 두 배 정밀도 연산에 대해서 존재하도록 그리고 34개 숫자들이 확장 정밀도 연산에 대해서 존재하도록 된다. 그 다음에 이들 BCD 숫자들은 BCD에서 DPD(Densely Packed Decimal)로 변환되는데, 소스 데이터의 오른쪽에서 시작하여 매 3개의 BCD 숫자들이 가장 왼쪽의 BCD 숫자를 제외한 모든 BCD 숫자들에 대하여 10-비트 DPD 그룹으로 변환된다. 그러므로, 두 배 정밀도 변환에 대해서는 5개 DPD 그룹들이 존재하고 확장 정밀도 변환에 대해서는 11개 DPD 그룹들이 존재한다. 이들 DPD 그룹들은 두 배 정밀도 결과의 비트들 14-63과 확장 정밀도 결과의 비트들 17-127을 구성한다. 비트들 6-13은 두 배 정밀도 결과의 지수 필드이며 비트들 1-5 내 콤보 필드로부터 2개 비트들과 함께 두 배 정밀도 연산들에 대해 398의 값으로 설정된다. 확장 정밀도 연산들에 대해서는, 비트들 6-17이 지수 필드 비트들이며 콤보 필드로부터 2개 비트들과 함께 확장 정밀도 연산들에 대해 6176의 값으로 설정된다.
만일 최상위 BCD 숫자가 "8" 또는 "9"이면, 비트들 1과 2는 '1'로 설정되고; 비트들 3과 4는 그 지수의 최상위 2개 비트들이므로 "01"로 설정될 것이며; 비트 5는 "8"에 대해서는 '0'으로 또는 "9"에 대해서는 '1'로 설정된다. 만일 최상위 BCD 숫자가 "0"에서 "7"까지이면, 비트들 1과 2는 그 지수의 최상위 값이므로 "01"로 설정될 것이고, 비트들 3-5는 최상위 BCD 숫자의 가장 오른쪽 3개 비트들로 설정된다.
만일 S=1이면, 소스 데이터의 가장 오른쪽 바이트의 가장 왼쪽 4개 비트들은 부호 코드이다. 이 경우에, 만일 부호 코드의 값이 "1011" 또는 "1101"이면, 비트 0인 결과 부호 비트(result sign bit)는 1로 설정된다.
위에서는 전통적인 스토리지-대-스토리지 10진 워크로드(decimal workload)를 크게 향상시키기 위한 수단을 제공하는 두 명령들에 관해 상세하게 기술하고 있다. 전통적인 스토리지-대-스토리지 10진 워크로드들에서, EBCDIC 또는 ASCII 오퍼랜드들은 처음에 팩 10진수 형식(packed decimal format)으로 변환되고, 이것은 필드 코드들을 제거하고 두 오퍼랜드들의 수치 숫자들(numeric digits)과 부호 숫자들(sign digits)을 스토리지의 또 다른 부분에 넣는다. 그 다음에 팩(packed) 오퍼랜드들이 더하기, 빼기, 곱하기 또는 나누기 같은 산술 연산에 의해 계속 연산된다. 이들 산술 연산들은 시작하려면 팩 프로세스의 저장이 완료되기를 기다려야 하며, 그 다음에 이들 연산들은 연산들의 결과들을 메모리에 저장한다. 일단 결과 저장이 완료되면, 결과는 다시 목표 형식(EBCDIC 또는 ASCII)으로 언팩된다(unpacked). 연산들에 대한 메모리의 종속성(dependencies)이 성능을 좌우한다.
본 발명의 일 특징에 따라서, 새로운 명령들을 채용하면(예를 들어, 인에이블된 새로운 명령들로 코드를 재컴파일하면) Pack 또는 PKA 명령을 목표 형식에 따라서 CDZT 또는 CXZT로 대체한다. 그 다음에 수학 연산은 DFP 등가물(예를 들어, AD/XTR, SD/XTR, MD XTR, DT/XTR)로 대체될 수 있으며, 이렇게 하면 오퍼랜드들이 메모리에 저장되거나 또는 메모리로부터 판독되기를 기다리지 않아도 된다. 이들 명령들은 비슷한 시간 동안 더하기(AP), 빼기(SP), 곱하기(MP) 또는 나누기(DP)로서 연산되지만, 메모리 오버헤드는 없다. UNPK 또는 UNPKA 연산이 대체되고 그 결과가 아래 기술되는 CZDT 또는 CZXT를 통해 목표 형식으로 곧 바로 변환될 때 제2 메모리 종속성은 회피된다.
전통적인 스토리지-대-스토리지 10진수 팩 연산들은, COBOL 애플리케이션들 같은 애플리케이션들에서 통상적으로 볼 수 있는 각각 31개-숫자 (및 부호) 오퍼랜드를 처리하기 위해 3개의 오버래핑(overlapping) 팩 연산들이 필요한, 15개 숫자들과 부호(a sign)를 처리할 수 있다. 오퍼랜드를 더 작은 오버래핑 미니-오퍼랜드들로 분류해야 하는 것은 컴파일러와 컴파일된 코드의 복잡성을 가중시키고; 미니-오퍼랜드들 사이에서 올림/빌림을 처리하는 것과 같은 주어진 태스크를 수행하기 위해 추가 명령들이 실행될 필요가 있고; 그리고 성능에 영향을 준다. CXZT는 34개 숫자들과 부호 코드(a sign code)를 DFP 오퍼랜드로 변환하는 것이 가능하므로, 컴파일러들은 공통(common) 31개-숫자 및 부호 오퍼랜드들(예를 들어, COBOL 오퍼랜드들)을 단일 엔티티로서 다룰 수 있어서, 컴파일된 코드를 단순화시키고 성능을 향상시킨다.
여기에서 기술되는 바와 같이, CDZT와 CXZT 명령들은 데이터를 메모리 내 EBCDIC 또는 ASCII로부터 레지스터 내 DFP 형식들로 곧 바로 변환하기 위한 효율적인 수단을 제공한다. 상기 명령들은 상기 데이터가 하나의 단계에서(in a single step) EBCDIC 또는 ASCII로부터 DFP 형식으로 변환되도록 해준다. 앞에서, 상기 프로세스는 상기 데이터를 팩 10진수 형식(packed decimal format)으로 변환하기 위해 Pack 또는 PKA 연산들을 사용해야 할 필요가 있었다. 그 다음에 상기 데이터는 범용 레지스터들(GPR들)로 로드 되어야 하지만, 명령 세트 아키텍처에서 그 순간에(currently) 길이가 제어되는 로드(load)가 없기 때문에, 이것은 종종 워드(word), 하프 워드(half-word) 및 바이트-로드(byte-load) 연산들의 혼합을 필요로 한다. 그 다음에 GPR/GPR-쌍 내 팩 10진수 데이터를 목표 DFP 형식으로 변환하기 위해 다른 명령들 CDSTR 또는 CXSTR이 사용될 수 있다. 본 발명의 일 특징에 따라서, PACK/PKA 및 CDSTR/CXSTR은 하나의 명령, 즉 CDZT 또는 CXZT로 대체된다.
존 형식으로부터 10진 부동 소수점 형식으로 변환 명령들에 이어서, 본 발명의 추가 특징에 따라서, 10진 부동 소수점 형식으로부터 존 형식으로 변환 명령들이 제공된다. 이들 명령들은 데이터를 부동 소수점 레지스터 또는 부동 소수점 레지스터 쌍 내에 보유하고 있는 10진 부동 소수점 형식으로부터 EBCDIC 또는 ASCII 데이터로 변환하고 그것을 곧 바로 메모리에 저장하기 위한 효율적인 수단을 제공한다.
예를 들어, 도 6을 참조하면, 한 예에서, 소스 레지스터 또는 소스 레지스터 쌍 내 DFP 오퍼랜드가 EBCDIC 또는 ASCII 데이터로 변환된다(단계 600). 그 다음에 변환된 결과가 목표 메모리 위치에 저장된다(단계 602). 이들 명령들은 상기 데이터가 하나의 단계에서 DFP 형식으로부터 곧 바로 EBCDIC 및 ASCII로 변환되도록 해준다.
이들 명령들의 예들에는 긴 존 형식으로 변환 명령(CZDT) 및 확장 존 형식으로 변환 명령(CZXT)가 포함된다. 긴 존 형식으로 변환 명령 CZDT는 명시된 FPR 레지스터로부터 두 배 정밀도 DFP 오퍼랜드 데이터를 판독하고, 가수부(mantissa)를 존 형식으로 변환하고, 그것을 목표 메모리 위치에 기록한다. 이와 마찬가지로, 확장 존 형식으로 변환 명령 CZXT는 명시된 FPR 레지스터 쌍으로부터 확장 정밀도 DFP 오퍼랜드 데이터를 판독하고, 가수부(mantissa)를 존 형식으로 변환하고, 그것을 목표 메모리 위치에 기록한다. 만일 명시된 메모리 위치의 길이가 소스 오퍼랜드의 가장 왼쪽 영이 아닌 숫자들 모두를 맞출 만큼 충분하지 않으면, 10진 오버플로우 마스크(the decimal overflow mask)가 인에이블 되어있는 조건에서 10진 오버플로우 예외(a decimal overflow exception)가 인지된다. 모든 숫자들이 명시된 메모리 위치에 맞지 않을 경우에, 특정한 조건 코드(예를 들어, 3)가 설정된다. 만일 부호 필드가 설정된다면, DFP 오퍼랜드의 부호는 메모리 내 결과의 부호 니블에 복사된다. 사용되는 양의 부호 인코딩은 아래에 기술되는 바와 같이 명령문(instruction text) 내 P 필드에 의해 제어되며, 0 오퍼랜드의 결과들은 아래에 기술되는 바와 같이 명령문의 Z 필드에 의해 조건부로 양(positive)이 될 수 있다. 이러한 종류의 부호 조작은 컴파일러 코드에서 흔하게 요구되며 이 함수를 명령에 직접적으로 포함시키는 것은 수행에 경제성을 제공하고 컴파일러 코드를 단순화한다.
존 형식으로 변환 명령(a Convert to Zoned instruction)의 일 형식(RSL-b)의 한 실시 예를 도 7을 참조하여 기술한다. 한 예에서, 존 형식으로 변환 명령의 형식(700)은 다음 필드들을 포함한다:
오피코드 필드들(702a, 702b): 오피코드 필드들은 상기 명령에 의해 수행되는 함수를 표시하는 오피코드를 제공한다. 예를 들면, 한 정의된 오피코드는 함수를 긴 존 형식으로 변환 명령(the long Convert to Zoned instruction)으로 명시하고, 또 다른 미리 정의된 오피코드는 그것이 확장 존 형식으로 변환 명령(an extended Convert to Zoned instruction)이라고 표시한다.
길이 필드 (L2)(704): 길이 필드(704)는 제2 오퍼랜드의 길이를(예를 들어, 바이트로) 명시한다. 예를 들면, 길이 필드는 확장 존 형식으로 변환 명령에 대하여 0에서 33까지의 길이 코드와 긴 존 형식으로 변환 명령에 대하여 0에서 15까지의 길이 코드를 포함한다. 또한, 변환될 제1 오퍼랜드의 가장 오른쪽 유효숫자부 숫자들의 수는 L2에 의해 명시된다.
기준 레지스터(base register) 필드 (B2)(706): 기준 레지스터 필드는 범용 레지스터(general register)를 지정하며, 이 범용 레지스터의 내용들은 변위 필드의 내용들과 더해져서 제2 오퍼랜드 주소를 형성한다.
변위(displacement) 필드 (D2)(708): 변위 필드는 기준 레지스터 필드에 의해 지정되는 범용 레지스터의 내용들과 더해져서 제2 오퍼랜드 주소를 형성하는 내용들을 포함한다.
레지스터 필드 (R1)(710): 레지스터 필드는 레지스터를 지정하고, 이 레지스터의 내용들은 제1 오퍼랜드이다.
마스크 필드 (M3)(712): 마스크 필드는, 예를 들어, 다음을 포함한다:
부호 제어 (S): M3 필드의 비트 0은 부호 제어(sign control)이다. S가 영일 때, 제2 오퍼랜드는 부호 필드를 갖지 않는다. S가 일일 때, 제2 오퍼랜드는 부호 필드를 갖는다. 즉, 가장 오른쪽 바이트의 가장 왼쪽 4개 비트 자리들은 부호이다.
존 제어(Zone Control) (Z): M3 필드의 비트 1은 존 제어이다. Z가 영일 때, 제2 오퍼랜드의 각 존 필드는 2진수 1111로 저장된다. Z가 일일 때, 제2 오퍼랜드의 각 존 필드는 2진수 0011로 저장된다.
플러스-부호-코드 제어(Plus-Sign-Code Control) (P): M3 필드의 비트 2는 플러스-부호-코드 제어이다. P가 영일 때, 플러스 부호는 2진수 1100으로 인코딩된다. P가 일일 때, 플러스 부호는 2진수 1111로 인코딩된다. S 비트가 영일 때, P 비트는 무시되고 0인 것으로 가정된다.
강제-플러스-영 제어(Force-Plus-Zero Control) (F): M3 필드의 비트 3은 강제-플러스-영 제어이다. F가 영일 때, 아무 조치도 취해지지 않는다. F가 일이고 제2 오퍼랜드 위치에 입력되는 결과의 절대 값이 영일 때, 그 결과의 부호는 P 비트에 의해 명시되는 부호 코드를 갖는 플러스 값을 표시하도록 설정된다. S 비트가 영일 때, F 비트는 무시되고 영인 것으로 가정된다.
연산시에, DFP 제1 오퍼랜드의 명시된 수의 가장 오른쪽 유효숫자부 숫자들과 상기 제1 오퍼랜드의 부호 비트가 존 형식으로 변환되고, 그 결과가 제2 오퍼랜드 위치에 입력된다. 일(one)의 할당량을 갖는 제1 오퍼랜드의 RUV(right-units view)가 암시된다. 바이어싱(biasing) 전에는, 조합 필드 내 지수는 무시되며 영의 값을 가지고 있는 것처럼 다루어진다.
변환될 제1 오퍼랜드의 가장 오른쪽 유효숫자부 숫자들의 수는 L2에 의해 명시된다. 제2 오퍼랜드의 바이트 길이는 CZXT에 대하여는 L2에서 길이 코드 0에서부터 33까지에 대응하는 1-34이며, 1-34개 숫자들을 의미한다. 제2 오퍼랜드의 바이트 길이는 CZDT에 대하여는 L2에서 길이 코드 0에서부터 15까지에 대응하는 1-16이며, 1-16개 숫자들을 의미한다.
한 실시 예에서, 무한대(infinity), QNaN, 또는 SNaN을 포함하는 모든 제1 오퍼랜드에 대하여 IEEE 예외를 일으키지 않고 연산이 수행된다. 만일 제1 오퍼랜드가 무한대 또는 NaN이고, 영인 숫자가 유효숫자부의 가장 왼쪽 숫자이고, 가장 오른쪽 유효숫자부 숫자들의 명시된 수와 부호 비트가 존 형식으로 변환되면, 그 결과는 제2 오퍼랜드 위치에 입력되고, 실행은 특정한 조건 코드(예를 들어, 3)로 완료된다.
제2 오퍼랜드 필드가 너무 짧아서 상기 결과의 가장 왼쪽 영이 아닌 숫자들이 유실(lost)되는 경우, 상기 결과는 오버플로우 숫자들을 무시함으로써 획득되고, 명시된 조건 코드(예를 들어, 3)가 설정되고, 그리고 만일 10진 오버플로우 마스크 비트가 일이면, 10진 오버플로우의 프로그램 인터럽션이 발생한다. 오퍼랜드 길이들 단독으로는 오버플로우의 표시는 아니지만, 영이 아닌 숫자들은 연산 동안에 유실된다.
예를 들어, 다음 중 어느 하나가 참일 때, 명세 예외가 인지되고 그 연산은 억제된다: CZDT에 대해서, L2 필드는 16보다 크거나 그와 같고, 즉 17개 또는 그 이상의 숫자들을 의미한다. CZXT에 대해서, R1 필드는 유효하지 않은 부동 소수점 레지스터 쌍을 지정하거나, L2 필드는 34보다 크거나 그와 같고, 즉 35개 또는 그 이상의 숫자들을 의미한다.
결과 조건 코드들의 예:
0 소스는 영이다.
1 소스는 영보다 작다.
2 소스는 영보다 크다.
3 무한대, QNan, SNaN, 부분 결과.
한 실시 예에서, ASCII 존 형식 10진 오퍼랜드는 S 비트가 일일 때 부호화되어(as signed) 저장될 수 있다. 이것은 ASCII 표현들이 보통 부호화되어 있지 않고 가장 오른쪽 존(zone)이 부호로서 사용되는 개념 없이 양(positive)이 되므로 그 프로그램에 달려 있다. 또한, 특정한 조건 코드(예를 들어, 0)로 완료되는 것은 제1 오퍼랜드의 절대 값이 영이라는 것을 표시한다.
M3 제어 비트들 대(versus) 제1 오퍼랜드 DFP 부호와 그 결과 제2 오퍼랜드의 절대 값이 영이 되는 것 사이의 관계들이 아래 표에 예로서 예시된다:
M3 결과
존
제어
(Z)		 부호제어
(S)		 플러스 부호-코드 제어
(P)		 강제 플러스-0 제어
(F)		 제1 오퍼랜드 부호 비트 절대 값 존 값
(2진수)		 부호 값
(2진수)




0		 0 x x x X



1111		 --




1
0		 x 0 x 1100
0 1 x 1101
1 1 영 1100
1 영이 아님 1101


1		 0 0 x 1111
1 x 1101

1		 0 x 1111
1 영 1111
1 영이 아님 1101




1		 0 x x x x



0011		 --




1
0		 x 0 x 1100
0 1 x 1101
1 1 영 1100
1 영이 아님 1101


1		 0 0 x 1111
1 x 1101

1		 0 x 1111
1 영 1111
1 영이 아님 1101
x 무시됨.
-- 해당 없음.
존 형식으로 변환 명령의 논리에 관한 더 세부적인 사항들을 도 8을 참조하여 기술한다. 한 예에서, 이 논리는 존 형식으로 변환 기계어 명령(a Convert to Zoned machine instruction)을 실행하는 프로세서에 의해 수행된다.
도 8을 참조하면, 처음에, 이 명령이 확장 존 형식으로 변환 명령인지 아니면 긴 존 형식으로 변환 명령인지에 대한 결정이 이루어지는데, 상기 명령의 오피코드에 의해 표시된다(질의 800). 만일 이것이 긴 존 형식으로 변환 명령이라고 오피코드에 표시되면, L2 필드가 15보다 큰 길이를 명시하는지에 대한 결정이 더 이루어진다(질의 802). 만일 L2 필드가 15보다 큰 길이를 명시하면, 16개 숫자들(0-15)보다 많이 존재하므로 예외가 제공된다(단계 804).
질의(802)로 돌아가서, 만일 길이 필드가 15보다 큰 길이를 명시하지 않으면, (R1을 사용하여) 변환 명령에서 지정된 부동 소수점 레지스터로부터 DFP 오퍼랜드가 판독된다(단계 806). 그 다음에, 판독된 DFP 오퍼랜드의 소스 DFP 숫자들이 BCD 숫자들로 변환된다(단계 808).
상기 변환에 이어서, 영이 아닌 숫자들이 L2에 의해 명시된 길이에 맞는지에 대한 결정이 이루어진다(질의 810). 만일 영이 아닌 숫자들이 맞지 않으면, 오버플로우 예외가 표시된다(단계 812). 그렇지 않으면(영이 아닌 숫자들이 맞으면), 마스크 필드의 Z 비트가 1과 같은지에 대한 결정이 더 이루어진다(질의 814). 만일 Z가 1과 같으면, 존 필드 및 부호 코드들은 "0011"로 설정된다(단계 816). 그렇지 않으면(Z가 1과 같지 않으면), 존 필드 및 부호 코드들은 "1111"로 설정된다(단계 818).
존 필드 및 부호 코드들을 설정한 것에 이어서, 마스크 필드의 S 비트가 1로 설정되어 있는지에 대한 결정이 이루어진다(질의 820). 만일 상기 S 비트가 1로 설정되어 있지 않으면, BCD 숫자들, 부호 필드 및 필드 코드들이 적절한 형식으로 메모리에 저장된다(단계 822). 존 형식의 한 예는 다음과 같다:
Figure 112014024917619-pct00006
이 예에서, 바이트(byte)의 가장 오른쪽(rightmost) 4개 비트들은 수치 비트들(N)이라 불리고 보통은 10진 숫자(decimal digit)를 표현하는 코드를 포함한다. 바이트의 가장 왼쪽(leftmost) 4개 비트들은 존 비트들(Z)이라 불리며, 단 10진 오퍼랜드(decimal operand)의 가장 오른쪽 바이트는 예외인데, 여기에서 이 비트들은 존(zone) 또는 부호(sign)(S)로 다루어질 수 있다.
질의(820)으로 돌아가서, 만일 S 비트가 1과 같으면, 마스크 내 Z 비트가 1로 설정되어 있는지에 대한 결정이 더 내려진다(질의 824). 만일 Z가 1과 같으면, 결과가 영과 같은지에 대한 결정이 내려진다(단계 826). 만일 결과가 영과 같으면, 결과 부호는 양으로 설정된다(단계 828). 만일 결과가 영과 같지 않게 설정되거나 Z가 일과 같지 않으면, 결과 부호는 DFP 부호로 설정된다(단계 830).
결과 부호를 설정한 것에 이어서, 결과 부호가 양인지에 대한 결정이 이루어진다(질의 832). 만일 결과 부호가 양이 아니면, 단계(822)부터 처리가 계속되어, BCD 숫자들, 부호 필드 및 필드 코드들을 메모리에 적절한 형식으로 저장한다. 만일 결과 부호가 양이면(질의 832), 마스크 필드의 P 비트가 1로 설정되는지에 대한 결정이 이루어진다(질의 834). 만일 P 비트가 1로 설정되면, 부호는 1111과 같게 설정되고, 그렇지 않으면, 부호는 1100과 같게 설정된다(단계 838). 부호를 설정한 이후에, 처리는 단계(822)부터 계속된다.
질의(800)으로 돌아가서, 만일 이 명령이 확장 존 형식으로 변환 명령이면, 길이 필드가 33보다 큰 길이를 명시하는지에 대한 결정이 이루어진다(질의 850). 만일 길이 필드가 33보다 큰 길이를 명시하면, 34개 숫자들보다 많다는 것을 표시하는 예외가 명시된다(단계 852). 그렇지 않으면(길이 필드가 33보다 큰 길이를 명시하지 않으면), 레지스터 필드 (R1)이 유효하지 않은 부동 소수점 레지스터 쌍을 명시하는지에 대한 결정이 이루어진다(질의 854). 만일 유효하다면, 단계(806)부터 처리가 계속된다. 만일 유효하지 않다면, 예외가 제공된다(단계 856). 이로써 존 형식으로 변환 명령의 실시 예들의 설명을 마친다.
위에서는 소스 DFP 숫자들을 BCD 숫자들로 변환하는 단계를 참조하고 있다. 상기 변환에 관한 더 세부적인 사항들은 위에서 참조된 "z/Architecture Principles of Operation"라는 제목의 IBM® 간행물 번호 SA22-7832-08(2010년 8월 9판)과 아래에 기술된다. 아래 설명은 또한 DFP 형식으로부터 존 형식으로 변환하는 프로세스에 관한 상세한 사항을 제공한다.
한 예에서, 두 배 정밀도 형식에 대해서, 존 형식으로 변환될 가수부 데이터(mantissa data)의 최상위 숫자는 소스 데이터의 비트들 1-5인 콤보 필드에 담긴다. 비트 0은 부호이며, 음의 값은 비트 0이 1인 것으로 표시된다. 비트들 6-13은 지수 연속 필드(exponent continuation field)이며 이 연산에 의해 무시된다. 비트들 14-63은 인코딩된 부수 유효숫자부이고 10진 데이터의 나머지 15개 숫자들을 보유하며(contain) DPD(densely packed decimal) 형식으로 인코딩된다.
확장 정밀도 형식에 대해서, 한 예에서, 존 형식으로 변환될 가수부 데이터(mantissa data)의 최상위 숫자는 소스 데이터의 비트들 1-5인 콤보 필드에 담긴다. 비트 0은 부호 비트이며, 음의 값은 비트 0이 1인 것으로 표시된다. 비트들 6-17은 지수 연속 필드이며 이 연산에 의해 무시된다. 비트들 18-127은 인코딩된 부수 유효숫자부이고 DPD 형식으로 인코딩되는 10진 데이터의 나머지 33개 숫자들을 보유한다(contain).
두 배 정밀도 형식과 확장 정밀도 형식에 대해서, DPD 인코딩된 숫자들인 부수 유효숫자부 숫자들은 DPD 형식으로부터 BCD(2진화 10진 코드) 형식으로 변환되고 콤보 필드(비트들 1-5)의 숫자가 그러한 숫자들의 시작부분(beginning)에 붙는다. DPD에서 BCD로의 변환은 소수의 게이트들(gates)만을 필요로하며, 그러한 게이트들을 통해서 10-비트 DPD 데이터의 블록들이 12-비트 BCD 데이터의 블록들로 압축되어, 각 BCD 블록이 3개의 4-비트 BCD 수들을 포함하게 한다. 상기 수들의 열(string)이 앞쪽의 영들에 대하여 점검되고 그 다음에 상기 명령의 L2 필드와 비교되어 오버플로우 상황이 발생하는지를 결정하며, 만일 발생할 경우, 이 상황은 일단 그 데이터가 존 10진 형식으로 확장되면 적절한 최상위 숫자들(이들은 L2에 의해 명시되는 명시된 메모리 길이에 맞지 않게 됨)을 0으로 만든다.
다음 4-비트 존 필드들이 각 BCD 숫자의 왼쪽에 삽입되어 이제 각 바이트(8-비트들)가 4-비트 존 필드를 포함하고 뒤이어 4-비트 BCD 숫자를 포함하도록 한다. 각 존 필드는 상기 문장(text) 내 Z 비트가 0 또는 1인지에 따라서 "0011" 또는 "1111"이다. 그 다음, DFP 소스 오퍼랜드의 부호 비트를 사용하여 상기 명령에서 S=1이면 부호 코드를 결정한다. 만일 BCD 숫자들이 모두 0이고 F=1이면, 부호는 무시되며 양의 부호가 생성된다. 그렇지 않으면, 생성된 부호 코드는 비트 0으로부터 오는 DFP 소스 오퍼랜드의 부호이고 음의 부호는 "1101"로 인코딩되고, 양의 부호는 P=0이면 "1100"으로 P=1이면 "1111"로 인코딩된다. 그 다음에 이 부호 코드는 최하위 BCD 숫자의 왼쪽에 있는 필드 코드를 대체한다. (한 실시 예에서, 상기 부호는 상기 필드 코드들과 병행하여(in parallel) 처리되고 상기 필드 코드 대신에 최하위 BCD 숫자의 왼쪽에 삽입된다.) 그 다음에 이 결과가 메모리에 기록된다.
위에서, 소스 부동 소수점 레지스터 또는 레지스터 쌍에 있는 10진 부동 소수점 오퍼랜드를 EBCDIC 또는 ASCII 데이터로 변환하여 그것을 목표 메모리 위치에 저장하는, 두 가지 기계어 명령들인 CZDT와 CZXT를 상세히 기술하고 있다. 이들 명령들은 전통적인 스토리지-대-스토리지 10진수 워크로드들을 크게 향상시킬 수 있는 수단을 제공한다. 전통적인 스토리지-대-스토리지 10진수 언팩 연산들은, COBOL 애플리케이션들 같은 애플리케이션들에서 통상적으로 볼 수 있는 31개-숫자 (및 부호) 결과를 처리하기 위해 3개의 오버래핑(overlapping) 언팩 연산들이 필요한, 15개 숫자들과 부호(a sign)를 처리할 수 있다. 결과를 더 작은 오버래핑 미니-결과들로 분류해야 하는 것은 컴파일러의 복잡성을 가중시키며; 주어진 태스크를 수행하기 위해 추가 명령들이 실행될 필요가 있으므로 성능에 영향을 준다. CZXT는 최대 34개 숫자들과 부호 코드(a sign code)를 DFP 오퍼랜드로 변환하여 그것을 메모리에 단일 명령으로 저장하는 것이 가능하므로, 컴파일러들은 공통(common) 31개-숫자 및 부호 결과들(예를 들어, COBOL 결과들)을 단일 엔티티로서 다룰 수 있어서, 컴파일된 코드를 단순화시키고 성능을 향상시킨다.
앞에서, 프로세스는 데이터를 GPR들 내 DFP 형식으로부터 팩 10진수 형식으로 변환하기 위해 CSDTR 또는 CSXTR을 사용할 필요가 있었다. 그 다음에 데이터는 GPR들 밖의 메모리로 저장되어야 하지만, 명령 세트 아키텍처에는 그 순간에(currently) 길이가 제어되는 저장(store)이 없기 때문에, 이것은 종종 워드(word), 하프 워드(half-word) 및 바이트 저장(byte store) 연산들의 혼합을 필요로 한다. 마지막으로, 메모리에 있는 상기 데이터를 EBCDIC 또는 ASCII로 변환하기 위해 언팩 또는 UNPKA 연산이 필요하다. 이들 새로운 명령들은 상기 데이터가 하나의 단계에서 DFP 형식으로부터 EBCDIC 및 ASCII로 곧 바로 변환되도록 해준다. CZDT 또는 CZXT 명령은 CSDTR/CSXTR 및 UNPK/UNPKA 명령들 둘 모두를 대체한다.
이 기술분야에서 통상의 지식을 가진 자는 인식할 수 있는 바와 같이, 본 발명의 하나 또는 그 이상의 특징들은 시스템, 방법 또는 컴퓨터 프로그램 제품으로 구현될 수 있다. 따라서, 본 발명의 하나 또는 그 이상의 특징들은 전적으로 하드웨어 실시 예, 전적으로 소프트웨어 실시 예(펌웨어, 상주 소프트웨어, 마이크로-코드 등 포함) 또는 소프트웨어와 하드웨어 특징들을 조합한 실시 예(여기에서는 모두 "회로", "모듈", "시스템"으로 불릴 수 있음)의 형태를 취할 수 있다. 또한, 본 발명의 하나 또는 그 이상의 특징들은 컴퓨터 판독 가능 프로그램 코드가 그 위에 구현된 하나 또는 그 이상의 컴퓨터 판독 가능 매체(들)에 구현된 컴퓨터 프로그램 제품의 형태를 취할 수 있다.
하나 또는 그 이상의 컴퓨터 판독 가능 매체(들)의 임의 조합이 사용될 수 있다. 컴퓨터 판독 가능 매체는 컴퓨터 판독 가능 스토리지 매체일 수 있다. 컴퓨터 판독 가능 스토리지 매체는, 예를 들어, 전자, 자기, 광학, 전자기, 적외선 또는 반도체 시스템, 장치, 또는 디바이스이거나 전술한 것들의 모든 적절한 조합으로 될 수 있으나 그에 한정되지는 않는다. 컴퓨터 판독 가능 스토리지 매체의 더 구체적인 예들(비포괄적인 목록)에는 하나 또는 그 이상의 와이어들을 갖는 전기 배선(electrical connection), 휴대용 컴퓨터 디스켓, 하드 디스크, 랜덤 액세스 메모리(RAM), 판독-전용 메모리(ROM), 소거 및 프로그램가능 판독-전용 메모리(EPROM 또는 플래시 메모리), 광섬유, 휴대용 컴팩트 디스크 판독-전용 메모리(CD-ROM), 광 스토리지 디바이스, 자기 스토리지 디바이스, 또는 전술한 것들의 모든 적절한 조합이 포함된다. 이 문서의 맥락에서, 컴퓨터 판독 가능 스토리지 매체는 명령 실행을 위한 시스템, 장치, 또는 디바이스에 의해 또는 그와 연결하여 사용할 프로그램을 포함 또는 저장할 수 있는 모든 유형의(tangible) 매체일 수 있다.
이제 도 9를 참조하면, 한 예에서, 컴퓨터 프로그램 제품(900)은 예를 들어 하나 또는 그 이상의 비-일시적인(non-transitory) 컴퓨터 판독 가능 스토리지 매체(902)를 포함하며 이 매체상에 컴퓨터 판독 가능 프로그램 코드 수단 또는 논리(904)를 저장하여 본 발명의 하나 또는 그 이상의 특징들을 제공 및 가능하게 만든다.
컴퓨터 판독 가능 매체상에 구현된 프로그램 코드는 무선, 유선, 광섬유 케이블, RF 등 또는 전술한 것들의 적절한 조합으로 된 것을 포함한(그러나 이에 한정되지는 않는) 적절한 매체를 사용하여 전송될 수 있다.
본 발명의 하나 또는 그 이상의 특징들에 대한 동작들을 실행하기 위한 컴퓨터 프로그램 코드는 Java, Smalltalk, C++ 또는 그와 유사 언어 등의 객체 지향 프로그래밍 언어와 "C" 프로그래밍 언어, 어셈블러 언어 또는 그와 유사한 언어 등의 종래의 절차적 프로그래밍 언어들을 포함하여, 하나 또는 그 이상의 프로그래밍 언어들을 조합하여 작성될 수 있다. 상기 프로그램 코드는 전적으로 사용자의 컴퓨터상에서, 부분적으로 사용자의 컴퓨터상에서, 독립형(stand-alone) 소프트웨어 패키지로서, 부분적으로 사용자의 컴퓨터상에서 그리고 부분적으로 원격 컴퓨터상에서 또는 전적으로 원격 컴퓨터나 서버상에서 실행될 수 있다. 위에서 마지막의 경우에, 원격 컴퓨터는 근거리 통신망(LAN) 또는 광역 통신망(WAN)을 포함한 모든 종류의 네트워크를 통해서 사용자의 컴퓨터에 접속될 수 있고, 또는 이 접속은 (예를 들어, 인터넷 서비스 제공자를 이용한 인터넷을 통해서) 외부 컴퓨터에 이루어질 수도 있다.
본 발명의 하나 또는 그 이상의 특징들은 본 출원에서 본 발명의 실시 예들에 따른 방법들, 장치들(시스템들) 및 컴퓨터 프로그램 제품들의 순서 예시도들 및/또는 블록도들을 참조하여 기술된다. 순서 예시도들 및/또는 블록도들의 각 블록과 순서 예시도들 및/또는 블록도들 내 블록들의 조합들은 컴퓨터 프로그램 명령들에 의해 구현될 수 있다는 것을 이해할 수 있을 것이다. 이 컴퓨터 프로그램 명령들은 범용 컴퓨터, 특수목적용 컴퓨터, 또는 기타 프로그램가능 데이터 처리 장치의 프로세서에 제공되어 머신(machine)을 생성하고, 그렇게 하여 그 명령들이 상기 컴퓨터 또는 기타 프로그램가능 데이터 처리 장치의 프로세서를 통해서 실행되어, 상기 순서도 및/또는 블록도의 블록 또는 블록들에 명시된 기능들/동작들을 구현하기 위한 수단을 생성할 수 있다.
상기 컴퓨터 프로그램 명령들은 또한 컴퓨터 판독 가능 매체에 저장될 수 있으며, 컴퓨터, 기타 프로그램가능 데이터 처리 장치 또는 다른 디바이스들에 지시하여 상기 컴퓨터 판독 가능 매체에 저장된 명령들이 상기 순서도 및/또는 블록도의 블록 또는 블록들에 명시된 기능/동작을 구현하는 명령들을 포함하는 제조품(an article of manufacture)을 생성하도록 특정한 방식으로 기능하게 할 수 있다.
상기 컴퓨터 프로그램 명령들은 또한 컴퓨터, 기타 프로그램가능 데이터 처리 장치, 또는 다른 디바이스들에 로드되어, 컴퓨터, 기타 프로그램가능 장치 또는 다른 디바이스들에서 일련의 동작 단계들이 수행되게 하여 컴퓨터 구현 프로세스를 생성하며, 그렇게 하여 상기 컴퓨터 또는 기타 프로그램가능 장치상에서 실행되는 명령들이 순서도 및/또는 블록도의 블록 또는 블록들에 명시된 기능들/동작들을 구현하기 위한 프로세스들을 제공할 수 있다.
도면들 내 순서도 및 블록도들은 본 발명의 하나 또는 그 이상의 특징들의 여러 실시 예들에 따른 시스템들, 방법들 및 컴퓨터 프로그램 제품들의 가능한 구현들의 아키텍처, 기능(functionality), 및 동작을 예시한다. 이와 관련하여, 상기 순서도 또는 블록도들 내 각 블록은 상기 명시된 논리적 함수(들)을 구현하기 위한 하나 또는 그 이상의 실행 가능한 명령들을 포함한 모듈, 세그먼트 또는 코드의 일부분을 나타낼 수 있다. 일부 다른 구현들에서, 상기 블록에 언급되는 기능들은 도면들에 언급된 순서와 다르게 일어날 수도 있다는 것에 또한 유의해야 한다. 예를 들면, 연속으로 도시된 두 개의 블록들은 실제로는 사실상 동시에 실행될 수도 있고, 또는 이 두 블록들은 때때로 관련된 기능에 따라서는 역순으로 실행될 수도 있다. 블록도들 및/또는 순서 예시도의 각 블록, 및 블록도들 및/또는 순서 예시도 내 블록들의 조합들은 특수목적용 하드웨어 및 컴퓨터 명령들의 명시된 기능들 또는 동작들, 또는 이들의 조합들을 수행하는 특수목적용 하드웨어-기반 시스템들에 의해 구현될 수 있다는 것에 또한 유의한다.
전술한 것에 추가하여, 본 발명의 하나 또는 그 이상의 특징들은 컴퓨터 환경의 관리를 서비스하는 서비스 제공자에 의해 제공, 공급, 배치, 관리, 서비스 등이 될 수 있다. 예를 들면, 서비스 제공자는 하나 또는 그 이상의 고객들을 위해 본 발명의 하나 또는 그 이상의 특징들을 수행하는 컴퓨터 코드 및/또는 컴퓨터 인프라스트럭처의 제작, 유지, 지원 등을 할 수 있다. 그 대가로, 서비스 제공자는 가입제(subscription) 및/또는 수수료 약정에 따라 고객으로부터 대금을 수령할 수 있으며, 이는 예이다. 또한, 서비스 제공자는 하나 또는 그 이상의 제3자들에게 광고 콘텐츠를 판매하고 대금을 수령할 수 있다.
본 발명의 일 특징에서, 본 발명의 하나 또는 그 이상의 특징들을 수행하기 위한 애플리케이션이 배치될 수 있다. 한 예로서, 애플리케이션의 배치는 본 발명의 하나 또는 그 이상의 특징들을 수행하는 데 실시 가능한 컴퓨터 인프라스트럭처를 제공하는 것을 포함한다.
본 발명의 추가 특징으로서, 컴퓨터 판독 가능 코드를 컴퓨팅 시스템으로 통합하는 것을 포함하는 컴퓨팅 인프라스트럭처가 배치될 수 있으며, 그 컴퓨팅 시스템에서 상기 코드는 컴퓨팅 환경과 결합하여 본 발명의 하나 또는 그 이상의 특징들을 수행하는 것이 가능하다.
본 발명의 추가 특징으로서, 컴퓨터 판독 가능 코드를 컴퓨터 시스템으로 통합시키는 것을 포함하는 컴퓨팅 인프라스트럭처 통합을 위한 프로세스가 제공될 수 있다. 상기 컴퓨터 시스템은 컴퓨터 판독 가능 매체를 포함하고, 상기 컴퓨터 시스템에서 상기 컴퓨터 매체는 본 발명의 하나 또는 그 이상의 특징들을 포함한다. 상기 코드는 상기 컴퓨터 시스템과 결합하여 본 발명의 하나 또는 그 이상의 특징들을 수행하는 것이 가능하다.
위에서 여러 실시 예들이 기술되었지만, 이들은 단지 예시일 뿐이다. 예를 들면, 다른 아키텍처들로 된 컴퓨팅 환경들이 본 발명의 하나 또는 그 이상의 특징들을 포함하고 사용할 수 있다. 또한, 특정 필드들 및/또는 비트들이 기술되지만, 다른 것들도 사용될 수 있다. 또한, 흐름도들의 일부 단계들은 병행하여(in parallel) 또는 다른 순서로 수행될 수 있다. 본 발명의 범위에서 벗어나지 않고 많은 변경들 및/또는 추가들이 이루어질 수 있다.
또한, 다른 종류의 컴퓨팅 환경들도 본 발명의 하나 또는 그 이상의 특징들로부터 이득을 얻을 수 있다. 예로서, 프로그램 코드를 저장 및/또는 실행하기에 적합한 데이터 처리 시스템이 사용될 수 있으며, 이 시스템은 시스템 버스를 통해서 메모리 엘리먼트들에 직접적으로 또는 간접적으로 결합된 적어도 두 개의 프로세서를 포함한다. 상기 메모리 엘리먼트들은, 예를 들어 프로그램 코드의 실제 실행 동안 사용되는 로컬 메모리, 대용량 스토리지(bulk storage), 및 코드가 실행 동안에 대용량 스토리지로부터 검색되어야 하는 횟수를 줄이기 위해 적어도 일부 프로그램 코드의 임시 저장(temporary storage)을 제공하는 캐시 메모리를 포함한다.
입력/출력 또는 I/O 디바이스들(키보드, 디스플레이, 포인팅 디바이스, DASD, 테이프, CD, DVD, 썸 드라이브 및 기타 메모리 매체 등을 포함하나 이에 한정되지는 않음)은 직접 또는 중개(intervening) I/O 컨트롤러들을 통해서 상기 시스템에 결합될 수 있다. 네트워크 어댑터 또한 상기 시스템에 결합되어 상기 데이터 처리 시스템이 중개하는 사설 또는 공공 네트워크를 통해서 기타 데이터 처리 시스템 또는 원격 포인터 또는 스토리지 디바이스에 결합되는 것을 가능하게 한다. 모뎀, 케이블 모뎀, 및 이더넷 카드는 이용 가능한 네트워크 어댑터의 단지 일부 예이다.
본 발명의 하나 또는 그 이상의 특징들을 포함 및/또는 사용할 수 있는 컴퓨팅 환경들의 다른 예들이 아래에 기술된다.
도 10을 참조하면, 본 발명의 하나 또는 그 이상의 실시 예들을 구현하기 위한 호스트 컴퓨터 시스템(5000)의 대표적인 컴포넌트들이 도시된다. 대표적인 호스트 컴퓨터(5000)은 컴퓨터 메모리(즉, 중앙 스토리지)(5002)와 통신하는 하나 또는 그 이상의 CPU들(5001)을 포함하고, 또한 스토리지 매체 디바이스들(5011)로 그리고 다른 컴퓨터들 또는 SAN들 등과 통신하기 위한 네트워크들(5010)로 가는 I/O 인터페이스들을 포함한다. CPU(5001)은 아키텍처화된 명령 세트((architected instruction set)와 아키텍처화된 기능(architected functionality)을 갖는 아키텍처에 부합한다. CPU(5001)은 프로그램 주소들(가상 주소들)을 메모리의 실제 주소들로 변환하기 위한 동적 주소 변환(DAT)(5003)을 가질 수 있다. DAT는 통상적으로 컴퓨터 메모리(5002)의 블록에 나중에 액세스할 때 주소 변환의 지연이 필요 없도록 변환들을 캐시하기 위한 변환 색인 버퍼(TLB, translation lookaside buffer)(5007)을 포함한다. 통상적으로, 캐시(5009)는 컴퓨터 메모리(5002)와 프로세서(5001) 사이에서 사용된다. 캐시(5009)는 하나 이상의 CPU가 이용 가능한 큰 캐시(large cache)와 그 큰 캐시와 각 CPU 사이에 있는 더 작고 더 빠른 (더 하위 레벨) 캐시들을 갖는 계층형(hierarchical)일 수 있다. 어떤 구현들에서는, 더 하위 레벨(lower level) 캐시들은 명령 페치와 데이터 액세스를 위한 별개의(separate) 하위 레벨 캐시들을 제공하기 위해 분할된다. 한 실시 예에서, 한 명령이 명령 페치 유닛(5004)에 의해 캐시(5009)를 통해서 메모리(5002)로부터 페치된다. 명령은 명령 디코드 유닛(instruction decode unit)(5006)에서 디코드되고 (어떤 실시 예들에서는 다른 명령들과 함께) 명령 실행 유닛 또는 유닛들(5008)로 디스패치된다(dispatched). 통상적으로 몇 가지의 실행 유닛들 (5008)이 채용되며, 예를 들면 산술 실행 유닛(arithmetic execution unit), 부동 소수점 실행 유닛(floating point execution unit) 및 분기 명령 실행 유닛(branch instruction execution unit)이 있다. 명령은 실행 유닛에 의해 실행되고, 명령이 명시한 레지스터들 또는 메모리로부터 필요한 만큼 오퍼랜드들에 액세스한다. 오퍼랜드가 메모리(5002)로부터 액세스(로드 또는 저장)되면, 로드/저장 유닛(load/store unit)(5005)가 통상적으로 실행되는 명령의 제어아래 액세스를 처리한다. 명령들은 하드웨어 회로들에서 또는 내부 마이크로코드(펌웨어)에서 또는 이 둘의 조합에 의해서 실행될 수 있다.
전술한 바와 같이, 컴퓨터 시스템은 로컬 (또는 메인) 스토리지에 정보를 포함하고, 또한 주소지정(addressing), 보호(protection), 그리고 참조 및 변경 기록(reference and change recording)을 포함한다. 주소지정의 몇 가지 예로는 주소의 형식(format of addresses), 주소 공간의 개념(concept of address spaces), 주소의 여러 유형(various types of addresses), 및 한 유형의 주소가 또 다른 유형의 주소로 변환되는 방식(manner)이 있다. 메인 스토리지의 일부는 영구적으로 할당된 스토리지 위치들을 포함한다. 메인 스토리지는 시스템에 데이터의 직접 주소지정 가능한 고속 액세스 스토리지(fast-access storage)를 제공한다. 데이터와 프로그램들은 모두 (입력 디바이스들로부터) 메인 스토리지로 로드된 후에 처리될 수 있다.
메인 스토리지는 때때로 캐시라고 불리는 하나 또는 그 이상의 더 작고 더 고속의 액세스 버퍼 스토리지들을 포함한다. 캐시는 통상적으로 CPU 또는 I/O 프로세서와 물리적으로 연관된다. 구별되는(distinct) 스토리지 매체의 물리적 구축과 사용의 영향들은, 수행을 제외하고는, 일반적으로 프로그램에 의해 관찰되지 않는다.
명령들에 대해서 그리고 데이터 오퍼랜드들에 대해서 별개인 캐시들이 보존될 수 있다. 캐시 내의 정보는 캐시 블록(cache block) 또는 캐시 라인(또는 줄여서 라인)이라 불리는 인테그럴 범위(integral boundary)상의 인접 바이트들에 보존된다. 어떤 모델은 캐시 라인의 사이즈를 바이트로 회신하는 EXTRACT CACHE ATTRIBUTE 명령을 제공할 수 있다. 어떤 모델은 또한 스토리지를 데이터 또는 명령 캐시로의 프리페치(prefetch) 또는 캐시로부터 데이터의 해제를 실현하는 PREFETCH DATA 명령과 PREFETCH DATA RELATIVE LONG 명령을 제공할 수 있다.
스토리지는 비트들의 긴 수평의 열(a long horizontal string of bits)로 보인다. 대부분의 연산들에 있어서, 스토리지에 대한 액세스는 좌측-에서-우측(left-to-right) 순으로 진행된다. 비트들의 열은 8 비트의 유닛들로 세분된다. 8-비트 유닛은 바이트(byte)라 부르고, 이것은 모든 정보 포맷들의 기본적인 빌딩 블록(building block)이다. 스토리지에서 각 바이트 위치는 음이 아닌 고유한 정수로 식별되고, 이것은 그 바이트 위치의 주소, 또는, 간단히 말해서 바이트 주소(byte address)이다. 인접 바이트 위치들은 좌측 0부터 시작해서 좌측-에서-우측 순으로 진행되는 연속되는 주소들이다. 주소들은 무부호 2진 정수들이며 24, 31, 또는 64 비트이다.
정보는 스토리지와 CPU 또는 채널 서브시스템 사이에서, 1 바이트 또는 바이트들의 그룹으로, 한 번에 전송된다. 다르게 명시되지 않으면, 예를 들어, z/Architecture®에서 스토리지 내 바이트들의 그룹은 그 그룹의 제일 좌측 바이트에 의해 주소지정된다. 그룹 내 바이트의 수는 수행될 동작에 의해 암시되거나 분명하게 명시된다. CPU 연산에서 사용될 때, 바이트들의 그룹은 필드(field)라 불린다. 각 바이트들의 그룹 내에서, 예를 들어, z/Architecture®에서, 비트들은 좌측-에서-우측 순으로 번호가 붙는다. z/Architecture®에서, 제일 좌측 비트들은 때때로 "상위(high-order)" 비트들로 불리고 제일 우측 비트들은 "하위(low-order)" 비트들로 불린다. 그러나 비트 번호는 스토리지 주소가 아니다. 바이트만 주소지정될 수 있다. 스토리지 내 한 바이트의 개별 비트들에서 연산하기 위해서는, 전체 바이트가 액세스된다. 한 바이트 내 비트들은 (예를 들어, z/Architecture®에서) 0에서 7까지, 좌측에서 우측으로 번호가 붙는다. 한 주소 내 비트들은 24-비트 주소에서는 8-31 또는 40-63으로, 또는 31-비트 주소에서는 1-31 또는 33-63으로 번호가 붙을 수 있고; 64-비트 주소에서는 0-63으로 번호가 붙는다. 다른 고정-길이 포맷의 다수 바이트들 내에서, 그 포맷을 이루는 비트들은 0부터 시작해서 연속적으로 번호가 붙는다. 에러 검출의 목적을 위해서, 그리고 바람직하게는 교정을 위해서, 하나 또는 그 이상의 검사용 비트들이 각 바이트와 또는 바이트들의 그룹과 함께 전송된다. 이러한 검사용 비트들은 머신에 의해 자동적으로 생성되며 프로그램에 의해 직접적으로 제어될 수 없다. 스토리지 용량은 바이트 수로 표시된다. 스토리지-오퍼랜드 필드의 길이가 명령의 연산 코드에 의해 암시될 때, 그 필드는 고정 길이(fixed length)를 가졌다고 말하며, 그 길이는 1, 2, 4, 8, 또는 16 바이트일 수 있다. 어떤 명령들에는 더 큰 필드들이 암시될 수 있다. 스토리지-오퍼랜드 필드의 길이가 암시되지 않고 분명하게 언급될 때, 그 필드는 가변 길이(variable length)를 가졌다고 말한다. 가변-길이 오퍼랜드는 길이가 1 바이트의 증분들 만큼씩 (또는 어떤 명령들에서는, 2 바이트의 배수로 또는 다른 배수들로) 변할 수 있다. 정보가 스토리지에 배치될 때, 비록 스토리지에 대한 물리적 경로의 폭이 저장되는 필드의 길이보다 더 클 수 있을지라도, 단지 그 지정된 필드에 포함된 그 바이트 위치들의 내용들만 대체된다.
정보의 일정 유닛들(units)은 스토리지에서 인테그럴 범위(integral boundary)에 있을 것이다. 범위(boundary)는 그 스토리지 주소가 그 유닛의 길이의 바이트 배수일 때 정보의 유닛에 대해서 인테그럴(integral)하다고 불린다. 인테그럴 범위로 2, 4, 8, 및 16 바이트의 필드들에는 특별한 명칭들이 주어진다. 하프워드(halfword)는 2-바이트 범위로 2개의 연속 바이트들의 그룹이고 명령들의 기본 빌딩 블록이다. 워드(word)는 4-바이트 범위로 4개의 연속 바이트들의 그룹이다. 더블워드(doubleword)는 8-바이트 범위로 8개의 연속 바이트들의 그룹이다. 쿼드워드(quadword)는 16-바이트 범위로 16개의 연속 바이트들의 그룹이다. 스토리지 주소들이 하프워드들, 워드들, 더블워드들, 및 쿼드워드들을 지정할 때, 그 주소의 2진 표시는 1, 2, 3, 또는 4개의 제일 우측 영 비트들을 각각 포함한다. 명령들은 2-바이트 인테그럴 범위들에 있을 것이다. 대부분의 명령들의 스토리지 오퍼랜드들은 범위-정렬(boundary-alignment) 요건들을 갖지 않는다.
명령들과 데이터 오퍼랜드들에 대한 별개의 캐시들을 구현하는 디바이스들상에서, 만일 프로그램이 어떤 캐시 라인에 저장되고 그 캐시 라인으로부터 명령들이 후속적으로 페치되면, 그 저장이 후속적으로 페치되는 명령들을 변경하는지 여부와 상관 없이, 상당한 지연을 겪게 될 것이다.
한 실시 예에서, 본 발명은 소프트웨어로 실시될 수 있다(이 소프트웨어는 때때로 라이선스된 내부 코드, 펌웨어, 마이크로-코드, 밀리-코드, 피코-코드 등으로 불리며, 이들 중 어떤 것이든 본 발명의 하나 또는 그 이상의 특징들에 부합할 것이다). 도 11을 참조하면, 본 발명의 하나 또는 그 이상의 특징들을 구현하는 소프트웨어 프로그램 코드는 통상적으로 CD-ROM 드라이브, 테이프 드라이브 또는 하드 드라이브와 같은 장기 스토리지(long-term storage) 매체 디바이스들(5011)로부터 호스트 시스템(5000)의 프로세서(5001)에 의해 액세스된다. 소프트웨어 프로그램 코드는 디스켓, 하드 드라이브, 또는 CD-ROM과 같은 데이터 처리 시스템에 사용할 용도로 알려진 여러 가지 매체들 중 어느 하나에 구현될 수 있다. 코드는 그러한 매체상에 배포되거나, 또는 한 컴퓨터 시스템의 컴퓨터 메모리(5002) 또는 스토리지의 사용자들로부터 네트워크(5010)을 통해서 다른 컴퓨터 시스템들에, 그러한 다른 시스템들의 사용자에 의해 사용될 용도로 배포될 수 있다.
소프트웨어 프로그램 코드는 여러 가지 컴퓨터 컴포넌트들의 함수와 인터랙션 및 하나 또는 그 이상의 애플리케이션 프로그램들을 제어하는 운영체제를 포함한다. 프로그램 코드는 보통으로 스토리지 매체 디바이스(5011)로부터 상대적으로 더 고속의 컴퓨터 스토리지(5002) ― 이것은 프로세서(5001)에 의한 처리에 이용 가능함 ― 로 페이지된다. 메모리 내 소프트웨어 프로그램 코드를 물리적 매체상에 구현하는 기술 및 방법, 및/또는 네트워크들을 통해서 소프트웨어 코드를 배포하는 기술 및 방법은 잘 알려져 있으며 여기에서는 더 언급되지 않을 것이다. 프로그램 코드는, 유형의 매체(전자 메모리 모듈들(RAM), 플래시 메모리, 컴팩트 디스크(CDs), DVDs, 자기 테이프 등을 포함하나, 이러한 것들로 한정되지 않음)상에 생성되고 저장될 때, 흔히 "컴퓨터 프로그램 제품"으로 불린다. 컴퓨터 프로그램 제품 매체는 통상적으로 처리 회로에 의해 판독 가능하며, 컴퓨터 시스템에서 처리 회로에 의해 실행하기 위해 판독 가능한 것이 바람직하다.
도 11은 본 발명의 하나 또는 그 이상의 특징들이 실시될 수 있는 대표적인 워크스테이션 또는 서버 하드웨어 시스템을 예시한다. 도 12의 시스템(5020)은 선택적인 주변 디바이스들을 포함하여, 개인용 컴퓨터, 워크스테이션 또는 서버와 같은 대표적인 베이스 컴퓨터 시스템(5021)을 포함한다. 베이스 컴퓨터 시스템(5021)은 하나 또는 그 이상의 프로세서들(5026)과 버스를 포함하며, 버스는 알려진 기술들에 따라 프로세서(들)(5026)과 시스템(5021)의 다른 컴포넌트들 사이를 연결하여 통신을 가능하게 하기 위해 채용되는 것이다. 버스는 프로세서(5026)을 메모리(5025)와 장기 스토리지(5027)에 연결하며 롱텀 스토리지는, 예를 들어, 하드 드라이브(예를 들어, 자기 매체, CD, DVD 및 플래시 메모리를 포함함) 또는 테이프 드라이브를 포함할 수 있다. 시스템(5021)은 또한 사용자 인터페이스 어댑터를 포함할 수 있으며, 이 사용자 인터페이스 어댑터는 마이크로프로세서(5026)을 버스를 통해서 키보드(5024), 마우스(5023), 프린터/스캐너(5030) 및/또는 기타 인터페이스 디바이스들과 같은 하나 또는 그 이상의 인터페이스 디바이스들에 연결한다. 상기 기타 인터페이스 디바이스들은 터치 감응식 스크린(touch sensitive screen), 디지털 입력 패드(digitized entry pad) 등과 같은 사용자 인터페이스 디바이스일 수 있다. 버스는 또한 LCD 스크린 또는 모니터와 같은 디스플레이 디바이스(5022)를 디스플레이 어댑터를 통해서 마이크로프로세서(5026)에 연결한다.
시스템(5021)은 네트워크(5029)와 통신(5028)이 가능한 네트워크 어댑터를 경유하여 다른 컴퓨터들 또는 컴퓨터들의 네트워크들과 통신할 수 있다. 네트워크 어댑터들의 예로는 통신 채널(communications channels), 토큰 링(token ring), 이더넷(Ethernet) 또는 모뎀(modems)이 있다. 이와는 달리, 시스템(5021)은 CDPD(cellular digital packet data) card와 같은 무선 인터페이스를 사용하여 통신할 수 있다. 시스템(5021)은 근거리 통신망(LAN) 또는 광역 통신망(WAN)에서 다른 컴퓨터들과 연관될 수 있고, 또는 시스템(5021)은 또 다른 컴퓨터와 클라이언트/서버 배열방식(arrangement)에서 클라이언트가 될 수 있다. 이들 모든 구성들과 적절한 통신 하드웨어 및 소프트웨어는 이 기술분야에서 알려져 있다.
도 12는 본 발명의 하나 또는 그 이상의 특징들이 실시될 수 있는 데이터 처리 네트워크(5040)을 예시한다. 데이터 처리 네트워크(5040)은 무선 네트워크와 유선 네트워크와 같은 복수의 개별 네트워크들을 포함할 수 있으며, 이들의 각각은 복수의 개별 워크스테이션들(5041, 5042, 5043, 5044)를 포함할 수 있다. 또한, 이 기술분야에서 통상의 지식을 가진 자들은 인지할 수 있는 바와 같이, 하나 또는 그 이상의 LAN들이 포함될 수 있으며, 여기에서 LAN은 호스트 프로세서에 결합된 복수의 지능형(intelligent) 워크스테이션들을 포함할 수 있다.
계속해서 도 12를 참조하면, 네트워크들은 또한 게이트웨이 컴퓨터 (클라이언트 서버 5046) 또는 애플리케이션 서버(데이터 저장소를 액세스할 수 있고 또한 워크스테이션 5045로부터 직접 액세스될 수 있는 원격 서버 5048)와 같은 메인프레임 컴퓨터들 또는 서버들을 포함할 수 있다. 게이트 웨이 컴퓨터(5046)은 각 개별 네트워크로의 진입점(a point of entry) 역할을 한다. 게이트웨이는 하나의 네트워킹 프로토콜을 또 하나의 네트워킹 프로토콜에 연결할 때 필요하다. 게이트웨이(5046)은 바람직하게는 통신 링크를 통해 또 하나의 네트워크(예를 들면 인터넷 5047)에 결합될 수 있다. 게이트웨이(5046)은 또한 통신 링크를 사용하여 하나 또는 그 이상의 워크스테이션들(5041, 5042, 5043, 5044)에 직접 결합될 수 있다. 게이트웨이 컴퓨터는 인터내셔널 비지네스 머신즈 코포레이션에서 이용 가능한 IBM eServer™ System z® 서버를 활용하여 구현될 수 있다.
도 11과 도 12를 동시에 참조하면, 본 발명의 하나 또는 그 이상의 특징들을 구현할 수 있는 소프트웨어 프로그래밍 코드가 시스템(5020)의 프로세서(5026)에 의해 CD-ROM 드라이브 또는 하드 드라이브와 같은 장기 스토리지 매체(5027)로부터 액세스될 수 있다. 소프트웨어 프로그래밍 코드는 디스켓, 하드 드라이브, 또는 CD-ROM과 같은 데이터 처리 시스템과 함께 사용할 용도로 알려진 여러 가지 매체들 중 어느 하나에 구현될 수 있다. 코드는 그러한 매체상에 배포되거나, 또는 한 컴퓨터 시스템의 메모리 또는 스토리지의 사용자들(5050, 5051)로부터 네트워크를 통해서 다른 컴퓨터 시스템들에, 그러한 다른 시스템들의 사용자에 의해 사용될 용도로 배포될 수 있다.
이와는 달리, 프로그래밍 코드는 메모리(5025)에 구현되고, 프로세서 버스를 사용하여 프로세서(5026)에 의해 액세스될 수도 있다. 이러한 프로그래밍 코드는 여러 가지 컴퓨터 컴포넌트들의 기능과 인터랙션 및 하나 또는 그 이상의 애플리케이션 프로그램들(5032)을 제어하는 운영체제를 포함한다. 프로그램 코드는 보통으로 스토리지 매체(5027)로부터 고속의 메모리(5025) ― 이것은 프로세서(5026)에 의한 처리에 이용 가능함 ― 로 페이지된다. 메모리 내 소프트웨어 프로그래밍 코드를 물리적 매체상에 구현하는 기술 및 방법, 및/또는 네트워크들을 통해서 소프트웨어 코드를 배포하는 기술 및 방법은 잘 알려져 있으며 여기에서는 더 언급되지 않을 것이다. 프로그램 코드는, 유형의 매체(전자 메모리 모듈들(RAM), 플래시 메모리, 컴팩트 디스크(CDs), DVDs, 자기 테이프 등을 포함하나, 이러한 것들로 한정되지 않음)상에 생성되고 저장될 때, 흔히 "컴퓨터 프로그램 제품"으로 불린다. 컴퓨터 프로그램 제품 매체는 통상적으로 처리 회로에 의해 판독 가능하며, 컴퓨터 시스템에서 처리 회로에 의해 실행하기 위해 판독 가능한 것이 바람직하다.
프로세서가 가장 쉽게 이용 가능한 캐시(보통으로 프로세서의 다른 캐시들보다 더 빠르고 더 작음)는 가장 낮은 (L1 또는 레벨 1) 캐시이고 메인 저장소(메인 메모리)는 가장 높은 레벨의 캐시(만일 3개의 레벨이 있다면 L3)이다. 가장 낮은 레벨의 캐시는 흔히 실행될 기계어 명령들을 보유하는 명령 캐시(I-캐시)와 데이터 오퍼랜드들을 보유하는 데이터 캐시(D-캐시)로 나뉜다.
도 13을 참조하면, 예시적인 프로세서 실시 예가 프로세서(5026)에 대해 도시된다. 통상적으로 하나 또는 그 이상 레벨들의 캐시(5053)이 프로세서 성능을 향상시키기 위해서 메모리 블록들을 버퍼하기 위해 채용된다. 캐시(5053)은 사용될 가능성이 있는 메모리 데이터의 캐시 라인들을 보유하는 고속 버퍼이다. 통상적인 캐시 라인들은 64, 128 또는 256 바이트의 메모리 데이터이다. 별개의 캐시들은 흔히 데이터를 캐시하기 위해서보다는 명령들을 캐시하기 위해 채용된다. 캐시 일관성(cache coherence)(메모리 및 캐시들에서의 라인들의 사본들의 동기화(synchronization))이 흔히 이 기술분야에서 잘 알려진 "스누프(snoop)" 알고리즘들에 의해 제공된다. 프로세서 시스템의 메인 메모리 스토리지(5025)는 흔히 캐시로 불린다. 4개 레벨의 캐시(5053)을 가진 프로세서 시스템에서, 메인 스토리지(5025)는 때로 레벨 5(L5) 캐시로 불리는데, 왜냐하면 그것은 통상적으로 더 빠르며 컴퓨터 시스템이 이용 가능한 비휘발성 스토리지(DASD, 테이프 등)의 일부분만을 보유하기 때문이다. 메인 스토리지(5025)는 운영체제에 의해 메인 스토리지(5025)의 안팎으로(in and out of) 페이지되는 데이터의 페이지들을 "캐시"한다.
프로그램 카운터(명령 카운터)(5061)은 실행될 현재 명령의 주소를 추적한다. z/Architecture® 프로세서 내 프로그램 카운터는 64 비트이고 이전의 주소지정 한계(addressing limits)를 지원하기 위해 31 또는 24 비트로 잘려질 수 있다. 프로그램 카운터는 통상적으로 컴퓨터의 PSW(프로그램 상태 워드)에 구현되어, 그것이 컨텍스트 전환(context switching) 동안 지속되도록 한다. 그리하여, 프로그램 카운터 값을 갖는 진행중인 프로그램은, 예를 들어, 운영체제에 의해 인터럽트될 수 있다(프로그램 환경으로부터 운영체제 환경으로의 컨텍스트 전환). 프로그램이 활성이 아닐 때, 프로그램의 PSW는 프로그램 카운터 값을 유지하고, 운영체제가 실행 중일 때 운영체제의 (PSW 내) 프로그램 카운터가 사용된다. 통상적으로, 프로그램 카운터는 현재 명령의 바이트 수와 동일한 양으로 증분된다. 감소된 명령 세트 컴퓨팅(Reduced Instruction Set Computing, RISC) 명령들은 통상적으로 고정 길이이고, 한편 콤플렉스 명령 세트 컴퓨팅(Complex Instruction Set Computing, CISC) 명령들은 통상적으로 가변 길이이다. IBM z/Architecture®의 명령들은 2, 4 또는 6 바이트의 길이를 갖는 CISC 명령들이다. 프로그램 카운터(5061)은, 예를 들어, 분기 명령의 분기 채택 연산(branch taken operation) 또는 컨텍스트 전환 연산에 의해 변경된다. 컨텍스트 전환 연산에서, 현재의 프로그램 카운터 값은 실행되고 있는 프로그램에 관한 상태 정보(예를 들어, 조건 코드들과 같은 것)와 함께 프로그램 상태 워드에 세이브되고(saved), 실행될 새로운 프로그램 모듈의 명령을 가리키는 새로운 프로그램 카운터 값이 로드된다. 프로그램 카운터(5061) 내에 분기 명령의 결과를 로딩함으로써 프로그램이 결정을 내리거나 그 프로그램 내에서 루프를 돌도록 허용하기 위해, 분기 채택 연산(branch taken operation)이 수행된다.
통상적으로 명령 페치 유닛(5055)는 프로세서(5026)을 대신하여 명령들을 페치하기 위해 채용된다. 페치 유닛은 "다음 순차의 명령들"이나, 분기 채택 명령들의 목표 명령들, 또는 컨텍스트 전환에 뒤이은 프로그램의 첫 번째 명령들을 페치한다. 현대 명령(Modern Instruction) 페치 유닛은 프리페치된(prefetched) 명령들이 사용될 수 있는 가능성에 기초하여 추론적으로 명령들을 프리페치하는 프리페치 기술들을 흔히 채용한다. 예를 들어, 페치 유닛은 16 바이트의 명령 ― 이는 그 다음 순차의 명령 및 그 이후 순차의 명령들의 추가 바이트들을 포함함 ― 을 페치할 수 있다.
그런 다음, 페치된 명령들이 프로세서(5026)에 의해 실행된다. 한 실시 예에서, 페치된 명령(들)은 페치 유닛의 디스패치 유닛(5056)으로 보내진다. 디스패치 유닛은 명령(들)을 디코드하고, 디코드된 명령(들)에 관한 정보를 적절한 유닛들(5057, 5058, 5060)으로 전달한다. 실행 유닛(5057)은 통상적으로 명령 페치 유닛(5055)로부터 디코드된 산술 명령들(arithmetic instructions)에 관한 정보를 수신할 것이고, 그 명령의 오피코드(opcode)에 따라 오퍼랜드들에 대한 산술 연산들(arithmetic operations)을 수행할 것이다. 오퍼랜드들은 바람직하게는, 메모리(5025), 아키텍처화된 레지스터들(5059)로부터 또는 실행되고 있는 명령의 즉시 필드(immediate field)로부터 실행 유닛(5057)에 제공된다. 저장될 때, 실행의 결과들은 메모리(5025), 레지스터들(5059)에 또는 다른 머신 하드웨어(예를 들어, 제어 레지스터들, PSW 레지스터들 등)에 저장된다.
통상적으로 프로세서(5026)은 명령의 함수를 실행하기 위한 하나 또는 그 이상의 유닛들(5057, 5058, 5060)을 갖는다. 도 14a를 참조하면, 실행 유닛(5057)은 인터페이싱 논리(5071)을 거쳐서 아키텍처화된 범용 레지스터들(5059), 디코드/디스패치 유닛(5056), 로드 저장 유닛(5060), 기타(5065) 프로세서 유닛들과 통신할 수 있다. 실행 유닛(5057)은, 산술 논리 유닛(arithmetic logic unit, ALU)(5066)이 연산할 정보를 보유하기 위해 몇몇의 레지스터 회로들(5067, 5068, 5069)을 채용할 수 있다. ALU는 논리곱(AND), 논리합(OR) 및 배타논리합(XOR), 로테이트(rotate) 및 시프트(shift)와 같은 논리 함수뿐만이 아니라 더하기, 빼기, 곱하기 및 나누기와 같은 산술 연산들을 수행한다. 바람직하게는, ALU는 설계에 종속적인 특수한 연산들을 지원한다. 다른 회로들은, 예를 들어, 조건 코드들 및 복구 지원 논리를 포함하는 다른 아키텍처화된 퍼실리티들(5072)를 제공할 수 있다. 통상적으로, ALU 동작의 결과는 출력 레지스터 회로(5070)에 보유(hold)되고, 이 출력 레지스터 회로(5070)는 여러 가지 다른 처리 함수들에 그 결과를 전달할 수 있다. 많은 프로세서 유닛들의 배열방식(arrangement)은 다양하며, 본 설명은 본 발명의 한 실시 예에 관한 대표적인 이해를 제공하려는 의도일 뿐이다.
예를 들어, ADD 명령은 산술 및 논리 기능을 갖는 실행 유닛(5057)에서 실행될 것이고, 한편 예를 들어 부동 소수점(floating point) 명령은 특수한 부동 소수점 능력을 갖는 부동 소수점 실행에서 실행될 것이다. 바람직하게는, 실행 유닛은 오퍼랜드들에 관한 오피코드 정의 함수(opcode defined function)를 수행함으로써 명령에 의해 식별된 오퍼랜드들에 관해 연산한다. 예를 들어, ADD 명령은 그 명령의 레지스터 필드들에 의해 식별되는 두 개의 레지스터들(5059)에서 발견되는 오퍼랜드들에 관해 실행 유닛(5057)에 의해 실행될 수 있다.
실행 유닛(5057)은 두 개의 오퍼랜드들에 관해 산술 덧셈(arithmetic addition)을 수행하고 그 결과를 제3 오퍼랜드에 저장하며, 여기서, 제3 오퍼랜드는 제3 레지스터 또는 두 개의 소스 레지스터들 중 하나일 수 있다. 바람직하게는, 실행 유닛은 산술 논리 유닛(ALU)(5066)을 이용하며 이 ALU(5066)은 더하기, 빼기, 곱하기, 나누기 중 어떤 것이든지 포함하는 여러 가지 대수 함수들(algebraic functions) 뿐만이 아니라 시프트(Shift), 로테이트(Rotate), 논리곱(And), 논리합(Or) 및 배타논리합(XOR)과 같은 여러 가지 논리 함수들을 수행할 수 있다. 일부 ALU들(5066)은 스칼라 연산들을 위해 설계되며 일부는 부동 소수점을 위해 설계된다. 데이터는 아키텍처에 따라 빅 엔디언(Big Endian)(여기서 최하위 바이트(least significant byte)는 가장 높은 바이트 주소에 있음) 또는 리틀 엔디언(Little Endian)(여기서 최하위 바이트는 가장 낮은 바이트 주소에 있음)일 수 있다. IBM z/Architecture®은 빅 엔디언이다. 부호화된 필드들(signed fields)은 아키텍처에 따라, 부호(sign) 및 크기, 1의 보수 또는 2의 보수일 수 있다. 2의 보수에서 음의 값 또는 양의 값은 단지 ALU 내에서 덧셈만을 필요로 하므로, ALU가 뺄셈 능력을 설계할 필요가 없다는 점에서 2의 보수가 유리하다. 숫자들은 일반적으로 속기(shorthand)로 기술되는데, 12 비트 필드는 예를 들어, 4,096 바이트 블록의 주소를 정의하고 일반적으로 4 Kbyte(Kilo-byte) 블록으로 기술된다.
도 14b를 참조하면, 분기 명령을 실행하기 위한 분기 명령 정보는 통상적으로 분기 유닛(5058)으로 보내지는데, 이 분기 유닛(5058)은 다른 조건부 연산들(conditional operations)이 완료되기 전에 그 분기의 결과를 예측하도록 분기 이력 테이블(5082)과 같은 분기 예측 알고리즘을 흔히 채용한다. 현재 분기 명령의 목표는, 그 조건부 연산들이 완료되기 전에 페치되고 추론적으로 실행될 것이다. 조건부 연산들이 완료될 때, 추론적으로 실행된 분기 명령들은 조건부 연산 및 추론된 결과의 조건들에 기초하여 완료되거나 폐기된다. 통상적인 분기 명령은, 만일 그 조건 코드들이 분기 명령의 분기 요건을 충족한다면, 조건 코드들을 테스트하고 타겟 주소로 분기할 수 있고, 타겟 주소는, 예를 들어, 레지스터 필드들 또는 그 명령의 즉시 필드에서 발견되는 수들을 포함하는 몇 개의 수들에 기초하여 계산될 수 있다. 분기 유닛(5058)은 복수의 입력 레지스터 회로들(5075, 5075, 5077) 및 출력 레지스터 회로(5080)을 갖는 ALU(5074)를 채용할 수 있다. 분기 유닛(5058)은, 예를 들어, 범용 레지스터들(5059), 디코드 디스패치 유닛(5056) 또는 기타 회로들(5073)과 통신할 수 있다.
명령들의 그룹의 실행은 여러 가지 이유들로 인터럽트될 수 있는데, 이러한 이유들에는, 예를 들어, 운영체제에 의해 개시되는 컨텍스트 전환, 컨텍스트 전환을 초래하는 프로그램 예외 또는 에러, 컨텍스트 전환 또는 (멀티-쓰레드 환경에서) 복수의 프로그램들의 멀티-쓰레딩 활동을 초래하는 I/O 인터럽션 신호가 포함된다. 바람직하게는 컨텍스트 전환 액션은 현재 실행중인 프로그램에 관한 상태 정보(state information)를 세이브하고, 그런 다음 호출되는 또 다른 프로그램에 관한 상태 정보를 로드한다. 상태 정보는, 예를 들어, 하드웨어 레지스터들 또는 메모리에 저장될 수 있다. 바람직하게는, 상태 정보는 실행될 다음 명령, 조건 코드들, 메모리 변환 정보 및 아키텍처화된 레지스터 내용을 가리키는 프로그램 카운터 값을 포함한다. 컨텍스트 전환 활동은, 하드웨어 회로들, 애플리케이션 프로그램들, 운영체제 프로그램들 또는 펌웨어 코드(마이크로코드, 피코-코드 또는 라이센스된 내부 코드(LIC)) 단독으로 또는 이것들의 조합으로 실행될 수 있다.
프로세서는 명령 정의 방법들(instruction defined methods)에 따라 오퍼랜드들에 액세스한다. 명령은 명령의 일부분의 값을 사용하는 즉시 오퍼랜드(immediate operand)를 제공할 수 있고, 범용 레지스터들 또는 특수 목적용 레지스터들(예를 들어, 부동 소수점 레지스터들)을 분명하게 가리키는 하나 또는 그 이상의 레지스터 필드들을 제공할 수 있다. 명령은 오피코드 필드에 의해 오퍼랜드들로서 식별되는 암시 레지스터들(implied registers)을 이용할 수 있다. 명령은 오퍼랜드들에 대한 메모리 위치들을 이용할 수 있다. 오퍼랜드의 메모리 위치는 레지스터, 즉시 필드(immediate field), 또는 레지스터들과 즉시 필드의 조합에 의해 제공될 수 있고, 이는 z/Architecture® 장 변위(long displacement) 퍼실리티가 전형적인 예이며, 여기서 명령은 기준 레지스터, 인덱스 레지스터 및 즉시 필드(변위 필드) ― 이것들은 예를 들어 메모리에서 오퍼랜드의 주소를 제공하기 위해 함께 더해짐 ― 를 정의한다. 만일 다르게 표시되지 않는다면, 여기서의 위치는 통상적으로 메인 메모리(메인 스토리지) 내 위치를 암시한다.
도 14c를 참조하면, 프로세서는 로드/저장 유닛(5060)을 사용하여 스토리지에 액세스한다. 로드/저장 유닛(5060)은 메모리(5053)에서 타겟 오퍼랜드의 주소를 획득하고 레지스터(5059) 또는 또 다른 메모리(5053) 위치에 오퍼랜드를 로딩함으로써 로드 연산을 수행할 수 있고, 또는 메모리(5053)에서 타겟 오퍼랜드의 주소를 획득하고 레지스터(5059) 또는 또 다른 메모리(5053) 위치로부터 획득된 데이터를 메모리(5053) 내 타겟 오퍼랜드 위치에 저장함으로써 저장 연산을 수행할 수 있다. 로드/저장 유닛(5060)은 추론적(speculative)일 수 있고, 명령 순서에 비해 순서가 다른(out-of-order) 순서로 메모리에 액세스할 수 있지만, 로드/저장 유닛(5060)은 명령들이 순서대로 실행된 것으로 프로그램들에 대한 외관(appearance)을 유지할 것이다. 로드/저장 유닛(5060)은 범용 레지스터들(5059), 디코드/디스패치 유닛(5056), 캐시/메모리 인터페이스(5053) 또는 기타 엘리먼트들(5083)과 통신할 수 있고, 스토리지 주소들을 계산하기 위해 그리고 순서대로 연산들을 유지하기 위한 파이프라인 시퀀싱을 제공하기 위해 여러 가지 레지스터 회로들, ALU들(5085) 및 제어 논리(5090)을 포함한다. 일부 동작들은 순서가 바뀔 수 있으나, 이 기술분야에서 잘 알려진 바와 같이, 로드/저장 유닛은, 순서가 바뀐 동작들이 그 프로그램에 순서대로 수행된 것처럼 나타나도록 하는 기능을 제공한다.
바람직하게는, 응용 프로그램이 "보는(sees)" 주소들은 흔히 가상 주소들로서 불린다. 가상 주소들은 때로는 "논리적 주소들(logical addresses)" 및 "유효 주소들(effective addresses)"로 불린다. 이들 가상 주소들은 여러 가지 동적 주소 변환(DAT) 기술들 중 하나에 의해 물리적 메모리 위치로 다시 보내진다는 점에서 가상이다. 상기 여러 가지 동적 주소 변환(DAT) 기술들에는, 단순히 오프셋 값으로 가상 주소를 프리픽싱(prefixing)하는 것, 하나 또는 그 이상의 변환 테이블들을 통해 가상 주소를 변환하는 것이 포함될 수 있으나, 이러한 것들로 한정되는 것은 아니다. 바람직하게는, 변환 테이블들은 적어도 세그먼트 테이블 및 페이지 테이블만을 또는 이것들의 조합을 포함하며, 바람직하게는, 세그먼트 테이블은 페이지 테이블을 가리키는 엔트리를 갖는다. z/Architecture®에서는, 변환의 계층(hierarchy of translation)이 제공되는데, 이 변환의 계층에는 영역 제1 테이블, 영역 제2 테이블, 영역 제3 테이블, 세그먼트 테이블 및 선택적인 페이지 테이블이 포함된다. 주소 변환의 수행은 흔히 변환 색인 버퍼(TLB)를 이용하여 향상되는데, 이 변환 색인 버퍼는 연관된 물리적 메모리 위치에 가상 주소를 매핑하는 엔트리들을 포함한다. DAT가 변환 테이블들을 사용하여 가상 주소를 변환할 때, 엔트리들이 생성된다. 그런 다음, 후속적으로 가상 주소를 사용할 때 느린 연속적인 변환 테이블 액세스들보다 오히려 빠른 TLB의 엔트리를 이용할 수 있다. TLB 콘텐츠는 LRU(Least Recently used)를 포함하는 여러 가지 대체 알고리즘들에 의해 관리될 수 있다.
프로세서가 멀티-프로세서 시스템의 프로세서인 경우, 각각의 프로세서는 I/O, 캐시들, TLB들 및 메모리와 같은 공유 리소스들(shared resources)을 일관성(coherency)을 위해 인터락(interlock)을 유지하는 역할을 한다. 통상적으로, "스누프" 기술들은 캐시 일관성을 유지하는데 이용될 것이다. 스누프 환경에서, 각각의 캐시 라인은 공유를 용이하게 하기 위해, 공유 상태(shared state), 독점 상태(exclusive state), 변경된 상태(changed state), 무효 상태(invalid state) 중 어느 하나에 있는 것으로 표시될 수 있다.
I/O 유닛들(5054, 도 13)은 프로세서에 주변 디바이스들에 연결하기 위한 수단을 제공하는데, 예를 들어, 그 수단에는 테이프, 디스크, 프린터, 디스플레이, 및 네트워크가 포함된다. I/O 유닛들은 흔히 소프트 드라이버들에 의해 컴퓨터 프로그램에 제공된다. IBM®의 System z®와 같은 메인프레임들에서, 채널 어댑터들 및 오픈 시스템 어댑터들은 운영체제와 주변 디바이스들 사이의 통신을 가능하게 하는, 메인프레임의 I/O 유닛들이다.
또한, 다른 타입의 컴퓨팅 환경들은 본 발명의 하나 또는 그 이상의 실시 예들로부터 이득을 얻을 수 있다. 한 예로, 여기에서 언급되는 바와 같이, 환경(environment)은 에뮬레이터(예, 소프트웨어 또는 다른 에뮬레이션 메커니즘들)를 포함할 수 있으며, 이 에뮬레이터에서 특정 아키텍처(예를 들어, 명령 실행, 주소 변환과 같은 아키텍처화된 함수들, 및 아키텍처화된 레지스터들을 포함함) 또는 그것의 서브세트(subset)가 에뮬레이트된다(예를 들어, 프로세서 및 메모리를 갖는 네이티브 컴퓨터 시스템 상에서). 이러한 환경에서, 비록 그 에뮬레이터를 실행하는 컴퓨터가 에뮬레이트되고 있는 능력들과는 다른 아키텍처를 가질 수 있지만, 에뮬레이터의 하나 또는 그 이상의 에뮬레이션 함수들은 본 발명의 하나 또는 그 이상의 실시 예들을 구현할 수 있다. 한 예로서, 에뮬레이션 모드에서, 에뮬레이트되고 있는 특정 명령 또는 연산은 디코드되고, 적절한 에뮬레이션 함수가 개별 명령 또는 연산을 구현하도록 만들어진다.
에뮬레이션 환경에서, 호스트 컴퓨터는, 예를 들어, 명령들 및 데이터를 저장하는 메모리, 메모리로부터 명령들을 페치하고 또한 선택적으로 그 페치된 명령을 위한 로컬 버퍼링을 제공하는 명령 페치 유닛, 페치된 명령들을 수신하고 페치된 명령들의 유형을 결정하는 명령 디코드 유닛, 및 명령들을 실행하는 명령 실행 유닛을 포함한다. 실행은 메모리로부터 레지스터 내에 데이터를 로딩하는 것; 레지스터로부터 메모리로 다시 데이터를 저장하는 것; 또는 디코드 유닛에 의해 결정된 바와 같이, 산술 또는 논리 연산의 몇몇 유형을 수행하는 것을 포함할 수 있다. 한 예에서, 각각의 유닛은 소프트웨어에서 구현된다. 예를 들어, 그 유닛들에 의해 수행되고 있는 연산들은 에뮬레이터 소프트웨어 내에서 하나 또는 그 이상의 서브루틴들로서 구현된다.
더 구체적으로는, 메인프레임에서, 아키텍처화된 기계어 명령들은 프로그래머들, 대개는 오늘날의 "C" 프로그래머들에 의해, 흔히 컴파일러 애플리케이션(compiler application)을 통해 사용되고 있다. 스토리지 매체에 저장되는 이들 명령들은 원래(natively) z/Architecture® IBM® 서버에서 또는 이와는 다르게 다른 아키텍처들을 실행하는 머신들에서 실행될 수 있다. 그것들은 기존의 그리고 장래의 IBM® 메인프레임 서버들에서 그리고 IBM®의 다른 머신들(예, 파워 시스템 서버들 및 시스템 x® 서버들) 상에서 에뮬레이트될 수 있다. 그것들은 IBM®, Intel®, AMDTM 및 기타 회사에 의해 제조된 하드웨어를 사용하는 광범위한 머신들 상의 리눅스를 실행하는 머신들에서 실행될 수 있다. 또한, z/Architecture® 하의 그 하드웨어 상에서의 실행 이외에, Hercules, UMX, 또는 FSI(Fundamental Software, Inc) ― 여기서 일반적으로 실행은 에뮬레이션 모드에 있음 ― 에 의해 에뮬레이션을 사용하는 머신들 뿐만이 아니라 리눅스도 사용될 수 있다. 에뮬레이션 모드에서, 에뮬레이션 소프트웨어는 네이티브 프로세서에 의해 실행되어 에뮬레이트된 프로세서의 아키텍처를 에뮬레이트한다.
네이티브 프로세서(native processor)는 통상적으로 에뮬레이트된 프로세서의 에뮬레이션을 수행하기 위해 펌웨어(firmware) 또는 네이티브 운영체제를 포함하는 에뮬레이션 소프트웨어를 실행한다. 에뮬레이션 소프트웨어는 그 에뮬레이트된 프로세서 아키텍처의 명령들을 페치하고 실행하는 역할을 한다. 에뮬레이션 소프트웨어는 명령 범위들(instruction boundaries)을 추적하기 위해 에뮬레이트된 프로그램 카운터를 유지한다. 에뮬레이션 소프트웨어는 한 번에 하나 또는 그 이상의 에뮬레이트된 기계어 명령들을 페치하여, 하나 또는 그 이상의 그 에뮬레이트된 기계어 명령들을 네이티브 프로세서에 의해 실행하기 위한 네이티브 기계어 명령들의 대응 그룹으로 변환시킬 수 있다. 이들 변환된 명령들은 캐시되어 더 빠른 변환이 수행될 수 있도록 할 수 있다. 그럼에도 불구하고, 에뮬레이션 소프트웨어는, 운영체제들 및 에뮬레이트된 프로세서를 위해 작성된 애플리케이션들이 정확하게 연산되도록 보장하기 위해, 그 에뮬레이트된 프로세서 아키텍처의 아키텍처 규칙들을 유지해야 한다. 더 나아가, 에뮬레이션 소프트웨어는 그 에뮬레이트된 프로세서 아키텍처에 의해 식별된 리소스들을 제공해야 하며 ― 이 리소스들에는 제어 레지스터들, 범용 레지스터들, 부동 소수점 레지스터들, 예를 들어 세그먼트 테이블들 및 페이지 테이블들을 포함하는 동적 주소 변환 함수, 인터럽트 메커니즘들, 컨텍스트 전환 메커니즘들, TOD(Time of Day) 클록들 및 I/O 서브시스템들에 대한 아키텍처화된 인터페이스들이 포함되고 ― 그리하여 운영체제 또는 에뮬레이트된 프로세서상에서 실행되도록 지정된 응용 프로그램이 에뮬레이션 소프트웨어를 갖는 네이티브 프로세서상에서 실행될 수 있도록 한다.
에뮬레이트되고 있는 특정 명령은 디코드되고, 개별 명령의 함수를 수행하기 위해 서브루틴이 호출(call)된다. 에뮬레이트된 프로세서의 함수를 에뮬레이트하는 에뮬레이션 소프트웨어 함수는, 예를 들어, "C" 서브루틴 또는 드라이버, 또는 특정 하드웨어를 위해 드라이브를 제공하는 몇몇 다른 방법들로 구현되며, 이는 바람직한 실시 예의 설명을 이해한 후 이 기술 분야에서 통상의 지식을 가진 자들이 도출해 낼 수 있을 것이다. 여러 가지 소프트웨어 및 하드웨어 에뮬레이션 특허들은 ― 예를 들어, Beausoleil 외 발명의 미국 특허증(Letters Patent) 제5,551,013호 "하드웨어 에뮬레이션을 위한 멀티프로세서(Multiprocessor for Hardware Emulation)"; Scalzi 외 발명의 미국 특허증 제6,009,261호 "타겟 프로세서 상에서 호환가능하지 않은 명령들을 에뮬레이트하기 위한 저장된 타겟 루틴들의 전처리(Preprocessing of Stored Target Routines for Emulating Incompatible Instructions on a Target Processor)"; Davidian 외 발명의 미국 특허증 제5,574,873호 "게스트 명령들을 에뮬레이트하는 직접 액세스 에뮬레이션 루틴들에 대한 게스트 명령을 디코드하는 것(Decoding Guest Instruction to Directly Access Emulation Routines that Emulate the Guest Instructions)"; Gorishek 외 발명의 미국 특허증 제6,308,255호 "시스템에서 논-네이티브 코드를 실행할 수 있도록 하는 코프로세서 지원에 사용되는 대칭형 멀티프로세싱 버스 및 칩셋(Symmetrical Multiprocessing Bus and Chipset Used for Coprocessor Support Allowing Non-Native Code to Run in a System)"; Lethin 외 발명의 미국 특허증 제6,463,582호 "아키텍처 에뮬레이션을 위한 동적 최적화 객체 코드 변환 및 동적 최적화 객체 코드 변환 방법(Dynamic Optimizing Object Code Translator for Architecture Emulation and Dynamic Optimizing Object Code Translation Method)"; Eric Traut 발명의 미국 특허증 제5,790,825호 "호스트 명령들의 동적 리컴파일레이션을 통해 호스트 컴퓨터 상에서 게스트 명령들을 에뮬레이트하기 위한 방법(Method for Emulating Guest Instructions on a Host Computer Through Dynamic Recompilation of Host Instructions)" 등이 포함되나, 이러한 것들로 한정되는 것은 아님 ― 이 기술 분야에서 통상의 지식을 가진 자들이 이용할 수 있는 목표 머신에 대한 다른 머신을 위해 아키텍처화된 명령 포맷의 에뮬레이션을 달성하는 알려진 여러 가지 방법들을 예시하고 있다.
도 15에는, 여기서는 호스트 아키텍처의 호스트 컴퓨터 시스템(5000')를 에뮬레이트하는 에뮬레이트된 호스트 컴퓨터 시스템(5092)의 예가 제공된다. 에뮬레이트된 호스트 컴퓨터 시스템(5092)에서, 호스트 프로세서(CPU)(5091)은 에뮬레이트된 호스트 프로세서(또는 가상 호스트 프로세서)이고 호스트 컴퓨터(5000')의 프로세서(5091)의 네이티브 명령 세트 아키텍처(native instruction set architecture)와는 다른 네이티브 명령 세트 아키텍처를 갖는 에뮬레이션 프로세서(5093)를 포함한다. 에뮬레이트된 호스트 컴퓨터 시스템(5092)은 에뮬레이션 프로세서(5093)가 액세스 가능한 메모리(5094)를 갖는다. 실시 예에서, 메모리(5094)는 호스트 컴퓨터 메모리(5096) 부분과 에뮬레이션 루틴들(5097) 부분으로 분할된다. 호스트 컴퓨터 메모리(5096)은 호스트 컴퓨터 아키텍처에 따른 에뮬레이트된 호스트 컴퓨터(5092)의 프로그램들이 이용할 수 있다. 에뮬레이션 프로세서(5093)은 에뮬레이트된 프로세서(5091)의 명령 이외의 아키텍처의 아키텍처화된 명령 세트의 네이티브 명령들, 즉 에뮬레이션 루틴들 메모리(5097)로부터 획득된 네이티브 명령들을 실행하며, 시퀀스 & 액세스/디코드 루틴 ― 이는 액세스되는 호스트 명령의 함수를 에뮬레이트하기 위해 네이티브 명령 실행 루틴을 결정하기 위해 액세스되는 호스트 명령(들)을 디코드할 수 있음 ― 에서 획득되는 하나 또는 그 이상의 명령(들)을 채용함으로써 호스트 컴퓨터 메모리(5096) 내 프로그램으로부터 실행하기 위한 호스트 명령을 액세스할 수 있다. 호스트 컴퓨터 시스템(5000') 아키텍처에 대하여 정의되는 다른 퍼실리티들이 아키텍처화된 퍼실리티 루틴들(architected facilities routines)에 의해 에뮬레이트될 수 있는데, 이러한 것들에는, 예를 들어, 범용 레지스터들, 제어 레지스터들(control registers), 동적 주소 변환(dynamic address translation) 및 I/O 서브시스템 지원 및 프로세서 캐시 등과 같은 장치들이 포함된다. 에뮬레이션 루틴들(emulation routines)은 또한 에뮬레이션 프로세서(5093)에서 이용 가능한 함수들(예를 들어, 범용 레지스터들 및 가상 주소들의 동적 변환)을 이용하여 에뮬레이션 루틴들의 성능을 향상시킬 수 있다. 또한 특수 하드웨어(special hardware) 및 오프-로드 엔진들(off-load engines)이 제공되어 호스트 컴퓨터(5000')의 함수를 에뮬레이팅함에 있어서 프로세서(5093)을 도울 수 있다.
본 명세서 내에 사용되는 용어는 단지 특정 실시 예들을 기술할 목적으로 사용된 것이지 본 발명을 한정하려는 의도로 사용된 것은 아니다. 본 명세서에서 사용되는 바와 같이, 단수 형태인 "한", "일", 및 "하나" 등은 그 컨텍스트에서 그렇지 않은 것으로 명시되어 있지 않으면, 복수 형태도 또한 포함하는 것으로 의도된다. 또한, "포함하다" 및/또는 "포함하는" 이라는 말들은 본 명세서에서 사용될 때, 언급되는 특징들, 정수들, 단계들, 동작들, 엘리먼트들, 및/또는 컴포넌트들의 존재를 명시하지만, 하나 또는 그 이상의 다른 특징들, 정수들, 단계들, 동작들, 엘리먼트들, 컴포넌트들 및/또는 이들의 그룹들의 존재 또는 추가를 배제하는 것은 아니라는 것이 이해되어야 할 것이다.
이하의 청구항들에서, 구조들, 재료들, 동작들, 및 모든 수단의 등가물들 또는 단계 플러스 기능 엘리먼트들은 구체적으로 청구되는 다른 청구된 엘리먼트들과 함께 그 기능을 수행하기 위한 구조, 재료, 또는 동작을 포함하는 것으로 의도된다. 본 발명의 설명은 예시와 설명의 목적으로 제공되는 것이며, 개시되는 형태로 본 발명의 모든 실시 예들을 빠짐없이 총 망라하거나 본 발명을 한정하려는 의도는 아니다. 이 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 범위를 벗어나지 않고서 많은 변형 예들 및 개조 예들이 있을 수 있다는 것을 알 수 있다. 실시 예는 본 발명의 원리들 및 실제 적용을 가장 잘 설명하기 위해 그리고 고려되는 구체적인 사용에 적합하게 여러 가지 변형 예들을 갖는 다양한 실시 예들에 대해 이 기술 분야에서 통상의 지식을 가진 자들이 발명을 이해할 수 있도록 하기 위해, 선택되고 기술되었다.

Claims (20)

  1. 중앙 처리 장치에서 기계어 명령을 실행하는 처리 회로에 의해 판독 가능하고 한 방법을 수행하기 위해 상기 처리 회로에 의해 실행될 명령들을 저장하는 비일시적인 컴퓨터 판독 가능 스토리지 매체로서, 상기 방법은:
    프로세서에 의해 실행할 기계어 명령을 획득하는 단계 및 상기 기계어 명령을 실행하는 단계를 포함하고,
    상기 기계어 명령은 컴퓨터 아키텍처에 따라서 컴퓨터 실행을 위해 정의되며, 상기 기계어 명령은:
    10진 부동 소수점 형식으로부터 존 형식으로의 변환 함수(a convert to zoned from decimal floating point function)를 식별하는 오피코드를 제공하기 위한 적어도 하나의 오피코드 필드;
    제1 오퍼랜드를 포함하는 제1 레지스터를 지정하는 제1 레지스터 필드;
    제2 레지스터 필드 및 변위 필드 ― 상기 제2 레지스터 필드에 의해 지정되는 제2 레지스터의 내용들은 상기 변위 필드의 내용들과 결합되어 제2 오퍼랜드의 주소를 형성함 ―; 및
    상기 기계어 명령의 실행 동안에 사용되는 하나 또는 그 이상의 제어들을 포함하는 마스크 필드를 포함하고; 그리고
    상기 실행하는 단계는:
    10진 부동 소수점 형식의 상기 제1 오퍼랜드의 적어도 일 부분을 존 형식으로 변환하는 단계; 및
    상기 제2 오퍼랜드의 주소에 의해 지정되는 위치에 상기 변환하는 단계의 결과를 배치하는 단계를 포함하되, 상기 결과는 존 형식으로 변환하기 위해 하나 또는 그 이상의 기계어 명령들을 발행함이 없이 존 형식의 위치로 저장되는,
    비일시적인 컴퓨터 판독 가능 스토리지 매체.
  2. 제1항에 있어서, 상기 오피코드 필드는, 제1 값일 때, 긴 10진 부동 소수점 소스 및 존 형식 결과를 표시하는,
    비일시적인 컴퓨터 판독 가능 스토리지 매체.
  3. 제1항에 있어서, 상기 오피코드는, 제2 값일 때, 확장 10진 부동 소수점 소스 및 존 형식 결과를 표시하는,
    비일시적인 컴퓨터 판독 가능 스토리지 매체.
  4. 제1항에 있어서, 상기 마스크 필드는 상기 제2 오퍼랜드가 부호 필드를 갖고 있는지를 표시하기 위해 사용되는 부호 제어(a sign control)를 포함하는,
    비일시적인 컴퓨터 판독 가능 스토리지 매체.
  5. 제1항에 있어서, 상기 마스크 필드는 상기 제2 오퍼랜드의 존 필드의 값을 결정하기 위해 사용되는 존 제어(a zone control)를 포함하는,
    비일시적인 컴퓨터 판독 가능 스토리지 매체.
  6. 제1항에 있어서, 상기 마스크 필드는 플러스 부호를 인코딩하기 위해 사용되는 플러스-부호-코드 제어를 포함하는,
    비일시적인 컴퓨터 판독 가능 스토리지 매체.
  7. 제1항에 있어서, 상기 마스크 필드는 상기 제2 오퍼랜드에 배치되는 결과의 부호를 결정하는 데 사용되는 강제-플러스-영 제어(a force-plus-zero control)를 포함하는,
    비일시적인 컴퓨터 판독 가능 스토리지 매체.
  8. 제1항에 있어서, 상기 마스크 필드는 존 필드와 부호 필드를 포함하고, 상기 방법은 상기 부호 필드와 상기 제2 오퍼랜드에 저장된 결과의 필드 코드 중 적어도 하나의 값을 결정하기 위해 상기 존 필드와 상기 부호 필드 중 적어도 하나를 사용하는 단계를 더 포함하는,
    비일시적인 컴퓨터 판독 가능 스토리지 매체.
  9. 제1항에 있어서, 상기 기계어 명령은 변환될 상기 제1 오퍼랜드의 다수의 가장 오른쪽 유효숫자부 숫자들(a number of rightmost significant digits)과 상기 제2 오퍼랜드의 길이 중 적어도 하나를 명시하는 길이 필드를 포함하는,
    비일시적인 컴퓨터 판독 가능 스토리지 매체.
  10. 제1항에 있어서, 상기 실행하는 단계는 적어도 하나의 부동 소수점 레지스터로부터 상기 제1 오퍼랜드의 적어도 일 부분을 판독하는 단계를 포함하고, 상기 결과를 포함하는 상기 제2 오퍼랜드는 메모리에 있는,
    비일시적인 컴퓨터 판독 가능 스토리지 매체.
  11. 중앙 처리 장치에서 기계어 명령을 실행하기 위한 컴퓨터 시스템에 있어서, 상기 컴퓨터 시스템은:
    메모리; 및
    상기 메모리와 통신하는 프로세서를 포함하고, 상기 컴퓨터 시스템은 한 방법을 수행하도록 구성되며, 상기 방법은:
    기계어 명령을 획득하는 단계 및 상기 기계어 명령을 실행하는 단계를 포함하고, 상기 기계어 명령은 컴퓨터 아키텍처에 따라서 컴퓨터 실행을 위해 정의되며, 상기 기계어 명령은:
    10진 부동 소수점 형식으로부터 존 형식으로의 변환 함수(a convert to zoned from decimal floating point function)를 식별하는 오피코드를 제공하기 위한 적어도 하나의 오피코드 필드;
    제1 오퍼랜드를 포함하는 제1 레지스터를 지정하는 제1 레지스터 필드;
    제2 레지스터 필드 및 변위 필드 ― 상기 제2 레지스터 필드에 의해 지정되는 제2 레지스터의 내용들은 상기 변위 필드의 내용들과 결합되어 제2 오퍼랜드의 주소를 형성함 ―; 및
    상기 기계어 명령의 실행 동안에 사용되는 하나 또는 그 이상의 제어들을 포함하는 마스크 필드를 포함하고; 그리고
    상기 실행하는 단계는:
    10진 부동 소수점 형식 상기 제1 오퍼랜드의 적어도 일 부분을 존 형식으로 변환하는 단계; 및
    상기 제2 오퍼랜드의 주소에 의해 지정되는 위치에 상기 변환하는 단계의 결과를 배치하는 단계를 포함하되, 상기 결과는 존 형식으로 변환하기 위해 하나 또는 그 이상의 기계어 명령들을 발행함이 없이 존 형식의 위치로 저장되는,
    컴퓨터 시스템.
  12. 제11항에 있어서, 상기 마스크 필드는 상기 제2 오퍼랜드가 부호 필드를 갖고 있는지를 표시하기 위해 사용되는 부호 제어(a sign control)를 포함하는,
    컴퓨터 시스템.
  13. 제11항에 있어서, 상기 마스크 필드는 상기 제2 오퍼랜드의 존 필드의 값을 결정하기 위해 사용되는 존 제어를 포함하는,
    컴퓨터 시스템.
  14. 제11항에 있어서, 상기 마스크 필드는 플러스 부호를 인코딩하기 위해 사용되는 플러스-부호-코드 제어를 포함하는,
    컴퓨터 시스템.
  15. 제11항에 있어서, 상기 마스크 필드는 상기 제2 오퍼랜드에 배치되는 결과의 부호를 결정하는 데 사용되는 강제-플러스-영 제어(a force-plus-zero control)를 포함하는,
    컴퓨터 시스템.
  16. 제11항에 있어서, 상기 마스크 필드는 존 필드와 부호 필드를 포함하고, 상기 방법은 상기 부호 필드와 상기 제2 오퍼랜드에 저장된 결과의 필드 코드 중 적어도 하나의 값을 결정하기 위해 상기 존 필드와 상기 부호 필드 중 적어도 하나를 사용하는 단계를 더 포함하는,
    컴퓨터 시스템.
  17. 제11항에 있어서, 상기 기계어 명령은 변환될 상기 제1 오퍼랜드의 다수의 가장 오른쪽 유효숫자부 숫자들(a number of rightmost significant digits)과 상기 제2 오퍼랜드의 길이 중 적어도 하나를 명시하는 길이 필드를 포함하는,
    컴퓨터 시스템.
  18. 중앙 처리 장치에서 기계어 명령을 실행하기 위한 방법에 있어서, 상기 방법은:
    프로세서에 의해 실행할 기계어 명령을 획득하는 단계 및 상기 기계어 명령을 실행하는 단계를 포함하되, 상기 기계어 명령은 컴퓨터 아키텍처에 따라서 컴퓨터 실행을 위해 정의되며, 상기 기계어 명령은:
    10진 부동 소수점 형식으로부터 존 형식으로의 변환 함수(a convert to zoned from decimal floating point function)를 식별하는 오피코드를 제공하기 위한 적어도 하나의 오피코드 필드;
    제1 오퍼랜드를 포함하는 제1 레지스터를 지정하는 제1 레지스터 필드;
    제2 레지스터 필드 및 변위 필드 ― 상기 제2 레지스터 필드에 의해 지정되는 제2 레지스터의 내용들은 상기 변위 필드의 내용들과 결합되어 제2 오퍼랜드의 주소를 형성함 ―; 및
    상기 기계어 명령의 실행 동안에 사용되는 하나 또는 그 이상의 제어들을 포함하는 마스크 필드를 포함하고; 그리고
    상기 실행하는 단계는:
    10진 부동 소수점 형식의 상기 제1 오퍼랜드의 적어도 일 부분을 존 형식으로 변환하는 단계; 및
    상기 제2 오퍼랜드의 주소에 의해 지정되는 위치에 상기 변환하는 단계의 결과를 배치하는 단계를 포함하되, 상기 결과는 존 형식으로 변환하기 위해 하나 또는 그 이상의 기계어 명령들을 발행함이 없이 존 형식의 위치로 저장되는,
    방법.
  19. 제18항에 있어서, 상기 마스크 필드는 상기 제2 오퍼랜드가 부호 필드를 갖고 있는지를 표시하기 위해 사용되는 부호 제어(a sign control), 상기 제2 오퍼랜드의 존 필드의 값을 결정하기 위해 사용되는 존 제어(a zone control), 플러스 부호를 인코딩하기 위해 사용되는 플러스-부호-코드 제어(a plus-sign-code control), 및 상기 제2 오퍼랜드에 배치되는 결과의 부호를 결정하는 데 사용되는 강제-플러스-영 제어(a force-plus-zero control)를 포함하는,
    방법.
  20. 제18항에 있어서, 상기 기계어 명령은 변환될 상기 제1 오퍼랜드의 다수의 가장 오른쪽 유효숫자부 숫자들(a number of rightmost significant digits)과 상기 제2 오퍼랜드의 길이 중 적어도 하나를 명시하는 길이 필드를 포함하는,
    방법.
KR1020147006930A 2011-12-29 2012-11-13 십진 부동 소수점 형식으로부터 존 형식으로 변환하기 KR101589840B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/339,526 2011-12-29
US13/339,526 US9329861B2 (en) 2011-12-29 2011-12-29 Convert to zoned format from decimal floating point format
PCT/IB2012/056368 WO2013098668A1 (en) 2011-12-29 2012-11-13 Convert to zoned format from decimal floating point format

Publications (2)

Publication Number Publication Date
KR20140098051A KR20140098051A (ko) 2014-08-07
KR101589840B1 true KR101589840B1 (ko) 2016-01-28

Family

ID=48695919

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147006930A KR101589840B1 (ko) 2011-12-29 2012-11-13 십진 부동 소수점 형식으로부터 존 형식으로 변환하기

Country Status (16)

Country Link
US (4) US9329861B2 (ko)
EP (1) EP2798482A4 (ko)
JP (1) JP6115920B2 (ko)
KR (1) KR101589840B1 (ko)
CN (1) CN104025043B (ko)
AU (1) AU2012360180B2 (ko)
BR (1) BR112014016333A8 (ko)
CA (1) CA2852861C (ko)
HK (1) HK1201351A1 (ko)
IL (1) IL230465A0 (ko)
MX (1) MX2014007915A (ko)
RU (1) RU2560796C2 (ko)
SG (1) SG11201402088PA (ko)
TW (1) TWI522906B (ko)
WO (1) WO2013098668A1 (ko)
ZA (1) ZA201400734B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9329861B2 (en) 2011-12-29 2016-05-03 International Business Machines Corporation Convert to zoned format from decimal floating point format
US9335993B2 (en) 2011-12-29 2016-05-10 International Business Machines Corporation Convert from zoned format to decimal floating point format
US20160092163A1 (en) * 2014-09-30 2016-03-31 International Business Machines Corporation Machine instructions for converting from decimal floating point format to packed decimal format
US10255072B2 (en) * 2016-07-01 2019-04-09 Intel Corporation Architectural register replacement for instructions that use multiple architectural registers
US10175946B2 (en) * 2016-09-30 2019-01-08 International Business Machines Corporation Perform sign operation decimal instruction
US10592208B2 (en) * 2018-05-07 2020-03-17 International Business Machines Corporation Very low precision floating point representation for deep learning acceleration
US10963219B2 (en) 2019-02-06 2021-03-30 International Business Machines Corporation Hybrid floating point representation for deep learning acceleration
US11099853B2 (en) 2019-02-15 2021-08-24 International Business Machines Corporation Digit validation check control in instruction execution
US11023205B2 (en) * 2019-02-15 2021-06-01 International Business Machines Corporation Negative zero control in instruction execution
CN110688156B (zh) * 2019-09-12 2021-02-02 无锡江南计算技术研究所 一种采用risc架构的cpu系统
US11442726B1 (en) 2021-02-26 2022-09-13 International Business Machines Corporation Vector pack and unpack instructions

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080270497A1 (en) 2007-04-26 2008-10-30 International Business Machines Corporation Convert significand of decimal floating point data to/from packed decimal format
US20110314263A1 (en) 2010-06-22 2011-12-22 International Business Machines Corporation Instructions for performing an operation on two operands and subsequently storing an original value of operand

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3872442A (en) * 1972-12-14 1975-03-18 Sperry Rand Corp System for conversion between coded byte and floating point format
US4001570A (en) 1975-06-17 1977-01-04 International Business Machines Corporation Arithmetic unit for a digital data processor
US4141005A (en) 1976-11-11 1979-02-20 International Business Machines Corporation Data format converting apparatus for use in a digital data processor
US4462102A (en) * 1981-11-13 1984-07-24 International Business Machines Corporation Method and apparatus for checking the parity of disassociated bit groups
US5276891A (en) 1990-01-11 1994-01-04 Bull Hn Information Systems Inc. Alignment of sign, data, edit byte operand results for storage in memory
GB2249319B (en) 1990-10-04 1994-11-30 Hitachi Metals Ltd R-TM-B permanent magnet member having improved corrosion resistance and method of producing same
US5268855A (en) 1992-09-14 1993-12-07 Hewlett-Packard Company Common format for encoding both single and double precision floating point numbers
WO1994027215A1 (en) 1993-05-07 1994-11-24 Apple Computer, Inc. Method for decoding guest instructions for a host computer
US5551013A (en) 1994-06-03 1996-08-27 International Business Machines Corporation Multiprocessor for hardware emulation
US5790825A (en) 1995-11-08 1998-08-04 Apple Computer, Inc. Method for emulating guest instructions on a host computer through dynamic recompilation of host instructions
US6009261A (en) 1997-12-16 1999-12-28 International Business Machines Corporation Preprocessing of stored target routines for emulating incompatible instructions on a target processor
US6085313A (en) 1998-04-30 2000-07-04 International Business Machines Corporation Computer processor system for executing RXE format floating point instructions
US6282554B1 (en) 1998-04-30 2001-08-28 Intel Corporation Method and apparatus for floating point operations and format conversion operations
US6266769B1 (en) 1998-04-30 2001-07-24 Intel Corporation Conversion between packed floating point data and packed 32-bit integer data in different architectural registers
US6308255B1 (en) 1998-05-26 2001-10-23 Advanced Micro Devices, Inc. Symmetrical multiprocessing bus and chipset used for coprocessor support allowing non-native code to run in a system
US6463582B1 (en) 1998-10-21 2002-10-08 Fujitsu Limited Dynamic optimizing object code translator for architecture emulation and dynamic optimizing object code translation method
US6535898B1 (en) * 2000-01-24 2003-03-18 Microsoft Corporation Fast floating-point truncation to integer form
US6671796B1 (en) 2000-02-25 2003-12-30 Sun Microsystems, Inc. Converting an arbitrary fixed point value to a floating point value
US7006699B2 (en) * 2002-03-27 2006-02-28 Microsoft Corporation System and method for progressively transforming and coding digital data
US7236995B2 (en) 2002-12-27 2007-06-26 Arm Limited Data processing apparatus and method for converting a number between fixed-point and floating-point representations
US7899855B2 (en) 2003-09-08 2011-03-01 Intel Corporation Method, apparatus and instructions for parallel data conversions
US7167968B2 (en) 2004-04-29 2007-01-23 International Business Machines Corporation Storage pre-alignment and EBCDIC, ASCII and unicode basic latin conversions for packed decimal data
US7389499B2 (en) 2004-10-21 2008-06-17 International Business Machines Corporation Method and apparatus for automatically converting numeric data to a processor efficient format for performing arithmetic operations
US7685213B2 (en) * 2005-03-31 2010-03-23 Siebel Systems, Inc. Conversion of floating-point numbers from binary into string format
US7685214B2 (en) * 2005-08-26 2010-03-23 International Business Machines Corporation Order-preserving encoding formats of floating-point decimal numbers for efficient value comparison
US7698352B2 (en) 2005-09-15 2010-04-13 International Business Machines Corporation System and method for converting from scaled binary coded decimal into decimal floating point
US8364734B2 (en) * 2005-09-15 2013-01-29 International Business Machines Corporation Converting from decimal floating point into scaled binary coded decimal
US7733785B2 (en) * 2007-01-31 2010-06-08 International Business Machines Corporation Method and system for dynamically adjusting packet size to decrease delays of streaming data transmissions on noisy transmission lines
US8051118B2 (en) * 2007-04-26 2011-11-01 International Business Machines Corporation Composition of decimal floating point data
US20080270495A1 (en) * 2007-04-26 2008-10-30 International Business Machines Corporation Insert/extract biased exponent of decimal floating point data
US8051117B2 (en) * 2007-04-26 2011-11-01 International Business Machines Corporation Shift significand of decimal floating point data
US8392489B2 (en) * 2008-02-15 2013-03-05 International Business Machines Corporation ASCII to binary floating point conversion of decimal real numbers on a vector processor
CN100555225C (zh) * 2008-03-17 2009-10-28 中国科学院计算技术研究所 一种支持x86虚拟机的risc处理器装置及方法
US8346828B2 (en) 2008-10-14 2013-01-01 International Business Machines Corporation System and method for storing numbers in first and second formats in a register file
US7812757B1 (en) * 2009-06-12 2010-10-12 Hong Kong Applied Science And Technology Research Institute Co., Ltd. Hybrid analog-to-digital converter (ADC) with binary-weighted-capacitor sampling array and a sub-sampling charge-redistributing array for sub-voltage generation
US20110004644A1 (en) 2009-07-03 2011-01-06 Via Technologies, Inc. Dynamic floating point register precision control
US9311049B2 (en) 2009-12-15 2016-04-12 International Business Machines Corporation System to improve numereical conversions and associated methods
US9329861B2 (en) 2011-12-29 2016-05-03 International Business Machines Corporation Convert to zoned format from decimal floating point format
US9335993B2 (en) 2011-12-29 2016-05-10 International Business Machines Corporation Convert from zoned format to decimal floating point format

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080270497A1 (en) 2007-04-26 2008-10-30 International Business Machines Corporation Convert significand of decimal floating point data to/from packed decimal format
US20110314263A1 (en) 2010-06-22 2011-12-22 International Business Machines Corporation Instructions for performing an operation on two operands and subsequently storing an original value of operand

Also Published As

Publication number Publication date
SG11201402088PA (en) 2014-06-27
BR112014016333A8 (pt) 2017-07-04
JP2015507799A (ja) 2015-03-12
IL230465A0 (en) 2014-03-31
TW201337734A (zh) 2013-09-16
US20150089206A1 (en) 2015-03-26
MX2014007915A (es) 2014-07-30
HK1201351A1 (en) 2015-08-28
US20130173892A1 (en) 2013-07-04
AU2012360180A1 (en) 2014-06-05
BR112014016333A2 (pt) 2017-06-13
EP2798482A1 (en) 2014-11-05
US20160210143A1 (en) 2016-07-21
US10719324B2 (en) 2020-07-21
US9335995B2 (en) 2016-05-10
KR20140098051A (ko) 2014-08-07
US20160210152A1 (en) 2016-07-21
CN104025043B (zh) 2016-09-14
CN104025043A (zh) 2014-09-03
AU2012360180B2 (en) 2016-04-07
RU2560796C2 (ru) 2015-08-20
EP2798482A4 (en) 2016-12-07
RU2012148405A (ru) 2014-05-20
JP6115920B2 (ja) 2017-04-19
WO2013098668A1 (en) 2013-07-04
TWI522906B (zh) 2016-02-21
CA2852861A1 (en) 2013-07-04
US9329861B2 (en) 2016-05-03
CA2852861C (en) 2019-08-13
ZA201400734B (en) 2015-10-28
US10725780B2 (en) 2020-07-28

Similar Documents

Publication Publication Date Title
KR101599170B1 (ko) 존 포맷에서 십진 부동 소수점 포맷으로 변환
KR101589840B1 (ko) 십진 부동 소수점 형식으로부터 존 형식으로 변환하기
KR101740839B1 (ko) 벡터 체크섬 명령
KR101938927B1 (ko) 명시된 메모리 경계까지의 거리를 계산하는 명령을 실행하기 위한 컴퓨터 시스템, 방법 및 컴퓨터 판독가능 저장 매체
KR101606307B1 (ko) 벡터 등가 엘리먼트 발견 명령
KR101740841B1 (ko) 벡터 예외 코드
KR101763051B1 (ko) 벡터 갈로이스 필드 멀티플라이 섬 및 어큐물레이트 명령

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181227

Year of fee payment: 4