KR101584448B1

KR101584448B1 - Active balun for large signal and differential power amplifier using the same

Info

Publication number: KR101584448B1
Application number: KR1020140103207A
Authority: KR
Inventors: 양영구; 함정현
Original assignee: 성균관대학교산학협력단
Priority date: 2014-08-11
Filing date: 2014-08-11
Publication date: 2016-01-12

Abstract

According to the present invention, an active balun circuit for a large signal comprises a control terminal, a transistor having a first terminal and a second terminal, and a first inductor, and a second inductor. The transistor receives a single-ended input signal from the control terminal. The first inductor is connected between a first power supply voltage terminal and the first terminal of the transistor. The second inductor is connected to a second power supply voltage terminal and the second terminal of the transistor. As a result, an inverted output signal can be displayed on the first terminal of the transistor, and a non-inverted output signal can be displayed on the second terminal of the transistor.

Description

BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to an active balun circuit for large signal and a differential power amplifier using the same.

본 발명은 전력 증폭기에 관한 것으로, 더욱 상세하게는, 차동 전력 증폭기에 사용되는 발룬 회로에 관한 것이다.The present invention relates to a power amplifier, and more particularly, to a balun circuit used in a differential power amplifier.

발룬(Balun) 회로는 단일 신호(single-ended signal 또는 unbalanced signal)를 차동 신호(differential signal 또는 balanced signal)로 변환하거나 또는 그 반대로 변환하는 회로를 통칭하며, 각종 전자 회로들 사이에서 신호의 형태를 바꿀 필요가 있을 때에 입출력 회로의 일부로 널리 사용된다.A balun circuit is a circuit that converts a single-ended or unbalanced signal to a differential signal or a balanced signal and vice versa. It is widely used as a part of I / O circuit when it needs to be changed.

발룬 회로는 트랜지스터와 같은 능동 소자에 의해 이득(gain)이 적용되느냐에 따라 수동형(passive)와 능동형(active)으로 구분될 수 있다. 수동 발룬 회로는 차동 신호의 크기와 위상 차가 적은 장점이 있지만 수동 소자들에서 전력 손실이 있고, 이득이 없으며, 집적할 경우에 회로 구현에 필요한 면적이 상대적으로 크다. 능동 발룬 회로는 차동 신호의 크기 및 위상의 차이가 대체로 수동형에 비해 큰 편이지만, 이득이 크고, 집적할 경우에 회로 구현에 필요한 면적이 상대적으로 작다.The balun circuit can be classified into passive and active depending on whether the gain is applied by an active device such as a transistor. The passive balun circuit is advantageous in that the difference in the magnitude and phase of the differential signal is small, but there is a power loss in the passive elements, no gain, and an area required for circuit implementation is relatively large when integrated. The active balun circuit has a large difference in the magnitude and phase of the differential signal compared to the passive type. However, the gain is large and the area required for circuit implementation is relatively small when integrated.

종래의 능동 발룬 회로는 예를 들어 차동 쌍(differential pair) 형태의 차동 증폭기에서, 단일 입력 신호가 한 쪽 트랜지스터의 게이트에 인가되고 다른 쪽 트렌지스터는 공통게이트 연결되며, 각각의 드레인에서 서로 반대 위상의 차동 신호들이 출력되도록 연결되어 구현될 수 있다.A conventional active balun circuit, for example, in a differential amplifier in the form of a differential pair, in which a single input signal is applied to the gate of one transistor and the other transistor is connected to a common gate, So that differential signals can be output.

이렇듯 능동 발룬 회로는 비교적 간단하게 널리 알려진 차동 증폭기 회로를 기반으로 구현되어 출력 차동 신호를 생성할 수 있다.In this way, the active balun circuit can be implemented based on a relatively simple differential amplifier circuit to produce an output differential signal.

그러나, 종래의 능동 발룬 회로는 대신호로 동작하는 전력 증폭기로는 적합하지 않다. 출력 차동 신호가 생성되는 드레인 단자의 전압 스윙폭은 전원 전압과 저항에 의해 제한되고 트랜지스터의 동작에 필요한 바이어스 전압에 의해 제한된다. 한편, 저항을 부하로 사용한다면 부하에서 상당한 전력이 소비될 수 있어, 전력 증폭기의 전력 효율이 크게 나빠지게 된다.However, the conventional active balun circuit is not suitable as a power amplifier operating as an alternative. The voltage swing width of the drain terminal at which the output differential signal is generated is limited by the supply voltage and the resistance and is limited by the bias voltage necessary for the operation of the transistor. On the other hand, if the resistor is used as a load, considerable power may be consumed in the load, and the power efficiency of the power amplifier is greatly deteriorated.

이러한 이유로 인해, 종래의 능동 발룬 회로는 소신호 영역에서만 사용되어 왔다. 이에 따라 능동 발룬 회로가 대신호 영역에서 사용될 수 있도록 할 방안이 필요하다.For this reason, conventional active balun circuits have been used only in the small signal region. Thus, a scheme is needed to enable the active balun circuit to be used in the call area instead.

본 발명이 해결하고자 하는 과제는 대신호용 능동 발룬 회로 및 이를 이용한 차동 전력 증폭기를 제공하는 데에 있다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a large signal active balun circuit and a differential power amplifier using the same.

본 발명이 해결하고자 하는 과제는 필요한 능동 소자의 개수를 최소화할 수 있는 대신호용 능동 발룬 회로 및 이를 이용한 차동 전력 증폭기를 제공하는 데에 있다.An object of the present invention is to provide a large signal active balun circuit capable of minimizing the number of necessary active elements and a differential power amplifier using the same.

본 발명이 해결하고자 하는 과제는 필요한 수동 소자의 면적과 개수를 최소화할 수 있는 대신호용 능동 발룬 회로 및 이를 이용한 차동 전력 증폭기를 제공하는 데에 있다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a large signal active balun circuit capable of minimizing the area and number of passive elements required and a differential power amplifier using the active balun circuit.

본 발명이 해결하고자 하는 과제는 소비 전력이 최소화할 수 있는 대신호용 능동 발룬 회로 및 이를 이용한 차동 전력 증폭기를 제공하는 데에 있다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a large signal active balun circuit capable of minimizing power consumption and a differential power amplifier using the same.

본 발명이 해결하고자 하는 과제는 전원 전압 범위보다 넓은 전압 스윙 범위를 가지는 대신호용 능동 발룬 회로 및 이를 이용한 차동 전력 증폭기를 제공하는 데에 있다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a large signal active balun circuit having a voltage swing range wider than a power supply voltage range and a differential power amplifier using the same.

본 발명의 해결과제는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 해결과제들은 아래의 기재로부터 당업자에게 명확히 이해될 수 있을 것이다.The solution to the problem of the present invention is not limited to those mentioned above, and other solutions not mentioned can be clearly understood by those skilled in the art from the following description.

본 발명의 일 측면에 따른 대신호용 능동 발룬 회로는A large signal active balun circuit according to an aspect of the present invention includes:

제어 단자, 제1 단자 및 제2 단자를 가지는 트랜지스터;A transistor having a control terminal, a first terminal and a second terminal;

제1 인덕터; 및 A first inductor; And

제2 인덕터를 포함하고,And a second inductor,

상기 트랜지스터는 제어 단자에서 싱글엔디드(single-ended) 입력 신호를 인가받고 상기 제1 인덕터는 상기 트랜지스터의 제1 단자와 제1 전원 전압 단자 사이에 연결되며, 상기 제2 인덕터는 상기 트랜지스터의 제2 단자와 제2 전원 전압 단자 사이에 연결됨으로써, 상기 트랜지스터의 제1 단자에 반전 출력 신호가 나타나고 상기 트랜지스터의 제2 단자에 비반전 출력 신호가 나타나도록 동작할 수 있다.Wherein the transistor is a single-ended input signal at a control terminal, the first inductor is coupled between a first terminal of the transistor and a first power supply voltage terminal, and the second inductor is coupled to a second Terminal to a second power supply voltage terminal such that an inverted output signal appears at a first terminal of the transistor and a non-inverted output signal appears at a second terminal of the transistor.

일 실시예에 따라, 상기 제1 인덕터와 상기 제2 인덕터는 차동 인덕터(differential inductor)를 구성할 수 있다.According to an embodiment, the first inductor and the second inductor may constitute a differential inductor.

일 실시예에 따라, 상기 제1 인덕터와 상기 제2 인덕터는 트랜스포머(transformer)의 코일들로써 구현될 수 있다.According to one embodiment, the first inductor and the second inductor may be implemented as coils of a transformer.

일 실시예에 따라, 상기 대신호용 능동 발룬 회로는 상기 트랜지스터의 제2 단자와 상기 제2 전원 전압 단자 사이에서 상기 제2 인덕터와 병렬 연결되는 보상 커패시터를 더 포함할 수 있다.According to one embodiment, the active signal balancing circuit may further include a compensation capacitor connected between the second terminal of the transistor and the second power supply voltage terminal in parallel with the second inductor.

본 발명의 다른 측면에 따른 차동 전력 증폭기는,A differential power amplifier according to another aspect of the present invention includes:

싱글엔디드 입력 신호를 싱글엔디드 증폭 신호를 출력하는 드라이버단; 및A driver stage for outputting a single-ended amplified signal to a single-ended input signal; And

제어 단자, 제1 단자 및 제2 단자를 가지는 제1 트랜지스터, 제1 인덕터 및 제2 인덕터를 포함하여 상기 싱글엔디드 증폭 신호를 대신호 차동 증폭하는 전력 증폭단을 포함하고,A power amplification stage including a first transistor having a control terminal, a first terminal and a second terminal, a first inductor and a second inductor for performing an arithmetic call amplification of the single-ended amplified signal,

상기 전력 증폭단의 상기 제1 트랜지스터는 제어 단자에서 상기 싱글엔디드 증폭 신호를 인가받고 상기 제1 인덕터는 상기 제1 트랜지스터의 제1 단자와 제1 전원 전압 단자 사이에 연결되며, 상기 제2 인덕터는 상기 제1 트랜지스터의 제2 단자와 제2 전원 전압 단자 사이에 연결됨으로써, 상기 제1 트랜지스터의 제1 단자에 반전 출력 신호가 나타나고 상기 제1 트랜지스터의 제2 단자에 비반전 출력 신호가 나타나도록 동작할 수 있다.Wherein the first transistor of the power amplification stage receives the single-ended amplified signal at a control terminal and the first inductor is connected between a first terminal of the first transistor and a first power supply voltage terminal, Connected between a second terminal of the first transistor and a second power supply voltage terminal to cause an inverted output signal to appear at a first terminal of the first transistor and a non-inverted output signal to appear at a second terminal of the first transistor .

일 실시예에 따라, 상기 제1 인덕터와 상기 제2 인덕터는 차동 인덕터를 구성할 수 있다.According to an embodiment, the first inductor and the second inductor may constitute a differential inductor.

일 실시예에 따라, 상기 제1 인덕터와 상기 제2 인덕터는 트랜스포머의 코일들로써 구현될 수 있다.According to one embodiment, the first inductor and the second inductor may be implemented as coils of a transformer.

일 실시예에 따라, 상기 차동 전력 증폭기는 상기 제2 단자와 제2 전원 전압 단자 사이에서 상기 제2 인덕터와 병렬 연결되는 보상 커패시터를 더 포함할 수 있다.According to an embodiment, the differential power amplifier may further include a compensation capacitor connected in parallel with the second inductor between the second terminal and the second power supply voltage terminal.

일 실시예에 따라, 상기 드라이버단은 제어 단자, 제1 단자 및 제2 단자를 포함하는 제2 트랜지스터 및 제3 인덕터를 포함하고, According to one embodiment, the driver stage includes a control terminal, a second transistor including a first terminal and a second terminal, and a third inductor,

상기 제2 트랜지스터는 제어 단자에서 상기 싱글엔디드 입력 신호를 인가받고, 상기 제3 인덕터는 상기 제2 트랜지스터의 제1 단자와 상기 제1 전원 전압 단자 사이에 연결되며, 상기 제2 트랜지스터의 제2 단자에 상기 제2 전원 전압 단자가 커플링되도록 연결됨으로써, 상기 제2 트랜지스터의 제1 단자에 상기 싱글엔디드 증폭 신호가 나타나도록 동작할 수 있다.The second transistor is connected to the first terminal of the second transistor and the first power supply voltage terminal and the third terminal of the second transistor is connected to the second terminal of the second transistor, Connected to the second power supply voltage terminal, so that the single-ended amplified signal appears at the first terminal of the second transistor.

본 발명의 또 다른 측면에 따른 차동 전력 증폭기는,A differential power amplifier according to another aspect of the present invention includes:

싱글엔디드 입력 신호를 차동 증폭한 반전 증폭 신호 및 비반전 증폭 신호를 출력하는 대신호용 능동 발룬 드라이버단; 및An active balun driver stage for outputting an inverted amplified signal obtained by differentially amplifying a single-ended input signal and a non-inverted amplified signal; And

상기 반전 증폭 신호 및 비반전 증폭 신호를 차동 전력 증폭하여 무선 출력 신호를 생성하는 차동 전력 증폭단을 포함하고,And a differential power amplifying stage for amplifying the inverted amplified signal and the non-inverted amplified signal by differential power to generate a wireless output signal,

상기 대신호용 능동 발룬 드라이버단은 The large-signal active balun driver stage

제어 단자, 제1 단자 및 제2 단자를 가지는 제1 트랜지스터;A first transistor having a control terminal, a first terminal and a second terminal;

제1 인덕터; 및 A first inductor; And

제2 인덕터를 포함하고,And a second inductor,

상기 제1 트랜지스터는 제어 단자에서 싱글엔디드 입력 신호를 인가받고 상기 제1 인덕터는 상기 제1 트랜지스터의 제1 단자와 제1 전원 전압 단자 사이에 연결되며, 상기 제2 인덕터는 상기 제1 트랜지스터의 제2 단자와 제2 전원 전압 단자 사이에 연결됨으로써, 상기 제1 트랜지스터의 제1 단자에 반전 증폭 신호가 나타나고 상기 제1 트랜지스터의 제2 단자에 비반전 증폭 신호가 나타나도록 동작할 수 있다.Wherein the first transistor is connected to the first terminal of the first transistor and the first power supply voltage terminal and the first inductor is connected to the first terminal of the first transistor and the first power supply voltage terminal, 2 terminal and the second power supply voltage terminal so that an inverted amplified signal appears at the first terminal of the first transistor and a non-inverted amplified signal appears at the second terminal of the first transistor.

일 실시예에 따라, 상기 차동 전력 증폭기는, 상기 제1 트랜지스터의 제2 단자와 상기 제2 전원 전압 단자 사이에서 상기 제2 인덕터와 병렬 연결되는 보상 커패시터를 더 포함할 수 있다.According to an embodiment, the differential power amplifier may further include a compensation capacitor connected in parallel with the second inductor between a second terminal of the first transistor and the second power supply voltage terminal.

본 발명의 대신호용 능동 발룬 회로 및 이를 이용한 차동 전력 증폭기에 따르면, 필요한 능동 소자의 개수를 최소화할 수 있다.According to the large signal active balun circuit and the differential power amplifier using the same, the number of necessary active elements can be minimized.

본 발명의 대신호용 능동 발룬 회로 및 이를 이용한 차동 전력 증폭기에 따르면, 필요한 수동 소자의 면적과 개수를 최소화할 수 있다.According to the large signal active balun circuit and the differential power amplifier using the same, the required area and number of passive elements can be minimized.

본 발명의 대신호용 능동 발룬 회로 및 이를 이용한 차동 전력 증폭기에 따르면, 소비 전력이 최소화할 수 있어 전력 효율이 개선될 수 있다.According to the large signal active balun circuit and the differential power amplifier using the same, power consumption can be minimized and power efficiency can be improved.

본 발명의 대신호용 능동 발룬 회로 및 이를 이용한 차동 전력 증폭기에 따르면, 전원 전압 범위보다 넓은 전압 스윙 범위를 가질 수 있다.According to the large signal active balun circuit and the differential power amplifier using the same, the voltage swing range can be wider than the power supply voltage range.

본 발명의 효과는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The effects of the present invention are not limited to those mentioned above, and other effects not mentioned can be clearly understood by those skilled in the art from the following description.

도 1은 본 발명의 일 실시예에 따른 대신호용 능동 발룬 회로를 예시한 회로도이다.
도 2는 본 발명의 다른 실시예에 따른 대신호용 능동 발룬 회로를 예시한 회로도이다.
도 3은 본 발명의 또 다른 실시예에 따른 대신호용 능동 발룬 회로를 예시한 회로도이다.
도 4는 본 발명의 실시예들에 따른 대신호용 능동 발룬 회로의 성능을 차동 출력 신호쌍을 구성하는 반전 신호와 비반전 신호의 출력 전력에 따른 위상 차이 및 크기 차이를 비교한 그래프들이다.
도 5는 본 발명의 일 실시예에 따른 대신호용 능동 발룬 회로를 이용한 차동 전력 증폭기를 예시한 회로도이다.
도 6은 본 발명의 다른 실시예에 따른 대신호용 능동 발룬 회로를 이용한 차동 전력 증폭기를 예시한 회로도이다.1 is a circuit diagram illustrating a large signal active balun circuit according to an embodiment of the present invention.
2 is a circuit diagram illustrating a large signal active balun circuit according to another embodiment of the present invention.
3 is a circuit diagram illustrating a large signal active balun circuit according to another embodiment of the present invention.
FIG. 4 is a graph comparing the phase difference and the magnitude difference according to the output power of the inverted signal and the non-inverted signal constituting the differential output signal pair, according to the performance of the large signal active balun circuit according to the embodiments of the present invention.
5 is a circuit diagram illustrating a differential power amplifier using an active balun circuit for large signal according to an embodiment of the present invention.
6 is a circuit diagram illustrating a differential power amplifier using an active balun circuit for large signal according to another embodiment of the present invention.

본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단자 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.For the embodiments of the present invention disclosed herein, specific structural and functional descriptions are provided for the purpose of illustrating embodiments of the present invention, embodiments of the present invention may be embodied in various forms, The present invention should not be construed as limited to the embodiments described in Figs.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. The same reference numerals are used for the same constituent elements in the drawings and redundant explanations for the same constituent elements are omitted.

도 1은 본 발명의 일 실시예에 따른 대신호용 능동 발룬 회로를 예시한 회로도이다.1 is a circuit diagram illustrating a large signal active balun circuit according to an embodiment of the present invention.

도 1을 참조하면, 대신호용 능동 발룬 회로(10)는 제어 단자, 제1 단자 및 제2 단자를 가지는 트랜지스터(11), 제1 인덕터(12) 및 제2 인덕터(13)를 포함할 수 있다.1, a large signal active balun circuit 10 may include a transistor 11 having a control terminal, a first terminal and a second terminal, a first inductor 12 and a second inductor 13 .

트랜지스터(11)는 예를 들어 BJT(Bipolar Junction Transistor) 또는 FET(Field Effect Transistor) 등일 수 있고, 여기서는 FET을 기준으로 설명한다. 이 경우에, 트랜지스터(11)의 제어 단자, 제1 단자 및 제2 단자는 각각 FET 트랜지스터의 게이트 단자(Gate), 드레인 단자(Drain) 및 소스 단자(Source)에 상응할 수 있다.The transistor 11 may be, for example, a bipolar junction transistor (BJT) or a field effect transistor (FET). In this case, the control terminal, the first terminal and the second terminal of the transistor 11 may correspond to the gate terminal (Gate), the drain terminal (Drain) and the source terminal (Source) of the FET transistor, respectively.

트랜지스터(11)는 제어 단자, 즉 게이트 단자에서 싱글엔디드(single-ended) 입력 신호(VIN)를 인가받을 수 있다.The transistor 11 can receive a single-ended input signal VIN at a control terminal, i.e., a gate terminal.

제1 인덕터(12)는 트랜지스터(11)의 제1 단자, 즉 드레인 단자와 제1 전원 전압 단자(VDD) 사이에 연결되며, 제2 인덕터(13)는 트랜지스터(11)의 제2 단자, 즉 소스 단자와 제2 전원 전압 단자(GND) 사이에 연결된다. 이에 따라, 트랜지스터(11)의 제1 단자에 반전 출력 신호(VOUTB)가 나타나고 트랜지스터(11)의 제2 단자에 비반전 출력 신호(VOUT)가 나타난다. 비반전 출력 신호(VOUT)와 반전 출력 신호(VOUTB)는 크기, 즉 진폭은 거의 같고 위상은 서로 거의 반대되는 파형을 각각 가지며, 함께 차동 출력 신호쌍을 구성할 수 있다. 한편, 비반전 출력 신호(VOUT)는 싱글엔디드 입력 신호(VIN)와 거의 위상이 일치한다.The first inductor 12 is connected between the first terminal of the transistor 11, that is, the drain terminal and the first power supply voltage terminal VDD, and the second inductor 13 is connected to the second terminal of the transistor 11, And is connected between the source terminal and the second power supply voltage terminal (GND). Thereby, the inverted output signal VOUTB appears at the first terminal of the transistor 11 and the non-inverted output signal VOUT appears at the second terminal of the transistor 11. The noninverting output signal VOUT and the inverting output signal VOUTB each have a waveform whose magnitude, that is, the amplitude is almost the same and the phases are substantially opposite to each other, and together, can constitute a differential output signal pair. On the other hand, the non-inverted output signal VOUT is almost in phase with the single-ended input signal VIN.

대신호용 능동 발룬 회로(10)는 드레인의 부하로서 인덕터를 사용하므로, 트랜지스터(11)의 제1 단자, 즉 드레인 전압의 스윙 폭은 제1 전원 전압 단자(VDD)의 전압 레벨보다 더 높아질 수 있다. 이론적으로 트랜지스터(11)의 제1 단자 전압의 스윙 폭은 제1 전원 전압 단자(VDD)과 제2 전원 전압(GND)의 전압 차이의 두 배에 이를 수 있다. 즉, 만약 제1 전원 전압이 5 V라면, 비반전 출력 신호(VOUT)의 스윙 폭은 최대 10 V까지 가능하다.The swing width of the first terminal of the transistor 11, that is, the drain voltage, can be made higher than the voltage level of the first power supply voltage terminal VDD because the large signal active balun circuit 10 uses the inductor as the load of the drain . The swing width of the first terminal voltage of the transistor 11 can theoretically reach twice the voltage difference between the first power supply voltage terminal VDD and the second power supply voltage GND. That is, if the first power supply voltage is 5 volts, the swing width of the non-inverted output signal VOUT is up to 10 volts.

또한 인덕터를 소스 피드백으로 사용하므로, 트랜지스터(11)의 제2 단자, 즉 소스 전압의 스윙 폭은 제2 전원 전압 단자(GND)의 전압 레벨보다 더 낮아질 수 있다. 이론적으로 트랜지스터(11)의 제2 단자 전압의 스윙 폭은 제1 전원 전압 단자(VDD)과 제2 전원 전압(GND)의 전압 차이의 두 배에 이를 수 있다. 즉, 만약 제1 전원 전압이 5 V라면, 반전 출력 신호(VOUTB)의 스윙 폭도 최대 10 V까지 가능하다.Also, since the inductor is used as the source feedback, the swing width of the second terminal of the transistor 11, that is, the source voltage can be lower than the voltage level of the second power supply voltage terminal GND. The swing width of the second terminal voltage of the transistor 11 can theoretically reach twice the voltage difference between the first power supply voltage terminal VDD and the second power supply voltage GND. That is, if the first power supply voltage is 5V, the swing width of the inverted output signal VOUTB can be up to 10V.

이에 따라, 대신호용 능동 발룬 회로(10)는 능동 발룬 회로이면서 제1 전원 전압(VDD)의 전압 레벨보다 더 큰 차동 출력 신호쌍을 출력할 수 있다.Accordingly, the large signal active balun circuit 10 can output a differential output signal pair which is an active balun circuit and which is larger than the voltage level of the first power supply voltage VDD.

한편, 도 2는 본 발명의 다른 실시예에 따른 대신호용 능동 발룬 회로를 예시한 회로도이다.2 is a circuit diagram illustrating a large signal active balun circuit according to another embodiment of the present invention.

도 2를 참조하면, 대신호용 능동 발룬 회로(20)는, 도 1의 대신호용 능동 발룬 회로(10)와 거의 유사하면서, 다만 제1 인덕터(22)와 제2 인덕터(23)가 소정의 상호 인덕턴스를 가지도록 서로 자기 결합(magnetic coupling)된 구성을 가지며, 이에 따라 제1 인덕터(22)와 제2 인덕터(23)는 차동 인덕터(differential inductor)를 구성할 수 있다.2, the large signal active balun circuit 20 is substantially similar to the large signal active balun circuit 10 of FIG. 1 except that the first inductor 22 and the second inductor 23 are connected to a predetermined mutual And the first inductor 22 and the second inductor 23 may constitute a differential inductor. The first inductor 22 and the second inductor 23 are magnetically coupled to each other to have an inductance.

제1 인덕터(22)와 제2 인덕터(23)는 각각 상호 인덕턴스만큼 더 큰 인덕턴스를 가지는 셈이므로, 도 1의 대신호용 능동 발룬 회로(10)의 경우와 동일한 인덕턴스에 대해 전력 소비나 주파수 특성이 좀더 개선될 수 있고, 또는 좀더 적은 인덕턴스로 동일한 성능을 제공할 수 있다.Since the first inductor 22 and the second inductor 23 have inductances as large as mutual inductances, the power consumption and the frequency characteristic are the same for the inductance as in the case of the large signal active balun circuit 10 of FIG. 1 Can be further improved, or can provide the same performance with less inductance.

실제 칩에서 흔히 적용되는 본딩 와이어의 인덕턴스는 큰 편인데, 만약 본딩 와이어의 인덕턴스가 제1 인덕터(22) 또는 제2 인덕터(23)의 인덕턴스의 일부로서 포함되도록 설계된다면, 제1 인덕터(22) 또는 제2 인덕터(23)의 인덕턴스는 실제로 더 줄어들 수 있다. 통상적으로 인덕터를 집적회로로 구현할 경우에, 칩 내에서 매우 넓은 면적을 차지하기 때문에 인덕터의 크기를 줄일 수 있다면 크기, 면적, 전력 소비, 설계의 유연성 등의 측면에서 많은 이점이 있다.The inductance of a bonding wire, which is commonly applied in a real chip, is large. If the inductance of the bonding wire is designed to be included as part of the inductance of the first inductor 22 or the second inductor 23, Or the inductance of the second inductor 23 may actually be further reduced. Generally, when an inductor is implemented as an integrated circuit, if the size of the inductor can be reduced because it occupies a very large area in the chip, there are many advantages in terms of size, area, power consumption, and design flexibility.

또한 실제 구현 시에는 제1 인덕터(22)와 제2 인덕터(23)는 하나의 트랜스포머를 구성하는 두 개의 코일들로써 구현될 수 있다. 이 경우에, 제1 인덕터(22)와 제2 인덕터(23)로 구성된 트랜스포머는 칩 바깥에 별도로 구현될 수 있다.In actual implementation, the first inductor 22 and the second inductor 23 may be implemented as two coils constituting one transformer. In this case, the transformer composed of the first inductor 22 and the second inductor 23 can be separately implemented outside the chip.

나아가, 도 3은 본 발명의 또 다른 실시예에 따른 대신호용 능동 발룬 회로를 예시한 회로도이다.3 is a circuit diagram illustrating a large signal active balun circuit according to another embodiment of the present invention.

도 3을 참조하면, 대신호용 능동 발룬 회로(30)는, 도 1의 대신호용 능동 발룬 회로(10)와 거의 유사하면서, 트랜지스터(31)의 제2 단자, 즉 소스 단자와 제2 전원 전압(GND) 단자 사이에서 제2 인덕터(33)와 병렬 연결되는 보상 커패시터(34)를 더 포함할 수 있다.3, the large signal active balun circuit 30 is substantially similar to the large signal active balun circuit 10 of FIG. 1, and has a second terminal, that is, a source terminal and a second power source voltage And a compensation capacitor 34 connected in parallel with the second inductor 33 between the GND terminal.

일반적으로 대신호용 증폭 동작을 수행하는 트랜지스터는 크기가 상대적으로 크기 때문에 드레인 단자와 소스 단자 각각의 기생 커패시턴스가 서로 다를 수 있다. 드레인 단자와 소스 단자의 서로 다른 기생 커패시턴스는 드레인 단자와 소스 단자에서 각각 나타나는 비반전 출력 신호(VOUT)와 반전 출력 신호(VOUTB) 사이에서 위상 차이와 크기 차이를 일으킬 수 있다.In general, since the transistors performing the amplification operation for the signal amplification are relatively large in size, the parasitic capacitances of the drain terminal and the source terminal may be different from each other. The different parasitic capacitances of the drain terminal and the source terminal can cause a phase difference and a size difference between the non-inverted output signal (VOUT) and the inverted output signal (VOUTB), respectively, which appear at the drain terminal and the source terminal.

이에 따라 이러한 기생 커패시턴스의 차이를 보상할 수 있도록, 트랜지스터(31)의 제2 단자, 즉 소스 단자와 제2 전원 전압(GND) 단자 사이에서 제2 인덕터(33)와 병렬 연결되는 보상 커패시터(34)가 부가될 수 있다.A compensating capacitor 34 connected in parallel with the second inductor 33 between the second terminal of the transistor 31, that is, the source terminal and the second power supply voltage (GND) terminal, in order to compensate for this parasitic capacitance difference, ) May be added.

보상 커패시터(34)에 의해 드레인 단자와 소스 단자 각각의 기생 커패시턴스들의 차이가 줄어들기 때문에 드레인 단자와 소스 단자에서 각각 나타나는 비반전 출력 신호(VOUT)와 반전 출력 신호(VOUTB) 사이에서 위상 차이와 크기 차이도 줄어들 수 있다.Since the difference between the parasitic capacitances of the drain terminal and the source terminal is reduced by the compensation capacitor 34, the phase difference and the magnitude between the non-inverted output signal VOUT and the inverted output signal VOUTB appearing at the drain terminal and the source terminal, Differences can also be reduced.

도 4는 본 발명의 실시예들에 따른 대신호용 능동 발룬 회로의 성능을 차동 출력 신호쌍을 구성하는 반전 신호와 비반전 신호의 출력 전력에 따른 위상 차이 및 크기 차이를 비교한 그래프들이다.FIG. 4 is a graph comparing the phase difference and the magnitude difference according to the output power of the inverted signal and the non-inverted signal constituting the differential output signal pair, according to the performance of the large signal active balun circuit according to the embodiments of the present invention.

도 4를 참조하면, 소스 단자에 보상 커패시터(34)를 부가한 경우에서 얻은 결과로서, 특정 출력 전력 값 이하에서 비반전 출력 신호(VOUT)와 반전 출력 신호(VOUTB) 사이의 위상 차이는 180±0.11° 수준이고, 크기 차이는 0.065 dB 이하를 나타낸다. Referring to FIG. 4, as a result of adding the compensation capacitor 34 to the source terminal, the phase difference between the non-inverted output signal VOUT and the inverted output signal VOUTB is 180 0.11 °, and the size difference shows 0.065 dB or less.

도 5는 본 발명의 일 실시예에 따른 대신호용 능동 발룬 회로를 이용한 차동 전력 증폭기를 예시한 회로도이다.5 is a circuit diagram illustrating a differential power amplifier using a large signal active balun circuit according to an embodiment of the present invention.

도 5를 참조하면, 차동 전력 증폭기(50)는 2단 전력 증폭기로서, 전력 증폭단(51)과 드라이버단(52)을 포함할 수 있다.5, the differential power amplifier 50 is a two-stage power amplifier and may include a power amplifier stage 51 and a driver stage 52. [

일반적으로 전력 증폭기는 높은 이득, 높은 전력 효율, 효과적인 임피던스 정합을 위해 2단 또는 3단으로 구성될 수 있다.In general, a power amplifier can be configured in two or three stages for high gain, high power efficiency, and effective impedance matching.

이에 따라 드라이버단(52)은 싱글엔디드 입력 신호(VIN)를 증폭하여 싱글엔디드 증폭 신호(V1)를 출력한다.Accordingly, the driver stage 52 amplifies the single-ended input signal VIN and outputs the single-ended amplified signal V1.

전력 증폭단(51)은 제어 단자, 제1 단자 및 제2 단자를 가지는 제1 트랜지스터(511), 제1 인덕터(512) 및 제2 인덕터(513)를 포함하여 싱글엔디드 증폭 신호(V1)를 대신호 차동 증폭할 수 있고, 정합 회로를 거쳐 무선 출력 신호(RFOUT)를 이후의 안테나단(미도시)으로 출력할 수 있다.The power amplification stage 51 includes a first transistor 511 having a control terminal, a first terminal and a second terminal, a first inductor 512 and a second inductor 513 to provide a single ended amplified signal V1 instead And can output the radio output signal RFOUT to a subsequent antenna stage (not shown) via a matching circuit.

전력 증폭단(51)의 제1 트랜지스터(511)는 제어 단자, 즉 게이트 단자에서 싱글엔디드 증폭 신호(V1)를 인가받을 수 있다.The first transistor 511 of the power amplifier stage 51 can receive a single-ended amplified signal V1 at a control terminal, that is, a gate terminal.

제1 인덕터(512)는 제1 트랜지스터(511)의 제1 단자, 즉 드레인 단자와 제1 전원 전압 단자(VDD) 사이에 연결되며, 제2 인덕터(513)는 제1 트랜지스터(511)의 제2 단자, 즉 소스 단자와 제2 전원 전압 단자(GND) 사이에 연결된다.The first inductor 512 is connected between the first terminal of the first transistor 511 and the drain terminal and the first power voltage terminal VDD and the second inductor 513 is connected to the first terminal of the first transistor 511 2 terminal, that is, between the source terminal and the second power supply voltage terminal (GND).

이에 따라, 제1 트랜지스터(511)의 제1 단자에 반전 출력 신호(VOUTB)가 나타나고 제1 트랜지스터(511)의 제2 단자에 비반전 출력 신호(VOUT)가 나타난다.Accordingly, an inverted output signal VOUTB appears at the first terminal of the first transistor 511 and a non-inverted output signal VOUT appears at the second terminal of the first transistor 511. [

전력 증폭단(51)의 제1 인덕터(512)와 제2 인덕터(513)는 소정의 상호 인덕턴스를 가지도록 서로 자기 결합될 수 있고, 이에 따라 제1 인덕터(512)와 제2 인덕터(513)는 차동 인덕터를 구성할 수 있다.The first inductor 512 and the second inductor 513 of the power amplifier stage 51 may be magnetically coupled to each other to have a predetermined mutual inductance so that the first inductor 512 and the second inductor 513 A differential inductor can be constructed.

또한 실제 구현 시에는 제1 인덕터(512)와 제2 인덕터(513)는 하나의 트랜스포머를 구성하는 두 개의 코일들로써 구현될 수 있다. 이 경우에, 제1 인덕터(512)와 제2 인덕터(513)로 구성된 트랜스포머는 칩 바깥에 별도로 구현될 수 있다.In actual implementation, the first inductor 512 and the second inductor 513 may be implemented as two coils constituting one transformer. In this case, a transformer composed of the first inductor 512 and the second inductor 513 can be separately implemented outside the chip.

나아가, 제1 트랜지스터(511)의 드레인 단자와 소스 단자의 서로 다를 수 있는 기생 커패시턴스의 차이를 보상할 수 있도록, 트랜지스터(511)의 제2 단자, 즉 소스 단자와 제2 전원 전압(GND) 단자 사이에서 제2 인덕터(513)와 병렬 연결되는 보상 커패시터(514)가 부가될 수 있다.In order to compensate for the difference in the parasitic capacitance between the drain terminal and the source terminal of the first transistor 511, the second terminal of the transistor 511, that is, the source terminal and the second power source voltage (GND) terminal A compensation capacitor 514 connected in parallel with the second inductor 513 may be added.

한편, 드라이버단(52)은 구체적으로 제어 단자, 제1 단자 및 제2 단자를 포함하는 제2 트랜지스터(521)를 포함할 수 있고, 나아가 제2 트랜지스터(521)의 부하로서 제3 인덕터(522)를 포함할 수 있다.The driver stage 52 may include a second transistor 521 including a control terminal, a first terminal, and a second terminal. Further, the driver stage 52 may include a third inductor 522 ).

제2 트랜지스터(521)는 제어 단자, 즉 게이트 단자에서 싱글엔디드 입력 신호(VIN)를 인가받는다. 제3 인덕터(522)는 제2 트랜지스터(521)의 제1 단자, 즉 드레인 단자와 제1 전원 전압 단자(VDD) 사이에 연결되며, 제2 트랜지스터(521)의 제2 단자, 즉 소스 단자에 제2 전원 전압 단자(GND)가 커플링되도록 연결될 수 있다. The second transistor 521 receives a single-ended input signal VIN at a control terminal, that is, a gate terminal. The third inductor 522 is connected between the first terminal of the second transistor 521, that is, the drain terminal and the first power voltage terminal VDD, and the second terminal of the second transistor 521, And the second power voltage terminal GND may be coupled to be coupled.

이에 따라, 제2 트랜지스터(521)의 제1 단자에 싱글엔디드 증폭 신호(V1)가 나타날 수 있다.Accordingly, a single-ended amplified signal (V1) may appear at the first terminal of the second transistor (521).

한편, 차동 전력 증폭기(50)는 싱글엔디드 입력 신호(VIN)를 생성하는 전단과 차동 전력 증폭기(50)의 드라이버단(52) 사이에 임피던스 정합을 위한 제1 정합 회로(53)와, 차동 전력 증폭기(50)의 전력 증폭단(51)과 안테나단 사이에 임피던스 정합을 위한 제2 정합 회로(54)를 더 포함할 수 있다. The differential power amplifier 50 includes a first matching circuit 53 for impedance matching between the front end for generating the single-ended input signal VIN and the driver stage 52 of the differential power amplifier 50, And a second matching circuit 54 for impedance matching between the power amplifier stage 51 of the amplifier 50 and the antenna stage.

드라이버단(52)이 싱글엔디드 구조로 구성되므로 정합 회로(53)가 매우 간단해 지고, 차동 전력 증폭기(50) 전체적으로도 구조가 단순해진다. 트랜지스터들의 개수가 줄어들면 바이어스에 필요한 회로들도 줄어들 수 있다.Since the driver stage 52 is constructed in a single-ended structure, the matching circuit 53 becomes very simple, and the overall structure of the differential power amplifier 50 is simplified. If the number of transistors is reduced, the circuitry required for the bias can also be reduced.

도 6은 본 발명의 다른 실시예에 따른 대신호용 능동 발룬 회로를 이용한 차동 전력 증폭기를 예시한 회로도이다.6 is a circuit diagram illustrating a differential power amplifier using an active balun circuit for large signal according to another embodiment of the present invention.

도 6을 참조하면, 차동 전력 증폭기(60)는, 대신호용 능동 발룬 드라이버단(61)과 차동 전력 증폭단(62)을 포함할 수 있다.Referring to FIG. 6, the differential power amplifier 60 may include a large signal active balun driver stage 61 and a differential power amplifier stage 62.

도 5의 차동 전력 증폭기(50)가 드라이버단(52)에서 싱글엔디드 입력 신호(VIN)를 싱글엔디드 증폭 신호(V1)로 증폭한 후에 전력 증폭단(51)에서 싱글엔디드 증폭 신호(V1)를 비반전 출력 신호(VOUT)와 반전 출력 신호(VOUTB)의 차동 출력 신호쌍으로 변환한다면, 도 6의 차동 전력 증폭기(60)는 대신호용 능동 발룬 드라이버(61)에서 싱글엔디드 입력 신호(VIN)를 비반전 증폭 신호(V1)와 반전 증폭 신호(V1B)로 차동 증폭한 후에 차동 전력 증폭단(62)에서 차동 출력 신호쌍(V1, V1B)를 차동 전력 증폭한다.The differential power amplifier 50 of FIG. 5 amplifies the single-ended amplified signal V1 from the power amplifying stage 51 after amplifying the single-ended input signal VIN to the single-ended amplified signal V1 at the driver stage 52, The differential power amplifier 60 of FIG. 6 converts the single-ended input signal VIN from the large-signal active balun driver 61 to the differential output signal VOUT of the inverted output signal VOUT and the inverted output signal VOUTB, Differential amplification is performed with the inverted amplification signal V1 and the inverted amplification signal V1B and then the differential power amplification stage 62 differential-amplifies the differential output signal pair V1 and V1B.

먼저 대신호용 능동 발룬 드라이버단(61)은 싱글엔디드 입력 신호(VIN)를 차동 증폭한 반전 증폭 신호(V1B) 및 비반전 증폭 신호(V1)를 출력한다.First, the active-signal balun driver stage 61 outputs an inverted amplified signal V1B and a non-inverted amplified signal V1 obtained by differentially amplifying the single-ended input signal VIN.

이를 위해, 대신호용 능동 발룬 드라이버단(61)은 제어 단자, 제1 단자 및 제2 단자를 가지는 제1 트랜지스터(611), 제1 인덕터(612) 및 제2 인덕터(613)를 포함할 수 있다.For this purpose, the large signal active balun driver stage 61 may include a first transistor 611 having a control terminal, a first terminal and a second terminal, a first inductor 612 and a second inductor 613 .

제1 트랜지스터(611)는 제어 단자, 즉 게이트 단자에서 싱글엔디드 입력 신호(VIN)를 인가받는다. 제1 인덕터(612)는 제1 트랜지스터(611)의 제1 단자 즉 드레인 단자와 제1 전원 전압 단자(VDD) 사이에 연결되며, 제2 인덕터(613)는 제1 트랜지스터(611)의 제2 단자, 즉 소스 단자와 제2 전원 전압 단자(GND) 사이에 연결될 수 있다. The first transistor 611 receives a single-ended input signal VIN at a control terminal, that is, a gate terminal. The first inductor 612 is connected between the first terminal or drain terminal of the first transistor 611 and the first power voltage terminal VDD and the second inductor 613 is connected between the second terminal of the first transistor 611 Terminal, that is, between the source terminal and the second power supply voltage terminal (GND).

이에 따라, 제1 트랜지스터(611)의 제1 단자에 반전 증폭 신호(V1B)가 나타나고 제1 트랜지스터(611)의 제2 단자에 비반전 증폭 신호(V1)가 나타난다.Thus, the inverted amplified signal V1B appears at the first terminal of the first transistor 611 and the non-inverted amplified signal V1 appears at the second terminal of the first transistor 611.

대신호용 능동 발룬 드라이버단(61)의 제1 인덕터(612)와 제2 인덕터(613)는 소정의 상호 인덕턴스를 가지도록 서로 자기 결합될 수 있고, 이에 따라 제1 인덕터(612)와 제2 인덕터(613)는 차동 인덕터를 구성할 수 있다.The first inductor 612 and the second inductor 613 of the active signal balun driver stage 61 can be magnetically coupled to each other with a predetermined mutual inductance so that the first inductor 612 and the second inductor 613, (613) can constitute a differential inductor.

또한 실제 구현 시에는 제1 인덕터(612)와 제2 인덕터(613)는 하나의 트랜스포머를 구성하는 두 개의 코일들로써 구현될 수 있다. 이 경우에, 제1 인덕터(612)와 제2 인덕터(613)로 구성된 트랜스포머는 칩 바깥에 별도로 구현될 수 있다.In actual implementation, the first inductor 612 and the second inductor 613 may be implemented as two coils constituting one transformer. In this case, the transformer composed of the first inductor 612 and the second inductor 613 can be separately implemented outside the chip.

나아가, 제1 트랜지스터(611)의 드레인 단자와 소스 단자의 서로 다를 수 있는 기생 커패시턴스의 차이를 보상할 수 있도록, 트랜지스터(611)의 제2 단자, 즉 소스 단자와 제2 전원 전압(GND) 단자 사이에서 제2 인덕터(613)와 병렬 연결되는 보상 커패시터(614)가 부가될 수 있다.In order to compensate for the difference in the parasitic capacitance between the drain terminal and the source terminal of the first transistor 611, the second terminal of the transistor 611, that is, the source terminal and the second power source voltage (GND) terminal A compensation capacitor 614 connected in parallel with the second inductor 613 may be added.

이때, 제1 인덕터(612) 및 제2 인덕터(613)는 다음 단의 차동 전력 증폭단(62)에 대한 정합 회로의 일부로서 역할도 할 수 있어, 정합 회로를 간단하게 만들 수 있다.At this time, the first inductor 612 and the second inductor 613 can also serve as a part of the matching circuit for the next-stage differential power amplifier stage 62, thereby making it possible to simplify the matching circuit.

차동 전력 증폭단(62)은 반전 증폭 신호(V1B) 및 비반전 증폭 신호(V1)를 차동 전력 증폭하여 무선 출력 신호(RFOUT)를 생성할 수 있다.The differential power amplifier stage 62 can generate the radio output signal RFOUT by differentially amplifying the inverted amplification signal V1B and the non-inverted amplification signal V1.

차동 전력 증폭단(62)은 공통 소스 단자가 가상 접지가 되므로 본딩 와이어의 인덕턴스에 의한 이득 감쇄를 극복할 수 있다. The differential power amplifier stage 62 can overcome the gain attenuation due to the inductance of the bonding wire since the common source terminal becomes virtual ground.

한편, 차동 전력 증폭기(60)는 싱글엔디드 입력 신호(VIN)를 생성하는 전단과 차동 전력 증폭기(60)의 대신호용 능동 발룬 드라이버단(61) 사이에 임피던스 정합을 위한 제1 정합 회로(63)와, 차동 전력 증폭기(60)의 차동 전력 증폭단(62)과 무선 출력 신호(RFOUT)를 무선 송출할 안테나단 사이에 임피던스 정합을 위한 제2 정합 회로(64)를 더 포함할 수 있다.The differential power amplifier 60 includes a first matching circuit 63 for impedance matching between the front end for generating the single ended input signal VIN and the active balun driver stage 61 for the large signal of the differential power amplifier 60, And a second matching circuit 64 for impedance matching between the differential power amplifier stage 62 of the differential power amplifier 60 and the antenna stage for radio transmission of the radio output signal RFOUT.

본 실시예 및 본 명세서에 첨부된 도면은 본 발명에 포함되는 기술적 사상의 일부를 명확하게 나타내고 있는 것에 불과하며, 본 발명의 명세서 및 도면에 포함된 기술적 사상의 범위 내에서 당업자가 용이하게 유추할 수 있는 변형예와 구체적인 실시예는 모두 본 발명의 권리범위에 포함되는 것이 자명하다고 할 것이다.It is to be understood that both the foregoing general description and the following detailed description of the present invention are exemplary and explanatory and are intended to provide further explanation of the invention as claimed. It will be understood that variations and specific embodiments which may occur to those skilled in the art are included within the scope of the present invention.

10, 20, 30 대신호용 능동 발룬 회로
11, 21, 31 제1 트랜지스터
12, 22, 32 제1 인덕터
13, 23, 33 제2 인덕터
34 보상 커패시터
50 차동 전력 증폭기
51 전력 증폭단
511 제1 트랜지스터
512 제1 인덕터
513 제2 인덕터
514 보상 커패시터
52 드라이버단
521 제2 트랜지스터
522 제3 인덕터
53 제1 정합 회로
54 제2 정합 회로
60 차동 전력 증폭기
61 대신호용 능동 발룬 드라이버단
611 제1 트랜지스터
612 제1 인덕터
613 제2 인덕터
614 보상 커패시터
62 차동 전력 증폭단
63 제1 정합 회로
64 제2 정합 회로Active balun circuit for 10, 20, 30 signals
11, 21, 31 A first transistor
12, 22, 32 First inductor
13, 23, 33 Second inductor
34 compensation capacitor
50 Differential Power Amplifier
51 power amplifier stage
511 first transistor
512 first inductor
513 Second inductor
514 compensation capacitor
52 driver stage
521 second transistor
522 third inductor
53 first matching circuit
54 second matching circuit
60 Differential Power Amplifier
Active balloon driver stage for 61 signals
611 first transistor
612 first inductor
613 Second inductor
614 compensation capacitor
62 differential power amplifier stage
63 first matching circuit
64 second matching circuit

Claims

A transistor having a control terminal, a first terminal and a second terminal;
A first inductor; And
And a second inductor,
Wherein the transistor is a single-ended input signal at a control terminal, the first inductor is coupled between a first terminal of the transistor and a first power supply voltage terminal, and the second inductor is coupled to a second And a second power supply voltage terminal so that an inverted output signal appears at a first terminal of the transistor and a non-inverted output signal appears at a second terminal of the transistor,
Wherein the maximum swing width of the inverted output signal and the maximum swing width of the non-inverted output signal are greater than the voltage difference between the first and second power supply voltage terminals, respectively.

The large-signal active balun circuit of claim 1, wherein the first inductor and the second inductor constitute a differential inductor.

The large signal active balun circuit of claim 2, wherein the first inductor and the second inductor are implemented as coils of a transformer.

The large signal active balun circuit of claim 1, further comprising a compensation capacitor connected in parallel with the second inductor between a second terminal of the transistor and the second supply voltage terminal.

A driver stage for outputting a single-ended amplified signal to a single-ended input signal; And
A power amplification stage including a first transistor having a control terminal, a first terminal and a second terminal, a first inductor and a second inductor for performing an arithmetic call amplification of the single-ended amplified signal,
Wherein the first transistor of the power amplification stage receives the single-ended amplified signal at a control terminal and the first inductor is connected between a first terminal of the first transistor and a first power supply voltage terminal, Connected between the second terminal of the first transistor and the second power supply voltage terminal to cause an inverted output signal to appear at the first terminal of the first transistor and a non-inverted output signal to appear at the second terminal of the first transistor ,
Wherein the maximum swing width of the inverted output signal and the maximum swing width of the non-inverted output signal are respectively greater than the voltage difference between the first and second power supply voltage terminals.

7. The differential signaling power amplifier according to claim 5, wherein the first inductor and the second inductor constitute a differential inductor.

7. The differential signaling power amplifier of claim 6, wherein the first inductor and the second inductor are implemented as coils of a transformer.

The differential signaling power amplifier according to claim 5, further comprising a compensation capacitor connected in parallel with the second inductor between the second terminal and the second power supply voltage terminal.

The driving circuit of claim 5, wherein the driver stage includes a control terminal, a second transistor including a first terminal and a second terminal, and a third inductor,
The second transistor is connected to the first terminal of the second transistor and the first power supply voltage terminal and the third terminal of the second transistor is connected to the second terminal of the second transistor, Wherein the second power supply voltage terminal is coupled to the second power supply voltage terminal so that the single ended amplified signal appears at a first terminal of the second transistor.

An active balun driver stage for outputting an inverted amplified signal obtained by differentially amplifying a single-ended input signal and a non-inverted amplified signal; And
And a differential signal power amplifier for amplifying a differential signal between the inverted amplified signal and the non-inverted amplified signal to generate a wireless output signal,
The large-signal active balun driver stage
A first transistor having a control terminal, a first terminal and a second terminal;
A first inductor; And
And a second inductor,
Wherein the first transistor is connected to the first terminal of the first transistor and the first power supply voltage terminal and the first inductor is connected to the first terminal of the first transistor and the first power supply voltage terminal, 2 terminal and the second power supply voltage terminal so that an inverted amplified signal appears at the first terminal of the first transistor and a non-inverted amplified signal appears at the second terminal of the first transistor,
Wherein a maximum swing width of the inverted amplified signal and a maximum swing width of the non-inverted amplified signal are larger than a voltage difference between the first and second power supply voltage terminals, respectively.

11. The differential signaling power amplifier according to claim 10, wherein the first inductor and the second inductor constitute a differential inductor.

12. The differential signaling power amplifier of claim 11, wherein the first inductor and the second inductor are implemented as coils of a transformer.

11. The differential signaling power amplifier according to claim 10, further comprising a compensation capacitor connected in parallel with the second inductor between the second terminal of the first transistor and the second power supply voltage terminal.