KR101574503B1 - Method of decoding for systematic raptor codes - Google Patents

Method of decoding for systematic raptor codes Download PDF

Info

Publication number
KR101574503B1
KR101574503B1 KR1020140096187A KR20140096187A KR101574503B1 KR 101574503 B1 KR101574503 B1 KR 101574503B1 KR 1020140096187 A KR1020140096187 A KR 1020140096187A KR 20140096187 A KR20140096187 A KR 20140096187A KR 101574503 B1 KR101574503 B1 KR 101574503B1
Authority
KR
South Korea
Prior art keywords
node
code
soft decision
bit
bit node
Prior art date
Application number
KR1020140096187A
Other languages
Korean (ko)
Inventor
김수영
장매향
김원용
장진영
Original Assignee
전북대학교 산학협력단
주식회사 코메스타
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전북대학교 산학협력단, 주식회사 코메스타 filed Critical 전북대학교 산학협력단
Priority to KR1020140096187A priority Critical patent/KR101574503B1/en
Application granted granted Critical
Publication of KR101574503B1 publication Critical patent/KR101574503B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3761—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 using code combining, i.e. using combining of codeword portions which may have been transmitted separately, e.g. Digital Fountain codes, Raptor codes or Luby Transform [LT] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3905—Maximum a posteriori probability [MAP] decoding or approximations thereof based on trellis or lattice decoding, e.g. forward-backward algorithm, log-MAP decoding, max-log-MAP decoding
    • H03M13/3927—Log-Likelihood Ratio [LLR] computation by combination of forward and backward metrics into LLRs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6561—Parallelized implementations

Abstract

According to the present invention, a method for decoding systematic raptor codes comprises: a first step of sharing a bit node of an LT code and an LDPC code; a second step of allocating a soft-decision information value as an initial soft-decision value of the bit node; a third step of allocating the soft-decision information value to tanner graphs about the LT code and the LDPC code separately as an initial soft-decision value, which is transmitted from the bit node to a check node; a fourth step of simultaneously calculating a soft-decision information value, which is transmitted from the check node toward the bit node, in the LT code and the LDPC code separately; a fifth step of simultaneously calculating a soft-decision information value, which is transmitted from the bit node to the check node, in the LT code and the LDPC code separately; a sixth step of calculating a soft-decision information value of the bit node; a seventh step of determining whether a repetitive decoding end condition is satisfied; and an eighth step of ending decoding when the repetitive decoding end condition is satisfied and feeding an updated value back to the third step when the repetitive decoding end condition is not satisfied.

Description

시스테메틱 랩터 부호에 대한 복호 방법{Method of decoding for systematic raptor codes}[0001] The present invention relates to a decoding method for systematic raptor codes,

본 발명은 시스테메틱 랩터 부호에 대한 복호 방법에 관한 것으로서, 특히 랩터 부호를 구성하고 있는 LT 부호 및 LDPC 부호의 태너 그래프를 비트 노드 및 체크 노드를 이용하여 구성하고 병렬로 복호를 수행하는 시스테메틱 랩터 부호에 대한 복호 방법에 관한 것이다. The present invention relates to a decoding method for a systematic raptor code, and more particularly, to a decoding method for a systematic Raptor code in which a tanner graph of a LT code and an LDPC code constituting a raptor code is configured using bit nodes and check nodes, And a decoding method for a mathematical raptor code.

최근 채널의 환경에 상관없이 안정적으로 데이터를 전송하고자 개발된 무율(rateless) 부호를 무선 통신 시스템에 응용하고자 하는 관심이 증대되고 있다. 무율 부호는 원래 유선 환경에서 채널의 상태를 전혀 모르는 상황에서도 원래의 정보를 복구할 수 있을 때까지 무한대로 부호어를 생성하여 전송할 수 있도록 만들어진 부호이다. 이 경우 보내고자 하는 정보 비트 수에 대한 부호어 비트 수의 비를 나타내는 부호화율이 0이 되기 때문에 무율 부호라고 부르며, 부호어가 샘물과 계속해서 생성될 수 있는 성질에 따라 파운틴(Fountain) 부호라고도 부른다. Recently, a rateless code developed for transmitting data stably regardless of the environment of a channel has been attracting interest in application to a wireless communication system. The rate-free code is a code that can be used to generate and transmit codewords indefinitely until the original information can be recovered even if the state of the channel is not known in the original wired environment. In this case, since the coding rate indicating the ratio of the number of codeword bits to the number of information bits to be transmitted is zero, it is called an asymmetric code, and is also referred to as a fountain code according to the property that a codeword can be continuously generated with a spindle .

이와 같은 무율 부호들은 송신단 측에서 수신단에 대한 정보가 부족한 경우이거나, 수신단의 수가 매우 많을 경우에도 단방향 전송만으로 에러 없이 완벽한 수신을 가능하게 하는 장점이 있어, 컴퓨터 네트워크 내에서 멀티캐스트 등에 사용된다. Such asymmetric codes are advantageous in that they can perform perfect reception without error by only uni-directional transmission even when there is insufficient information on the receiving end in the transmitting end or when the number of receiving end is very large.

이러한 무율 부호는 네트워크의 과부하를 유발하는 재전송 요청을 줄일 수 있으며, 수신단의 비동기 수신을 가능하게 한다. 이 때, 송신단에서는 전송할 파일을 끊임없이 부호화된 패킷으로 만들어서 전송하고, 각 수신단은 피드백이 필요없이 복호화가 가능할 정도의 패킷만을 수신하여 복호화한다. This asymmetric code can reduce the retransmission request causing the network overload, and enables asynchronous reception of the receiving end. At this time, the transmitting end makes a file to be transmitted constantly as a coded packet, and transmits each packet, and each receiving end receives and decodes only a packet which can be decoded without requiring feedback.

한편, 랩터(raptor) 부호는 무율 부호의 한 종류로써, 2004년 Amin Shokrollahi에 의하여 개발되었다. 랩터 부호는 LDPC(Low Density Parity Check, 저밀도 패리티 체크) 부호를 외부 부호로 하고, LT(Luby-Transform) 부호를 내부 부호로 하여 연접되어 있는 부호이다. The raptor code, on the other hand, is a type of asymmetry code developed by Amin Shokrollahi in 2004. The raptor code is a code concatenated with an LDPC (Low Density Parity Check) code as an outer code and an LT (Luby-Transform) code as an inner code.

최근 무선 통신 시스템에서 랩터 부호와 같은 무율 부호를 적용하는 것에 대한 관심이 높아지고 있다. 무선 통신 채널은 유선 통신 채널에 비하여 그 채널 상태가 매우 열악하기 때문에 신뢰성 있는 복호 방식이 필요하고, 이에 따라 연판정 정보를 이용하여 반복적으로 복호를 수행하는 방법을 적용하고자 하는 시도가 있어왔다. 연판정을 이용하여 반복적으로 복호를 수행하는 종래의 방법에 있어서는 랩터 부호를 구성하고 있는 LT 부호 및 LDPC 부호에 대한 각각의 태너(Tanner) 그래프를 기반으로 노드간 연판정 값을 반복적으로 전달함으로써 성능을 개선시키는 방법을 적용하였다. Recently, there has been a growing interest in applying a rate-free code such as a raptor code in a wireless communication system. Since the channel state of the wireless communication channel is very poor compared with that of the wired communication channel, a reliable decoding method is required. Accordingly, there has been an attempt to apply a method of repeatedly performing decoding using soft decision information. In the conventional method of performing iterative decoding using soft decision, the inter-node soft decision value is repeatedly transmitted based on each Tanner graph for the LT code and the LDPC code constituting the Raptor code, .

또한, 상기와 같이 반복적으로 연판정 정보를 이용하여 복호를 수행하는 방식에 있어서는 정보어의 일부가 그대로 부호어에 포함되어 있는 시스터메틱 부호가 성능 면에서 더 유리하다는 점이 알려져 있다. It is also known that a systematic code in which a portion of an information word is directly included in a codeword is more advantageous in terms of performance in the method of performing decoding using the soft decision information repeatedly as described above.

종래의 연판정 정보를 이용한 반복 복호 방법에 있어서, LT 부호에 대한 태너 그래프는 정보 노드(information node)와 부호어 노드(encoding node)로 구성되어 있으며, LDPC 부호에 대한 태너 그래프는 비트 노드(bit node)와 체크 노드(check node)로 구성되어 있다. 여기서 부호어 노드는 비트 노드와 동일하며, 체크 노드는 패리티 노드(parity node)라고도 부른다. In the iterative decoding method using conventional soft decision information, the Tanner graph for the LT code is composed of an information node and an encoding node, and a tanner graph for an LDPC code is composed of a bit node node and a check node. Here, the codeword node is the same as the bit node, and the check node is also called a parity node.

상기한 바와 같이 종래의 방식에서는 랩터 부호를 구성하고 있는 두 부호에 대한 태너 그래프가 서로 다른 노드로 그려져 있기 때문에 각 구성 부호에 대한 복호 알고리즘도 서로 다른 방법을 사용하였다. 즉, 채널에서 수신된 정보를 이용하여 LT 부호에 대한 연판정 반복 복호를 수행하고, 그 결과를 이용하여 LDPC 부호에 대한 연판정 반복 복호를 수행한 후 다시 그 결과를 LT 부호로 전달하여 반복을 계속하는 방법을 사용하였다. As described above, in the conventional method, since the tanner graphs for the two codes constituting the raptor code are drawn as different nodes, the decoding algorithms for the respective constituent codes are also different from each other. That is, the soft-decision iterative decoding for the LT code is performed using the information received from the channel, the soft-decision iterative decoding is performed on the LDPC code using the result, and the result is transmitted to the LT code, Continued method was used.

또한, 구성 부호 중 LDPC 부호에서는 패리티 검사식(party check equation)을 이용하여 반복 과정을 적응적으로 조절할 수 있지만, LT 부호는 부호 자체의 특성상 구체적인 패리티 검사식을 사용할 수 있는 방법이 존재하지 않아, 불필요한 반복을 계속해서 수행하여야 하는 경우가 많다. In the LDPC code among the constituent codes, it is possible to adaptively adjust the iterative process using a parity check equation (party check equation). However, there is no method that can use a concrete parity check equation due to the characteristics of the LT code, In many cases, unnecessary repetition must be performed continuously.

한편, 종래 관련분야 특허기술로서 랩터 부호의 복호 실패 시 변수 노드의 그룹화를 통해 변수 노드값 추측 효율을 높여 성능향상을 도모함과 아울러 추측에 따른 연산량 증가를 줄일 수 있도록 한 랩터 부호 사용 시스템을 위한 복호화 방법에 관한 것으로, 복호 시 값을 알 수 없는 변수 노드를 그룹화하고, 이를 서브 그룹으로 나눈 후 체크 노드 방정식을 만족하지 않는 서브 그룹을 제외시키는 방식으로 변수 노드를 추측하여 복원하도록 함으로써 MP복호화 방식을 적용하더라도 성능 향상과 추가 연산량 감소가 가능하도록 하여 랩터 부호 사용 시스템의 성능을 개선할 수 있도록 하는 효과가 있는 랩터 부호 사용 시스템을 위한 복호화 방법이 제안되어 있다(특허문헌 1 참조).
Meanwhile, as a patent related art in the related art, decoding of a raptor code using system which can improve the performance of the variable node value estimation by grouping the variable nodes when the decoding of the raptor code fails, Method, it is possible to group variable nodes that are unknown in decryption, divide them into subgroups, and exclude subgroups that do not satisfy the check node equations, thereby estimating and restoring variable nodes. The performance of the raptor code using system can be improved by improving the performance and reducing the amount of the arithmetic operation of the raptor code using system.

국내공개특허 10-2011-0037410Korean Patent Laid-Open No. 10-2011-0037410

본 발명은 상기와 같은 종래의 시스터메틱 랩터 부호에 대한 연판정 반복 복호 방식이 가지고 있는 문제를 해결하는 동시에 종래의 방식에 비해 성능이 더 우수하면서도 계산 복잡도 및 복호 시간을 단축할 수 있는 시스테메틱 랩터 부호에 대한 복호 방법을 제공하는데 그 목적이 있다. The present invention solves the problem of the soft decision iterative decoding method for the conventional systematic raptor code as described above, and at the same time, it is possible to reduce the calculation complexity and the decoding time, And to provide a decoding method for a raptor code.

상기와 같은 목적을 달성하기 위하여 본 발명의 제1 실시 형태에 따른 시스테메틱 랩터 부호에 대한 복호 방법은, 현재 수신된 랩터 부호의 LT 부호에 대한 태너 그래프를 비트 노드와 체크 노드를 이용하여 구성함으로써 LT 부호와 LDPC 부호의 비트 노드가 공유될 수 있도록 하는 제1 단계와; 채널에서 수신받은 연판정 비트 정보를 비트 노드에서의 초기 연판정 값으로 할당하는 제2 단계와; LT 부호 및 LDPC 부호에 대한 태너 그래프에서, 상기 제2 단계에서 비트 노드에 할당된 연판정 정보값을 비트 노드에서 체크 노드로 전달되는 연판정의 초기값으로 각각 할당하는 제3 단계와; LT 부호 및 LDPC 부호에서 체크 노드에서 전달받은 연판정 비트 정보를 이용하여 체크 노드에서 비트 노드 방향으로 전달되는 연판정 정보값을 각각 동시에 계산하는 제4 단계와; LT 부호 및 LDPC 부호에서 비트 노드로 전달된 연판정 정보를 이용하여 비트 노드에서 체크 노드로 전달되는 연판정 정보값을 각각 동시에 계산하는 제5 단계와; 각 비트 노드에서 LT 부호 및 LDPC 부호에서 상기 제4 단계 및 제5 단계에서 계산된 양 방향으로의 연판정 정보 및 채널에서 수신된 연판정 비트 정보를 모두 더하여 비트 노드에서의 연판정 정보값을 계산하는 제6 단계와; 비트 노드에 계산된 연판정 정보값에 대한 경판정 정보를 이용하여 LDPC 부호에 대한 패리티 검사식을 계산하여 반복 복호 종료 조건을 만족하는지를 결정하는 제7 단계와; 반복 복호 종료 조건을 만족하는 경우 복호를 종료하고, 만족하지 않을 경우 상기 제6 단계에서 계산된 비트 노드의 연판정 정보를 각 비트 노드에서 연판정 초기값으로 업데이트하고 상기 제3 단계로 피드백하는 제8 단계를 포함하여 이루어지고, 상기 제4 단계에서 아래 수학식을 이용하여 체크 노드에서 비트 노드로 전달되는 연판정 정보값을 각각 동시에 계산하는 것을 특징으로 한다.

Figure 112015094338108-pat00338

Figure 112015094338108-pat00339
: LT 부호에서
Figure 112015094338108-pat00340
번째 체크 노드와 관련된 비트 노드들의 집합
Figure 112015094338108-pat00341
: LT 부호에서 비트 노드
Figure 112015094338108-pat00342
에서 체크 노드
Figure 112015094338108-pat00343
로 전달되는 LLR값
Figure 112015094338108-pat00344
: LT 부호에서 체크 노드
Figure 112015094338108-pat00345
에서 비트 노드
Figure 112015094338108-pat00346
로 전달되는 LLR값
Figure 112015094338108-pat00347

Figure 112015094338108-pat00348
: LDPC 부호에서
Figure 112015094338108-pat00349
번째 체크 노드와 관련된 비트 노드들의 집합
Figure 112015094338108-pat00350
: LDPC 부호에서 비트 노드
Figure 112015094338108-pat00351
에서 체크 노드
Figure 112015094338108-pat00352
로 전달되는 LLR값
Figure 112015094338108-pat00353
: LDPC 부호에서 체크 노드
Figure 112015094338108-pat00354
에서 비트 노드
Figure 112015094338108-pat00355
로 전달되는 LLR값
상기와 같은 목적을 달성하기 위하여 본 발명의 제2 실시 형태에 따른 시스테메틱 랩터 부호에 대한 복호 방법은, 현재 수신된 랩터 부호의 LT 부호에 대한 태너 그래프를 비트 노드와 체크 노드를 이용하여 구성함으로써 LT 부호와 LDPC 부호의 비트 노드가 공유될 수 있도록 하는 제1 단계와; 채널에서 수신받은 연판정 비트 정보를 비트 노드에서의 초기 연판정 값으로 할당하는 제2 단계와; LT 부호 및 LDPC 부호에 대한 태너 그래프에서, 상기 제2 단계에서 비트 노드에 할당된 연판정 정보값을 비트 노드에서 체크 노드로 전달되는 연판정의 초기값으로 각각 할당하는 제3 단계와; LT 부호 및 LDPC 부호에서 체크 노드에서 전달받은 연판정 비트 정보를 이용하여 체크 노드에서 비트 노드 방향으로 전달되는 연판정 정보값을 각각 동시에 계산하는 제4 단계와; LT 부호 및 LDPC 부호에서 비트 노드로 전달된 연판정 정보를 이용하여 비트 노드에서 체크 노드로 전달되는 연판정 정보값을 각각 동시에 계산하는 제5 단계와; 각 비트 노드에서 LT 부호 및 LDPC 부호에서 상기 제4 단계 및 제5 단계에서 계산된 양 방향으로의 연판정 정보 및 채널에서 수신된 연판정 비트 정보를 모두 더하여 비트 노드에서의 연판정 정보값을 계산하는 제6 단계와; 비트 노드에 계산된 연판정 정보값에 대한 경판정 정보를 이용하여 LDPC 부호에 대한 패리티 검사식을 계산하여 반복 복호 종료 조건을 만족하는지를 결정하는 제7 단계와; 반복 복호 종료 조건을 만족하는 경우 복호를 종료하고, 만족하지 않을 경우 상기 제6 단계에서 계산된 비트 노드의 연판정 정보를 각 비트 노드에서 연판정 초기값으로 업데이트하고 상기 제3 단계로 피드백하는 제8 단계를 포함하여 이루어지고, 상기 제5 단계에서 아래 수학식을 이용하여 비트 노드에서 체크 노드로 전달되는 연판정 정보값을 각각 동시에 계산하는 것을 특징으로 한다.
Figure 112015094338108-pat00356

Figure 112015094338108-pat00357
: LT 부호에서
Figure 112015094338108-pat00358
번째 비트 노드와 연결된 체크 노드들의 인덱스 집합
Figure 112015094338108-pat00359
: LT 부호에서 체크 노드
Figure 112015094338108-pat00360
에서 비트 노드
Figure 112015094338108-pat00361
로 전달되는 LLR값
Figure 112015094338108-pat00362
: LT 부호에서 비트 노드
Figure 112015094338108-pat00363
에서 체크 노드
Figure 112015094338108-pat00364
로 전달되는 LLR값
Figure 112015094338108-pat00365

Figure 112015094338108-pat00366
: LDPC 부호에서
Figure 112015094338108-pat00367
번째 비트 노드와 연결된 체크 노드들의 인덱스 집합
Figure 112015094338108-pat00368
: LDPC 부호에서 체크 노드
Figure 112015094338108-pat00369
에서 비트 노드
Figure 112015094338108-pat00370
로 전달되는 LLR값
Figure 112015094338108-pat00371
: LDPC 부호에서 비트 노드
Figure 112015094338108-pat00372
에서 체크 노드
Figure 112015094338108-pat00373
로 전달되는 LLR값
상기와 같은 목적을 달성하기 위하여 본 발명의 제3 실시 형태에 따른 시스테메틱 랩터 부호에 대한 복호 방법은, 현재 수신된 랩터 부호의 LT 부호에 대한 태너 그래프를 비트 노드와 체크 노드를 이용하여 구성함으로써 LT 부호와 LDPC 부호의 비트 노드가 공유될 수 있도록 하는 제1 단계와; 채널에서 수신받은 연판정 비트 정보를 비트 노드에서의 초기 연판정 값으로 할당하는 제2 단계와; LT 부호 및 LDPC 부호에 대한 태너 그래프에서, 상기 제2 단계에서 비트 노드에 할당된 연판정 정보값을 비트 노드에서 체크 노드로 전달되는 연판정의 초기값으로 각각 할당하는 제3 단계와; LT 부호 및 LDPC 부호에서 체크 노드에서 전달받은 연판정 비트 정보를 이용하여 체크 노드에서 비트 노드 방향으로 전달되는 연판정 정보값을 각각 동시에 계산하는 제4 단계와; LT 부호 및 LDPC 부호에서 비트 노드로 전달된 연판정 정보를 이용하여 비트 노드에서 체크 노드로 전달되는 연판정 정보값을 각각 동시에 계산하는 제5 단계와; 각 비트 노드에서 LT 부호 및 LDPC 부호에서 상기 제4 단계 및 제5 단계에서 계산된 양 방향으로의 연판정 정보 및 채널에서 수신된 연판정 비트 정보를 모두 더하여 비트 노드에서의 연판정 정보값을 계산하는 제6 단계와; 비트 노드에 계산된 연판정 정보값에 대한 경판정 정보를 이용하여 LDPC 부호에 대한 패리티 검사식을 계산하여 반복 복호 종료 조건을 만족하는지를 결정하는 제7 단계와; 반복 복호 종료 조건을 만족하는 경우 복호를 종료하고, 만족하지 않을 경우 상기 제6 단계에서 계산된 비트 노드의 연판정 정보를 각 비트 노드에서 연판정 초기값으로 업데이트하고 상기 제3 단계로 피드백하는 제8 단계를 포함하여 이루어지고, 상기 제6 단계에서 아래 수학식을 이용하여 비트 노드에서의 연판정 정보값을 계산하는 것을 특징으로 한다.
Figure 112015094338108-pat00374

Figure 112015094338108-pat00375
:
Figure 112015094338108-pat00376
번째 LLR값
Figure 112015094338108-pat00377
: LT 부호에서
Figure 112015094338108-pat00378
번째 비트 노드와 연결된 체크 노드들의 인덱스 집합
Figure 112015094338108-pat00379
: LT 부호에서 비트 노드
Figure 112015094338108-pat00380
에서 체크 노드
Figure 112015094338108-pat00381
로 전달되는 LLR값
Figure 112015094338108-pat00382
: LT 부호에서 체크 노드
Figure 112015094338108-pat00383
에서 비트 노드
Figure 112015094338108-pat00384
로 전달되는 LLR값
Figure 112015094338108-pat00385
: LDPC 부호에서
Figure 112015094338108-pat00386
번째 비트 노드와 연결된 체크 노드들의 인덱스 집합
Figure 112015094338108-pat00387
: LDPC 부호에서 비트 노드
Figure 112015094338108-pat00388
에서 체크 노드
Figure 112015094338108-pat00389
로 전달되는 LLR값
Figure 112015094338108-pat00390
: LDPC 부호에서 체크 노드
Figure 112015094338108-pat00391
에서 비트 노드
Figure 112015094338108-pat00392
로 전달되는 LLR값
Figure 112015094338108-pat00393
: 비트 노드에서의 연판정 정보값
여기에서, 상기 제2 단계에서 아래 수학식을 이용하여 초기 연판정 값으로 할당할 수 있다.
Figure 112015094338108-pat00394

Figure 112015094338108-pat00395
:
Figure 112015094338108-pat00396
번째 LLR값
Figure 112015094338108-pat00397
: 채널에서 수신된
Figure 112015094338108-pat00398
번째 비트값
또한, 상기 제3 단계에서 아래 수학식을 이용하여 비트 노드에서 체크 노드로 전달되는 연판정의 초기값으로 각각 할당할 수 있다.
Figure 112015094338108-pat00399

Figure 112015094338108-pat00400
: LT 부호에서
Figure 112015094338108-pat00401
번째 비트 노드와 연결된 체크 노드들의 인덱스 집합
Figure 112015094338108-pat00402
:
Figure 112015094338108-pat00403
번째 LLR값
Figure 112015094338108-pat00404
: 비트 노드
Figure 112015094338108-pat00405
에서 체크 노드
Figure 112015094338108-pat00406
로 전달되는 LLR값
Figure 112015094338108-pat00407

Figure 112015094338108-pat00408
: LDPC 부호에서
Figure 112015094338108-pat00409
번째 비트 노드와 연결된 체크 노드들의 인덱스 집합
Figure 112015094338108-pat00410
:
Figure 112015094338108-pat00411
번째 LLR값
Figure 112015094338108-pat00412
: 비트 노드
Figure 112015094338108-pat00413
에서 체크 노드
Figure 112015094338108-pat00414
로 전달되는 LLR값
또한, 상기 제8 단계에서 아래 수학식을 이용하여 각 비트 노드에서 연판정 초기값으로 업데이트할 수 있다.
Figure 112015094338108-pat00415

Figure 112015094338108-pat00416
: 비트 노드에서의 연판정 정보값
Figure 112015094338108-pat00417
:
Figure 112015094338108-pat00418
번째 LLR값In order to achieve the above object, a decoding method for a systematic raptor code according to a first embodiment of the present invention is a decoding method for a systematic raptor code according to the present invention, in which a tanner graph for a LT code of a currently received Raptor code is configured using a bit node and a check node So that the bit nodes of the LT code and the LDPC code can be shared; A second step of allocating soft decision bit information received from the channel to an initial soft decision value at a bit node; A third step of assigning the soft decision information assigned to the bit node in the Tanner graph for the LT code and the LDPC code to an initial value of a soft decision to be transmitted from the bit node to the check node; A fourth step of simultaneously calculating soft decision information values transmitted from the check node to the bit node using the soft decision bit information received from the check node in the LT code and the LDPC code; A fifth step of simultaneously calculating soft decision information values transmitted from the bit node to the check node using the soft decision information transmitted to the bit node in the LT code and the LDPC code; The soft decision information in both directions calculated in the fourth and fifth steps and the soft decision bit information received in the channel are added in the LT code and the LDPC code at each bit node to calculate the soft decision information value at the bit node ; A seventh step of calculating a parity check equation for the LDPC code using the hard decision information on the soft decision information calculated at the bit node to determine whether the iteration decoding end condition is satisfied; And if it is not satisfied, updating the soft decision information of the bit node calculated in the sixth step to a soft decision initial value at each bit node and feeding back the soft decision information to the third step And in the fourth step, the soft decision information values transmitted from the check node to the bit node are simultaneously calculated using the following equations.
Figure 112015094338108-pat00338

Figure 112015094338108-pat00339
: In the LT code
Figure 112015094338108-pat00340
The set of bit nodes associated with the ith check node
Figure 112015094338108-pat00341
: Bit Node in LT Code
Figure 112015094338108-pat00342
In the check node
Figure 112015094338108-pat00343
LLR value passed to
Figure 112015094338108-pat00344
: Check node in LT code
Figure 112015094338108-pat00345
Bit node
Figure 112015094338108-pat00346
LLR value passed to
Figure 112015094338108-pat00347

Figure 112015094338108-pat00348
: In an LDPC code
Figure 112015094338108-pat00349
The set of bit nodes associated with the ith check node
Figure 112015094338108-pat00350
: Bit node in LDPC code
Figure 112015094338108-pat00351
In the check node
Figure 112015094338108-pat00352
LLR value passed to
Figure 112015094338108-pat00353
: Check node in LDPC code
Figure 112015094338108-pat00354
Bit node
Figure 112015094338108-pat00355
LLR value passed to
In order to achieve the above object, a decoding method for a systematic Raptor code according to a second embodiment of the present invention is a method for decoding a LT code of a currently received Raptor code using a bit node and a check node So that the bit nodes of the LT code and the LDPC code can be shared; A second step of allocating soft decision bit information received from the channel to an initial soft decision value at a bit node; A third step of assigning the soft decision information assigned to the bit node in the Tanner graph for the LT code and the LDPC code to an initial value of a soft decision to be transmitted from the bit node to the check node; A fourth step of simultaneously calculating soft decision information values transmitted from the check node to the bit node using the soft decision bit information received from the check node in the LT code and the LDPC code; A fifth step of simultaneously calculating soft decision information values transmitted from the bit node to the check node using the soft decision information transmitted to the bit node in the LT code and the LDPC code; The soft decision information in both directions calculated in the fourth and fifth steps and the soft decision bit information received in the channel are added in the LT code and the LDPC code at each bit node to calculate the soft decision information value at the bit node ; A seventh step of calculating a parity check equation for the LDPC code using the hard decision information on the soft decision information calculated at the bit node to determine whether the iteration decoding end condition is satisfied; And if it is not satisfied, updating the soft decision information of the bit node calculated in the sixth step to a soft decision initial value at each bit node and feeding back the soft decision information to the third step And in the fifth step, the soft decision information values transmitted from the bit node to the check node are simultaneously calculated using the following equation.
Figure 112015094338108-pat00356

Figure 112015094338108-pat00357
: In the LT code
Figure 112015094338108-pat00358
The index set of the check nodes connected to the ith bit node
Figure 112015094338108-pat00359
: Check node in LT code
Figure 112015094338108-pat00360
Bit node
Figure 112015094338108-pat00361
LLR value passed to
Figure 112015094338108-pat00362
: Bit Node in LT Code
Figure 112015094338108-pat00363
In the check node
Figure 112015094338108-pat00364
LLR value passed to
Figure 112015094338108-pat00365

Figure 112015094338108-pat00366
: In an LDPC code
Figure 112015094338108-pat00367
The index set of the check nodes connected to the ith bit node
Figure 112015094338108-pat00368
: Check node in LDPC code
Figure 112015094338108-pat00369
Bit node
Figure 112015094338108-pat00370
LLR value passed to
Figure 112015094338108-pat00371
: Bit node in LDPC code
Figure 112015094338108-pat00372
In the check node
Figure 112015094338108-pat00373
LLR value passed to
In order to achieve the above object, a decoding method for a systematic Raptor code according to a third embodiment of the present invention is a method for decoding a LT code of a currently received Raptor code using a bit node and a check node So that the bit nodes of the LT code and the LDPC code can be shared; A second step of allocating soft decision bit information received from the channel to an initial soft decision value at a bit node; A third step of assigning the soft decision information assigned to the bit node in the Tanner graph for the LT code and the LDPC code to an initial value of a soft decision to be transmitted from the bit node to the check node; A fourth step of simultaneously calculating soft decision information values transmitted from the check node to the bit node using the soft decision bit information received from the check node in the LT code and the LDPC code; A fifth step of simultaneously calculating soft decision information values transmitted from the bit node to the check node using the soft decision information transmitted to the bit node in the LT code and the LDPC code; The soft decision information in both directions calculated in the fourth and fifth steps and the soft decision bit information received in the channel are added in the LT code and the LDPC code at each bit node to calculate the soft decision information value at the bit node ; A seventh step of calculating a parity check equation for the LDPC code using the hard decision information on the soft decision information calculated at the bit node to determine whether the iteration decoding end condition is satisfied; And if it is not satisfied, updating the soft decision information of the bit node calculated in the sixth step to a soft decision initial value at each bit node and feeding back the soft decision information to the third step And calculating a soft decision information value at the bit node using the following equation in the sixth step.
Figure 112015094338108-pat00374

Figure 112015094338108-pat00375
:
Figure 112015094338108-pat00376
Th LLR value
Figure 112015094338108-pat00377
: In the LT code
Figure 112015094338108-pat00378
The index set of the check nodes connected to the ith bit node
Figure 112015094338108-pat00379
: Bit Node in LT Code
Figure 112015094338108-pat00380
In the check node
Figure 112015094338108-pat00381
LLR value passed to
Figure 112015094338108-pat00382
: Check node in LT code
Figure 112015094338108-pat00383
Bit node
Figure 112015094338108-pat00384
LLR value passed to
Figure 112015094338108-pat00385
: In an LDPC code
Figure 112015094338108-pat00386
The index set of the check nodes connected to the ith bit node
Figure 112015094338108-pat00387
: Bit node in LDPC code
Figure 112015094338108-pat00388
In the check node
Figure 112015094338108-pat00389
LLR value passed to
Figure 112015094338108-pat00390
: Check node in LDPC code
Figure 112015094338108-pat00391
Bit node
Figure 112015094338108-pat00392
LLR value passed to
Figure 112015094338108-pat00393
: Soft decision information value at bit node
Here, in the second step, the initial soft decision value can be assigned using the following equation.
Figure 112015094338108-pat00394

Figure 112015094338108-pat00395
:
Figure 112015094338108-pat00396
Th LLR value
Figure 112015094338108-pat00397
: Received from channel
Figure 112015094338108-pat00398
Th bit value
In the third step, the initial values of the soft decisions transmitted from the bit node to the check nodes can be respectively allocated using the following equations.
Figure 112015094338108-pat00399

Figure 112015094338108-pat00400
: In the LT code
Figure 112015094338108-pat00401
The index set of the check nodes connected to the ith bit node
Figure 112015094338108-pat00402
:
Figure 112015094338108-pat00403
Th LLR value
Figure 112015094338108-pat00404
: Bit node
Figure 112015094338108-pat00405
In the check node
Figure 112015094338108-pat00406
LLR value passed to
Figure 112015094338108-pat00407

Figure 112015094338108-pat00408
: In an LDPC code
Figure 112015094338108-pat00409
The index set of the check nodes connected to the ith bit node
Figure 112015094338108-pat00410
:
Figure 112015094338108-pat00411
Th LLR value
Figure 112015094338108-pat00412
: Bit node
Figure 112015094338108-pat00413
In the check node
Figure 112015094338108-pat00414
LLR value passed to
Further, in the eighth step, it is possible to update the soft decision initial value at each bit node using the following equation.
Figure 112015094338108-pat00415

Figure 112015094338108-pat00416
: Soft decision information value at bit node
Figure 112015094338108-pat00417
:
Figure 112015094338108-pat00418
Th LLR value

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

본 발명에 따르면, LT 부호 및 LDPC 부호의 비트 노드가 동일하게 공유될 수 있도록 함으로써 각 부호에 대한 복호 과정이 병렬적으로 수행될 수 있기 때문에, 성능 향상 및 복호 속도를 개선시킬 수 있는 효과가 있다. 또한, 두 부호에 동일한 구조의 복호기 및 알고리즘이 사용될 수 있도록 함으로써 하드웨어 복잡도 개선에 기여할 수 있다.
According to the present invention, since the bit nodes of the LT code and the LDPC code can be equally shared, the decoding process for each code can be performed in parallel, thereby improving the performance and decoding speed . Also, it is possible to contribute to the improvement of hardware complexity by allowing the decoder and algorithm having the same structure to be used for the two codes.

도 1은 본 발명에 따른 랩터 부호에 대한 반복 복호 장치가 포함된 전체 전송 시스템 구성도.
도 2는 종래 랩터 부호에 대한 태너 그래프.
도 3은 본 발명에 따라 LT 부호와 LDPC 부호에서 비트 노드를 공유할 수 있도록 재구성된 태너 그래프.
도 4는 본 발명에 따른 수신된 랩터 부호어에 대하여 LT 부호와 LDPC 부호에서 비트 노드를 공유할 수 있도록 LT 부호에 대한 태너 그래프를 구성하는 순서도.
도 5는 본 발명에 따른 랩터 부호에 대한 반복 복호 순서도. BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram of an entire transmission system including an iterative decoding apparatus for a raptor code according to the present invention; FIG.
2 is a tanner graph for a conventional Raptor code.
FIG. 3 is a tanner graph reconstructed to share bit nodes in an LT code and an LDPC code according to the present invention; FIG.
FIG. 4 is a flowchart illustrating a configuration of a tanner graph for a LT code so that a bit node can be shared between a LT code and an LDPC code with respect to a received Raptor codeword according to the present invention; FIG.
5 is an iterative decoding flow chart for a Raptor Code according to the present invention;

이하, 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the following description of the present invention, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear.

도 1은 본 발명에 따른 랩터 부호에 대한 반복 복호 장치가 포함된 전체 전송 시스템 구성도이다. 1 is a block diagram of an overall transmission system including an iterative decoding apparatus for a raptor code according to the present invention.

본 발명에 따른 시스테메틱 랩터 부호에 대한 복호 방법은, 종래의 시스터메틱 랩터 부호에 대한 연판정 반복 복호 방식이 가지고 있는 문제를 해결하는 동시에 종래의 방식에 비해 성능이 더 우수하면서도 계산 복잡도 및 복호 시간을 단축할 수 있도록 구성된 것을 그 기술적 요지로 한다. The decoding method for the systematic Raptor code according to the present invention solves the problem of the soft decision iterative decoding method for the conventional systematic Raptor code and at the same time provides better performance than the conventional method, It is the technical point that is configured to shorten the time.

도 1에 도시된 바와 같이, 본 발명에 따른 랩터 부호에 대한 반복 복호 장치가 포함된 전체 전송 시스템은, 정보 생성기(110), 랩터 부호기(120), 변조기(130)를 포함하는 송신단(100)과, 채널(200)과, 수집기(310), 연판정 복조기(320), 랩터 복호기(330)를 포함하는 수신단(300) 및 수신 제어기(400)를 포함하여 구성된다. 그리고, 상기 랩터 부호기(120)는 LDPC 부호기(122) 및 LT 부호기(125)를 포함하여 구성되고, 상기 랩터 복호기(330)는 LT 복호기(335) 및 LDPC 복호기(337)를 포함하여 구성된다. 1, an overall transmission system including an iterative decoding apparatus for a raptor code according to the present invention includes an information generator 110, a raptor encoder 120, a transmitter 100 including a modulator 130, And a receiver 300 including a channel 200 and a collector 310, a soft decision demodulator 320 and a Raptor decoder 330 and a receive controller 400. [ The Raptor encoder 120 includes an LDPC encoder 122 and an LT encoder 125 and the Raptor decoder 330 includes an LT decoder 335 and an LDPC decoder 337.

상기 송신단(100)의 정보 생성기(110)는, 그 길이가 Ｋ인 LDPC 정보어(information word)를 생성하고, 도 1에서 I로 도시된다. 이러한 정보어 I는 I=(I 1 ,I 2 ,… I K )로 표현된다. The information generator 110 of the transmitting terminal 100 generates an LDPC information word whose length is K and is shown as I in FIG. This information word I is represented by I = (I 1 , I 2 , ... I K ) .

I는 상기 LDPC 부호기(122)에 입력되고, 상기 LDPC 부호기(122)는 상기 I를 길이가 Ｎ인 부호어 u로 부호화한다. 여기서 LDPC 부호어 u는 LT 부호기(125)로 입력되기 때문에, LT 부호에 대한 정보어(information word)가 된다. 따라서, LDPC 부호어의 길이 Ｎ은 LT 부호의 정보어 길이 k와 같게 되고, 이러한 LDPC 부호어 u 는 u=(u 1 , u 2 ,… u k )로 표현되는 LT 부호의 정보어와 같다. I is input to the LDPC encoder 122, and the LDPC encoder 122 encodes the I to a codeword u having a length N. [ Here, since the LDPC codeword u is input to the LT encoder 125, it becomes an information word for the LT code. Therefore, the length N of the LDPC codeword becomes equal to the information word length k of the LT code, and this LDPC codeword u is the same as the information word of the LT code expressed by u = ( u 1 , u 2 , ... u k ).

u는 상기 LT 부호기(125)에 입력되고, 상기 LT 부호기(125)는 상기 u를 길이가 한정되지 않은 부호어 c로 부호화한다. 이 때, 상기 부호어 c는

Figure 112014071534447-pat00089
로 표현된다. u is input to the LT encoder 125, and the LT encoder 125 encodes the u into a codeword c having an unlimited length. At this time, the codeword c
Figure 112014071534447-pat00089
Lt; / RTI >

이 때, 상기 부호어 c 및 상기 부호어 u는

Figure 112014071534447-pat00090
의 관계가 성립하며, 행렬
Figure 112014071534447-pat00091
은 그 크기가
Figure 112014071534447-pat00092
인 LT 부호에 대한 생성 행렬로써 미리 정해진 임의의 디그리(degree) 분포를 이용하여 정의된다. At this time, the codeword c and the codeword u
Figure 112014071534447-pat00090
, And the matrix
Figure 112014071534447-pat00091
Is the size
Figure 112014071534447-pat00092
Lt; RTI ID = 0.0 > LT < / RTI > code.

상기 정보어 u는 상기 LT 부호기(125)에 의하여 LT 부호로 부호화되고, LT 부호의 길이는 일정하게 제한되어 있지 않고 부가 정보(redundancy)가 무한대로 생성될 수 있으므로 무율 부호라고 한다. 상기 LT 부호기(125)를 통하여 부호화가 완료된 비트들은 상기 변조기(130)를 거쳐 상기 채널(200)로 전송된다.The information word u is encoded into the LT code by the LT encoder 125. Since the length of the LT code is not constant and the redundancy may be generated infinitely, The bits that have been encoded through the LT encoder 125 are transmitted to the channel 200 through the modulator 130.

상기 채널(200)을 거친 상기 부호화가 완료된 비트들은 잡음의 영향으로 인하여 손상된 신호로서 일정 길이, n 만큼 상기 수집기(300)를 통하여 수집된다. The encoded bits through the channel 200 are collected through the collector 300 by a predetermined length, n, as a damaged signal due to the influence of noise.

상기 n 개의 신호에 대한 연판정 정보를 로그우도율(LLR, Log Likelihood Ratio)을 이용하여 계산한다. 이 때, 임의의 순번 i번째의 수신 신호,

Figure 112014071534447-pat00093
에 대한 LLR 값, r i 은 상기 복조기(320)에 의하여 아래 수학식 1에 의해 계산되고, 총 n 개의 값으로 구성된 벡터인 r 을 생성하고, 상기 r은 r=(r 1 , r 2 ,… r n )로 표현된다. The soft decision information for the n signals is calculated using a log likelihood ratio (LLR). At this time, an arbitrary sequence i-th received signal,
Figure 112014071534447-pat00093
LLR values for a, r i is calculated by Equation (1) below, by the demodulator 320 to produce a vector of r consisting of a total of n value, and r is r = (r 1, r 2, ... r n ).

Figure 112014071534447-pat00094
Figure 112014071534447-pat00094

Figure 112014071534447-pat00095
:
Figure 112014071534447-pat00096
번째 로그우도율(log-likelihood ratio: LLR)값
Figure 112014071534447-pat00095
:
Figure 112014071534447-pat00096
The log-likelihood ratio (LLR) value

Figure 112014071534447-pat00097
: 채널에서 수신된
Figure 112014071534447-pat00098
번째 비트값
Figure 112014071534447-pat00097
: Received from channel
Figure 112014071534447-pat00098
Th bit value

상기 랩터 복호기(330)에서는 n 개의 신호에 대하여 LT 복호기 및 LDPC 복호가 동시에 수행될 수 있도록 각 부호에 대한 비트 노드가 공유될 수 있는 태너 그래프를 생성한다.The Raptor decoder 330 generates a tanner graph in which bit nodes for each code can be shared so that LT decoder and LDPC decoding can be simultaneously performed on n signals.

상기 LT 복호기(335) 및 LDPC 복호기(337)는 상기 수학식 1에 의하여 획득한 상기 r 값을 이용하여 동시에 복호과정을 수행하여 비트 노드에서의 연판정 정보값

Figure 112014071534447-pat00099
을 생성한다. 계산된
Figure 112014071534447-pat00100
에 대한 연판정 추정치의 경판정 값이 LDPC 부호에 대한 패리티 검사식을 만족하는지를 검사하여, 랩터 복호에 대한 반복 복호 종료 조건에 해당하는지를 판단한다. The LT decoder 335 and the LDPC decoder 337 decode at the same time using the r value obtained by Equation (1)
Figure 112014071534447-pat00099
. Calculated
Figure 112014071534447-pat00100
Judges whether or not the hard decision value of the soft decision value for the LDPC code satisfies the parity check equation for the LDPC code and judges whether or not it satisfies the iterative decoding end condition for the Raptor decoding.

상기 랩터 복호에 대한 반복 복호 종료 조건은, 복호 반복 횟수가 기설정된 값이거나 패리티 검사식을 만족하는 경우이다. The iterative decoding end condition for the Raptor decoding is a case where the number of decoding iterations is a predetermined value or the parity check equation is satisfied.

만약, 복호가 성공하게 되면, 상기 수신 제어기(400)는 상기 송신단(100)에 수락(Acknowledgement; ACK) 정보를 송신하고, 추가 정보의 송신이 필요없음을 알린다. 반면, 복호가 성공하지 못했을 경우에는 상기 수신 제어기(400)는 상기 송신단(100)에 해당 정보어에 해당하는 추가 부호 비트의 전송을 요구하며 더 많은 수신 심볼을 수집한 후 복호를 반복한다. If the decoding is successful, the reception controller 400 transmits acknowledgment (ACK) information to the transmitter 100 and informs that transmission of additional information is not necessary. On the other hand, if the decoding is unsuccessful, the receiving controller 400 requests the transmitting terminal 100 to transmit an additional code bit corresponding to the information word, collects more received symbols, and then repeats the decoding.

상기 LT 부호와 LDPC 부호에 대한 복호는 두 부호에 대한 비트 노드가 공유되도록 구성된 태너 그래프에서의 신뢰 확산 알고리즘(belief propagation algorithm)을 각 부호에서 병렬적으로 수행함으로써 반복적으로 복호화한다. 이를 위해서는 먼저 LT 부호를 부호화하는데 사용하였던 부호화 과정을 이용하여 두 부호의 비트 노드가 공유될 수 있도록 태너 그래프를 구성하여야 한다. The decoding for the LT code and the LDPC code is repeatedly performed by performing a belief propagation algorithm in the Tanner graph in which the bit nodes for the two codes are shared so as to be parallel in each code. To do this, a tanner graph should be constructed so that the bit nodes of two codes can be shared using the encoding process used for encoding the LT code.

상기 LT 부호기(122)에서의 부호화 과정은 정보어 비트들이 부호화 비트와 어떻게 연결되어 있는지의 분포를 이용하여 수행되기 때문에 이를 이용하면 일반적으로 종래에는 도 2의 오른쪽에 도시되어 있는 바와 같은 태너 그래프를 구성할 수 있었다. Since the encoding process in the LT encoder 122 is performed using a distribution of how the information bits are connected to the coded bits, the LT encoder 122 can use the tanner graph as shown in the right side of FIG. .

따라서 랩터 부호에 대한 종래의 연판정 반복 복호 방법에서는 도 2에 도시된 태너 그래프를 이용하여 수행된다. 도 2를 참조하면 상기 LT 복호기(335)는 부호어 노드 집합(encoding node)과 정보어 노드 집합(information node)의 양방향 태너 그래프(bipartite Tanner graph)를 이용하여 양방향 정보를 반복적으로 송수신함으로써 동작한다. Therefore, in the conventional soft decision iterative decoding method for the raptor code, it is performed using the tanner graph shown in Fig. Referring to FIG. 2, the LT decoder 335 operates by repeatedly transmitting and receiving bidirectional information using a bidirectional tanner graph of an encoding node and an information node set (information node) .

상기 부호어 노드를 구성하고 있는 r j 는 상기 채널(200)로부터 수신된 부호어 비트들에 대하여 수학식 1을 이용하여 계산된 연판정 LLR에 해당하는 값이며, 상기 정보어 노드를 구성하고 있는

Figure 112014071534447-pat00101
는 상기 LT 복호기(335)의 복호 과정에서 계산하여 추정된 정보어 비트에 해당하는 연판정 값이다. The r j constituting the codeword node is a value corresponding to the soft decision LLR calculated using Equation 1 for the codeword bits received from the channel 200,
Figure 112014071534447-pat00101
Is a soft decision value corresponding to the information word bits calculated and estimated in the decoding process of the LT decoder 335. [

또한,

Figure 112014071534447-pat00102
는 상기 부호어 노드
Figure 112014071534447-pat00103
에서 상기 정보어 노드
Figure 112014071534447-pat00104
로 전달되는 LLR값으로서, 아래 수학식 2를 이용하여 획득될 수 있다. Also,
Figure 112014071534447-pat00102
Lt; RTI ID = 0.0 >
Figure 112014071534447-pat00103
The information element node
Figure 112014071534447-pat00104
And can be obtained using the following Equation (2).

Figure 112014071534447-pat00105
Figure 112014071534447-pat00105

상기 수학식 2에서,

Figure 112014071534447-pat00106
는
Figure 112014071534447-pat00107
번째 부호어 노드와 연결되어 있는 정보어 노드들의 인덱스 집합들을 나타낸다. In Equation (2)
Figure 112014071534447-pat00106
The
Figure 112014071534447-pat00107
Denotes the index set of the information word nodes connected to the ith codeword node.

Figure 112014071534447-pat00108
:
Figure 112014071534447-pat00109
번째 LLR값
Figure 112014071534447-pat00108
:
Figure 112014071534447-pat00109
Th LLR value

Figure 112014071534447-pat00110
: 상기 정보어 노드
Figure 112014071534447-pat00111
에서 상기 부호어 노드
Figure 112014071534447-pat00112
로 전달되는 LLR 값
Figure 112014071534447-pat00110
: ≪ / RTI >
Figure 112014071534447-pat00111
The codeword node
Figure 112014071534447-pat00112
LLR value passed to

또한,

Figure 112014071534447-pat00113
는 상기 정보어 노드
Figure 112014071534447-pat00114
에서 상기 부호어 노드
Figure 112014071534447-pat00115
로 전달되는 LLR값으로써 아래 수학식 3을 이용하여 획득할 수 있다. Also,
Figure 112014071534447-pat00113
Lt; RTI ID = 0.0 >
Figure 112014071534447-pat00114
The codeword node
Figure 112014071534447-pat00115
LLR < / RTI > value < RTI ID = 0.0 >

Figure 112014071534447-pat00116
Figure 112014071534447-pat00116

상기 수학식 3에서, ε i 는

Figure 112014071534447-pat00117
번째 정보어 노드와 연결되어 있는 부호어 노드들의 인덱스 집합들을 나타낸다. In the above equation (3) ,? I is
Figure 112014071534447-pat00117
And the set of indexes of codeword nodes connected to the ith information node.

Figure 112014071534447-pat00118
는 부호어 노드
Figure 112014071534447-pat00119
에서 상기 정보어 노드
Figure 112014071534447-pat00120
로 전달되는 LLR값이다.
Figure 112014071534447-pat00118
Lt; / RTI >
Figure 112014071534447-pat00119
The information element node
Figure 112014071534447-pat00120
LLR < / RTI >

상기 수학식 3의 값을 이용하여 LDPC 복호기로 전달될 연판정 정보 값은 아래 수학식 4와 같이 획득할 수 있다. The soft decision information to be transmitted to the LDPC decoder using the value of Equation (3) can be obtained by Equation (4) below.

Figure 112014071534447-pat00121
Figure 112014071534447-pat00121

Figure 112014071534447-pat00122
는
Figure 112014071534447-pat00123
번째 정보어 노드와 연결되어 있는 부호어 노드들의 인덱스 집합들을 나타낸다.
Figure 112014071534447-pat00122
The
Figure 112014071534447-pat00123
And the set of indexes of codeword nodes connected to the ith information node.

Figure 112014071534447-pat00124
는 부호어 노드
Figure 112014071534447-pat00125
에서 상기 정보어 노드
Figure 112014071534447-pat00126
로 전달되는 LLR값이다.
Figure 112014071534447-pat00124
Lt; / RTI >
Figure 112014071534447-pat00125
The information element node
Figure 112014071534447-pat00126
LLR < / RTI >

상기 LDPC 복호기(337)는 비트 노드 집합(bit node)과 체크 노드 집합(check node)의 양방향 태너 그래프(bipartite Tanner graph)를 이용하여 양방향 정보를 반복적으로 계산하여 송수신함으로써 동작한다. The LDPC decoder 337 operates by repeatedly calculating and transmitting bidirectional information using a bidirectional tanner graph of a bit node set and a check node set.

도 2에 도시된

Figure 112014071534447-pat00127
는 상기 체크 노드를 구성하는 LDPC 부호의 패리티 체크 노드들이다. 2,
Figure 112014071534447-pat00127
Are parity check nodes of an LDPC code constituting the check node.

상기 LDPC 복호기(337)에서는 LT 복호기에서 전달된 연판정 값을 이용하여 상기 비트 노드에서 체크노드로 전달되는 연판정 값의 초기값을 아래 수학식 5와 같이 초기화한다. The LDPC decoder 337 initializes an initial value of a soft decision value transmitted from the bit node to the check node using Equation (5) using the soft decision value transmitted from the LT decoder.

Figure 112014071534447-pat00128
Figure 112014071534447-pat00128

상기 수학식 5에서

Figure 112014071534447-pat00129
는 상기 비트 노드
Figure 112014071534447-pat00130
에서 상기 체크 노드
Figure 112014071534447-pat00131
로 계산되는 연판정 정보값이고,
Figure 112014071534447-pat00132
는
Figure 112014071534447-pat00133
번째 비트 노드와 관련된 체크 노드들의 인덱스 집합을 나타낸다. In Equation (5)
Figure 112014071534447-pat00129
Lt; RTI ID = 0.0 &
Figure 112014071534447-pat00130
The check node
Figure 112014071534447-pat00131
Is a soft decision information value,
Figure 112014071534447-pat00132
The
Figure 112014071534447-pat00133
Lt; th > bit node.

Figure 112014071534447-pat00134
는 LT 복호기에서 LDPC 복호기로 전달되는 연판정 정보값이다.
Figure 112014071534447-pat00134
Is a soft decision information value transmitted from the LT decoder to the LDPC decoder.

또한,

Figure 112014071534447-pat00135
는 상기 체크 노드
Figure 112014071534447-pat00136
에서 상기 비트 노드
Figure 112014071534447-pat00137
로 계산되는 연판정 값으로써, 수학식 6을 이용하여 계산될 수 있다. Also,
Figure 112014071534447-pat00135
Lt; RTI ID = 0.0 &
Figure 112014071534447-pat00136
Lt; RTI ID = 0.0 &
Figure 112014071534447-pat00137
As a soft decision value calculated by Equation (6).

Figure 112014071534447-pat00138
Figure 112014071534447-pat00138

상기 수학식 6의

Figure 112014071534447-pat00139
는
Figure 112014071534447-pat00140
체크 노드와 관련된 비트 노드들의 집합을 나타낸다.In Equation (6)
Figure 112014071534447-pat00139
The
Figure 112014071534447-pat00140
Represents a set of bit nodes associated with a check node.

Figure 112014071534447-pat00141
: LDPC 부호에서 비트 노드
Figure 112014071534447-pat00142
에서 체크 노드
Figure 112014071534447-pat00143
로 전달되는 LLR값이다.
Figure 112014071534447-pat00141
: Bit node in LDPC code
Figure 112014071534447-pat00142
In the check node
Figure 112014071534447-pat00143
LLR < / RTI >

또한,

Figure 112014071534447-pat00144
는 LDPC 부호에서 비트 노드
Figure 112014071534447-pat00145
에서 체크 노드
Figure 112014071534447-pat00146
로 전달되는 LLR값이고, 아래 수학식 7을 이용하여 산출이 가능하다. Also,
Figure 112014071534447-pat00144
In the LDPC code,
Figure 112014071534447-pat00145
In the check node
Figure 112014071534447-pat00146
And can be calculated using Equation (7) below. &Quot; (7) "

Figure 112014071534447-pat00147
Figure 112014071534447-pat00147

Figure 112014071534447-pat00148
는 LDPC 부호에서
Figure 112014071534447-pat00149
번째 비트 노드와 연결된 체크 노드들의 인덱스 집합이고,
Figure 112014071534447-pat00150
는 LDPC 부호에서 체크 노드
Figure 112014071534447-pat00151
에서 비트 노드
Figure 112014071534447-pat00152
로 전달되는 LLR값이다.
Figure 112014071534447-pat00148
Lt; / RTI >
Figure 112014071534447-pat00149
Lt; th > bit node,
Figure 112014071534447-pat00150
In the LDPC code,
Figure 112014071534447-pat00151
Bit node
Figure 112014071534447-pat00152
LLR < / RTI >

그 다음으로, 상기 체크 노드에서 상기 비트 노드로의 연판정 값 및 수학식 8을 이용하여 부호어에 대한 연판정 추정치를 계산한다. Next, the soft decision value for the codeword is calculated using the soft decision value from the check node to the bit node and using Equation (8).

Figure 112014071534447-pat00153
Figure 112014071534447-pat00153

Figure 112014071534447-pat00154
는 LT 복호기에서 LDPC 복호기로 전달되는 연판정 정보값이고,
Figure 112014071534447-pat00155
는 LDPC 부호에서
Figure 112014071534447-pat00156
번째 비트 노드와 연결된 체크 노드들의 인덱스 집합이고,
Figure 112014071534447-pat00157
: LDPC 부호에서 비트 노드
Figure 112014071534447-pat00158
에서 체크 노드
Figure 112014071534447-pat00159
로 전달되는 LLR값이고,
Figure 112014071534447-pat00160
: LDPC 부호에서 체크 노드
Figure 112014071534447-pat00161
에서 비트 노드
Figure 112014071534447-pat00162
로 전달되는 LLR값이다.
Figure 112014071534447-pat00154
Is a soft decision information value transmitted from the LT decoder to the LDPC decoder,
Figure 112014071534447-pat00155
Lt; / RTI >
Figure 112014071534447-pat00156
Lt; th > bit node,
Figure 112014071534447-pat00157
: Bit node in LDPC code
Figure 112014071534447-pat00158
In the check node
Figure 112014071534447-pat00159
LLR < / RTI >
Figure 112014071534447-pat00160
: Check node in LDPC code
Figure 112014071534447-pat00161
Bit node
Figure 112014071534447-pat00162
LLR < / RTI >

그 다음으로, 랩터 복호에 대한 최대 반복 복호 횟수에 도달했는지 또는 상기 계산된 부호어에 대한 연판정 추정치의 경판정 값이 패리티 검사식을 만족하는지를 검사하여, LDPC 복호에 대한 반복 복호 종료 조건에 해당하는지를 판단한다. Next, it is checked whether the maximum number of iterative decoding times for the Raptor decoding is reached or whether the hard decision value of the calculated soft decision value for the codeword satisfies the parity check equation, .

본 발명에서는 랩터 부호에 대한 종래의 태너 그래프를 변형하여 각 LT 부호 및 LDPC 부호에서 서로 비트 노드를 공유할 수 있도록 함으로써 복호가 순차적으로 일어나는 것이 아니라 동시에 복호가 수행될 수 있도록 한다. In the present invention, the conventional Tanner graph for the Raptor code is modified so that bit nodes can be mutually shared in each LT code and LDPC code so that decoding can be performed simultaneously rather than sequentially.

도 3은 본 발명에 따라 LT 부호와 LDPC 부호에서 비트 노드를 공유할 수 있도록 재구성된 태너 그래프이다. FIG. 3 is a tanner graph reconstructed so as to share bit nodes in an LT code and an LDPC code according to the present invention.

도 3을 참조하면 LT 부호 및 LDPC 부호에 대한 태너 그래프가 모두 비트 노드 및 체크 노드를 이용하여 구성되어 있으며, 두 부호의 비트 노드가 공유될 수 있도록 구성되어 있다. Referring to FIG. 3, both a LT code and a Tanner graph for an LDPC code are configured using bit nodes and check nodes, and bit nodes of two codes can be shared.

도 4는 본 발명의 일 실시예에 따른 LT 부호 및 LDPC 부호의 비트 노드가 공유될 수 있도록 LT 부호의 태너 그래프를 재구성하는 순서도를 나타낸 것이다. FIG. 4 is a flowchart illustrating a method of reconstructing a Tanner graph of a LT code so that bit nodes of an LT code and an LDPC code according to an embodiment of the present invention can be shared.

도 4를 참조하면, 먼저 수신된 n개의 신호를 기반으로 n개의 비트 노드 (c 1 - c n )를 구성한다(S100). 그 다음으로 체크 노드의 개수(len)를 n-k로 설정하여 초기 체크 노드 인덱스 t를 1로 초기화한다(S110). Referring to FIG. 4, n bit nodes ( c 1 - c n (S100). Next, the initial check node index t is initialized to 1 by setting the number of check nodes len to nk (S110).

그 다음으로, t번째 체크 노드(p t )를 구성한 후(S120), 체크 노드와 비트 노드와의 연관 지어줄 인덱스 값 j=t+k로 설정하고, j번째 부호화 비트와 k개의 정보 비트와의 연결성을 정의하고 있는 χ j 를 읽어온다(S130). Next, after the t-th check node p t is constructed (S120), the associated index value j = t + k between the check node and the bit node is set, and the j-th encoded bit and k information bits ( X, j ) defining the connectivity of the server (S130).

그 다음으로, χ j 에 정의되어 있는 j번째 부호화 비트(노드)를 t번째 체크 노드(p t )로 간주하고, 이와 연결되어 있는 k개의 정보 비트(노드)를 새로 구성될 태너 그래프에서 비트 노드로 설정하여 체크 노드와 비트 노드와의 연결선을 설정해 준다(S140). Next, the jth coded bit (node) defined in χ j is regarded as a t-th check node ( p t ), and k information bits (nodes) And sets a connection line between the check node and the bit node (S140).

그 다음으로, 현재 설정된 t번째 체크 노드(p t )와 비트 노드와의 연결선에 j번째 비트 노드와의 연결선을 추가한다(S150). 이로써 t번째 체크 노드(p t )와 비트 노드들과의 연결성을 정의하는 C t 를 구성한다(S160). Next, add the connection line of the j-th bit node to the connection line of the t-th check node (p t) and the bit nodes are set (S150). Thus, C t defining the connectivity between the t-th check node ( p t ) and the bit nodes is configured (S 160).

마지막으로, t 값을 1 증가시키고(S170), 그 값이 총 패리티의 길이(len)보다 적거나 같을 경우 S120 단계로 피드백되어 반복 수행하며, t 값이 총 패리티의 길이보다 크면, 모든 비트 노드들에 대하여 각 i번째 비트 노드와 체크 노드의 연결성을 정의하는 R i 를 구성함으로써(S180,S190), 본 발명의 일 실시예에 따른 LT 부호 및 LDPC 부호의 비트 노드가 공유될 수 있도록 LT 부호의 태너 그래프를 재구성하는 과정이 완성된다. Finally, if the value of t is less than or equal to the total length len of the total parity (S170), the process returns to step S120 and repeats. If the value of t is greater than the length of the total parity, s by forming the R i defining the connectivity of each i-th bit node and check node (S180, S190), LT codes to the bit nodes of LT codes, and LDPC codes according to an embodiment of the present invention can be shared with respect to the The process of reconstructing the Tanner graph of

상기의 태너 그래프 재구성이 완료되면, 랩터 부호에 대한 복호가 수행된다. When the Tanner graph reconfiguration is completed, decoding of the Raptor code is performed.

도 5는 본 발명의 일 실시예에 따른 랩터 부호에 대한 반복 복호 과정에 대한 순서도이다. 5 is a flowchart illustrating an iterative decoding process for a raptor code according to an embodiment of the present invention.

먼저, 상술한 방법으로 현재 수신된 랩터 부호를 바탕으로 LT 부호와 LDPC 부호의 비트 노드가 공유될 수 테너 그래프를 재구성한 후, LT 부호 및 LDPC 부호가 공유하고 있는 비트 노드에 대한 연판정 정보를 수학식 1을 이용하여 계산하여 초기화한다(S200,S210). First, after reconstructing the tenor graph in which the bit nodes of the LT code and the LDPC code are shared based on the currently received Raptor code, the soft decision information for the bit node shared by the LT code and the LDPC code is Is calculated and initialized using Equation 1 (S200, S210).

즉, 현재 수신된 랩터 부호의 LT 부호에 대한 태너 그래프를 비트 노드와 체크 노드를 이용하여 구성함으로써 LT 부호와 LDPC 부호의 비트 노드가 공유될 수 있도록 한 후, 채널에서 수신받은 연판정 비트 정보를 비트 노드에서의 초기 연판정 값으로 할당하는 것이다. That is, by configuring the tanner graph of the LT code of the currently received Raptor code using the bit node and the check node, the bit node of the LT code and the LDPC code can be shared, To the initial soft decision value at the bit node.

그 다음으로, 재구성된 태너 그래프를 이용한 상기 LT 복호기(335)와 상기 LDPC 복호기(337)에서는 LT 복호기 및 LDPC 복호기에서 상기 비트 노드에서 체크 노드로 전달되는 연판정 값인

Figure 112014071534447-pat00163
및
Figure 112014071534447-pat00164
를 각각 수학식 9와 수학식 10을 이용하여 동시에 초기화한다(S220). Next, in the LT decoder 337 and the LDPC decoder 337 using the reconstructed Tanner graph, the LT decoder and the LDPC decoder use a soft decision value to be transmitted from the bit node to the check node
Figure 112014071534447-pat00163
And
Figure 112014071534447-pat00164
Are initialized simultaneously using Equations (9) and (10) (S220).

즉, LT 부호 및 LDPC 부호에 대한 태너 그래프에서, 상기 S210 단계에서 비트 노드에 할당된 연판정 정보값을 비트 노드에서 체크 노드로 전달되는 연판정의 초기값으로 각각 할당하는 것이다. That is, in the Tanner graph for the LT code and the LDPC code, the soft decision information assigned to the bit node in step S210 is allocated as an initial value of soft decision to be transmitted from the bit node to the check node.

Figure 112014071534447-pat00165
Figure 112014071534447-pat00165

Figure 112014071534447-pat00166
: LT 부호에서
Figure 112014071534447-pat00167
번째 비트 노드와 연결된 체크 노드들의 인덱스 집합
Figure 112014071534447-pat00166
: In the LT code
Figure 112014071534447-pat00167
The index set of the check nodes connected to the ith bit node

Figure 112014071534447-pat00168
:
Figure 112014071534447-pat00169
번째 LLR값
Figure 112014071534447-pat00168
:
Figure 112014071534447-pat00169
Th LLR value

Figure 112014071534447-pat00170
: 비트 노드
Figure 112014071534447-pat00171
에서 체크 노드
Figure 112014071534447-pat00172
로 전달되는 LLR값
Figure 112014071534447-pat00170
: Bit node
Figure 112014071534447-pat00171
In the check node
Figure 112014071534447-pat00172
LLR value passed to

Figure 112014071534447-pat00173
Figure 112014071534447-pat00173

Figure 112014071534447-pat00174
: LDPC 부호에서
Figure 112014071534447-pat00175
번째 비트 노드와 연결된 체크 노드들의 인덱스 집합
Figure 112014071534447-pat00174
: In an LDPC code
Figure 112014071534447-pat00175
The index set of the check nodes connected to the ith bit node

Figure 112014071534447-pat00176
: LDPC 부호에서
Figure 112014071534447-pat00177
번째 LLR값
Figure 112014071534447-pat00176
: In an LDPC code
Figure 112014071534447-pat00177
Th LLR value

Figure 112014071534447-pat00178
: LDPC 부호에서 비트 노드
Figure 112014071534447-pat00179
에서 체크 노드
Figure 112014071534447-pat00180
로 전달되는 LLR값
Figure 112014071534447-pat00178
: Bit node in LDPC code
Figure 112014071534447-pat00179
In the check node
Figure 112014071534447-pat00180
LLR value passed to

그 다음으로, 상기 S220 단계에서의 초기화가 완료되면 LT 복호기 및 LDPC 복호기에서 상기 체크 노드에서 비트 노드로 전달되는 연판정 값인

Figure 112014071534447-pat00181
및
Figure 112014071534447-pat00182
를 각각 수학식 11과 수학식 12를 이용하여 동시에 계산한다(S230). Next, when the initialization in step S220 is completed, the LT decoder and the LDPC decoder calculate a soft decision value to be transmitted from the check node to the bit node
Figure 112014071534447-pat00181
And
Figure 112014071534447-pat00182
Are simultaneously calculated using Equations (11) and (12) (S230).

즉, LT 부호 및 LDPC 부호에서 체크 노드에서 전달받은 연판정 비트 정보를 이용하여 체크 노드에서 비트 노드 방향으로 전달되는 연판정 정보값을 각각 동시에 계산하는 것이다. That is, the soft decision information values transmitted from the check node to the bit node direction are calculated simultaneously using the soft decision bit information received from the check node in the LT code and the LDPC code.

Figure 112014071534447-pat00183
Figure 112014071534447-pat00183

Figure 112014071534447-pat00184
: LT 부호에서
Figure 112014071534447-pat00185
번째 체크 노드와 관련된 비트 노드들의 집합
Figure 112014071534447-pat00184
: In the LT code
Figure 112014071534447-pat00185
The set of bit nodes associated with the ith check node

Figure 112014071534447-pat00186
: LT 부호에서 비트 노드
Figure 112014071534447-pat00187
에서 체크 노드
Figure 112014071534447-pat00188
로 전달되는 LLR값
Figure 112014071534447-pat00186
: Bit Node in LT Code
Figure 112014071534447-pat00187
In the check node
Figure 112014071534447-pat00188
LLR value passed to

Figure 112014071534447-pat00189
: LT 부호에서 체크 노드
Figure 112014071534447-pat00190
에서 비트 노드
Figure 112014071534447-pat00191
로 전달되는 LLR값
Figure 112014071534447-pat00189
: Check node in LT code
Figure 112014071534447-pat00190
Bit node
Figure 112014071534447-pat00191
LLR value passed to

Figure 112014071534447-pat00192
Figure 112014071534447-pat00192

Figure 112014071534447-pat00193
: LDPC 부호에서
Figure 112014071534447-pat00194
번째 체크 노드와 관련된 비트 노드들의 집합
Figure 112014071534447-pat00193
: In an LDPC code
Figure 112014071534447-pat00194
The set of bit nodes associated with the ith check node

Figure 112014071534447-pat00195
: LDPC 부호에서 비트 노드
Figure 112014071534447-pat00196
에서 체크 노드
Figure 112014071534447-pat00197
로 전달되는 LLR값
Figure 112014071534447-pat00195
: Bit node in LDPC code
Figure 112014071534447-pat00196
In the check node
Figure 112014071534447-pat00197
LLR value passed to

Figure 112014071534447-pat00198
: LDPC 부호에서 체크 노드
Figure 112014071534447-pat00199
에서 비트 노드
Figure 112014071534447-pat00200
로 전달되는 LLR값
Figure 112014071534447-pat00198
: Check node in LDPC code
Figure 112014071534447-pat00199
Bit node
Figure 112014071534447-pat00200
LLR value passed to

그 다음으로, LT 및 LDPC 부호에서 비트 노드에서 체크 노드로의 연판정 정보인

Figure 112014071534447-pat00201
및
Figure 112014071534447-pat00202
를 수학식 13 및 수학식 14를 이용하여 계산한다(S240).Next, the soft decision information from the bit node to the check node in the LT and LDPC codes
Figure 112014071534447-pat00201
And
Figure 112014071534447-pat00202
Is calculated using Equations (13) and (14) (S240).

즉, LT 부호 및 LDPC 부호에서 비트 노드로 전달된 연판정 정보를 이용하여 비트 노드에서 체크 노드로 전달되는 연판정 정보값을 각각 동시에 계산하는 것이다. That is, the soft decision information transmitted from the bit node to the check node is calculated simultaneously using the soft decision information transmitted to the bit node in the LT code and the LDPC code.

Figure 112014071534447-pat00203
Figure 112014071534447-pat00203

Figure 112014071534447-pat00204
: LT 부호에서
Figure 112014071534447-pat00205
번째 비트 노드와 연결된 체크 노드들의 인덱스 집합
Figure 112014071534447-pat00204
: In the LT code
Figure 112014071534447-pat00205
The index set of the check nodes connected to the ith bit node

Figure 112014071534447-pat00206
: LT 부호에서 체크 노드
Figure 112014071534447-pat00207
에서 비트 노드
Figure 112014071534447-pat00208
로 전달되는 LLR값
Figure 112014071534447-pat00206
: Check node in LT code
Figure 112014071534447-pat00207
Bit node
Figure 112014071534447-pat00208
LLR value passed to

Figure 112014071534447-pat00209
: LT 부호에서 비트 노드
Figure 112014071534447-pat00210
에서 체크 노드
Figure 112014071534447-pat00211
로 전달되는 LLR값
Figure 112014071534447-pat00209
: Bit Node in LT Code
Figure 112014071534447-pat00210
In the check node
Figure 112014071534447-pat00211
LLR value passed to

Figure 112014071534447-pat00212
Figure 112014071534447-pat00212

Figure 112014071534447-pat00213
: LDPC 부호에서
Figure 112014071534447-pat00214
번째 비트 노드와 연결된 체크 노드들의 인덱스 집합
Figure 112014071534447-pat00213
: In an LDPC code
Figure 112014071534447-pat00214
The index set of the check nodes connected to the ith bit node

Figure 112014071534447-pat00215
: LDPC 부호에서 체크 노드
Figure 112014071534447-pat00216
에서 비트 노드
Figure 112014071534447-pat00217
로 전달되는 LLR값
Figure 112014071534447-pat00215
: Check node in LDPC code
Figure 112014071534447-pat00216
Bit node
Figure 112014071534447-pat00217
LLR value passed to

Figure 112014071534447-pat00218
: LDPC 부호에서 비트 노드
Figure 112014071534447-pat00219
에서 체크 노드
Figure 112014071534447-pat00220
로 전달되는 LLR값
Figure 112014071534447-pat00218
: Bit node in LDPC code
Figure 112014071534447-pat00219
In the check node
Figure 112014071534447-pat00220
LLR value passed to

그 다음으로, LT 부호에 대한 비트 노드에서의 연판정 정보값을 수학식 15를 이용하여 계산한다(S250).Next, the soft decision information value at the bit node with respect to the LT code is calculated using Equation (15) (S250).

즉, 각 비트 노드에서 LT 부호 및 LDPC 부호에서 상기 S230 단계 및 S240 단계에서 계산된 양 방향으로의 연판정 정보 및 채널에서 수신된 연판정 비트 정보를 모두 더하여 비트 노드에서의 연판정 정보값을 계산하는 것이다. That is, the soft decision information in both directions and the soft decision bit information received from the channel calculated in steps S230 and S240 in the LT code and the LDPC code are added to each bit node to calculate a soft decision information value at the bit node .

Figure 112014071534447-pat00221
Figure 112014071534447-pat00221

Figure 112014071534447-pat00222
:
Figure 112014071534447-pat00223
번째 LLR값
Figure 112014071534447-pat00222
:
Figure 112014071534447-pat00223
Th LLR value

Figure 112014071534447-pat00224
: LT 부호에서
Figure 112014071534447-pat00225
번째 비트 노드와 연결된 체크 노드들의 인덱스 집합
Figure 112014071534447-pat00224
: In the LT code
Figure 112014071534447-pat00225
The index set of the check nodes connected to the ith bit node

Figure 112014071534447-pat00226
: LT 부호에서 비트 노드
Figure 112014071534447-pat00227
에서 체크 노드
Figure 112014071534447-pat00228
로 전달되는 LLR값
Figure 112014071534447-pat00226
: Bit Node in LT Code
Figure 112014071534447-pat00227
In the check node
Figure 112014071534447-pat00228
LLR value passed to

Figure 112014071534447-pat00229
: LT 부호에서 체크 노드
Figure 112014071534447-pat00230
에서 비트 노드
Figure 112014071534447-pat00231
로 전달되는 LLR값
Figure 112014071534447-pat00229
: Check node in LT code
Figure 112014071534447-pat00230
Bit node
Figure 112014071534447-pat00231
LLR value passed to

Figure 112014071534447-pat00232
: LDPC 부호에서
Figure 112014071534447-pat00233
번째 비트 노드와 연결된 체크 노드들의 인덱스 집합
Figure 112014071534447-pat00232
: In an LDPC code
Figure 112014071534447-pat00233
The index set of the check nodes connected to the ith bit node

Figure 112014071534447-pat00234
: LDPC 부호에서 비트 노드
Figure 112014071534447-pat00235
에서 체크 노드
Figure 112014071534447-pat00236
로 전달되는 LLR값
Figure 112014071534447-pat00234
: Bit node in LDPC code
Figure 112014071534447-pat00235
In the check node
Figure 112014071534447-pat00236
LLR value passed to

Figure 112014071534447-pat00237
: LDPC 부호에서 체크 노드
Figure 112014071534447-pat00238
에서 비트 노드
Figure 112014071534447-pat00239
로 전달되는 LLR값
Figure 112014071534447-pat00237
: Check node in LDPC code
Figure 112014071534447-pat00238
Bit node
Figure 112014071534447-pat00239
LLR value passed to

Figure 112014071534447-pat00240
: 비트 노드에서의 연판정 정보값
Figure 112014071534447-pat00240
: Soft decision information value at bit node

그 다음으로, 상기 계산된 부호어에 대한 연판정 추정치의 경판정 값을 이용하여 LDPC 부호에 대한 패리티 검사식을 계산하여 랩터 복호에 대한 반복 복호 종료 조건에 해당하는지를 판단한다(S260,S270). Next, a parity check equation for the LDPC code is calculated using the hard decision value of the soft decision value for the calculated codeword, and it is determined whether the LDPC code satisfies the iteration decoding end condition for the Raptor decoding (S260, S270).

즉, 비트 노드에 계산된 연판정 정보값에 대한 경판정 정보를 이용하여 LDPC 부호에 대한 패리티 검사식을 계산하여 반복 복호 종료 조건을 만족하는지를 결정하는 것이다. That is, the parity check equation for the LDPC code is calculated using the hard decision information on the soft decision information calculated at the bit node to determine whether the iteration decoding end condition is satisfied.

마지막으로, 종료 조건에 해당하는 경우 복호를 종료하고, 해당하지 않으면 수학식 16을 이용하여 다음 반복 복호를 위한 R i 를 갱신한 후, 상기 S220 단계로 피드백한다(S280). Finally, if the termination condition is satisfied, the decoding is terminated. Otherwise, R i for the next iterative decoding is updated using the expression (16), and then the operation is fed back to the step S 220 (S 280).

즉, 반복 복호 종료 조건을 만족하는 경우 복호를 종료하고, 만족하지 않을 경우 상기 S250 단계에서 계산된 비트 노드의 연판정 정보를 각 비트 노드에서 연판정 초기값으로 업데이트하고 상기 S220 단계로 피드백하는 것이다. That is, when the iteration decoding end condition is satisfied, the decoding is ended, and if not, the soft decision information of the bit node calculated in step S250 is updated to the soft decision initial value in each bit node, and the feedback is returned to step S220 .

Figure 112014071534447-pat00241
Figure 112014071534447-pat00241

Figure 112014071534447-pat00242
: 비트 노드에서의 연판정 정보값
Figure 112014071534447-pat00242
: Soft decision information value at bit node

Figure 112014071534447-pat00243
:
Figure 112014071534447-pat00244
번째 LLR값
Figure 112014071534447-pat00243
:
Figure 112014071534447-pat00244
Th LLR value

상술한 바와 같이, 본 발명에 따르면, LT 부호 및 LDPC 부호의 비트 노드가 동일하게 공유될 수 있도록 함으로써 각 부호에 대한 복호 과정이 병렬적으로 수행될 수 있기 때문에, 성능 향상 및 복호 속도를 개선시킬 수 있는 효과가 있다. 또한, 두 부호에 동일한 구조의 복호기 및 알고리즘이 사용될 수 있도록 함으로써 하드웨어 복잡도 개선에 기여할 수 있다. As described above, according to the present invention, since the bit nodes of the LT code and the LDPC code can be equally shared, the decoding process for each code can be performed in parallel, thereby improving the performance and decoding speed There is an effect that can be. Also, it is possible to contribute to the improvement of hardware complexity by allowing the decoder and algorithm having the same structure to be used for the two codes.

한편, 본 발명에 따른 시스테메틱 랩터 부호에 대한 복호 방법을 한정된 실시예에 따라 설명하였지만, 본 발명의 범위는 특정 실시예에 한정되는 것은 아니며, 본 발명과 관련하여 통상의 지식을 가진자에게 자명한 범위내에서 여러 가지의 대안, 수정 및 변경하여 실시할 수 있다. Although the decoding method for the systematic raptor code according to the present invention has been described with reference to the limited embodiments, the scope of the present invention is not limited to the specific embodiments. And various alternatives, modifications, and changes may be made within the scope of the invention.

따라서, 본 발명에 개시된 실시예 및 첨부된 도면들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예 및 첨부된 도면에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
Therefore, the embodiments disclosed in the present invention and the accompanying drawings are intended to illustrate and not to limit the technical spirit of the present invention, and the scope of the technical idea of the present invention is not limited by these embodiments and the accompanying drawings . The scope of protection of the present invention should be construed according to the following claims, and all technical ideas within the scope of equivalents should be construed as falling within the scope of the present invention.

100 : 송신단 110 : 정보 생성기
120 : 랩터 부호기 122 : LDPC 부호기
125 : LT 부호기 130 : 변조기
200 : 채널 300 : 수신단
310 : 수집기 320 : 연판정 복조기
330 : 랩터 복호기 335 : LT 복호기
337 : LDPC 복호기 400 : 수신 제어기100: transmitting terminal 110: information generator
120: Raptor encoder 122: LDPC encoder
125: LT encoder 130: modulator
200: channel 300: receiver
310: Collector 320: Soft decision demodulator
330: Raptor decoder 335: LT decoder
337: LDPC decoder 400: receiving controller

Claims (9)

삭제delete 삭제delete 현재 수신된 랩터 부호의 LT 부호에 대한 태너 그래프를 비트 노드와 체크 노드를 이용하여 구성함으로써 LT 부호와 LDPC 부호의 비트 노드가 공유될 수 있도록 하는 제1 단계와;
채널에서 수신받은 연판정 비트 정보를 비트 노드에서의 초기 연판정 값으로 할당하는 제2 단계와;
LT 부호 및 LDPC 부호에 대한 태너 그래프에서, 상기 제2 단계에서 비트 노드에 할당된 연판정 정보값을 비트 노드에서 체크 노드로 전달되는 연판정의 초기값으로 각각 할당하는 제3 단계와;
LT 부호 및 LDPC 부호에서 체크 노드에서 전달받은 연판정 비트 정보를 이용하여 체크 노드에서 비트 노드 방향으로 전달되는 연판정 정보값을 각각 동시에 계산하는 제4 단계와;
LT 부호 및 LDPC 부호에서 비트 노드로 전달된 연판정 정보를 이용하여 비트 노드에서 체크 노드로 전달되는 연판정 정보값을 각각 동시에 계산하는 제5 단계와;
각 비트 노드에서 LT 부호 및 LDPC 부호에서 상기 제4 단계 및 제5 단계에서 계산된 양 방향으로의 연판정 정보 및 채널에서 수신된 연판정 비트 정보를 모두 더하여 비트 노드에서의 연판정 정보값을 계산하는 제6 단계와;
비트 노드에 계산된 연판정 정보값에 대한 경판정 정보를 이용하여 LDPC 부호에 대한 패리티 검사식을 계산하여 반복 복호 종료 조건을 만족하는지를 결정하는 제7 단계와;
반복 복호 종료 조건을 만족하는 경우 복호를 종료하고, 만족하지 않을 경우 상기 제6 단계에서 계산된 비트 노드의 연판정 정보를 각 비트 노드에서 연판정 초기값으로 업데이트하고 상기 제3 단계로 피드백하는 제8 단계를 포함하여 이루어지고,
상기 제4 단계에서 아래 수학식을 이용하여 체크 노드에서 비트 노드로 전달되는 연판정 정보값을 각각 동시에 계산하는 것을 특징으로 하는 시스테메틱 랩터 부호에 대한 복호 방법.
Figure 112015094338108-pat00419

Figure 112015094338108-pat00420
: LT 부호에서
Figure 112015094338108-pat00421
번째 체크 노드와 관련된 비트 노드들의 집합
Figure 112015094338108-pat00422
: LT 부호에서 비트 노드
Figure 112015094338108-pat00423
에서 체크 노드
Figure 112015094338108-pat00424
로 전달되는 LLR값
Figure 112015094338108-pat00425
: LT 부호에서 체크 노드
Figure 112015094338108-pat00426
에서 비트 노드
Figure 112015094338108-pat00427
로 전달되는 LLR값
Figure 112015094338108-pat00428

Figure 112015094338108-pat00429
: LDPC 부호에서
Figure 112015094338108-pat00430
번째 체크 노드와 관련된 비트 노드들의 집합
Figure 112015094338108-pat00431
: LDPC 부호에서 비트 노드
Figure 112015094338108-pat00432
에서 체크 노드
Figure 112015094338108-pat00433
로 전달되는 LLR값
Figure 112015094338108-pat00434
: LDPC 부호에서 체크 노드
Figure 112015094338108-pat00435
에서 비트 노드
Figure 112015094338108-pat00436
로 전달되는 LLR값A first step of allowing a bit node of an LT code and an LDPC code to be shared by constructing a tanner graph for a LT code of a currently received Raptor code using a bit node and a check node;
A second step of allocating soft decision bit information received from the channel to an initial soft decision value at a bit node;
A third step of assigning the soft decision information assigned to the bit node in the Tanner graph for the LT code and the LDPC code to an initial value of a soft decision to be transmitted from the bit node to the check node;
A fourth step of simultaneously calculating soft decision information values transmitted from the check node to the bit node using the soft decision bit information received from the check node in the LT code and the LDPC code;
A fifth step of simultaneously calculating soft decision information values transmitted from the bit node to the check node using the soft decision information transmitted to the bit node in the LT code and the LDPC code;
The soft decision information in both directions calculated in the fourth and fifth steps and the soft decision bit information received in the channel are added in the LT code and the LDPC code at each bit node to calculate the soft decision information value at the bit node ;
A seventh step of calculating a parity check equation for the LDPC code using the hard decision information on the soft decision information calculated at the bit node to determine whether the iteration decoding end condition is satisfied;
And if it is not satisfied, updating the soft decision information of the bit node calculated in the sixth step to a soft decision initial value at each bit node and feeding back the soft decision information to the third step 8 steps,
Wherein the soft decision information to be transmitted from the check node to the bit node is simultaneously calculated using the following equation in the fourth step.
Figure 112015094338108-pat00419

Figure 112015094338108-pat00420
: In the LT code
Figure 112015094338108-pat00421
The set of bit nodes associated with the ith check node
Figure 112015094338108-pat00422
: Bit Node in LT Code
Figure 112015094338108-pat00423
In the check node
Figure 112015094338108-pat00424
LLR value passed to
Figure 112015094338108-pat00425
: Check node in LT code
Figure 112015094338108-pat00426
Bit node
Figure 112015094338108-pat00427
LLR value passed to
Figure 112015094338108-pat00428

Figure 112015094338108-pat00429
: In an LDPC code
Figure 112015094338108-pat00430
The set of bit nodes associated with the ith check node
Figure 112015094338108-pat00431
: Bit node in LDPC code
Figure 112015094338108-pat00432
In the check node
Figure 112015094338108-pat00433
LLR value passed to
Figure 112015094338108-pat00434
: Check node in LDPC code
Figure 112015094338108-pat00435
Bit node
Figure 112015094338108-pat00436
LLR value passed to 현재 수신된 랩터 부호의 LT 부호에 대한 태너 그래프를 비트 노드와 체크 노드를 이용하여 구성함으로써 LT 부호와 LDPC 부호의 비트 노드가 공유될 수 있도록 하는 제1 단계와;
채널에서 수신받은 연판정 비트 정보를 비트 노드에서의 초기 연판정 값으로 할당하는 제2 단계와;
LT 부호 및 LDPC 부호에 대한 태너 그래프에서, 상기 제2 단계에서 비트 노드에 할당된 연판정 정보값을 비트 노드에서 체크 노드로 전달되는 연판정의 초기값으로 각각 할당하는 제3 단계와;
LT 부호 및 LDPC 부호에서 체크 노드에서 전달받은 연판정 비트 정보를 이용하여 체크 노드에서 비트 노드 방향으로 전달되는 연판정 정보값을 각각 동시에 계산하는 제4 단계와;
LT 부호 및 LDPC 부호에서 비트 노드로 전달된 연판정 정보를 이용하여 비트 노드에서 체크 노드로 전달되는 연판정 정보값을 각각 동시에 계산하는 제5 단계와;
각 비트 노드에서 LT 부호 및 LDPC 부호에서 상기 제4 단계 및 제5 단계에서 계산된 양 방향으로의 연판정 정보 및 채널에서 수신된 연판정 비트 정보를 모두 더하여 비트 노드에서의 연판정 정보값을 계산하는 제6 단계와;
비트 노드에 계산된 연판정 정보값에 대한 경판정 정보를 이용하여 LDPC 부호에 대한 패리티 검사식을 계산하여 반복 복호 종료 조건을 만족하는지를 결정하는 제7 단계와;
반복 복호 종료 조건을 만족하는 경우 복호를 종료하고, 만족하지 않을 경우 상기 제6 단계에서 계산된 비트 노드의 연판정 정보를 각 비트 노드에서 연판정 초기값으로 업데이트하고 상기 제3 단계로 피드백하는 제8 단계를 포함하여 이루어지고,
상기 제5 단계에서 아래 수학식을 이용하여 비트 노드에서 체크 노드로 전달되는 연판정 정보값을 각각 동시에 계산하는 것을 특징으로 하는 시스테메틱 랩터 부호에 대한 복호 방법.
Figure 112015094338108-pat00437

Figure 112015094338108-pat00438
: LT 부호에서
Figure 112015094338108-pat00439
번째 비트 노드와 연결된 체크 노드들의 인덱스 집합
Figure 112015094338108-pat00440
: LT 부호에서 체크 노드
Figure 112015094338108-pat00441
에서 비트 노드
Figure 112015094338108-pat00442
로 전달되는 LLR값
Figure 112015094338108-pat00443
: LT 부호에서 비트 노드
Figure 112015094338108-pat00444
에서 체크 노드
Figure 112015094338108-pat00445
로 전달되는 LLR값
Figure 112015094338108-pat00446

Figure 112015094338108-pat00447
: LDPC 부호에서
Figure 112015094338108-pat00448
번째 비트 노드와 연결된 체크 노드들의 인덱스 집합
Figure 112015094338108-pat00449
: LDPC 부호에서 체크 노드
Figure 112015094338108-pat00450
에서 비트 노드
Figure 112015094338108-pat00451
로 전달되는 LLR값
Figure 112015094338108-pat00452
: LDPC 부호에서 비트 노드
Figure 112015094338108-pat00453
에서 체크 노드
Figure 112015094338108-pat00454
로 전달되는 LLR값A first step of allowing a bit node of an LT code and an LDPC code to be shared by constructing a tanner graph for a LT code of a currently received Raptor code using a bit node and a check node;
A second step of allocating soft decision bit information received from the channel to an initial soft decision value at a bit node;
A third step of assigning the soft decision information assigned to the bit node in the Tanner graph for the LT code and the LDPC code to an initial value of a soft decision to be transmitted from the bit node to the check node;
A fourth step of simultaneously calculating soft decision information values transmitted from the check node to the bit node using the soft decision bit information received from the check node in the LT code and the LDPC code;
A fifth step of simultaneously calculating soft decision information values transmitted from the bit node to the check node using the soft decision information transmitted to the bit node in the LT code and the LDPC code;
The soft decision information in both directions calculated in the fourth and fifth steps and the soft decision bit information received in the channel are added in the LT code and the LDPC code at each bit node to calculate the soft decision information value at the bit node ;
A seventh step of calculating a parity check equation for the LDPC code using the hard decision information on the soft decision information calculated at the bit node to determine whether the iteration decoding end condition is satisfied;
And if it is not satisfied, updating the soft decision information of the bit node calculated in the sixth step to a soft decision initial value at each bit node and feeding back the soft decision information to the third step 8 steps,
Wherein the soft decision information to be transmitted from the bit node to the check node is simultaneously calculated using the following equation in the fifth step.
Figure 112015094338108-pat00437

Figure 112015094338108-pat00438
: In the LT code
Figure 112015094338108-pat00439
The index set of the check nodes connected to the ith bit node
Figure 112015094338108-pat00440
: Check node in LT code
Figure 112015094338108-pat00441
Bit node
Figure 112015094338108-pat00442
LLR value passed to
Figure 112015094338108-pat00443
: Bit Node in LT Code
Figure 112015094338108-pat00444
In the check node
Figure 112015094338108-pat00445
LLR value passed to
Figure 112015094338108-pat00446

Figure 112015094338108-pat00447
: In an LDPC code
Figure 112015094338108-pat00448
The index set of the check nodes connected to the ith bit node
Figure 112015094338108-pat00449
: Check node in LDPC code
Figure 112015094338108-pat00450
Bit node
Figure 112015094338108-pat00451
LLR value passed to
Figure 112015094338108-pat00452
: Bit node in LDPC code
Figure 112015094338108-pat00453
In the check node
Figure 112015094338108-pat00454
LLR value passed to 현재 수신된 랩터 부호의 LT 부호에 대한 태너 그래프를 비트 노드와 체크 노드를 이용하여 구성함으로써 LT 부호와 LDPC 부호의 비트 노드가 공유될 수 있도록 하는 제1 단계와;
채널에서 수신받은 연판정 비트 정보를 비트 노드에서의 초기 연판정 값으로 할당하는 제2 단계와;
LT 부호 및 LDPC 부호에 대한 태너 그래프에서, 상기 제2 단계에서 비트 노드에 할당된 연판정 정보값을 비트 노드에서 체크 노드로 전달되는 연판정의 초기값으로 각각 할당하는 제3 단계와;
LT 부호 및 LDPC 부호에서 체크 노드에서 전달받은 연판정 비트 정보를 이용하여 체크 노드에서 비트 노드 방향으로 전달되는 연판정 정보값을 각각 동시에 계산하는 제4 단계와;
LT 부호 및 LDPC 부호에서 비트 노드로 전달된 연판정 정보를 이용하여 비트 노드에서 체크 노드로 전달되는 연판정 정보값을 각각 동시에 계산하는 제5 단계와;
각 비트 노드에서 LT 부호 및 LDPC 부호에서 상기 제4 단계 및 제5 단계에서 계산된 양 방향으로의 연판정 정보 및 채널에서 수신된 연판정 비트 정보를 모두 더하여 비트 노드에서의 연판정 정보값을 계산하는 제6 단계와;
비트 노드에 계산된 연판정 정보값에 대한 경판정 정보를 이용하여 LDPC 부호에 대한 패리티 검사식을 계산하여 반복 복호 종료 조건을 만족하는지를 결정하는 제7 단계와;
반복 복호 종료 조건을 만족하는 경우 복호를 종료하고, 만족하지 않을 경우 상기 제6 단계에서 계산된 비트 노드의 연판정 정보를 각 비트 노드에서 연판정 초기값으로 업데이트하고 상기 제3 단계로 피드백하는 제8 단계를 포함하여 이루어지고,
상기 제6 단계에서 아래 수학식을 이용하여 비트 노드에서의 연판정 정보값을 계산하는 것을 특징으로 하는 시스테메틱 랩터 부호에 대한 복호 방법.
Figure 112015094338108-pat00455

Figure 112015094338108-pat00456
:
Figure 112015094338108-pat00457
번째 LLR값
Figure 112015094338108-pat00458
: LT 부호에서
Figure 112015094338108-pat00459
번째 비트 노드와 연결된 체크 노드들의 인덱스 집합
Figure 112015094338108-pat00460
: LT 부호에서 비트 노드
Figure 112015094338108-pat00461
에서 체크 노드
Figure 112015094338108-pat00462
로 전달되는 LLR값
Figure 112015094338108-pat00463
: LT 부호에서 체크 노드
Figure 112015094338108-pat00464
에서 비트 노드
Figure 112015094338108-pat00465
로 전달되는 LLR값
Figure 112015094338108-pat00466
: LDPC 부호에서
Figure 112015094338108-pat00467
번째 비트 노드와 연결된 체크 노드들의 인덱스 집합
Figure 112015094338108-pat00468
: LDPC 부호에서 비트 노드
Figure 112015094338108-pat00469
에서 체크 노드
Figure 112015094338108-pat00470
로 전달되는 LLR값
Figure 112015094338108-pat00471
: LDPC 부호에서 체크 노드
Figure 112015094338108-pat00472
에서 비트 노드
Figure 112015094338108-pat00473
로 전달되는 LLR값
Figure 112015094338108-pat00474
: 비트 노드에서의 연판정 정보값A first step of allowing a bit node of an LT code and an LDPC code to be shared by constructing a tanner graph for a LT code of a currently received Raptor code using a bit node and a check node;
A second step of allocating soft decision bit information received from the channel to an initial soft decision value at a bit node;
A third step of assigning the soft decision information assigned to the bit node in the Tanner graph for the LT code and the LDPC code to an initial value of a soft decision to be transmitted from the bit node to the check node;
A fourth step of simultaneously calculating soft decision information values transmitted from the check node to the bit node using the soft decision bit information received from the check node in the LT code and the LDPC code;
A fifth step of simultaneously calculating soft decision information values transmitted from the bit node to the check node using the soft decision information transmitted to the bit node in the LT code and the LDPC code;
The soft decision information in both directions calculated in the fourth and fifth steps and the soft decision bit information received in the channel are added in the LT code and the LDPC code at each bit node to calculate the soft decision information value at the bit node ;
A seventh step of calculating a parity check equation for the LDPC code using the hard decision information on the soft decision information calculated at the bit node to determine whether the iteration decoding end condition is satisfied;
And if it is not satisfied, updating the soft decision information of the bit node calculated in the sixth step to a soft decision initial value at each bit node and feeding back the soft decision information to the third step 8 steps,
Wherein the soft decision information in the bit node is calculated using the following equation in the sixth step.
Figure 112015094338108-pat00455

Figure 112015094338108-pat00456
:
Figure 112015094338108-pat00457
Th LLR value
Figure 112015094338108-pat00458
: In the LT code
Figure 112015094338108-pat00459
The index set of the check nodes connected to the ith bit node
Figure 112015094338108-pat00460
: Bit Node in LT Code
Figure 112015094338108-pat00461
In the check node
Figure 112015094338108-pat00462
LLR value passed to
Figure 112015094338108-pat00463
: Check node in LT code
Figure 112015094338108-pat00464
Bit node
Figure 112015094338108-pat00465
LLR value passed to
Figure 112015094338108-pat00466
: In an LDPC code
Figure 112015094338108-pat00467
The index set of the check nodes connected to the ith bit node
Figure 112015094338108-pat00468
: Bit node in LDPC code
Figure 112015094338108-pat00469
In the check node
Figure 112015094338108-pat00470
LLR value passed to
Figure 112015094338108-pat00471
: Check node in LDPC code
Figure 112015094338108-pat00472
Bit node
Figure 112015094338108-pat00473
LLR value passed to
Figure 112015094338108-pat00474
: Soft decision information value at bit node 청구항 3 내지 5 중 어느 한 항에 있어서,
상기 제2 단계에서 아래 수학식을 이용하여 초기 연판정 값으로 할당하는 것을 특징으로 하는 시스테메틱 랩터 부호에 대한 복호 방법.
Figure 112015094338108-pat00475

Figure 112015094338108-pat00476
:
Figure 112015094338108-pat00477
번째 LLR값
Figure 112015094338108-pat00478
: 채널에서 수신된
Figure 112015094338108-pat00479
번째 비트값The method according to any one of claims 3 to 5,
Wherein the initial soft decision value is assigned to the initial soft decision value using the following equation in the second step.
Figure 112015094338108-pat00475

Figure 112015094338108-pat00476
:
Figure 112015094338108-pat00477
Th LLR value
Figure 112015094338108-pat00478
: Received from channel
Figure 112015094338108-pat00479
Th bit value 청구항 3 내지 5 중 어느 한 항에 있어서,
상기 제3 단계에서 아래 수학식을 이용하여 비트 노드에서 체크 노드로 전달되는 연판정의 초기값으로 각각 할당하는 것을 특징으로 하는 시스테메틱 랩터 부호에 대한 복호 방법.
Figure 112015094338108-pat00480

Figure 112015094338108-pat00481
: LT 부호에서
Figure 112015094338108-pat00482
번째 비트 노드와 연결된 체크 노드들의 인덱스 집합
Figure 112015094338108-pat00483
:
Figure 112015094338108-pat00484
번째 LLR값
Figure 112015094338108-pat00485
: 비트 노드
Figure 112015094338108-pat00486
에서 체크 노드
Figure 112015094338108-pat00487
로 전달되는 LLR값
Figure 112015094338108-pat00488

Figure 112015094338108-pat00489
: LDPC 부호에서
Figure 112015094338108-pat00490
번째 비트 노드와 연결된 체크 노드들의 인덱스 집합
Figure 112015094338108-pat00491
:
Figure 112015094338108-pat00492
번째 LLR값
Figure 112015094338108-pat00493
: 비트 노드
Figure 112015094338108-pat00494
에서 체크 노드
Figure 112015094338108-pat00495
로 전달되는 LLR값The method according to any one of claims 3 to 5,
Wherein the soft decision value is allocated to an initial value of a soft decision to be transmitted from a bit node to a check node using the following equation in the third step.
Figure 112015094338108-pat00480

Figure 112015094338108-pat00481
: In the LT code
Figure 112015094338108-pat00482
The index set of the check nodes connected to the ith bit node
Figure 112015094338108-pat00483
:
Figure 112015094338108-pat00484
Th LLR value
Figure 112015094338108-pat00485
: Bit node
Figure 112015094338108-pat00486
In the check node
Figure 112015094338108-pat00487
LLR value passed to
Figure 112015094338108-pat00488

Figure 112015094338108-pat00489
: In an LDPC code
Figure 112015094338108-pat00490
The index set of the check nodes connected to the ith bit node
Figure 112015094338108-pat00491
:
Figure 112015094338108-pat00492
Th LLR value
Figure 112015094338108-pat00493
: Bit node
Figure 112015094338108-pat00494
In the check node
Figure 112015094338108-pat00495
LLR value passed to 삭제delete 청구항 3 내지 5 중 어느 한 항에 있어서,
상기 제8 단계에서 아래 수학식을 이용하여 각 비트 노드에서 연판정 초기값으로 업데이트하는 것을 특징으로 하는 시스테메틱 랩터 부호에 대한 복호 방법.
Figure 112015094338108-pat00329

Figure 112015094338108-pat00330
: 비트 노드에서의 연판정 정보값
Figure 112015094338108-pat00331
:
Figure 112015094338108-pat00332
번째 LLR값The method according to any one of claims 3 to 5,
And updating the soft decision initial value at each bit node using the following equation in the eighth step.
Figure 112015094338108-pat00329

Figure 112015094338108-pat00330
: Soft decision information value at bit node
Figure 112015094338108-pat00331
:
Figure 112015094338108-pat00332
Th LLR value
KR1020140096187A 2014-07-29 2014-07-29 Method of decoding for systematic raptor codes KR101574503B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140096187A KR101574503B1 (en) 2014-07-29 2014-07-29 Method of decoding for systematic raptor codes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140096187A KR101574503B1 (en) 2014-07-29 2014-07-29 Method of decoding for systematic raptor codes

Publications (1)

Publication Number Publication Date
KR101574503B1 true KR101574503B1 (en) 2015-12-07

Family

ID=54872449

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140096187A KR101574503B1 (en) 2014-07-29 2014-07-29 Method of decoding for systematic raptor codes

Country Status (1)

Country Link
KR (1) KR101574503B1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
A new soft decoding method for systematic LT codes, European Wireless 2014 (2014.05.14.)

Similar Documents

Publication Publication Date Title
JP6817452B2 (en) Rate matching method, encoding device, and communication device
KR100594818B1 (en) A Decoding Apparatus of Low-Density Parity-Check Codes Using Sequential Decoding, and a method thereof
EP3562071B1 (en) Polar code encoding and decoding method and device
US10651973B2 (en) Method and apparatus for error-correction encoding using a polar code
JP5955261B2 (en) Method and system for using reconfigurable rateless code and decoding in-process status feedback to communicate with multimedia
US20160211867A1 (en) System and Method for a Message Passing Algorithm
EP3335321A1 (en) Rate-compatible polar codes
WO2019062145A1 (en) Polar encoding method and encoding apparatus, and decoding method and decoding apparatus
CN108282259B (en) Coding method and device
KR20080104376A (en) Communication device, decoding device, information transmission method, and decoding method
US9077530B2 (en) Method and arrangement for conveying additional bits in a communication system
CN110326342A (en) A kind of device and method of the ordered sequence for prescribed coding subchannel
US11323727B2 (en) Alteration of successive cancellation order in decoding of polar codes
US10892783B2 (en) Apparatus and method for decoding polar codes
KR20220028031A (en) Error correction coding method and apparatus using trigonometric factorization of generator matrix
CN107888331A (en) Data transmission method for uplink, device and information source
KR102213624B1 (en) METHOD, APPARATUS AND ALGORITHM FOR Decoding Nonbinary LDPC Codes
WO2018127069A1 (en) Coding method and device
KR101574503B1 (en) Method of decoding for systematic raptor codes
KR101481768B1 (en) Apparatus and method for decoding of raptor codes
CN112737600B (en) Decoding method and decoder
WO2022117061A1 (en) Method and device for determining polar code assistant bits
WO2017214851A1 (en) Signal transfer method, transmitting terminal, and receiving terminal
US20220123767A1 (en) Method and device for polar code encoding and decoding
Oliveira et al. Polarization-driven puncturing for polar codes in 5g systems

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant