KR101567579B1 - Apparatus for Forming Single-layer molybdenum disulfide for Manufacturing FET and Method for Manufacturing FET using single-layer molybdenum disulfide - Google Patents
Apparatus for Forming Single-layer molybdenum disulfide for Manufacturing FET and Method for Manufacturing FET using single-layer molybdenum disulfide Download PDFInfo
- Publication number
- KR101567579B1 KR101567579B1 KR1020140131731A KR20140131731A KR101567579B1 KR 101567579 B1 KR101567579 B1 KR 101567579B1 KR 1020140131731 A KR1020140131731 A KR 1020140131731A KR 20140131731 A KR20140131731 A KR 20140131731A KR 101567579 B1 KR101567579 B1 KR 101567579B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- molybdenum disulfide
- molybdenum
- substrate
- molybdenum trioxide
- Prior art date
Links
- CWQXQMHSOZUFJS-UHFFFAOYSA-N molybdenum disulfide Chemical compound S=[Mo]=S CWQXQMHSOZUFJS-UHFFFAOYSA-N 0.000 title claims abstract description 44
- 229910052982 molybdenum disulfide Inorganic materials 0.000 title claims abstract description 43
- 238000000034 method Methods 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000002356 single layer Substances 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 230000005669 field effect Effects 0.000 claims abstract description 23
- 238000005137 deposition process Methods 0.000 claims abstract description 3
- JKQOBWVOAYFWKG-UHFFFAOYSA-N molybdenum trioxide Chemical compound O=[Mo](=O)=O JKQOBWVOAYFWKG-UHFFFAOYSA-N 0.000 claims description 48
- 239000010409 thin film Substances 0.000 claims description 47
- 239000010410 layer Substances 0.000 claims description 24
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 16
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 claims description 14
- 229910052717 sulfur Inorganic materials 0.000 claims description 13
- 239000011593 sulfur Substances 0.000 claims description 13
- 239000010453 quartz Substances 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052786 argon Inorganic materials 0.000 claims description 8
- 239000000919 ceramic Substances 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 8
- 239000007789 gas Substances 0.000 claims description 8
- 229910052709 silver Inorganic materials 0.000 claims 1
- 239000004332 silver Substances 0.000 claims 1
- 239000000463 material Substances 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- 239000012535 impurity Substances 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000003486 chemical etching Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- NUQYKYMESCOGBV-UHFFFAOYSA-N [Mo](=S)=S.[Mo](=O)(=O)=O Chemical compound [Mo](=S)=S.[Mo](=O)(=O)=O NUQYKYMESCOGBV-UHFFFAOYSA-N 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- KHDSWONFYIAAPE-UHFFFAOYSA-N silicon sulfide Chemical compound S=[Si]=S KHDSWONFYIAAPE-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02417—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Abstract
Description
본 발명은 박막층을 이용한 전자 소자 제작 기술에 관한 것으로, 특히 이황화몰리브덴 박막층을 이용한 전계 효과 트랜지스터 제작 방법에 관한 것이다.
The present invention relates to a technique for manufacturing an electronic device using a thin film layer, and more particularly, to a method for manufacturing a field effect transistor using a molybdenum disulfide thin film layer.
최근 이황화몰리브덴(
일반적으로 박막 형태의 반도체 물질은 넓게 분포시키기 위해 성장을 하는 것이 필수적이며, 이러한 대면적의 박막 반도체를 얻게 되면 원하는 형태로 물리적, 화학적인 식각을 가하게 된다.Generally, it is essential to grow a thin film semiconductor material in order to distribute it widely. When such a large-area thin film semiconductor is obtained, a physical and chemical etching is applied in a desired form.
하지만, 이러한 물리적, 화학적인 식각은 박막 반도체 물질에 의도하지 않은 불순물을 남길 가능성이 있어, 물질 본연의 특성을 잃게 될 수도 있다. 즉, 성장을 통해 넓게 증착되는 박막 반도체의 경우, 원하는 모양대로 식각을 하는 과정에서 본래의 특성을 잃어버리거나 박막이 손상되어 소자 제작에 어려움을 겪게 된다. 이는 기판과의 접착이 좋지 못한 경우, 박막의 들뜸 현상으로 물리적으로 박막이 파괴되거나 화학적으로 불순물이 침투하게 되어 본연의 성질을 잃어버리게 되기 때문이다. However, such physical and chemical etching may leave unintended impurities in the thin film semiconductor material, which may result in loss of the inherent properties of the material. That is, in the case of a thin film semiconductor which is widely deposited through growth, the original characteristics are lost or the thin film is damaged in the process of etching to a desired shape, thereby making it difficult to fabricate the device. This is because, if the adhesion to the substrate is poor, the thin film is physically broken due to lifting of the thin film, or the impurity is chemically penetrated, thereby losing its original properties.
이와 같이 침투한 불순물을 제거하기 위해, 종래에는 식각을 한 후에 별도의 열처리와 같은 과정을 더 거쳐야 했다. 그런데, 이러한 종래의 불순물 제거 처리를 통해 완벽하게 불순물이 제거할 수 없을 뿐만 아니라, 이러한 불순물 제거를 위한 공정이 추가되어야 하므로 반도체 제작 과정을 더욱 복잡하게 한다는 문제가 있다. In order to remove impurities that have penetrated in this way, conventionally, a process such as a separate heat treatment has to be further performed after etching. However, since the conventional impurity removal process can not completely remove impurities, a process for removing such impurities must be added, which complicates the process of fabricating a semiconductor.
또한, 이황화몰리브덴을 이용한 반도체는 초박막으로 이루어진 것으로, 초박막을 형성하는 것도 용이하지 않을 뿐만 아니라, 초박막의 높은 균일성을 유지하면서 초박막 물질을 형성하는 것은 어려운 일이다.
In addition, since the semiconductor using molybdenum disulfide is made of an ultra thin film, it is not easy to form an ultra thin film, and it is difficult to form an ultra thin material while maintaining high uniformity of the ultra thin film.
본 발명은 물리적, 화학적 식각으로 인한 손상 및 오염을 방지할 수 있는 패턴화된 이황화몰리브덴 박막층을 이용한 전계효과트랜지스터 제작 장치 및 방법을 제안한다.The present invention proposes an apparatus and method for fabricating a field effect transistor using a patterned molybdenum disulfide thin film layer capable of preventing damage and contamination due to physical and chemical etching.
본 발명은 제조 공정을 단순화하는 패턴화된 이황화몰리브덴 박막층을 이용한 전계효과트랜지스터 제작 장치 및 방법을 제안한다.The present invention proposes an apparatus and method for fabricating a field effect transistor using a patterned molybdenum disulfide thin film layer that simplifies the manufacturing process.
본 발명은 박막층의 균일성을 향상시킬 수 있는 패턴화된 이황화몰리브덴 박막층을 이용한 전계효과트랜지스터 제작 장치 및 방법을 제안한다.
The present invention proposes an apparatus and method for fabricating a field effect transistor using a patterned molybdenum disulfide thin film layer capable of improving the uniformity of a thin film layer.
본 발명은 패턴화된 이황화 몰리브덴 박막층을 이용한 전계효과트랜지스터 제작 방법으로, 전계 효과 트랜지스터를 위한 개구 패턴이 형성된 쉐도우 마스크를 제작하는 단계와, 상기 쉐도우 마스크를 기판에 배치시키는 단계와, 증착 공정을 수행하여 상기 기판상에 상기 개구 패턴을 통과하는 이황화몰리브덴의 박막 패턴을 형성하는 단계와, 상기 박막 패턴 상에 전극 마스크를 이용하여 전극을 형성하는 단계를 포함한다.The present invention relates to a method for fabricating a field effect transistor using a patterned molybdenum disulfide thin film layer, comprising the steps of: fabricating a shadow mask having an opening pattern for a field effect transistor; disposing the shadow mask on a substrate; Forming a thin film pattern of molybdenum disulfide which passes through the opening pattern on the substrate; and forming an electrode using the electrode mask on the thin film pattern.
본 발명은 패턴화된 이황화 몰리브덴 박막층 형성 장치로, 내부에 진공관을 형성하는 석영 튜브와, 상기 석영 튜브의 상부에 삽입되는 전계 효과 트랜지스터를 위한 개구 패턴이 형성된 쉐도우 마스크가 부착된 기판과, 상기 기판의 하부 중앙에 배치되어 삼산화 몰리브덴(
There is provided a patterned molybdenum disulfide thin film layer forming apparatus comprising: a quartz tube for forming a vacuum tube therein; a substrate having a shadow mask on which an opening pattern for a field effect transistor to be inserted into the quartz tube is formed; (Molybdenum trioxide) < RTI ID = 0.0 >
본 발명에서 제안하는 쉐도우 마스크를 이용한 직접적 패터닝의 방법을 이용하게 되면 물리적, 화학적 식각으로 인한 이황화몰리브덴의 오염에 대해 고려할 필요가 없이, 성장할 때의 조건 그대로 순도 높은 이황화 몰리브덴을 그대로 쓸 수 있다는 장점이 있다. 또한, 소자의 제작에 있어서 식각 및 불순물 제거에 대한 공정을 생략할 수 있어, 그 제조 공정이 단순화될 수 있다. 또한, 다수의 소자를 한번에 제작할 수 있다는 이점이 있다. 또한, 이황화몰리브덴을 이용하여 높은 균일성을 갖는 박막층을 형성할 수 있다.
If the direct patterning method using the shadow mask proposed in the present invention is used, it is not necessary to consider the contamination of molybdenum disulfide due to physical and chemical etching, and molybdenum disulfide having high purity can be used as it is in the condition of growth have. Further, in the fabrication of the device, the step of etching and removing impurities can be omitted, and the manufacturing process can be simplified. Further, there is an advantage that a plurality of elements can be manufactured at a time. In addition, a thin film layer having high uniformity can be formed using molybdenum disulfide.
도 1은 본 발명의 일 실시 예에 따른 이황화 몰리브덴 박막층을 이용한 전계효과트랜지스터 제작 과정을 설명하기 위한 도면이다.
도 2는 본 발명의 일 실시 예에 따른 패턴화된 이황화 몰리브덴 박막층을 이용한 전계효과트랜지스터 제작 방법을 설명하기 위한 순서도이다.
도 3은 본 발명에 따른 세라믹 쉐도우 마스크의 일 예가 도시되어 있다.
도 4는 본 발명에 따라 패턴화된 이황화 몰리브덴 상에 전극이 형성된 일 예를 도시한 도면이다.
도 5는 본 발명의 일 실시 예에 따른 패턴화된 이황화 몰리브덴 박막층을 이용한 전계효과트랜지스터 제작을 위한 화학 기상 증착기의 개략적인 구조도이다. 1 is a view illustrating a process for fabricating a field effect transistor using a molybdenum disulfide thin film layer according to an embodiment of the present invention.
2 is a flowchart illustrating a method of fabricating a field effect transistor using a patterned molybdenum disulfide thin film layer according to an embodiment of the present invention.
FIG. 3 shows an example of a ceramic shadow mask according to the present invention.
4 is a view showing an example in which electrodes are formed on patterned molybdenum disulfide according to the present invention.
5 is a schematic structural view of a chemical vapor deposition apparatus for fabricating a field effect transistor using a patterned molybdenum disulfide thin film layer according to an embodiment of the present invention.
이하, 첨부된 도면을 참조하여 기술되는 바람직한 실시 예를 통하여 본 발명을 당업자가 용이하게 이해하고 재현할 수 있도록 상세히 기술하기로 한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Reference will now be made in detail to embodiments of the present invention, examples of which are illustrated in the accompanying drawings, wherein like reference numerals refer to the like elements throughout.
본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명 실시 예들의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.In the following description of the present invention, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear.
명세서 전반에 걸쳐 사용되는 용어들은 본 발명 실시 예에서의 기능을 고려하여 정의된 용어들로서, 시청자 또는 운용자의 의도, 관례 등에 따라 충분히 변형될 수 있는 사항이므로, 이 용어들의 정의는 본 발명의 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
The terms used throughout the specification are defined in consideration of the functions in the embodiments of the present invention and therefore can be sufficiently modified according to the intentions and customs of the viewer or the operator. It should be based on the contents of.
도 1은 본 발명의 일 실시 예에 따른 패턴화된 이황화 몰리브덴 박막층을 이용한 전계효과트랜지스터 제작 과정을 설명하기 위한 도면이고, 도 2는 본 발명의 일 실시 예에 따른 패턴화된 이황화 몰리브덴 박막층을 이용한 전계효과트랜지스터 제작 방법을 설명하기 위한 순서도이다.FIG. 1 is a view for explaining a manufacturing process of a field effect transistor using a patterned molybdenum disulfide thin film layer according to an embodiment of the present invention. FIG. 2 is a cross-sectional view of a patterned molybdenum disulfide thin film layer according to an embodiment of the present invention. Fig. 3 is a flowchart for explaining a method of manufacturing a field effect transistor. Fig.
도 1 및 도 2를 참조하면, 우선 전계 효과 트랜지스터를 위한 개구 패턴(11)이 형성된 쉐도우 마스크(10)를 제작한다(S210). 종래에 쉐도우 마스크는 일반적으로 원하는 모양으로 특정 물질을 직접적으로 패턴을 형성하며 증착하는데에 가림막으로 쓰인다. 이때, 포토리소그래피나 이빔리소그래피보다 비교적 분해능이 낮아도 되는 경우에 간단한 증착 방법으로 사용된다. 대부분 얇은 금속에 원하는 패턴을 개구 형태로 제작하여 사용되므로, 제작 환경의 온도가 높지 않아야 한다. 온도가 높은 상황에서 일반적인 쉐도우 마스크는 녹아버리거나 그 형태를 유지하지 못하여 원하던 증착을 달성하지 못하게 된다. 따라서, 이황화 몰리브덴과 같은 고열의 석영 튜브에서 생성되는 박막 형성의 방법으로 사용하기에는 부적합하여, 사용되지 않고 있다. Referring to FIGS. 1 and 2, a
그러나, 본 발명의 일 실시 예에 따른 쉐도우 마스크는 세라믹 소재로 제작되는데, 이는 화학 기상 증착기 안의 고온의 환경에서 변함없이 작동하기 위해서이다. 그러나, 본 발명은 이에 한정되지 않는다. 즉, 고온의 작동 환경에 따라 쉐도우 마스크의 소재는 달라질 수 있다. 도 3은 본 발명에 따른 세라믹 쉐도우 마스크의 일 예가 도시되어 있다. 도 3을 참조하면, 다수의 개구 패턴(11)이 쉐도우 마스크(10)에 형성되어 있어, 한꺼번에 다수의 전계효과트랜지스터를 제작할 수 있게 된다. However, the shadow mask according to an embodiment of the present invention is made of a ceramic material, in order to operate constantly in a high temperature environment in a chemical vapor deposition apparatus. However, the present invention is not limited thereto. That is, the material of the shadow mask may vary depending on the high temperature operating environment. FIG. 3 shows an example of a ceramic shadow mask according to the present invention. Referring to FIG. 3, since a plurality of
그런 후, 개구 패턴(11)을 가지는 쉐도우 마스크(10)를 기판(20) 위에 배치시킨다(S220). 여기서, 기판(20)은 20mm x 20mm의 너비와, 270nm 두께의 이황화실리콘/실리콘(
그런 후, 증착 공정을 수행하여 개구 패턴을 통과하는 박막 물질을 기판상에 증착시켜 개구 패턴에 대응되는 기판상에 이황화몰리브덴 박막 패턴(30)을 형성시킨다(S230). Then, a deposition process is performed to deposit a thin film material passing through the opening pattern on the substrate to form a molybdenum disulfide
본 발명의 실시 예에 따라 화학기상증착(CVD : Chemical Vapor Deposition)이 수행되며, 이는 고순도 고품질의 박막을 형성하는 기술이다. 상세하게는, 저온에서 기화한 휘발성의 금속염(Vapor)과 고온에서 가열된 도금할 고체와의 접촉으로 고온분해, 고온 반응하고, 저온에서 물체표면에 금속 또는 금속 화합물 층을 석출시키는 방법으로 화학 Gas들의 화학적 반응 방법을 이용하여 막을 증착키는 방법이다. 이러한 증착 도금 방식은, 반도체 박막을 포함하여 근래에 활발히 제조되고 있는 평면디스플레이(Flat Panel Display)용 기판에도 널리 적용된다. Chemical Vapor Deposition (CVD) is performed according to an embodiment of the present invention, which is a technique for forming a thin film of high purity and high quality. Specifically, a method of depositing a metal or metal compound layer on the surface of an object at a low temperature by reacting with a volatile metal salt (vapor) vaporized at a low temperature and a solid to be plated by heating at a high temperature, Which is a method of depositing a film using a chemical reaction method. Such a deposition plating method is widely applied to a flat panel display substrate which has been actively manufactured recently including a semiconductor thin film.
상세하게는, 이황화몰리브덴 박막 패턴(30)을 형성하기 위해, 쉐도우 마스크가 배치된 기판을 석영 튜브(Qurtz Tube)에 삽입시킨다. 그런 후, 삼산화 몰리브덴(
그런 후, 황(
그런데, 이황화 몰리브덴의 균일한 단일 박막층을 형성하는 것은 용이하지 않다. 그런데, 전술한 바와 같이 본 발명의 일 실시 예에 따라 쉐도우 마스크를 이용하게 되면, 이황화 몰리브덴이 기판에 증착되는 속도가 조절될 수 있다. 즉, 기체 상태의 이황화 몰리브덴이 바로 기판에 접촉되는 것이 아니라, 개구 패턴을 통과하여 기판에 접촉되므로 그 증착 속도가 조절되어 균일한 이황화 몰리브덴이 증착될 수 있다는 이점이 있다. However, it is not easy to form a uniform thin film layer of molybdenum disulfide. However, as described above, when the shadow mask is used according to an embodiment of the present invention, the rate at which molybdenum disulfide is deposited on the substrate can be controlled. That is, molybdenum disulfide in gaseous state is not directly contacted with the substrate, but passes through the opening pattern and contacts the substrate, so that the deposition rate can be controlled, and uniform molybdenum disulfide can be deposited.
그런 후, 석영 튜브는 1시간 동안 냉각되고, 기판 상에 앞서 디자인했던 세라믹 마스크에 맞추어 제작해둔 전극 마스크를 이용하여 전극(40)을 형성하면 전계 효과 트랜지스터의 제작이 매우 간단하게 완료된다(S240). 도 4는 본 발명에 따라 패턴화된 이황화 몰리브덴(30) 상에 전극(40)이 형성된 일 예를 도시한 도면이다.Then, the quartz tube is cooled for one hour, and when the
도 5는 본 발명의 일 실시 예에 따른 패턴화된 이황화 몰리브덴 박막층을 이용한 전계효과트랜지스터 제작을 위한 화학 기상 증착기의 개략적인 구조도이다. 5 is a schematic structural view of a chemical vapor deposition apparatus for fabricating a field effect transistor using a patterned molybdenum disulfide thin film layer according to an embodiment of the present invention.
도 5를 참조하면, 증착 장치는 석영 튜브(Quartz Tube)(500) 내부에 진공관이 형성된다. 그리고, 전계 효과 트랜지스터를 위한 개구 패턴이 형성된 쉐도우 마스크(10)가 부착된 기판(20)은 석영 튜브의 상부에 뒤집어진 형태로 삽입된다. Referring to FIG. 5, a vacuum tube is formed in a quartz tube 500 in a deposition apparatus. Then, the
기판(20)의 위치에 대응되는 하부 중앙에는 도가니(510)가 배치되어 삼산화 몰리브덴(
A crucible 510 is disposed at the lower center corresponding to the position of the
또한, 용광로(furnace)(520)는 도가니(510)에 담겨진 삼산화 몰리브덴(
주입부(540)는 황(
그러면, 황 증기는 아르곤 가스와 혼합되어 도가니(510)의 상부로 흐르게 된다. 그러면, 황(
또한, 아르곤 가스는 주입부(540)의 반대 방향으로 배출되는데, 도 5에 도시된 바와 같이, 배출구(560)에는 자동 압력 제어부(Auto Pressure Controller : APC)(551) 및 회전 펌프(rotary pump)(552)가 구비되어, 석영 튜브(500) 내부의 압력이 제어되는데, 1에서 50 torr 사이에서 제어된다. 5, the discharge port 560 is provided with an automatic pressure controller (APC) 551 and a rotary pump. The automatic pressure controller (APC) (552) is provided to control the pressure inside the quartz tube (500), which is controlled between 1 and 50 torr.
Claims (8)
상기 세라믹 쉐도우 마스크를 기판에 배치시키는 단계와,
증착 공정을 수행하여 이황화 몰리브덴이 상기 개구 패턴을 통과하여 상기 기판에 증착되어 단일층 박막 패턴을 형성하는 단계와,
상기 단일층 박막 패턴 상에 전극 마스크를 이용하여 전극을 형성하는 단계를 포함함을 특징으로 하는 패턴화된 이황화 몰리브덴 박막층을 이용한 전계효과트랜지스터 제작 방법.
Fabricating a ceramic shadow mask in which an opening pattern for a field effect transistor is formed,
Disposing the ceramic shadow mask on a substrate;
Depositing molybdenum disulfide on the substrate through the opening pattern to form a single layer thin film pattern by performing a deposition process;
And forming an electrode on the monolayer thin film pattern using an electrode mask. ≪ Desc / Clms Page number 20 >
상기 세라믹 쉐도우 마스크가 배치된 기판을 석영 튜브에 삽입시키는 단계와,
삼산화 몰리브덴(
상기 황(
The method of claim 1, wherein the forming comprises:
Inserting a substrate on which the ceramic shadow mask is disposed into a quartz tube;
Molybdenum trioxide (
The sulfur (
상기 삼산화 몰리브덴(
4. The method of claim 3, wherein the forming comprises:
The molybdenum trioxide (
상기 삼산화 몰리브덴(
The method of claim 3,
The molybdenum trioxide (
상기 석영 튜브의 상부에 삽입되는 전계 효과 트랜지스터를 위한 개구 패턴이 형성된 세라믹 쉐도우 마스크가 부착된 기판과,
상기 기판의 하부 중앙에 배치되어 삼산화 몰리브덴(
상기 도가니의 삼산화 몰리브덴(
황(
상기 황(
상기 황(
A quartz tube for forming a vacuum tube therein,
A substrate having a ceramic shadow mask formed thereon with an opening pattern for a field effect transistor to be inserted into an upper portion of the quartz tube;
And a molybdenum trioxide (molybdenum trioxide)
The molybdenum trioxide (
sulfur(
The sulfur (
The sulfur (
그 양이 10mg 이하임을 특징으로 하는 패턴화된 이황화 몰리브덴 박막층 형성장치.
The method of claim 6, wherein the molybdenum trioxide (
Wherein the amount of the molybdenum disulfide thin film layer is 10 mg or less.
상기 삼산화 몰리브덴(
The molybdenum trioxide (
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140131731A KR101567579B1 (en) | 2014-09-30 | 2014-09-30 | Apparatus for Forming Single-layer molybdenum disulfide for Manufacturing FET and Method for Manufacturing FET using single-layer molybdenum disulfide |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140131731A KR101567579B1 (en) | 2014-09-30 | 2014-09-30 | Apparatus for Forming Single-layer molybdenum disulfide for Manufacturing FET and Method for Manufacturing FET using single-layer molybdenum disulfide |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101567579B1 true KR101567579B1 (en) | 2015-11-20 |
Family
ID=54844315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140131731A KR101567579B1 (en) | 2014-09-30 | 2014-09-30 | Apparatus for Forming Single-layer molybdenum disulfide for Manufacturing FET and Method for Manufacturing FET using single-layer molybdenum disulfide |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101567579B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109378267A (en) * | 2018-09-27 | 2019-02-22 | 华中科技大学 | A kind of vulcanization molybdenum film and preparation method thereof |
| US11348786B2 (en) | 2018-12-04 | 2022-05-31 | The Regents Of The University Of Michigan | Rubbing-induced site-selective growth of device patterns |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103757602A (en) * | 2014-01-13 | 2014-04-30 | 清华大学 | Method for preparing single-layer molybdenum disulfide film |
-
2014
- 2014-09-30 KR KR1020140131731A patent/KR101567579B1/en active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103757602A (en) * | 2014-01-13 | 2014-04-30 | 清华大学 | Method for preparing single-layer molybdenum disulfide film |
Non-Patent Citations (2)
| Title |
|---|
| ACS Nano, Vol.8, No.3, pp.2880~2888 (2014.01.31.).* |
| Nature Materials, Vol.12, pp.754~759 (2013.06.09.).* |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109378267A (en) * | 2018-09-27 | 2019-02-22 | 华中科技大学 | A kind of vulcanization molybdenum film and preparation method thereof |
| US11348786B2 (en) | 2018-12-04 | 2022-05-31 | The Regents Of The University Of Michigan | Rubbing-induced site-selective growth of device patterns |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10400331B2 (en) | Method for manufacturing metal chalcogenide thin film and thin film manufactured thereby | |
| US8310014B2 (en) | Field effect transistors, methods of fabricating a carbon-insulating layer using molecular beam epitaxy and methods of fabricating a field effect transistor | |
| US9472675B2 (en) | Method of manufacturing n-doped graphene and electrical component using NH4F, and graphene and electrical component thereby | |
| US7842588B2 (en) | Group-III metal nitride and preparation thereof | |
| WO2010021272A1 (en) | Processes for production of silicon ingot, silicon wafer and epitaxial wafer, and silicon ingot | |
| KR101591833B1 (en) | Method for manufacturing doped metal chalcogenide film and the film manufactured by the same | |
| KR101797182B1 (en) | Method and apparatus for manufacturing large scaled single crystal monoatomic layer hexagonal boron nitride and single crystal monoatomic substrate growing graphene using the same | |
| CN107445488B (en) | Method for preparing large-area uniform monolayer transition metal chalcogenide | |
| CN107043922A (en) | A kind of preparation method of two-dimentional tungsten sulfide thin-film material | |
| KR101567579B1 (en) | Apparatus for Forming Single-layer molybdenum disulfide for Manufacturing FET and Method for Manufacturing FET using single-layer molybdenum disulfide | |
| CN104854678B (en) | Accepting container, the manufacture method of accepting container, method for making semiconductor and semiconductor- fabricating device | |
| CN114171392B (en) | Method for preparing large-area high-performance n-type two-dimensional molybdenum telluride field effect transistor array | |
| JP2013043822A (en) | Method for producing semiconductor wafer, and semiconductor wafer | |
| KR20190024575A (en) | Method for fabricating metal chalcogenide thin films | |
| KR20100096812A (en) | Synthesis method for nanowires | |
| KR100996644B1 (en) | Method for Fabrication of ZnO TFT | |
| Kawamura et al. | Low-temperature-processed zinc oxide thin-film transistors fabricated by plasma-assisted atomic layer deposition | |
| CN107887275B (en) | The manufacturing method of low-temperature polysilicon film and transistor | |
| KR100317639B1 (en) | Thin film transistor, liquid crystal display device and the method of fabricating the same | |
| CN103839775A (en) | GeSn layer of selected area and method for forming GeSn layer of selected area | |
| KR102557905B1 (en) | Manufacturing method for large area ultra thin gallium oxide thin film of high quality | |
| KR101553339B1 (en) | Method for synthesizing halogen-functionalized carbon material and method for fabricating electron device employing the same | |
| EP3327169A1 (en) | Method for formation of a transition metal dichalcogenide, tmdc, material layer | |
| JPS6134921A (en) | Manufacture of semiconductor device | |
| JP4031021B2 (en) | Method for manufacturing thin film transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20181101 Year of fee payment: 4 |