KR101563791B1 - Apparatus of defending electro-magnetic wave analysis attack - Google Patents

Apparatus of defending electro-magnetic wave analysis attack Download PDF

Info

Publication number
KR101563791B1
KR101563791B1 KR1020130168713A KR20130168713A KR101563791B1 KR 101563791 B1 KR101563791 B1 KR 101563791B1 KR 1020130168713 A KR1020130168713 A KR 1020130168713A KR 20130168713 A KR20130168713 A KR 20130168713A KR 101563791 B1 KR101563791 B1 KR 101563791B1
Authority
KR
South Korea
Prior art keywords
chip
metal layer
cryptographic
electromagnetic wave
shielding film
Prior art date
Application number
KR1020130168713A
Other languages
Korean (ko)
Other versions
KR20150078887A (en
Inventor
최병덕
김동규
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020130168713A priority Critical patent/KR101563791B1/en
Publication of KR20150078887A publication Critical patent/KR20150078887A/en
Application granted granted Critical
Publication of KR101563791B1 publication Critical patent/KR101563791B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0081—Electromagnetic shielding materials, e.g. EMI, RFI shielding
    • H05K9/0084—Electromagnetic shielding materials, e.g. EMI, RFI shielding comprising a single continuous metallic layer on an electrically insulating supporting structure, e.g. metal foil, film, plating coating, electro-deposition, vapour-deposition

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

본 발명은 전자기파 분석 공격에 대한 방어 장치에 관한 것으로서, 암호 칩과, 상기 암호 칩의 적어도 일면에서, 상기 암호 칩으로부터 발생하거나, 또는 상기 암호 칩으로 전달되는 전자기파를 차단하는 차폐막을 포함할 수 있다.The present invention relates to a defensive apparatus against an electromagnetic wave analysis attack, and may include a cryptographic chip and a shielding film which shields electromagnetic waves generated from the cryptographic chip or transmitted to the cryptographic chip, on at least one side of the cryptographic chip .

Description

전자기파 분석 공격에 대한 방어 장치{APPARATUS OF DEFENDING ELECTRO-MAGNETIC WAVE ANALYSIS ATTACK}[0001] APPARATUS OF DEFENDING ELECTRO-MAGNETIC WAVE ANALYSIS ATTACK [0002]

본 발명은 전류의 흐름에 의한 전기장과 자기장으로 인해 발생하는 전자기파(ELECTRO-MAGNETIC WAVE)를 분석하여 칩 내부의 주요 데이터(키)를 알아내는 공격을 방어하기 위해 암호 칩의 적어도 일면에 차폐막을 형성 또는 배치하는 기술에 관한 것이다.A shielding film is formed on at least one surface of a cryptographic chip to protect an attack that detects key data (key) inside the chip by analyzing an electro-magnetic wave generated by an electric field and a magnetic field due to current flow Or a technique for disposing.

암호 칩은 암호화 모듈의 알고리즘에 대한 공격뿐만 아니라 부채널 공격과 같이 암호 칩에 대한 물리적인 접근에 의한 공격에 노출될 수 있다. 기존의 암호 칩에 대한 공격의 접근 방식은 암호 칩을 블랙박스처럼 취급한다. 따라서, 키를 추출하여 대입하는 방식으로 이를 유추하는 공격 방식 등을 사용했기 때문에 키 길이가 길면 암호문은 안전하다고 생각하였다. 그러나, 실제 암호 시스템은 정해진 입출력 이외에도 다양한 부채널 정보, 예를 들어 전력소모, 전자파, 타이밍, 에러 등이 존재하기 때문에 이를 이용하여 중요 데이터를 분석할 수 있다.A cryptographic chip can be exposed to attack by a physical access to a cryptographic chip, such as a subchannel attack as well as an attack on the algorithm of the cryptographic module. The attack approach to existing cryptographic chips treats the cryptographic chip like a black box. Therefore, we used an attacking method that extracts and substitutes a key, so we thought that the ciphertext is safe if the key length is long. However, since the actual cryptographic system has various subchannel information such as power consumption, electromagnetic waves, timing, errors, etc. in addition to the predetermined input / output, it can analyze important data.

일실시예에 따른 전자기파 분석 공격에 대한 방어 장치는 암호 칩, 상기 암호 칩의 적어도 일면에서, 상기 암호 칩으로부터 발생하거나, 또는 상기 암호 칩으로 전달되는 전자기파를 차단하는 차폐막을 포함할 수 있다.The apparatus for defending against an electromagnetic wave analysis attack according to an embodiment may include a cryptographic chip, a shielding film formed on at least one side of the cryptographic chip, and a shielding film shielding electromagnetic waves generated from the cryptographic chip or transmitted to the cryptographic chip.

일실시예에 따른 상기 암호 칩은, 입력 메시지에 미리지정된 비밀키를 적용하는 암호화 과정을 통해 출력 메시지를 생성하고, 상기 차폐막은 상기 암호화 과정에서 상기 전자기파의 형태로써 생성되는 누설 정보를 외부와 차단할 수 있다.The encryption chip according to an embodiment generates an output message through an encryption process applying a predetermined secret key to an input message, and the shielding layer blocks leakage information generated in the form of the electromagnetic wave from the outside in the encryption process .

일실시예에 따른 상기 암호 칩은 기판을 포함하는 CMOS 회로를 포함하고, 상기 차폐막은 상기 암호 칩의 기판을 제외하는 나머지 면들에서 상기 전자기파를 차단할 수 있다.The cryptographic chip according to an embodiment includes a CMOS circuit including a substrate, and the shielding film may block the electromagnetic wave on the remaining surfaces except the substrate of the cryptographic chip.

일실시예에 따른 상기 차폐막은 상기 암호 칩의 적어도 일면에 형성되는 메탈 레이어를 포함할 수 있다.The shielding film may include a metal layer formed on at least one surface of the cipher chip.

일실시예에 따른 상기 차폐막은 상기 암호 칩의 적어도 일면에서 미리지정된 폭을 갖는 와이어들이 미리지정된 빈공간으로 형성되는 제1 메탈 레이어를 포함할 수 있다.The shielding layer may include a first metal layer formed on at least one side of the cryptographic chip, the wires having a predetermined width formed in predetermined empty spaces.

일실시예에 따른 상기 차폐막은 상기 암호 칩의 적어도 일면에서 미리지정된 폭을 갖는 와이어들이 미리지정된 빈공간으로 형성되는 제2 메탈 레이어를 포함하고, 상기 제2 메탈 레이어의 와이어들은 상기 제1 메탈 레이어의 미리지정된 빈공간과 적어도 일부가 오버랩될 수 있다.The shielding film may include a second metal layer formed on at least one surface of the cryptographic chip, the wires having a predetermined width and having a predetermined void space, and the wires of the second metal layer may be formed on the first metal layer At least a part of which can overlap with a predetermined empty space of the memory card.

일실시예에 따른 상기 차폐막은 상기 암호 칩의 적어도 일면에서 미리지정된 폭을 갖는 와이어들이 메쉬 형태로 형성되는 제1 메탈 레이어를 포함할 수 있다.The shielding film may include a first metal layer formed on at least one surface of the cipher chip, the wires having a predetermined width formed in a mesh shape.

일실시예에 따른 상기 차폐막은 상기 암호 칩의 적어도 일면에서 미리지정된 폭을 갖는 와이어들이 메쉬 형태로 형성되는 제2 메탈 레이어를 포함하고, 상기 제2 메탈 레이어의 와이어들은 상기 제1 메탈 레이어의 빈공간과 적어도 일부가 오버랩될 수 있다.According to an embodiment of the present invention, the shielding film may include a second metal layer formed of wires having a predetermined width on at least one side of the cipher chip in a mesh shape, the wires of the second metal layer Space and at least part of the space can overlap.

일실시예에 따른 상기 차폐막은 상기 암호 칩의 적어도 일면에서, 상기 암호 칩의 윗면에서 기판으로 향하는 방향에서 형성되는 적어도 하나의 비아(via)를 포함할 수 있다.The shielding film according to an embodiment may include at least one via formed in at least one side of the cipher chip in a direction from the top surface of the cipher chip toward the substrate.

일실시예에 따른 상기 차폐막은 상기 암호 칩의 적어도 일면에서, 상기 암호 칩의 윗면에서 기판으로 향하는 방향에서 미리지정된 빈공간으로 형성되는 복수의 제1 비아들을 포함할 수 있다.The shielding film according to an embodiment may include a plurality of first vias formed on at least one side of the cryptographic chip, with a predetermined void space in a direction from the top surface of the cryptographic chip toward the substrate.

일실시예에 따른 상기 차폐막은 상기 암호 칩의 적어도 일면에서, 상기 암호 칩의 윗면에서 기판으로 향하는 방향에서 미리지정된 빈공간으로 형성되는 복수의 제2 비아들을 포함하고, 상기 제2 비아들은 상기 제1 비아들의 미리지정된 빈공간과 적어도 일부가 오버랩될 수 있다.The shielding film according to an embodiment includes a plurality of second vias formed on at least one side of the cipher chip in a predetermined empty space in a direction from the top surface of the cipher chip to the substrate, Lt; RTI ID = 0.0 > 1 < / RTI > vias.

일실시예에 따른 전자기파 분석 공격에 대한 방어 장치의 제조 방법은 암호 칩의 적어도 일면에서 미리지정된 폭을 갖는 와이어들이 미리지정된 빈공간으로 제1 메탈 레이어를 형성하는 단계, 및 상기 제1 메탈 레이어의 윗면에서 미리지정된 폭을 갖는 와이어들이 미리지정된 빈공간으로 형성되는 제2 메탈 레이어를 형성하는 단계를 포함하고, 상기 제2 메탈 레이어의 와이어들은 상기 제1 메탈 레이어의 미리지정된 빈공간과 적어도 일부가 오버랩될 수 있다.According to an embodiment of the present invention, there is provided a method of manufacturing a defensive device for an electromagnetic wave analysis attack, the method comprising: forming a first metal layer on at least one surface of a cipher chip, And forming a second metal layer on the upper surface of which a predetermined width of the wires is formed as a predetermined void space, wherein the wires of the second metal layer are at least partly spaced from the predetermined empty space of the first metal layer Can be overlapped.

일실시예에 따른 전자기파 분석 공격에 대한 방어 장치의 제조 방법은 암호 칩의 적어도 일면에서 미리지정된 폭을 갖고, 메쉬 형태로 형성되는 와이어들을 포함하는 제1 메탈 레이어를 형성하는 단계, 및 상기 제1 메탈 레이어의 윗면에서 미리지정된 폭을 갖고, 메쉬 형태로 형성되는 와이어들을 포함하는 제2 메탈 레이어를 형성하는 단계를 포함하고, 상기 제2 메탈 레이어의 와이어들은 상기 제1 메탈 레이어의 빈공간과 적어도 일부가 오버랩될 수 있다.According to an embodiment of the present invention, there is provided a method of manufacturing a defensive device for an electromagnetic wave analysis attack, comprising: forming a first metal layer having a predetermined width on at least one surface of a cipher chip and including wires formed in a mesh shape; And forming a second metal layer having a predetermined width on the upper surface of the metal layer and including wires formed in a mesh shape, wherein the wires of the second metal layer are spaced apart from the void space of the first metal layer Some may overlap.

일실시예에 따른 전자기파 분석 공격에 대한 방어 장치의 제조 방법은 암호 칩의 적어도 일면에서, 상기 암호 칩의 윗면에서 기판으로 향하는 방향에서 미리지정된 빈공간으로 복수의 제1 비아들을 형성하는 단계, 및 상기 제1 비아들과 같은 암호 칩의 일면에서, 상기 암호 칩의 윗면에서 기판으로 향하는 방향에서 미리지정된 빈공간으로 복수의 제2 비아들을 형성하는 단계를 포함하고, 상기 제2 비아들은 상기 제1 비아들의 미리지정된 빈공간과 적어도 일부가 오버랩될 수 있다.A method of manufacturing a defensive device for an electromagnetic wave analysis attack according to an embodiment includes forming a plurality of first vias on at least one side of a cryptographic chip, in a predetermined vacant space in a direction from a top surface of the cryptographic chip to a substrate, Forming a plurality of second vias in a predetermined void space in a direction from the top surface of the cryptographic chip toward the substrate on one side of a cryptographic chip such as the first vias, At least a portion of the predefined void space of the vias may overlap.

일실시예에 따른 전자기파 분석 공격에 대한 방어 장치의 설계 방법은 암호 칩의 윗면에 와이어들을 포함하는 제1 메탈 레이어 및 제2 메탈 레이어를 배치하는 단계, 상기 암호 칩의 적어도 하나 이상의 옆면에 비아들을 배치하는 단계를 포함할 수 있다.A method of designing a defensive device for an electromagnetic wave analysis attack according to an exemplary embodiment includes disposing a first metal layer and a second metal layer including wires on a top surface of a cryptographic chip, And the like.

일실시예에 따른 상기 제1 메탈 레이어 및 상기 제2 메탈 레이어를 배치하는 상기 단계는, 상기 제2 메탈 레이어의 와이어들 및 상기 제1 메탈 레이어의 와이어들을 각각 미리지정된 빈공간으로 배치하되, 상기 제2 메탈 레이어의 와이어들이 상기 제1 메탈 레이어의 미리지정된 빈공간과 적어도 일부가 오버랩되도록 배치하는 단계를 포함할 수 있다.The step of disposing the first metal layer and the second metal layer according to an embodiment may include arranging the wires of the second metal layer and the wires of the first metal layer in predetermined empty spaces, And arranging the wires of the second metal layer so as to overlap at least a part of the predetermined empty space of the first metal layer.

일실시예에 따른 상기 제1 메탈 레이어 및 상기 제2 메탈 레이어를 배치하는 상기 단계는, 상기 제2 메탈 레이어의 와이어들 및 상기 제1 메탈 레이어의 와이어들을 각각 메쉬 형태로 배치하되, 상기 제2 메탈 레이어의 와이어들이 상기 제1 메탈 레이어의 빈공간과 적어도 일부가 오버랩되도록 배치하는 단계를 포함할 수 있다.The step of disposing the first metal layer and the second metal layer according to an embodiment may include arranging the wires of the second metal layer and the wires of the first metal layer in a mesh form, And arranging the wires of the metal layer so as to overlap at least a part of the void space of the first metal layer.

일실시예에 따른 상기 암호 칩의 적어도 하나 이상의 옆면에 비아들을 배치하는 단계는, 상기 암호 칩의 윗면에서 기판으로 향하는 방향에서 미리지정된 빈공간으로 복수의 제1 비아들을 배치하는 단계, 및 상기 제1 비아들과 같은 암호 칩의 일면에서, 상기 암호 칩의 윗면에서 기판으로 향하는 방향에서 미리지정된 빈공간으로 복수의 제2 비아들을 배치하는 단계를 포함하고, 상기 제2 비아들은 상기 제1 비아들의 미리지정된 빈공간과 적어도 일부가 오버랩될 수 있다. The step of disposing vias on at least one side surface of the cryptographic chip according to an embodiment may include the steps of disposing a plurality of first vias in a predetermined void space in a direction from the top surface of the cryptographic chip toward the substrate, Placing a plurality of second vias on a side of a cryptographic chip, such as one vias, in a predefined void space in a direction toward the substrate from the top surface of the cryptographic chip, At least a part of the predetermined empty space may overlap.

도 1은 본 발명의 일실시예에 따른 전자기파 분석 공격에 대한 방어 장치를 설명하는 블록도이다.
도 2는 암호 칩의 적어도 일면에 형성되는 차폐막들을 설명하는 도면이다.
도 3은 암호 칩의 윗면에 메탈 레이어로 형성되는 차폐막을 설명하는 도면이다.
도 4는 암호 칩의 윗면에 미리지정된 폭의 메탈 레이어가 미리지정된 빈공간으로 형성되는 차폐막을 설명하는 도면이다.
도 5는 암호 칩의 윗면에 미리지정된 폭의 메탈 레이어가 메쉬 형태로 형성되는 차폐막을 설명하는 도면이다.
도 6은 암호 칩의 옆면에 비아의 형태로 형성되는 차폐막을 설명하는 도면이다.
도 7은 암호 칩의 옆면에 일정 빈공간의 비아들로 형성되는 차폐막을 설명하는 도면이다.
도 8은 암호 칩의 옆면에 일정 빈공간의 제1 비아들 및 상기 제1 비아들의 빈공간과 적어도 일부분이 중첩되는 제2 비아들로 형성되는 차폐막을 설명하는 도면이다.
도 9는 본 발명의 차폐막을 형성 또는 배치하는 방법을 설명하는 흐름도이다. 1 is a block diagram illustrating a defense apparatus against an electromagnetic wave analysis attack according to an embodiment of the present invention.
2 is a view for explaining shielding films formed on at least one side of a cipher chip.
3 is a view for explaining a shielding film formed of a metal layer on the upper surface of a cipher chip.
4 is a view for explaining a shielding film in which a metal layer of a predetermined width is formed on a top surface of a cipher chip in a predetermined empty space.
5 is a view for explaining a shielding film in which a metal layer of a predetermined width is formed in a mesh shape on the upper surface of a cipher chip.
6 is a view for explaining a shielding film formed in the form of a via on the side surface of the cipher chip.
7 is a view for explaining a shielding film formed of vias having a predetermined space on a side surface of a cipher chip.
8 is a view illustrating a shielding film formed of first vias of a predetermined void space on a side surface of a cipher chip and second vias overlapping at least a part of void spaces of the first vias.
9 is a flowchart illustrating a method of forming or arranging a shielding film of the present invention.

이하, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다.Hereinafter, embodiments will be described in detail with reference to the accompanying drawings.

실시예들을 설명함에 있어서, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 실시예들의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고, 본 명세서에서 사용되는 용어(terminology)들은 실시예들을 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 해당 기술이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.In the following description of the embodiments, detailed description of known functions and configurations incorporated herein will be omitted when it may make the gist of the embodiments unnecessarily obscure. The terminologies used herein are terms used to properly represent embodiments, which may vary depending on the user, the intention of the operator, or the practice of the field to which the technology belongs. Accordingly, the definitions of the terms should be based on the contents throughout the specification. Like reference symbols in the drawings denote like elements.

본 명세서에서 사용되는 도면부호는 설명과 이해의 편의를 위해서 부여된 것일 뿐 반도체 설계 또는 제조 공정에 따른 공정 순서와는 관계가 없다.The reference numerals used in the present specification are given for the convenience of explanation and understanding, and are not related to a process order according to a semiconductor design or manufacturing process.

도 1은 본 발명의 일실시예에 따른 전자기파 분석 공격에 대한 방어 장치(100)를 설명하는 블록도이다.1 is a block diagram illustrating a defense apparatus 100 for an electromagnetic wave analysis attack according to an embodiment of the present invention.

본 발명의 일실시예에 따른 전자기파 분석 공격에 대한 방어 장치(100)는 전자기파 분석 공격을 방어하기 위해 메탈 레이어 또는 비아를 이용하여 암호 칩의 윗면과 옆면의 전자기파 분석 공격을 막을 수 있다.The defensive apparatus 100 for an electromagnetic wave analysis attack according to an embodiment of the present invention can prevent an electromagnetic wave analysis attack on the top and side surfaces of a cryptographic chip using a metal layer or via to protect against an electromagnetic wave analysis attack.

전자기파 분석 공격은, 전류의 흐름에 의한 전기장과 자기장으로 인해 발생하는 전자기파(ELECTRO-MAGNETIC WAVE)를 분석하여 칩 내부의 주요 데이터(키)를 알아내는 공격으로 해석될 수 있다.The electromagnetic wave analysis attack can be interpreted as an attack that detects the main data (key) inside the chip by analyzing the electro-magnetic wave generated by the electric field and the magnetic field due to the current flow.

본 발명의 일실시예에 따른 전자기파 분석 공격에 대한 방어 장치(100)는 암호 칩(110), 및 차폐막(120)을 칩의 내부에 포함할 수 있다.The defensive apparatus 100 for an electromagnetic wave analysis attack according to an embodiment of the present invention may include a cryptographic chip 110 and a shielding film 120 inside a chip.

본 발명의 일실시예에 따른 차폐막(120)은 암호 칩(110)의 적어도 일면에서, 상기 암호 칩(110)으로부터 발생하거나, 또는 상기 암호 칩(110)으로 전달되는 전자기파, 즉 전자기파 분석 공격을 차단할 수 있다.The shielding film 120 according to an embodiment of the present invention may be used to shield electromagnetic waves generated from the cryptographic chip 110 or transmitted to the cryptographic chip 110 on at least one side of the cryptographic chip 110, Can be blocked.

일실시예에 따른 암호 칩(110)은 입력 메시지에 미리지정된 비밀키를 적용하는 암호화 과정을 통해 출력 메시지를 생성하는 것으로서 일례로 기판을 포함하는 CMOS 회로를 포함할 수 있다. 또한, 차폐막(120)은 암호 칩(110)의 암호화 과정에서 상기 전자기파의 형태로써 생성되는 누설 정보를 외부와 차단할 수 있다.The cryptographic chip 110 according to an embodiment generates an output message through an encryption process applying a predetermined secret key to an input message, and may include a CMOS circuit including a substrate, for example. In addition, the shielding film 120 may block leakage information generated in the form of the electromagnetic wave during encryption of the cryptographic chip 110 from the outside.

일실시예에 따른 암호 칩(110)은 직육면체의 구조일 수 있는데, 기판으로 형성된 바닥면이 그라운드에 고정되어 있는 도체라는 점을 고려할 때, 윗면과 옆면들에 대한 차폐를 통해 전자기파 분석 공격에 방어할 수 있다. 따라서, 일실시예에 따른 차폐막(120)은 암호 칩(110)의 바닥면을 제외하고, 윗면 및 옆면들에 대해 차폐할 수 있다.The cryptographic chip 110 according to one embodiment may be a rectangular parallelepiped structure. Considering that a bottom surface formed of a substrate is a conductor fixed to the ground, the cryptographic chip 110 may be protected against electromagnetic wave analysis attacks through shielding against the top and side surfaces. can do. Therefore, the shielding film 120 according to one embodiment can shield the top surface and the side surfaces, except for the bottom surface of the cryptographic chip 110.

이를 위해, 차폐막(120)은 적어도 하나 이상의 메탈 레이어 또는 적어도 하나 이상의 비아를 포함할 수 있다.To this end, the shielding film 120 may include at least one metal layer or at least one via.

도 2는 암호 칩(210)의 적어도 일면에 형성되는 차폐막들(220, 230)을 설명하는 도면이다.2 is a view for explaining shielding films 220 and 230 formed on at least one surface of the cipher chip 210. FIG.

전자기파 분석 공격에 대한 방어 장치(200)는 암호 칩(210)을 통해 비밀키에 의한 출력 메시지를 생성할 수 있다. 이때 외부로부터의 전자기파 분석 공격을 방어하기 위해서 차폐막들(220, 230)을 이용할 수 있다.The defense apparatus 200 for the electromagnetic wave analysis attack can generate an output message by the secret key via the encryption chip 210. At this time, the shielding films 220 and 230 may be used to protect the electromagnetic wave analysis attack from the outside.

차폐막(220)은 적어도 하나 이상의 메탈 레이어를 이용하여 암호 칩(210)을 전자기파로부터 차폐할 수 있다. 이때, 일실시예에 따른 차폐막(220)은 하나의 메탈 레이어(메탈면)를 포함하여 암호 칩(210)의 윗면을 모두 또는 부분적으로 덮을 수 있다.The shielding film 220 may shield the cryptographic chip 210 from electromagnetic waves using at least one metal layer. At this time, the shielding film 220 according to one embodiment may include one metal layer (metal surface) to cover the top surface of the cryptographic chip 210 in whole or in part.

암호 칩(210)의 차폐에 이용되는 메탈 레이어에는 전자기파의 차폐를 위해 단일 전압이 인가될 수 있다. 예를 들어, 메탈 레이어에는 미리지정된 전압의 단일 전압이 인가될 수도 있고, 그라운드와 같이 전압이 인가될 수도 있다.A single voltage may be applied to the metal layer used to shield the cryptographic chip 210 to shield electromagnetic waves. For example, a single voltage of a predetermined voltage may be applied to the metal layer, or a voltage may be applied as the ground.

또한, 차폐막(230)은 적어도 하나 이상의 비아를 이용하여 암호 칩(210)을 전자기파로부터 차폐할 수 있다. 차폐막(230)은 암호 칩(210)의 가장자리를 이루는 부분에서 비아를 이용해 옆면을 빈틈없이 채워 차폐를 수행할 수 있다. 뿐만 아니라, 차폐막(230)은 미리지정된 빈공간으로 형성된 비아를 통해서 전자기파의 차폐를 수행할 수 있고, 미리지정된 빈공간으로 형성된 비아가 여러 층으로 위치하여 서로 다른 층의 비아가 서로의 빈공간을 보완할 수 있도록 하는 방식으로 전자기파를 차폐할 수 있다.Also, the shielding film 230 can shield the cryptographic chip 210 from electromagnetic waves using at least one via. The shielding film 230 can fill the side surface of the cryptographic chip 210 by using vias at the edge portion thereof to perform shielding. In addition, the shielding film 230 can shield electromagnetic waves through vias formed in a predetermined void space, and vias formed in a predetermined void space are located in multiple layers, Electromagnetic waves can be shielded in such a manner as to be able to compensate.

이하, 도 3 내지 도 5를 통해 암호 칩의 윗면에 메탈 레이어의 형태로 형성되는 차폐막의 실시예를 구체적으로 설명한다.Hereinafter, an embodiment of a shielding film formed in the form of a metal layer on the upper surface of the cipher chip will be described in detail with reference to FIGS. 3 to 5. FIG.

도 3은 암호 칩의 윗면에 메탈 레이어로 형성되는 차폐막을 설명하는 도면이다.3 is a view for explaining a shielding film formed of a metal layer on the upper surface of a cipher chip.

차폐막의 탑뷰(310)에서 보는 바와 같이, 미리지정된 면적을 갖는 메탈면의 형태로 형성될 수 있고, 단면도(sectional view, 320)에서 보는 바와 같이 전자기파를 차폐할 수 있을 정도의 미리지정된 두께로 형성될 수 있다. 차폐막에는 미리지정된 크기의 전압이나 그라운드와 같이 단일 전압이 인가되어 전자기파를 효율적으로 차단할 수 있다.May be formed in the form of a metal surface having a predetermined area as shown in the top view 310 of the shielding film and may be formed in a predetermined thickness enough to shield the electromagnetic wave as shown in a sectional view 320 . A single voltage such as a predetermined voltage or ground may be applied to the shielding film to effectively block the electromagnetic wave.

도 4는 암호 칩의 윗면에 미리지정된 폭의 메탈 레이어가 미리지정된 빈공간으로 형성되는 차폐막을 설명하는 도면이다.4 is a view for explaining a shielding film in which a metal layer of a predetermined width is formed on a top surface of a cipher chip in a predetermined empty space.

암호 칩의 윗면에 형성되는 차폐막은 암호 칩의 적어도 일면에서 미리지정된 폭을 갖는 와이어들이 미리지정된 빈공간으로 형성되는 메탈 레이어를 포함할 수 있다.The shielding film formed on the upper surface of the cipher chip may include a metal layer formed on at least one surface of the cipher chip, in which wires having a predetermined width are formed in predetermined empty spaces.

예를 들어, 일실시예에 따른 차폐막은 서로 다른 메탈 레이어가 중첩되는 형태로 형성될 수 있다. 도면부호 410에서 보는 바와 같이 차상위 메탈 레이어는 디자인 룰에 따르는 폭을 갖는 와이어들이 미리지정된 빈공간으로 형성되는 제1 메탈 레이어의 형태이고, 도면부호 420에서 보는 바와 같이 최상위 메탈 레이어는 디자인 룰에 따르는 폭을 갖는 와이어들이 미리지정된 빈공간으로 형성되는 제2 메탈 레이어의 형태일 수 있다. 이때, 제2 메탈 레이어의 와이어들은 상기 제1 메탈 레이어의 미리지정된 빈공간과 적어도 일부가 오버랩될 수 있다. 즉, 도면부호 430에서 보는 바와 같이, 제2 메탈 레이어는 제1 메탈 레이어에 의한 미리지정된 빈공간들 사이에 위치할 수 있다.For example, the shielding film according to an embodiment may be formed such that different metal layers are overlapped with each other. As shown in reference numeral 410, the next-highest metal layer is a first metal layer in which wires having a width conforming to a design rule are formed in a predetermined empty space, and the uppermost metal layer is formed in accordance with a design rule May be in the form of a second metal layer in which wires having a predetermined width are formed in a predetermined empty space. At this time, the wires of the second metal layer may overlap at least a part of the predetermined empty space of the first metal layer. That is, as shown in reference numeral 430, the second metal layer may be located between predetermined empty spaces by the first metal layer.

단면도(440)에서 보는 바와 같이, 제1 메탈 레이어에 의한 미리지정된 빈공간들 사이에 제2 메탈 레이어의 적어도 일면이 위치할 수 있다.At least one side of the second metal layer may be positioned between predefined void spaces by the first metal layer, as shown in section 440.

도 5는 암호 칩의 윗면에 미리지정된 폭의 메탈 레이어가 메쉬 형태로 형성되는 차폐막을 설명하는 도면이다.5 is a view for explaining a shielding film in which a metal layer of a predetermined width is formed in a mesh shape on the upper surface of a cipher chip.

평면도(510)를 살펴보면, 차폐막은 암호 칩의 최상위 면에서 미리지정된 폭을 갖는 와이어들이 메쉬 형태로 형성되는 제1 메탈 레이어를 포함할 수 있다. 또한, 평면도(520)에서 보는 바와 같이, 차폐막은 상기 암호 칩의 적어도 일면에서 미리지정된 폭을 갖는 와이어들이 메쉬 형태로 형성되는 제2 메탈 레이어를 포함할 수 있다. 또한, 평면도(530)에서 보는 바와 같이, 제2 메탈 레이어의 와이어들은 상기 제1 메탈 레이어의 빈공간과 적어도 일부가 오버랩될 수 있다.Referring to the plan view 510, the shielding film may include a first metal layer in which wires having a predetermined width on the uppermost surface of the cipher chip are formed in a mesh shape. Also, as shown in the plan view 520, the shielding film may include a second metal layer in which wires having a predetermined width on at least one side of the cipher chip are formed in a mesh shape. Also, as shown in the plan view 530, the wires of the second metal layer may overlap at least part of the void space of the first metal layer.

단면도(540)를 살펴보면, A-A' 방향의 단면에서는 최상위 메탈 레이어가 미리지정된 빈공간으로 형성되고, 그 아래 차상위 메탈 레이어가 상기 최상위 메탈 레이어에 수직으로 위치하여 형성됨을 확인할 수 있다. B-B' 방향의 단면에서는 최상위 메탈 레이어가 형성되고, 그 아래 차상위 메탈 레이어가 상기 최상위 메탈 레이어에 수직으로 위치하여 미리지정된 빈공간으로 형성될 수 있다.Referring to the cross-sectional view 540, it can be seen that the uppermost metal layer is formed as a predetermined empty space in the cross section in the direction of A-A ', and the lower-most level metal layer is formed vertically to the uppermost metal layer. The uppermost metal layer is formed on the end face in the direction of B-B ', and the lower-most metal layer is positioned vertically to the uppermost metal layer and can be formed as a predetermined empty space.

이하, 도 6 내지 도 8을 통해 암호 칩의 옆면에 비아의 형태로 형성되는 차폐막의 실시예를 구체적으로 설명한다.Hereinafter, an embodiment of the shielding film formed in the form of a via on the side surface of the cipher chip will be described in detail with reference to FIGS. 6 to 8. FIG.

도 6은 암호 칩의 옆면에 비아의 형태로 형성되는 차폐막을 설명하는 도면이다.6 is a view for explaining a shielding film formed in the form of a via on the side surface of the cipher chip.

차폐막은 상기 암호 칩의 적어도 일면에서, 상기 암호 칩의 윗면에서 기판으로 향하는 방향에서 형성되는 적어도 하나의 비아(via)를 포함할 수 있다.The shielding film may include at least one via formed in at least one side of the cryptographic chip in a direction from the top surface of the cryptographic chip toward the substrate.

윗면의 메탈 레이어만으로는 암호 칩의 옆면을 전자기파 분석 공격으로부터 보호할 수 없다. 이를 위해, 도 6 내지 도 8에서는 암호 칩의 옆면에 적어도 하나 이상의 비아를 형성하여 전자기파 분석 공격으로부터 방어할 수 있다. 이때, 비아에 미리지정된 단일 전압이 인가될 수도 있다.The metal layer on the top side alone can not protect the side of the cryptographic chip from electromagnetic wave analysis attacks. For this purpose, in FIGS. 6 to 8, at least one via is formed on the side surface of the cryptographic chip, so that it can be protected against electromagnetic wave analysis attack. At this time, a single predetermined voltage may be applied to the via.

평면도(610)에서 보는 바와 같이, 차폐막은 암호 칩의 가장 자리를 이루는 부분에서 모든 메탈 레이어와 비아(611)를 이용해 옆면을 빈틈없이 채우는 형태로 형성될 수 있다. 또한, A-A' 방향의 단면도(620)에서 보는 바와 같이, 메탈 레이어와 비아를 교대로 적층하여 메탈 레이어를 통해 비아에 단일 전압을 인가할 수 있다.As shown in the plan view 610, the shielding film can be formed in such a manner that the side faces are completely filled with all the metal layers and vias 611 in the edge portion of the cryptographic chip. Further, as shown in a cross-sectional view 620 in the A-A 'direction, a metal layer and vias may be alternately stacked to apply a single voltage to the via through the metal layer.

도 7은 암호 칩의 옆면에 일정 빈공간의 비아들로 형성되는 차폐막을 설명하는 도면이다.7 is a view for explaining a shielding film formed of vias having a predetermined space on a side surface of a cipher chip.

도 7의 평면도(710)에서 보는 바와 같이, 차폐막은 미리지정된 빈공간(712)으로 위치하는 비아(711)들을 포함할 수 있다. 이 때, 비아(711)들의 빈공간(712)은 디자인 룰에 따른 것으로서, 예를 들어 1um 이하가 될 수 있고, 비아(711)들의 빈공간(712)이 매우 작기 때문에 누출되는 전자기파는 충분히 감쇄될 수 있다. 따라서, 전자기파 분석 공격에 방어할 수 있다.As shown in plan view 710 of FIG. 7, the shielding film may include vias 711 located in a predefined void space 712. At this time, the empty space 712 of the vias 711 is according to the design rule and can be, for example, 1um or less. Since the empty space 712 of the vias 711 is very small, . Therefore, it can protect against electromagnetic wave analysis attack.

A-A' 방향의 단면도(720)에서 보는 바와 같이 메탈 레이어와 미리지정된 빈공간으로 형성되는 비아들을 교대로 적층하여 메탈 레이어를 통해 비아들에 단일 전압을 인가할 수 있다.As shown in a cross-sectional view 720 in the A-A 'direction, the metal layer and the vias formed with the predetermined void space may be alternately stacked to apply a single voltage to the vias through the metal layer.

도 8은 암호 칩의 옆면에 일정 빈공간의 제1 비아들 및 상기 제1 비아들의 빈공간과 적어도 일부분이 중첩되는 제2 비아들로 형성되는 차폐막을 설명하는 도면이다.8 is a view illustrating a shielding film formed of first vias of a predetermined void space on a side surface of a cipher chip and second vias overlapping at least a part of void spaces of the first vias.

차폐막은 암호 칩의 적어도 일면에서, 상기 암호 칩의 윗면에서 기판으로 향하는 방향에서 미리지정된 빈공간으로 형성되는 복수의 제1 비아들을 포함할 수 있다. 또한, 차폐막은 상기 암호 칩의 적어도 일면에서, 암호 칩의 윗면에서 기판으로 향하는 방향에서 미리지정된 빈공간으로 형성되는 복수의 제2 비아들을 포함하고, 이때의 제2 비아들은 제1 비아들의 미리지정된 빈공간과 적어도 일부가 오버랩될 수 있다.The shielding film may comprise a plurality of first vias formed on at least one side of the cryptographic chip, with a predetermined void space in the direction from the top surface of the cryptographic chip toward the substrate. Further, the shielding film includes a plurality of second vias formed on at least one side of the cipher chip in a predetermined empty space in a direction from the top surface of the cipher chip to the substrate, wherein the second vias are pre- At least a part of the empty space may overlap.

평면도(810)에서 보는 바와 같이, 도면부호 811에 해당하는 비아가 제1 비아로 해석될 수 있고, 도면부호 812에 해당하는 비아가 제2 비아로 해석될 수 있다. 즉, 제2 비아는 제1 비아들로부터 생성되는 빈공간에 위치하여 전자기파 분석 공격을 방어할 수 있다.As shown in plan view 810, a via corresponding to 811 may be interpreted as a first via, and a via corresponding to 812 may be interpreted as a second via. That is, the second vias are located in the empty space generated from the first vias, and can prevent the electromagnetic wave analysis attack.

A-A' 방향의 단면도에서 보는 바와 같이, 메탈 레이어와 미리지정된 빈공간으로 형성되는 제1 비아들 및 제2 비아들을 교대로 적층하여 메탈 레이어를 통해 제1 비아들 및 제2 비아들에 단일 전압을 인가할 수 있다.The first vias and the second vias formed by the metal layer and the predetermined void space are alternately stacked so that a single voltage is applied to the first vias and the second vias through the metal layer .

도 9는 본 발명의 차폐막을 형성 또는 배치하는 방법을 설명하는 흐름도이다. 9 is a flowchart illustrating a method of forming or arranging a shielding film of the present invention.

본 발명의 차폐막을 형성 또는 배치하는 방법은 제1 메탈 레이어(또는 제1 비아)를 암호 칩의 적어도 일면에 형성(또는 배치)할 수 있다(단계 901).A method of forming or arranging a shielding film of the present invention may form (or place) a first metal layer (or first via) on at least one side of a cryptographic chip (step 901).

본 발명의 차폐막을 형성 또는 배치하는 방법은 제2 메탈 레이어(또는 제2 비아)를 암호 칩의 적어도 일면에 형성(또는 배치)할 수 있다(단계 902).A method of forming or arranging a shielding film of the present invention may form (or place) a second metal layer (or second via) on at least one side of a cryptographic chip (step 902).

차상위 메탈 레이어는 디자인 룰에 따르는 폭을 갖는 와이어들이 미리지정된 빈공간으로 형성되는 제1 메탈 레이어의 형태로 형성(또는 배치)될 수 있고, 최상위 메탈 레이어는 디자인 룰에 따르는 폭을 갖는 와이어들이 미리지정된 빈공간으로 형성되는 제2 메탈 레이어의 형태로 형성(또는 배치)될 수 있다. 이때, 제2 메탈 레이어의 와이어들은 상기 제1 메탈 레이어의 미리지정된 빈공간과 적어도 일부가 오버랩될 수 있다. 즉, 제2 메탈 레이어는 제1 메탈 레이어에 의한 미리지정된 빈공간들 사이에 위치할 수 있다.The uppermost metal layer may be formed (or arranged) in the form of a first metal layer formed with a predetermined empty space by wires having widths conforming to the design rule, and the uppermost metal layer may be formed And may be formed (or arranged) in the form of a second metal layer formed with a predetermined empty space. At this time, the wires of the second metal layer may overlap at least a part of the predetermined empty space of the first metal layer. That is, the second metal layer may be positioned between predetermined empty spaces by the first metal layer.

다른 일례로, 제1 메탈 레이어는 암호 칩의 최상위 면에서 미리지정된 폭을 갖는 와이어들이 메쉬 형태로 형성(또는 배치)될 수 있고, 제2 메탈 레이어는 상기 암호 칩의 적어도 일면에서 미리지정된 폭을 갖는 와이어들이 메쉬 형태로 형성(또는 배치)될 수 있다. 이때, 제2 메탈 레이어의 와이어들은 상기 제1 메탈 레이어의 빈공간과 적어도 일부가 오버랩될 수 있다.In another example, the first metal layer may be formed (or arranged) in a mesh shape with wires having a predetermined width on the top surface of the cipher chip, and the second metal layer may have a predetermined width (Or arranged) in the form of a mesh. At this time, the wires of the second metal layer may overlap at least a part of the void space of the first metal layer.

차폐막은 암호 칩의 적어도 일면에서, 상기 암호 칩의 윗면에서 기판으로 향하는 방향에서 미리지정된 빈공간으로 형성되는 복수의 제1 비아들을 포함할 수 있다.The shielding film may comprise a plurality of first vias formed on at least one side of the cryptographic chip, with a predetermined void space in the direction from the top surface of the cryptographic chip toward the substrate.

암호 칩의 옆면에서 형성(또는 배치)되는 차폐막은 디자인 룰에 따라 미리지정된 빈공간으로 형성되는 제1 비아들로 형성(또는 배치)될 수 있고, 제2 비아들은 상기 제1 비아들의 빈공간과 적어도 일부분이 중첩되어 형성될 수 있다.The shielding film formed (or disposed) on the side surface of the cipher chip may be formed (or arranged) as first vias formed in a predetermined void space according to a design rule, and the second vias may be formed At least a part of which is superimposed.

이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments. For example, it is to be understood that the techniques described may be performed in a different order than the described methods, and / or that components of the described systems, structures, devices, circuits, Lt; / RTI > or equivalents, even if it is replaced or replaced.

그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.Therefore, other implementations, other embodiments, and equivalents to the claims are also within the scope of the following claims.

Claims (15)

암호화 과정을 수행하는 암호 칩; 및
상기 암호 칩을 둘러싸도록 배치되고, 상기 암호화 과정에서 상기 암호 칩으로부터 발생하여 누설되는 전자기파, 또는 상기 암호 칩으로 전달되는 전자기파 형태의 공격파를 차단하는 차폐막
을 칩 내부에 포함하고,
상기 차폐막은 전압으로 바이어스 된 비아(via)로서 상기 암호 칩의 옆면을 둘러싸는 형태로 구성되는, 전자기파 분석 공격에 대응하는 방어 장치.A cryptographic chip for performing an encryption process; And
A shielding film which is arranged to surround the cipher chip and blocks an electromagnetic wave leaked from the cipher chip in the encryption process or an attack wave in the form of electromagnetic wave transmitted to the cipher chip,
In the chip,
Wherein the shielding film is configured to surround a side surface of the cryptographic chip as a via biased with a voltage. 제1항에 있어서,
상기 차폐막은 상기 암호 칩의 기판을 제외하는 나머지 면들에서 상기 전자기파를 차단하는 전자기파 분석 공격에 대응하는 방어 장치.The method according to claim 1,
Wherein the shielding film corresponds to an electromagnetic wave analysis attack that intercepts the electromagnetic wave on the remaining surfaces excluding the substrate of the cryptographic chip. 제1항에 있어서,
상기 암호화 과정은, 입력 메시지에 미리지정된 비밀키를 적용하여 출력 메시지를 생성하는 것을 포함하는 전자기파 분석 공격에 대응하는 방어 장치.The method according to claim 1,
Wherein the encrypting step comprises generating an output message by applying a predetermined secret key to the input message. 제1항에 있어서,
상기 차폐막은 상기 암호 칩의 적어도 일면에 형성되는 메탈 레이어를 더 포함하는 전자기파 분석 공격에 대응하는 방어 장치.The method according to claim 1,
Wherein the shielding film further comprises a metal layer formed on at least one side of the cryptographic chip. 제4항에 있어서,
상기 차폐막은 상기 암호 칩의 적어도 일면에서 미리지정된 폭을 갖는 와이어들이 미리지정된 빈공간으로 형성되는 제1 메탈 레이어를 포함하는 전자기파 분석 공격에 대응하는 방어 장치.5. The method of claim 4,
Wherein the shielding film corresponds to an electromagnetic wave analysis attack including a first metal layer in which wires having a predetermined width on at least one surface of the cryptographic chip are formed as predetermined void spaces. 제5항에 있어서,
상기 차폐막은 상기 암호 칩의 적어도 일면에서 미리지정된 폭을 갖는 와이어들이 미리지정된 빈공간으로 형성되는 제2 메탈 레이어를 포함하고, 상기 제2 메탈 레이어의 와이어들은 상기 제1 메탈 레이어의 미리지정된 빈공간과 적어도 일부가 오버랩되는 것을 특징으로 하는 전자기파 분석 공격에 대응하는 방어 장치.6. The method of claim 5,
Wherein the shielding film includes a second metal layer formed on at least one surface of the cryptographic chip with wires having a predetermined width defined in advance and the wires of the second metal layer are pre- And at least a part of the electromagnetic wave is overlapped with the electromagnetic wave. 제4항에 있어서,
상기 차폐막은 상기 암호 칩의 적어도 일면에서 미리지정된 폭을 갖는 와이어들이 메쉬 형태로 형성되는 제1 메탈 레이어를 포함하는 것을 특징으로 하는 전자기파 분석 공격에 대응하는 방어 장치.5. The method of claim 4,
Wherein the shielding film includes a first metal layer formed on at least one surface of the cryptographic chip, the wires having a predetermined width formed in a mesh shape. 제7항에 있어서,
상기 차폐막은 상기 암호 칩의 적어도 일면에서 미리지정된 폭을 갖는 와이어들이 메쉬 형태로 형성되는 제2 메탈 레이어를 포함하고, 상기 제2 메탈 레이어의 와이어들은 상기 제1 메탈 레이어의 빈공간과 적어도 일부가 오버랩되는 것을 특징으로 하는 전자기파 분석 공격에 대응하는 방어 장치.8. The method of claim 7,
Wherein the shielding film includes a second metal layer having a predetermined width on at least one surface of the cipher chip and the wires of the second metal layer are at least partially covered with the void space of the first metal layer Wherein the electromagnetic waves are overlapped with each other. 삭제delete 제1항에 있어서,
상기 차폐막은 상기 암호 칩의 적어도 일면에서, 상기 암호 칩의 윗면에서 기판으로 향하는 방향에서 미리지정된 빈공간으로 형성되는 복수의 제1 비아들을 포함하는 것을 특징으로 하는 전자기파 분석 공격에 대응하는 방어 장치.The method according to claim 1,
Wherein the shielding film comprises a plurality of first vias formed on at least one surface of the cryptographic chip, the first vias being formed in a predetermined void space in a direction from the top surface of the cryptographic chip toward the substrate. 제10항에 있어서,
상기 차폐막은 상기 암호 칩의 적어도 일면에서, 상기 암호 칩의 윗면에서 기판으로 향하는 방향에서 미리지정된 빈공간으로 형성되는 복수의 제2 비아들을 포함하고, 상기 제2 비아들은 상기 제1 비아들의 미리지정된 빈공간과 적어도 일부가 오버랩되는 것을 특징으로 하는 전자기파 분석 공격에 대응하는 방어 장치.11. The method of claim 10,
Wherein the shielding film comprises a plurality of second vias formed on at least one side of the cipher chip in a predetermined empty space in a direction from the top surface of the cipher chip toward the substrate, Wherein at least a part of the empty space overlaps with the empty space. 암호화 과정을 수행하는 암호 칩의 윗면에서 미리지정된 폭을 갖는 와이어들이 미리지정된 빈공간으로 제1 메탈 레이어를 형성하는 단계; 및
상기 제1 메탈 레이어의 윗면에서 미리지정된 폭을 갖는 와이어들이 미리지정된 빈공간으로 형성되는 제2 메탈 레이어를 형성하는 단계
를 포함하고,
상기 제2 메탈 레이어의 와이어들은 상기 제1 메탈 레이어의 미리지정된 빈공간과 적어도 일부가 오버랩되고,
상기 암호 칩의 옆면에 해당하는 부분은, 상기 암호 칩의 윗면에서 기판으로 향하는 방향에서 상기 암호 칩의 옆면을 둘러싸는 형태로 형성되는 적어도 하나의 비아(via)를 포함하여 상기 암호화 과정에서 상기 암호 칩으로부터 발생하여 누설되는 전자기파, 또는 상기 암호 칩으로 전달되는 전자기파 형태의 공격파를 차단하는 것을 특징으로 하는 전자기파 분석 공격에 대한 방어 장치의 제조 방법.Forming a first metal layer on a top surface of a cipher chip performing a cipher process in a predefined void space with wires having a predetermined width; And
Forming a second metal layer on the upper surface of the first metal layer in which wires having a predetermined width are formed as predetermined void spaces
Lt; / RTI >
The wires of the second metal layer overlap at least a part of a predetermined empty space of the first metal layer,
Wherein the portion corresponding to the side surface of the cryptographic chip includes at least one via formed in a shape surrounding the side surface of the cryptographic chip in a direction from the top surface of the cryptographic chip to the substrate, Wherein the electromagnetic wave that is generated from the chip and leaked or the attack wave in the form of an electromagnetic wave transmitted to the cipher chip is cut off. 암호화 과정을 수행하는 암호 칩의 윗면에서 미리지정된 폭을 갖고, 메쉬 형태로 형성되는 와이어들을 포함하는 제1 메탈 레이어를 형성하는 단계; 및
상기 제1 메탈 레이어의 윗면에서 미리지정된 폭을 갖고, 메쉬 형태로 형성되는 와이어들을 포함하는 제2 메탈 레이어를 형성하는 단계
를 포함하고,
상기 제2 메탈 레이어의 와이어들은 상기 제1 메탈 레이어의 빈공간과 적어도 일부가 오버랩되고,
상기 암호 칩의 옆면에 해당하는 부분은, 상기 암호 칩의 윗면에서 기판으로 향하는 방향에서 상기 암호 칩의 옆면을 둘러싸는 형태로 형성되는 적어도 하나의 비아(via)를 포함하여 상기 암호화 과정에서 상기 암호 칩으로부터 발생하여 누설되는 전자기파, 또는 상기 암호 칩으로 전달되는 전자기파 형태의 공격파를 차단하는 것을 특징으로 하는 전자기파 분석 공격에 대한 방어 장치의 제조 방법.Forming a first metal layer having a predetermined width on the top surface of the cipher chip performing the encryption process, the first metal layer including wires formed in a mesh shape; And
Forming a second metal layer having a predetermined width on the upper surface of the first metal layer and including wires formed in a mesh shape,
Lt; / RTI >
The wires of the second metal layer overlap at least a part of the void space of the first metal layer,
Wherein the portion corresponding to the side surface of the cryptographic chip includes at least one via formed in a shape surrounding the side surface of the cryptographic chip in a direction from the top surface of the cryptographic chip toward the substrate, Wherein the electromagnetic wave that is generated from the chip and leaked or the attack wave in the form of an electromagnetic wave transmitted to the cipher chip is cut off. 암호화 과정을 수행하는 암호 칩의 적어도 옆면에서, 상기 암호 칩의 윗면에서 기판으로 향하는 방향에서 미리지정된 빈공간으로 복수의 제1 비아들을 형성하는 단계; 및
상기 제1 비아들과 같은 암호 칩의 옆면에서, 상기 암호 칩의 윗면에서 기판으로 향하는 방향에서 미리지정된 빈공간으로 복수의 제2 비아들을 형성하는 단계
를 포함하고,
상기 제2 비아들은 상기 제1 비아들의 미리지정된 빈공간과 적어도 일부가 오버랩되고, 상기 제1 비아들 및 상기 제2 비아들은 상기 암호화 과정에서 상기 암호 칩으로부터 발생하여 누설되는 전자기파, 또는 상기 암호 칩으로 전달되는 전자기파 형태의 공격파를 차단하는 것을 특징으로 하는 전자기파 분석 공격에 대한 방어 장치의 제조 방법.Forming a plurality of first vias on at least a side surface of a cryptographic chip performing a cryptographic process from a predetermined space in a direction from the top surface of the cryptic chip toward the substrate; And
Forming a plurality of second vias at a side of the cipher chip, such as the first vias, in a predefined void space in a direction from the top surface of the cipher chip toward the substrate
Lt; / RTI >
The second vias overlap at least a part of a predefined empty space of the first vias, and the first vias and the second vias are electromagnetic waves that leak and leak from the cryptographic chip in the encryption process, Wherein the electromagnetic wave shielding unit shields an attack wave of an electromagnetic wave type transmitted to the electromagnetic wave analysis attack. 암호화 과정을 수행하는 암호 칩의 윗면에 와이어들을 포함하는 제1 메탈 레이어 및 제2 메탈 레이어를 배치하는 단계;
상기 암호화 과정에서 상기 암호 칩으로부터 발생하여 누설되는 전자기파, 또는 상기 암호 칩으로 전달되는 전자기파 형태의 공격파를 차단하도록 상기 암호 칩의 적어도 하나 이상의 옆면에 상기 암호 칩의 윗면에서 기판으로 향하는 방향으로 비아들을 배치하는 단계
를 포함하는 전자기파 분석 공격에 대한 방어 장치의 설계 방법.
Disposing a first metal layer and a second metal layer including wires on an upper surface of a cipher chip performing an encryption process;
Wherein the cryptographic chip is provided with at least one side surface of the cryptographic chip so as to block an electromagnetic wave leaked from the cryptographic chip and transmitted to the cryptographic chip, Step
The method comprising the steps of:
KR1020130168713A 2013-12-31 2013-12-31 Apparatus of defending electro-magnetic wave analysis attack KR101563791B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130168713A KR101563791B1 (en) 2013-12-31 2013-12-31 Apparatus of defending electro-magnetic wave analysis attack

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130168713A KR101563791B1 (en) 2013-12-31 2013-12-31 Apparatus of defending electro-magnetic wave analysis attack

Publications (2)

Publication Number Publication Date
KR20150078887A KR20150078887A (en) 2015-07-08
KR101563791B1 true KR101563791B1 (en) 2015-10-27

Family

ID=53791336

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130168713A KR101563791B1 (en) 2013-12-31 2013-12-31 Apparatus of defending electro-magnetic wave analysis attack

Country Status (1)

Country Link
KR (1) KR101563791B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008021789A (en) * 2006-07-12 2008-01-31 Matsushita Electric Ind Co Ltd Semiconductor device and radio apparatus using the same
JP4268235B2 (en) * 1998-04-17 2009-05-27 大日本印刷株式会社 Electromagnetic shielding plate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4268235B2 (en) * 1998-04-17 2009-05-27 大日本印刷株式会社 Electromagnetic shielding plate
JP2008021789A (en) * 2006-07-12 2008-01-31 Matsushita Electric Ind Co Ltd Semiconductor device and radio apparatus using the same

Also Published As

Publication number Publication date
KR20150078887A (en) 2015-07-08

Similar Documents

Publication Publication Date Title
KR102362819B1 (en) Flexible display device
KR102271978B1 (en) Network security apparatus for vehicle and design method thereof
CN101819947B (en) Method of forming integrated circuit structure
US9667410B2 (en) Semiconductor device
JP2010225620A (en) Circuit module
US10236262B2 (en) System and method for protecting an integrated circuit (IC) device
JP6905473B2 (en) Integrated circuit chip protection against physical and / or electrical changes
US11063756B1 (en) Secure intra-chip hardware micro-segmentation using charged particle beam processing
JP2016524339A (en) Electronic hardware assembly
US20180336376A1 (en) Memory card reader body with protective mesh on both sides
KR101219898B1 (en) Method To Manufacture A Silicon Wafer Electronic Component Protected Against The Attacks And Such A Component
KR101563791B1 (en) Apparatus of defending electro-magnetic wave analysis attack
US11996386B2 (en) System-in-package architecture protection against physical and side-channel attacks
US9824984B2 (en) Individualised voltage supply of integrated circuits components as protective means against side channel attacks
CN104883809A (en) Protection method for PCB safety circuit
US20210193586A1 (en) Cryptographic system-in-package (csip)
US20080093742A1 (en) System For Shielding Integrated Circuits
Breier et al. Extensive laser fault injection profiling of 65 nm FPGA
Johansson Tamper Protection for Cryptographic Hardware: A survey and analysis of state-of-the-art tamper protection for communication devices handling cryptographic keys
CN202996828U (en) Chip electromagnetic shielding structure
Hayashi et al. Introduction to Physical Layer Security and Hardware Supply Chain Security: EM Tricks to Keep Your Information and Devices Safe
CN103151341A (en) System-level packaging structure
He et al. Comprehensive laser sensitivity profiling and data register bit-flips for cryptographic fault attacks in 65 nm fpga
Wollinger et al. Security aspects of FPGAs in cryptographic applications
Zhu et al. Investigation of reliability and security of the 3D packaging structure

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181008

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190905

Year of fee payment: 5