KR101557229B1 - Surface plasmon polariton logic circuit elements capable of various logic operations and method for logic operation thereof - Google Patents

Surface plasmon polariton logic circuit elements capable of various logic operations and method for logic operation thereof Download PDF

Info

Publication number
KR101557229B1
KR101557229B1 KR1020140058192A KR20140058192A KR101557229B1 KR 101557229 B1 KR101557229 B1 KR 101557229B1 KR 1020140058192 A KR1020140058192 A KR 1020140058192A KR 20140058192 A KR20140058192 A KR 20140058192A KR 101557229 B1 KR101557229 B1 KR 101557229B1
Authority
KR
South Korea
Prior art keywords
spp
input
output
signal
signals
Prior art date
Application number
KR1020140058192A
Other languages
Korean (ko)
Inventor
이명현
이동헌
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020140058192A priority Critical patent/KR101557229B1/en
Application granted granted Critical
Publication of KR101557229B1 publication Critical patent/KR101557229B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122Basic optical elements, e.g. light-guiding paths
    • G02B6/1226Basic optical elements, e.g. light-guiding paths involving surface plasmon interaction

Abstract

A plasmonic logic element according to embodiments of the present invention comprises: an input binding plasmonic waveguide formed in a shape of a single combined metal strip before N metal strips in which input surface plasmon polariton (SPP) signals of N prescribed binding modes are excited at input locations reach a gap starting location; an output plasmonic waveguide formed in a metal strip shape extended from a gap ending location to an output location to propagate an output SPP signal of a prescribed binding mode; a dielectric layer which is brought into contact with each metal surface of the input binding plasmonic waveguide and the output plasmonic waveguide to form metal-dielectric boundary surfaces; and a TE mode control optical signal waveguide which directs a TE mode control optical signal to enter a gap between the input binding plasmonic waveguide and the output plasmonic waveguide from the gap starting location to the gap ending location in a direction perpendicular to a propagation direction of the input SPP signals. The TE mode control optical signal can be activated or deactivated depending on a type of a logic operation or the type of the logic operation and logic values of the input SPP signals, and polarized to form an electric field in a parallel direction with the propagation direction of the input SPP signals.

Description

다양한 논리 연산들이 가능한 플라즈모닉 논리 소자 및 이를 이용한 논리 연산 방법{SURFACE PLASMON POLARITON LOGIC CIRCUIT ELEMENTS CAPABLE OF VARIOUS LOGIC OPERATIONS AND METHOD FOR LOGIC OPERATION THEREOF}TECHNICAL FIELD [0001] The present invention relates to a plasmonic logic device capable of performing various logical operations, and a logic operation method using the same.

본 발명은 표면 플라즈몬 폴라리톤에 관한 것으로, 더욱 상세하게는, 플라즈모닉 논리 소자에 관한 것이다.The present invention relates to a surface plasmon polariton, and more particularly, to a plasmonic logic device.

플라즈몬(Plasmon)은 금속 내에 존재하는 자유전자들이 특정 조건 하에 집단적으로 진동할 때 이러한 진동을 마치 하나의 입자처럼 취급하기 위한 유사 입자를 말한다. 플라즈몬이 금속의 표면에 국부적으로 속박된 경우에는 표면 플라즈몬이라고 한다.Plasmon refers to pseudo-particles for treating such vibrations as if they were a single particle when free electrons in the metal collectively oscillate under certain conditions. When plasmons are localized to the surface of the metal, they are called surface plasmons.

금속 표면에 가시~근적외선 대역의 빛이 입사되면, 빛을 이루는 전기장과 표면 플라즈몬이 상호 작용하면서 특정 파장에서 표면 플라즈몬이 여기되는 현상을 표면 플라즈몬 공명이라고 하는데, 이러한 현상은 금이 특유의 황금색으로 빛난다거나 매끈한 금속 표면이 특유의 금속성 광택을 보이는 근본 원리이기도 하다.Surface plasmon resonance is called surface plasmon resonance when light from the visible to near-infrared band enters the metal surface and the surface plasmon interacts with the surface plasmon at a specific wavelength. This phenomenon is characterized by the golden color of gold Or a smooth metal surface is a fundamental principle that shows a distinctive metallic luster.

특히, 금속 박막과 유전체의 경계면에 TM 모드로 입사한 광자와 강한 상호작용을 통해 금속 박막에 표면 플라즈몬이 발생할 때에는, 그 경계면을 따라 표면 플라즈몬과 함께 전파하는 근접장이 나타나는데, 이러한 근접장의 전파에 의한 표면파를 하나의 유사 입자로 취급하여 표면 플라즈몬 폴라리톤(SPP, surface plasmon polariton)이라 부른다.In particular, when a surface plasmon is generated in a metal thin film through strong interaction with a photon incident in a TM mode at the interface between the metal thin film and the dielectric, a near field propagating along with the surface plasmon appears along the interface. Surface waves are treated as one similar particle and are called surface plasmon polaritons (SPP).

한편, 통상적으로 광학적으로 다양하게 활용되는 가시~적외선 대역의 빛은 높은 동작 속도와 넓은 대역폭, 비간섭성, 낮은 손실 등의 장점을 일반적으로 가지지만, 이를 정보기술분야에 적극적으로 활용하려면 집적도의 문제와 광 제어의 문제를 해결하여야 한다. 집적도의 문제는 광파를 파장보다 작은 범위에 집속할 수 없다는, 빛의 회절 한계라고 불리는 근본적인 제약에 기인한다. 이에 따라, 집적 광학에서 선폭의 한계는 0.5~1㎛ 정도로서, 최신 반도체 기술로 달성할 수 있는 10~100㎚에 비해 매우 크다.On the other hand, in general, optically diverse visible-infrared band light generally has advantages of high operating speed, wide bandwidth, non-coherence, low loss, etc. However, in order to positively utilize it in the information technology field, Problems and problems of light control should be solved. The problem of densities is due to fundamental constraints, called the diffraction limit of light, that light waves can not be focused in a range smaller than the wavelength. Accordingly, the limit of the line width in the integrated optics is about 0.5 to 1 占 퐉, which is much larger than 10 to 100 nm that can be achieved by the latest semiconductor technology.

이에 비해 표면 플라즈몬 폴라리톤(SPP)은, 금속 박막과 유전체 경계면에서 입사된 광파의 파장보다 좁은 범위 내에 광파의 에너지가 강하게 집속되므로, 광학의 회절 한계를 극복할 수 있다. 이러한 특성을 이용하여 SPP 파를 구속, 전파하고 송수신하거나, 분배, 결합, 반사, 필터링하는 소자들 또는 아날로그 디지털 연산을 구현하는 기술과 분야를 플라즈모닉스라고 통칭한다.On the other hand, the surface plasmon polariton (SPP) is able to overcome the optical diffraction limit because the energy of the light wave is strongly focused within a range narrower than the wavelength of the light wave incident from the metal thin film and the dielectric interface. Techniques and fields for constraining, propagating, transmitting, receiving, distributing, combining, reflecting, filtering, or analog-to-digital operations of SPP waves using these characteristics are referred to as plasmonics.

하지만 SPP의 특유의 종파(longitudinal wave)적 성질로 인한 강한 직진성 때문에, SPP 모드의 생성, 송수신, 전송, 복제, 증폭 및 스위칭 등을 구현하는 것은 쉽지 않다.However, it is not easy to implement SPP mode generation, transmission / reception, transmission, replication, amplification and switching because of strong linearity due to SPP's characteristic longitudinal wave property.

더구나 SPP 모드들의 아날로그 또는 디지털 연산을 구현하는 것은 더욱 어려운 일이며 실제로 성공적인 사례는 거의 없다.Furthermore, implementing analog or digital arithmetic in SPP modes is more difficult, and there are few successful examples.

본 발명이 해결하고자 하는 과제는 다양한 논리 연산들이 가능한 플라즈모닉 논리 소자 및 논리 연산 방법을 제공하는 데에 있다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a plasmonic logic element and a logic operation method capable of performing various logical operations.

본 발명이 해결하고자 하는 과제는 AND 연산이 가능한 플라즈모닉 논리 소자 및 논리 연산 방법을 제공하는 데에 있다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a plasmonic logic element and a logic operation method capable of performing an AND operation.

본 발명이 해결하고자 하는 과제는 OR 연산이 가능한 플라즈모닉 논리 소자 및 논리 연산 방법을 제공하는 데에 있다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a plasmonic logic element and a logic operation method capable of performing an OR operation.

본 발명이 해결하고자 하는 과제는 XOR 연산이 가능한 플라즈모닉 논리 소자 및 논리 연산 방법을 제공하는 데에 있다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a plasmonic logic element and a logic operation method capable of XOR operation.

본 발명이 해결하고자 하는 과제는 버퍼 동작이 가능한 플라즈모닉 논리 소자 및 논리 연산 방법을 제공하는 데에 있다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a plasmonic logic device and a logic operation method capable of buffer operation.

본 발명이 해결하고자 하는 과제는 NOT 연산이 가능한 플라즈모닉 논리 소자 및 논리 연산 방법을 제공하는 데에 있다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a plasmonic logic element and a logic operation method capable of performing a NOT operation.

본 발명이 해결하고자 하는 과제는 NAND 연산이 가능한 플라즈모닉 논리 소자 및 논리 연산 방법을 제공하는 데에 있다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a plasmonic logic device and a logic operation method capable of NAND operation.

본 발명이 해결하고자 하는 과제는 NOR 연산이 가능한 플라즈모닉 논리 소자 및 논리 연산 방법을 제공하는 데에 있다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a plasmonic logic device and a logic operation method capable of NOR operation.

본 발명이 해결하고자 하는 과제는 XNOR 연산이 가능한 플라즈모닉 논리 소자 및 논리 연산 방법을 제공하는 데에 있다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a plasmonic logic element and a logic operation method capable of performing an XNOR operation.

본 발명의 해결과제는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 해결과제들은 아래의 기재로부터 당업자에게 명확히 이해될 수 있을 것이다.The solution to the problem of the present invention is not limited to those mentioned above, and other solutions not mentioned can be clearly understood by those skilled in the art from the following description.

본 발명의 일 측면에 따른 플라즈모닉 논리 소자는A plasmonic logic device according to an aspect of the present invention includes:

n 개의 소정 결합 모드의 입력 표면 플라즈몬 폴라리톤(SPP) 신호들이 각각의 입력 위치에서 여기되는 n 개의 금속 띠들이 간극 시작 위치에 도달하기 전에 하나의 금속 띠로 합체되는 형태로 구현되는 입력 결합 플라즈모닉 도파로; an input coupled plasmonic waveguide (PPS) in which n metal strips excited at respective input positions of input surface plasmon polariton (SPP) signals of n predetermined coupling modes are integrated into one metal strip before reaching the gap start position, ;

소정 결합 모드의 출력 SPP 신호가 전파될 수 있도록, 간극 종료 위치부터 출력 위치까지 연장되는 금속 띠의 형태로 구현되는 출력 플라즈모닉 도파로;An output plasmon waveguide implemented in the form of a metal band extending from the gap end position to the output position so that the output SPP signal of the predetermined coupling mode can propagate;

상기 입력 결합 플라즈모닉 도파로와 상기 출력 플라즈모닉 도파로의 각각의 금속 표면들과 접하여 금속-유전체 경계면들을 형성하는 유전체 층; 및A dielectric layer in contact with respective metal surfaces of the input coupled plasmonic waveguide and the output plasmonic waveguide to form metal-dielectric interfaces; And

상기 입력 결합 플라즈모닉 도파로와 상기 출력 플라즈모닉 도파로 사이에서 상기 간극 시작 위치부터 상기 간극 종료 위치까지 형성된 간극에 대해, TE 모드 제어 광 신호를 입력 SPP 신호들의 진행 방향과 직교하는 방향으로 입사하는 TE 모드 제어 광 신호 도파관을 포함하며,A TE mode control optical signal is input to a gap formed between the input coupling plasmon waveguide and the output plasmon waveguide from the gap start position to the gap end position in a direction orthogonal to a traveling direction of input SPP signals, A control optical signal waveguide,

상기 TE 모드 제어 광 신호는 논리 연산의 종류에 따라 또는 논리 연산의 종류 및 상기 입력 SPP 신호들의 논리 값들에 따라 활성화 또는 비활성화되고, 상기 입력 SPP 신호들의 진행 방향과 평행하는 방향으로 전기장을 형성하도록 편광될 수 있다.Wherein the TE mode control optical signal is activated or deactivated according to the type of logic operation or according to the type of logic operation and the logic values of the input SPP signals and is polarized to form an electric field in a direction parallel to the traveling direction of the input SPP signals .

일 실시예에 따라, 상기 논리 연산의 종류는 AND 연산이고,According to one embodiment, the type of the logic operation is an AND operation,

상기 TE 모드 제어 광 신호는 상기 입력 SPP 신호들의 논리 값들이 서로 다를 때에 활성화되고 그렇지 않으면 비활성화되며, The TE mode control optical signal is activated when the logical values of the input SPP signals are different from each other,

상기 입력 SPP 신호들이 모두 "1"일 때에 상기 출력 SPP 신호가 "1"로 출력되고, 그렇지 않은 때에는 상기 출력 SPP 신호가 "0"으로 출력될 수 있다.When the input SPP signals are all "1 ", the output SPP signal is outputted as" 1 ", otherwise, the output SPP signal is outputted as "0 ".

일 실시예에 따라, 상기 논리 연산의 종류는 OR 연산이고,According to one embodiment, the type of the logical operation is an OR operation,

상기 TE 모드 제어 광 신호는 상기 입력 SPP 신호들의 논리 값들에 무관하게 비활성화되며, 상기 입력 SPP 신호들 중 적어도 어느 하나가 "1"일 때에는 상기 출력 SPP 신호가 "1"로 출력되고 상기 입력 SPP 신호들이 모두 "0"일 때에는 상기 출력 SPP 신호가 "0"으로 출력될 수 있다.The TE mode control optical signal is inactivated regardless of the logic values of the input SPP signals, and when at least one of the input SPP signals is "1 ", the output SPP signal is output as" 1 &Quot; 0 ", the output SPP signal may be output as "0 ".

일 실시예에 따라, 상기 논리 연산의 종류는 XOR 연산이고, According to one embodiment, the type of logic operation is an XOR operation,

상기 TE 모드 제어 광 신호는 상기 입력 SPP 신호들의 논리 값들 중 어느 하나가 "0"일 때에 비활성화되고 그렇지 않으면 활성화되며,The TE mode control optical signal is deactivated when any one of the logical values of the input SPP signals is "0 ", otherwise it is activated,

상기 입력 SPP 신호들이 서로 다르면 상기 출력 SPP 신호가 "1"로 출력되고, 상기 입력 SPP 신호들이 서로 같으면 상기 출력 SPP 신호가 "0"으로 출력될 수 있다.If the input SPP signals are different from each other, the output SPP signal is output as "1 ", and if the input SPP signals are equal to each other, the output SPP signal may be output as" 0 ".

일 실시예에 따라, 상기 논리 연산의 종류는 버퍼 동작이고, According to one embodiment, the type of logic operation is a buffer operation,

상기 TE 모드 제어 광 신호는 상기 입력 SPP 신호의 논리 값에 무관하게 비활성화되며, 상기 입력 SPP 신호가 "1"일 때에 상기 출력 SPP 신호가 "1"로 출력되고 상기 입력 SPP 신호가 "0"일 때에는 상기 출력 SPP 신호가 "0"으로 출력될 수 있다.The TE mode control optical signal is inactivated regardless of the logic value of the input SPP signal, and when the input SPP signal is "1", the output SPP signal is output as "1" and the input SPP signal is "0" The output SPP signal may be output as "0 ".

본 발명의 다른 측면에 따른 플라즈모닉 논리 소자를 이용한 플라즈모닉 논리 연산 방법으로서,According to another aspect of the present invention, there is provided a plasmonic logic operation method using a plasmonic logic device,

상기 플라즈모닉 논리 소자는,Wherein the plasmonic logic device comprises:

n 개의 금속 띠들이 간극 시작 위치에 도달하기 전에 하나의 금속 띠로 합체되는 형태인 입력 결합 플라즈모닉 도파로에 대해 소정의 간극 길이의 간극을 사이에 두고 배치된 출력 플라즈모닉 도파로를 포함하며,and an output plasmon waveguide disposed with a gap of a predetermined gap length interposed therebetween with respect to the input coupled plasmon waveguide in which n metal strips are combined into one metal strip before reaching the gap start position,

상기 플라즈모닉 논리 연산 방법은,The plasmonic logic operation method includes:

상기 입력 결합 플라즈모닉 도파로의 n 개의 입력 위치들에서 각각의 입력 표면 플라즈몬 폴라리톤(SPP) 신호들의 논리 값들에 상응하는 각각의 TM 모드 전자기파를 여기하여, n 개의 소정 결합 모드의 입력 SPP 신호들을 생성하는 단계;Each of the TM mode electromagnetic waves corresponding to logical values of respective input surface plasmon polariton (SPP) signals at n input positions of the input coupled plasmon waveguide is excited to generate n input SPP signals of a predetermined coupling mode ;

논리 연산의 종류에 따라 또는 논리 연산의 종류 및 상기 입력 SPP 신호들의 논리 값들에 따라 활성화 또는 비활성화되도록 변조되고, 또한 상기 입력 SPP 신호들의 진행 방향에 평행하게 전기장이 형성되도록 TE 모드 편광된 TE 모드 제어 광 신호를 간극에 입사시키는 단계; 및TE mode to be activated or deactivated according to the type of logic operation or according to the type of logic operation and the logic values of the input SPP signals and also to form an electric field parallel to the traveling direction of the input SPP signals TE mode Polarized TE mode control Introducing an optical signal into a gap; And

상기 입력 SPP 신호들이 상기 TE 모드 제어 광 신호에 의해 상기 간극에서 통과 또는 차단됨에 따라, 상기 출력 플라즈모닉 도파로에 여기되는 출력 SPP 신호를 상기 출력 플라즈모닉 도파로의 출력 위치에서 출력하는 단계를 포함할 수 있다.And outputting an output SPP signal excited by the output plasmon waveguide at an output position of the output plasmonic waveguide as the input SPP signals are passed or blocked by the gap by the TE mode control optical signal have.

일 실시예에 따라, 상기 논리 연산의 종류는 AND 연산이고,According to one embodiment, the type of the logic operation is an AND operation,

상기 TE 모드 제어 광 신호는 상기 입력 SPP 신호들의 논리 값들이 서로 다를 때에 활성화되고 그렇지 않으면 비활성화되며, The TE mode control optical signal is activated when the logical values of the input SPP signals are different from each other,

상기 입력 SPP 신호들이 모두 "1"일 때에 상기 출력 SPP 신호가 "1"로 출력되고, 그렇지 않은 때에는 상기 출력 SPP 신호가 "0"으로 출력될 수 있다.When the input SPP signals are all "1 ", the output SPP signal is outputted as" 1 ", otherwise, the output SPP signal is outputted as "0 ".

일 실시예에 따라, 상기 논리 연산의 종류는 OR 연산이고,According to one embodiment, the type of the logical operation is an OR operation,

상기 TE 모드 제어 광 신호는 상기 입력 SPP 신호들의 논리 값들에 무관하게 비활성화되며, 상기 입력 SPP 신호들 중 적어도 어느 하나가 "1"일 때에는 상기 출력 SPP 신호가 "1"로 출력되고 상기 입력 SPP 신호들이 모두 "0"일 때에는 상기 출력 SPP 신호가 "0"으로 출력될 수 있다.The TE mode control optical signal is inactivated regardless of the logic values of the input SPP signals, and when at least one of the input SPP signals is "1 ", the output SPP signal is output as" 1 &Quot; 0 ", the output SPP signal may be output as "0 ".

일 실시예에 따라, 상기 논리 연산의 종류는 XOR 연산이고, According to one embodiment, the type of logic operation is an XOR operation,

상기 TE 모드 제어 광 신호는 상기 입력 SPP 신호들의 논리 값들 중 어느 하나가 "0"일 때에 비활성화되고 그렇지 않으면 활성화되며,The TE mode control optical signal is deactivated when any one of the logical values of the input SPP signals is "0 ", otherwise it is activated,

상기 입력 SPP 신호들이 서로 다르면 상기 출력 SPP 신호가 "1"로 출력되고, 상기 입력 SPP 신호들이 서로 같으면 상기 출력 SPP 신호가 "0"으로 출력될 수 있다.If the input SPP signals are different from each other, the output SPP signal is output as "1 ", and if the input SPP signals are equal to each other, the output SPP signal may be output as" 0 ".

일 실시예에 따라, 상기 논리 연산의 종류는 버퍼 동작이고, According to one embodiment, the type of logic operation is a buffer operation,

상기 TE 모드 제어 광 신호는 상기 입력 SPP 신호의 논리 값에 무관하게 비활성화되며, 상기 입력 SPP 신호가 "1"일 때에 상기 출력 SPP 신호가 "1"로 출력되고 상기 입력 SPP 신호가 "0"일 때에는 상기 출력 SPP 신호가 "0"으로 출력될 수 있다.The TE mode control optical signal is inactivated regardless of the logic value of the input SPP signal, and when the input SPP signal is "1", the output SPP signal is output as "1" and the input SPP signal is "0" The output SPP signal may be output as "0 ".

본 발명의 또 다른 측면에 따른 플라즈모닉 논리 소자는,According to another aspect of the present invention, there is provided a plasma-

n 개의 소정 결합 모드의 입력 표면 플라즈몬 폴라리톤(SPP) 신호들이 각각의 입력 위치에서 여기되는 n 개의 금속 띠들과 1 개의 소정 결합 모드의 제어 SPP 신호가 입력 위치에서 여기되는 1 개의 금속 띠가 간극 시작 위치에 도달하기 전에 하나의 금속 띠로 합체되는 형태로 구현되는 입력 결합 플라즈모닉 도파로;n metal strips in which input surface plasmon polariton (SPP) signals of n predetermined coupling modes are excited at respective input positions and one metal strip excited at one input port of the control SPP signal of one predetermined coupling mode An input coupled plasmonic waveguide implemented in a form of being integrated into one metal band before reaching the position;

소정 결합 모드의 출력 SPP 신호가 전파될 수 있도록, 간극 종료 위치부터 출력 위치까지 연장되는 금속 띠의 형태로 구현되는 출력 플라즈모닉 도파로;An output plasmon waveguide implemented in the form of a metal band extending from the gap end position to the output position so that the output SPP signal of the predetermined coupling mode can propagate;

상기 입력 결합 플라즈모닉 도파로와 상기 출력 플라즈모닉 도파로의 각각의 금속 표면들과 접하여 금속-유전체 경계면들을 형성하는 유전체 층; 및A dielectric layer in contact with respective metal surfaces of the input coupled plasmonic waveguide and the output plasmonic waveguide to form metal-dielectric interfaces; And

상기 입력 결합 플라즈모닉 도파로와 상기 출력 플라즈모닉 도파로 사이에서 상기 간극 시작 위치부터 상기 간극 종료 위치까지 형성된 간극에 대해, TE 모드 제어 광 신호를 입력 SPP 신호들의 진행 방향과 직교하는 방향으로 입사하는 TE 모드 제어 광 신호 도파관을 포함하며,A TE mode control optical signal is input to a gap formed between the input coupling plasmon waveguide and the output plasmon waveguide from the gap start position to the gap end position in a direction orthogonal to a traveling direction of input SPP signals, A control optical signal waveguide,

상기 제어 SPP 신호의 논리 값은 상기 입력 SPP 신호들이 모두 "0"일 때 "1"이고,The logical value of the control SPP signal is "1" when all of the input SPP signals are "0 &

상기 TE 모드 제어 광 신호는 논리 연산의 종류에 따라 또는 논리 연산의 종류 상기 입력 SPP 신호들의 논리 값들에 따라 활성화 또는 비활성화되고, 상기 입력 SPP 신호들의 진행 방향과 평행하는 방향으로 전기장을 형성하도록 편광될 수 있다.The TE mode control optical signal is activated or deactivated according to the type of logic operation or according to the logic values of the input SPP signals or the type of logic operation and is polarized to form an electric field in a direction parallel to the traveling direction of the input SPP signals .

일 실시예에 따라, 상기 논리 연산의 종류는 NOT 연산이고,According to one embodiment, the type of logic operation is a NOT operation,

상기 TE 모드 제어 광 신호는 상기 입력 SPP 신호의 논리 값이 "0"이면 비활성화되고 그렇지 않으면 활성화되며, The TE mode control optical signal is deactivated if the logical value of the input SPP signal is "0 ", otherwise it is activated,

상기 입력 SPP 신호가 "1"일 때에는 상기 출력 SPP 신호가 "0"으로 출력되고 상기 입력 SPP 신호가 "0"일 때에는 상기 출력 SPP 신호가 "1"로 출력될 수 있다.When the input SPP signal is "1", the output SPP signal is output as "0", and when the input SPP signal is "0", the output SPP signal may be outputted as "1".

일 실시예에 따라, 상기 논리 연산의 종류는 NAND 연산이고,According to one embodiment, the type of logic operation is a NAND operation,

상기 TE 모드 제어 광 신호는 상기 입력 SPP 신호들의 논리 값들이 모두 "0"이거나 서로 다르면 비활성화되고, 상기 입력 SPP 신호들의 논리 값들이 모두 "1"이면 활성화되며,The TE mode control optical signal is inactivated if the logical values of the input SPP signals are both "0" or different from each other, and are activated when the logical values of the input SPP signals are all "1 &

상기 입력 SPP 신호들이 모두 "1"인 때에는 상기 출력 SPP 신호가 "0"으로 출력되고, 그렇지 않으면 상기 출력 SPP 신호가 "1"로 출력될 수 있다.When the input SPP signals are all "1 ", the output SPP signal is output as" 0 ", otherwise, the output SPP signal is output as "1 ".

일 실시예에 따라, 상기 논리 연산의 종류는 NOR 연산이고,According to one embodiment, the type of logic operation is a NOR operation,

상기 TE 모드 제어 광 신호는 상기 입력 SPP 신호들의 논리 값들이 모두 "0"이면 비활성화되고, 그렇지 않으면 활성화되며,The TE mode control optical signal is deactivated if the logical values of the input SPP signals are all "0 ", otherwise,

상기 입력 SPP 신호들 모두가 "0"인 때에만 상기 출력 SPP 신호가 "1"로 출력되고, 그렇지 않으면 상기 출력 SPP 신호가 "0"으로 출력될 수 있다.The output SPP signal may be output as "1" only when all of the input SPP signals are "0", otherwise the output SPP signal may be output as "0".

일 실시예에 따라, 상기 논리 연산의 종류는 XNOR 연산이고,According to one embodiment, the type of logic operation is an XNOR operation,

상기 TE 모드 제어 광 신호는 상기 입력 SPP 신호들의 논리 값들이 모두 "0"이거나 모두 "1"이면 비활성화되고, 상기 입력 SPP 신호들의 논리 값들이 서로 다르면 활성화되며,The TE mode control optical signal is inactivated when the logical values of the input SPP signals are both "0" or all "1 ", and are activated when the logical values of the input SPP signals are different from each other,

상기 입력 SPP 신호들의 논리 값들이 모두 같으면 상기 출력 SPP 신호가 "1"로 출력되고, 그렇지 않으면 상기 출력 SPP 신호가 "0"으로 출력될 수 있다.If the logical values of the input SPP signals are all the same, the output SPP signal is output as "1 ", otherwise, the output SPP signal may be output as" 0 ".

일 실시예에 따라, 상기 제어 SPP 신호의 논리 값은 항상 "1"일 수 있다.According to one embodiment, the logical value of the control SPP signal may always be "1 ".

본 발명의 또 다른 측면에 따른 플라즈모닉 논리 소자를 이용한 플라즈모닉 논리 연산 방법으로서,According to another aspect of the present invention, there is provided a plasmonic logic operation method using a plasmonic logic device,

상기 플라즈모닉 논리 소자는,Wherein the plasmonic logic device comprises:

n+1 개의 금속 띠들이 간극 시작 위치에 도달하기 전에 하나의 금속 띠로 합체되는 형태인 입력 결합 플라즈모닉 도파로에 대해 소정의 간극 길이의 간극을 사이에 두고 배치된 출력 플라즈모닉 도파로를 포함하며,and an output plasmon waveguide disposed with a gap of a predetermined gap length interposed therebetween with respect to the input coupled plasmon waveguide, which is a form in which n + 1 metal strips are combined into one metal band before reaching the gap start position,

상기 플라즈모닉 논리 연산 방법은,The plasmonic logic operation method includes:

상기 입력 결합 플라즈모닉 도파로의 n 개의 입력 위치들에서 각각의 입력 표면 플라즈몬 폴라리톤(SPP) 신호들의 논리 값들에 각각 상응하는 각각의 TM 모드 전자기파를 여기하여, n 개의 소정 결합 모드의 입력 SPP 신호들을 생성하는 단계;Each of the TM mode electromagnetic waves corresponding to the logical values of respective input surface plasmon polariton (SPP) signals at n input locations of the input coupled plasmon waveguide is excited, and input SPP signals of n predetermined coupling modes ;

상기 입력 결합 플라즈모닉 도파로의 1 개의 입력 위치들에서 제어 SPP 신호들의 논리 값에 상응하는 TM 모드 전자기파를 여기하여, 1 개의 소정 결합 모드의 제어 SPP 신호를 생성하는 단계;Exciting a TM mode electromagnetic wave corresponding to a logic value of control SPP signals at one input position of the input coupled plasmon waveguide to generate a control SPP signal of one predetermined coupling mode;

논리 연산의 종류에 따라 또는 논리 연산의 종류 및 상기 입력 SPP 신호들의 논리 값들에 따라 활성화 또는 비활성화되도록 변조되고, 또한 상기 입력 SPP 신호들의 진행 방향에 평행하게 전기장이 형성되도록 TE 모드 편광된 TE 모드 제어 광 신호를 간극에 입사시키는 단계; 및TE mode to be activated or deactivated according to the type of logic operation or according to the type of logic operation and the logic values of the input SPP signals and also to form an electric field parallel to the traveling direction of the input SPP signals TE mode Polarized TE mode control Introducing an optical signal into a gap; And

상기 입력 SPP 신호들 및 상기 제어 SPP 신호가 상기 TE 모드 제어 광 신호에 의해 상기 간극에서 통과 또는 차단됨에 따라, 상기 출력 플라즈모닉 도파로에 여기되는 출력 SPP 신호를 상기 출력 플라즈모닉 도파로의 출력 위치에서 출력하는 단계를 포함할 수 있다.And an output SPP signal excited by the output plasmon waveguide is output at an output position of the output plasmon waveguide as the input SPP signals and the control SPP signal are passed or blocked by the gap by the TE mode control optical signal .

일 실시예에 따라, 상기 논리 연산의 종류는 NOT 연산이고,According to one embodiment, the type of logic operation is a NOT operation,

상기 TE 모드 제어 광 신호는 상기 입력 SPP 신호의 논리 값이 "0"이면 비활성화되고 그렇지 않으면 활성화되며, The TE mode control optical signal is deactivated if the logical value of the input SPP signal is "0 ", otherwise it is activated,

상기 입력 SPP 신호가 "1"일 때에는 상기 출력 SPP 신호가 "0"으로 출력되고 상기 입력 SPP 신호가 "0"일 때에는 상기 출력 SPP 신호가 "1"로 출력될 수 있다.When the input SPP signal is "1", the output SPP signal is output as "0", and when the input SPP signal is "0", the output SPP signal may be outputted as "1".

일 실시예에 따라, 상기 논리 연산의 종류는 NAND 연산이고,According to one embodiment, the type of logic operation is a NAND operation,

상기 TE 모드 제어 광 신호는 상기 입력 SPP 신호들의 논리 값들이 모두 "0"이거나 서로 다르면 비활성화되고, 상기 입력 SPP 신호들의 논리 값들이 모두 "1"이면 활성화되며,The TE mode control optical signal is inactivated if the logical values of the input SPP signals are both "0" or different from each other, and are activated when the logical values of the input SPP signals are all "1 &

상기 입력 SPP 신호들이 모두 "1"인 때에는 상기 출력 SPP 신호가 "0"으로 출력되고, 그렇지 않으면 상기 출력 SPP 신호가 "1"로 출력될 수 있다.When the input SPP signals are all "1 ", the output SPP signal is output as" 0 ", otherwise, the output SPP signal is output as "1 ".

일 실시예에 따라, 상기 논리 연산의 종류는 NOR 연산이고,According to one embodiment, the type of logic operation is a NOR operation,

상기 TE 모드 제어 광 신호는 상기 입력 SPP 신호들의 논리 값들이 모두 "0"이면 비활성화되고, 그렇지 않으면 활성화되며,The TE mode control optical signal is deactivated if the logical values of the input SPP signals are all "0 ", otherwise,

상기 입력 SPP 신호들 모두가 "0"인 때에만 상기 출력 SPP 신호가 "1"로 출력되고, 그렇지 않으면 상기 출력 SPP 신호가 "0"으로 출력될 수 있다.The output SPP signal may be output as "1" only when all of the input SPP signals are "0", otherwise the output SPP signal may be output as "0".

일 실시예에 따라, 상기 논리 연산의 종류는 XNOR 연산이고,According to one embodiment, the type of logic operation is an XNOR operation,

상기 TE 모드 제어 광 신호는 상기 입력 SPP 신호들의 논리 값들이 모두 "0"이거나 모두 "1"이면 비활성화되고, 상기 입력 SPP 신호들의 논리 값들이 서로 다르면 활성화되며,The TE mode control optical signal is inactivated when the logical values of the input SPP signals are both "0" or all "1 ", and are activated when the logical values of the input SPP signals are different from each other,

상기 입력 SPP 신호들의 논리 값들이 모두 같으면 상기 출력 SPP 신호가 "1"로 출력되고, 그렇지 않으면 상기 출력 SPP 신호가 "0"으로 출력될 수 있다.If the logical values of the input SPP signals are all the same, the output SPP signal is output as "1 ", otherwise, the output SPP signal may be output as" 0 ".

일 실시예에 따라, 상기 제어 SPP 신호의 논리 값은 항상 "1"일 수 있다.According to one embodiment, the logical value of the control SPP signal may always be "1 ".

본 발명의 플라즈모닉 논리 소자 및 논리 연산 방법에 따르면, SPP 신호들로써 다양한 논리 연산들을 구현할 수 있다.According to the plasmonic logic device and logic operation method of the present invention, various logical operations can be implemented with SPP signals.

본 발명의 플라즈모닉 논리 소자 및 논리 연산 방법에 따르면, SPP 신호들로써 AND 연산을 구현할 수 있다.According to the plasmonic logic device and logic operation method of the present invention, an AND operation can be implemented with SPP signals.

본 발명의 플라즈모닉 논리 소자 및 논리 연산 방법에 따르면, SPP 신호들로써 OR 연산을 구현할 수 있다.According to the plasmonic logic device and logic operation method of the present invention, an OR operation can be implemented with SPP signals.

본 발명의 플라즈모닉 논리 소자 및 논리 연산 방법에 따르면, SPP 신호들로써 XOR 연산을 구현할 수 있다.According to the plasmonic logic device and logic operation method of the present invention, an XOR operation can be implemented with SPP signals.

본 발명의 플라즈모닉 논리 소자 및 논리 연산 방법에 따르면, SPP 신호로써 버퍼 동작을 구현할 수 있다.According to the plasmonic logic device and the logic operation method of the present invention, the buffer operation can be realized by the SPP signal.

본 발명의 플라즈모닉 논리 소자 및 논리 연산 방법에 따르면, SPP 신호들로써 NOT 연산을 구현할 수 있다.According to the plasmonic logic device and logic operation method of the present invention, a NOT operation can be implemented with SPP signals.

본 발명의 플라즈모닉 논리 소자 및 논리 연산 방법에 따르면, SPP 신호들로써 NAND 연산을 구현할 수 있다.According to the plasmonic logic device and the logic operation method of the present invention, a NAND operation can be implemented with SPP signals.

본 발명의 플라즈모닉 논리 소자 및 논리 연산 방법에 따르면, SPP 신호들로써 NOR 연산을 구현할 수 있다.According to the plasmonic logic device and logic operation method of the present invention, NOR operation can be implemented with SPP signals.

본 발명의 플라즈모닉 논리 소자 및 논리 연산 방법에 따르면, SPP 신호들로써 XNOR 연산을 구현할 수 있다.According to the plasmonic logic device and logic operation method of the present invention, an XNOR operation can be implemented with SPP signals.

본 발명의 효과는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The effects of the present invention are not limited to those mentioned above, and other effects not mentioned can be clearly understood by those skilled in the art from the following description.

도 1은 본 발명의 일 실시예에 따른 플라즈모닉 논리 소자에서 가능한 도파로 구조들을 예시적으로 소개한 개념도들이다.
도 2는 본 발명의 일 실시예에 따른 플라즈모닉 논리 소자에서 구동될 수 있는 표면 플라즈몬 폴라리톤 모드들을 예시적으로 소개한 개념도들이다.
도 3, 도 4 및 도 5는 본 발명의 일 실시예에 따른 간극으로 단절된 불연속 도파로를 가지는 세 가지 구조의 플라즈모닉 논리 소자들을 각각 예시한 개념도들이다.
도 6, 도 7 및 도 8은 본 발명의 일 실시예에 따라, 세 가지 구조의 불연속 도파로들의 각각의 간극에 TE 모드 편광된 제어광을 입사할 경우에 간극에서 표면 플라즈몬 폴라리톤 모드의 전달이 방해받는 현상을 예시적으로 설명하는 개념도들이다.
도 9는 본 발명의 일 실시예에 따른 플라즈모닉 논리 소자를 예시한 개념도이다.
도 10은 본 발명의 일 실시예에 따른 플라즈모닉 논리 소자를 이용한 논리 연산 방법을 예시한 순서도이다.
도 11은 본 발명의 다른 실시예에 따른 플라즈모닉 논리 소자를 예시한 개념도이다.
도 12은 본 발명의 다른 실시예에 따른 플라즈모닉 논리 소자를 이용한 논리 연산 방법을 예시한 순서도이다.
FIG. 1 is a conceptual diagram illustrating exemplary waveguide structures in a plasmonic logic device according to an embodiment of the present invention. Referring to FIG.
FIG. 2 is a conceptual diagram illustrating exemplary surface plasmon polariton modes that can be driven in a plasmonic logic device according to an embodiment of the present invention.
FIGS. 3, 4, and 5 are conceptual diagrams illustrating plasmonic logic elements of three structures having a discontinuous waveguide separated by a gap according to an embodiment of the present invention, respectively.
FIGS. 6, 7 and 8 are schematic diagrams showing the transmission of the surface plasmon polariton mode in the gap when the TE mode polarized control light is incident on the gap of each of the discontinuous waveguides of three structures, according to an embodiment of the present invention These are conceptual diagrams that illustrate the disturbed phenomenon.
9 is a conceptual diagram illustrating a plasmonic logic device according to an embodiment of the present invention.
10 is a flowchart illustrating a logic operation method using a plasmonic logic device according to an embodiment of the present invention.
11 is a conceptual diagram illustrating a plasmonic logic device according to another embodiment of the present invention.
12 is a flowchart illustrating a logic operation method using a plasmonic logic device according to another embodiment of the present invention.

본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.For the embodiments of the invention disclosed herein, specific structural and functional descriptions are set forth for the purpose of describing an embodiment of the invention only, and it is to be understood that the embodiments of the invention may be practiced in various forms, The present invention should not be construed as limited to the embodiments described in Figs.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. The same reference numerals are used for the same constituent elements in the drawings and redundant explanations for the same constituent elements are omitted.

도 1은 본 발명의 일 실시예에 따른 플라즈모닉 논리 소자에서 가능한 도파로 구조들을 예시적으로 소개한 개념도들이고, 도 2는 본 발명의 일 실시예에 따른 플라즈모닉 논리 소자에서 구동될 수 있는 표면 플라즈몬 폴라리톤 모드들을 예시적으로 소개한 개념도들이다.FIG. 1 is a conceptual diagram illustrating exemplary waveguide structures in a plasmonic logic device according to an exemplary embodiment of the present invention, and FIG. 2 is a schematic diagram illustrating a surface plasmon device, which can be driven in a plasmonic logic device according to an embodiment of the present invention. These are conceptual diagrams that illustrate polariton modes in an illustrative manner.

일반적으로 SPP 모드가 갖는 파수 벡터(wave vector)는 주변 유전체 물질이 전달하는 전자기파의 파수 벡터보다 크기 때문에, SPP 모드는 금속 표면의 근범위 내에 속박되는 전자기 파동이며, SPP 도파로는 금속-유전체 경계면을 코어로 갖는 일종의 2차원 평면 도파로라고 전자기학적으로 해석될 수 있다.In general, the wave vector of the SPP mode is larger than the wavenumber vector of the electromagnetic wave transmitted by the peripheral dielectric material. Therefore, the SPP mode is the electromagnetic wave confined within the near surface of the metal surface, and the SPP waveguide has the metal- Dimensional planar waveguide as a kind of two-dimensional planar waveguide having a core.

다만, 일반적인 형상의 금속-유전체 경계면에서 전파하는 SPP 모드의 전기장은 금속 내부에도 상당한 깊이까지 존재하므로 전파 손실이 매우 크기 때문에, 가시 광선 대역에서는 SPP 모드의 진행 거리는 수십 ㎛에 불과할 정도로 짧다.However, since the electric field of the SPP mode propagating in the general shape metal-dielectric interface exists to a considerable depth in the metal, the propagation loss is very large. Therefore, the traveling distance of the SPP mode in the visible light band is as short as several tens of micrometers.

그런데, 금속을 매우 얇은 수십 ㎚ 단위의 박막으로 만들고 금속 박막의 두 표면에서 함께 SPP를 일으켜서 두 SPP들이 공간적으로 중첩되는 결합 모드를 이용하면, SPP 모드의 전파 가능 거리는 이론적으로 무한히 증가시킬 수 있다.However, if the metal is made into a very thin thin film of several tens of nanometers and the two SPPs are spatially overlapped on both surfaces of the metal thin film, the propagation distance of the SPP mode can theoretically increase infinitely.

이러한 SPP 결합 모드를 이용하여 구현되는 일반적인 나노 플라즈모닉 집적회로(nano plasmonic integrated circuit, NPIC), 또는 플라즈모닉 소자는, 현실적으로 가장 적합한 기술인 리소그래피(lithograph) 공정을 고려할 때에, 사각형 스트립 형태의 금속 박막과 이를 둘러싸는 유전체 층을 포함하는 플라즈모닉 도파로 구조에 기반할 수 있다.Considering a lithograph process, which is the most suitable technique in reality, a general nano plasmonic integrated circuit (NPIC) or a plasmonic device implemented using the SPP coupling mode can be classified into a rectangular strip- And may be based on a plasmonic waveguide structure including a dielectric layer surrounding it.

이러한 플라즈모닉 도파로 구조는 크게 세 가지가 착안될 수 있는데, 금속 박막이 하나인 단일 금속(insulator-metal-insulator, 이하 IMI) 구조와, 두 금속 박막을 매우 가깝고 평행하게 형성하는 이중 금속(insulator-metal-insulator-metal-insulator, 이하 IMIMI) 구조 및 두꺼운 금속 선로를 매우 가깝고 평행하게 형성하는 두꺼운 이중 금속(metal-insulator-metal, 이하 MIM) 구조가 있다.This plasmonic waveguide structure can be largely classified into three types: an insulator-metal-insulator (IMI) structure in which a metal thin film is formed and an insulator-metal-insulator structure in which two metal thin films are formed in close proximity and in parallel, metal-insulator-metal-insulator (IMIMI) structure, and a thick metal-insulator-metal (MIM) structure that forms thick metal lines very closely and parallel.

나아가, 이러한 세 구조의 플라즈모닉 도파로들을 조합하여 예를 들어 IMI-IMIMI 구조라든가 MIM-IMIMI 구조와 같은 복합적인 구조의 도파로들도 가능하다.Furthermore, it is possible to combine plasmonic waveguides of these three structures, for example, waveguides of a complex structure such as an IMI-IMIMI structure or an MIM-IMIMI structure.

SPP 결합 모드는 금속 박막의 두 표면에서 자기장의 분포에 따라 두 박막 표면의 각각의 자기장들의 분포가 서로 대칭 형태인 대칭 모드(symmetric mode)와, 박막 중간을 사이에 두고 뒤집힌 형태인 비대칭 모드(anti-symmetric mode)로 구분될 수 있다.The SPP coupling mode is a symmetric mode in which the distributions of the magnetic fields of two thin film surfaces are symmetrical with each other according to the distribution of the magnetic field on the two surfaces of the metal thin film and an asymmetric mode -symmetric mode).

특히 대칭 모드는 모드 에너지의 대부분이 금속 박막의 내부가 아닌 주변 유전체에 실린 상태로 전파되므로 금속에서 손실되는 크기가 적어 전파 손실이 매우 줄어든다. 이러한 대칭 모드를 비롯하여 장거리로 전파할 수 있는 모드를 장거리 SPP(Long Range SPP, LRSPP) 모드라고 한다.Especially, the symmetric mode propagates most of the energy of the mode on the peripheral dielectric rather than the inside of the metal thin film, so the loss of metal is small and the propagation loss is greatly reduced. The mode that can propagate to long distance including this symmetric mode is called long range SPP (Long Range SPP, LRSPP) mode.

비대칭 모드의 경우에도, 특정 도파로 구조에서는 SPP 모드의 에너지가 주로 코어 유전체에 실려 전파되므로 마찬가지로 전파 손실이 매우 작아지고, 장거리까지 전달될 수 있다.Even in the asymmetric mode, since the energy of the SPP mode propagates on the core dielectric mainly in the specific waveguide structure, the propagation loss is likewise very small and can be transmitted to a long distance.

한편, IMI 구조 도파로에서, 장거리 SPP를 여기시키려면 금속 박막의 양 경계면에 접한 양측 유전체의 유전율 차이가 10-4 이하로 거의 동일할 경우에만 존재한다고 알려져 있다.On the other hand, it is known that, in the IMI structure waveguide, excitation of long-range SPP exists only when the dielectric constant difference between the two side dielectrics contacting the both interfaces of the metal thin film is almost equal to 10 -4 or less.

IMIMI 구조 도파로의 경우에는, 두 금속 박막 사이의 코어 유전체 층과 각각의 금속 박막 바깥의 클래딩 층의 유전율이 다르더라도 장거리 SPP를 여기시킬 수 있고, 코어 유전체 층의 두께나 유전율을 조절하여 장거리 SPP 모드의 전파 손실, 유효 굴절율 및 모드의 분포를 조절할 수 있다고 알려져 있다.In the case of the IMIMI structure waveguide, the long-range SPP can be excited even if the dielectric constant of the core dielectric layer between the two metal thin films and the cladding layer outside the respective metal thin films is different, and the thickness and permittivity of the core dielectric layer can be controlled, It is known that the propagation loss, the effective refractive index, and the distribution of the mode can be controlled.

MIM 구조 도파로의 경우에도, 두 두꺼운 금속 층 사이의 코어 유전체 층의 유전율, 두께와 폭에 따라 SPP 모드의 특성들을 조절할 수 있다.In the case of the MIM structure waveguide, the characteristics of the SPP mode can be adjusted according to the dielectric constant, thickness and width of the core dielectric layer between the two thick metal layers.

플라즈모닉 도파로를 구현하기 위한 금속 재료는 귀금속 및 천이금속(transition metal) 중에서 선택될 수 있다.The metal material for implementing the plasmonic waveguide may be selected from noble metals and transition metals.

유전체 층은 규소(Si), 이산화규소(SiO2), 질화규소(Si3N4) 및 폴리머(Polymer) 중에서 선택될 수 있다.The dielectric layer may be selected from silicon (Si), silicon dioxide (SiO 2 ), silicon nitride (Si 3 N 4 ) and polymers.

도 2에서, 먼저 IMI 도파로에서는 대칭과 비대칭의 두 가지 모드, 즉 s0 모드와 a0 모드가 가능한데, s0 모드는 대칭 모드로서 전파 손실이 작고, 두께가 충분히 얇은 금속 도파로로 구현된다면 일반 광섬유 크기의 모드 크기를 가져 광섬유와 직접 커플링(맞대기 결합)되는 것으로도 여기될 수 있다. 그러나 a0 모드는 비대칭 모드이고 비록 모드의 크기가 빛의 회절 한계 미만일 수 있어서 크기가 작지만 전파 손실이 매우 크고 광섬유와 직접 커플링으로 여기되기 어렵다.In Fig. 2, the IMI waveguide has two modes of symmetry and asymmetry, namely, s 0 mode and a 0 mode. First, the s 0 mode is a symmetric mode. If the propagation loss is small and the thickness is sufficiently thin, Size mode size and can be considered to be directly coupled to the optical fiber (butt joint). However, the a 0 mode is an asymmetric mode, and although the size of the mode can be less than the diffraction limit of light, the size is small, but the propagation loss is very large and it is difficult to be excited by the direct coupling with the optical fiber.

다음으로, MIM 도파로에서는 G-s0 모드와 G-a0 모드가 가능하다. 여기서 G는 두꺼운 금속 층들(M-M) 사이를 채우는 유전체 층(I)을 뜻한다.Next, in the MIM waveguide, the Gs 0 mode and the Ga 0 mode are possible. Where G denotes the dielectric layer (I) filling between the thick metal layers (MM).

G-s0 모드의 경우, MIM 도파로의 코어 유전체 층의 중간 평면을 경계로 대칭으로 자기장이 형성되어, 두 금속 층 사이의 코어 유전체 층 두께와 폭에 따라 모드 크기가 결정되기 때문에 빛의 회절 한계 미만의 크기를 가지는 모드를 형성할 수 있다. 나아가 코어 유전체 층을 따라 SPP 모드가 도파하므로, IMI 도파로의 비대칭 모드에 비해 전파 손실이 매우 작아 대규모 고집적 소자를 가능하게 할 수 있다.In the case of the Gs 0 mode, a magnetic field is formed symmetrically around the midplane of the core dielectric layer of the MIM waveguide so that the mode size is determined by the core dielectric layer thickness and width between the two metal layers. A mode having a size can be formed. Furthermore, since the SPP mode is guided along the core dielectric layer, the propagation loss is very small as compared with the asymmetric mode of the IMI waveguide, thereby enabling a large-scale highly integrated device.

IMIMI 도파로의 경우에, 두 금속 박막에서 각각 s0 모드가 대칭형으로 형성되는 Ss0 모드, 두 금속 박막 각각의 s0 모드가 비대칭형으로 형성되는 As0 모드, 두 금속 박막 각각의 a0 모드가 대칭형으로 형성되는 Sa0 모드, 두 금속 박막 각각의 a0 모드가 비대칭형으로 형성되는 Aa0 모드가 가능하다.In the case of IMIMI waveguide, each s 0 mode is Ss 0 mode, two metal films each s 0 mode As 0 mode, each of the a 0 mode, two metal thin film to be formed into the asymmetrical type which is formed symmetrically on both the metal thin film Sa is the mode 0, each of the a 0 mode, two metal thin film is formed in a symmetric mode 0 Aa formed in asymmetric possible.

이들 모드들 중에서, Ss0 모드는 IMI의 s0 모드에 비해 모드 크기는 다소 작고 전파 손실은 좀더 크다. s0 모드와 Ss0 모드는 클래드 층에서 자기장의 형태가 같아 서로 커플링하기에 유리하다.Among these modes, the Ss 0 mode has a slightly smaller mode size and a larger propagation loss than the I 0 s 0 mode. s 0 mode and Ss 0 mode is equal to the shape of the magnetic field in the cladding layer it is advantageous for the coupling to each other.

Sa0 모드는 MIM 도파로의 G-s0 모드와 비슷한 모드 크기 및 전파 손실을 가진다.Sa 0 mode has a similar mode size and propagation loss and Gs 0 mode of the MIM waveguide.

각각 자기장이 비대칭으로 분포된 As0 모드와 Aa0 모드의 경우에는 비록 매우 작은 모드를 형성할 수 있지만 전파 손실이 매우 커서 적절하지 않다.In the case of the As 0 mode and the Aa 0 mode in which the magnetic fields are asymmetrically distributed, although it can form a very small mode, the propagation loss is very large and is not suitable.

따라서, 본 명세서의 나머지 부분에서는, 특별히 달리 언급하지 않는 한, SPP 모드는 모드 크기가 작고 전파 손실이 작은 s0 모드, G-s0 모드, Ss0 모드, Sa0 모드 중에서, 실시예에 따라 각각의 도파로의 구조에 있어서 상대적으로 유리한 모드를 의미하는 것으로 이해되어야 한다.Therefore, in the remainder of this specification, unless specifically stated otherwise, the SPP mode may be divided into the s 0 mode, the Gs 0 mode, the Ss 0 mode, and the Sa 0 mode having a small mode size and a small propagation loss, But should be understood to mean a mode that is relatively advantageous in the structure of the waveguide.

도 3 내지 도 5는 본 발명의 일 실시예에 따른 간극으로 단절된 불연속 도파로를 가지는 세 가지 구조의 플라즈모닉 논리 소자들을 각각 예시한 개념도들이다.FIGS. 3 to 5 are conceptual diagrams illustrating plasmonic logic elements of three structures having a discontinuous waveguide separated by a gap according to an embodiment of the present invention, respectively.

도 3을 참조하면, 단일 금속 박막(IMI) 구조의 도파로 가운데에 간극이 존재하여 단절된 불연속 IMI 도파로를 가지는 플라즈모닉 소자가 예시된다.Referring to FIG. 3, there is illustrated a plasmonic device having a discontinuous IMI waveguide in which a gap exists in a waveguide of a single metal thin film (IMI) structure.

통상적으로, SPP는 금속-유전체 경계면을 따라 전파하는 종파 속성의 전자기 파동으로서 직진성이 강하여 진행 방향을 바꾼다거나 세기를 원하는 대로 제어하기 어렵다. 비록 SPP도 전자기학적으로는 빛과 마찬가지로 맥스웰 방정식으로 설명되는 전자기 파동이므로 광학 재료를 이용하면 굴절이나 반사를 통한 제어가 제한적으로 가능하다. 하지만 광학 재료는 집적시키기 어렵고, 스위칭 등에 이용할 수 있는 가변 물성 특징을 가지는 광학 재료라도 물성 변화에 필요한 전력이 지나치게 높아 실용적이지 않다.Typically, SPP is a longitudinal wave electromagnetic wave propagating along a metal-dielectric interface, and it is difficult to control the direction or intensity of the propagation direction as it is strong. Although the SPP is an electromagnetic wave, which is described by Maxwell's equation as in electromagnetic, it can be controlled with refraction or reflection by using an optical material. However, optical materials are difficult to integrate, and even optical materials having variable physical properties that can be used for switching and the like are not practical because of excessive power required for physical property change.

이에 반해 본 발명의 불연속 도파로들을 가지는 플라즈모닉 소자들은 도파로들의 연장 방향 중간에 간극(gap)을 두고, 간극에서 TE 편광된 제어 광신호를 입력 SPP 신호의 진행 방향에 수직하게 입사하여 입력 SPP 신호의 간극 통과 여부를 제어함으로써 온/오프 스위칭된 출력 SPP 신호를 출력하는 동작을 할 수 있다.On the other hand, the plasmonic devices having discontinuous waveguides according to the present invention have a gap in the middle of the waveguide extension direction and enter the TE polarized control optical signal in the gap perpendicular to the traveling direction of the input SPP signal, It is possible to perform an operation of outputting the on / off switched output SPP signal by controlling whether the gap is passed or not.

불연속 IMI 도파로 플라즈모닉 논리 소자(30)는 입력 위치에서 시작하는 폭 Wi, 제1 길이 di의 평평하고 긴 띠 형상의 금속 박막인 제1 IMI 플라즈모닉 도파로(31)와, 폭 Wo, 제2 길이 do의 평평하고 긴 띠 형상의 금속 박막인 제2 IMI 플라즈모닉 도파로(32)를 포함한다.The discontinuous IMI waveguide plasmonic logic device 30 includes a first IMI plasmonic waveguide 31, which is a flat, long strip-shaped metal thin film having a width Wi and a first length di starting from an input position, and a second IMI plasmonic waveguide 32 which is a flat, long strip-shaped metal thin film.

제1 IMI 플라즈모닉 도파로(31)를 이루는 금속 박막의 한 쌍의 제1 금속 표면들은 대칭 모드 또는 비대칭 모드의 표면 플라즈몬 폴라리톤(SPP)이 전파될 수 있도록 클래드 유전체 층(33)과 접하여 한 쌍의 제1 금속-유전체 경계면들을 이룬다.A pair of first metal surfaces of the metal thin film constituting the first IMI plasmonic waveguide 31 are in contact with the cladding dielectric layer 33 so as to propagate the surface plasmon polaritons (SPP) in the symmetric mode or the asymmetric mode, Of the first metal-dielectric interface.

이러한 제1 IMI 플라즈모닉 도파로(31)의 입력 위치(Xi)에 TM 편광된 광자가 입사되면, 즉 제1 IMI 플라즈모닉 도파로(31)의 제1 금속-유전체 경계면에 평행하게 자기장이 형성되도록 편광된 빛이 입사되면, 표면 플라즈몬 폴라리톤은 대칭 모드(s0)로 제1 IMI 플라즈모닉 도파로(31)와 클래드 유전체 층(33)이 이루는 제1 금속-유전체 경계면을 따라 전파된다. 이를 위해, 클래드 유전체 층(33)은 대칭 모드(s0)에서 표면 플라즈몬 폴라리톤의 자기장이 적절히 형성될 수 있고 금속 박막을 물리적으로 또는 화학적으로 보호할 수 있을 정도의 두께를 가질 수 있다.When the TM polarized photon is incident on the input position Xi of the first IMI plasmonic waveguide 31, that is, when a polarization is generated so as to form a magnetic field parallel to the first metal-dielectric interface of the first IMI plasmonic waveguide 31, The surface plasmon polaritons propagate along the first metal-dielectric interface between the first IMI plasmonic waveguide 31 and the cladding dielectric layer 33 in the symmetric mode (s 0 ). To this end, the clad dielectric layer 33 may have a thickness such that the magnetic field of the surface plasmon polariton can be properly formed in the symmetrical mode (s 0 ) and the metal thin film can be physically or chemically protected.

제1 및 제2 IMI 플라즈모닉 도파로들(31, 32) 위에 중첩된 > 모양의 도식은 결합 모드 SPP의 자기장 분포의 형태를 본딴 것으로 도파로를 따라 진행 중인 결합 모드 SPP를 상징한다. 결합 모드 SPP 앞에 표시된 화살표는 SPP의 진행 방향을 의미한다.The schematic diagram superimposed on the first and second IMI plasmonic waveguides 31 and 32 symbolizes the coupling mode SPP in progress along the waveguide in the form of the magnetic field distribution of the coupling mode SPP. Combined Mode The arrows in front of the SPP indicate the direction of travel of the SPP.

간극(34)은 입력 위치부터 제1 길이 di 만큼 길이를 갖도록 되어 있는 제1 IMI 플라즈모닉 도파로(31)가 종단하는 간극 시작 위치부터 시작하여, 제2 IMI 플라즈모닉 도파로(32)가 시작하는 간극 종료 위치까지 존재하며, 간극 시작 위치와 간극 종료 위치 사이의 거리인 간극 길이 dc 만큼 유전체로 채워진다.The gap 34 starts from the gap start position at which the first IMI plasmonic waveguide 31 ending from the input position is made to have a length equal to the first length di, And is filled with dielectric by a gap length dc which is the distance between the gap start position and the gap end position.

제2 IMI 플라즈모닉 도파로(32)를 이루는 금속 박막의 한 쌍의 제2 금속 표면들도 마찬가지로 대칭 모드 또는 비대칭 모드의 표면 플라즈몬 폴라리톤이 전파될 수 있도록 클래드 유전체 층(33)과 접하여 한 쌍의 제2 금속-유전체 경계면들을 이룬다.A pair of second metal surfaces of the metal thin film constituting the second IMI plasmonic waveguide 32 are also in contact with the cladding dielectric layer 33 so as to propagate the surface plasmon polariton in the symmetric mode or the asymmetric mode, Thereby forming second metal-dielectric interfaces.

이어서, 간극(34)에 일어나는 현상을 살펴본다. 결합 모드 SPP가 간극(34)의 간극 시작 위치에 도달하면, SPP의 전자기 파동에 의해 제2 IMI 플라즈모닉 도파로(32)의 간극 종료 위치에, SPP와 유사한 TM 모드의 전자기 파동이 여기된다.Next, the phenomenon occurring in the gap 34 will be examined. When the coupling mode SPP reaches the gap start position of the gap 34, the electromagnetic wave of the TM mode is excited at the gap end position of the second IMI plasmon waveguide 32 by the electromagnetic wave of the SPP, similar to the SPP.

이는 마치, 유사 입자인 SPP가 간극(34) 영역에 채워진 유전체 물질을 관통하면서 간극(34)을 건너 뛰어, 간극 종료 위치에서 시작하는 제2 IMI 플라즈모닉 도파로(32)에 다시 나타나는 것처럼 보인다.It appears as though SPP, a pseudo particle, appears again in the second IMI plasmonic waveguide 32, starting at the gap end position, across the gap 34 passing through the dielectric material filled in the gap 34 region.

제2 IMI 플라즈모닉 도파관(32)에 여기된 TM 모드 전자기 파동은 제2 IMI 플라즈모닉 도파관(32)의 한 쌍의 제2 금속-유전체 경계면을 따라 전파한다.The TM mode electromagnetic waves excited in the second IMI plasmonic waveguide 32 propagate along a pair of second metal-dielectric interfaces of the second IMI plasmonic waveguide 32.

도 4를 참조하면, 이중 금속 박막(IMIMI) 구조의 도파로 가운데에 간극이 존재하여 단절된 불연속 IMIMI 도파로를 가지는 플라즈모닉 소자가 예시된다.Referring to FIG. 4, there is illustrated a plasmonic element having a discontinuous IMIMI waveguide in which a gap exists in a waveguide of a double metal thin film (IMIMI) structure.

불연속 IMIMI 도파로 플라즈모닉 소자(40)는 입력 위치에서 시작하는 폭 Wi, 제1 길이 di의 평평하고 긴 띠 형상의 인접한 두 금속 박막들로 구성된 제1 IMIMI 플라즈모닉 도파로(41)와, 폭 Wo, 제2 길이 do의 평평하고 긴 띠 형상의 인접한 두 금속 박막들로 구성된 제2 IMIMI 플라즈모닉 도파로(42)를 포함한다.The discontinuous IMIMI waveguide plasmonic device 40 comprises a first IMIMI plasmonic waveguide 41 consisting of two adjacent metal thin films of flat and long strips having a width Wi and a first length di starting at the input position, And a second IMIMI plasmonic waveguide 42 composed of two adjacent metal thin films of flat and long strips of a second length do.

제1 IMIMI 플라즈모닉 도파로(41)를 이루는 한 쌍의 금속 박막들의 두 쌍의 제1 금속 표면들은 대칭 모드 또는 비대칭 모드의 표면 플라즈몬 폴라리톤(SPP)이 전파될 수 있도록, 클래드 유전체 층(43) 및 코어 유전체 층(45)과 접하여 두 쌍의 제1 금속-유전체 경계면들을 이룬다.The two pairs of first metal surfaces of the pair of metal thin films constituting the first IMIMI plasmonic waveguide 41 are connected to the cladding dielectric layer 43 so that the surface plasmon polaritons SPP of the symmetric mode or the asymmetric mode can propagate. And core dielectric layer 45 to form two pairs of first metal-dielectric interfaces.

이러한 제1 IMIMI 플라즈모닉 도파로(41)의 입력 위치(Xi)에 TM 편광된 광자가 입사되면, 표면 플라즈몬 폴라리톤은 대칭형 대칭 모드(Ss0) 또는 대칭형 비대칭 모드(Sa0)로 제1 IMIMI 플라즈모닉 도파로(41)와 클래드 유전체 층(43) 및 코어 유전체 층(45)이 이루는 두 쌍의 제1 금속-유전체 경계면들을 따라 전파된다.When the TM polarized photon is incident on the input position Xi of the first IMIMI plasmonic waveguide 41, the surface plasmon polariton is converted into a symmetric symmetric mode (Ss 0 ) or a symmetric asymmetric mode (Sa 0 ) Propagates along the two pairs of first metal-dielectric interfaces between the mononic waveguide 41 and the cladding dielectric layer 43 and the core dielectric layer 45.

간극(44)은 입력 위치부터 제1 길이 di 만큼 길이를 갖도록 되어 있는 제1 IMIMI 플라즈모닉 도파로(41)가 종단하는 간극 시작 위치부터 시작하여, 제2 IMIMI 플라즈모닉 도파로(42)가 시작하는 간극 종료 위치까지 존재하며, 간극 시작 위치와 간극 종료 위치 사이의 거리인 간극 길이 dc 만큼 유전체로 채워진다.The gap 44 starts from the gap start position at which the first IMIMI plasmonic waveguide 41 ending from the input position is made to have a length equal to the first length di and is spaced apart from the gap that the second IMIMI plasmonic waveguide 42 starts And is filled with dielectric by a gap length dc which is the distance between the gap start position and the gap end position.

제2 IMIMI 플라즈모닉 도파로(42)를 이루는 금속 박막의 두 쌍의 제2 금속 표면들도 마찬가지로 대칭 모드 또는 비대칭 모드의 표면 플라즈몬 폴라리톤이 전파될 수 있도록 클래드 유전체 층(43) 및 코어 유전체 층(45)과 접하여 두 쌍의 제2 금속-유전체 경계면들을 이룬다.The two pairs of second metal surfaces of the metal foil that make up the second IMIMI plasmonic waveguide 42 likewise have the cladding dielectric layer 43 and the core dielectric layer 43 so that the surface plasmon polariton in the symmetric or asymmetric mode can propagate 45) to form two pairs of second metal-dielectric interfaces.

대칭형 대칭 모드(Ss0) 또는 대칭형 비대칭 모드(Sa0)인 결합 모드 SPP가 간극(44)의 간극 시작 위치에 도달하면, 결합 모드 SPP의 전자기 파동에 의해 제2 IMIMI 플라즈모닉 도파로(42)의 간극 종료 위치에, 제1 IMIMI 플라즈모닉 도파로(41)를 진행하던 결합 모드 SPP와 유사한 TM 모드의 전자기 파동이 여기된다.When the coupling mode SPP, which is the symmetrical symmetry mode (Ss 0 ) or symmetrical asymmetry mode (Sa 0 ), reaches the gap start position of the gap 44, the electromagnetic wave of the coupling mode SPP causes the second IMIMI plasmonic waveguide 42 At the gap end position, the electromagnetic wave of the TM mode similar to the coupling mode SPP advancing the first IMIMI plasmonic waveguide 41 is excited.

마찬가지로, 유사 입자인 SPP가 간극(44) 영역에 채워진 유전체 물질을 관통하면서 간극(44)을 건너 뛰어, 간극 종료 위치에서 시작하는 제2 IMIMI 플라즈모닉 도파로(42)에 다시 나타나는 것처럼 보인다.Likewise, the similar particles SPP appear to reappear in the second IMIMI plasmonic waveguide 42, starting at the gap end position, across the gap 44, passing through the dielectric material filled in the gap 44 region.

제2 IMIMI 플라즈모닉 도파관(42)에 여기된 TM 모드 전자기 파동은 제2 IMIMI 플라즈모닉 도파관(42)의 두 쌍의 제2 금속-유전체 경계면을 따라 전파한다.The TM mode electromagnetic waves excited in the second IMIMI plasmonic waveguide 42 propagate along the two pairs of second metal-dielectric interfaces of the second IMIMI plasmonic waveguide 42.

나아가, 도 5를 참조하면, 두꺼운 이중 금속판(MIM) 구조의 도파로 가운데에 간극이 존재하여 단절된 불연속 MIM 도파로를 가지는 플라즈모닉 소자가 예시된다.Further, referring to FIG. 5, a plasmonic element having a discontinuous MIM waveguide in which a gap exists in a waveguide of a thick double metal plate (MIM) structure is exemplified.

불연속 MIM 도파로 플라즈모닉 소자(50)는 입력 위치에서 시작하는 폭 Wi, 제1 길이 di의 평평하고 두껍고 긴 띠 형상의 인접한 두 금속판들로 구성된 제1 MIM 플라즈모닉 도파로(51)와, 폭 Wo, 제2 길이 do의 평평하고 두껍고 긴 띠 형상의 인접한 두 금속판들로 구성된 제2 MIM 플라즈모닉 도파로(52)를 포함한다.The discontinuous MIM waveguide plasmonic element 50 includes a first MIM plasmon waveguide 51 composed of two adjacent metal plates having a width Wi and a first length di and starting from an input position, And a second MIM plasmon waveguide 52 made up of two adjacent flat metal strips of a second length do.

제1 MIM 플라즈모닉 도파로(51)를 이루는 한 쌍의 금속판들의 서로 마주보는 한 쌍의 제1 금속 표면들은 대칭 모드 또는 비대칭 모드의 표면 플라즈몬 폴라리톤(SPP)이 전파될 수 있도록, 코어 유전체 층(55)과 접하여 한 쌍의 제1 금속-유전체 경계면들을 이룬다.A pair of first metal surfaces facing each other of a pair of metal plates constituting the first MIM plasmonic waveguide 51 are arranged in a matrix form so that a surface plasmon polariton (SPP) in a symmetric mode or an asymmetric mode can propagate, 55) to form a pair of first metal-dielectric interfaces.

이러한 제1 MIM 플라즈모닉 도파로(51)의 입력 위치(Xi)에 TM 편광된 광자가 입사되면, 표면 플라즈몬 폴라리톤은 간극 대칭 모드(G-s0)로 제1 MIM 플라즈모닉 도파로(51)와 코어 유전체 층(55)이 이루는 한 쌍의 제1 금속-유전체 경계면들을 따라 전파된다.When the TM polarized photon is incident on the input position Xi of the first MIM plasmonic waveguide 51, the surface plasmon polariton is excited by the first MIM plasmon waveguide 51 and the core dielectric 51 in the gap symmetry mode (Gs 0 ) Lt; RTI ID = 0.0 > 55 < / RTI >

간극(54)은 입력 위치부터 제1 길이 di 만큼 길이를 갖도록 되어 있는 제1 MIM 플라즈모닉 도파로(51)가 종단하는 간극 시작 위치부터 시작하여, 제2 MIM 플라즈모닉 도파로(52)가 시작하는 간극 종료 위치까지 존재하며, 간극 시작 위치와 간극 종료 위치 사이의 거리인 간극 길이 dc 만큼 유전체로 채워진다.The gap 54 starts from the gap start position at which the first MIM plasmonic waveguide 51 ending from the input position is made to have a length of the first length di and is spaced apart from the gap starting from the input end of the second MIM plasmonic waveguide 52 And is filled with dielectric by a gap length dc which is the distance between the gap start position and the gap end position.

제1 MIM 플라즈모닉 도파로(51) 및 제2 MIM 플라즈모닉 도파로(52)와 간극(54)은 모두 클래드 유전체 층(53)으로 둘러 싸일 수 있다.Both the first MIM plasmonic waveguide 51 and the second MIM plasmonic waveguide 52 and the gap 54 may be surrounded by the clad dielectric layer 53.

제2 MIM 플라즈모닉 도파로(52)를 이루는 한 쌍의 금속판의 서로 마주보는 한 쌍의 제2 금속 표면들도 마찬가지로 간극 대칭 모드(G-s0)의 표면 플라즈몬 폴라리톤이 전파될 수 있도록 코어 유전체 층(55)과 접하여 한 쌍의 제2 금속-유전체 경계면들을 이룬다.A pair of opposing second metal surfaces of a pair of metal plates constituting the second MIM plasmonic waveguide 52 are also formed on the core dielectric layer (not shown) so that the surface plasmon polariton of the gap symmetry mode (Gs 0 ) 55 to form a pair of second metal-dielectric interfaces.

간극 대칭 모드(G-s0)인 결합 모드 SPP가 간극(54)의 간극 시작 위치에 도달하면, 결합 모드 SPP의 전자기 파동에 의해 제2 MIM 플라즈모닉 도파로(52)의 간극 종료 위치에, 제1 MIM 플라즈모닉 도파로(51)를 진행하던 결합 모드 SPP와 유사한 TM 모드의 전자기 파동이 여기된다.When the coupling mode SPP having the gap symmetry mode Gs 0 reaches the gap start position of the gap 54, the electromagnetic wave of the coupling mode SPP causes the first MIM 52 to be in the gap end position of the second MIM plasmon waveguide 52, The electromagnetic wave of the TM mode similar to the coupling mode SPP in which the plasmonic waveguide 51 travels is excited.

도 3 및 도 4와 마찬가지로, 유사 입자인 SPP가 간극(54) 영역에 채워진 유전체 물질을 관통하면서 간극(54)을 건너 뛰어, 간극 종료 위치에서 시작하는 제2 MIM 플라즈모닉 도파로(52)에 다시 나타나는 것처럼 보인다.Similar to FIGS. 3 and 4, the SPP penetrates the dielectric material filled in the gap 54 region, skips the gap 54, and returns to the second MIM plasmonic waveguide 52 starting at the gap end position It looks like it appears.

제2 MIM 플라즈모닉 도파관(52)에 여기된 TM 모드 전자기 파동은 제2 MIM 플라즈모닉 도파관(52)의 한 쌍의 제2 금속-유전체 경계면을 따라 전파한다.The TM mode electromagnetic waves excited in the second MIM plasmonic waveguide 52 propagate along a pair of second metal-dielectric interfaces of the second MIM plasmonic waveguide 52.

도 3 내지 5의 불연속 플라즈모닉 소자들(30, 40, 50)를 좀더 일반적으로 표현하면 다음과 같다. The discontinuous plasmonic elements 30, 40, 50 of FIGS. 3-5 are more generally represented as follows.

먼저, 제1 플라즈모닉 도파로(31, 41, 51)는 소정의 결합 모드의 표면 플라즈몬 폴라리톤(SPP)이 전파될 수 있도록 유전체 층(33, 43, 45, 53, 55)과 함께 적어도 한 쌍의 제1 금속-유전체 경계면들을 이루는 적어도 한 쌍의 제1 금속 표면들을 가지는 띠 형상의 금속 소재로 구현되는데, 제1 플라즈모닉 도파로(31, 41, 51)를 이루는 금속 띠는 여기된 표면 플라즈몬 폴라리톤의 진행 방향을 따라 표면 플라즈몬 폴라리톤의 입력 위치(Xi)부터 간극 시작 위치까지 소정 너비(예를 들어, Wi)를 가지고 제1 길이만큼 연장된다.First, the first plasmonic waveguides 31, 41 and 51 are formed with at least one pair of dielectric layers 33, 43, 45, 53 and 55 so that a surface plasmon polariton (SPP) Shaped metal material having at least a pair of first metal surfaces constituting the first metal-dielectric interfaces of the surface plasmon polar waveguide 31. The metal band constituting the first plasmon waveguide 31, 41, (For example, Wi) from the input position Xi of the surface plasmon polariton to the gap starting position along the progress direction of the riton.

다음으로, 제2 플라즈모닉 도파로(32, 42, 52)는 역시 소정의 결합 모드의 표면 플라즈몬 폴라리톤이 전파될 수 있도록, 제1 플라즈모닉 도파로(31, 41, 51)의 적어도 한 쌍의 제1 금속-유전체 경계면들과 동일 평면 상에, 적어도 한 쌍의 제2 금속-유전체 경계면들을 이루는 적어도 한 쌍의 제2 금속 표면을 가지는 띠 형상의 금속 소재로 구현된다. 또한 제2 플라즈모닉 도파로(32, 42, 52)를 이루는 금속 띠는 간극 시작 위치로부터 표면 플라즈몬 폴라리톤의 진행 방향으로 간극 길이 dc만큼 이격된 간극 종료 위치부터 표면 플라즈몬 폴라리톤 출력 위치(Xo)까지 소정 너비(예를 들어, Wo)를 가지고 표면 플라즈몬 폴라리톤의 진행 방향을 따라 제2 길이만큼 연장된다.Next, the second plasmonic waveguides 32, 42, and 52 are arranged so that the surface plasmon polaritons of the predetermined coupling mode can also propagate. The second plasmonic waveguides 32, 42, Shaped metal material having coplanar with first metal-dielectric interfaces and having at least a second pair of metal surfaces forming at least a pair of second metal-dielectric interfaces. The metal strips constituting the second plasmon waveguides 32, 42 and 52 extend from the gap end position spaced apart by the gap length dc in the traveling direction of the surface plasmon polariton from the gap start position to the surface plasmon polariton output position Xo And extends by a second length along the traveling direction of the surface plasmon polariton with a predetermined width (e.g., Wo).

유전체 층(33, 43, 45, 53, 55)은 제1 및 제2 금속-유전체 경계면들에서 제1 및 제2 플라즈모닉 도파로(31, 32, 41, 42, 51, 52)의 적어도 한 쌍의 제1 금속 표면들 및 적어도 한 쌍의 제2 금속 표면들에 접하는 영역과 간극 시작 위치부터 간극 종료 위치까지의 영역에서 TM 모드의 표면 플라즈몬 폴라리톤의 자기장을 내부적으로 분포시킬 수 있는 유전체 물질로 구현된다.At least one pair of first and second plasmonic waveguides 31, 32, 41, 42, 51, 52 at the first and second metal-dielectric interfaces. The dielectric layer 33, 43, 45, And a dielectric material capable of internally distributing the magnetic field of the surface plasmon polariton in the TM mode in the region from the gap start position to the gap end position in the region in contact with the first metal surfaces and the at least one pair of second metal surfaces .

유전체 층(33, 43, 45, 55)이 제1 및 제2 금속 표면들과 접하는 영역의 유전률과 간극 영역의 유전률은 실시예에 따라 같을 수도 있고, 다를 수도 있다.The dielectric constant of the region where the dielectric layers 33, 43, 45, 55 contact the first and second metal surfaces and the dielectric constant of the gap region may be the same or different depending on the embodiment.

도 6 내지 8은 본 발명의 일 실시예에 따라, 세 가지 구조의 불연속 도파로들의 각각에 기초한 플라즈모닉 소자에서, 간극에 TE 모드 편광된 제어광을 입사할 경우에, 간극에서 표면 플라즈몬 폴라리톤 모드의 전달이 방해받는 현상을 예시적으로 설명하는 개념도들이다.Figs. 6 to 8 are diagrams illustrating a case where, in a plasmonic element based on each of three structures of discontinuous waveguides, TE mode polarized control light is incident on a gap, according to an embodiment of the present invention, a surface plasmon polariton mode Which is an example of a phenomenon in which the transmission of a signal is interrupted.

도 6 내지 도 8을 참조하면, 단일 금속 박막(IMI) 구조의 불연속 플라즈모닉 소자(30), 이중 금속 박막(IMIMI) 구조의 불연속 플라즈모믹 소자(40) 및 두꺼운 이중 금속(MIM) 구조의 불연속 플라즈모닉 소자(50)는 각각 가운데에 간극(34, 44, 54)이 존재하여 단절된 불연속 도파로들(31, 32, 41, 42, 51, 52)을 가진다.6 to 8, a discontinuous plasmonic element 30 of a single metal thin film (IMI) structure, a discontinuous plasmonic element 40 of a double metal thin film (IMIMI) structure, and a discrete plasmatic element 40 of a thick double metal (MIM) The plasmonic element 50 has discontinuous waveguides 31, 32, 41, 42, 51, and 52 which are separated from each other by gaps 34, 44, and 54 in the center thereof.

이러한 불연속 플라즈모닉 소자(30, 40, 50)에서, SPP 모드의 진행 방향인 x축 방향에 직교하도록, 예를 들어 y축 방향으로 TE 모드로 편광된 빛이 간극(34, 44, 54)에 입사되는 경우이다.In the discontinuous plasmonic devices 30, 40 and 50, light polarized in the TE mode in the y-axis direction, for example, perpendicularly to the x-axis direction, which is the traveling direction of the SPP mode, Is incident.

먼저, 광 도파관의 편광 모드에 대해 설명한다. 광 도파관 내부에서 빛이 진행할 수 있는 방식, 즉 모드는 다양하게 있을 수 있다. 그러나, 빛이 광케이블과 같은 광 도파관의 내벽에 반사되면서 어느 정도 장거리를 진행하다보면, 결국은 빛을 이루는 두 필드, 즉 전기장과 자기장 중 어느 필드가 광 도파관의 내벽에 수평하게(달리 표현하면 진행 방향과 수직하게) 반사되는, 또한 반사 경로가 반파장의 정수배가 되는 몇 가지 모드들만 광 도파관 내벽에서 수많은 반사를 거치면서도 크게 감쇄되지 않아 살아남아 도미넌트(dominant)한 모드가 되고, 나머지 모드들은 곧 감쇄되어 점점 사라진다.First, the polarization mode of the optical waveguide will be described. There are various modes in which light can proceed in the optical waveguide, that is, modes. However, when the light is reflected to the inner wall of the optical waveguide such as an optical cable and traveled for a long distance to some extent, the two fields of light, that is, the electric field and the magnetic field are horizontally Direction, and the modes in which the reflection path is an integer multiple of the half-wave length are largely attenuated while passing through many reflections on the inner wall of the optical waveguide, so that they can survive and become a dominant mode and the remaining modes are attenuated It disappears gradually.

따라서 광 도파관에서 방출되는 빛은 전기장이 진행 방향에 수직인 모드인 TE 모드 또는 자기장이 진행 방향에 수직인 모드인 TM 모드 중 하나의 모드로 출력된다고 말할 수 있다. 다른 관점에서 보면, 광 신호는 TE 모드 또는 TM 모드 중 한 모드로 광 도파관에 입사되어야 멀리까지 낮은 손실로 전송될 수 있다고 말할 수 있다.Therefore, it can be said that the light emitted from the optical waveguide is output in one of the TE mode in which the electric field is perpendicular to the traveling direction or the TM mode in which the magnetic field is perpendicular to the traveling direction. From another point of view, it can be said that the optical signal must be incident on the optical waveguide in one of the TE mode or the TM mode and be transmitted with low loss far.

도 6 내지 도 8의 각각에서, TE 모드 편광된 빛이 SPP 모드의 진행 방향인 x축 방향에 직교하도록, 예를 들어 y축 방향 또는 y-z 평면 위의 어떤 직선 방향으로 간극에 입사한다.In each of Figs. 6 to 8, the TE mode polarized light enters the gap in a certain linear direction, for example, in the y-axis direction or the y-z plane so as to be orthogonal to the x-axis direction which is the traveling direction of the SPP mode.

이때, TE 모드 편광된 빛이 x축 방향에 직교하게 입사한다는 것은 TE 모드 편광된 빛의 y축 및 z축 성분이 x축 성분에 비해 상대적으로 도미넌트한 것을 의미하며, 엄격하게 x축 성분이 전혀 존재하지 않는 상태를 의미하는 것은 아니다.Here, TE mode polarized light is incident perpendicularly to the x-axis direction, which means that the y-axis and z-axis components of the TE mode polarized light are relatively dominant relative to the x-axis component, and strictly x- It does not mean that it does not exist.

간극을 수직으로 관통하는 TE 모드 편광된 빛은 전기장이 간극을 가로지르는 x축 방향으로 형성되는 빛이기 때문에, TE 모드 편광된 빛의 전기장에 영향을 받아 간극의 양측 가장자리에 각각 + 전하와 - 전하들이 집결하며, 이러한 전하들이 강한 다이폴들(dipoles)을 형성할 수 있다. 말하자면, 간극 시작 위치의 제1 플라즈모닉 도파로의 금속 종단면을 따라 + - + - + - 와 같이 전하들이 집결한다면, 간극 종료 위치에서 제2 플라즈모닉 도파로의 금속 종단면을 따라서는 - + - + - + 와 같이 전하들이 집결한다고 말할 수 있다.The TE mode polarized light penetrating through the gap vertically is the light formed in the x-axis direction across the gap. Therefore, the TE mode polarized light is affected by the electric field of the polarized light, And these charges can form strong dipoles. In other words, if charges accumulate along the metal longitudinal plane of the first plasmonic waveguide at the gap start position, such as + - + - + -, then along the metal longitudinal plane of the second plasmonic waveguide at the gap end position - + - + - And so on.

이때, TE 모드 편광된 빛의 전기장이 SPP 모드의 진행 방향(x축 방향)에 평행하게 형성된다는 것은 TE 모드 편광된 빛의 전기장의 x축 성분이 전기장의 y축 및 z축 성분에 비해 상대적으로 도미넌트한 것을 의미하며, 엄격하게 전기장이 x축 성분으로만 존재하는 상태를 의미하는 것은 아니다.At this time, the fact that the electric field of the TE mode polarized light is formed parallel to the traveling direction (x-axis direction) of the SPP mode means that the x-axis component of the electric field of the TE mode polarized light is relatively higher than the y- Means dominant, and does not strictly mean a state in which the electric field exists only in the x-axis component.

앞서 설명하였듯이, SPP 모드의 근본인 표면 플라즈몬은 금속 내의 자유 전하들의 집단적 진동인데, SPP 모드의 진행에 필수적인 자유 전하들의 집단적 진동은 이러한 TE 모드 편광된 빛에 의한 간극 측벽 위의 강한 전하 유도 현상에 의해 방해받는다.As described above, surface plasmons, which are fundamental to the SPP mode, are collective oscillations of free charges in the metal. Collective oscillations of free charges, which are essential for the progression of the SPP mode, are caused by the strong charge induction phenomenon on the gap sidewalls by this TE mode polarized light It is interrupted by.

따라서, 제1 플라즈모닉 도파로들(31, 41, 51)에 여기된 TM 모드의 전자기 파동인 소정 결합 모드의 SPP는 간극(34, 44, 54)에서 TE 모드 편광된 빛에 의해 여기된 다이폴들에 의해 방해를 받아 제2 플라즈모닉 도파로들(32, 42, 52)로 각각 도약하지 못한다.Thus, the SPP of a given coupling mode, which is the electromagnetic wave of the TM mode excited in the first plasmonic waveguides 31, 41, 51, is reflected by the dipoles excited by the TE mode polarized light in the gaps 34, The second plasmonic waveguides 32, 42, and 52 do not jump to the second plasmonic waveguides 32, 42, and 52, respectively.

달리 표현하면, 간극(34, 44, 54)에 SPP 모드의 진행 방향과 평행하게 전기장을 형성하도록 TE 모드 편광된 빛이 입사되면 SPP 모드는 간극(34, 44, 54)을 통과하지 못하고 차단당한다고 말할 수 있다.In other words, when the TE mode polarized light is incident on the gaps 34, 44 and 54 to form an electric field parallel to the traveling direction of the SPP mode, the SPP mode does not pass through the gaps 34, 44 and 54, .

한편, 간극(34, 44, 54)에 TE 모드 편광된 빛의 입사를 중지하면, SPP 모드는 다시 간극(34, 44, 54)을 통과하여 제2 플라즈모닉 도파로들(32, 42, 52)의 출력 위치에서 정상적으로 관측된다.On the other hand, when the TE mode polarized light is stopped from entering the gaps 34, 44 and 54, the SPP mode again passes through the gaps 34, 44, and 54 and reaches the second plasmon waveguides 32, As shown in FIG.

이로써, 간극(34, 44, 54)에 수직하게 TE 모드 편광된 빛을 입사하거나 입사하지 않음으로써 SPP 모드의 생성을 제어할 수 있다는 가능성이 제시된다.This suggests the possibility of controlling the generation of the SPP mode by not entering or incurring TE mode polarized light perpendicular to the gaps 34, 44, 54.

이는 원하는 정보를 가지도록 변조된 SPP 모드 생성을 가능하는 플라즈모닉 논리 소자의 구현을 가능하게 한다.This enables the implementation of a plasmonic logic element capable of generating a modulated SPP mode to have the desired information.

도 9는 본 발명의 일 실시예에 따른 플라즈모닉 논리 소자를 예시한 개념도이다.9 is a conceptual diagram illustrating a plasmonic logic device according to an embodiment of the present invention.

도 9를 참조하면, 플라즈모닉 논리 소자(90)는 입력 결합 플라즈모닉 도파로(91), 출력 플라즈모닉 도파로(92), 유전체 층(93) 및 TE 모드 제어 광 신호 도파관(94)을 포함할 수 있다.9, the plasmonic logic device 90 may include an input coupled plasmonic waveguide 91, an output plasmonic waveguide 92, a dielectric layer 93, and a TE mode control optical signal waveguide 94 have.

먼저, 입력 결합 플라즈모닉 도파로(91)는 n 개의 소정의 결합 모드의 입력 표면 플라즈몬 폴라리톤(SPP) 신호들의 각각이 각각의 입력 위치에서 여기되는 n 개의 금속 띠들이 간극 시작 위치에 도달하기 전에 하나의 금속 띠로 합체되는 형태로 구현될 수 있다.First, the input coupling plasmonic waveguide 91 is connected to one input surface plasmon polariton (SPP) signal of n predetermined coupling modes, one before each of the n metal strips excited at each input position reaches the gap start position A metal strip of a metal plate.

이때, 입력 결합 플라즈모닉 도파로(91)를 구성하는 각각의 금속 띠들은 각각의 여기된 입력 SPP 신호가 전파될 수 있도록, 유전체 층(93)과 함께 적어도 한 쌍의 제1 금속-유전체 경계면들을 이루는, 적어도 한 쌍의 제1 금속 표면들을 가지는 소정 너비의 띠 형상의 금속 소재로 구현될 수 있다.At this time, each metal band constituting the input coupled plasmon waveguide 91 is connected to the dielectric layer 93 such that each excited input SPP signal can propagate, , And may be embodied in a strip-shaped metal material having a predetermined width having at least a pair of first metal surfaces.

예를 들어 입력 SPP 신호들의 개수가 2인 n=2인 경우에는 입력 결합 플라즈모닉 도파로(91)는 ">" 도형과 "―" 도형이 연속되는 형태를 가질 수 있다.For example, if n = 2, where the number of input SPP signals is 2, the input coupled plasmon waveguide 91 may have a continuous "> " shape and a" - "

출력 플라즈모닉 도파로(92)는 소정의 결합 모드의 출력 SPP 신호가 전파될 수 있도록, 간극 종료 위치부터 출력 위치까지 연장되며 유전체 층(93)과 함께 적어도 한 쌍의 제2 금속-유전체 경계면들을 이루는, 적어도 한 쌍의 제2 금속 표면을 가지는 소정 너비의 띠 형상의 금속 소재로 구현된다. The output plasmonic waveguide 92 extends from the gap end position to the output position so that the output SPP signal of the predetermined coupling mode can propagate and forms the at least one pair of second metal- Shaped metal material having at least a pair of second metal surfaces.

이때, 간극은 간극 시작 위치부터 입력 SPP 신호들의 진행 방향으로 간극 길이만큼 이격되는 간극 종료 위치까지 형성된다.At this time, the gap is formed from the gap start position to the gap end position spaced by the gap length in the traveling direction of the input SPP signals.

유전체 층(93)은 제1 및 제2 금속-유전체 경계면들에서 입력 결합 플라즈모닉 도파로(91)와 출력 플라즈모닉 도파로(92)의 적어도 한 쌍의 제1 금속 표면들 및 적어도 한 쌍의 제2 금속 표면들에 접하는 영역과, 간극 시작 위치부터 간극 종료 위치까지의 영역에서, TM 모드의 SPP 신호들 각각의 자기장을 내부적으로 분포시킬 수 있는 유전체 물질로 구현된다.The dielectric layer 93 includes at least one pair of first metal surfaces and at least one pair of second metal-dielectric interfaces, at least one pair of input coupling plasmonic waveguides 91 and output plasmonic waveguides 92 at the first and second metal- Is implemented as a dielectric material capable of internally distributing the magnetic field of each of the TM mode SPP signals in the area tangential to the metal surfaces and in the area from the gap start position to the gap end position.

유전체 층(93)이 제1 및 제2 금속 표면들과 접하는 영역의 유전률과 간극 영역의 유전률은 실시예에 따라 같을 수도 있고, 다를 수도 있다.The dielectric constant of the region where the dielectric layer 93 contacts the first and second metal surfaces and the dielectric constant of the gap region may be the same or different depending on the embodiment.

TE 모드 제어 광 신호 도파관(94)은 입력 결합 플라즈모닉 도파로(91)와 출력 플라즈모닉 도파로(92) 사이의 간극에 대해, 논리 연산의 종류에 따라 또는 논리 연산의 종류 및 입력 SPP 신호들의 논리 값들에 따라 활성화 또는 비활성화되고 또한 입력 SPP 신호들의 진행 방향과 평행하는 방향으로 전기장을 형성하도록 편광되는 TE 모드 제어 광 신호를 입력 SPP 신호들의 진행 방향과 직교하는 방향으로 입사할 수 있다.The TE mode control optical signal waveguide 94 is designed to control the gap between the input coupling plasmon waveguide 91 and the output plasmon waveguide 92 according to the type of logic operation or the type of logic operation and the logical values of the input SPP signals The TE mode control optical signal polarized to form an electric field in the direction parallel to the traveling direction of the input SPP signals may be incident in a direction orthogonal to the traveling direction of the input SPP signals.

논리 연산의 종류에 따른 TE 모드 제어 광 신호의 활성화 여부는 다음 표 1 내지 표 5의 진리표에 따라 결정될 수 있다.Whether or not the TE mode control optical signal is activated depending on the type of the logic operation can be determined according to the truth tables of Tables 1 to 5 below.

먼저, AND 연산을 위해서는 표 1과 같은 진리표와 같이, 입력 SPP 신호들의 각각의 논리 값에 따라 TE 모드 제어 광 신호가 활성화(ON) 또는 비활성화(OFF)될 수 있다.First, for the AND operation, the TE mode control optical signal can be activated (ON) or deactivated (OFF) according to each logic value of the input SPP signals, as shown in the truth table of Table 1. [

제1 입력 SPP 신호The first input SPP signal 제2 입력 SPP 신호The second input SPP signal 제어 광 신호Control optical signal 출력 SPP 신호Output SPP signal 00 00 OFF OFF 00 00 1One ON (차단)ON (blocking) 00 1One 00 ON (차단)ON (blocking) 00 1One 1One OFFOFF 1One

표 1에 따르면, TE 모드 제어 광 신호는 입력 SPP 신호들의 논리 값들이 서로 다를 때에, 즉 "0"과 "1"이거나 또는 "1"과 "0"일 때에 활성화(ON)되고 그렇지 않으면 비활성화(OFF)될 수 있다.According to Table 1, the TE mode control optical signal is activated when the logical values of the input SPP signals are different from each other, that is, when they are "0" and "1" or when they are "1" and "0" OFF).

이에 따라, 제1 및 제2 입력 SPP 신호들이 모두 "1"일 때에만 출력 SPP 신호가 "1"로 출력되고 그렇지 않은 때에는 "0"으로 출력되도록, 즉 논리 AND 연산이 일어나도록 플라즈모닉 논리 소자(90)가 동작할 수 있다.Thus, the output SPP signal is outputted as "1" only when the first and second input SPP signals are all "1", and is outputted as "0" otherwise, that is, (90) can be operated.

다음으로, OR 연산을 위해서는 표 2와 같은 진리표와 같이, 입력 SPP 신호들의 각각의 논리 값에 상관없이, TE 모드 제어 광 신호가 비활성화(OFF)될 수 있다.Next, for the OR operation, the TE mode control optical signal can be deactivated (OFF) regardless of the respective logic values of the input SPP signals, such as the truth table as shown in Table 2. [

제1 입력 SPP 신호The first input SPP signal 제2 입력 SPP 신호The second input SPP signal 제어 광 신호Control optical signal 출력 SPP 신호Output SPP signal 00 00 OFFOFF 00 00 1One OFFOFF 1One 1One 00 OFFOFF 1 One 1One 1One OFFOFF 1One

표 2에 따르면, TE 모드 제어 광 신호는 입력 SPP 신호들의 논리 값들이 가지는 값에 무관하게 비활성화(OFF)됨으로써, 제1 또는 제2 입력 SPP 신호들 중 적어도 어느 하나가 "1"일 때에는 출력 SPP 신호가 "1"로 출력되고 그렇지 않고 모두 "0"일 때에는 "0"으로 출력되도록, 즉 논리 OR 연산이 일어나도록 플라즈모닉 논리 소자(90)가 동작할 수 있다.According to Table 2, the TE mode control optical signal is inactivated (OFF) irrespective of the values of the logical values of the input SPP signals, so that when at least one of the first or second input SPP signals is "1 & The plasmonic logic element 90 can operate so that the signal is output as " 1 ", or when the signal is not "0"

다음으로, XOR 연산을 위해서는 표 3과 같은 진리표와 같이, 입력 SPP 신호들의 각각의 논리 값에 따라 TE 모드 제어 광 신호가 활성화(ON) 또는 비활성화(OFF)될 수 있다.Next, for the XOR operation, the TE mode control optical signal can be activated (ON) or deactivated (OFF) according to the respective logic values of the input SPP signals, as shown in the truth table in Table 3. [

제1 입력 SPP 신호The first input SPP signal 제2 입력 SPP 신호The second input SPP signal 제어 광 신호Control optical signal 출력 SPP 신호Output SPP signal 00 00 OFFOFF 00 00 1One OFFOFF 1One 1One 00 OFFOFF 1One 1One 1One ON (차단)ON (blocking) 00

표 3에 따르면, TE 모드 제어 광 신호는 입력 SPP 신호들의 논리 값들 중 어느 하나라도 "0"일 때에, 즉 "0"과 "0", "0"과 "1"이거나 또는 "1"과 "0"일 때에 비활성화(OFF)되고 그렇지 않으면 활성화(ON)됨으로써, 제1 및 제2 입력 SPP 신호들이 서로 다르면 출력 SPP 신호가 "1"로 출력되고 그렇지 않은 때에는 "0"으로 출력되도록, 즉 논리 XOR 연산이 일어나도록 플라즈모닉 논리 소자(90)가 동작할 수 있다.0 ", "0 ", and" 1 ", or " 1 "and" 1 ", respectively, when any one of the logical values of the input SPP signals is & The output SPP signal is output as "1" if the first and second input SPP signals are different from each other, and is output as "0 & The plasmonic logic element 90 may operate so that the XOR operation takes place.

다음으로, 버퍼 동작을 위해서는 표 4와 같은 진리표와 같이, 입력 SPP 신호의 논리 값에 상관없이, TE 모드 제어 광 신호가 비활성화(OFF)될 수 있다.Next, for the buffer operation, the TE mode control optical signal can be inactivated (OFF) regardless of the logic value of the input SPP signal, as shown in the truth table of Table 4. [

제1 입력 SPP 신호The first input SPP signal 제어 광 신호Control optical signal 출력 SPP 신호Output SPP signal 00 OFFOFF 00 1One OFFOFF 1One

표 4에 따르면, TE 모드 제어 광 신호는 제1 입력 SPP 신호의 논리 값이 가지는 값에 무관하게 비활성화(OFF)됨으로써, 제1 입력 SPP 신호가 "1"일 때에는 출력 SPP 신호가 "1"로 출력되고 그렇지 않고 "0"일 때에는 "0"으로 출력되도록, 즉 버퍼 동작이 일어나도록 플라즈모닉 논리 소자(90)가 동작할 수 있다.According to Table 4, the TE mode control optical signal is inactivated (OFF) regardless of the value of the logic value of the first input SPP signal, so that when the first input SPP signal is "1", the output SPP signal is "1" The PLMN 90 can be operated so that the PLMN 90 is outputted as "0", that is, the buffer operation occurs.

실시예에 따라 TE 모드 제어 광 신호 도파관(94)은 간극 이후부터 동일한 방향으로 다시 연장될 수 있다.According to the embodiment, the TE mode control optical signal waveguide 94 may extend again in the same direction after the gap.

도 10은 본 발명의 일 실시예에 따른 플라즈모닉 논리 소자를 이용한 논리 연산 방법을 예시한 순서도이다.10 is a flowchart illustrating a logic operation method using a plasmonic logic device according to an embodiment of the present invention.

n 개의 금속 띠들이 간극 시작 위치에 도달하기 전에 하나의 금속 띠로 합체되는 형태인 입력 결합 플라즈모닉 도파로(91)에 대해 소정의 간극 길이의 간극을 사이에 두고 배치된 출력 플라즈모닉 도파로(92)를 포함하는 플라즈모닉 논리 소자(90)에 관하여, 단계(S101)에서, 입력 결합 플라즈모닉 도파로(91)의 n 개의 입력 위치들에서 각각의 입력 SPP 신호들의 논리 값들에 상응하는 각각의 TM 모드 전자기파를 여기하여, n 개의 소정 결합 모드의 입력 표면 플라즈몬 폴라리톤(SPP) 신호들을 생성한다.an output plasmon waveguide 92 disposed with a gap of a predetermined gap length therebetween is interposed between the input-coupled plasmon waveguide 91 which is a form in which n metal strips are combined into one metal band before reaching the gap start position With respect to the plasmonic logic element 90 involved, in step S101, each TM mode electromagnetic wave corresponding to the logical values of the respective input SPP signals at the n input locations of the input coupled plasmon waveguide 91 And generates input surface plasmon polariton (SPP) signals of n predetermined coupling modes.

단계(S102)에서, 논리 연산의 종류에 따라 또는 논리 연산의 종류 및 입력 SPP 신호들의 논리 값들에 따라 활성화 또는 비활성화되도록 변조되고 또한 입력 SPP 신호들의 진행 방향에 평행하게 전기장이 형성되도록 TE 모드 편광된 TE 모드 제어 광 신호를 간극에 입사시킨다.In step S102, the TE mode polarized light is modulated to be activated or deactivated according to the type of the logical operation or according to the type of the logical operation and the logical values of the input SPP signals and also to form an electric field parallel to the traveling direction of the input SPP signals TE mode control optical signal to the gap.

논리 연산의 종류에 따른 TE 모드 제어 광 신호의 활성화 또는 비활성화는 앞의 표 1 내지 표 4의 각각에 의해 정의될 수 있다.Activation or deactivation of the TE mode control optical signal according to the type of logic operation can be defined by each of Tables 1 to 4 above.

예를 들어, 논리 연산의 종류가 AND 연산인 때에는, TE 모드 제어 광 신호는 입력 SPP 신호들의 논리 값들이 서로 다를 때에 활성화되고 그렇지 않으면 비활성화될 수 있다.For example, when the type of logical operation is an AND operation, the TE mode control optical signal is activated when the logical values of the input SPP signals are different from each other, and can be deactivated otherwise.

논리 연산의 종류가 OR 연산인 때에는, TE 모드 제어 광 신호는 입력 SPP 신호들의 논리 값들이 가지는 값에 무관하게 비활성화될 수 있다.When the type of logic operation is an OR operation, the TE mode control optical signal can be deactivated irrespective of the values of the logical values of the input SPP signals.

논리 연산의 종류가 XOR 연산인 때에는, TE 모드 제어 광 신호는 입력 SPP 신호들의 논리 값들 중 어느 하나라도 "0"일 때에 비활성화되고 그렇지 않으면 활성화될 수 있다.When the type of logic operation is an XOR operation, the TE mode control optical signal is inactivated when any one of the logical values of the input SPP signals is "0 ", otherwise it can be activated.

논리 연산의 종류가 버퍼 동작인 때에는, TE 모드 제어 광 신호는 비활성화될 수 있다.When the type of logic operation is a buffer operation, the TE mode control optical signal can be deactivated.

단계(S103)에서, 여기된 입력 SPP 신호들이 간극에 입사되는 변조된 TE 모드 제어 광 신호에 의해 간극에서 통과 또는 차단됨에 따라, 출력 플라즈모닉 도파로에 출력 SPP 신호를 여기함으로써, 논리 연산된 출력 SPP 신호를 출력 플라즈모닉 도파로의 출력 위치에서 출력할 수 있다.In step S103, by exciting the output SPP signal to the output plasmon waveguide as the excited input SPP signals are passed or blocked in the gap by the modulated TE mode control optical signal incident on the gap, the logically calculated output SPP Signal can be output at the output position of the output plasmonic waveguide.

도 11은 본 발명의 다른 실시예에 따른 플라즈모닉 논리 소자를 예시한 개념도이다.11 is a conceptual diagram illustrating a plasmonic logic device according to another embodiment of the present invention.

도 11를 참조하면, 플라즈모닉 논리 소자(110)는 입력 결합 플라즈모닉 도파로(111), 출력 플라즈모닉 도파로(112), 유전체 층(113) 및 TE 모드 제어 광 신호 도파관(114)을 포함할 수 있다.Referring to FIG. 11, the plasmonic logic device 110 may include an input coupled plasmonic waveguide 111, an output plasmonic waveguide 112, a dielectric layer 113, and a TE mode control optical signal waveguide 114 have.

먼저, 입력 결합 플라즈모닉 도파로(111)는 n 개의 소정의 결합 모드의 입력 표면 플라즈몬 폴라리톤(SPP) 신호들의 각각 및 제어 SPP 신호가 각각의 입력 위치에서 여기되는 (n+1) 개의 금속 띠들이 간극 시작 위치에 도달하기 전에 하나의 금속 띠로 합체되는 형태로 구현될 수 있다.First, the input coupled plasmonic waveguide 111 includes (n + 1) metal bands in which each of the input surface plasmon polariton (SPP) signals of n predetermined coupling modes and the control SPP signal are excited at respective input positions It can be embodied in a form of being combined into one metal band before reaching the gap start position.

이때, 입력 결합 플라즈모닉 도파로(111)를 구성하는 각각의 금속 띠들은 각각의 여기된 입력 SPP 신호 및 제어 SPP 신호가 전파될 수 있도록, 유전체 층(113)과 함께 적어도 한 쌍의 제1 금속-유전체 경계면들을 이루는, 적어도 한 쌍의 제1 금속 표면들을 가지는 소정 너비(Wi)의 띠 형상의 금속 소재로 구현될 수 있다.At this time, each of the metal strips constituting the input-coupled plasmon waveguide 111 is divided into at least a pair of first metal- Shaped metal material having a predetermined width Wi having at least a pair of first metal surfaces constituting dielectric interfaces.

예를 들어 입력 SPP 신호들의 개수가 2인 n=2인 경우에는 입력 결합 플라즈모닉 도파로(111)는 "∋" 도형과 "―" 도형이 연속되는 형태를 가질 수 있다.For example, when n = 2 where the number of input SPP signals is 2, the input coupled plasmon waveguide 111 may have a continuous shape of a "∋" shape and a "-" shape.

출력 플라즈모닉 도파로(112)는 소정의 결합 모드의 출력 SPP 신호가 전파될 수 있도록, 간극 종료 위치부터 출력 위치까지 연장되며 유전체 층(113)과 함께 적어도 한 쌍의 제2 금속-유전체 경계면들을 이루는, 적어도 한 쌍의 제2 금속 표면을 가지는 소정 너비(Wo)의 띠 형상의 금속 소재로 구현된다. The output plasmonic waveguide 112 extends from the gap end position to the output position so that the output SPP signal of a predetermined coupling mode can propagate and forms an at least a pair of second metal- , And a band-shaped metal material having a predetermined width (W0) having at least a pair of second metal surfaces.

이때, 간극은 간극 시작 위치부터 입력 SPP 신호들의 진행 방향으로 간극 길이만큼 이격되는 간극 종료 위치까지 형성된다.At this time, the gap is formed from the gap start position to the gap end position spaced by the gap length in the traveling direction of the input SPP signals.

유전체 층(113)은 제1 및 제2 금속-유전체 경계면들에서 입력 결합 플라즈모닉 도파로(111)와 출력 플라즈모닉 도파로(112)의 적어도 한 쌍의 제1 금속 표면들 및 적어도 한 쌍의 제2 금속 표면들에 접하는 영역과, 간극 시작 위치부터 간극 종료 위치까지의 영역에서, TM 모드의 SPP 신호들 각각의 자기장을 내부적으로 분포시킬 수 있는 유전체 물질로 구현된다.The dielectric layer 113 includes at least a pair of first metal surfaces and at least a pair of second metal-dielectric interface layers, at least one pair of input coupling plasmonic waveguides 111 and output plasmonic waveguides 112 at first and second metal- Is implemented as a dielectric material capable of internally distributing the magnetic field of each of the TM mode SPP signals in the area tangential to the metal surfaces and in the area from the gap start position to the gap end position.

유전체 층(113)이 제1 및 제2 금속 표면들과 접하는 영역의 유전률과 간극 영역의 유전률은 실시예에 따라 같을 수도 있고, 다를 수도 있다.The dielectric constant of the region where the dielectric layer 113 contacts the first and second metal surfaces and the dielectric constant of the gap region may be the same or different depending on the embodiment.

TE 모드 제어 광 신호 도파관(114)은 입력 결합 플라즈모닉 도파로(111)와 출력 플라즈모닉 도파로(112) 사이의 간극에 대해, 논리 연산의 종류에 따라 또는 논리 연산의 종류 및 입력 SPP 신호들의 논리 값들에 따라 활성화 또는 비활성화되고 또한 입력 SPP 신호들의 진행 방향과 평행하는 방향으로 전기장을 형성하도록 편광되는 TE 모드 제어 광 신호를 입력 SPP 신호들의 진행 방향과 직교하는 방향으로 입사할 수 있다.The TE mode control optical signal waveguide 114 is designed to control the gap between the input coupling plasmon waveguide 111 and the output plasmon waveguide 112 according to the type of logic operation or the type of logic operation and the logical values of the input SPP signals The TE mode control optical signal polarized to form an electric field in the direction parallel to the traveling direction of the input SPP signals may be incident in a direction orthogonal to the traveling direction of the input SPP signals.

제어 SPP 신호의 논리 값은 입력 SPP 신호들이 모두 "0"이면 반드시 "1"이어야 하고, 그렇지 않은 경우에는 "0"일 수도 있고 "1"일 수도 있다.The logical value of the control SPP signal must be "1" if the input SPP signals are all "0 ", otherwise it may be" 0 &

실시예에 따라서, 제어 SPP 신호의 논리 값은 항상 "1"일 수 있다.Depending on the embodiment, the logical value of the control SPP signal may always be "1 ".

논리 연산의 종류에 따른 TE 모드 제어 광 신호의 활성화 여부는 다음 표 5 내지 표 8의 진리표에 따라 결정될 수 있다.Whether or not the TE mode control optical signal is activated depending on the type of the logic operation can be determined according to the truth tables of Tables 5 to 8 below.

먼저 NOT 연산을 위해서는 표 5와 같은 진리표와 같이, 논리 반전시키려는 입력 SPP 신호의 논리 값에 따라, TE 모드 제어 광 신호가 활성화(ON) 또는 비활성화(OFF)될 수 있다.First, for the NOT operation, the TE mode control optical signal can be activated (ON) or deactivated (OFF) according to the logical value of the input SPP signal to be logically inverted, as shown in the truth table shown in Table 5. [

제1 입력 SPP 신호The first input SPP signal 제어 SPP 신호Control SPP signal 제어 광 신호Control optical signal 출력 SPP 신호Output SPP signal 00 1One OFFOFF 1One 1One 0(1)0 (1) ON (차단)ON (blocking) 00

표 5에 따르면, 논리 반전시키려는 입력 SPP 신호의 논리 값이 "0"이면 제어 SPP 신호의 논리 값은 "1"이며 TE 모드 제어 광 신호는 비활성화(OFF)되고, 입력 SPP 신호의 논리 값이 "1"이면 제어 SPP 신호의 논리 값은 "0"일 수도, "1"일 수도 있고(don't care), TE 모드 제어 광 신호는 활성화(ON)된다.According to Table 5, if the logic value of the input SPP signal to be inverted is "0", the logical value of the control SPP signal is "1" and the TE mode control optical signal is inactivated (OFF) 1 ", the logical value of the control SPP signal may be" 0 "or" 1 "(do not care), and the TE mode control optical signal is activated (ON).

이에 따라, 제1 입력 SPP 신호가 "1"일 때에는 출력 SPP 신호가 "0"으로 출력되고 제1 입력 SPP 신호가 "0"일 때에는 출력 SPP 신호가 "1"로 출력되도록, 즉 논리 NOT 연산이 일어나도록 플라즈모닉 논리 소자(110)가 동작할 수 있다.Accordingly, when the first input SPP signal is "1", the output SPP signal is outputted as "0", and when the first input SPP signal is "0", the output SPP signal is outputted as "1" The plasmonic logic device 110 can operate so that the plasma display device 100 is activated.

다음으로, NAND 연산을 위해서는 표 6과 같은 진리표와 같이, 입력 SPP 신호들의 각각의 논리 값에 따라 제어 SPP 신호의 논리 값이 결정되고 TE 모드 제어 광 신호가 활성화(ON) 또는 비활성화(OFF)될 수 있다.Next, for the NAND operation, the logical value of the control SPP signal is determined according to each logical value of the input SPP signals and the TE mode control optical signal is activated (ON) or deactivated (OFF) .

제1 입력
SPP 신호
First input
SPP signal
제2 입력
SPP 신호
Second input
SPP signal
제어 SPP 신호Control SPP signal 제어 광 신호Control optical signal 출력 SPP 신호Output SPP signal
00 00 1One OFFOFF 1One 00 1One 0(1)0 (1) OFFOFF 1One 1One 00 0(1)0 (1) OFFOFF 1One 1One 1One 0(1)0 (1) ON (차단)ON (blocking) 00

표 6에 따르면, 제1 및 제2 입력 SPP 신호들의 논리 값들이 모두 "0"이면 제어 SPP 신호의 논리 값은 "1"이며 TE 모드 제어 광 신호는 비활성화(OFF)되고, 제1 및 제2 입력 SPP 신호들의 논리 값들이 서로 다르면, 즉 "0"과 "1"이거나 또는 "1"과 "0"이면, 제어 SPP 신호의 논리 값은 "0"일 수도 있고 "1"일 수도 있으며 TE 모드 제어 광 신호는 비활성화(OFF)되고, 제1 및 제2 입력 SPP 신호들의 논리 값들이 모두 "1"이면 제어 SPP 신호의 논리 값은 "0"일 수도 있고 "1"일 수도 있으며 TE 모드 제어 광 신호는 활성화(ON)된다.According to Table 6, if the logical values of the first and second input SPP signals are both "0 ", the logical value of the control SPP signal is" 1 ", the TE mode control optical signal is deactivated (OFF) If the logical values of the input SPP signals are different from each other, that is, "0" and "1" or "1" and "0", the logic value of the control SPP signal may be "0" The logic value of the control SPP signal may be "0" or "1" if the logic values of the first and second input SPP signals are all "1 " The signal is activated (ON).

이에 따라, 제1 입력 SPP 신호 또는 제2 입력 SPP 신호 모두가 "1"인 때에만 출력 SPP 신호가 "0"으로 출력되고, 그렇지 않고 제1 입력 SPP 신호 또는 제2 입력 SPP 신호 중 어느 하나가 "0"인 때에는, 즉 모두 "0"이거나, "0", "1"이거나, "1", "0"이면 출력 SPP 신호가 "1"로 출력되도록, 즉 논리 NAND 연산이 일어나도록 플라즈모닉 논리 소자(110)가 동작할 수 있다.Accordingly, the output SPP signal is output as "0" only when both the first input SPP signal and the second input SPP signal are "1 ", and either the first input SPP signal or the second input SPP signal The output SPP signal is outputted as "1 " when all the bits are" 0 ", that is, "0 "," 0 ", "1 & The logic element 110 may operate.

다음으로, NOR 연산을 위해서는 표 7과 같은 진리표와 같이, 입력 SPP 신호들의 각각의 논리 값에 따라 제어 SPP 신호의 논리 값이 결정되고 TE 모드 제어 광 신호가 활성화(ON) 또는 비활성화(OFF)될 수 있다.Next, for the NOR operation, the logical value of the control SPP signal is determined according to the respective logic values of the input SPP signals and the TE mode control optical signal is activated (ON) or deactivated (OFF) .

제1 입력
SPP 신호
First input
SPP signal
제2 입력
SPP 신호
Second input
SPP signal
제어 SPP 신호Control SPP signal 제어 광 신호Control optical signal 출력 SPP 신호Output SPP signal
00 00 1One OFFOFF 1One 00 1One 0(1)0 (1) ON (차단)ON (blocking) 00 1One 00 0(1)0 (1) ON (차단)ON (blocking) 00 1One 1One 0(1)0 (1) ON (차단)ON (blocking) 00

표 7에 따르면, 제1 및 제2 입력 SPP 신호들의 논리 값들이 모두 "0"이면 제어 SPP 신호의 논리 값은 "1"이며 TE 모드 제어 광 신호는 비활성화(OFF)되고, 제1 및 제2 입력 SPP 신호들의 논리 값들이 서로 다르면, 즉 "0"과 "1"이거나 또는 "1"과 "0"이면, 제어 SPP 신호의 논리 값은 "0"일 수도 있고 "1"일 수도 있으며 TE 모드 제어 광 신호는 활성화(ON)되고, 제1 및 제2 입력 SPP 신호들의 논리 값들이 모두 "1"이면 제어 SPP 신호의 논리 값은 "0"일 수도 있고 "1"일 수도 있으며 TE 모드 제어 광 신호는 활성화(ON)된다.According to Table 7, if the logical values of the first and second input SPP signals are all "0 ", the logical value of the control SPP signal is" 1 ", the TE mode control optical signal is deactivated (OFF) If the logical values of the input SPP signals are different from each other, that is, "0" and "1" or "1" and "0", the logic value of the control SPP signal may be "0" The control optical signal is activated and the logical value of the control SPP signal may be "0" or "1" if the logical values of the first and second input SPP signals are all " The signal is activated (ON).

이에 따라, 제1 입력 SPP 신호 또는 제2 입력 SPP 신호 모두가 "0"인 때에만 출력 SPP 신호가 "1"로 출력되고, 그렇지 않고 제1 입력 SPP 신호 또는 제2 입력 SPP 신호 중 어느 하나가 "1"인 때에는, 즉 모두 "1"이거나, "0", "1"이거나, "1", "0"이면 출력 SPP 신호가 "0"으로 출력되도록, 즉 논리 NOR 연산이 일어나도록 플라즈모닉 논리 소자(110)가 동작할 수 있다.Accordingly, only when the first input SPP signal or the second input SPP signal is "0 ", the output SPP signal is outputted as" 1 ", or if neither the first input SPP signal nor the second input SPP signal Quot; 1 ", that is, when the output SPP signal is outputted as "0 ", that is, the logical NOR operation is performed when all of" 1 ", "0 "," The logic element 110 may operate.

다음으로, XNOR 연산을 위해서는 표 8과 같은 진리표와 같이, 입력 SPP 신호들의 각각의 논리 값에 따라 제어 SPP 신호의 논리 값이 결정되고 TE 모드 제어 광 신호가 활성화(ON) 또는 비활성화(OFF)될 수 있다.Next, for the XNOR operation, the logical value of the control SPP signal is determined according to each logical value of the input SPP signals, and the TE mode control optical signal is activated (ON) or deactivated (OFF) .

제1 입력
SPP 신호
First input
SPP signal
제2 입력
SPP 신호
Second input
SPP signal
제어 SPP 신호Control SPP signal 제어 광 신호Control optical signal 출력 SPP 신호Output SPP signal
00 00 1One OFFOFF 1One 00 1One 0(1)0 (1) ON (차단)ON (blocking) 00 1One 00 0(1)0 (1) ON (차단)ON (blocking) 00 1One 1One 0(1)0 (1) OFFOFF 1One

표 8에 따르면, 제1 및 제2 입력 SPP 신호들의 논리 값들이 모두 "0"이면 제어 SPP 신호의 논리 값은 "1"이며 TE 모드 제어 광 신호는 비활성화(OFF)되고, 제1 및 제2 입력 SPP 신호들의 논리 값들이 서로 다르면, 즉 "0"과 "1"이거나 또는 "1"과 "0"이면, 제어 SPP 신호의 논리 값은 "0"일 수도 있고 "1"일 수도 있으며 TE 모드 제어 광 신호는 활성화(ON)되고, 제1 및 제2 입력 SPP 신호들의 논리 값들이 모두 "1"이면 제어 SPP 신호의 논리 값은 "0"일 수도 있고 "1"일 수도 있으며 TE 모드 제어 광 신호는 비활성화(OFF)된다.According to Table 8, if the logical values of the first and second input SPP signals are both "0 ", the logic value of the control SPP signal is" 1 ", the TE mode control optical signal is deactivated If the logical values of the input SPP signals are different from each other, that is, "0" and "1" or "1" and "0", the logic value of the control SPP signal may be "0" The control optical signal is activated and the logical value of the control SPP signal may be "0" or "1" if the logical values of the first and second input SPP signals are all " The signal is deactivated (OFF).

이에 따라, 제1 입력 SPP 신호 또는 제2 입력 SPP 신호가 서로 같으면, 즉 모두 "0"이거나 모두 "1"인 때에는 출력 SPP 신호가 "1"로 출력되고, 그렇지 않고 제1 입력 SPP 신호 또는 제2 입력 SPP 신호가 서로 다른 때에는, 즉, "0", "1"이거나, "1", "0"이면 출력 SPP 신호가 "0"으로 출력되도록, 즉 논리 XNOR 연산이 일어나도록 플라즈모닉 논리 소자(110)가 동작할 수 있다.Accordingly, when the first input SPP signal or the second input SPP signal are equal to each other, that is, when they are all "0" or all "1", the output SPP signal is outputted as "1" The output SPP signal is output as "0" when the two input SPP signals are different from each other, that is, "0 ", " 1 ≪ RTI ID = 0.0 > 110 < / RTI >

표 5 내지 표 8에서, 제어 SPP 신호의 논리 값은 제1 입력 SPP 신호와 제2 입력 SPP 신호가 모두 "0"이면 반드시 "1"이어야 하고, 그렇지 않은 경우에는 "0"일 수도 있고 "1"일 수도 있음을 알 수 있다.In Table 5 to Table 8, the logical value of the control SPP signal must be "1" if both the first input SPP signal and the second input SPP signal are "0 & "Can be obtained.

한편, 실시예에 따라 TE 모드 제어 광 신호 도파관(114)은 간극 이후부터 동일한 방향으로 다시 연장될 수 있다.On the other hand, according to the embodiment, the TE mode control optical signal waveguide 114 can extend again in the same direction after the gap.

도 12는 본 발명의 다른 실시예에 따른 플라즈모닉 논리 소자를 이용한 논리 연산 방법을 예시한 순서도이다.12 is a flowchart illustrating a logic operation method using a plasmonic logic device according to another embodiment of the present invention.

n+1 개의 금속 띠들이 간극 시작 위치에 도달하기 전에 하나의 금속 띠로 합체되는 형태인 입력 결합 플라즈모닉 도파로(111)에 대해 소정의 간극 길이의 간극을 사이에 두고 배치된 출력 플라즈모닉 도파로(112)를 포함하는 플라즈모닉 논리 소자(110)에 관하여, 단계(S121)에서, 입력 결합 플라즈모닉 도파로(111)의 n 개의 입력 위치들에서 n 개의 입력 SPP 신호들 및 1 개의 제어 SPP 신호의 논리 값들에 각각 상응하는 TM 모드 전자기파들을 여기하여, n 개의 소정 결합 모드의 입력 표면 플라즈몬 폴라리톤(SPP) 신호들을 생성한다.the output plasmon waveguide 112 (see Fig. 1) arranged with a gap of a predetermined gap length interposed between the input coupled plasmon waveguide 111, which is a form in which n + 1 metal strips are combined into one metal band before reaching the gap start position The input values of the n input SPP signals at the n input positions of the input coupled plasmon waveguide 111 and the logical values of one control SPP signal at step < RTI ID = 0.0 > S121 & Mode electromagnetic waves, respectively, to generate n input surface plasmon polariton (SPP) signals of n predetermined coupling modes.

단계(S122)에서, 입력 결합 플라즈모닉 도파로(111)의 1 개의 입력 위치에서, 입력 SPP 신호들의 논리 값들에 따라 결정되는 1 개의 제어 SPP 신호의 논리 값에 상응하는 TM 모드 전자기파를 여기하여, 1 개의 소정 결합 모드의 제어 표면 플라즈몬 폴라리톤(SPP) 신호를 생성한다.At step S122, at one input position of the input coupled plasmon waveguide 111, the TM mode electromagnetic wave corresponding to the logic value of one control SPP signal, which is determined according to the logical values of the input SPP signals, is excited, Lt; / RTI > signals of a given coupling mode.

단계(S123)에서, 논리 연산의 종류 및 입력 SPP 신호들의 논리 값들에 따라 활성화 또는 비활성화되도록 변조되고 또한 입력 SPP 신호들의 진행 방향에 평행하게 전기장이 형성되도록 TE 모드 편광된 TE 모드 제어 광 신호를 간극에 입사시킨다.At step S123, the TE mode polarized TE mode control optical signal is modulated to be activated or deactivated according to the type of logic operation and the logic values of the input SPP signals and also to form an electric field parallel to the traveling direction of the input SPP signals, .

입력 SPP 신호들의 논리 값들에 따라 결정되는 제어 SPP 신호의 논리 값 및 논리 연산의 종류에 따른 TE 모드 제어 광 신호의 활성화 또는 비활성화는 앞의 표 5 내지 표 8의 각각에 의해 정의될 수 있다.Activation or deactivation of the TE mode control optical signal according to the logic value of the control SPP signal and the type of logic operation determined according to the logic values of the input SPP signals can be defined by each of Tables 5 to 8 above.

제어 SPP 신호의 논리 값은 입력 SPP 신호들이 모두 "0"이면 반드시 "1"이어야 하고, 그렇지 않은 경우에는 "0"일 수도 있고 "1"일 수도 있다.The logical value of the control SPP signal must be "1" if the input SPP signals are all "0 ", otherwise it may be" 0 &

실시예에 따라서, 제어 SPP 신호의 논리 값은 항상 "1"일 수 있다.Depending on the embodiment, the logical value of the control SPP signal may always be "1 ".

예를 들어, 논리 연산의 종류가 NOT 연산인 때에는, TE 모드 제어 광 신호는 입력 SPP 신호의 논리 값이 "0"일 때에 비활성화되고, 그렇지 않으면 활성화될 수 있다.For example, when the type of the logic operation is the NOT operation, the TE mode control optical signal is inactivated when the logical value of the input SPP signal is "0 ", and can be activated otherwise.

논리 연산의 종류가 NAND 연산인 때에는, TE 모드 제어 광 신호는 입력 SPP 신호들의 논리 값들이 모두 "1"일 때에만 활성화되고, 그렇지 않으면 비활성화될 수 있다.When the type of logic operation is a NAND operation, the TE mode control optical signal is activated only when the logical values of the input SPP signals are all "1 ", and otherwise can be deactivated.

논리 연산의 종류가 NOR 연산인 때에는, TE 모드 제어 광 신호는 입력 SPP 신호들의 논리 값들이 모두 "0"일 때에만 비활성화되고, 그렇지 않으면 활성화될 수 있다.When the type of logic operation is a NOR operation, the TE mode control optical signal is inactivated only when all the logical values of the input SPP signals are "0 ", otherwise it can be activated.

논리 연산의 종류가 XNOR 연산인 때에는, TE 모드 제어 광 신호는 입력 SPP 신호들의 논리 값들이 서로 같을 때에만 활성화되고, 그렇지 않으면 비활성화될 수 있다.When the type of logical operation is an XNOR operation, the TE mode control optical signal is activated only when the logical values of the input SPP signals are equal to each other, and can be deactivated otherwise.

단계(S124)에서, 여기된 입력 SPP 신호들 및 제어 SPP 신호가 간극에 입사되는 변조된 TE 모드 제어 광 신호에 의해 간극에서 통과 또는 차단됨에 따라, 출력 플라즈모닉 도파로에 출력 SPP 신호를 여기함으로써, 논리 연산된 출력 SPP 신호를 출력 플라즈모닉 도파로의 출력 위치에서 출력할 수 있다.In step S124, by exciting the output SPP signal to the output plasmon waveguide as the excited input SPP signals and the control SPP signal are passed or blocked in the gap by the modulated TE mode control optical signal incident on the gap, The logically calculated output SPP signal can be output at the output position of the output plasmonic waveguide.

본 실시예 및 본 명세서에 첨부된 도면은 본 발명에 포함되는 기술적 사상의 일부를 명확하게 나타내고 있는 것에 불과하며, 본 발명의 명세서 및 도면에 포함된 기술적 사상의 범위 내에서 당업자가 용이하게 유추할 수 있는 변형예와 구체적인 실시예는 모두 본 발명의 권리범위에 포함되는 것이 자명하다고 할 것이다.It is to be understood that both the foregoing general description and the following detailed description of the present invention are exemplary and explanatory and are intended to provide further explanation of the invention as claimed. It will be understood that variations and specific embodiments which may occur to those skilled in the art are included within the scope of the present invention.

30, 40, 50 불연속 도파로 플라즈모닉 소자
31, 41, 51 제1 플라즈모닉 도파로
32, 42, 52 제2 플라즈모닉 도파로
33, 43, 45, 53, 55 유전체 층
34, 44, 54 갭
90, 110 플라즈모닉 논리 소자
91, 111 입력 결합 플라즈모닉 도파로
92, 112 출력 플라즈모닉 도파로
93, 113 유전체 층
94, 114 TE 모드 제어 광 신호 도파관
30, 40, 50 Discontinuous Waveguide Plasmonics
31, 41, 51 A first plasmonic waveguide
32, 42, 52 A second plasmonic waveguide
33, 43, 45, 53, 55 dielectric layers
34, 44, 54 Gap
90, 110 Plasmonic logic element
91, 111 input coupling plasmonic waveguide
92, 112 Output Plasmonic Waveguide
93, 113 dielectric layer
94, 114 TE mode control optical signal waveguide

Claims (22)

n 개의 소정 결합 모드의 입력 표면 플라즈몬 폴라리톤(SPP) 신호들이 각각의 입력 위치에서 여기되는 n 개의 금속 띠들이 간극 시작 위치에 도달하기 전에 하나의 금속 띠로 합체되는 형태로 구현되는 입력 결합 플라즈모닉 도파로;
소정 결합 모드의 출력 SPP 신호가 전파될 수 있도록, 간극 종료 위치부터 출력 위치까지 연장되는 금속 띠의 형태로 구현되는 출력 플라즈모닉 도파로;
상기 입력 결합 플라즈모닉 도파로와 상기 출력 플라즈모닉 도파로의 각각의 금속 표면들과 접하여 금속-유전체 경계면들을 형성하는 유전체 층; 및
상기 입력 결합 플라즈모닉 도파로와 상기 출력 플라즈모닉 도파로 사이에서 상기 간극 시작 위치부터 상기 간극 종료 위치까지 형성된 간극에 대해, TE 모드 제어 광 신호를 입력 SPP 신호들의 진행 방향과 직교하는 방향으로 입사하는 TE 모드 제어 광 신호 도파관을 포함하며,
상기 TE 모드 제어 광 신호는 논리 연산의 종류에 따라 또는 논리 연산의 종류 및 상기 입력 SPP 신호들의 논리 값들에 따라 활성화 또는 비활성화되고, 상기 입력 SPP 신호들의 진행 방향과 평행하는 방향으로 전기장을 형성하도록 편광되는 것을 특징으로 하는 플라즈모닉 논리 소자.
an input coupled plasmonic waveguide (PPS) in which n metal strips excited at respective input positions of input surface plasmon polariton (SPP) signals of n predetermined coupling modes are integrated into one metal strip before reaching the gap start position, ;
An output plasmon waveguide implemented in the form of a metal band extending from the gap end position to the output position so that the output SPP signal of the predetermined coupling mode can propagate;
A dielectric layer in contact with respective metal surfaces of the input coupled plasmonic waveguide and the output plasmonic waveguide to form metal-dielectric interfaces; And
A TE mode control optical signal is input to a gap formed between the input coupling plasmon waveguide and the output plasmon waveguide from the gap start position to the gap end position in a direction orthogonal to a traveling direction of input SPP signals, A control optical signal waveguide,
Wherein the TE mode control optical signal is activated or deactivated according to the type of logic operation or according to the type of logic operation and the logic values of the input SPP signals and is polarized to form an electric field in a direction parallel to the traveling direction of the input SPP signals Wherein the first and second electrodes are electrically connected to each other.
청구항 1에 있어서, 상기 논리 연산의 종류는 AND 연산이고,
상기 TE 모드 제어 광 신호는 상기 입력 SPP 신호들의 논리 값들이 서로 다를 때에 활성화되고 그렇지 않으면 비활성화되며,
상기 입력 SPP 신호들이 모두 "1"일 때에 상기 출력 SPP 신호가 "1"로 출력되고, 그렇지 않은 때에는 상기 출력 SPP 신호가 "0"으로 출력되는 것을 특징으로 하는 플라즈모닉 논리 소자.
4. The method of claim 1, wherein the type of logical operation is an AND operation,
The TE mode control optical signal is activated when the logical values of the input SPP signals are different from each other,
The output SPP signal is outputted as "1 " when all the input SPP signals are" 1 ", and otherwise, the output SPP signal is outputted as "0 ".
청구항 1에 있어서, 상기 논리 연산의 종류는 OR 연산이고,
상기 TE 모드 제어 광 신호는 상기 입력 SPP 신호들의 논리 값들에 무관하게 비활성화되며, 상기 입력 SPP 신호들 중 적어도 어느 하나가 "1"일 때에는 상기 출력 SPP 신호가 "1"로 출력되고 상기 입력 SPP 신호들이 모두 "0"일 때에는 상기 출력 SPP 신호가 "0"으로 출력되는 것을 특징으로 하는 플라즈모닉 논리 소자.
The method of claim 1, wherein the type of the logic operation is an OR operation,
The TE mode control optical signal is inactivated regardless of the logic values of the input SPP signals, and when at least one of the input SPP signals is "1 ", the output SPP signal is output as" 1 & The output SPP signal is outputted as "0" when all of the output SPP signals are "0 ".
청구항 1에 있어서, 상기 논리 연산의 종류는 XOR 연산이고,
상기 TE 모드 제어 광 신호는 상기 입력 SPP 신호들의 논리 값들 중 어느 하나가 "0"일 때에 비활성화되고 그렇지 않으면 활성화되며,
상기 입력 SPP 신호들이 서로 다르면 상기 출력 SPP 신호가 "1"로 출력되고, 상기 입력 SPP 신호들이 서로 같으면 상기 출력 SPP 신호가 "0"으로 출력되는 것을 특징으로 하는 플라즈모닉 논리 소자.
2. The method of claim 1, wherein the type of logical operation is an XOR operation,
The TE mode control optical signal is deactivated when any one of the logical values of the input SPP signals is "0 ", otherwise it is activated,
If the input SPP signals are different from each other, the output SPP signal is outputted as "1 ", and if the input SPP signals are equal to each other, the output SPP signal is outputted as" 0 ".
청구항 1에 있어서, 상기 논리 연산의 종류는 버퍼 동작이고,
상기 TE 모드 제어 광 신호는 상기 입력 SPP 신호의 논리 값에 무관하게 비활성화되며, 상기 입력 SPP 신호가 "1"일 때에 상기 출력 SPP 신호가 "1"로 출력되고 상기 입력 SPP 신호가 "0"일 때에는 상기 출력 SPP 신호가 "0"으로 출력되는 것을 특징으로 하는 플라즈모닉 논리 소자.
The method of claim 1, wherein the type of logic operation is a buffer operation,
The TE mode control optical signal is inactivated regardless of the logic value of the input SPP signal, and when the input SPP signal is "1", the output SPP signal is output as "1" and the input SPP signal is "0" The output SPP signal is output as "0 ".
플라즈모닉 논리 소자를 이용한 플라즈모닉 논리 연산 방법으로서,
상기 플라즈모닉 논리 소자는,
n 개의 금속 띠들이 간극 시작 위치에 도달하기 전에 하나의 금속 띠로 합체되는 형태인 입력 결합 플라즈모닉 도파로에 대해 소정의 간극 길이의 간극을 사이에 두고 배치된 출력 플라즈모닉 도파로를 포함하며,
상기 플라즈모닉 논리 연산 방법은,
상기 입력 결합 플라즈모닉 도파로의 n 개의 입력 위치들에서 각각의 입력 표면 플라즈몬 폴라리톤(SPP) 신호들의 논리 값들에 상응하는 각각의 TM 모드 전자기파를 여기하여, n 개의 소정 결합 모드의 입력 SPP 신호들을 생성하는 단계;
논리 연산의 종류에 따라 또는 논리 연산의 종류 및 상기 입력 SPP 신호들의 논리 값들에 따라 활성화 또는 비활성화되도록 변조되고, 또한 상기 입력 SPP 신호들의 진행 방향에 평행하게 전기장이 형성되도록 TE 모드 편광된 TE 모드 제어 광 신호를 간극에 입사시키는 단계; 및
상기 입력 SPP 신호들이 상기 TE 모드 제어 광 신호에 의해 상기 간극에서 통과 또는 차단됨에 따라, 상기 출력 플라즈모닉 도파로에 여기되는 출력 SPP 신호를 상기 출력 플라즈모닉 도파로의 출력 위치에서 출력하는 단계를 포함하는 플라즈모닉 논리 소자를 이용한 플라즈모닉 논리 연산 방법.
A plasmonic logic calculation method using a plasmonic logic element,
Wherein the plasmonic logic device comprises:
and an output plasmon waveguide disposed with a gap of a predetermined gap length interposed therebetween with respect to the input coupled plasmon waveguide in which n metal strips are combined into one metal strip before reaching the gap start position,
The plasmonic logic operation method includes:
Each of the TM mode electromagnetic waves corresponding to logical values of respective input surface plasmon polariton (SPP) signals at n input positions of the input coupled plasmon waveguide is excited to generate n input SPP signals of a predetermined coupling mode ;
TE mode to be activated or deactivated according to the type of logic operation or according to the type of logic operation and the logic values of the input SPP signals and also to form an electric field parallel to the traveling direction of the input SPP signals TE mode Polarized TE mode control Introducing an optical signal into a gap; And
And outputting an output SPP signal excited by the output plasmon waveguide at an output position of the output plasmonic waveguide as the input SPP signals are passed or blocked by the gap by the TE mode control optical signal, A Plasmonic Logic Computation Method Using Monolithic Logic Devices.
청구항 6에 있어서, 상기 논리 연산의 종류는 AND 연산이고,
상기 TE 모드 제어 광 신호는 상기 입력 SPP 신호들의 논리 값들이 서로 다를 때에 활성화되고 그렇지 않으면 비활성화되며,
상기 입력 SPP 신호들이 모두 "1"일 때에 상기 출력 SPP 신호가 "1"로 출력되고, 그렇지 않은 때에는 상기 출력 SPP 신호가 "0"으로 출력되는 것을 특징으로 하는 플라즈모닉 논리 소자를 이용한 플라즈모닉 논리 연산 방법.
7. The method of claim 6, wherein the type of logical operation is an AND operation,
The TE mode control optical signal is activated when the logical values of the input SPP signals are different from each other,
And the output SPP signal is outputted as " 1 "when the input SPP signals are all" 1 ", and otherwise the output SPP signal is outputted as "0 & Calculation method.
청구항 6에 있어서, 상기 논리 연산의 종류는 OR 연산이고,
상기 TE 모드 제어 광 신호는 상기 입력 SPP 신호들의 논리 값들에 무관하게 비활성화되며, 상기 입력 SPP 신호들 중 적어도 어느 하나가 "1"일 때에는 상기 출력 SPP 신호가 "1"로 출력되고 상기 입력 SPP 신호들이 모두 "0"일 때에는 상기 출력 SPP 신호가 "0"으로 출력되는 것을 특징으로 하는 플라즈모닉 논리 소자를 이용한 플라즈모닉 논리 연산 방법.
7. The method of claim 6, wherein the type of logical operation is an OR operation,
The TE mode control optical signal is inactivated regardless of the logic values of the input SPP signals, and when at least one of the input SPP signals is "1 ", the output SPP signal is output as" 1 & 0 ", the output SPP signal is output as "0 ".
청구항 6에 있어서, 상기 논리 연산의 종류는 XOR 연산이고,
상기 TE 모드 제어 광 신호는 상기 입력 SPP 신호들의 논리 값들 중 어느 하나가 "0"일 때에 비활성화되고 그렇지 않으면 활성화되며,
상기 입력 SPP 신호들이 서로 다르면 상기 출력 SPP 신호가 "1"로 출력되고, 상기 입력 SPP 신호들이 서로 같으면 상기 출력 SPP 신호가 "0"으로 출력되는 것을 특징으로 하는 플라즈모닉 논리 소자를 이용한 플라즈모닉 논리 연산 방법.
7. The method of claim 6, wherein the type of logic operation is an XOR operation,
The TE mode control optical signal is deactivated when any one of the logical values of the input SPP signals is "0 ", otherwise it is activated,
The output SPP signal is output as "1" if the input SPP signals are different from each other, and the output SPP signal is output as "0 & Calculation method.
청구항 6에 있어서, 상기 논리 연산의 종류는 버퍼 동작이고,
상기 TE 모드 제어 광 신호는 상기 입력 SPP 신호의 논리 값에 무관하게 비활성화되며, 상기 입력 SPP 신호가 "1"일 때에 상기 출력 SPP 신호가 "1"로 출력되고 상기 입력 SPP 신호가 "0"일 때에는 상기 출력 SPP 신호가 "0"으로 출력되는 것을 특징으로 하는 플라즈모닉 논리 소자를 이용한 플라즈모닉 논리 연산 방법.
7. The method of claim 6, wherein the type of logic operation is a buffer operation,
The TE mode control optical signal is inactivated regardless of the logic value of the input SPP signal, and when the input SPP signal is "1", the output SPP signal is output as "1" and the input SPP signal is "0" The output SPP signal is output as "0 ".
n 개의 소정 결합 모드의 입력 표면 플라즈몬 폴라리톤(SPP) 신호들이 각각의 입력 위치에서 여기되는 n 개의 금속 띠들과 1 개의 소정 결합 모드의 제어 SPP 신호가 입력 위치에서 여기되는 1 개의 금속 띠가 간극 시작 위치에 도달하기 전에 하나의 금속 띠로 합체되는 형태로 구현되는 입력 결합 플라즈모닉 도파로;
소정 결합 모드의 출력 SPP 신호가 전파될 수 있도록, 간극 종료 위치부터 출력 위치까지 연장되는 금속 띠의 형태로 구현되는 출력 플라즈모닉 도파로;
상기 입력 결합 플라즈모닉 도파로와 상기 출력 플라즈모닉 도파로의 각각의 금속 표면들과 접하여 금속-유전체 경계면들을 형성하는 유전체 층; 및
상기 입력 결합 플라즈모닉 도파로와 상기 출력 플라즈모닉 도파로 사이에서 상기 간극 시작 위치부터 상기 간극 종료 위치까지 형성된 간극에 대해, TE 모드 제어 광 신호를 입력 SPP 신호들의 진행 방향과 직교하는 방향으로 입사하는 TE 모드 제어 광 신호 도파관을 포함하며,
상기 제어 SPP 신호의 논리 값은 상기 입력 SPP 신호들이 모두 "0"일 때 "1"이고,
상기 TE 모드 제어 광 신호는 논리 연산의 종류에 따라 또는 논리 연산의 종류 상기 입력 SPP 신호들의 논리 값들에 따라 활성화 또는 비활성화되고, 상기 입력 SPP 신호들의 진행 방향과 평행하는 방향으로 전기장을 형성하도록 편광되는 것을 특징으로 하는 플라즈모닉 논리 소자.
n metal strips in which input surface plasmon polariton (SPP) signals of n predetermined coupling modes are excited at respective input positions and one metal strip excited at one input port of the control SPP signal of one predetermined coupling mode An input coupled plasmonic waveguide implemented in a form of being integrated into one metal band before reaching the position;
An output plasmon waveguide implemented in the form of a metal band extending from the gap end position to the output position so that the output SPP signal of the predetermined coupling mode can propagate;
A dielectric layer in contact with respective metal surfaces of the input coupled plasmonic waveguide and the output plasmonic waveguide to form metal-dielectric interfaces; And
A TE mode control optical signal is input to a gap formed between the input coupling plasmon waveguide and the output plasmon waveguide from the gap start position to the gap end position in a direction orthogonal to a traveling direction of input SPP signals, A control optical signal waveguide,
The logical value of the control SPP signal is "1" when all of the input SPP signals are "0 &
The TE mode control optical signal is activated or deactivated according to the type of logic operation or according to the logic values of the input SPP signals or the type of logic operation and is polarized to form an electric field in a direction parallel to the traveling direction of the input SPP signals Wherein the plasma is a plasma.
청구항 11에 있어서, 상기 논리 연산의 종류는 NOT 연산이고,
상기 TE 모드 제어 광 신호는 상기 입력 SPP 신호의 논리 값이 "0"이면 비활성화되고 그렇지 않으면 활성화되며,
상기 입력 SPP 신호가 "1"일 때에는 상기 출력 SPP 신호가 "0"으로 출력되고 상기 입력 SPP 신호가 "0"일 때에는 상기 출력 SPP 신호가 "1"로 출력되는 것을 특징으로 하는 플라즈모닉 논리 소자.
12. The method of claim 11, wherein the type of the logical operation is a NOT operation,
The TE mode control optical signal is deactivated if the logical value of the input SPP signal is "0 ", otherwise it is activated,
The output SPP signal is output as "0" when the input SPP signal is "1" and the output SPP signal is "1" when the input SPP signal is "0" .
청구항 11에 있어서, 상기 논리 연산의 종류는 NAND 연산이고,
상기 TE 모드 제어 광 신호는 상기 입력 SPP 신호들의 논리 값들이 모두 "0"이거나 서로 다르면 비활성화되고, 상기 입력 SPP 신호들의 논리 값들이 모두 "1"이면 활성화되며,
상기 입력 SPP 신호들이 모두 "1"인 때에는 상기 출력 SPP 신호가 "0"으로 출력되고, 그렇지 않으면 상기 출력 SPP 신호가 "1"로 출력되는 것을 특징으로 하는 플라즈모닉 논리 소자.
12. The method of claim 11, wherein the type of logical operation is a NAND operation,
The TE mode control optical signal is inactivated if the logical values of the input SPP signals are both "0" or different from each other, and are activated when the logical values of the input SPP signals are all "1 &
When the input SPP signals are all "1 ", the output SPP signal is output as" 0 "; otherwise, the output SPP signal is outputted as "1 ".
청구항 11에 있어서, 상기 논리 연산의 종류는 NOR 연산이고,
상기 TE 모드 제어 광 신호는 상기 입력 SPP 신호들의 논리 값들이 모두 "0"이면 비활성화되고, 그렇지 않으면 활성화되며,
상기 입력 SPP 신호들 모두가 "0"인 때에만 상기 출력 SPP 신호가 "1"로 출력되고, 그렇지 않으면 상기 출력 SPP 신호가 "0"으로 출력되는 것을 특징으로 하는 플라즈모닉 논리 소자.
12. The method of claim 11, wherein the type of logical operation is a NOR operation,
The TE mode control optical signal is deactivated if the logical values of the input SPP signals are all "0 ", otherwise,
The output SPP signal is outputted as "1" only when all of the input SPP signals are "0", and otherwise the output SPP signal is outputted as "0".
청구항 11에 있어서, 상기 논리 연산의 종류는 XNOR 연산이고,
상기 TE 모드 제어 광 신호는 상기 입력 SPP 신호들의 논리 값들이 모두 "0"이거나 모두 "1"이면 비활성화되고, 상기 입력 SPP 신호들의 논리 값들이 서로 다르면 활성화되며,
상기 입력 SPP 신호들의 논리 값들이 모두 같으면 상기 출력 SPP 신호가 "1"로 출력되고, 그렇지 않으면 상기 출력 SPP 신호가 "0"으로 출력되는 것을 특징으로 하는 플라즈모닉 논리 소자.
12. The method of claim 11, wherein the type of logical operation is an XNOR operation,
The TE mode control optical signal is inactivated when the logical values of the input SPP signals are both "0" or all "1 ", and are activated when the logical values of the input SPP signals are different from each other,
The output SPP signal is output as "1" if the logical values of the input SPP signals are all the same, and otherwise the output SPP signal is output as "0".
청구항 11에 있어서, 상기 제어 SPP 신호의 논리 값은 항상 "1"인 것을 특징으로 하는 플라즈모닉 논리 소자.12. The plasmonic logic device according to claim 11, wherein the logic value of the control SPP signal is always "1 ". 플라즈모닉 논리 소자를 이용한 플라즈모닉 논리 연산 방법으로서,
상기 플라즈모닉 논리 소자는,
n+1 개의 금속 띠들이 간극 시작 위치에 도달하기 전에 하나의 금속 띠로 합체되는 형태인 입력 결합 플라즈모닉 도파로에 대해 소정의 간극 길이의 간극을 사이에 두고 배치된 출력 플라즈모닉 도파로를 포함하며,
상기 플라즈모닉 논리 연산 방법은,
상기 입력 결합 플라즈모닉 도파로의 n 개의 입력 위치들에서 각각의 입력 표면 플라즈몬 폴라리톤(SPP) 신호들의 논리 값들에 각각 상응하는 각각의 TM 모드 전자기파를 여기하여, n 개의 소정 결합 모드의 입력 SPP 신호들을 생성하는 단계;
상기 입력 결합 플라즈모닉 도파로의 1 개의 입력 위치들에서 제어 SPP 신호들의 논리 값에 상응하는 TM 모드 전자기파를 여기하여, 1 개의 소정 결합 모드의 제어 SPP 신호를 생성하는 단계;
논리 연산의 종류에 따라 또는 논리 연산의 종류 및 상기 입력 SPP 신호들의 논리 값들에 따라 활성화 또는 비활성화되도록 변조되고, 또한 상기 입력 SPP 신호들의 진행 방향에 평행하게 전기장이 형성되도록 TE 모드 편광된 TE 모드 제어 광 신호를 간극에 입사시키는 단계; 및
상기 입력 SPP 신호들 및 상기 제어 SPP 신호가 상기 TE 모드 제어 광 신호에 의해 상기 간극에서 통과 또는 차단됨에 따라, 상기 출력 플라즈모닉 도파로에 여기되는 출력 SPP 신호를 상기 출력 플라즈모닉 도파로의 출력 위치에서 출력하는 단계를 포함하는 플라즈모닉 논리 소자를 이용한 플라즈모닉 논리 연산 방법.
A plasmonic logic calculation method using a plasmonic logic element,
Wherein the plasmonic logic device comprises:
and an output plasmon waveguide disposed with a gap of a predetermined gap length interposed therebetween with respect to the input coupled plasmon waveguide, which is a form in which n + 1 metal strips are combined into one metal band before reaching the gap start position,
The plasmonic logic operation method includes:
Each of the TM mode electromagnetic waves corresponding to the logical values of respective input surface plasmon polariton (SPP) signals at n input locations of the input coupled plasmon waveguide is excited, and input SPP signals of n predetermined coupling modes ;
Exciting a TM mode electromagnetic wave corresponding to a logic value of control SPP signals at one input position of the input coupled plasmon waveguide to generate a control SPP signal of one predetermined coupling mode;
TE mode to be activated or deactivated according to the type of logic operation or according to the type of logic operation and the logic values of the input SPP signals and also to form an electric field parallel to the traveling direction of the input SPP signals TE mode Polarized TE mode control Introducing an optical signal into a gap; And
And an output SPP signal excited by the output plasmon waveguide is output at an output position of the output plasmon waveguide as the input SPP signals and the control SPP signal are passed or blocked by the gap by the TE mode control optical signal The method comprising the steps of:
청구항 17에 있어서, 상기 논리 연산의 종류는 NOT 연산이고,
상기 TE 모드 제어 광 신호는 상기 입력 SPP 신호의 논리 값이 "0"이면 비활성화되고 그렇지 않으면 활성화되며,
상기 입력 SPP 신호가 "1"일 때에는 상기 출력 SPP 신호가 "0"으로 출력되고 상기 입력 SPP 신호가 "0"일 때에는 상기 출력 SPP 신호가 "1"로 출력되는 것을 특징으로 하는 플라즈모닉 논리 소자를 이용한 플라즈모닉 논리 연산 방법.
18. The method of claim 17, wherein the type of logical operation is a NOT operation,
The TE mode control optical signal is deactivated if the logical value of the input SPP signal is "0 ", otherwise it is activated,
The output SPP signal is output as "0" when the input SPP signal is "1" and the output SPP signal is "1" when the input SPP signal is "0" Plasmonic Logic Computation Method Using.
청구항 17에 있어서, 상기 논리 연산의 종류는 NAND 연산이고,
상기 TE 모드 제어 광 신호는 상기 입력 SPP 신호들의 논리 값들이 모두 "0"이거나 서로 다르면 비활성화되고, 상기 입력 SPP 신호들의 논리 값들이 모두 "1"이면 활성화되며,
상기 입력 SPP 신호들이 모두 "1"인 때에는 상기 출력 SPP 신호가 "0"으로 출력되고, 그렇지 않으면 상기 출력 SPP 신호가 "1"로 출력되는 것을 특징으로 하는 플라즈모닉 논리 소자를 이용한 플라즈모닉 논리 연산 방법.
18. The method of claim 17, wherein the type of logic operation is a NAND operation,
The TE mode control optical signal is inactivated if the logical values of the input SPP signals are both "0" or different from each other, and are activated when the logical values of the input SPP signals are all "1 &
Wherein when the input SPP signals are all "1 ", the output SPP signal is output as" 0 "; otherwise, the output SPP signal is outputted as "1 " Way.
청구항 17에 있어서, 상기 논리 연산의 종류는 NOR 연산이고,
상기 TE 모드 제어 광 신호는 상기 입력 SPP 신호들의 논리 값들이 모두 "0"이면 비활성화되고, 그렇지 않으면 활성화되며,
상기 입력 SPP 신호들 모두가 "0"인 때에만 상기 출력 SPP 신호가 "1"로 출력되고, 그렇지 않으면 상기 출력 SPP 신호가 "0"으로 출력되는 것을 특징으로 하는 플라즈모닉 논리 소자를 이용한 플라즈모닉 논리 연산 방법.
18. The method of claim 17, wherein the type of logical operation is a NOR operation,
The TE mode control optical signal is deactivated if the logical values of the input SPP signals are all "0 ", otherwise,
The output SPP signal is outputted as "1" only when all of the input SPP signals are "0", and otherwise, the output SPP signal is outputted as "0" Logical operation method.
청구항 17에 있어서, 상기 논리 연산의 종류는 XNOR 연산이고,
상기 TE 모드 제어 광 신호는 상기 입력 SPP 신호들의 논리 값들이 모두 "0"이거나 모두 "1"이면 비활성화되고, 상기 입력 SPP 신호들의 논리 값들이 서로 다르면 활성화되며,
상기 입력 SPP 신호들의 논리 값들이 모두 같으면 상기 출력 SPP 신호가 "1"로 출력되고, 그렇지 않으면 상기 출력 SPP 신호가 "0"으로 출력되는 것을 특징으로 하는 플라즈모닉 논리 소자를 이용한 플라즈모닉 논리 연산 방법.
18. The method of claim 17, wherein the type of logical operation is an XNOR operation,
The TE mode control optical signal is inactivated when the logical values of the input SPP signals are both "0" or all "1 ", and are activated when the logical values of the input SPP signals are different from each other,
And the output SPP signal is outputted as " 1 "if the logical values of the input SPP signals are all the same, and otherwise the output SPP signal is outputted as" 0 & .
청구항 17에 있어서, 상기 제어 SPP 신호의 논리 값은 항상 "1"인 것을 특징으로 하는 플라즈모닉 논리 소자를 이용한 플라즈모닉 논리 연산 방법.18. The method of claim 17, wherein the logical value of the control SPP signal is always "1 ".
KR1020140058192A 2014-05-15 2014-05-15 Surface plasmon polariton logic circuit elements capable of various logic operations and method for logic operation thereof KR101557229B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140058192A KR101557229B1 (en) 2014-05-15 2014-05-15 Surface plasmon polariton logic circuit elements capable of various logic operations and method for logic operation thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140058192A KR101557229B1 (en) 2014-05-15 2014-05-15 Surface plasmon polariton logic circuit elements capable of various logic operations and method for logic operation thereof

Publications (1)

Publication Number Publication Date
KR101557229B1 true KR101557229B1 (en) 2015-10-05

Family

ID=54344609

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140058192A KR101557229B1 (en) 2014-05-15 2014-05-15 Surface plasmon polariton logic circuit elements capable of various logic operations and method for logic operation thereof

Country Status (1)

Country Link
KR (1) KR101557229B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109254470A (en) * 2018-09-29 2019-01-22 华南师范大学 Full photocontrol logic gate device based on nonlinear material medium

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080095493A1 (en) 2006-06-19 2008-04-24 Searete Llc Plasmon gate
KR101211757B1 (en) 2011-12-29 2012-12-12 성균관대학교산학협력단 Switch apparatus for spp signal
KR101467241B1 (en) 2013-10-01 2014-12-01 성균관대학교산학협력단 Surface plasmon polariton circuit element with discontinuous waveguide with gap and apparatus and method for generating surface plasmon polariton mode

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080095493A1 (en) 2006-06-19 2008-04-24 Searete Llc Plasmon gate
KR101211757B1 (en) 2011-12-29 2012-12-12 성균관대학교산학협력단 Switch apparatus for spp signal
KR101467241B1 (en) 2013-10-01 2014-12-01 성균관대학교산학협력단 Surface plasmon polariton circuit element with discontinuous waveguide with gap and apparatus and method for generating surface plasmon polariton mode

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109254470A (en) * 2018-09-29 2019-01-22 华南师范大学 Full photocontrol logic gate device based on nonlinear material medium

Similar Documents

Publication Publication Date Title
KR101467241B1 (en) Surface plasmon polariton circuit element with discontinuous waveguide with gap and apparatus and method for generating surface plasmon polariton mode
US8755662B2 (en) Optical waveguide
US20100303123A1 (en) Compact optical resonators
KR100808016B1 (en) Optical waveguide
JPH05313108A (en) Optical modulator
Zhang et al. Theoretical realization of robust broadband transparency in ultrathin seamless nanostructures by dual blackbodies for near infrared light
JPS6289912A (en) Polarizer
EP3286586A1 (en) A slow-light generating optical device and a method of producing slow light with low losses
KR101578614B1 (en) Apparatus and method for generating surface plasmon polariton signal using surface plasmon polariton circuit element with discontinuous waveguide with gap
Dolatabady et al. Plasmonic directional couplers based on multi-slit waveguides
KR101557229B1 (en) Surface plasmon polariton logic circuit elements capable of various logic operations and method for logic operation thereof
KR101593790B1 (en) Apparatus and method for splitting light and surface plasmon polariton from incident light
KR101129223B1 (en) All optical logic device and optical modulator using surface plasmon resonance
US20070257749A1 (en) Coupling a signal through a window
JP2003518647A (en) Optical waveguide structure
US20090195782A1 (en) Plasmonic device for modulation and amplification of plasmonic signals
WO2022091802A1 (en) Magnetic sensor, detection unit, detection system, substrate for magnetic sensor, waveguiding body for magnetic sensor, opto-electric hybrid substrate for magnetic sensor, and detection substrate for detection unit
Xu et al. Three-dimensional plasmonic nano-router via optical antennas
Ooi et al. Plasmonic coupled-cavity system for enhancement of surface plasmon localization in plasmonic detectors
RU2526888C1 (en) Method of interfacing set of secondary terahertz plasmon-polariton links with main channel
US8094317B1 (en) Plasmonic router
JP2001174659A (en) Mode separating method and mode separator
JPWO2006103850A1 (en) Waveguide element and laser generator
Dolatabady et al. Nanoscale plasmonic detector of wave intensity difference and uni-directional waveguide
KR102357157B1 (en) Structure for acousto-optic interaction

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180928

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190905

Year of fee payment: 5