KR101552196B1 - METHOD OF MANUFACTURING PCB capable of mounting a light emitting device - Google Patents
METHOD OF MANUFACTURING PCB capable of mounting a light emitting device Download PDFInfo
- Publication number
- KR101552196B1 KR101552196B1 KR1020140154477A KR20140154477A KR101552196B1 KR 101552196 B1 KR101552196 B1 KR 101552196B1 KR 1020140154477 A KR1020140154477 A KR 1020140154477A KR 20140154477 A KR20140154477 A KR 20140154477A KR 101552196 B1 KR101552196 B1 KR 101552196B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- mounting
- film
- circuit
- forming
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/26—Cleaning or polishing of the conductive pattern
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Led Device Packages (AREA)
Abstract
Description
본 발명은 인쇄 회로 기판의 제조 방법에 관한 것이다. 더욱 상세하게는 광반사 효율을 향상시키는 발광 소자가 실장가능한 인쇄 회로 기판의 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing a printed circuit board. And more particularly, to a method of manufacturing a printed circuit board on which a light emitting device capable of improving light reflection efficiency can be mounted.
일반적으로 엘이디(LED) 또는 레이저 다이어드(LD) 등 발광 소자는 인쇄 회로 기판(PCB)에 실장되어 전자기기 및 자동차 등에서 사용된다. 발광 소자는 조명에 사용하기 위해서 여러 개의 소자가 기판에 장착된다. 즉, 광효율을 높이기 위해 직렬, 병렬 또는 직병렬로 복수의 발광 소자를 배치할 수 있다. In general, a light emitting device such as an LED or a laser diode (LD) is mounted on a printed circuit board (PCB) and used in electronic devices and automobiles. A plurality of elements are mounted on a substrate in order to use the light emitting element for illumination. That is, a plurality of light emitting devices may be arranged in series, parallel, or series-parallel to increase the light efficiency.
도 1은 종래 인쇄 회로 기판의 제조 방법에 따라 제작된 인쇄 회로 기판 상에 발광 소자가 실장된 구성을 개략적으로 보여주는 도면이다.1 is a schematic view showing a configuration in which a light emitting device is mounted on a printed circuit board manufactured according to a conventional method of manufacturing a printed circuit board.
인쇄 회로 기판은 베이스 절연막(12)으로 절연된 베이스 금속막(10) 상에 회로 영역(A)에 배치되는 배선(14), 발광 소자가(24)와 와이어(26)를 통해 전기적으로 접속되는 패드(16), 비아(via) 등으로 구성되는 회로 패턴, 패드(16)와 비아 상에 형성되는 도금 패턴(18), 발광 소자(24)가 배치되는 배치 영역(B1)과 발광 소자(24)의 광이 반사되는 반사 영역(B2)을 구비하는 실장 패턴(20) 및 회로 패턴의 적어도 일부인 패드(16), 비아와 실장 패턴(20)에 상응하는 개구부를 갖는 절연층(22), 및 실장 패턴(24)의 배치 영역(B1)에 탑재되는 발광 소자(24)를 포함한다. The printed circuit board includes a
발광 소자(24)가 실장되기 전까지, 절연층(22), 도금 패턴(18)과 회로 패턴 간의 밀착력을 향상시키기 위해, 회로 패턴과 실장 패턴(20)의 형성을 위한 패터닝 전의 일체의 금속막, 혹은, 절연층(22)에 의해 노출된 회로 패턴의 패드(16), 비아, 실장 패턴(20)이 표면 거칠기(surface roughness), 즉 거친 표면을 갖도록 소프트 에칭 등의 표면 전처리를 실시한다. The entire metal film before patterning for the formation of the circuit pattern and the
이에 의해 회로 패턴과의 밀착력이 향상되나, 의도하지 않은 부분, 즉 실장 패턴(20)까지도 표면 전처리가 수행되어, 실장 패턴(20)의 반사 영역이 최대 수십 μm이상의 거칠기를 가질 수 있다. 발광 소자(24)가 실장 패턴(20)에 탑재되는 경우, 반사 영역(B2)을 통해 반사되는 발광 소자(24)의 광은 난반사가 유발됨으로써, 종래의 인쇄 회로 기판에 실장되는 발광 소자(24)의 광효율이 현저히 감소된다. 광효율을 증가하기 위해서는 실장 패턴(20)에 더 많은 발광 소자(24)를 실장해야 하므로, 부품 수, 전력 소요량 등이 증가되고, 또한 저전력 및 고집적화의 발광 모듈을 실현하는데 제약이 따른다. As a result, the adhesion with the circuit pattern is improved. However, the surface pretreatment is performed on the unintended portion, that is, the
상기 기술적 과제를 해결하기 위하여, 본 발명은 발광 소자의 광반사 효율을 향상시킴과 아울러서, 절연층, 도금 패턴과 이에 대응되는 회로 패턴 간의 밀착력을 증가시킴으로써, 고신뢰성을 갖는 발광 소자가 실장가능한 인쇄 회로 기판의 제조 방법을 제공하는 것을 목적으로 한다.According to an aspect of the present invention, there is provided a light emitting device, including: a light emitting device having a light emitting element and a light emitting element, And a method of manufacturing a circuit board.
본 발명의 목적은 이상에서 언급한 것으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.The objects of the present invention are not limited to those mentioned above, and other objects not mentioned may be clearly understood by those skilled in the art from the following description.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 발광 소자가 실장가능한 인쇄 회로 기판의 제조 방법은 베이스 기판 상에 형성된 금속막의 적어도 일부를 평탄화하는 단계와, 상기 평탄화된 금속막을 패터닝하여 회로 패턴과 상기 회로 패턴에 전기적으로 연결되지 않으며 상기 발광 소자의 배치 영역과 반사 영역을 포함하는 실장 패턴을 형성하는 단계와, 상기 실장 패턴 상에 제 1 보호 패턴을 형성하는 단계와, 상기 회로 패턴이 표면 거칠기(surface roughness)를 갖도록 상기 회로 패턴을 표면 처리하는 단계 및 상기 회로 패턴의 적어도 일부 및 상기 실장 패턴에 상응하는 개구부를 갖는 절연층을 형성하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing a printed circuit board on which a light emitting device can be mounted, the method including: planarizing at least a part of a metal film formed on a base substrate; patterning the planarized metal film, Forming a mounting pattern including an arrangement region and a reflection region of the light emitting device that are not electrically connected to the circuit pattern; forming a first protection pattern on the mounting pattern; Surface treating the circuit pattern so as to have surface roughness and forming an insulating layer having an opening corresponding to at least a part of the circuit pattern and the mounting pattern.
또한, 상기 금속막은 구리막으로 형성되며, 상기 금속막의 적어도 일부를 평탄화는 단계는 기계적 연마, 화학적 연마, 전해 연마 중 적어도 어느 하나를 이용하고, 상기 평탄화된 금속막은 1μm 이하의 평균 조도를 갖도록 형성될 수 있다. The metal film may be formed of a copper film, and at least a part of the metal film may be planarized using at least one of mechanical polishing, chemical polishing and electrolytic polishing, and the flattened metal film may be formed to have an average roughness of 1 μm or less .
또한, 상기 제 1 보호 패턴은 소정의 박리액에 있어서 상기 절연층에 대한 박리선택성을 가지면서 액상에서 경화가능한 잉크로 형성되거나, 물리적으로 탈부착가능한 필름으로 형성될 수 있다. In addition, the first protective pattern may be formed of a liquid that can be cured in a liquid state while having separation selectivity with respect to the insulating layer in a predetermined removing liquid, or may be formed of a physically detachable film.
또한, 상기 박리선택성을 가지면서 액상에서 경화가능한 상기 제 1 보호 패턴의 잉크가 자외선 경화형 잉크, 열경화형 잉크 및 PSR(Photo Solder Resist) 중 어느 하나로 형성되고, 상기 절연층이 PSR 절연막으로 형성되는 경우, 상기 절연층을 형성하는 단계는, 상기 베이스 기판 상에 상기 회로 패턴의 적어도 일부 및 상기 실장 패턴에 상응하는 개구부를 갖는 PSR 절연막을 형성하는 단계와, 상기 실장 패턴 상의 상기 제 1 보호 패턴을 소정의 박리액을 이용하여 박리하는 단계 및 상기 개구부를 갖는 절연막을 경화하여 상기 절연층을 형성하는 단계를 포함할 수 있다. In the case where the ink of the first protective pattern capable of being cured in a liquid phase with the peeling selectivity is formed of any one of ultraviolet curable ink, thermosetting ink, and photo solder resist (PSR), and the insulating layer is formed of a PSR insulating film Wherein the step of forming the insulating layer includes the steps of: forming a PSR insulating film on the base substrate, the PSR insulating film having at least a part of the circuit pattern and an opening corresponding to the mounting pattern; A step of peeling off using a peeling liquid of the opening, and a step of curing the insulating film having the opening to form the insulating layer.
또한, 상기 절연층을 형성하는 단계는 상기 회로 패턴의 적어도 일부 및 상기 실장 패턴에 상응하는 개구부를 갖는 절연막을 형성하는 단계와, 상기 실장 패턴 상의 상기 제 1 보호 패턴을 제거하는 단계와, 상기 개구부를 갖는 절연막을 경화하여 상기 절연층을 형성하는 단계를 포함하고, 상기 절연층을 형성하는 단계 후에, 상기 실장 패턴 상에 도금액에 내부식성을 갖는 고무 잉크가 경화된 제 2 보호 패턴을 형성하는 단계와, 상기 개구부에 의해 노출된 상기 회로 패턴이 표면 거칠기를 갖도록 상기 노출된 회로 패턴을 표면 처리하는 단계와, 상기 표면 처리된 회로 패턴 상에 도금 패턴을 형성하는 단계 및 상기 제 2 보호 패턴을 제거하는 단계를 더 포함할 수 있다. The step of forming the insulating layer may include forming an insulating film having at least a part of the circuit pattern and an opening corresponding to the mounting pattern, removing the first protective pattern on the mounting pattern, Forming a second protective pattern in which a rubber ink having corrosion resistance is cured on the plating liquid on the mounting pattern after the step of forming the insulating layer; A step of surface-treating the exposed circuit pattern so that the circuit pattern exposed by the opening has a surface roughness, forming a plating pattern on the surface-treated circuit pattern, and removing the second protective pattern The method comprising the steps of:
또한, 상기 도금 패턴은 적어도 금을 함유하는 금속으로 도금될 수 있다. Further, the plating pattern may be plated with a metal containing at least gold.
또한, 상기 절연층을 형성하는 단계 후에, 상기 실장 패턴 상에 은, 알루미늄, 크롬, 니켈 및 타이타늄 중 적어도 하나를 함유하는 반사 패턴, 및 금속 산화막 또는 금속 질화막으로 형성된 반사 유지 패턴을 순차적으로 형성하는 단계를 더 포함할 수 있다. After the step of forming the insulating layer, a reflection pattern containing at least one of silver, aluminum, chromium, nickel, and titanium, and a reflection maintaining pattern formed of a metal oxide film or a metal nitride film are sequentially formed on the mounting pattern Step < / RTI >
또한, 상기 금속막의 적어도 일부를 평탄화하는 단계 전에, 상기 금속막을 표면 처리하는 단계를 더 포함할 수 있다. Further, before the step of planarizing at least a part of the metal film, the step of surface-treating the metal film may be further included.
또한, 상기 회로 패턴을 표면 처리하는 단계는 과산화수소와 황산을 이용하는 소프트 에칭, 제트 스크러빙(jet scrubbing), 브러쉬, 및 샌드 블라스팅 중 어느 하나를 이용할 수 있다. In addition, the step of surface-treating the circuit pattern may use any one of soft etching using hydrogen peroxide and sulfuric acid, jet scrubbing, brushing, and sandblasting.
한편, 본 발명의 다른 실시예에 따른 발광 소자가 실장가능한 인쇄 회로 기판의 제조 방법은 베이스 기판 상에 형성되고, 회로 패턴에 상응하는 회로 영역의 금속층과 상기 회로 패턴에 전기적으로 연결되지 않으며 상기 발광 소자가 배치될 실장 패턴에 상응하는 실장 영역의 금속층을 마련하는 단계와, 상기 실장 영역의 금속층을 평탄화하는 단계와, 상기 평탄화된 실장 영역의 금속층 상에 제 1 보호 패턴을 형성하는 단계와, 상기 회로 영역의 금속층이 표면 거칠기(surface roughness)를 갖도록 상기 회로 영역의 금속층을 표면 처리하는 단계 및 상기 회로 영역의 금속층의 적어도 일부 및 상기 실장 영역의 상기 금속층에 상응하는 개구부를 갖는 절연층을 형성하거나, 혹은 상기 회로 영역의 금속층의 적어도 일부에 도금 패턴을 형성하는 단계를 포함하고, 상기 회로 영역의 금속층과 상기 실장 영역의 금속층은 일체의 금속막 또는 분리된 금속막으로 형성된다. According to another aspect of the present invention, there is provided a method of manufacturing a printed circuit board on which a light emitting device is mountable, the method comprising: forming a metal layer on a circuit region corresponding to a circuit pattern and electrically connected to the circuit pattern, The method comprising the steps of: providing a metal layer in a mounting area corresponding to a mounting pattern in which the device is to be placed; flattening a metal layer in the mounting area; forming a first protective pattern on the metal layer in the flattened mounting area; Surface-treating the metal layer of the circuit region so that the metal layer of the circuit region has surface roughness and forming an insulating layer having an opening corresponding to at least a part of the metal layer of the circuit region and the metal layer of the mounting region , Or forming a plating pattern on at least a part of the metal layer of the circuit region , A metal layer of the metal layer and the mounting area of the circuit region is formed integrally with the metal film or a separate metal film.
본 발명의 실시예에 따른 인쇄 회로 기판의 제조 방법에 의하면, 실장 패턴 또는 실장 영역, 즉 발광 소자의 광이 반사되는 반사 영역을 포함하는 실장 패턴 또는 실장 영역을 평탄화하고, 평탄화된 실장 패턴 등 상에 제 1 보호 패턴을 형성한 후, 상부에 절연층 또는 도금 패턴이 형성되는 회로 패턴 또는 회로 영역에 대하여 거친 표면을 갖도록 표면 처리를 수행함으로써, 반사 영역을 통한 발광 소자의 광반사 효율이 현저히 향상됨과 동시에, 절연층, 도금 패턴과 회로 패턴 간의 밀착력이 증가될 수 있다. According to the method for manufacturing a printed circuit board according to the embodiment of the present invention, the mounting pattern or the mounting region including the mounting region or the mounting region, that is, the reflection region where the light of the light emitting element is reflected is flattened, The light reflection efficiency of the light emitting device through the reflection area is significantly improved by performing the surface treatment so as to have a rough surface with respect to the circuit pattern or circuit area where the insulating layer or the plating pattern is formed on the upper part after the first protection pattern is formed At the same time, the adhesion between the insulating layer, the plating pattern and the circuit pattern can be increased.
절연층이 PSR 절연막으로 형성되는 경우에, 절연층을 경화하기 전 소정의 박리액으로 박리되면서 액상에서 경화가능한 제 1 보호 패턴을 제거함으로써, 절연층의 경화 온도에서 고착화 내지는 물성 변화로 제 1 보호 패턴이 잔류되지 않아, 실장 패턴이 양호한 표면으로 형성됨과 아울러서, 도금 패턴의 형성 등의 후속 공정에서 불량으로 작용하지 않는다. When the insulating layer is formed of a PSR insulating film, the first protective pattern that is cured in a liquid phase while being peeled off with a predetermined removing liquid before the insulating layer is cured is removed so that the first protection with the curing temperature of the insulating layer, The pattern is not remained, the mounting pattern is formed as a good surface, and further, it does not act as a failure in a subsequent process such as formation of a plating pattern.
또한, 도금 패턴의 형성을 위해 회로 패턴의 거친 표면에 대한 표면 처리 전에, 도금액에 내부식성을 갖는 고무 잉크가 경화된 제 2 보호 패턴이 형성됨으로써, 소정의 박리액으로 박리되는 상기 제 1 보호 패턴으로 실장 패턴을 보호되지 않는 점을 극복하고, 초기 단계의 평탄화 공정에 의해 평탄화된 실장 패턴을 보호할 수 있다. In addition, before the surface treatment of the rough surface of the circuit pattern to form the plating pattern, a second protective pattern in which the rubber ink having corrosion resistance is hardened is formed in the plating liquid, It is possible to overcome the fact that the mounting pattern is not protected and to protect the flattened mounting pattern by the initial level planarization process.
도금 패턴은 금으로 형성되고, 실장 패턴 상의 반사 패턴은 도금 패턴과 상이한 반사율이 우수한 금속으로 형성되므로, 도금 패턴의 전도성과 실장 패턴의 광반사 효율을 동시에 증가시킬 수 있으며, 더욱이 반사 유지 패턴을 추가로 형성함으로써, 반사 패턴의 산화 내지는 황화에 의한 변색을 방지할 수 있다. Since the plating pattern is formed of gold and the reflection pattern on the mounting pattern is formed of a metal having excellent reflectance different from that of the plating pattern, the conductivity of the plating pattern and the light reflection efficiency of the mounting pattern can be increased at the same time, It is possible to prevent discoloration due to oxidation or sulphation of the reflection pattern.
본 발명의 효과는 이상에서 언급한 것으로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.The effects of the present invention are not limited to those mentioned above, and other effects not mentioned can be clearly understood by those skilled in the art from the following description.
도 1은 종래 인쇄 회로 기판의 제조 방법에 따라 제작된 인쇄 회로 기판 상에 발광 소자가 실장된 구성을 개략적으로 보여주는 도면이다.
도 2는 본 발명의 일 실시예에 따른 인쇄 회로 기판의 제조방법을 나타낸 순서도이다.
도 3a 내지 3m은 본 발명의 일 실시예에 따른 인쇄 회로 기판의 제조 방법의 제조 과정을 나타낸 평면도 및 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 인쇄 회로 기판의 제조방법을 나타낸 순서도이다.
도 5a 내지 5c는 본 발명의 다른 실시예에 따른 인쇄 회로 기판의 제조 방법의 제조 과정을 나타낸 단면도이다.1 is a schematic view showing a configuration in which a light emitting device is mounted on a printed circuit board manufactured according to a conventional method of manufacturing a printed circuit board.
2 is a flowchart illustrating a method of manufacturing a printed circuit board according to an embodiment of the present invention.
3A to 3M are a plan view and a cross-sectional view illustrating a manufacturing process of a method of manufacturing a printed circuit board according to an embodiment of the present invention.
4 is a flowchart illustrating a method of manufacturing a printed circuit board according to another embodiment of the present invention.
5A to 5C are cross-sectional views illustrating a manufacturing process of a method of manufacturing a printed circuit board according to another embodiment of the present invention.
본 발명의 목적 및 효과, 그리고 그것들을 달성하기 위한 기술적 구성들은 첨부되는 도면과 함께 상세하게 뒤에 설명이 되는 실시예들을 참조하면 명확해질 것이다. 본 발명을 설명함에 있어서 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지와 과도하게 벗어난 경우에는 그 상세한 설명을 생략할 것이다. 그리고 이후에 설명되는 용어들은 본 발명에서의 구조, 역할 및 기능 등을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다.BRIEF DESCRIPTION OF THE DRAWINGS The above and other objects, features and advantages of the present invention will be more apparent from the following detailed description taken in conjunction with the accompanying drawings, in which: FIG. In the following description, well-known functions or constructions are not described in detail to avoid unnecessarily obscuring the subject matter of the present invention. The terms described below are defined in consideration of the structure, role and function of the present invention, and may be changed according to the intention of the user, the operator, or the custom.
그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 오로지 특허청구범위에 기재된 청구항의 범주에 의하여 정의될 뿐이다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. These embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the scope of the invention to those skilled in the art to which the present invention pertains, It is only defined by the scope of the claims. Therefore, the definition should be based on the contents throughout this specification.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 또는 "구비" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.Throughout the specification, when an element is referred to as being "comprising" or "comprising" an element, it is understood that the element may include other elements, not the exclusion of any other element .
(실시예 1)(Example 1)
이하에서는, 도 2 내지 도 3m를 참고하여, 본 발명의 일 실시예에 따른 발광 소자가 실장가능한 인쇄 회로 기판의 제조 방법에 대하여 구체적으로 설명하기로 한다.Hereinafter, a method of manufacturing a printed circuit board on which a light emitting device can be mounted according to an embodiment of the present invention will be described in detail with reference to FIGS. 2 to 3m.
도 2는 본 발명의 일 실시예에 따른 인쇄 회로 기판의 제조방법을 나타낸 순서도이고, 도 3a 내지 3m은 본 발명의 일 실시예에 따른 인쇄 회로 기판의 제조 방법의 제조 과정을 나타낸 평면도 및 단면도이다.FIG. 2 is a flowchart illustrating a method of manufacturing a printed circuit board according to an embodiment of the present invention, and FIGS. 3A to 3M are a plan view and a cross-sectional view illustrating a manufacturing process of a method of manufacturing a printed circuit board according to an embodiment of the present invention .
도 2 및 도 3a을 참조하면, 베이스 절연막(112)으로 절연된 베이스 금속막(110)을 구비하는 베이스 기판 상에 형성된 금속막(114)의 표면에 대하여 표면 처리(101)를 수행한다(S205). 2 and 3A, a
베이스 기판은 동일한 패턴의 발광 모듈이 복수로 형성될 수 있으며, 발광 소자(136)를 탑재하기 위한 인쇄 회로 기판이 형성된 경우에, 베이스 기판은 모듈 단위로 절단 공정에 의해 절단될 수 있다. 도 3a에서는 베이스 기판의 전체를 도시하고 있으나, 도 3b부터는 간략화를 위해 하나의 발광 모듈 단위에 해당하는 베이스 기판으로 도시한다. 베이스 금속막(110)은 베이스 기판 내부 혹은 표면에서 발생하는 열이 외부로 용이하게 방출되도록 열전도성이 높은 금속을 사용할 수 있으며, 예를 들면, 금속 판재로 이루어진 알루미늄이나 구리 등을 이용할 수 있다. 이에 한정되지 않고 다양한 재료를 사용할 수 있고, 여러 가지 금속의 합금을 사용할 수도 있다. 이러한 금속 판재는 통상적으로 압연 공정으로 제조될 수 있다. 베이스 절연막(112)은 에폭시 또는 페놀 수지 계열의 절연막으로 형성될 수 있다. 또한, 금속막(114)은 전기 전도성이 높은 물질, 예컨대 구리막으로 형성될 수 있다. 본 실시예에서는 베이스 기판이 방열 PCB용 기판을 예시하고 있으나, 베이스 기판은 에폭시 계열의 베이스 절연막만으로 이루어지고 베이스 절연막의 일 면에만 금속막이 형성되는 일반적인 PCB용 기판일 수도 있고, 에폭시 계열의 베이스 절연막만 이루어지면서 베이스 절연막의 양 면에 금속막이 형성되는 양면 PCB용 기판일 수도 있다. When a printed circuit board for mounting the
표면 처리(101)는 금속막(114)의 표면에 존재하는 산화막 및 불순물을 제거하고, 금속막(114)이 표면 거칠기(surface roughness), 예컨대 수십 μm의 평균 조도(degree of roughness)의 표면 거칠기를 가질 수 있도록 수행된다. 표면 처리(101)는 과산화수소와 황산을 이용하는 소프트 에칭(soft etching), 제트 스크러빙(jet scrubbing), 브러쉬 및 샌드 블라스팅(sand blasting) 중 어느 하나를 이용할 수 있다. The
본 실시예에서는, 베이스 기판 상에 형성된 금속막(114)의 표면에 대하여 표면 처리(101)를 수행하는 공정(S205)을 예시하고 있으나, 금속막(114)의 표면 상태에 따라, 이 공정(S205)는 생략될 수 있다. In this embodiment, the step S205 of performing the
도 2 및 도 3b를 참조하면, 금속막(114)의 표면에 대한 평탄화 공정(102)을 진행한다(S210). Referring to FIGS. 2 and 3B, the
평탄화 공정(102)은 실장 영역(B)의 금속막(114)을 평탄화하기 위해 실시되고, 기계적 연마, 화학적 연마, 전해 연마 중 적어도 어느 하나를 이용할 수 있다. 실장 영역(B)에서의 발광 소자(136)의 광반사 효율을 실질적으로 높이기 위해서는, 금속막(114)은 1μm 이하의 평균 조도를 갖도록 평탄화되는 것이 바람직하다. 본 실시예에서는, 공정의 편의상, 베이스 기판 상에 배치된 금속막(114)의 전면을 평탄화하는 것을 예시하고 있으나, 금속막(114)의 일부, 예컨대 실장 영역(B)에 상응하는 금속막(114) 또는 실장 영역(B) 중의 광이 반사되는 영역인 반사 영역(B2)에 상응하는 금속막(114)이 선택적으로 평탄화될 수도 있다. The
도 2 및 도 3c를 참조하면, 평탄화된 금속막(114)을 패터닝하여(patterning) 패드(118), 배선(116), 비아를 포함하는 회로 패턴 및 발광 소자(136)의 배치 영역(B1)과 광이 반사되는 반사 영역(B2)을 포함하는 실장 패턴(120)을 형성하고(S215), 실장 패턴(120) 상에 제 1 보호 패턴(122)을 형성한다(S220).2 and 3C, the
평탄화된 금속막(114)의 패터닝은 도포 공정, 노광 공정, 현상 공정, 식각 공정 및 박리 공정 등으로 진행되어, 인쇄 회로 기판에서 금속막(114)에 회로 패턴을 형성한다. The patterning of the
패터닝 과정을 보다 상세히 설명하면, 수산화나트륨 또는 수산화칼륨 등의 박리액으로 제거가능한 PSR(Photo Solder Resist) 막을 평탄화된 금속막(114) 상에 도포하여 경화하고, 회로 영역(A) 및 실장 영역(B)에 상응하는 개방부를 갖는 마스크를 이용하여 PSR 막에 대하여 노광하고, 전술한 박리액으로 PSR 막을 현상하여 회로 영역(A) 및 실장 영역(B) 상에 잔류하는 PSR 막의 패턴을 형성하고, PSR 막의 패턴을 이용하여 평탄화된 금속막(114)을 식각함으로써, 회로 패턴 및 실장 패턴(120)을 형성한다. PSR 막을 이용하여 패터닝 공정을 실시하는 경우, PSR 막은 평탄화된 금속막(114)에 양호하게 부착되므로, 금속막(114)과 PSR 막의 밀착력을 강화하기 위한 표면 거칠기를 금속막(114)에 부여하는 표면 처리를 필요로 하지 않는다. The patterning process will be described in more detail. A PSR (Photo Solder Resist) film that can be removed with a peeling solution such as sodium hydroxide or potassium hydroxide is coated on the
제 1 보호 패턴(122)은 소정의 박리액, 예컨대 수산화나트륨 또는 수산화칼륨 등의 박리액에 있어서 후속 공정에서 형성될 절연층(126)에 대한 박리선택성을 가지면서 액상에서 경화가능한 잉크로 형성되거나, 물리적으로 탈부착가능한 필름으로 형성될 수 있다. The first
구체적으로, 박리선택성을 가지면서 액상에서 경화가능한 제 1 보호 패턴(122)의 잉크는 자외선 경화형 잉크, 열경화형 잉크 및 PSR 중 어느 하나로 형성될 수 있다. Specifically, the ink of the first
제 1 보호 패턴(122)이 자외선 경화형 잉크 또는 열경화형 잉크로 형성되는 경우에, 제 1 보호 패턴(122)의 형성 과정은 실장 패턴(120)을 노출시키는 스크린을 베이스 기판 상에 배치하고, 스크린에 의해 노출된 실장 패턴(120) 상에 경화형 잉크를 도포하여 자외선 또는 적외선으로 경화하고, 스크린을 제거하는 과정으로 진행될 수 있다. 자외선 경화형 잉크에서의 경화는 자외선 램프를 이용할 수 있으며, 열경화형 잉크에서의 경화는 100 내지 150 도의 온도로 가열함으로써 실시될 수 있다. In the case where the first
다른 실시예로서, 제 1 보호 패턴(122)에 형성되는 잉크가 박리액에 있어서 후속으로 형성될 절연층(126)에 대한 박리선택성을 갖는 PSR(Photo Solder Resist)로 형성되는 경우, 제 1 보호 패턴(122)의 형성 과정은 박리선택성을 갖는 PSR을 베이스 기판 상에 도포하고, 실장 패턴(120)에 상응하는 개방부를 갖는 마스크를 이용하여 박리선택성을 갖는 PSR에 대하여 노광하고, 박리선택성을 갖는 PSR를 현상하여 실장 패턴(120) 상에 PSR로 형성된 제 1 보호 패턴(122)을 형성하는 순으로 진행될 수 있다. In another embodiment, when the ink formed on the first
한편, 본 실시예에서는 제 1 보호 패턴(122)이 회로 패턴과 실장 패턴(120)의 형성 후에 제작되는 것을 예시하고 있으나, 전술한 패턴의 형성 전, 금속막(114)에 대한 평탄화 처리 후에, 실장 영역(B)에 상응하는 금속막(114)에 제 1 보호 패턴(122)을 형성할 수도 있다. In this embodiment, the
도 2 및 도 3d를 참조하면, 패드(118), 배선(116), 비아를 갖는 회로 패턴이 표면 거칠기를 가짐과 아울러서, 전술한 공정들 중에 발생한 회로 패턴 표면의 산화막 및 불순물을 제거하도록 회로 패턴에 대한 표면 처리(103)를 수행한다(S225). Referring to FIG. 2 and FIG. 3D, a circuit pattern having the
표면 처리(103)는 과산화수소와 황산을 이용하는 소프트 에칭(soft etching), 제트 스크러빙(jet scrubbing), 브러쉬 및 샌드 블라스팅(sand blasting) 중 어느 하나를 이용할 수 있으며, 수십 μm의 평균 조도를 가질 수 있도록 수행된다.The
회로 패턴의 표면 처리에 있어서, 실장 패턴(120)은 제 1 보호 패턴(122)에 의해 보호되므로, 실장 패턴(120)은 평탄화 처리에 의해 형성된 1 μm 이하의 평균 조도를 유지하여 평탄한 표면이 손상되지 않는다. Since the mounting
도 2 및 도 3e를 참조하면, 회로 패턴의 적어도 일부, 예컨대 패드(118)와 비아 및 실장 패턴(120)에 상응하는 개구부를 갖는 절연막(124)을 형성한다(S230). 2 and 3E, an insulating
절연막(124)은 PSR 절연막으로 형성될 수 있으며, 개구부를 갖는 절연막(124)의 형성 공정은 도포 공정, 노광 공정 및 현상 공정등과 같이, 인쇄 회로 기판에서 PSR 절연막을 형성하기 위해 사용되는 통상적인 방법과 동일하므로 상세한 설명을 생략하기로 한다. The insulating
또한, 제 1 보호 패턴(122)이 액상에서 경화가능한 잉크, 예컨대 자외선 또는 열경화형 잉크 혹은 PSR로 형성되는 경우에, 개구부를 갖는 절연막(124)은 제 1 보호 패턴(122)의 박리시에 사용되는 박리액, 예컨대 수산화나트륨 또는 수산화칼륨 등의 박리액에 대하여 박리되지 않는 박리저지성을 갖는 PSR로 형성될 수 있다. When the first
개구부를 갖는 절연막(124)이 회로 패턴의 배선(116)을 덮도록 형성되는데 있어서, 절연막(124)은 배선(116) 상의 거친 표면으로 인하여 배선(116) 상에 높은 밀착력으로 부착되어 형성될 수 있다.The insulating
도 2 및 도 3f를 참조하면, 실장 패턴(120) 상의 제 1 보호 패턴(122)을 제거하고(S235), 그 후에 개구부를 갖는 절연막(124)에 대해 경화 처리(104)를 진행하여 동일한 형상의 절연층(126)으로 형성된다(S240). 2 and 3F, the first
제 1 보호 패턴(122)이 경화된 잉크로 형성된 경우, 수산화나트륨 또는 수산화칼륨 등의 박리액을 이용하여 제 1 보호 패턴(122)이 제거되고, 제 1 보호 패턴(122)이 탈부착가능한 필름으로 형성된 경우, 제 1 보호 패턴(122)이 물리적으로 제거될 수 있다. When the first
이어서, 개구부를 갖는 절연막(124)을 100 내지 150 도의 온도로 경화 처리(104)를 진행하여 절연층(126)으로 형성된다. 절연막(124)의 경화 처리(104) 전에 제 1 보호 패턴(122)을 박리하여 제거하는 것은 제 1 보호 패턴(122)이 액상에서 경화가능한 잉크로 형성되는 경우에 더 유효하다. 잉크로 형성된 제 1 보호 패턴(122)은 절연막(124)의 경화 온도에서 고착화 내지는 물성 변화 되므로, 제 1 보호 패턴(122)이 절연막(124)의 경화 처리(104) 후에 제거되는 경우에 양호하게 제거되지 않고 잔류될 수 있어, 후속 공정에서 불량의 원인으로 작용할 수 있다. 또한, 잉크로 형성된 제 1 보호 패턴(122)은 후속 공정인 도금 패턴의 형성에 사용되는 도금액에 대하여 부식될 수 있으므로, 실장 패턴(120)의 표면을 보호하는데 한계가 있다. 이러한 이유로, 잉크로 형성된 제 1 보호 패턴(122)은 절연막(124)의 경화 처리(104) 전에 박리됨이 바람직하다. Then, the insulating
도 2 및 도 3g를 참조하면, 절연층(126)의 개구부에 의해 노출된 회로 패턴 상에 후속 공정인 도금 패턴(130)을 형성하는 때에 이용되는 도금액에 대하여 내부식석을 갖는 고무 잉크가 경화된 제 2 보호 패턴(128)을 형성한다(S245). Referring to FIGS. 2 and 3G, the plating solution used in forming the
제 2 보호 패턴(128)의 형성 과정은 실장 패턴(120)을 노출시키는 스텐실 마스크를 베이스 기판 상에 배치하고, 스텐실 마스크에 의해 노출된 실장 패턴(120) 상에 도금액에 내부식성을 갖는 고무 잉크를 도포하여 건조 경화하여 제 2 보호 패턴(128)을 제작하고, 스텐실 마스크를 제거하는 과정으로 진행될 수 있다. 제 2 보호 패턴(128)은 잉크로 형성되는 제 1 보호 패턴(122)보다 낮은 패턴 정확도를 가지나, 후속하는 표면 처리(105)에서 실장 패턴(120)을 보호하는 보호막으로서 충분한 강도를 가짐과 아울러서, 비교적 간단한 방법으로 제작될 수 있다. The second
도 2 및 도 3h를 참조하면, 절연층(126)에 의해 노출된 회로 패턴의 패드(118), 비아이 표면 거칠기를 가짐과 아울러서, 전술한 공정들 중에 발생한 회로 패턴 표면의 산화막 및 불순물을 제거하도록 회로 패턴을 표면 처리(105)를 수행한다(S250). Referring to FIGS. 2 and 3H, the
표면 처리(105)는 과산화수소와 황산을 이용하는 소프트 에칭(soft etching), 제트 스크러빙(jet scrubbing), 브러쉬 및 샌드 블라스팅(sand blasting) 중 어느 하나를 이용할 수 있으며, 수십 μm의 평균 조도를 가질 수 있도록 수행된다.The
전술한 바와 마찬가지로, 회로 패턴의 표면 처리에 있어서, 실장 패턴(120)은 제 2 보호 패턴(128)에 의해 보호되므로, 실장 패턴(120)은 평탄화 처리에 의해 형성된 1 μm 이하의 평균 조도를 유지하여 평탄한 표면이 손상되지 않는다. The mounting
도 2 및 도 3i를 참조하면, 표면 처리된 회로 패턴의 패드(118)와 비아에 대하여 도금 공정을 수행하여 도금 패턴(130)을 형성한다(S255). 2 and 3I, a plating process is performed on the
도금 패턴(130)은 금을 함유하는 금속으로 형성될 수 있다. 도금 패턴(130)이 니켈(Ni), 팔라듐(Pd)과 금(Au)의 도금으로 제작되는 경우, 도금 공정은 패드(118)와 비아의 구리와 후속으로 도금될 금과의 친화력을 높이기 위해 무전해 니켈 도금을 수행하여 5 내지 8μm 두께의 니켈층을 도금하고, 와이어(138)의 접속 및 도금 패턴(130)의 밀착성을 향상시키기 위해 니켈 도금층에 무전해 팔라듐(Pd) 도금을 수행하여 0.05 내지 0.15μm 두께의 팔라듐 도금층을 형성하고, 금 침지를 실시하여 0.05μm이상의 두께의 전기 전도성이 우수한 금을 도금하는 과정으로 진행될 수 있다. The
회로 패턴의 패드(118), 비아에 도금 패턴(130)을 형성하는데 있어서, 도금 패턴(130)은 패드(118) 및 비아 상의 거친 표면으로 인하여 패드(118)와 비아 상에 높은 밀착력으로 부착되어 형성될 수 있다.In forming the
도 2, 도 3j 및 도 3k를 참조하면, 실장 패턴(120) 상의 제 2 보호 패턴(128)을 물리적으로 제거하고(S260), 실장 패턴(120) 상에 반사 패턴(132) 및 반사 유지 패턴(134)을 순차적으로 형성한다(S265). 2, 3J, and 3K, the
반사 패턴(132)은 실장 패턴(120)의 반사 영역(B2)의 광반사 효율을 더 증가시키기 위해, 은, 알루미늄, 크롬, 니켈 및 타이타늄 중 적어도 하나를 함유하도록 형성될 수 있다. 반사 패턴(132)은 도금 또는 박막 성장 등의 코팅 기술을 적용할 수 있다. The
반사 유지 패턴(134)은 대기 중의 산소 및 황과 반응하여 반사 패턴(132)이 고온, 고습, 산화 또는 황화에 의해 변색되는 것을 방지하기 위해, 투명한 재료의 금속 산화막 또는 금속 질화막으로 형성될 수 있다. 예를 들면, 반사 유지 패턴(134)은 알루미늄 산화막, 실리콘 질화막, 타이타늄 산화막, 알루미늄 질화막, 실리콘 산화막 중 어느 하나로 형성될 수 있으며, 졸겔 코팅 또는 박막 공정에 의해 제작될 수 있다. The
본 실시예에서는, 도금 패턴(130) 및 반사 패턴(132)이 서로 상이한 물질로 형성된 것을 예시하고 있으나, 양 패턴이 동일한 물질로 형성되는 경우, 도금 패턴(130)의 형성 (S255) 전에, 제 2 보호 패턴(128)을 제거하고, 도금 패턴(130)의 형성(S255)와 반사 패턴(132)의 형성은 동시에 진행될 수도 있다. In this embodiment, the
한편, 본 실시예에서와 같이 도금 패턴(130) 및 반사 패턴(132)은 각각 금을 함유하는 물질 및 도금 패턴과 상이한 반사율이 우수한 금속으로 형성되므로, 도금 패턴(130)의 전도성과 실장 패턴(120)의 광반사 효율을 동시에 증가시킬 수 있으며, 더욱이 반사 유지 패턴(134)을 추가로 형성함으로써, 고온, 고습, 산화 또는 황화에 의한 반사 패턴(132)의 변색을 방지하여 반사 패턴(132)의 반사도를 유지할 수 있다. Since the
도 2, 도 3m을 참조하면, 발광 모듈 단위로 분리하기 위해 베이스 기판을 절단하고, 실장 패턴(120)의 배치 영역(B1)에 발광 소자(136)를 배치하면서 와이어(138)에 의해 패드(118)와 전기적으로 연결한다(S270). 발광 소자(136)은 LED 또는 레이저 다이오드(LD)일 수 있다.2 and 3m, the base substrate is cut to separate into the light emitting module units, and the
본 실시예에 따라 제작된 인쇄 회로 기판에 발광 소자(136)가 실장되는 경우, 반사 영역(B2)을 통한 발광 소자(136)의 광반사 효율이 현저히 향상됨과 동시에, 절연층(126), 도금 패턴(130)과 회로 패턴 간의 밀착력이 증가될 수 있다.When the
구체적으로, 도 1에 따른 종래 인쇄 회로 기판의 실장 패턴(120)의 평균 조도가 수십 μm에 달하므로, 85도의 온도와 85%의 습도 하에서, 발광 소자(136)의 반사 영역(B2)을 통한 광반사율이 85%에 불과하나, 도 3m에 따른 본 인쇄 회로 기판의 실장 패턴(120)의 평균 조도가 1 μm이하이므로, 반사 영역(B2)을 통한 광반사율이 95% 정도로 증가하였다. 이로 인하여, 발광 모듈에 탑재될 발광 소자(136)의 수가 저감될 수 있고, 또한 전력 소요량 및 집적화에 기여할 수 있다. Specifically, since the average roughness of the mounting
(실시예 2)(Example 2)
이하에서는 도 4 내지 도 5c를 참조하여, 본 발명의 다른 실시예에 따른 발광 소자가 실장가능한 인쇄 회로 기판의 제조 방법에 대하여 설명하기로 한다. 하기에서는 실시예 1과 동일한 구성은 실시예 1에 기재된 구성의 참조부호를 이용하고, 실시예 1과 동일한 구성 및 공정에 대해서는 생략하고, 차이점을 가진 공정을 위주로 설명한다. Hereinafter, a method of manufacturing a printed circuit board on which a light emitting device can be mounted according to another embodiment of the present invention will be described with reference to FIGS. 4 to 5C. In the following, the same reference numerals as those of the first embodiment are used for the same configurations as those of the first embodiment, and the same configurations and processes as those of the first embodiment are omitted, and the steps having differences are mainly described.
도 4를 참조하면, 실시예 1의 도 2의 S205와 마찬가지로, 베이스 절연막(112)으로 절연된 베이스 금속막(110)을 구비하는 베이스 기판 상에 형성된 금속막의 표면에 대하여 표면 처리를 수행한다(S405). Referring to FIG. 4, surface treatment is performed on the surface of a metal film formed on a base substrate having a
도 4 및 도 5a를 참조하면, 실시예 1의 도 2의 S215와 동일하게, 패드(118), 배선(116), 비아를 포함하는 회로 패턴 및 발광 소자(136)의 배치 영역(B1)과 광이 반사되는 반사 영역(B2)을 포함하는 실장 패턴(120)을 형성한다(S410).Referring to Figs. 4 and 5A, similar to S215 of Fig. 2 of Embodiment 1, a circuit pattern including the
도 4 및 도 5b를 참조하면, 실장 패턴(120)의 표면에 대하여 선택적으로 평탄화 공정(106)을 진행한다(S415). Referring to FIGS. 4 and 5B, the
평탄화 공정(106)은 기계적 연마, 화학적 연마, 전해 연마 중 적어도 어느 하나를 이용할 수 있다. 실장 영역(B)에서의 발광 소자(136)의 광반사 효율을 실질적으로 높이기 위해서는, 금속막(114)은 1μm 이하의 평균 조도를 갖도록 평탄화되는 것이 바람직하다. The
이상의 실시예에서는 선택적 평탄화 공정을 설명하고 있으나, 실장 패턴(120)과 회로 패턴에 대하여 전면적으로 평탄화 공정을 수행할 수도 있다. Although the selective planarization process is described in the above embodiments, the planarization process may be performed over the entire surface of the mounting
다음으로, 도 4 및 도 5c를 참조하면, 실시예 1의 도 2의 S220과 마찬가지로, 실장 패턴(120) 상에 제 1 보호 패턴(122)을 형성한다(S420). 계속해서 후속 공정은 실시예 1의 도 2의 S220의 이후 공정과 동일하게 진행될 수 있다. Next, referring to FIGS. 4 and 5C, a first
(실시예 3)(Example 3)
실시예 1에서는 도금 패턴(130)과 회로 패턴의 패드(118), 비아와의 밀착력을 높이기 위해, 절연층(126)의 개구부에 의해 노출된 패드(118), 비아에 대한 표면 처리(105)를 실시하는 공정(S250)을 포함하고 있으나, 이러한 표면 처리(105)는 생략될 수 있으며, 이와 같은 경우에는 제 2 보호 패턴(128)의 형성(S245)과 제거(S260)도 생략된다. The
(실시예 4)(Example 4)
실시예 1에서는 회로 패턴과 실장 패턴(120)을 형성하기 위해 PSR 막을 이용하는 패터닝 공정을 이용하는 것으로 설명하고 있으나, 패터닝 공정을 PSR 막 대신에 드라이 포토 레지스트(dry photo resist)을 사용할 수 있다. 드라이 포토 레지스트는 PSR 막과 달리, 평탄화된 금속막(114)과의 밀착력이 양호하지 않아, 밀착력을 증가하기 위해, 금속막(114)이 표면 거칠기를 갖도록 표면 처리되는 것이 바람직하다. In the first embodiment, the patterning process using the PSR film is used to form the circuit pattern and the mounting
이에 의하면, 도 2의 S210인 평탄화 공정(102)에 의해 평탄회된 금속막(114) 중 실장 영역(B) 상에 제 3 보호 패턴을 형성할 수 있다. 제 3 보호 패턴은 제 1 보호 패턴(122)과 마찬가지로, 수산화나트륨 또는 수산화칼륨과 같은 박리액으로 제거될 수 있으면서 액상에서 경화가능한 자외선 경화형 잉크, 열경화형 잉크 및 PSR 중 어느 하나로 형성될 수 있다. 실장 영역(B)의 금속막(114) 상의 제 3 보호 패턴은 제 1 보호 패턴의 형성 과정과 실질적으로 동일하게 형성된다. According to this, the third protection pattern can be formed on the mounting region B among the
다음으로, 제 3 보호 패턴을 제외한 평탄화된 금속막(114)이 표면 거칠기를 갖도록, 금속막(114)에 대한 표면 처리를 수행한다. 표면 처리는 과산화수소와 황산을 이용하는 소프트 에칭(soft etching), 제트 스크러빙(jet scrubbing), 브러쉬 및 샌드 블라스팅(sand blasting) 중 어느 하나를 이용할 수 있으며, 수십 μm의 평균 조도를 가질 수 있도록 수행된다.Next, the surface treatment for the
다음으로, 실장 영역(B)을 제외하고 표면 거칠기를 갖는 금속막(114) 상에 회로 영역(A) 및 실장 영역(B)을 노출시키는 개방부를 갖는 드라이 포토 레지스트의 패턴을 형성한다. 드라이 포토 레지스트의 패턴은 실시예 1에서 언급된 PSR 막의 패턴과 실질적으로 동일한 과정으로 형성되고, 드라이 포토 레지스트의 패턴 형성시에 금속막(114)의 표면 거칠기로 인해 드라이 포토 레지스트가 금속막(114)과 양호하게 밀착될 수 있다. Next, a pattern of a dry photoresist having openings exposing the circuit region A and the mounting region B is formed on the
계속해서, 드라이 포토 레지스트의 패턴을 마스크로 채용하여 금속막(114)을 식각하여 패드(118), 배선(116), 비아 등의 회로 패턴과 실장 패턴(120)을 형성하고, 이어서 수산화나트륨 또는 수산화칼륨 등의 박리액으로 드라이 포토 레지스트의 패턴과 제 3 보호 패턴을 동시에 제거한다. 후속 공정은 도 2의 S215의 이후의 공정과 동일하게 진행될 수 있다. Subsequently, the pattern of the dry photoresist is used as a mask to etch the
이상, 본 발명의 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한, 본 발명의 권리 범위 내에 포함된다고 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims.
110: 베이스 금속막 112: 베이스 절연막
116: 배선 118: 패드
120: 실장 패턴 122: 제 1 보호 패턴
124: 절연층 126: 제 2 보호 패턴
128: 도금 패턴 130: 반사 패턴
132: 반사 유지 패턴 134: 발광 소자110: base metal film 112: base insulating film
116: wiring 118: pad
120: mounting pattern 122: first protection pattern
124: insulation layer 126: second protection pattern
128: plating pattern 130: reflection pattern
132: reflection holding pattern 134: light emitting element
Claims (10)
베이스 기판 상에 형성된 금속막의 적어도 일부를 평탄화하는 단계;
상기 평탄화된 금속막을 패터닝하여 회로 패턴과 상기 회로 패턴에 전기적으로 연결되지 않으며 상기 발광 소자의 배치 영역과 반사 영역을 포함하는 실장 패턴을 형성하는 단계;
상기 실장 패턴 상에 제 1 보호 패턴을 형성하는 단계;
상기 회로 패턴이 표면 거칠기(surface roughness)를 갖도록 상기 회로 패턴을 표면 처리하는 단계; 및
상기 회로 패턴의 적어도 일부 및 상기 실장 패턴에 상응하는 개구부를 갖는 절연층을 형성하는 단계를 포함하는 인쇄 회로 기판의 제조 방법. A method of manufacturing a printed circuit board on which a light emitting element can be mounted,
Planarizing at least a portion of the metal film formed on the base substrate;
Patterning the planarized metal film to form a mounting pattern that is not electrically connected to the circuit pattern and the circuit pattern, and includes an arrangement region and a reflection region of the light emitting device;
Forming a first protective pattern on the mounting pattern;
Surface-treating the circuit pattern so that the circuit pattern has surface roughness; And
And forming an insulating layer having at least a part of the circuit pattern and an opening corresponding to the mounting pattern.
상기 금속막은 구리막으로 형성되며, 상기 금속막의 적어도 일부를 평탄화는 단계는 기계적 연마, 화학적 연마, 전해 연마 중 적어도 어느 하나를 이용하고, 상기 평탄화된 금속막은 1μm 이하의 평균 조도를 갖도록 형성되는 인쇄 회로 기판의 제조 방법.The method according to claim 1,
Wherein the metal film is formed of a copper film and at least one of mechanical polishing, chemical polishing, and electrolytic polishing is used to planarize at least a part of the metal film, and the flattened metal film is formed to have an average roughness A method of manufacturing a circuit board.
상기 제 1 보호 패턴은 소정의 박리액에 있어서 상기 절연층에 대한 박리선택성을 가지면서 액상에서 경화가능한 잉크로 형성되거나, 물리적으로 탈부착가능한 필름으로 형성되는 인쇄 회로 기판의 제조 방법.The method according to claim 1,
Wherein the first protective pattern is formed of a liquid that can be cured in a liquid state while having separation selectivity with respect to the insulating layer in a predetermined removing solution, or is formed of a physically detachable film.
상기 박리선택성을 가지면서 액상에서 경화가능한 상기 제 1 보호 패턴의 잉크가 자외선 경화형 잉크, 열경화형 잉크 및 PSR(Photo Solder Resist) 중 어느 하나로 형성되고, 상기 절연층이 PSR 절연막으로 형성되는 경우, 상기 절연층을 형성하는 단계는,
상기 베이스 기판 상에 상기 회로 패턴의 적어도 일부 및 상기 실장 패턴에 상응하는 개구부를 갖는 PSR 절연막을 형성하는 단계;
상기 실장 패턴 상의 상기 제 1 보호 패턴을 소정의 박리액을 이용하여 박리하는 단계; 및
상기 개구부를 갖는 절연막을 경화하여 상기 절연층을 형성하는 단계를 포함하는 인쇄 회로 기판의 제조 방법. The method of claim 3,
In the case where the ink of the first protective pattern capable of being cured in a liquid phase with the peeling selectivity is formed of any one of an ultraviolet curable ink, a thermosetting ink and a photo solder resist (PSR), and the insulating layer is formed of a PSR insulating film, The step of forming the insulating layer includes:
Forming a PSR insulating film on the base substrate, the PSR insulating film having at least a part of the circuit pattern and an opening corresponding to the mounting pattern;
Peeling the first protective pattern on the mounting pattern using a predetermined removing liquid; And
And curing the insulating film having the opening to form the insulating layer.
상기 절연층을 형성하는 단계는 상기 회로 패턴의 적어도 일부 및 상기 실장 패턴에 상응하는 개구부를 갖는 절연막을 형성하는 단계와, 상기 실장 패턴 상의 상기 제 1 보호 패턴을 제거하는 단계와, 상기 개구부를 갖는 절연막을 경화하여 상기 절연층을 형성하는 단계를 포함하고,
상기 절연층을 형성하는 단계 후에,
상기 실장 패턴 상에 도금액에 내부식성을 갖는 고무 잉크가 경화된 제 2 보호 패턴을 형성하는 단계;
상기 개구부에 의해 노출된 상기 회로 패턴이 표면 거칠기를 갖도록 상기 노출된 회로 패턴을 표면 처리하는 단계;
상기 표면 처리된 회로 패턴 상에 도금 패턴을 형성하는 단계; 및
상기 제 2 보호 패턴을 제거하는 단계를 더 포함하는 인쇄 회로 기판의 제조 방법. The method according to claim 1,
Wherein the step of forming the insulating layer includes the steps of forming an insulating film having at least a part of the circuit pattern and an opening corresponding to the mounting pattern, removing the first protective pattern on the mounting pattern, And curing the insulating film to form the insulating layer,
After forming the insulating layer,
Forming a second protective pattern on the mounting pattern by curing the rubber ink having corrosion resistance to the plating liquid;
Surface treating the exposed circuit pattern so that the circuit pattern exposed by the opening has a surface roughness;
Forming a plating pattern on the surface-treated circuit pattern; And
And removing the second protective pattern. ≪ Desc / Clms Page number 20 >
상기 도금 패턴은 적어도 금을 함유하는 금속으로 도금되는 인쇄 회로 기판의 제조 방법. 6. The method of claim 5,
Wherein the plating pattern is plated with a metal containing at least gold.
상기 절연층을 형성하는 단계 후에, 상기 실장 패턴 상에 은, 알루미늄, 크롬, 니켈 및 타이타늄 중 적어도 하나를 함유하는 반사 패턴, 및 금속 산화막 또는 금속 질화막으로 형성된 반사 유지 패턴을 순차적으로 형성하는 단계를 더 포함하는 인쇄 회로 기판의 제조 방법.The method according to claim 1,
Sequentially forming a reflective pattern containing at least one of silver, aluminum, chromium, nickel, and titanium on the mounting pattern, and a reflective holding pattern formed of a metal oxide film or a metal nitride film on the mounting pattern, ≪ / RTI >
상기 금속막의 적어도 일부를 평탄화하는 단계 전에, 상기 금속막을 표면 처리하는 단계를 더 포함하는 인쇄 회로 기판의 제조 방법. The method according to claim 1,
Further comprising the step of surface-treating the metal film before the step of planarizing at least a part of the metal film.
상기 회로 패턴을 표면 처리하는 단계는 과산화수소와 황산을 이용하는 소프트 에칭, 제트 스크러빙(jet scrubbing), 브러쉬 및 샌드 블라스팅 중 어느 하나를 이용하는 인쇄 회로 기판의 제조 방법. The method according to claim 1,
Wherein the step of surface-treating the circuit pattern uses any one of soft etching using hydrogen peroxide and sulfuric acid, jet scrubbing, brushing, and sand blasting.
베이스 기판 상에 형성되고, 회로 패턴에 상응하는 회로 영역의 금속층과 상기 회로 패턴에 전기적으로 연결되지 않으며 상기 발광 소자가 배치될 실장 패턴에 상응하는 실장 영역의 금속층을 마련하는 단계;
상기 실장 영역의 금속층을 평탄화하는 단계;
상기 평탄화된 실장 영역의 금속층 상에 제 1 보호 패턴을 형성하는 단계;
상기 회로 영역의 금속층이 표면 거칠기(surface roughness)를 갖도록 상기 회로 영역의 금속층을 표면 처리하는 단계; 및
상기 회로 영역의 금속층의 적어도 일부 및 상기 실장 영역의 상기 금속층에 상응하는 개구부를 갖는 절연층을 형성하거나, 혹은 상기 회로 영역의 금속층의 적어도 일부에 도금 패턴을 형성하는 단계를 포함하고,
상기 회로 영역의 금속층과 상기 실장 영역의 금속층은 일체의 금속막 또는 분리된 금속막으로 형성되는 인쇄 회로 기판의 제조 방법. A method of manufacturing a printed circuit board on which a light emitting element can be mounted,
Providing a metal layer of a circuit region corresponding to a circuit pattern on a base substrate and a metal layer of a mounting region which is not electrically connected to the circuit pattern and corresponds to a mounting pattern in which the light emitting element is to be arranged;
Planarizing a metal layer in the mounting area;
Forming a first protective pattern on a metal layer of the planarized mounting area;
Surface-treating the metal layer of the circuit region so that the metal layer of the circuit region has surface roughness; And
Forming an insulating layer having an opening corresponding to at least a part of the metal layer of the circuit region and the metal layer of the mounting region or forming a plating pattern on at least a part of the metal layer of the circuit region,
Wherein the metal layer of the circuit region and the metal layer of the mounting region are formed of an integral metal film or a separate metal film.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140154477A KR101552196B1 (en) | 2014-11-07 | 2014-11-07 | METHOD OF MANUFACTURING PCB capable of mounting a light emitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140154477A KR101552196B1 (en) | 2014-11-07 | 2014-11-07 | METHOD OF MANUFACTURING PCB capable of mounting a light emitting device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR101552196B1 true KR101552196B1 (en) | 2015-09-11 |
Family
ID=54247966
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020140154477A KR101552196B1 (en) | 2014-11-07 | 2014-11-07 | METHOD OF MANUFACTURING PCB capable of mounting a light emitting device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101552196B1 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006128710A (en) | 2004-10-28 | 2006-05-18 | Lumileds Lighting Us Llc | Package-integrated thin-film led |
KR100684455B1 (en) | 2006-11-30 | 2007-02-22 | (주)에피플러스 | Method for forming light emitting diode |
KR100826360B1 (en) | 2007-04-18 | 2008-05-02 | 삼성전기주식회사 | Method for manufacturing printed circuit board for semi-conductor package |
JP2013197197A (en) | 2012-03-16 | 2013-09-30 | Toshiba Corp | Semiconductor light-emitting device and manufacturing method of the same |
-
2014
- 2014-11-07 KR KR1020140154477A patent/KR101552196B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006128710A (en) | 2004-10-28 | 2006-05-18 | Lumileds Lighting Us Llc | Package-integrated thin-film led |
KR100684455B1 (en) | 2006-11-30 | 2007-02-22 | (주)에피플러스 | Method for forming light emitting diode |
KR100826360B1 (en) | 2007-04-18 | 2008-05-02 | 삼성전기주식회사 | Method for manufacturing printed circuit board for semi-conductor package |
JP2013197197A (en) | 2012-03-16 | 2013-09-30 | Toshiba Corp | Semiconductor light-emitting device and manufacturing method of the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6116949B2 (en) | WIRING BOARD FOR MOUNTING LIGHT EMITTING ELEMENT, LIGHT EMITTING DEVICE, MANUFACTURING METHOD FOR WIRING BOARD FOR LIGHT EMITTING ELEMENT MOUNTING, AND MANUFACTURING METHOD FOR LIGHT EMITTING DEVICE | |
TWI459872B (en) | Package substrate, package structure and methods for manufacturing same | |
JP2006173554A (en) | Ball grid array substrate provided with window and its manufacturing method | |
JP2004282004A (en) | Substrate for mounting light emitting element and fabrication method thereof | |
US9859482B2 (en) | LED lighting apparatus and method for manufacturing the same | |
EP1729341A2 (en) | Semiconductor IC and its manufacturing method, and module with embedded semiconductor IC and its manufacturing method | |
US10553456B2 (en) | Semiconductor package and manufacturing method of semiconductor package | |
US20150262927A1 (en) | Electronic package, package carrier, and methods of manufacturing electronic package and package carrier | |
KR20170123242A (en) | Semiconductor package and manufacturing method thereof | |
JP5381563B2 (en) | Method for manufacturing lead frame substrate for light emitting device | |
US20100308707A1 (en) | Led module and method of fabrication thereof | |
KR101552196B1 (en) | METHOD OF MANUFACTURING PCB capable of mounting a light emitting device | |
JP2007013048A (en) | Multilayer wiring board manufacturing method | |
US20140332255A1 (en) | Printed circuit board and method of manufacturing the same | |
JP2017224687A (en) | Method for manufacturing semiconductor package | |
KR101588659B1 (en) | Method of manufacturing pcb capable of mounting a light emitting device | |
CN110876239B (en) | Circuit board and manufacturing method thereof | |
JP7342445B2 (en) | Electronic component built-in board and manufacturing method thereof | |
JP2007184658A (en) | Semiconductor device | |
KR101386386B1 (en) | Method for fabricating of metal printed circuit board and structure for the same | |
KR20170123241A (en) | Manufacturing method of semiconductor package | |
JP2010021420A (en) | Substrate for mounting light-emitting element, light-emitting element panel, light-emitting element package, and method of manufacturing substrate for mounting light-emitting element | |
JP5101418B2 (en) | Light emitting element mounting substrate, light emitting element panel, light emitting element package, and method for manufacturing light emitting element mounting substrate | |
JP5479214B2 (en) | Manufacturing method of light emitting element mounting substrate | |
JP5204618B2 (en) | Light emitting element mounting substrate, light emitting element package, and method of manufacturing light emitting element mounting substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
N231 | Notification of change of applicant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20180628 Year of fee payment: 4 |