KR101535818B1 - Liquid Crystal Display - Google Patents

Liquid Crystal Display Download PDF

Info

Publication number
KR101535818B1
KR101535818B1 KR1020080032708A KR20080032708A KR101535818B1 KR 101535818 B1 KR101535818 B1 KR 101535818B1 KR 1020080032708 A KR1020080032708 A KR 1020080032708A KR 20080032708 A KR20080032708 A KR 20080032708A KR 101535818 B1 KR101535818 B1 KR 101535818B1
Authority
KR
South Korea
Prior art keywords
data
signal transmission
output
gate
transmission film
Prior art date
Application number
KR1020080032708A
Other languages
Korean (ko)
Other versions
KR20090107284A (en
Inventor
임종진
이상엽
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080032708A priority Critical patent/KR101535818B1/en
Publication of KR20090107284A publication Critical patent/KR20090107284A/en
Application granted granted Critical
Publication of KR101535818B1 publication Critical patent/KR101535818B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 링크 폭을 줄일 수 있는 액정 표시 장치에 관한 것이다. The present invention relates to a liquid crystal display device capable of reducing a link width.

본 발명에 따른 액정 표시 장치는 게이트 라인과 데이터 라인이 서로 교차하여 화소 영역을 정의하는 액정 표시 패널과, 상기 데이터 라인을 구동하며, 상기 데이터 라인과 N : 1(여기서, N은 2 이상의 자연수)로 매칭되는 출력 핀을 가지는 데이터 집적회로와, 상기 게이트 라인을 구동하며, 상기 게이트 라인과 N : 1로 매칭되는 출력 핀을 가지는 게이트 집적회로와, 상기 데이터 집적회로 및 게이트 집적회로 각각을 실장하며, 상기 데이터 집적회로 및 게이트 집적회로 각각의 입출력 핀과 접속되는 입출력 패드를 가지는 신호 전송 필름을 포함한다.A liquid crystal display device according to the present invention includes a liquid crystal display panel for defining a pixel region by intersecting a gate line and a data line and a data driver for driving the data line, A gate integrated circuit having an output pin that drives the gate line and matches the gate line with N: 1; and a data driver circuit that implements the data and gate integrated circuits, respectively, And a signal transmission film having input / output pads connected to input / output pins of the data integrated circuit and the gate integrated circuit, respectively.

링크 폭, 배즐 폭, 데이터 라인, 게이트 라인 Link width, nozzle width, data line, gate line

Description

액정 표시 장치{Liquid Crystal Display}[0001] Liquid crystal display [0002]

본 발명은 액정 표시 장치에 관한 것으로, 특히 링크 폭을 줄일 수 있는 액정 표시 장치에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly to a liquid crystal display device capable of reducing a link width.

액정 표시 장치는 전계에 따라 유전 이방성을 갖는 액정의 광투과율을 조절하여 화상을 표시하게 된다. 이러한 액정 표시 장치는 게이트 라인(GL) 및 데이터 라인(DL)의 교차로 마련된 각 화소 영역에 형성된 액정셀마다 박막 트랜지스터(TFT)가 형성된 액티브 매트릭스(Active Matrix) 타입의 액정 표시 패널(200)과, 액정 표시 패널(200)의 게이트 라인(GL)을 구동하기 위한 게이트 집적 회로와, 액정 표시 패널(200)의 데이터 라인(DL)을 구동하기 위한 데이터 집적 회로를 구비한다.The liquid crystal display displays an image by adjusting the light transmittance of liquid crystal having dielectric anisotropy according to an electric field. Such a liquid crystal display device includes an active matrix type liquid crystal display panel 200 in which a thin film transistor (TFT) is formed for each liquid crystal cell formed in each pixel region provided at an intersection of a gate line GL and a data line DL, A gate integrated circuit for driving the gate line GL of the liquid crystal display panel 200 and a data accumulation circuit for driving the data line DL of the liquid crystal display panel 200.

액정 표시 패널(200)의 게이트 라인(GL) 및 데이터 라인(DL) 중 적어도 어느 하나의 신호 라인은 신호 패드와, 그 신호 패드와 신호 라인 사이에 형성된 신호 링크를 통해 구동 집적 회로와 접속된다. The signal line of at least one of the gate line GL and the data line DL of the liquid crystal display panel 200 is connected to the driving integrated circuit through a signal pad and a signal link formed between the signal pad and the signal line.

여기서, 데이터 집적회로 각각의 출력 핀과 데이터 라인(DL)은 1 : 1 매칭되어 접속된다. 이에 따라, 링크부는 양쪽 끝단의 링크부와 중앙의 링크부 간의 배 선 길이의 차이가 발생되어 링크부의 저항(R)과 커패시턴스(C) 특성이 차이 또한 커진다. 이와 같이 링크부 위치별 저항과 커패시턴스 특성의 차이를 줄이기 위해 링크 배선 폭이 크게 하는 것이 필요하게 된다. 이에 따라, 링크 배선 폭이 넓어짐에 따라 링크 폭(LW)이 커진다. Here, the output pin of each data integration circuit and the data line DL are connected in a 1: 1 match. Accordingly, a difference in wire length between the link portions at both ends and the center link portion is generated in the link portion, and the difference between the resistance (R) and the capacitance (C) characteristics of the link portion also increases. In order to reduce the difference between the resistance and the capacitance characteristic for each link position, it is necessary to increase the link wiring width. Accordingly, the link width LW becomes larger as the link wiring width becomes wider.

또한, 도 1에 도시된 바와 같이 저 해상도가 될 경우 픽셀의 피치가 넓어짐으로써 기하 구조적으로 데이터 집적 회로가 수용해야할 수평 범위가 넓어지게 됨으로써 링크 폭(LW)이 커진다. In addition, as shown in FIG. 1, when the resolution is low, the pitch of the pixels is widened, so that the horizontal range to be accommodated by the data integration circuit geometrically is widened, thereby increasing the link width LW.

이와 같이, 링크 폭이 커지게 되면 멀티-스크린 디스플레이에서 배즐 폭이 넓어지게 되는 문제점이 발생된다. As described above, when the link width is increased, a problem arises in that the width of the bubble is widened in the multi-screen display.

상기와 같은 문제점을 해결하기 위하여, 본 발명은 링크 폭을 줄일 수 있는 액정 표시 장치를 제공하는 것이다. In order to solve the above problems, the present invention provides a liquid crystal display device capable of reducing a link width.

상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 액정 표시 장치는 게이트 라인과 데이터 라인이 서로 교차하여 화소 영역을 정의하는 액정 표시 패널과; 상기 데이터 라인을 구동하며, 상기 데이터 라인과 N : 1(여기서, N은 2 이상의 자연수)로 매칭되는 출력 핀을 가지는 데이터 집적회로와; 상기 게이트 라인을 구동하며, 상기 게이트 라인과 N : 1로 매칭되는 출력 핀을 가지는 게이트 집적회로와; 상기 데이터 집적회로 및 게이트 집적회로 각각을 실장하며, 상기 데이터 집 적회로 및 게이트 집적회로 각각의 입출력 핀과 접속되는 입출력 패드를 가지는 신호 전송 필름을 포함한다.According to an aspect of the present invention, there is provided a liquid crystal display device including: a liquid crystal display panel having gate lines and data lines intersecting with each other to define pixel regions; A data driving circuit driving the data line and having an output pin matched with the data line at N: 1, where N is a natural number of 2 or more; A gate integrated circuit driving the gate line and having an output pin that matches the gate line with N: 1; And a signal transmission film having the data integrated circuit and the gate integrated circuit mounted thereon and having input / output pads connected to input / output pins of the data integration circuit and the gate integrated circuit, respectively.

본 발명에 따른 액정 표시 장치는 데이터 집적회로의 출력 핀과 접속된 신호 전송 필름의 출력 패드와 데이터 라인, 게이트 집적회로의 출력 핀과 접속된 신호 전송 필름의 출력 패드와 게이트 라인이 n : 1로 매칭되어 접속된다. The liquid crystal display device according to the present invention has an output pad and a data line of the signal transmission film connected to the output pin of the data integration circuit and an output pad and a gate line of the signal transmission film connected to the output pin of the gate integrated circuit have n: And are matched and connected.

따라서, 신호 전송 필름의 출력 패드와 데이터 라인 사이에 형성된 데이터 링크와, 신호 전송 필름의 출력 패드와 게이트 라인 사이에 형성된 게이트 링크 각각의 폭을 줄일 수 있다. Therefore, the width of each of the data link formed between the output pad and the data line of the signal transmission film and the gate link formed between the output pad of the signal transmission film and the gate line can be reduced.

또한, 링크 폭을 줄임으로써 멀티-스크린 디스플레이에서 배즐 폭을 감소시킬 수 있다. In addition, by reducing the link width, the puzzle width can be reduced in a multi-screen display.

이하, 본 발명의 바람직한 실시 예들을 도 2 내지 도 8b를 참조하여 상세하게 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to FIGS. 2 to 8B.

도 2은 본 발명의 실시 예를 도시한 액정 표시 장치의 블록도이다.2 is a block diagram of a liquid crystal display device showing an embodiment of the present invention.

도 2를 참조하면, 액정 표시 장치는 화상을 표시하는 액정 표시 패널(100)과, 액정 표시 패널(100)의 게이트 라인들(GL)을 구동하기 위한 게이트 집적회로(124)와, 액정 표시 패널(100)의 데이터 라인들(DL)을 구동하기 위한 데이터 집적회로(134)와, 게이트 집적 회로(124) 및 데이터 집적 회로(134)를 제어하기 위한 타이밍 컨트롤러(110)를 포함한다. 2, the liquid crystal display device includes a liquid crystal display panel 100 for displaying an image, a gate integrated circuit 124 for driving the gate lines GL of the liquid crystal display panel 100, A data integration circuit 134 for driving the data lines DL of the memory cell array 100 and a timing controller 110 for controlling the gate integrated circuit 124 and the data integration circuit 134.

액정 표시 패널(100)은 게이트 라인들(GL)과 데이터 라인들(DL)의 교차로 정의되는 영역마다 형성된 박막 트랜지스터(TFT)와, 화소 전극을 포함하는 액정셀을 구비한다. 박막 트랜지스터(TFT)는 게이트 라인(GL)으로부터의 스캔 신호에 응답하여 데이터 라인(DL)으로부터의 화소 신호를 화소 전극에 공급한다. 화소 전극은 화소 신호에 응답하여 공통전극(도시하지 않음)과의 사이에 위치하는 액정을 구동함으로써 빛의 투과율을 조절하게 된다. The liquid crystal display panel 100 includes a thin film transistor TFT formed for each region defined by the intersection of gate lines GL and data lines DL and a liquid crystal cell including pixel electrodes. The thin film transistor TFT supplies a pixel signal from the data line DL to the pixel electrode in response to a scan signal from the gate line GL. The pixel electrode controls the transmittance of light by driving the liquid crystal located between the pixel electrode and the common electrode (not shown) in response to the pixel signal.

타이밍 컨트롤러(110)는 게이트 집적 회로(124) 및 데이터 집적 회로(134)를 제어하는 타이밍 제어신호들을 발생하고, 데이터 집적 회로(134)에 화소 데이터를 공급한다. 타이밍 컨트롤러(110)에서 발생되는 게이트 타이밍 제어신호들에는 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭신호(GSC), 게이트 출력 이네이블 신호(GOE) 등이 포함된다. 타이밍 컨트롤러(110)에서 발생되는 데이터 타이밍 제어신호들에는 소스 스타트 펄스(SSP), 소스 쉬프트 클럭신호(SSC), 소스 출력 이네이블 신호(SOE), 극성제어신호(POL) 등이 포함된다.The timing controller 110 generates timing control signals for controlling the gate integrated circuit 124 and the data integrated circuit 134 and supplies the pixel data to the data integrated circuit 134. [ The gate timing control signals generated by the timing controller 110 include a gate start pulse GSP, a gate shift clock signal GSC, a gate output enable signal GOE, and the like. The data timing control signals generated by the timing controller 110 include a source start pulse SSP, a source shift clock signal SSC, a source output enable signal SOE and a polarity control signal POL.

데이터 집적 회로(134)는 신호 전송 필름(132)을 경유하여 액정 표시 패널(100)의 데이터 라인(DL)과 접속된다. 데이터 집적 회로(134)의 입력 핀과 신호 전송 필름(132)의 입력 패드(136)가 접속되며, 데이터 집적 회로(134)의 출력 핀과 신호 전송 필름(132)의 출력 패드(138)가 접속된다. The data integration circuit 134 is connected to the data line DL of the liquid crystal display panel 100 via the signal transmission film 132. The input pin of the data integration circuit 134 and the input pad 136 of the signal transmission film 132 are connected and the output pin of the data integration circuit 134 and the output pad 138 of the signal transmission film 132 are connected do.

이러한, 신호 전송 필름(132)의 출력 패드(138)와 데이터 라인(DL) 사이에 형성된 데이터 링크(DLK)가 형성된다. A data link DLK formed between the output pad 138 of the signal transmission film 132 and the data line DL is formed.

데이터 집적 회로(134)는 입력된 화소 데이터를 아날로그 화소 신호로 변환 하여 게이트 라인(GL)에 스캔신호가 공급되는 1수평기간마다 1수평라인분의 화소 신호를 데이터 라인들(DL)에 공급한다. 또한, 데이터 집적회로(134)는 감마전압 발생부(미도시)로부터 공급되는 감마전압들을 이용하여 화소 데이터를 화소 신호로 변환하게 된다.The data integration circuit 134 converts the input pixel data into an analog pixel signal and supplies a pixel signal of one horizontal line to the data lines DL in every one horizontal period in which a scan signal is supplied to the gate line GL . In addition, the data integration circuit 134 converts the pixel data into pixel signals using gamma voltages supplied from a gamma voltage generator (not shown).

이때, 액정 표시 패널(100)을 도트 인버젼 방식으로 표시하기 위해 데이터 집적 회로(134)는 수평 2 도트 방식으로 화소 신호를 생성하여 신호 전송 필름(132)의 출력 패드(138)에 공급한다. 이러한 신호 전송 필름(132)의 출력 패드(138)와 데이터 라인(DL)은 2 : 1 매칭으로 접속된다. At this time, in order to display the liquid crystal display panel 100 in a dot-inversion manner, the data integration circuit 134 generates a pixel signal in a horizontal two-dot manner and supplies it to the output pad 138 of the signal transmission film 132. The output pad 138 of the signal transmission film 132 and the data line DL are connected in a 2: 1 matching manner.

다시 말하여, 데이터 집적 회로(134)는 수평 2 도트 방식으로 신호 전송 필름(132)의 출력 패드(138)로 공급하지만, 신호 전송 필름(132)의 출력 패드(138)와 접속된 데이터 라인(DL)은 2 : 1로 매칭되어 액정 표시 패널(100)은 액정셀들 각각에 수평 및 수직 방향으로 인접하는 액정셀들 모두와 상반된 극성을 표시하는 도트 인버젼 방식으로 표시하게 된다. In other words, the data integration circuit 134 supplies the output pads 138 of the signal transmission film 132 in the horizontal two-dot manner, but the data lines 134 connected to the output pads 138 of the signal transmission film 132 DL) is matched to 2: 1, and the liquid crystal display panel 100 displays a dot inversion scheme that displays a polarity opposite to all of the liquid crystal cells adjacent in the horizontal and vertical directions to each of the liquid crystal cells.

또한, 데이터 집적 회로의 신호 전송 필름의 출력 패드와 데이터 라인이 3 : 1 매칭되어 접속되며, 데이터 집적 회로로부터 도트 인버젼 방식으로 화소 신호를 생성하여 신호 전송 필름의 출력 패드로 공급할 경우에 액정 표시 패널은 도트 인버젼 방식으로 표시하게 된다. In addition, when an output pad of the signal transmission film of the data integration circuit is connected to the data line in a 3: 1 match, and a pixel signal is generated from the data integration circuit in a dot inversion manner and supplied to the output pad of the signal transmission film, The panel is displayed in a dot-inversion manner.

그리고, 신호 전송 필름(132)의 출력 패드(138)와 데이터 라인(DL)이 4 : 1 매칭되어 접속되며, 데이터 집적 회로(134)로부터 수평 2 도트 방식으로 화소 신호를 생성하여 신호 전송 필름(132)의 출력 패드(138)로 공급할 경우에 액정 표시 패 널(100)은 프레임마다 액성셀들에 공급되는 화소 신호의 극성을 반전시키는 프레임 인버젼 방식으로 표시하게 된다. The output pad 138 of the signal transmission film 132 is connected to the data line DL in a 4: 1 matching manner and the pixel signal is generated from the data integration circuit 134 in the horizontal two-dot manner, 132, the liquid crystal display panel 100 displays a frame in which the polarity of the pixel signal supplied to the liquid cells is inverted for each frame.

이와 같이, 데이터 집적 회로(134)의 출력 핀과 신호 전송 필름(132)의 출력 패드(138)는 접속되며, 신호 전송 필름(132)의 출력 패드(138)와 데이터 라인(DL)은 n : 1로 접속된다. The output pin of the data transfer circuit 132 is connected to the output pad 138 of the signal transfer film 132 and the output pad 138 and the data line DL of the signal transfer film 132 are connected to each other at the n: 1.

여기서, N(여기서, N은 2 이상의 자연수)은 신호 전송 필름(132)의 출력 패드(138) 간의 간격을 나타내는 패드 피치(Pad Pitch; PP1)과 인접한 화소 영역 간의 픽셀 피치(Pixel Pitch; PP2)에 의한 아래와 같은 수학식에 의해 결정된다. Here, N (where N is a natural number of 2 or more) is a pixel pitch (PP2) between adjacent pixel regions and a pad pitch (PP1) indicating an interval between output pads 138 of the signal transmission film 132, Is determined by the following equation by the following equation.

(Pad Pitch * N) ≤ (Pixel Pitch)(Pad Pitch * N) < = (Pixel Pitch)

예로 들어, 데이터 집적 회로(134)의 출력 패드(138) 간의 피치(PP1)가 52㎛이며, 픽셀 피치(PP2)가 170.25㎛의 32 HD 모델일 경우에 n은 2, 3이 될 수 있다. 즉, 신호 전송 필름(132)의 출력 패드(138)와 데이터 라인(DL)은 2 : 1, 3 : 1 매칭되어 접속될 수 있다.For example, when the pitch PP1 between the output pads 138 of the data integration circuit 134 is 52 占 퐉 and the pixel pitch PP2 is 170.25 占 퐉, n may be 2, 3 in case of a 32 HD model. That is, the output pad 138 of the signal transmission film 132 and the data line DL may be connected in a 2: 1, 3: 1 matching manner.

또한, 데이터 집적 회로(134)의 출력 패드(138) 간의 피치(PP1)가 63㎛이며, 픽셀 피치(PP2)가 297㎛일 경우에 n은 2, 3, 4가 될 수 있다. 즉, 신호 전송 필름(132)의 출력 패드(138)와 데이터 라인(DL)은 2 : 1, 3 : 1, 4 : 1 매칭되어 접속될 수 있다.In addition, when the pitch PP1 between the output pads 138 of the data integration circuit 134 is 63 占 퐉 and the pixel pitch PP2 is 297 占 퐉, n can be 2, 3, That is, the output pad 138 of the signal transmission film 132 and the data line DL may be connected in a 2: 1, 3: 1, 4: 1 matched manner.

도 3a는 신호 전송 필름(132)의 출력 패드(138)와 데이터 라인(DL)이 1 : 1 매칭되어 접속될 경우에 링크 폭(Link Width; LW)은 7700㎛의 수치가 나오며, 도 3b는 본 발명의 실시 예와 같이 신호 전송 필름(132)의 출력 패드(138)와 데이터 라인(DL)이 2 : 1 매칭될 경우에 링크 폭(LW)은 2850㎛의 값이 나오며, 3 : 1 매칭될 경우에 도 3c와 같이 링크 폭(LW)은 1230㎛의 값이 나오며, 4 : 1 매칭될 경우 도 3d와 같이 링크 폭(LW)은 415㎛의 값이 나오게 된다.3A shows a link width (LW) of 7700 mu m when the output pad 138 of the signal transmission film 132 is connected to the data line DL in a 1: When the output pad 138 of the signal transmission film 132 and the data line DL are matched with each other in a 2: 1 manner, the link width LW is 2850 占 퐉, and 3: 1 matching The link width LW is equal to 1230 μm as shown in FIG. 3C, and the link width LW is equal to 415 μm as shown in FIG. 3D when the ratio is 4: 1.

이와 같이, 신호 전송 필름(132)의 출력 패드(138)와 데이터 라인(DL)이 1 : 1 매칭되어 링크 폭(LW)이 7700㎛의 값이 나오는 종래와 달리 본 발명의 링크 폭(LW)은 2850㎛ ~ 415㎛으로 60% ~ 95%으로 감소시킬 수 있다.Unlike the prior art in which the output pad 138 of the signal transmission film 132 and the data line DL are matched one to one and the link width LW is 7700 m, Can be reduced from 2850 mu m to 415 mu m to 60% to 95%.

따라서, 신호 전송 필름(132)의 출력 패드(138)와 데이터 라인(DL)을 1 : 2, 1 : 3, 1 : 4 매칭하여 링크 폭(LW)을 대폭 감소시킴으로써 도 4b에 도시된 바와 같이 배즐 폭(bezel width;BW)을 감소시켜 멀티-스크린 디스플레이(Multi-Screen Display)에서 패널과 패널 사이의 심(seam)을 최소화하여 전체적인 화질 향상시킬 수 있다.4B, by greatly reducing the link width LW by matching the output pad 138 of the signal transmission film 132 and the data line DL at 1: 2, 1: 3, 1: By reducing the bezel width (BW), it is possible to minimize the seam between the panel and the panel in a multi-screen display, thereby improving the overall picture quality.

한편, 신호 전송 필름(132)의 출력 패드(138)와 데이터 라인이 2 : 1 매칭되어 접속될 경우에 2개씩 데이터 집적 회로의 출력 핀을 묶어서 동일 화소 신호를 인가할 수 있고, 1과 3사이, 3과 5 사이.. 등의 출력 핀을 구동하지 않거나 임의의 전압을 유지한 채, 2i-1(여기서, i는 1이상의 자연수) 배수가 되는 출력 핀만 화소 신호를 입력하여 구동할 수 있다. On the other hand, when the output pads 138 of the signal transmission film 132 and the data lines are connected in a 2: 1 match, the output pins of the data integration circuit can be connected by two to apply the same pixel signals. , Or between 3 and 5, or by driving a pixel signal only by an output pin that is a multiple of 2i-1 (where i is a natural number equal to or greater than 1), while maintaining an arbitrary voltage.

이와 같이, 신호 전송 필름(132)의 출력 패드(138)와 데이터 라인(DL)이 3 : 1, 4 : 1로 매칭되어 접속되는 경우도 2 : 1 매칭되어 접속되는 경우와 동일한 방법으로 구현할 수 있다. In this way, when the output pad 138 of the signal transmission film 132 and the data line DL are matched and connected in a ratio of 3: 1 and 4: 1, have.

게이트 집적 회로(124)는 신호 전송 필름(122)을 경유하여 액정 표시 패널(100)의 게이트 라인(GL)과 접속된다. 게이트 집적 회로(124)의 입력 핀과 신호 전송 필름(122)의 입력 패드(126)와 접속되며, 게이트 집적 회로(124)의 출력 핀과 신호 전송 필름(122)의 출력 패드(128)와 접속된다. The gate integrated circuit 124 is connected to the gate line GL of the liquid crystal display panel 100 via the signal transmission film 122. Is connected to the input pin of the gate integrated circuit 124 and the input pad 126 of the signal transmission film 122 and is connected to the output pin of the gate integrated circuit 124 and the output pad 128 of the signal transmission film 122 do.

이러한, 신호 전송 필름(122)의 출력 패드(128)와 게이트 라인(GL) 사이에 형성된 게이트 링크(GLK)가 형성된다. A gate link GLK formed between the output pad 128 of the signal transmission film 122 and the gate line GL is formed.

게이트 집적 회로(124)는 게이트 타이밍 제어신호들을 이용하여 게이트 라인들(GL)에 스캔 신호를 순차적으로 공급한다. 이에 따라, 게이트 집적 회로(124)는 그 스캔신호에 응답하여 박막 트랜지스터들(TFT)이 수평라인 단위로 구동되게 한다.The gate integrated circuit 124 sequentially supplies the scan signals to the gate lines GL using gate timing control signals. Accordingly, the gate integrated circuit 124 causes the thin film transistors (TFT) to be driven in units of horizontal lines in response to the scan signal.

신호 전송 필름(122)의 출력 패드(128)와 게이트 라인(GL)은 2 : 1, 3 : 1, 4 : 1 등과 같이 신호 전송 필름(122)의 출력 패드(128)와 게이트 라인(GL)은 n : 1로 접속된다. 이때, n은 데이터 집적 회로(134)에서 설명한 수학식1과 같이 나타낼 수 있다. The output pad 128 and the gate line GL of the signal transmission film 122 are connected to the output pad 128 and the gate line GL of the signal transmission film 122 such as 2: 1, 3: 1, 4: Is connected to n: 1. At this time, n can be expressed by Equation (1) described in the data integration circuit 134.

도 6에 도시된 바와 같이 신호 전송 필름(122)의 출력 패드(128)와 게이트 라인(GL)이 2 : 1 매칭되어 접속될 경우에 2개씩 게이트 집적 회로(124)의 출력 핀을 묶어서 동일 스캔 신호를 인가할 수 있고, 1과 3 사이, 3과 5 사이,, 등의 출력 핀을 구동하지 않거나 임의의 전압을 유지한 채, 2i-1 배수가 되는 출력 핀만 게이트 하이 전압을 입력하여 구동할 수 있다. 6, when the output pad 128 of the signal transmission film 122 and the gate line GL are connected in a 2: 1 matching manner, the output pins of the gate integrated circuit 124 are grouped into two, Signal can be applied and only the output pin which is 2i-1 multiples can be driven by inputting the gate high voltage without driving the output pin between 1 and 3, between 3 and 5, .

또한, 2i-1 배수가 되는 출력 핀만 게이트 하이 전압을 입력하는 방법뿐만 아니라, 1, 3, 5 등의 2i-1 배수가 되는 출력 핀에만 스캔 신호를 순차적으로 공급하기 위해 게이트 스타트 펄스, 게이트 쉬프트 클럭 신호를 이용할 수 있다.In addition to the method of inputting the gate high voltage only to the output pin which is a 2i-1 drain, in order to sequentially supply the scan signal only to the output pin of 2i-1, such as 1, 3, A clock signal can be used.

이와 같이, 신호 전송 필름(122)의 출력 패드(128)와 게이트 라인(GL)이 3 : 1, 4 : 1로 매칭되어 접속되는 경우도 2 : 1 매칭되어 접속되는 경우와 동일한 방법으로 구현할 수 있다. In this way, when the output pad 128 of the signal transmission film 122 and the gate line GL are matched and connected in a ratio of 3: 1 and 4: 1, have.

도 6a 및 도 6b는 신호 전송 필름의 출력 패드와 데이터 라인이 2 : 1 매칭하여 접속되며, 액정 표시 패널로 도트 인버젼 방식으로 표시되는 경우의 구동 방법을 설명하기 위한 도면이다.6A and 6B are views for explaining a driving method in a case where the output pads of the signal transmission film and the data lines are connected by matching 2: 1 and are displayed in a dot inversion manner on the liquid crystal display panel.

데이터 집적 회로(134)는 수평 2 도트 인버젼 방식으로 기수번째 수평기간마다 각 데이터 집적 회로(134)의 첫번째 출력 핀에서 마지막 출력 핀으로 서로 인접한 2개마다 정극성(+) 및 부극성(-)의 화소 신호가 번갈아 공급된다. The data integration circuit 134 outputs positive (+) and negative (-) data for every two adjacent to each other from the first output pin to the last output pin of each data integration circuit 134 in odd-numbered horizontal periods in a horizontal two- Are alternately supplied.

또한, 데이터 집적 회로(134)는 수평 2 도트 인버젼 방식으로 우수번째 수평기간마다 각 데이터 집적 회로(134)의 첫번째 출력 핀에서 마지막 출력 핀으로 서로 인접한 2개마다 부극성(+) 및 정극성(-)의 화소 신호가 번갈아 공급된다. In addition, the data-integration circuit 134 outputs a negative polarity (+) and a positive-polarity (positive) polarity every two adjacent to the first output pin to the last output pin of each data- (-) pixel signals are alternately supplied.

이때, 데이터 집적 회로(134)의 출력 핀과 신호 전송 필름(132)의 출력 패드(138)는 접속되며, 신호 전송 필름(132)의 출력 패드(138)는 데이터 라인과 2 : 1로 매칭되어 접속되도록 2i-1번째마다 데이터 라인과 접속된다.At this time, the output pin of the data integration circuit 134 is connected to the output pad 138 of the signal transmission film 132, and the output pad 138 of the signal transmission film 132 is matched 2: 1 with the data line And connected to the data line every 2 < th >

따라서, 도 6a에 도시된 바와 같이 기수번째 수평기간마다 기수번째 수평 라인에는 정극성(+) 및 부극성(-) 화소 신호가 번갈아 공급되며, 도 6b에 도시된 바와 같이 우수번째 수평기간마다 우수번째 수평 라인에는 부극성(-) 및 정극성(+)의 화소 신호가 번갈아 공급됨으로써, 액정 표시 패널(100)은 수평 및 수직 방향으로 인접하는 액정셀들 모두와 상반된 극성을 표시하는 도트 인버젼 방식으로 표시하게 된다. Therefore, as shown in FIG. 6A, the positive (+) and negative (-) pixel signals are alternately supplied to the odd-numbered horizontal lines every odd-numbered horizontal periods, and as shown in FIG. 6B, (-) and positive polarity (+) pixel signals are alternately supplied to the first horizontal line, the liquid crystal display panel 100 is provided with a dot inversion version indicating polarity opposite to all of the liquid crystal cells adjacent in the horizontal and vertical directions .

도 7a 및 도 7b는 신호 전송 필름의 출력 패드와 데이터 라인이 3 : 1 매칭하여 접속되며, 액정 표시 패널로 도트 인버젼 방식으로 표시되는 경우의 구동 방법을 설명하기 위한 도면이다.FIGS. 7A and 7B are views for explaining a driving method in a case where output pads of a signal transmission film and data lines are connected by matching 3: 1 and are displayed in a dot inversion manner on a liquid crystal display panel.

데이터 집적 회로(134)는 도트 인버젼 방식으로 기수번째 수평기간마다 각 데이터 집적 회로(134)의 첫번째 출력 핀에서 마지막 출력 핀으로 정극성(+) 및 부극성(-) 화소 신호로 교번적으로 공급한다. The data integration circuit 134 alternately outputs positive (+) and negative (-) pixel signals from the first output pin to the last output pin of each data integration circuit 134 in odd-numbered horizontal periods in a dot inversion manner Supply.

또한, 데이터 집적 회로(134)는 도트 인버젼 방식으로 우수번째 수평기간마다 각 데이터 집적 회로(134)의 첫번째 출력 핀에서 마지막 출력 핀으로 부극성(-) 및 정극성(+) 화소 신호를 교번적으로 공급한다. In addition, the data integration circuit 134 alternately outputs negative (-) and positive (+) pixel signals from the first output pin to the last output pin of each data integration circuit 134 in the odd-numbered horizontal periods in a dot inversion manner It is supplied as enemy.

이때, 데이터 집적 회로(134)의 출력 핀과 접속된 신호 전송 필름(132)의 출력 패드(138)는 데이터 라인과 3 : 1로 매칭되어 접속되도록 3i-2번째마다 데이터 라인과 접속된다. At this time, the output pad 138 of the signal transmission film 132 connected to the output pin of the data integration circuit 134 is connected to the data line every 3 < th >

따라서, 도 7a에 도시된 바와 같이 기수번째 수평기간마다 기수번째 수평 라인에는 정극성(+) 및 부극성(-)의 화소 신호가 번갈아 공급되며, 도 7b에 도시된 바와 같이 우수번째 수평기간마다 우수번째 수평 라인에는 부극성(-) 및 정극성(+)의 화소 신호가 번갈아 공급됨으로써, 액정 표시 패널은 수평 및 수직 방향으로 인접하는 액정셀들 모두와 상반된 극성을 표시하는 도트 인버젼 방식으로 표시하게 된다. Therefore, as shown in FIG. 7A, pixel signals of positive (+) and negative (-) are alternately supplied to the odd-numbered horizontal lines every odd-numbered horizontal periods, and as shown in FIG. 7B, The pixel signals of the negative polarity (+) and the polarity (+) are alternately supplied to the odd-numbered horizontal lines, so that the liquid crystal display panel is provided with the dot inversion method which displays the polarity opposite to all of the liquid crystal cells adjacent in the horizontal and vertical directions .

도 8a 및 도 8b는 신호 전송 필름의 출력 패드와 데이터 라인이 4 : 1 매칭하여 접속되며, 액정 표시 패널로 프레임 인버젼 방식으로 표시되는 경우의 구동 방법을 설명하기 위한 도면이다. FIGS. 8A and 8B are diagrams for explaining a driving method in a case where the output pads of the signal transmission film and the data lines are connected in a 4: 1 matched manner and are displayed in a frame-inversion manner on the liquid crystal display panel.

데이터 집적 회로(134)는 수평 2 도트 인버젼 방식으로 기수번째 수평기간마다 각 데이터 집적 회로(134)의 첫번째 출력 핀에서 마지막 출력 핀으로 서로 인접한 2개마다 정극성(+) 및 부극성(-)의 화소 신호가 번갈아 공급된다. The data integration circuit 134 outputs positive (+) and negative (-) data for every two adjacent to each other from the first output pin to the last output pin of each data integration circuit 134 in odd-numbered horizontal periods in a horizontal two- Are alternately supplied.

또한, 데이터 집적 회로(134)는 수평 2 도트 인버젼 방식으로 우수번째 수평기간마다 각 데이터 집적 회로(134)의 첫번째 출력 핀에서 마지막 출력 핀으로 서로 인접한 2개마다 부극성(-) 및 정극성(+)의 화소 신호가 번갈아 공급된다. In addition, the data integration circuit 134 outputs a negative (-) and a positive (-) polarity every two adjacent to each other from the first output pin to the last output pin of each data integration circuit 134 in the even horizontal period by the horizontal two- (+) Pixel signals are alternately supplied.

이때, 데이터 집적 회로(134)의 출력 핀과 접속된 신호 전송 필름(132)의 출력 패드(138)는 데이터 라인과 4 : 1로 매칭되어 접속되도록 4i-3번째마다 데이터 라인과 접속된다. At this time, the output pad 138 of the signal transmission film 132 connected to the output pin of the data integration circuit 134 is connected to the data line every 4 < th > - 3 < th >

따라서, 도 8a에 도시된 바와 같이 기수번째 수평기간마다 정극성(+)의 화소 신호가 공급되며, 도 8b에 도시된 바와 같이 우수번째 수평기간마다 부극성(-)의 화소 신호가 공급됨으로써, 액정 표시 패널은 프레임마다 액정 셀들의 화소 신호의 극성을 반전시키는 프레임 인버젼 방식으로 표시하게 된다. Therefore, as shown in FIG. 8A, a positive (+) pixel signal is supplied for every odd-numbered horizontal period, and a negative (-) pixel signal is supplied for every even-numbered horizontal period, The liquid crystal display panel is displayed in a frame-by-frame manner in which the polarity of the pixel signal of the liquid crystal cells is inverted for each frame.

이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. Will be clear to those who have knowledge of.

도 1는 종래 해상도에 따른 링크 폭을 나타낸 도면이다.1 is a view showing a link width according to a conventional resolution.

도 2은 본 발명의 실시 예를 도시한 액정 표시 장치의 블록도이다.2 is a block diagram of a liquid crystal display device showing an embodiment of the present invention.

도 3a는 종래 링크부 폭을 도시한 도면이고, 도 3b 내지 도 3d는 본 발명의 링크부 폭을 도시한 도면이다.FIG. 3A is a view showing a width of a conventional link portion, and FIGS. 3B to 3D are views showing a link portion width of the present invention.

도 4a는 종래 배즐 폭을 도시한 도면이고, 도 4b는 본 발명의 배즐 폭을 도시한 도면이다.Fig. 4A is a view showing a conventional pouch width, and Fig. 4B is a view showing a pouch width of the present invention.

도 5는 본 발명의 게이트 집적 회로를 설명하기 위한 블록도이다.5 is a block diagram for explaining a gate integrated circuit of the present invention.

도 6a 및 도 6b는 신호 전송 필름의 출력 패드와 데이터 라인이 2 : 1 매칭하여 접속되며, 액정 표시 패널로 도트 인버젼 방식으로 표시되는 경우의 구동 방법을 설명하기 위한 도면이다.6A and 6B are views for explaining a driving method in a case where the output pads of the signal transmission film and the data lines are connected by matching 2: 1 and are displayed in a dot inversion manner on the liquid crystal display panel.

도 7a 및 도 7b는 신호 전송 필름의 출력 패드와 데이터 라인이 3 : 1 매칭하여 접속되며, 액정 표시 패널로 도트 인버젼 방식으로 표시되는 경우의 구동 방법을 설명하기 위한 도면이다.FIGS. 7A and 7B are views for explaining a driving method in a case where output pads of a signal transmission film and data lines are connected by matching 3: 1 and are displayed in a dot inversion manner on a liquid crystal display panel.

도 8a 및 도 8b는 신호 전송 필름의 출력 패드와 데이터 라인이 4 : 1 매칭하여 접속되며, 액정 표시 패널로 프레임 인버젼 방식으로 표시되는 경우의 구동 방법을 설명하기 위한 도면이다.FIGS. 8A and 8B are diagrams for explaining a driving method in a case where the output pads of the signal transmission film and the data lines are connected in a 4: 1 matched manner and are displayed in a frame-inversion manner on the liquid crystal display panel.

< 도면의 주요 부분에 대한 부호의 설명 >Description of the Related Art

100 : 액정 표시 패널 110 : 타이밍 컨트롤러100: liquid crystal display panel 110: timing controller

122,132 : 신호전송필름 124 : 게이트 집적 회로122, 132: signal transmission film 124: gate integrated circuit

126,136 : 신호전송필름의 입력패드 128,138 : 신호전송필름의 출력패드126,136: input pad of signal transmission film 128,138: output pad of signal transmission film

134 : 데이터 집적 회로134: Data integration circuit

Claims (8)

게이트 라인과 데이터 라인이 서로 교차하여 화소 영역을 정의하는 액정 표시 패널과;A liquid crystal display panel in which a gate line and a data line cross each other and define a pixel region; 상기 데이터 라인을 구동하며, 상기 데이터 라인 하나에 대해 N(여기서, N은 2이상의 자연수)개의 일정한 비율로 매칭되는 출력 핀을 가지는 다수의 데이터 집적회로와;A plurality of data integrated circuits driving the data lines and having output pins matched at a constant ratio of N (where N is a natural number of 2 or more) to one of the data lines; 상기 게이트 라인을 구동하는 다수의 게이트 집적회로와;A plurality of gate integrated circuits for driving the gate lines; 상기 다수의 데이터 집적회로 및 다수의 게이트 집적회로 각각을 실장하며, 상기 다수의 데이터 집적회로 및 다수의 게이트 집적회로 각각의 입출력 핀과 접속되는 입출력 패드를 가지는 신호 전송 필름을 포함하고, And a signal transmission film having a plurality of data integrated circuits and a plurality of gate integrated circuits mounted thereon and having input / output pads connected to input / output pins of each of the plurality of data integrated circuits and the plurality of gate integrated circuits, 상기 화소 영역 간의 피치는 입출력 패드 간의 간격인 패드 피치에 N배수를 곱한 값보다 크거나 같은 액정 표시 장치.Wherein the pitch between the pixel regions is greater than or equal to a value obtained by multiplying the pad pitch, which is the interval between the input / output pads, by N times. 삭제delete 제1항에 있어서,The method according to claim 1, 상기 신호 전송 필름의 출력 패드와 데이터 라인 사이에 형성된 데이터 링크와 상기 신호 전송 필름의 출력 패드와 게이트 라인 사이에 형성된 게이트 링크를 포함하는 액정 표시 장치. A data link formed between an output pad of the signal transmission film and the data line, and a gate link formed between the output pad and the gate line of the signal transmission film. 제3항에 있어서,The method of claim 3, 상기 신호 전송 필름의 출력 패드와 상기 데이터 라인, 상기 신호 전송 필름의 출력 패드와 상기 게이트 라인에 대하여 N개의 비율로 접속함에 따라 링크 폭을 조절하는 액정 표시 장치. And the N number of the output lines of the signal transmission film, the data line, the output pad of the signal transmission film, and the gate line. 제1항에 있어서,The method according to claim 1, 상기 데이터 집적 회로의 출력 핀과 접속된 상기 신호 전송 필름의 출력 패드는 데이터 라인과 2 : 1로 접속되며, 상기 데이터 집적 회로는 수평 2 도트 방식으로 상기 신호 전송 필름의 출력 패드로 공급할 경우에 상기 액정 표시 패널은 도트 인버젼 방식으로 표시되는 액정 표시 장치. Wherein the output pad of the signal transmission film connected to the output pin of the data integration circuit is connected in a 2: 1 relationship with the data line, and when the data integration circuit supplies the output pad to the output pad of the signal transmission film in the horizontal two- Wherein the liquid crystal display panel is displayed in a dot inversion manner. 제1항에 있어서,The method according to claim 1, 상기 데이터 집적 회로의 출력 핀과 접속된 상기 신호 전송 필름의 출력 패드는 데이터 라인과 3 : 1로 접속되며, 상기 데이터 집적 회로는 도트 인버젼 방식으로 상기 신호 전송 필름의 출력 패드로 공급할 경우에 상기 액정 표시 패널은 도트 인버젼 방식으로 표시되는 액정 표시 장치.Wherein an output pad of the signal transmission film connected to an output pin of the data integration circuit is connected in a 3: 1 relationship with a data line, and when the data integration circuit is supplied to the output pad of the signal transmission film in a dot inversion manner, Wherein the liquid crystal display panel is displayed in a dot inversion manner. 제1항에 있어서,The method according to claim 1, 상기 데이터 집적 회로의 출력 핀과 접속된 상기 신호 전송 필름의 출력 패드는 데이터 라인과 4 : 1로 접속되며, 상기 데이터 집적 회로는 수평 2 도트 인버젼 방식으로 상기 신호 전송 필름의 출력 패드로 공급할 경우에 상기 액정 표시 패널은 프레임 인버젼 방식으로 표시되는 액정 표시 장치.An output pad of the signal transmission film connected to the output pin of the data integration circuit is connected to the data line in a ratio of 4: 1, and when the data integration circuit is supplied to the output pad of the signal transmission film in a version with a horizontal two- Wherein the liquid crystal display panel is displayed in a frame inversion mode. 게이트 라인과 데이터 라인이 서로 교차하여 화소 영역을 정의하는 액정 표시 패널과;A liquid crystal display panel in which a gate line and a data line cross each other and define a pixel region; 상기 데이터 라인을 구동하는 다수의 데이터 집적회로와;A plurality of data integration circuits for driving the data lines; 상기 게이트 라인을 구동하며, 상기 데이터 라인 하나에 대해 N(여기서, N은 2이상의 자연수)개의 일정한 비율로 매칭되는 출력 핀을 가지는 다수의 게이트 집적회로와;A plurality of gate integrated circuits driving the gate lines and having an output pin matched at a constant ratio of N (where N is a natural number greater than or equal to 2) to one of the data lines; 상기 다수의 데이터 집적회로 및 다수의 게이트 집적회로 각각을 실장하며, 상기 다수의 데이터 집적회로 및 다수의 게이트 집적회로 각각의 입출력 핀과 접속되는 입출력 패드를 가지는 신호 전송 필름을 포함하고,And a signal transmission film having an input / output pad connected to the input / output pins of each of the plurality of data integrated circuits and the plurality of gate integrated circuits, respectively, the plurality of data integrated circuits and the plurality of gate integrated circuits, 상기 화소 영역 간의 피치는 입출력 패드 간의 간격인 패드 피치에 N배수를 곱한 값보다 크거나 같은 액정 표시 장치.Wherein the pitch between the pixel regions is greater than or equal to a value obtained by multiplying the pad pitch, which is the interval between the input / output pads, by N times.
KR1020080032708A 2008-04-08 2008-04-08 Liquid Crystal Display KR101535818B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080032708A KR101535818B1 (en) 2008-04-08 2008-04-08 Liquid Crystal Display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080032708A KR101535818B1 (en) 2008-04-08 2008-04-08 Liquid Crystal Display

Publications (2)

Publication Number Publication Date
KR20090107284A KR20090107284A (en) 2009-10-13
KR101535818B1 true KR101535818B1 (en) 2015-07-10

Family

ID=41537110

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080032708A KR101535818B1 (en) 2008-04-08 2008-04-08 Liquid Crystal Display

Country Status (1)

Country Link
KR (1) KR101535818B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102092545B1 (en) * 2013-04-12 2020-03-24 엘지디스플레이 주식회사 Organic Light Emitting Diode Display Device
CN110286534A (en) * 2019-06-19 2019-09-27 武汉天马微电子有限公司 Array substrate, display panel and display device thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000059665A (en) * 1999-03-06 2000-10-05 구본준 Driving Method of Liquid Crystal Display
JP2002207452A (en) * 2001-01-04 2002-07-26 Advanced Display Inc Driving method of liquid crystal display device
KR20050001882A (en) * 2003-06-26 2005-01-07 엘지.필립스 엘시디 주식회사 Data driving unit of liquid crystal display
KR20080001795A (en) * 2006-06-30 2008-01-04 엘지.필립스 엘시디 주식회사 Array substrate for liquid crystal display device and method of fabricating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000059665A (en) * 1999-03-06 2000-10-05 구본준 Driving Method of Liquid Crystal Display
JP2002207452A (en) * 2001-01-04 2002-07-26 Advanced Display Inc Driving method of liquid crystal display device
KR20050001882A (en) * 2003-06-26 2005-01-07 엘지.필립스 엘시디 주식회사 Data driving unit of liquid crystal display
KR20080001795A (en) * 2006-06-30 2008-01-04 엘지.필립스 엘시디 주식회사 Array substrate for liquid crystal display device and method of fabricating the same

Also Published As

Publication number Publication date
KR20090107284A (en) 2009-10-13

Similar Documents

Publication Publication Date Title
US8451205B2 (en) Liquid crystal display device, liquid crystal display device drive method, and television receiver
US8427413B2 (en) Liquid crystal display device, scan signal drive device, liquid crystal display device drive method, scan signal drive method, and television receiver
KR101252854B1 (en) Liquid crystal panel, data driver, liquid crystal display device having the same and driving method thereof
US8633884B2 (en) Liquid crystal display having data lines disposed in pairs at both sides of the pixels
US6075505A (en) Active matrix liquid crystal display
KR101430149B1 (en) Liquid crystal display and method of driving the same
JP5483517B2 (en) Liquid crystal display
KR100895303B1 (en) Liquid crystal display and driving method thereof
KR101285054B1 (en) Liquid crystal display device
US20090219237A1 (en) Electro-optical device, driving method thereof, and electronic apparatus
KR20070070928A (en) Driving apparatus and liquid crystal display comprising the same
KR20120082671A (en) Device for generating gamma, lcd and method for driving the lcd
KR20070039759A (en) Liquid crystal display
JP2001067048A (en) Liquid crystal display device
KR101615765B1 (en) Liquid crystal display and driving method thereof
KR101535818B1 (en) Liquid Crystal Display
JP2004240428A (en) Liquid crystal display, device and method for driving liquid crystal display
KR101297243B1 (en) Liquid crystal display panel, liquid crystal display device and driving method thereof
WO2010125716A1 (en) Display device and drive method for display devices
KR101177581B1 (en) LCD and drive method thereof
KR100859510B1 (en) A liquid crystal display and an apparatus for driving the same
JP2011232443A (en) Liquid crystal display device
KR20080002384A (en) Liquid crystal display device and data driving circuit thereof
KR20070011750A (en) Liquid crystal display
KR100919191B1 (en) Liquid crystal display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 5