KR101514782B1 - 전송장치 및 이를 포함하는 에이치엠디아이 송수신 장치 - Google Patents

전송장치 및 이를 포함하는 에이치엠디아이 송수신 장치 Download PDF

Info

Publication number
KR101514782B1
KR101514782B1 KR1020090014042A KR20090014042A KR101514782B1 KR 101514782 B1 KR101514782 B1 KR 101514782B1 KR 1020090014042 A KR1020090014042 A KR 1020090014042A KR 20090014042 A KR20090014042 A KR 20090014042A KR 101514782 B1 KR101514782 B1 KR 101514782B1
Authority
KR
South Korea
Prior art keywords
transmission
unit
signals
transmission lines
resistance
Prior art date
Application number
KR1020090014042A
Other languages
English (en)
Other versions
KR20100094860A (ko
Inventor
김치원
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090014042A priority Critical patent/KR101514782B1/ko
Priority to US12/657,940 priority patent/US8457242B2/en
Publication of KR20100094860A publication Critical patent/KR20100094860A/ko
Application granted granted Critical
Publication of KR101514782B1 publication Critical patent/KR101514782B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Multimedia (AREA)
  • Dc Digital Transmission (AREA)

Abstract

본 발명은 HDMI(High-Definition Multimedia Interface)의 전송 장치에 관한 것이다. 본 발명의 실시예에 따른 전송 장치는 제1 및 제2 신호를 송수신하는 제1 및 제2 전송선로; 파워-다운 모드 동안 상기 제1 및 제2 전송선로로부터 전송된 상기 제1 및 제2 신호의 전압 레벨을 강하시키는 프로텍션부; 및 상기 프로텍션부에 연결되고, 상기 프로텍션부를 통하여 상기 제1 및 제2 신호를 상기 제1 및 제2 전송선로에 전송하는 전송부를 포함한다. 따라서, 본 발명에 따른 전송 장치는 3.3V 이하의 전압에서 구동가능한 전송 장치를 제공한다.

Description

전송장치 및 이를 포함하는 에이치엠디아이 송수신 장치{TRANSMITTER DEVICE AND HDMI SENDER/RECEIVER DEVICE INCLUDING THEREOF}
본 발명은 전송 장치에 관한 것으로, 더욱 상세하게는 HDMI(High-Definition Multimedia Interface)의 전송 장치에 관한 것이다.
일반적으로 멀티미디어 시스템은 DVD 플레이어, 셋톱 박스 등과 같이 멀티미디어 신호를 제공하는 멀티미디어 소스 및 TV 등과 같이 멀티미디어 소스로부터 제공받은 멀티미디어 신호를 출력하는 멀티미디어 출력 장치를 포함한다.
멀티미디어 소스와 멀티미디어 출력장치 사이에는 상호 데이터를 송수신하기 위한 인터페이스가 사용되는데, 최근에는 디지털 데이터를 송수신하기 위한 HDMI(High Definition Multimedia Interface) 혹은 DVI(Digital Video Interface) 등의 인터페이스가 채용되고 있다. 여기서 DVI나 HDMI는 변환 케이블을 통해 상호 호환이 가능하며 DVI를 가진 멀티미디어 소스와 HDMI를 가진 멀티미디어출력 장치의 연결도 가능하다.
본 발명의 목적은 3.3V 이하에서 구동하는 HTMI 전송 장치를 제공하는 데 있다.
본 발명의 실시예에 따른 전송 장치는 제1 및 제2 전송선로 사이에 터미네이션 저항의 연결을 제어하는 저항 제어부; 파워-다운 모드 동안 상기 제1 및 제2 전송선로로부터 각각 인가된 제1 및 제2 전압을 강하시키는 프로텍션부; 및 파워-다운 모드 동안 상기 강하된 제1 및 제2 전압이 인가되고, 파워-온 모드 동안 상기 프로텍션부를 통하여 제1 및 제2 신호를 상기 제1 및 제2 전송선로에 전송하는 전송부를 포함하되, 상기 저항 제어부는, 상기 전송부의 상기 제1 및 제2 신호의 전송 속도가 소정값 이상인 경우 상기 제1 및 제2 전송선로 사이에 상기 터미네이션 저항을 연결하고, 상기 전송 속도가 상기 소정값 미만인 경우 상기 제1 및 제2 전송선로 사이의 연결을 오프시킨다.
실시 예로서, 상기 프로텍션부에 바이어스 전압을 제공하는 바이어스 전원부를 더 포함하되, 상기 바이어스 전원부는 상기 프로텍션부의 트랜지스터들의 게이트 단자에 상기 바이어스 전압을 인가하여 턴온상태로 만들며 파워-다운(Power down)시에는 약한 턴온(Weakly turn-on) 상태로 만든다.
실시 예로서, 상기 제1 및 제2 전송선로 사이에 터미네이션 저항을 연결하는 저항 제어부를 더 포함하되, 상기 저항 제어부는 상기 터미네이션 저항값을 변환하는 전송 장치.
실시 예로서, 상기 저항 제어부의 상기 터미네이션 저항값을 설정하는 레벨 쉬프터를 더 포함하되, 상기 레벨 쉬프터는 파워-온 모드 동안 상기 제1 및 제2 전송선로로부터 전송된 상기 제1 및 제2 신호의 전압 레벨을 강하시키다.
실시 예로서, 상기 프로텍션부는 두꺼운 게이트를 가지는 고전압 트랜지스터로 구성된다.
실시 예로서, 상기 전송부는 고속 전송 동작에 적합한 얇은 게이트를 가지는 저전압 트랜지스터로 구성된다.
실시 예로서, 상기 제1 및 제2 신호는 서로 반대의 위상인 것을 특징으로 한다.
본 발명에 의하면, HDMI 전송장치에서 낮은 전압으로 구동가능한 전송 장치를 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 본 발명의 실시예를 첨부된 도면을 참조하여 설명한다.
도 1은 본 발명의 실시예에 따른 송수신 장치를 도시한 블록도이다.
도 1을 참조하면, 본 발명의 실시예에 따른 송수신 장치(100)는 전송 장치(10), 컨트롤러(15), 전송선로(20) 및 수신 장치(30)로 구성된다.
바람직한 실시예에 있어서, 본 발명의 실시예에 따른 송수신 장치(100)는 HDMI에 적용되는 것을 예시한다. HDMI의 스펙(Specificaiton)에 따르면, 전송 장 치(10)는 수신 장치(30)로부터 수신된 3.3V 시그널(Signal)에 의하여 구동된다. 따라서, 전송 장치(10)는 3.3V의 전압으로 구동되는 트랜지스터(Transistor)로 구성될 것이다. 그러나, 공정의 개발에 의하여 딥 서브마이크론(Deep Submicron) 공정으로 갈수록 신뢰성 문제(Issue) 등으로 인하여 3.3V로 구동하는 트랜지스터는 더 이상 생성될 수 없다. 따라서, 더 낮은 전압에서 구동되는 트랜지스터를 포함하는 HDMI 전송 장치가 요구된다. 본 발명의 실시예에 따른 전송부는 2.5V 에서 동작하는 전계효과 트랜지스터(FET:Field Effect Transistor)를 이용하여 구성된다.
전송 장치(10)는 컨트롤러(15)의 제어에 응답하여 입력된 데이터(D, /D)를 전송선로(20)를 통하여 수신 장치(30)에 전송한다. 전송선로(20)은 Z0 임피던스(Impedance)를 가지는 케이블로 구성된다. 수신 장치(30)는 3.3V 전압을 전송선로(20)를 통하여 전송 장치(10)에 인가한다. 따라서, 전송 장치(10)는 수신 장치(30)로부터 인가된 3.3V 전압에 의하여 구동된다.
예를 들면, 전송선로(20)의 Z0 임피던스가 50 Ohm이라면, 전송선로(20)와 전원 사이에 연결된 저항(RT)은 50 Ohm을 갖도록 설정된다. 즉, 수신 장치(30)와 전송선로(20) 간의 임피던스를 일치시켜 반사파를 최소화한다.
일반적인 HDMI는 3개의 데이터 채널(Data Channel)과 1개의 클럭 채널(Clock Channel)로 구성된다. 즉, 도 1에 도시된 데이터 채널은 1개의 데이터 채널이 도시된다. 따라서, HDMI는 도 1에 도시된 데이터 채널 3개와 데이터 채널과 동일한 구성을 가지는 클럭 채널 1개를 포함한다. 도 1 내지 도 6에서 데이터 채널이 상세히 설명되고, 도 7에서 클럭 채널이 상세히 설명된다.
도 2는 본 발명의 제1 실시예에 따른 전송 장치를 개략적으로 도시한 회로도이다.
도 1 및 도 2를 참조하면, 본 발명의 제1 실시예에 따른 전송 장치(10)는 제1 내지 제5 NMOS 트랜지스터(N1-5) 및 터미네이션(Termination) 저항(R)을 포함한다.
제1 및 제2 NMOS 트랜지스터(N1-2)는 저항(Resistor)으로 사용된다. 즉, 제1 및 제2 NMOS 트랜지스터(N1-2)는 제3 및 제4 NMOS 트랜지스터(N3-4)의 출력을 보호(Protect)한다. 제3 및 제4 NMOS 트랜지스터(N3-4)는 얇은 게이트(thin gate)로 구성되는 저전압 트랜지스터이다. 제1 NMOS 트랜지스터(N1)는 A 노드(Node)에 인가되는 전압이 제3 NMOS 트랜지스터(N3)가 견딜 수 없는 정도를 증가되는 것을 방지하기 위하여 스택(Stack) 구조로 제3 NMOS 트랜지스터(N3)에 연결된다. 제2 NMOS 트랜지스터(N2)는 B 노드(Node)에 인가되는 전압이 제4 NMOS 트랜지스터(N4)가 견딜 수 없는 정도를 증가되는 것을 방지하기 위하여 스택(Stack) 구조로 제4 NMOS 트랜지스터(N4)에 연결된다. 제1 및 제2 NMOS 트랜지스터(N1-2)는 두꺼운 게이트(thick gate)로 구성되는 고전압 트랜지스터이다. 도 2에 도시된 제1 및 제2 NMOS 트랜지스터(N1-2)의 게이트는 두껍게 도시된다. 제1 및 제2 NMOS 트랜지스터(N1-2)는 VB 전압 신호에 의하여 제어된다.
제3 NMOS 트랜지스터(N3)는 제1 NMOS 트랜지스터(N1)와 제5 NMOS 트랜지스터(N5) 사이에 연결되며, 포지티브 데이터(IP)에 의하여 제어된다. 제4 NMOS 트랜 지스터(N4)는 제2 NMOS 트랜지스터(N2)와 제5 NMOS 트랜지스터(N5) 사이에 연결되며, 네거티브 데이터(IN)에 의하여 제어된다. 제5 NMOS 트랜지스터(N5)는 제3 NMOS 트랜지스터(N3)와 그라운드 전압 사이에 연결되며, 바이어스 전압(Vbias)에 의하여 제어된다. 터미네이션 저항(R)은 포지티브 데이터 케이블(TXP)과 네거티브 데이터 케이블(TXN) 사이에 연결된다. 본 발명의 실시예에 따른 터미네이션 저항(R) 값은 300 ~ 400 Ohm를 예시한다.
HDMI의 스펙(Specification)에 따르면, HDMI 전송장치의 전송속도가 1.65 Gbps(Giga bit per second) 이상이면, 전송 장치(10)는 포지티브 데이터 케이블(TXP)과 네거티브 데이터 케이블(TXN) 사이에 터미네이션 저항(R)이 연결되도록 설정된다. 그러나, 클럭 케이블의 경우는 전송속도에 따른 저항의 연결을 필요로 하지 않는다. 도 7에서 클럭 전송부에 대하여 상세히 설명된다.
도 3은 본 발명의 또 다른 실시예에 따른 전송 장치를 도시한 회로도이다.
도 3를 참조하면, 본 발명의 또 다른 실시예에 따른 전송 장치(10’)는 제1 레벨 쉬프터(Level Shifter1 ; 11), 바이어스 전원부(12), 프로텍션부(13), 데이터 전송부(14), 제2 레벨 쉬프터(Level Shifter2 ; 15) 및 저항 제어부(16)를 포함한다.
제1 및 제2 레벨 쉬프터(11,15)는 유사한 구성을 가진다. 제1 및 제2 레벨 쉬프터(11,15)는 입력 신호의 전압 레벨을 쉬프트한다. 예를 들면, 제1 및 제2 레벨 쉬프터(11,15)는 1.2V의 입력 전압 레벨을 2.5V의 전압 레벨로 이동시킨다.
즉, 제1 레벨 쉬프터(11)는 입력 신호(PD)의 전압 레벨을 쉬프트한다. 제2 레벨 쉬프터(15)는 입력 신호(TX_CONT<2:0>)의 전압 레벨을 쉬프트한다. 제1 레벨 쉬프터(11)는 도 4에서 상세히 설명되고, 제2 레벨 쉬프터(15)는 도 5에서 상세히 설명된다.
바이어스 전원부(12)는 프로텍션부(13)에 바이어스 전압을 제공한다.
프로텍션부(13)는 바이어스 전원부(12)의 제어에 따라 데이터 전송부(14)의 트랜지스터를 보호한다. 즉, 프로텍션부(13)는 데이터 전송 케이블(TXP, TXN)로부터 인가된 3.3V 전압을 얇은 게이트로 구성된 데이터 전송부(14)의 트랜지스터가 견딜 수 있는 전압 레벨(예를 들면, 1.2V)로 강하시킨다. 얇은 게이트로 구성된 데이터 전송부(14)의 트랜지스터는 1.2V에서 동작되고, 두꺼운 게이트로 구성된 프로텍션부(13)의 트랜지스터는 2.5V에서 동작된다.
데이터 전송부(14)는 저항 제어부(16)를 제외하고, 도 2에 도시된 전송 장치(10)와 동일하게 구성된다. 따라서 중복되는 설명은 생략된다. 데이터 전송부(14)는 포지티브 데이터(IP) 및 네거티브 데이터(IN) 신호를 각각의 데이터 전송 케이블(TXN, TXP)에 전송한다.
저항 제어부(16)는 제2 레벨 쉬프트(15)의 제어에 응답하여 포지티브 데이터 케이블(TXP)과 네거티브 데이터 케이블(TXN) 사이에 복수의 저항(Ra)들을 연결한다. 저항 제어부(16)는 도 7에서 상세히 설명된다.
도 4는 도 3에 도시된 제1 레벨 쉬프터를 도시한 회로도이다.
도 4를 참조하면, 제1 레벨 쉬프터(11)는 입력부(111), 증폭부(112) 및 출력부(113)로 구성된다. 입력부(111)는 Vcc 전압 레벨을 가지는 입력 신호(IN)을 증폭 부(112)에 전송한다. 증폭부(112)는 입력 신호(IN)를 Vccd 전압 레벨로 증폭한다. 출력부(113)은 증폭된 입력 신호를 인버팅하여 OUT 신호를 출력한다. 본 발명의 실시예는 Vcc 전압 레벨을 1.2V 및 Vccd 전압 레벨을 2.5V로 예시한다.
출력부(113)는 제1 다이오드(Diode1)를 더 포함한다. 제1 다이오드(Diode1)는 출력 단자(OUT)와 제1 NMOS 트랜지스터(N1) 사이에 연결된다. 제1 다이오드(Diode1)는 NMOS FET 트랜지스터로 구현된다.
도 3 및 도 4를 참조하면, 예를 들면, Vccd 전압 레벨을 2.5V라고 가정하면, 제1 레벨 쉬프터(11)의 전압은 제1 다이오드(Diode1)로 인한 전압강하로 0V 또는 1.8V를 제공한다. 바이오스 전원부(12)는 파워-다운(Power-down) 모드동안 프로텍션부(13)의 트랜지스터들이 약한 턴온(Weakly turn-on) 상태가 되도록 설정한다. 즉, 약한 턴온(Weakly turn-on) 상태의 프로텍션부(13)의 트랜지스터들은 큰 저항값을 가지는 저항으로 동작한다. 또한, 바이오스 전원부(12)는 파워-온(Power-on) 모드동안 프로텍션부(13)의 트랜지스터들이 턴온(turn-on) 상태가 되도록 설정한다.
따라서, 프로텍션부(13)는 데이터 전송 케이블(TXP, TXN)로부터 인가된 3.3V 이상의 전압을 데이터 전원부(12)가 견딜 수 있는 1.2V이내로 강하시킨다.
도 5는 도 3에 도시된 제2 레벨 쉬프터를 도시한 회로도이다.
제2 레벨 쉬프터(15)는 도 4에 도시된 레벨 쉬프터와 출력부를 제외하고 모두 동일하다. 따라서, 중복되는 설명은 생략한다.
도 5를 참조하면, 제2 레벨 쉬프터(15)는 입력부(151), 증폭부(152) 및 출력 부(153)로 구성된다. 출력부(153)는 제2 다이오드(Diode2)를 더 포함한다.
제2 다이오드(Diode2)는 출력 단자(OUT)와 제2 PMOS 트랜지스터(P2) 사이에 연결된다. 제2 다이오드(Diode2)는 PMOS FET 트랜지스터로 구현된다. 제2 레벨 쉬프터(15)는 저항 제어부(16)에 그라운드 전압(VSS)의 인가를 방지하기 위하여 출력부(143)에 제2 다이오드(Diode2)를 추가한다.
도 3 및 도 5를 참조하면, 예를 들면, Vccd 전압 레벨을 2.5V라고 가정하면, 제2 레벨 쉬프터(15)의 전압은 제2 다이오드(Diode2)로 인한 전압강하로 0.7V 또는 2.5V를 제공한다.
제2 레벨 쉬프터(15)는 파워-온(Power-on) 모드동안 저항 제어부(16)의 트랜지스터들(MP1-3)(도 6에 도시)에 3.3V 이상의 전압레벨이 인가되지 않도록 제어한다. 저항 제어부(16)의 자세한 동작은 도 6에서 상세히 설명된다.
도 6은 도 3에 도시된 저항 제어부를 도시한 회로도이다.
도 3, 도 5 및 도 7을 참조하면, 저항 제어부(16)는 제1 내지 제3 터미네이션 트랜지스터(MP1-3), 제1 내지 제3 터미네이션 트랜지스터 제어부(161-163) 및 Ra 및 Rb 저항을 포함한다.
제1 터미네이션 트랜지스터 제어부(161)는 제1 PMOS 트랜지스터(P1), 다이오드(D1) 및 제1 NMOS 트랜지스터(N1)를 포함한다. 제1 PMOS 트랜지스터(P1), 다이오드(D1) 및 제1 NMOS 트랜지스터(N1)는 직렬로 연결된다. TX_CONT<0> 신호는 제1 PMOS 트랜지스터(P1) 및 제1 NMOS 트랜지스터(N1)의 게이트에 연결된다.
제2 터미네이션 트랜지스터 제어부(162)는 제2 PMOS 트랜지스터(P2), 다이오 드(D2) 및 제2 NMOS 트랜지스터(N2)를 포함한다. 제2 PMOS 트랜지스터(P2), 다이오드(D2) 및 제2 NMOS 트랜지스터(N2)는 직렬로 연결된다. TX_CONT<1> 신호는 제2 PMOS 트랜지스터(P2) 및 제2 NMOS 트랜지스터(N2)의 게이트에 연결된다.
제3 터미네이션 트랜지스터 제어부(163)는 제3 PMOS 트랜지스터(P3), 다이오드(D3) 및 제3 NMOS 트랜지스터(N3)를 포함한다. 제3 PMOS 트랜지스터(P3), 다이오드(D3) 및 제3 NMOS 트랜지스터(N3)는 직렬로 연결된다. TX_CONT<2> 신호는 제3 PMOS 트랜지스터(P3) 및 제3 NMOS 트랜지스터(N3)의 게이트에 연결된다.
제1 터미네이션 트랜지스터 제어부(161)는 컨트롤러(Controller)로부터 전송된 TX_CONT<0> 신호를 입력받아 제1 터미네이션 트랜지스터(MP1)를 제어한다. 제2 터미네이션 트랜지스터 제어부(162)는 컨트롤러(Controller)로부터 전송된 TX_CONT<1> 신호를 입력받아 제2 터미네이션 트랜지스터(MP2)를 제어한다. 제3 터미네이션 트랜지스터 제어부(163)는 컨트롤러(Controller)로부터 전송된 TX_CONT<2> 신호를 입력받아 제3 터미네이션 트랜지스터(MP3)를 제어한다. 제2 레벨 쉬프터(15)는 TX_CONT<2:0>가 로우 상태일 때 0.5 ~ 0.6V을 제공하고, 하이 상태일 때 2.5V를 제공한다.
제2 레벨 쉬프터(15)는 TX_CONT<2:0>가 로우 상태(즉, 제1 내지 제3 터미네이션 트랜지스터 제어부(161-163)가 활성화 상태)일 때 제1 내지 제3 NMOS 트랜지스터(N1-3)를 보호한다.
제2 레벨 쉬프터(15)는 TX_CONT<2:0>가 하이 상태(즉, 제1 내지 제3 터미네이션 트랜지스터 제어부(161-163)가 불활성화 상태)일 때 제1 내지 제3 다이오 드(D1-3)를 보호한다.
포지티브 데이터 케이블(TXP)에는 3.3V의 전압이 인가되고, 네거티브 데이터 케이블(TXN)에는 2.8V의 전압이 인가된다. 이로 인하여, 바이어스 전압(Vbias)은 약 3.0V가 제공된다. 바이어스 전압(Vbias)은 저항 제어부(16)의 모든 PMOS 트랜지스터의 바디(Body)에 제공된다.
포지티브 데이터 케이블(TXP) 및 네거티브 데이터 케이블(TXN)에 고속 데이터 통신을 실행하기 위하여 Rb 저항값의 용량값은 크게 형성된다.
도 7은 본 발명의 실시예에 따른 클럭 신호 전송 장치를 도시한 회로도이다.
도 7을 참조하면, 본 발명의 실시예에 따른 클럭 신호 전송 장치(110)는 레벨 쉬프터(111), 바이어스 전원부(112), 프로텍션부(113), 클럭 전송부(114) 및 제1 및 제2 저항회로부(115, 116)를 포함한다.
레벨 쉬프터(111)는 입력 신호(PD)의 전압 레벨을 쉬프트한다. 레벨 쉬프터(111)의 동작은 도 4에 도시된 레벨 쉬프터(11)의 동작과 동일하다.
바이어스 전원부(112)는 프로텍션부(113)에 바이어스 전압을 제공한다. 바이어스 전원부(112)의 동작은 도 3에 도시된 바이어스 전원부(12)의 동작과 동일하다.
프로텍션부(113)는 바이어스 전원부(112)의 제어에 따라 클럭 전송부(114)의 트랜지스터를 보호한다. 즉, 프로텍션부(113)는 클럭 전송 케이블(TXP_CK, TXN_CK)로부터 인가된 3.3V 전압을 얇은 게이트로 구성된 클럭 전송부(114)의 트랜지스터가 견딜 수 있는 전압 레벨(예를 들면, 1.2V)로 강하시킨다. 얇은 게이트로 구성된 클럭 전송부(114)의 트랜지스터는 1.2V에서 동작되고, 두꺼운 게이트로 구성된 프로텍션부(113)의 트랜지스터는 2.5V에서 동작된다.
제1 및 제2 저항회로부(115, 116)는 클럭 전송 케이블(TXN_CK, TXP_CK)의 클럭 신호 로딩(Loading) 조건(Condition)을 일치시킨다. 즉, 제1 저항회로부(115)는 Rp1 및 Rp2 저항 및 캐패시터(C1)을 이용하여 네거티브 클럭 전송 케이블(TXN_CK)의 로딩 조건을 일치시킨다. 제2 저항회로부(116)는 Rn1 및 Rn2 저항 및 캐패시터(C2)을 이용하여 포지티브 클럭 전송 케이블(TXP_CK)의 로딩 조건을 일치시킨다. 제2 저항회로부(116)는 포지티브 클럭 전송 케이블(TXP_CK)로부터 검출 신호(DET)를 출력한다. 클럭 신호 전송 장치(110)는 전송 속도가 낮기 때문에 클럭 전송 케이블(TXP, TXN) 사이에 저항 연결을 필요로 하지 않는다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
도 1은 본 발명의 실시예에 따른 송수신 장치를 도시한 블록도이다.
도 2는 본 발명의 제1 실시예에 따른 전송 장치를 개략적으로 도시한 회로도이다.
도 3은 본 발명의 또 다른 실시예에 따른 전송 장치를 도시한 회로도이다.
도 4는 도 3에 도시된 제1 레벨 쉬프터를 도시한 회로도이다.
도 5는 도 3에 도시된 제2 레벨 쉬프터를 도시한 회로도이다.
도 6은 도 3에 도시된 저항 제어부를 도시한 회로도이다.
도 7은 본 발명의 실시예에 따른 클럭 신호 전송 장치를 도시한 회로도이다.
* 도면의 주요 부분에 대한 부호 설명 *
100; 송수신 장치 10; 전송 장치
11; 제1 레벨 쉬프터 12; 레귤레이터
13; 데이터 전송부 14; 제2 레벨 쉬프터
15; 저항 제어부 20; 전송선로
30; 수신 장치

Claims (8)

  1. 제 1 및 제 2 전송선로 사이의 터미네이션 저항의 연결을 제어하기 위한 저항 제어부;
    파워-다운 모드 동안 상기 제 1 및 제 2 전송선로 각각으로부터 인가된 제 1 및 제 2 전압을 강하시키기 위한 프로텍션부; 및
    상기 파워-다운 모드 동안 상기 강하된 제 1 및 제 2 전압을 인가받고, 파워-온 모드 동안 상기 프로텍션부를 통하여 제 1 및 제 2 신호를 상기 제 1 및 제 2 전송선로로 전송하기 위한 전송부를 포함하되,
    상기 저항 제어부는,
    상기 제 1 및 제 2 신호의 전송 속도가 소정값 이상인 경우 상기 제 1 및 제 2 전송선로 사이에 상기 터미네이션 저항을 연결시키고, 상기 제 1 및 제 2 신호의 전송 속도가 상기 소정값 미만인 경우 상기 제 1 및 제 2 전송선로 중 적어도 하나와 상기 터미네이션 저항의 연결을 끊음으로써, 상기 터미네이션 저항과 상기 제 1 및 제 2 전송선로 사이의 연결을 제어하는 전송 장치.
  2. 제 1 항에 있어서,
    상기 프로텍션부에 바이어스 전압을 제공하기 위한 바이어스 전원부를 더 포함하되,
    상기 바이어스 전원부는 상기 프로텍션부에 포함되는 트랜지스터의 게이트 단자에 상기 바이어스 전압을 인가하여 상기 프로텍션부에 포함되는 트랜지스터를 약한 턴-온(Weakly turn-on) 상태로 만드는 전송 장치.
  3. 제 1 항에 있어서,
    상기 터미네이션 저항의 저항값을 설정하기 위한 레벨 쉬프터를 더 포함하되,
    상기 레벨 쉬프터는 상기 파워-온 모드 동안 상기 제 1 및 제 2 전송선로로부터 인가되는 상기 제 1 및 제 2 전압의 레벨을 강하시키는 전송 장치.
  4. 제 1 항에 있어서,
    상기 저항 제어부는 상기 터미네이션 저항의 저항값을 변경하는 전송 장치.
  5. 제 1 항에 있어서,
    상기 프로텍션부는 두꺼운 게이트를 가지는 고전압 트랜지스터를 포함하는 전송 장치.
  6. 제 1 항에 있어서,
    상기 전송부는 고속 전송을 위한 얇은 게이트를 가지는 저전압 트랜지스터를 포함하는 전송 장치.
  7. 제 1 항에 있어서,
    상기 제 1 및 제 2 신호 각각의 위상은 서로 반대인 전송 장치.
  8. 제 1 및 제 2 전송 선로 각각으로 제 1 및 제 2 신호를 전송하기 위한 전송 장치;
    상기 제 1 및 제 2 신호의 전송을 제어하기 위한 컨트롤러; 및
    상기 제 1 및 제 2 전송 선로를 통해 상기 제 1 및 제 2 신호를 제공받고, 상기 제 1 및 제 2 전송 선로 각각을 통해 상기 전송 장치로 제 1 및 제 2 구동 전압을 제공하기 위한 수신 장치를 포함하되,
    상기 전송 장치는:
    상기 제 1 및 제 2 전송 선로 사이의 터미네이션 저항의 연결을 제어하기 위한 저항 제어부;
    파워-다운 모드 동안 상기 제 1 및 제 2 전송 선로 각각을 통해 제공받은 상기 제 1 및 제 2 구동 전압을 강하시키기 위한 프로텍션부; 및
    상기 파워-다운 모드 동안 상기 강하된 제 1 및 제 2 구동 전압을 인가받고, 파워-온 모드 동안 상기 프로텍션부를 통하여 상기 제 1 및 제 2 신호를 상기 제 1 및 제 2 전송 선로 각각으로 전송하기 위한 전송부를 포함하고,
    상기 저항 제어부는:
    상기 제 1 및 제 2 신호의 전송 속도가 소정값 이상인 경우 상기 제 1 및 제 2 전송 선로 사이에 상기 터미네이션 저항을 연결시키고, 상기 제 1 및 제 2 신호의 전송 속도가 상기 소정값 미만인 경우 상기 제 1 및 제 2 전송 선로 중 적어도 하나와 상기 터미네이션 저항의 연결을 끊음으로써, 상기 터미네이션 저항과 상기 제 1 및 제 2 전송 선로 사이의 연결을 제어하는 HDMI 송수신 장치.
KR1020090014042A 2009-02-19 2009-02-19 전송장치 및 이를 포함하는 에이치엠디아이 송수신 장치 KR101514782B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090014042A KR101514782B1 (ko) 2009-02-19 2009-02-19 전송장치 및 이를 포함하는 에이치엠디아이 송수신 장치
US12/657,940 US8457242B2 (en) 2009-02-19 2010-01-29 Transmitter device and HDMI sender/receiver device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090014042A KR101514782B1 (ko) 2009-02-19 2009-02-19 전송장치 및 이를 포함하는 에이치엠디아이 송수신 장치

Publications (2)

Publication Number Publication Date
KR20100094860A KR20100094860A (ko) 2010-08-27
KR101514782B1 true KR101514782B1 (ko) 2015-04-24

Family

ID=42559888

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090014042A KR101514782B1 (ko) 2009-02-19 2009-02-19 전송장치 및 이를 포함하는 에이치엠디아이 송수신 장치

Country Status (2)

Country Link
US (1) US8457242B2 (ko)
KR (1) KR101514782B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8786321B2 (en) * 2010-12-30 2014-07-22 Stmicroelectronics International N.V. Power harvesting in open drain transmitters
KR101717587B1 (ko) * 2011-04-12 2017-03-17 삼성전자주식회사 종단 회로, 종단 회로를 포함하는 송신 장치 및 송신 장치를 포함하는 멀티미디어 소스 장치
TWI479894B (zh) * 2011-12-06 2015-04-01 Asmedia Technology Inc 高解析度多媒體介面的資料傳收裝置
KR20140007698A (ko) * 2012-07-10 2014-01-20 삼성전자주식회사 Ｈｄｍｉ 신호 보정 방법, ｈｄｍｉ 신호 수신장치, ｈｄｍｉ 신호 전송장치 및 ｈｄｍｉ 신호 처리 시스템
TW201419253A (zh) * 2012-11-09 2014-05-16 Novatek Microelectronics Corp 驅動積體電路
CN105554428A (zh) * 2016-01-29 2016-05-04 龙迅半导体（合肥）股份有限公司 Hdmi信号发送设备和接收设备、基于hdmi接口的供电系统
US10673413B2 (en) * 2018-08-21 2020-06-02 Pico Semiconductor, Inc. Programmable termination resistor for HDMI transmitter output

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060284649A1 (en) 2005-06-15 2006-12-21 Ati Technologies Inc. Apparatus and methods for self-biasing differential signaling circuitry having multimode output configurations for low voltage applications
JP2009010537A (ja) 2007-06-26 2009-01-15 Sony Corp 通信システム、送信装置、受信装置、通信方法、プログラム、および通信ケーブル

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100745282B1 (ko) 2005-08-11 2007-08-01 엘지전자 주식회사 미디어 싱크 디바이스에 연결된 복수의 미디어 소스디바이스 제어 장치 및 방법
TWI306692B (en) * 2005-12-09 2009-02-21 Ind Tech Res Inst Bidirectional current-mode transceiver
JP4872408B2 (ja) 2006-03-30 2012-02-08 パナソニック株式会社 映像出力装置、及び映像入力装置
JP4799254B2 (ja) 2006-04-12 2011-10-26 シャープ株式会社 表示装置及び表示システム
JP2008158595A (ja) * 2006-12-20 2008-07-10 Sony Corp 情報処理装置
US8019906B2 (en) * 2009-02-04 2011-09-13 Via Technologies, Inc. Dual mode displayport (DP) and high definition multimedia interface (HDMI) transmitter configured to transmit video and/or audio signals in DP or HDMI according to mode signal

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060284649A1 (en) 2005-06-15 2006-12-21 Ati Technologies Inc. Apparatus and methods for self-biasing differential signaling circuitry having multimode output configurations for low voltage applications
JP2009010537A (ja) 2007-06-26 2009-01-15 Sony Corp 通信システム、送信装置、受信装置、通信方法、プログラム、および通信ケーブル

Also Published As

Publication number Publication date
US20100208778A1 (en) 2010-08-19
KR20100094860A (ko) 2010-08-27
US8457242B2 (en) 2013-06-04

Similar Documents

Publication Publication Date Title
KR101514782B1 (ko) 전송장치 및 이를 포함하는 에이치엠디아이 송수신 장치
US7538588B2 (en) Dual-function drivers
US8589998B2 (en) HDMI and displayport dual mode transmitter
US7301371B2 (en) Transmitter of a semiconductor device
US7795919B2 (en) Transmitter driver circuit in high-speed serial communications system
US10943558B2 (en) EDP MIPI DSI combination architecture
US7768306B2 (en) Low to high voltage conversion output driver
US20080079457A1 (en) High speed IO buffer
US9998123B2 (en) Impedance calibration device for semiconductor device
US20140145760A1 (en) High-Speed Low Power Stacked Transceiver
US8816727B2 (en) Driver circuit
US10191526B2 (en) Apparatus and method for transmitting data signal based on different supply voltages
US7956654B2 (en) Predriver and output driver circuit using the same
US10644701B1 (en) Input and output circuit and self-biased circuit thereof
US20140176197A1 (en) Semiconductor device and operating method thereof
US9035676B2 (en) Level shifter with low voltage loss
US8749266B2 (en) Data output circuit responsive to calibration code and on die termination code
US9197454B2 (en) Differential signal transmitters
US20090002028A1 (en) Mixed-voltage i/o buffer to limit hot-carrier degradation
US11909393B2 (en) Electronic system including an input/output circuit
US9319046B2 (en) Integrated circuit capable of preventing current backflow to power line
KR20140146368A (ko) 입출력 장치 및 이를 포함하는 입출력 시스템
KR101622788B1 (ko) 전력소모를 줄일 수 있는 고효율 출력 드라이버 및 상기 출력 드라이버를 포함하는 송신기
US7924634B2 (en) Repeater of global input/output line
US10804901B1 (en) Signal transfer circuit and semiconductor device including the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190329

Year of fee payment: 5