KR101504589B1 - Decording Device For NVR And Method Thereof - Google Patents

Decording Device For NVR And Method Thereof Download PDF

Info

Publication number
KR101504589B1
KR101504589B1 KR1020130085100A KR20130085100A KR101504589B1 KR 101504589 B1 KR101504589 B1 KR 101504589B1 KR 1020130085100 A KR1020130085100 A KR 1020130085100A KR 20130085100 A KR20130085100 A KR 20130085100A KR 101504589 B1 KR101504589 B1 KR 101504589B1
Authority
KR
South Korea
Prior art keywords
decoder
decoding
screen
booting
image data
Prior art date
Application number
KR1020130085100A
Other languages
Korean (ko)
Other versions
KR20150010295A (en
Inventor
우정수
Original Assignee
주식회사 우현디지털
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 우현디지털 filed Critical 주식회사 우현디지털
Priority to KR1020130085100A priority Critical patent/KR101504589B1/en
Publication of KR20150010295A publication Critical patent/KR20150010295A/en
Application granted granted Critical
Publication of KR101504589B1 publication Critical patent/KR101504589B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/765—Interface circuits between an apparatus for recording and another apparatus
    • H04N5/77—Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television camera

Abstract

본 발명은 NVR(Network Video Recorder)용 디코딩 장치 및 그 디코딩 방법에 관한 것으로, 더욱 상세하게는 NVR의 메인보드와 별도로 확장가능한 독립적인 디코딩 모듈을 포함하되 복수 개의 디코더를 통해 다채널의 영상을 분할하여 처리함으로써 레이턴시를 최소화할 수 있는 NVR용 디코딩 장치 및 그 디코딩 방법에 관한 것이다.The present invention relates to a decoding device for a network video recorder (NVR) and a decoding method thereof, and more particularly to a decoding device for a network video recorder (NVR) To an NVR decoding apparatus capable of minimizing latency, and a decoding method therefor.

Description

NVR용 디코딩 장치 및 그 디코딩 방법 {Decording Device For NVR And Method Thereof}[0001] Decoding Device for NVR and Method Thereof [

본 발명은 NVR(Network Video Recorder)용 디코딩 장치 및 그 디코딩 방법에 관한 것으로, 더욱 상세하게는 NVR의 메인보드와 별도로 확장가능한 독립적인 디코딩 모듈을 포함하되 복수 개의 디코더를 통해 다채널의 영상을 병렬로 분할하여 처리함으로써 레이턴시를 최소화할 수 있는 NVR용 디코딩 장치 및 그 디코딩 방법에 관한 것이다.
The present invention relates to a decoding apparatus for a network video recorder (NVR) and a decoding method thereof, and more particularly to a decoding apparatus for a network video recorder (NVR) To thereby minimize the latency, and a decoding method for the NVR decoding apparatus.

NVR(Network Video Recorder)는 IP 카메라와 네트워크로 연결되어 다채널 프레임 데이터를 감시 서버에 저장하거나 재생 및 화면에 표시하는 장치로서 보안 또는 감시를 위해 널리 사용되고 있는 시스템이다.The NVR (Network Video Recorder) is a system that is connected to an IP camera and connected to a network, and stores or reproduces multi-channel frame data on a monitoring server, and is widely used for security or surveillance.

NVR의 경우 네트워크를 통해 IP 카메라가 연결되므로 다채널 영상 전송이 가능하므로 다채널 영상을 동시에 하나의 화면으로 구현하기 위해서는 프레임 데이터를 영상 데이터로 디코딩하는 디코딩 장치의 역할이 매우 중요하다.In the case of the NVR, since an IP camera is connected through a network, multi-channel image transmission is possible. Therefore, in order to realize a multi-channel image at the same time, it is very important that a decoding device decodes frame data into image data.

즉, 다채널 프레임 데이터를 고속으로 녹화하는 기능도 중요하지만, 다채널 프레임 데이터를 레이턴시(latency)를 최소화하면서 전송된 모든 프레임 데이터를 영상 데이터로 디코딩하여 출력하는 것이 NVR의 성능과 직결되므로 디코딩 성능을 최적화하고 처리 시간을 최소화할 필요가 있다.That is, the function of recording multi-channel frame data at high speed is also important. However, since decoding of all transmitted frame data into image data and outputting the multi-channel frame data with minimum latency is directly related to the performance of NVR, And minimize the processing time.

그러나, 종래의 디코딩 장치는 다채널 프레임 데이터를 고속으로 디코딩하기 위해 고속 처리가 가능한 디코더를 채용하고 있지만, 고속의 프레임 데이터를 처리하기 위한 디코더의 제조 단가가 증가하여 전체 시스템 설치 비용이 증가하는 문제가 있었다.However, the conventional decoding apparatus employs a decoder capable of high-speed processing to decode multi-channel frame data at a high speed. However, a manufacturing cost of a decoder for processing high-speed frame data increases, .

또한, 디코더의 처리 능력이 설계된 범위로 고정되므로 더 많은 채널의 프레임 데이터가 입력되는 경우 디코더의 확장이 불가능하므로 전송된 영상을 실시간으로 표시하는 경우 영상 프레임을 놓치거나 레이턴시가 크게 증가하는 문제가 있었다.
In addition, since the processing capability of the decoder is fixed within the designed range, when the frame data of more channels are inputted, expansion of the decoder is not possible, so that there is a problem that when the transmitted video is displayed in real time, the video frame is missed or the latency is greatly increased .

상기와 같은 문제점을 해결하기 위해 안출된 것으로서 본 발명의 목적은 복수 개의 디코딩 모듈을 구비함으로써 입력되는 다채널 프레임 데이터를 병렬 분산 처리하여 화면 출력을 위한 레이턴시를 최소화할 수 있는 NVR용 디코딩 장치 및 그 방법을 제공하는 데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and it is an object of the present invention to provide an NVR decoding apparatus capable of minimizing the latency for screen output by parallelly distributing input multi- Method.

그리고 본 발명의 또 다른 목적은 복수 개의 각 디코딩부를 부팅하기 위해 OS와 응용 프로그램과 메모리를 구비한 독립적인 디코딩 모듈 없이 최소의 부팅 정보를 저장하는 마이너 메모리만으로 디코딩 모듈을 구성함으로써 장치 제조 비용을 절감할 수 있는 NVR용 디코딩 장치 및 그 방법을 제공하는 데 있다.
It is a further object of the present invention to provide a decoding module that includes only a minor memory for storing minimum boot information without an independent decoding module having an OS, an application program, and a memory for booting each of a plurality of decoding units, And a decoding method for the NVR.

상기와 같은 목적을 달성하기 위해 본 발명에 따른 NVR용 디코딩 장치는 입력되는 다채널 프레임 데이터를 병렬 분산 처리하여 디코딩하여 단위 영상 데이터를 생성하는 디코딩부와 상기 병렬 처리로 생성된 단위 영상 데이터를 합체하거나 재구성하여 화면을 구성하여 출력하는 화면 구성부 및 상기 디코딩부의 부팅과 동작 및 화면 출력을 제어하는 메인 제어부를 포함하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a decoding apparatus for an NVR, including a decoder for parallelly distributing and decoding input multi-channel frame data to generate unit image data, And a main controller for controlling the booting and operation of the decoding unit and the screen output of the decoding unit.

상기 디코딩부는 상기 입력되는 프레임 데이터를 적어도 하나의 채널 단위로 병렬로 분산 처리하는 복수 개의 디코더 모듈을 포함하는 것을 특징으로 한다.The decoding unit may include a plurality of decoder modules for distributing the input frame data in parallel in units of at least one channel.

그리고 상기 각 디코더 모듈은 프레임 데이터를 영상 데이터로 디코딩하는 디코더와, 상기 디코더의 부팅 정보를 저장하는 마이너 메모리를 포함하여 구성되고, 상기 메인 제어부는 CPU와, 상기 각 디코더 모듈이 부팅을 수행하기 위해 필요한 OS 바이너리 이미지를 저장하는 메인 메모리를 포함하여 구성되는 것을 특징으로 한다.Each of the decoder modules includes a decoder for decoding frame data into video data and a minor memory for storing boot information of the decoder. The main controller includes a CPU, And a main memory for storing necessary OS binary images.

상기 각 디코더 모듈은 전원이 인가되면 부팅 정보를 구비한 마이너 메모리를 로딩하여 부팅을 준비하고, 상기 메인 제어부로부터 부팅을 위한 OS 바이너리 이미지를 다운로드 받아 동시 또는 순차적으로 부팅을 수행하는 것을 특징으로 ㅎ한다. The decoder module loads a minor memory having boot information when power is supplied thereto, prepares for booting, downloads an OS binary image for booting from the main controller, and performs simultaneous or sequential booting .

그리고 상기 화면 구성부는 상기 각 디코더 모듈을 통해 출력된 디코딩된 영상 데이터를 병렬로 입력 받은 후 프레임 동기화하여 임시 저장하는 프레임 버퍼와 상기 프레임 버퍼에 저장된 영상 데이터를 하나의 화면으로 합체하고 동기화를 수행하여 출력될 화면을 구성하여 출력을 제어하는 화면 설정모듈을 포함하는 것을 특징으로 한다.In addition, the screen configuration unit combines the decoded image data output through each decoder module in parallel and then frame-synchronizes and temporarily stores the frame data and the image data stored in the frame buffer into one screen and performs synchronization And a screen setting module for controlling the output by configuring a screen to be outputted.

여기서, 상기 화면 설정모듈은 하나의 화면에 출력될 채널 수의 설정에 따라 상기 프레임 버퍼에 저장된 디코딩된 영상 데이터를 재구성하여 화면을 설정하는 것을 특징으로 한다.Here, the screen setting module reconfigures the decoded image data stored in the frame buffer according to the setting of the number of channels to be output on one screen, thereby setting a screen.

한편, 복수 개의 디코더 모듈을 구비한 디코딩 장치를 디코딩하는 방법은 전원이 인가되면 각 디코더 모듈의 마이너 메모리에 저장된 부팅 정보를 로딩하여 부팅을 준비하는 단계와 메인 제어부의 CPU를 부팅하고, 상기 CPU가 메인 메모리에 저장된 OS 바이너리 이미지를 상기 각 디코더 모듈에 다운로드하여 제공하는 단계와 상기 각 디코더 모듈이 상기 다운로드된 OS 바이너리 이미지와 부팅 정보를 이용하여 부팅을 수행하는 단계와 상기 메인 제어부의 CPU가 모든 디코더 모듈이 부팅되었는지를 확인하고 디코딩 동작을 수행하는 단계를 포함하는 것을 특징으로 한다. Meanwhile, a method of decoding a decoding apparatus having a plurality of decoder modules includes booting a CPU of the main control unit by loading boot information stored in a minor memory of each decoder module when power is applied, The method comprising: downloading and providing an OS binary image stored in a main memory to each of the decoder modules; performing booting using each of the downloaded OS binary images and boot information; And confirming whether the module is booted and performing a decoding operation.

상기 디코딩 동작을 수행하는 단계는 복수 개의 디코더 모듈이 입력되는 프레임 데이터를 적어도 하나의 채널 단위로 병렬로 분산 디코딩하는 단계와 상기 병렬로 분산 디코딩된 각 디코더 모듈의 영상 데이터가 프레임 버퍼에 동기화되어 저장되는 단계와 상기 프레임 버퍼에 저장된 각 디코더 모듈의 영상 데이터를 합체 또는 재구성하여 화면을 구성하는 단계를 포함하는 것을 특징으로 한다.
The decoding operation may include a step of variably decoding frame data inputted by a plurality of decoder modules in parallel in units of at least one channel, a step of synchronously storing the video data of each decoder module decoded in parallel in a frame buffer And combining the image data of each decoder module stored in the frame buffer and reconstructing the image data.

상기에서 살펴본 바와 같이, 본 발명에 따른 NVR용 디코딩 장치 및 그 디코딩 방법은 복수 개의 디코딩 모듈을 구비함으로써 입력되는 다채널 프레임 데이터를 병렬 분산 처리하여 디코더의 확장 가능성을 보장하고, 다채널 화면 출력을 위한 레이턴시를 최소화할 수 있는 탁월한 효과가 발생한다.As described above, the NVR decoding apparatus and decoding method thereof according to the present invention includes a plurality of decoding modules, thereby ensuring scalability of a decoder by parallelly distributing input multi-channel frame data, An advantageous effect that minimizes the latency for the user is generated.

복수 개의 각 디코딩 모듈을 부팅하기 위해 OS와 응용 프로그램과 메모리를 구비한 독립적인 디코딩 모듈 없이 최소의 부팅 정보를 저장하는 마이너 메모리만으로 디코딩 모듈을 구성함으로써 장치 제조 비용을 절감할 수 있는 탁월한 효과가 발생한다.
It is possible to reduce the device manufacturing cost by constructing the decoding module with only the minor memory that stores the minimum boot information without an independent decoding module including the OS, the application program, and the memory in order to boot each of the plurality of decoding modules do.

도 1은 본 발명의 바람직한 실시예에 따른 NVR용 디코딩 장치를 개략적으로 도시한 시스템 구성도이다.
도 2는 본 발명의 바람직한 실시예에 따른 디코딩 장치의 부팅 과정을 개략적으로 도시한 순서도이다.
도 3은 본 발명의 바람직한 실시예에 따른 분할 디코딩된 다채널 영상이 합체되어 출력되는 것을 도시한 예시도이다.1 is a system configuration diagram schematically illustrating a decoding apparatus for an NVR according to a preferred embodiment of the present invention.
2 is a flowchart schematically showing a booting process of a decoding apparatus according to a preferred embodiment of the present invention.
FIG. 3 is a diagram illustrating an example in which divided decoded multi-channel images according to a preferred embodiment of the present invention are combined and output.

이하, 본 발명의 구체적인 실시예에 대하여 도면을 참조하여 상세하게 설명하기로 한다.Hereinafter, specific embodiments of the present invention will be described in detail with reference to the drawings.

도 1은 본 발명의 바람직한 실시예에 따른 NVR용 디코딩 장치를 개략적으로 도시한 시스템 구성도이다.1 is a system configuration diagram schematically illustrating a decoding apparatus for an NVR according to a preferred embodiment of the present invention.

도 1을 참조하면, 본 발명에 따른 NVR용 디코딩 장치는 입력되는 다채널 프레임 데이터를 병렬 분산 처리하여 디코딩하여 단위 영상 데이터를 생성하는 디코딩부(10)와 상기 병렬 처리로 생성된 단위 영상 데이터를 합체하여 화면을 구성하여 출력하는 화면 구성부(20)와 상기 디코딩부의 부팅과 동작 및 화면 출력을 제어하는 메인 제어부(30)를 포함하여 구성될 수 있다.Referring to FIG. 1, the decoding apparatus for NVR according to the present invention includes a decoding unit 10 for parallelly distributing and decoding input multi-channel frame data to generate unit image data, And a main control unit 30 for controlling the booting and operation of the decoding unit and the screen output of the decoding unit.

상기 디코딩부(10)는 상기 입력되는 프레임 데이터를 병렬로 분산 처리하는 복수 개의 디코더 모듈(110, D1 내지 Dn)를 포함하여 구성될 수 있다.The decoding unit 10 may include a plurality of decoder modules 110 and D1 to Dn for distributing the inputted frame data in parallel.

본 발명에 따른 NVR용 디코딩 장치는 프레임 데이터가 코덱을 통해 인코딩되어 메모리에 저장되어 녹화되고, 상기 인코딩된 프레임 데이터를 디코딩하여 재생기의 화면에 출력하게 된다.In the decoding apparatus for NVR according to the present invention, frame data is encoded through a codec and stored in a memory and recorded, and the encoded frame data is decoded and output to a screen of a player.

이 때, 다채널의 영상을 레이턴시(latency)를 최소화하여 출력하기 위해서는 디코더의 기능이 매우 중요하며, 본 발명은 복수 개의 디코더가 병렬로 분산 처리하여 처리 속도를 향상시켜 레이턴시를 최소화할 수 있다.In this case, the function of the decoder is very important for minimizing the latency of the multi-channel image, and the present invention can minimize the latency by improving the processing speed by distributing a plurality of decoders in parallel.

상기 복수 개의 디코더 모듈(110)은 각각 프레임 데이터를 화면 출력이 가능한 영상 데이터로 디코딩하는 디코더(111)와 상기 디코더의 부팅 정보를 저장하는 마이너 메모리(112)를 포함하여 구성될 수 있다.The plurality of decoder modules 110 may include a decoder 111 for decoding frame data into image data capable of outputting a frame and a minor memory 112 for storing boot information of the decoder.

여기서, 상기 마이너 메모리는 디코더의 부팅 초기 정보만을 저장하게 되므로 저가이면서 용량이 작은 시리얼 플래시 메모리로 구성될 수 있다.Here, since the minor memory only stores boot initial information of the decoder, it can be configured as a low-cost and small-capacity serial flash memory.

상기 부팅 초기 정보는 디코더가 부팅을 하기 위해 필요한 가이드 정보를 의미하고, 부팅을 완료하여 동작을 수행할 준비가 되기 위해서는 상기 부팅 정보와 OS 및 응용 프로그램이 필요하다.The booting initial information means the guide information necessary for the decoder to boot, and the booting information, the OS and the application program are required to complete the booting and be ready to perform the operation.

상기 메인 제어부(30)는 CPU(310)와 상기 각 디코더 모듈(110)로 스트리밍될 OS와 응용 프로그램을 저장하는 메인 메모리(320)를 포함하여 구성될 수 있다.The main control unit 30 may include a CPU 310 and a main memory 320 for storing an OS and an application program to be streamed to the respective decoder modules 110.

상기 마이너 메모리(112)는 디코더(111)가 부팅하기 위한 최소 부팅 정보만을 저장하는 구성으로 디코더가 부팅을 시작하기 위한 준비를 수행하기 위한 정보만을 저장하고, 상기 메인 메모리(320)는 각 디코더가 부팅하기 위해 필요한 OS와 응용 프로그램을 포함하는 OS 바이너리 이미지(Binary Image)를 저장하게 된다. The minor memory 112 stores only the minimum boot information required for the decoder 111 to boot. The main memory 320 stores information for performing preparation for starting the boot, It will store the OS binary image that contains the OS and applications needed for booting.

도 2는 본 발명의 바람직한 실시예에 따른 디코딩 장치의 부팅 과정을 개략적으로 도시한 순서도이다.2 is a flowchart schematically showing a booting process of a decoding apparatus according to a preferred embodiment of the present invention.

도 2를 참조하면, 먼저 전원이 인가되면, 각 디코더 모듈(110)의 마이너 메모리(112)가 부팅 정보를 로딩하여 부팅을 준비한다.Referring to FIG. 2, when power is first applied, the minor memory 112 of each decoder module 110 loads boot information to prepare for booting.

이 때, 메인 제어부의 CPU(310)도 함계 부팅을 시작한다. 상기 CPU 부팅을 위한 정보와 소스는 메인 제어부의 메인 메모리에 저장 관리된다.At this time, the CPU 310 of the main control unit also starts the system boot. The information and the source for the CPU boot are stored and managed in the main memory of the main control unit.

CPU가 부팅되면 상기 CPU는 각 디코더(111)의 부팅을 위한 추가 OS 바이너리 이미지를 각 디코더(111)에 다운로드하여 제공하고, 부팅을 명령하고 대기한다.When the CPU is booted, the CPU downloads and provides an additional OS binary image for booting the respective decoders 111 to the respective decoders 111, and commands and waits for booting.

상기 각 디코더(111)가 OS 바이너리 이미지를 다운로드 받으면 각 디코더(111)가 부팅 정보와 상기 OS 바이너리 이미지를 이용하여 부팅을 수행한다.When each of the decoders 111 receives an OS binary image, each decoder 111 performs booting using the boot information and the OS binary image.

여기서, 상기 각 디코더(111)는 상기 OS 바이너리 이미지를 통해 동시에 또는 순차적으로 부팅을 수행하여 동작을 준비하게 된다.Here, the respective decoders 111 boot simultaneously or sequentially through the OS binary image to prepare for operation.

이어서, 상기 메인 제어부의 CPU(310)는 상기 각 디코더(111)가 부팅이 완료되었는지를 확인하고 디코딩 동작을 시작하게 된다.Then, the CPU 310 of the main control unit confirms whether each of the decoders 111 has completed booting and starts a decoding operation.

각 디코더(111)가 부팅을 독립적으로 수행할 경우 각 디코딩 모듈은 부팅을 위해 메모리와 OS와 응용 프로그램 등의 주변 장치를 모두 구비하여야 하므로 디코딩 모듈의 제조 단가가 증가하여 전제 장치 생산 단가가 증가하게 되지만, 본 발명은 디코더 모듈이 각 디코더(111)의 부팅을 위한 최소 부팅 정보만을 저장하는 저가의 마이너 메모리만을 구비하고 부팅에 필요한 OS 바이너리 이미지를 메인 제어부로 다운로드 받아 디코더의 부팅이 가능하므로 장치의 제조 비용의 절감은 물론 자원의 효율도 높일 수 있다.When each decoder 111 performs independent booting, each decoding module must include a memory, an OS, and peripheral devices such as an OS and an application program for booting, so that the manufacturing cost of the decoding module increases, However, since the decoder module includes only a low-cost minor memory for storing only the minimum boot information for booting up each decoder 111, and can boot the decoder by downloading the OS binary image required for booting to the main control unit, The manufacturing cost can be reduced and the resource efficiency can be increased.

디코딩 장치의 부팅이 완료되면, 상기 각 디코더 모듈(110)은 프레임 데이터를 입력받아 영상 데이터로 디코딩을 수행하여 한다.When the booting of the decoding apparatus is completed, each of the decoder modules 110 receives frame data and decodes the frame data into image data.

디코딩부에 포함되는 복수 개의 디코더 모듈(110)은 다채널의 프레임 데이터를 병렬 분산 처리로 디코딩을 수행하게 되며, 이로 인해 디코딩 시간을 최소화하여 영상 출력에 소요되는 레이턴시를 최소화할 수 있다.The plurality of decoder modules 110 included in the decoding unit decode the multi-channel frame data by the parallel dispersion processing, thereby minimizing the decoding time and minimizing the latency required for the video output.

보다 구체적으로, 복수 개의 디코더 모듈(110)은 전체 채널의 프레임 데이터 중 할당된 일부 채널의 프레임 데이터에 대하여 영상 데이터로 디코딩하게 되며, 복수개의 디코더 모듈(110)이 병렬로 디코딩을 수행하므로 단일의 디코더가 디코딩을 수행하는 것과 동일한 레이턴시로 다채널의 영상 데이터 출력이 가능하다. More specifically, the plurality of decoder modules 110 decode the frame data of the allocated partial channels among the frame data of all channels into video data, and the plurality of decoder modules 110 perform decoding in parallel, It is possible to output multi-channel video data with the same latency as that of the decoder performing decoding.

한편, 화면 구성부(20)는 상기 각 디코더 모듈(110)을 통해 출력된 디코딩된 영상 데이터를 프레임 동기화하여 임시 저장하는 프레임 버퍼(210)와 상기 프레임 버퍼에 저장된 영상 데이터를 하나의 화면으로 합체하고 동기화를 수행하여 출력될 화면을 구성하여 출력을 제어하는 화면 설정모듈(220)을 포함하여 구성될 수 있다.Meanwhile, the screen configuration unit 20 includes a frame buffer 210 for temporarily storing the decoded image data output through the decoder modules 110 in a frame synchronization manner, and a frame buffer 210 for combining the image data stored in the frame buffer into a single screen And a screen setting module 220 for controlling the output by configuring a screen to be outputted by performing synchronization.

상기 프레임 버퍼(210)는 다채널로 입력되지만 분할 디코딩된 영상 데이터가 합체되어 출력되므로 시간 동기화가 필요하고, 상기 프레임 버퍼(210)에 저장될 때 분할 디코딩된 영상 데이터를 동기화하여 저장하여야 한다. Since the frame buffer 210 is input in multiple channels but the divided decoded image data is combined and output, time synchronization is required. When the frame buffer 210 is stored in the frame buffer 210, the divided decoded image data must be synchronized and stored.

상기 화면 구성부(20)는 상기 디코딩된 각 프레임 그룹의 인덱스 정보를 통해 동일한 사이클의 프레임 그룹을 하나로 합체하여 원 프레임 데이터를 구성하여 영상을 출력하게 된다. The screen configuration unit 20 combines the frame groups of the same cycle into one frame through the index information of each decoded frame group to form original frame data and output an image.

도 3은 본 발명의 바람직한 실시예에 따른 분할 디코딩된 다채널 영상이 합체되어 출력되는 것을 도시한 예시도이다.FIG. 3 is a diagram illustrating an example in which divided decoded multi-channel images according to a preferred embodiment of the present invention are combined and output.

도 3a를 참조하면, 출력되는 화면이 16채널인 경우 HD의 경우 1채널당 30프레임으로 구성되므로 프레임 데이터는 초당 480프레임이 입력되고, 디코더 모듈이 4개로 구성된 경우를 가정한다면, 상기 메인 제어부는 각 디코더 모듈이 4개 채널의 프레임 데이터를 영상 데이터로 디코딩하도록 제어한다.Referring to FIG. 3A, if the output screen is 16 channels, it is composed of 30 frames per channel in the case of HD. Therefore, assuming that 480 frames per second is input for frame data and four decoder modules are provided, And controls the decoder module to decode the frame data of the four channels into the video data.

각 디코더 모듈을 통해 4개 채널의 영상 데이터가 출력되어 16개 채널의 영상 데이터가 출력되게 된다.Video data of four channels is outputted through each decoder module and video data of sixteen channels are outputted.

따라서, 제 1 디코더 모듈은 제 1 내지 4 채널(CH 1 내지 CH 4)의 프레임 데이터를 영상 데이터로 디코딩하고, 제 2 디코더 모듈은 제 5 내지 8 채널(CH 5 내지 CH 8)의 프레임 데이터를 영상 데이터로 디코딩하고, 제 3 디코더 모듈은 제 9 내지 12 채널(CH 9 내지 CH 12)의 프레임 데이터를 영상 데이터로 디코딩하고, 제 4 디코더 모듈은 제 13 내지 16 채널(CH 13 내지 CH 16)의 프레임 데이터를 영상 데이터로 디코딩한다.Accordingly, the first decoder module decodes the frame data of the first to fourth channels (CH 1 to CH 4) into video data, and the second decoder module decodes the frame data of the fifth to eighth channels (CH 5 to CH 8) And the fourth decoder module decodes the frame data of the 9th to 12th channels (CH 9 to CH 12) into the video data, and the fourth decoder module decodes the 13th to 16th channels (CH 13 to CH 16) As video data.

상기와 같이 디코딩부를 통해 프레임 데이터가 영상 데이터로 디코딩되면 각 디코딩 모듈로부터 각각 디코딩된 영상 데이터가 화면 구성부의 프레임 버퍼에 저장된다.When the frame data is decoded into the video data through the decoding unit as described above, the decoded video data from each decoding module is stored in the frame buffer of the screen unit.

그리고 화면 설정 모듈은 상기 프레임 버퍼에 저장된 영상 데이터를 합체하거나 재구성하여 영상 출력을 제어한다. The screen setting module controls image output by merging or reconstructing the image data stored in the frame buffer.

예를 들어, 16채널로 출력되도록 설정된 경우 상기 화면 설정 모듈은 각 디코딩 모듈로부터 디코딩되어 프레임 버퍼에 저장된 모든 채널의 영상 데이터를 하나의 화면에 16분할로 배치하여 영상이 출력되도록 구성한다.For example, in the case of outputting to 16 channels, the screen setting module decodes from each decoding module and arranges the video data of all the channels stored in the frame buffer on one screen in 16 divisions to output an image.

그리고 도 3b와 같이 9채널로 출력되도록 화면 설정이 변경된 경우 모든 채널의 영상 데이터를 하나의 화면에 출력할 수 없으므로 화면을 2개의 페이지 화면으로 나누어 구성할 수 있으며, 페이지 시프트를 통해 페이지 화면을 변경하여 모든 채널의 영상을 확인할 수 있다.In case that the screen setting is changed so as to output as 9 channels as shown in FIG. 3B, since the image data of all channels can not be output to one screen, the screen can be divided into two page screens, So that the image of all channels can be confirmed.

상기 화면 설정 모듈은 9개 채널의 영상 데이터를 하나의 화면에 출력하도록 화면에 9분할로 배치하도록 제어하고, 나머지 7개 채널의 영상 데이터는 다음 페이지 화면에 출력되도록 배치하도록 제어할 수 있다. The screen setting module may control to arrange nine pieces of video data on nine screens in order to output the video data on one screen and arrange the video data of the remaining seven channels to be displayed on the next page screen.

이상에서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 본 발명의 보호범위는 상기 실시예에 한정되는 것이 아니며, 해당 기술분야의 통상의 지식을 갖는 자라면 본 발명의 사상 및 기술영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
While the present invention has been described in connection with what is presently considered to be practical exemplary embodiments, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention.

10 : 디코딩 부 20 : 화면 구성부
30 : 메인 제어부10: decoding unit 20:
30:

Claims (8)

입력되는 프레임 데이터를 적어도 하나의 채널 단위로 병렬로 분산 처리하여 단위 영상 데이터를 생성하는 복수 개의 디코더 모듈을 포함하는 디코딩부와;
상기 병렬 처리로 생성된 단위 영상 데이터를 합체하거나 재구성하여 화면을 구성하여 출력하는 화면 구성부 및;
상기 디코딩부의 부팅과 동작 및 화면 출력을 제어하는 메인 제어부를 포함하고;
상기 각 디코더 모듈은
프레임 데이터를 영상 데이터로 디코딩하는 디코더와, 상기 디코더의 부팅 정보를 저장하는 마이너 메모리를 포함하여 구성되고;
상기 메인 제어부는
CPU와, 상기 각 디코더 모듈이 부팅을 수행하기 위해 필요한 OS 바이너리 이미지를 저장하는 메인 메모리를 포함하도록 구성되어;
메인 제어부의 CPU를 부팅하고, 상기 CPU가 메인 메모리에 저장된 OS 바이너리 이미지를 상기 각 디코더 모듈에 다운로드하여 제공하고, 상기 각 디코더 모듈이 상기 다운로드된 OS 바이너리 이미지와 부팅 정보를 이용하여 부팅을 수행하는 것을 특징으로 하는 NVR용 디코딩 장치.
A decoding unit including a plurality of decoder modules for dividing input frame data in parallel in at least one channel unit to generate unit image data;
A screen constructing unit for composing or reconstructing unit image data generated by the parallel processing to compose and output a screen;
And a main control unit for controlling boot and operation of the decoding unit and screen output;
Each decoder module
A decoder for decoding frame data into image data; and a minor memory for storing boot information of the decoder;
The main control unit
And a main memory for storing an OS binary image necessary for each of the decoder modules to perform booting;
The CPU of the main control unit boots, and the CPU downloads and provides the OS binary image stored in the main memory to each of the decoder modules, and each decoder module performs booting using the downloaded OS binary image and boot information And outputs the decoded result to the NVR decoding unit.
삭제delete 삭제delete 제 1항에 있어서,
상기 각 디코더 모듈은
전원이 인가되면 부팅 정보를 구비한 마이너 메모리를 로딩하여 부팅을 준비하고, 상기 메인 제어부로부터 부팅을 위한 OS 바이너리 이미지를 다운로드 받아 동시 또는 순차적으로 부팅을 수행하는 것을 특징으로 하는 NVR용 디코딩 장치.
The method according to claim 1,
Each decoder module
Wherein when the power is supplied, a minor memory having boot information is loaded to prepare for booting, and an OS binary image for booting from the main control unit is downloaded to perform simultaneous or sequential booting.
제 1항에 있어서,
상기 화면 구성부는
는 상기 각 디코더 모듈을 통해 출력된 디코딩된 영상 데이터를 프레임 동기화하여 임시 저장하는 프레임 버퍼와;
상기 프레임 버퍼에 저장된 영상 데이터를 하나의 화면으로 합체하고 동기화를 수행하여 출력될 화면을 구성하여 출력을 제어하는 화면 설정모듈을 포함하는 것을 특징으로 하는 NVR용 디코딩 장치.
The method according to claim 1,
The screen component
A frame buffer for frame-synchronizing and decoding the decoded image data output through the respective decoder modules;
And a screen setting module for combining the image data stored in the frame buffer into one screen and performing synchronization to control the output by constructing a screen to be output.
제 5항에 있어서,
상기 화면 설정모듈은
하나의 화면에 출력될 채널 수의 설정에 따라 상기 프레임 버퍼에 저장된 디코딩된 영상 데이터를 재구성하여 화면을 설정하는 것을 특징으로 하는 NVR용 디코딩 장치.
6. The method of claim 5,
The screen setting module
Wherein the decoded image data stored in the frame buffer is reconfigured according to the setting of the number of channels to be output on one screen to set a screen.
복수 개의 디코더 모듈을 구비한 디코딩 장치를 디코딩하는 방법으로서;
전원이 인가되면 각 디코더 모듈의 마이너 메모리에 저장된 부팅 정보를 로딩하여 부팅을 준비하는 단계와;
메인 제어부의 CPU를 부팅하고, 상기 CPU가 메인 메모리에 저장된 OS 바이너리 이미지를 상기 각 디코더 모듈에 다운로드하여 제공하는 단계와;
상기 각 디코더 모듈이 상기 다운로드된 OS 바이너리 이미지와 부팅 정보를 이용하여 부팅을 수행하는 단계와;
상기 메인 제어부의 CPU가 모든 디코더 모듈이 부팅되었는지를 확인하고 디코딩 동작을 수행하는 단계를 포함하는 것을 특징으로 하는 NVR용 디코딩 방법.
A method for decoding a decoding apparatus having a plurality of decoder modules,
Loading the boot information stored in the minor memory of each decoder module when power is applied to prepare for booting;
Booting a CPU of the main control unit, and downloading and providing an OS binary image stored in the main memory to each of the decoder modules;
Performing booting using the downloaded OS binary image and the boot information;
Determining whether all the decoder modules are booted and performing a decoding operation by the CPU of the main control unit.
제 7항에 있어서,
상기 디코딩 동작을 수행하는 단계는
복수 개의 디코더 모듈이 입력되는 프레임 데이터를 적어도 하나의 채널 단위로 병렬로 분산 디코딩하는 단계와;
상기 병렬로 분산 디코딩된 각 디코더 모듈의 영상 데이터가 프레임 버퍼에 동기화되어 저장되는 단계와;
상기 프레임 버퍼에 저장된 각 디코더 모듈의 영상 데이터를 합체 또는 재구성하여 화면을 구성하는 단계를 포함하는 것을 특징으로 하는 NVR용 디코딩 방법.8. The method of claim 7,
The step of performing the decoding operation
A step of variably decoding frame data inputted by a plurality of decoder modules in parallel in units of at least one channel;
The image data of each decoder module decoded in parallel is stored in a frame buffer in synchronization with each other;
And combining the image data of each decoder module stored in the frame buffer to reconstruct a screen.
KR1020130085100A 2013-07-19 2013-07-19 Decording Device For NVR And Method Thereof KR101504589B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130085100A KR101504589B1 (en) 2013-07-19 2013-07-19 Decording Device For NVR And Method Thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130085100A KR101504589B1 (en) 2013-07-19 2013-07-19 Decording Device For NVR And Method Thereof

Publications (2)

Publication Number Publication Date
KR20150010295A KR20150010295A (en) 2015-01-28
KR101504589B1 true KR101504589B1 (en) 2015-03-30

Family

ID=52482155

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130085100A KR101504589B1 (en) 2013-07-19 2013-07-19 Decording Device For NVR And Method Thereof

Country Status (1)

Country Link
KR (1) KR101504589B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11122610A (en) * 1997-10-17 1999-04-30 Toshiba Corp Image coding method, image decoding method and system for them
KR20070078783A (en) * 2006-01-30 2007-08-02 소니 가부시끼 가이샤 Encoding apparatus, decoding apparatus, encoding method, decoding method, program of encoding method, program of decoding method, recording medium in which program of encoding method is recorded, and recording medium in which program of decoding method is recorded
JP2009021983A (en) 2007-06-13 2009-01-29 Panasonic Corp Monitor image recording apparatus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11122610A (en) * 1997-10-17 1999-04-30 Toshiba Corp Image coding method, image decoding method and system for them
KR20070078783A (en) * 2006-01-30 2007-08-02 소니 가부시끼 가이샤 Encoding apparatus, decoding apparatus, encoding method, decoding method, program of encoding method, program of decoding method, recording medium in which program of encoding method is recorded, and recording medium in which program of decoding method is recorded
JP2009021983A (en) 2007-06-13 2009-01-29 Panasonic Corp Monitor image recording apparatus

Also Published As

Publication number Publication date
KR20150010295A (en) 2015-01-28

Similar Documents

Publication Publication Date Title
US10327013B2 (en) System and method for asynchronous uploading of live digital multimedia with guaranteed delivery
CN108989885B (en) Video file transcoding system, segmentation method, transcoding method and device
US20160261930A1 (en) Video-providing method and video-providing system
US20170098464A1 (en) Gapless video looping
CN106063278A (en) Transcoding media streams using subchunking
CN109587570B (en) Video playing method and device
CN103796063A (en) Parallel transcoding
CN106657090B (en) Multimedia stream processing method and device and embedded equipment
US11303942B2 (en) System and method for handling video data
CN105187845A (en) Video data decoding device and method
US20180302636A1 (en) Method of mixing video bitstreams and apparatus performing the method
WO2015138222A1 (en) News production system with integrated display
CN104935996A (en) Synchronous display method of spliced wall
JP2010146575A (en) Media processing method
KR101504589B1 (en) Decording Device For NVR And Method Thereof
JPWO2018008076A1 (en) Real time editing system
KR102012717B1 (en) Image conversion device and system for generating 360 VR image in real time
US20140184908A1 (en) Method and apparatus for multimedia stream synchronization
US20170332096A1 (en) System and method for dynamically stitching video streams
CN113301290A (en) Video data processing method and video conference terminal
CN105354080A (en) Task processing method and apparatus
CN113938705A (en) Method, device, server, terminal equipment and system for video coding and decoding
WO2015074059A1 (en) Configurable media processing with meta effects
US11122219B2 (en) Mid-span device and system
KR101391780B1 (en) System and method for ouputting multiful image and a medium having computer readable program for executing the method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right