KR101489890B1 - Sync signal processing method in communication system - Google Patents

Sync signal processing method in communication system Download PDF

Info

Publication number
KR101489890B1
KR101489890B1 KR20140077286A KR20140077286A KR101489890B1 KR 101489890 B1 KR101489890 B1 KR 101489890B1 KR 20140077286 A KR20140077286 A KR 20140077286A KR 20140077286 A KR20140077286 A KR 20140077286A KR 101489890 B1 KR101489890 B1 KR 101489890B1
Authority
KR
South Korea
Prior art keywords
synchronization
signal
data
timing
pulse
Prior art date
Application number
KR20140077286A
Other languages
Korean (ko)
Inventor
임태희
Original Assignee
엘아이지넥스원 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘아이지넥스원 주식회사 filed Critical 엘아이지넥스원 주식회사
Priority to KR20140077286A priority Critical patent/KR101489890B1/en
Application granted granted Critical
Publication of KR101489890B1 publication Critical patent/KR101489890B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay

Abstract

Disclosed is a method for processing a synchronization signal in a communications system. The present invention comprises the steps of: distributing a synchronization signal to at least two channels; receiving the synchronization signal through any one of the channels to calculate a synchronization timing on the basis of a synchronization pulse included in the synchronization signal in order to detect synchronization data from the synchronization signal, if the synchronization pulse, included in the synchronization signal, is equal to or larger than a preset threshold, and compensating a plurality of sampling timings for determining the synchronization data; applying the plurality of compensated sampling timings to the synchronization signal delayed by a certain time through the other channel to detect the synchronization data from the delayed synchronization signal; and restoring information data from the synchronization signal on the basis of the synchronization data if a destination corresponding to the synchronization data is determined.

Description

통신 시스템에서 동기신호 처리 방법{Sync signal processing method in communication system}TECHNICAL FIELD [0001] The present invention relates to a synchronous signal processing method,

본 발명은 통신 시스템에서 동기신호 처리 방법에 관한 것으로, 특히 통신 시스템에서 레이더 신호에 포함되는 동기신호 처리 방법에 관한 것이다.The present invention relates to a synchronous signal processing method in a communication system, and more particularly to a synchronous signal processing method included in a radar signal in a communication system.

레이더는 물체까지의 정확한 거리와 관측지점에 대한 물체의 상대 속도를 정확히 측정할 수 있다. 레이더 통신 장비는 대개 마이크로파의 전자기파를 물체에 발사시켜 그 물체에서 반사되는 전자기파를 수신하여 작동한다. 수신된 전자기파 즉 반향(Echo)의 성질을 신호 처리기(Signal Processor)를 이용하여 증폭하고 분석한다. 처리된 신호는 오퍼레이터나 레이더에 의해 제어되는 주변장치(예를들면 대공포)가 사용할 수 있는 형태로 변환된다.The radar can accurately measure the exact distance to the object and the relative speed of the object to the observation point. Radar communications equipment typically emits microwave electromagnetic waves to an object and receives electromagnetic waves reflected from the object. The characteristics of the received electromagnetic waves, ie, echo, are amplified and analyzed using a signal processor. The processed signal is converted into a form that can be used by an operator or a peripheral device (for example, an anti-aircraft) controlled by a radar.

레이더에는 몇 가지 종류가 있는데 가장 널리 사용하는 형태는 펄스 레이더로서, 이것은 무선 에너지를 매우 강한 펄스의 형태로(펄스 사이의 간격은 비교적 긴)송신하기 때문에 붙여진 이름이다.There are several types of radar. The most widely used type is a pulsed radar, which is a name given because it transmits radio energy in the form of very strong pulses (intervals between pulses are relatively long).

레이더 신호는 레이더 송신기에서 대기중으로 방사된 고주파, 고출력의 펄스파가 기상 목표물에 후방 산란되어 다시 레이더 안테나로 들어와 수신기에 감지된 전파 신호를 말한다. 수신된 레이더 신호에는 기상 목표물에 대한 정보와 기타 전파원으로부터의 간섭신호도 포함되어 있다. 레이더 신호의 요소에는 주파수, 진폭, 위상이 있다. 레이더 시스템 내에는 다양한 종류의 레이더 신호가 존재하는데 이러한 여러가지 레이더 신호에 대해 하드웨어적 또는 소프트웨어적으로 처리하는 절차를 레이더 신호 처리라고 한다.A radar signal refers to a radio wave signal radiated from a radar transmitter to the atmosphere, and a high-frequency, high-power pulsed wave is scattered back to the target and enters the radar antenna again. The received radar signal includes information about the weather target and interference signals from other propagation sources. Elements of the radar signal include frequency, amplitude, and phase. There are various kinds of radar signals in the radar system. The procedure of processing these various radar signals by hardware or software is called radar signal processing.

레이더 신호 처리기는 레이더 수신신호에서 기상 목표물의 정보를 최대한 정확하고 효율적으로 추출해 내기 위한 모든 알고리즘을 포함하고 있으며 이를 실 시간으로 빠르게 처리할 수 있는 고속 프로세서등을 포함한 처리 보드이다. 따라서, 레이더 신호처리란 레이더 수신기에서 처리한 IF(Intermediate Frequency)신호를 레이더 신호처리기에서 받아 여기서 기상목표물의 위치, 강도, 운동상태 등의 기상학적 변수를 추출하는 모든 절차를 레이더 신호 처리라고 한다.The radar signal processor is a processing board that includes all the algorithms for extracting the information of the meteorological target from the radar received signal as accurately and efficiently as possible, and a high-speed processor that can process it quickly in real time. Therefore, the radar signal processing is a radar signal processing in which a radar signal processor receives an IF (intermediate frequency) signal processed by a radar receiver and all the procedures for extracting meteorological variables such as the position, intensity, and motion state of a weather target are called radar signal processing.

레이더 신호와 같은 고주파는 신호처리가 곤란하므로 이를 중간 주파수(IF:Intermediate Frequency)의 신호로 바꾸어 처리하면 본래 레이더 신호가 가지고 있는 정보를 잃어 버리지 않고도 쉽게 필요한 정보를 추출해 낼 수 있다. 레이더 신호를 포함하고 있는 중간 주파수의 신호를 생성하기 위해 레이더 신호에 원하는 중간 주파수만큼의 차이가 나는 신호를 혼합하면 그 출력에서 중간 주파수를 얻을 수 있다.Since high frequencies such as radar signals are difficult to process, it is possible to extract necessary information easily without losing the information originally possessed by the radar signal by converting it into an intermediate frequency (IF) signal. In order to generate the intermediate frequency signal containing the radar signal, the intermediate frequency can be obtained from the output of the radar signal by mixing the signal having the difference of the desired intermediate frequency.

레이더 통신장비의 경우 중간 주파수에 대응하는 동기신호에서 동기 펄스만으로 신호를 인식하고 인식된 신호에서 정보데이터를 판단하는 동기타이밍을 산출해야 한다. 이러한 방식에서 동기펄스를 기준으로 동기데이터 및 정보데이터를 판단할 경우 동기 타이밍을 설정하기 매우 어렵고 오류도 많이 발생한다.In the case of a radar communication device, the synchronous timing corresponding to the intermediate frequency is required to recognize the signal only by the synchronous pulse and judge the information data from the recognized signal. In this method, when the synchronization data and the information data are determined based on the synchronization pulse, it is very difficult to set the synchronization timing and a lot of errors occur.

종래기술은 정합필터(Matched filter) 방식을 활용한 FSK(frequency shift keying) 복조 시스템으로 구성되어 있다. 송신측은 데이터 송신 시 단일 동기펄스, 동기데이터, 정보데이터로 구성된 동기신호를 전송한다. 수신측은 동기펄스 검출 시 신호 대 잡음 비를 나타내는 SNR(Signal to Noise Ratio)을 고려하여 특정 임계치(Threshold level)를 설정하고, 그 신호를 기반으로 동기타이밍을 설정한 뒤 그 동기타이밍에 대응되는 클럭(clock)에 의해 동기데이터 및 정보데이터를 획득한다.The prior art is composed of a frequency shift keying (FSK) demodulation system using a matched filter method. The transmitting side transmits a synchronizing signal composed of a single synchronizing pulse, synchronizing data, and information data when transmitting data. The receiver sets a threshold level in consideration of a signal-to-noise ratio (SNR) indicating a signal-to-noise ratio at the time of detecting a sync pulse, sets a sync timing based on the signal, and acquires synchronization data and information data by a clock.

이러한 종래기술은 단일 동기펄스를 기준으로 신호의 타이밍 정보를 획득해야 하고, 획득된 동기타이밍에 의해 동기데이터를 판단해야 한다. 여기서, 수신신호강도가 낮은 상황에서 잡음에 의해 동기 펄스의 통기타이밍에 오차가 발생하면 그 차이만큼 동기 데이터 획득 시 에러로 직결된다. 또한, 동기데이터를 정상적으로 획득했다 하더라도 정보데이터가 수신되는 시점에서는 오차가 누적되어 정보데이터의 에러 확률이 매우 높아져 성능이 저하된다. 따라서, 이러한 에러가 발생할 확률을 사전에 차단하기 위한 동기타이밍의 보정이 필요하다.This prior art technique needs to acquire timing information of a signal on the basis of a single sync pulse and judge the sync data by the obtained sync timing. Here, if an error occurs in the timing of the synchronization pulses due to noise in a situation where the received signal strength is low, the error is directly connected to the synchronization data acquisition. Even if the synchronization data is acquired normally, the error is accumulated at the time when the information data is received, and the error probability of the information data becomes extremely high, and the performance is degraded. Therefore, it is necessary to correct the synchronization timing for interrupting the probability of occurrence of such an error in advance.

본 발명의 목적은 외부의 환경에 의한 오류를 최소화하기 위해 동기신호의 경로를 분할하고, 동기데이터를 판단하는 시점인 샘플링 타이밍을 동기타이밍 보정을 통해 결정하고, 결정된 샘플링 타이밍을 통해 동기데이터를 검출하고, 검출된 동기데이터에 의해 정보데이터를 복원하는 통신 시스템에서 동기신호 처리 장치를 제공하는데 있다.An object of the present invention is to divide a path of a synchronization signal in order to minimize an error caused by an external environment, to determine a sampling timing, which is a timing for determining synchronization data, through synchronization timing correction, And to recover the information data based on the detected synchronization data.

상기 목적을 달성하기 위한 본 발명의 일 예에 따른 통신 시스템에서 동기신호 처리 방법은 동기신호를 적어도 두 개의 채널로 분배하여 전달하는 단계; 상기 채널 중 어느 하나의 채널을 통해 상기 동기신호를 전달받아 상기 동기신호에 포함된 동기펄스가 기설정된 임계치 이상인 경우, 상기 동기신호로부터 동기데이터를 검출하기 위해 상기 동기펄스를 기반으로 동기타이밍을 산출하고, 산출된 동기타이밍에 의해 설정되는 상기 동기데이터를 판단하는 시점인 복수개의 샘플링 타이밍을 보정하는 단계; 상기 채널 중 다른 하나의 채널을 통해 일정시간 지연된 동기신호에 상기 보정된 복수개의 샘플링 타이밍을 적용하여 상기 지연된 동기신호로부터 동기데이터를 검출하는 단계; 및According to an aspect of the present invention, there is provided a method for processing a synchronous signal in a communication system, the method including: distributing a synchronous signal to at least two channels; When the synchronization signal received through any one of the channels is received and the synchronization pulse included in the synchronization signal is equal to or greater than a predetermined threshold value, a synchronization timing is calculated based on the synchronization pulse to detect synchronization data from the synchronization signal And correcting a plurality of sampling timings, which are timings at which the synchronization data set by the calculated synchronization timings is determined; Detecting synchronization data from the delayed synchronization signal by applying the plurality of corrected sampling timings to a synchronization signal delayed by a predetermined time through another channel of the channels; And

상기 동기데이터에 해당하는 목적지로 판단되면, 상기 동기데이터를 기반으로 상기 동기신호로부터 정보데이터를 복원하는 단계를 포함한다.And recovering the information data from the synchronization signal based on the synchronization data if it is determined to be a destination corresponding to the synchronization data.

상기 검출하는 단계는 상기 채널 중 다른 하나의 채널을 통해 상기 동기신호를 전달받아 상기 동기신호를 일정시간 지연시키는 단계; 및 상기 지연된 동기신호에 상기 보정된 복수개의 샘플링 타이밍을 적용하여 상기 지연된 동기신호로부터 동기데이터를 검출하는 단계를 포함하는 것을 특징으로 한다.Receiving the synchronization signal through another channel of the channel and delaying the synchronization signal for a predetermined time; And detecting synchronization data from the delayed synchronization signal by applying the corrected plurality of sampling timings to the delayed synchronization signal.

상기 복원하는 단계는 상기 동기신호의 목적지인지 확인하기 위해 상기 동기데이터가 미리 마련된 값과 일치하는지 판단하는 단계; 및 상기 동기데이터가 미리 마련된 값과 일치하는 경우, 상기 동기데이터를 기반으로 상기 동기신호로부터 정보데이터를 복원하는 단계를 포함하는 것을 특징으로 한다.Wherein the step of restoring comprises: determining whether the synchronization data matches a preset value to check whether the synchronization signal is a destination of the synchronization signal; And recovering information data from the synchronization signal based on the synchronization data if the synchronization data coincides with a preset value.

상기 보정하는 단계는 상기 채널 중 어느 하나의 채널을 통해 상기 동기신호를 전달받아 상기 동기신호에 포함된 동기펄스가 기설정된 임계치 이상인지 판단하는 단계; 상기 동기펄스가 상기 임계치 이상으로 판단되면 상기 임계치 시점부터 일정 시간 간격마다 클럭을 카운트하는 단계; 상기 동기신호로부터 동기데이터를 검출하기 위해 상기 동기펄스를 수신하고 수신되는 동기펄스를 상기 클럭 마다 비교하여 상기 동기타이밍을 산출하고, 상기 동기데이터의 비트 각각에 대응되는 펄스를 수신하고 수신되는 펄스를 상기 클럭 마다 비교하여 복수개의 실질 샘플링 타이밍을 산출하는 단계; 및 산출된 상기 동기타이밍과 상기 복수개의 실질 샘플링 타이밍을 이용하여 타이밍 보정값을 산출하고 산출된 타이밍 보정값을 상기 동기타이밍에 가산하여 상기 복수개의 샘플링 타이밍을 보정하는 단계를 포함하는 것을 특징으로 한다.Wherein the step of correcting comprises: receiving the sync signal through any one of the channels and determining whether a sync pulse included in the sync signal is equal to or greater than a predetermined threshold; Counting a clock at predetermined time intervals from the threshold value if the synchronization pulse is determined to be equal to or greater than the threshold value; And a controller for receiving the sync pulse to detect the sync data from the sync signal, comparing the received sync pulse for each clock to calculate the sync timing, receiving a pulse corresponding to each bit of the sync data, Calculating a plurality of substantial sampling timings by comparing each of the clocks; And calculating the timing correction value using the calculated synchronization timing and the plurality of substantial sampling timings and adding the calculated timing correction value to the synchronization timing to correct the plurality of sampling timings .

상기 실질 샘플링 타이밍을 산출하는 단계는 상기 동기펄스가 상기 임계치 이상으로 판단되면 상기 임계치 시점부터 일정 시간 간격마다 카운트 되는 클럭(clock)마다 상기 동기펄스값의 을 저장하고, 현재 수신한 동기펄스의 값과 기저장된 동기펄스의 값을 매 클럭마다 비교하고 큰 값을 저장하여 생성된 제1 최대값 및 상기 제1 최대값 시점에 대응되는 동기타이밍을 저장하고, 상기 동기타이밍으로 인해 설정된 상기 동기데이터를 판단하는 샘플링 타이밍까지 구간에서 상기 동기데이터를 구성하는 복수개의 비트 각각에 대응되는 펄스값을 상기 클럭 마다 저장하고, 현재 펄스값과 기저장된 펄스값을 매 클럭마다 비교하여 큰 값을 저장하여 복수개의 제2 최대값을 구하고, 상기 제2 최대값 각각의 시점에 대응되는 복수개의 실질 샘플링 타이밍을 저장하는 것를 포함하는 것을 특징으로 한다.Wherein the step of calculating the substantial sampling timing stores the sync pulse value for each clock counted at predetermined time intervals from the threshold time when the sync pulse is determined to be equal to or greater than the threshold value, And stores a first maximum value generated by storing a large value and a synchronization timing corresponding to the first maximum value time, and stores the synchronization data set by the synchronization timing A pulse value corresponding to each of a plurality of bits constituting the synchronous data is stored for each of the clocks until a sampling timing to be determined, and a large value is stored by comparing the current pulse value and the pre- A plurality of actual sampling timings corresponding to a time point of each of the second maximum values are obtained as a second maximum value, Which it is characterized in that it comprises geotreul.

따라서, 본 발명은 잡음에 의한 동기타이밍 오차 보정을 통해 샘플링 타이밍을 보정하여 일정 시간 지연시킨 동기신호로부터 동기데이터를 에러 없이 검출할 수 있다.Therefore, the present invention can detect the synchronization data from the synchronization signal delayed by a predetermined time without correcting the sampling timing by correcting the synchronization timing error by the noise.

또한, 본 발명은 보정된 샘플링 타이밍으로 동기데이터를 에러 없이 검출할 수 있어 검출된 동기데이터를 기반으로 정보데이터를 정확히 복원할 수 있다. Also, the present invention can detect synchronous data without error with corrected sampling timing, and can accurately recover information data based on the detected synchronous data.

도1 은 본 발명의 일실시예에 따른 통신 시스템에서 신호 수신 장치를 간략히 나타내는 블록도이다.
도2 는 본 발명의 일실시예에 따른 통신 시스템에서 동기신호 처리 장치를 간략히 나타내는 블록도이다.
도3 은 본 발명의 일실시예에 따른 동기타이밍 보정 및 동기데이터 검출하는 과정을 나타내는 도면이다.
도4 는 본 발명의 일실시예에 따른 통기 펄스 및 동기데이터의 최대값을 과정을 산출하는 과정을 나타내는 도면이다.
도5 는 본 발명의 일실시예에 따른 지연부를 통해 지연된 동기데이터를 판단하는 과정을 설명하기 위한 도면이다.
도6 는 본 발명의 일실시예에 따른 통신 시스템에서 동기신호 처리 방법을 간략히 나타내는 흐름도이다.1 is a block diagram schematically illustrating a signal receiving apparatus in a communication system according to an embodiment of the present invention.
2 is a block diagram briefly showing an apparatus for processing a synchronous signal in a communication system according to an embodiment of the present invention.
3 is a diagram illustrating a process of synchronous timing correction and synchronization data detection according to an embodiment of the present invention.
4 is a diagram illustrating a process of calculating a maximum value of the aeration pulse and the synchronization data according to an embodiment of the present invention.
5 is a diagram for explaining a process of determining delayed synchronization data through a delay unit according to an embodiment of the present invention.
6 is a flowchart briefly illustrating a method of processing a sync signal in a communication system according to an embodiment of the present invention.

본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. In order to fully understand the present invention, operational advantages of the present invention, and objects achieved by the practice of the present invention, reference should be made to the accompanying drawings and the accompanying drawings which illustrate preferred embodiments of the present invention.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로서, 본 발명을 상세히 설명한다. 그러나, 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며, 설명하는 실시예에 한정되는 것이 아니다. 그리고, 본 발명을 명확하게 설명하기 위하여 설명과 관계없는 부분은 생략되며, 도면의 동일한 참조부호는 동일한 부재임을 나타낸다. Hereinafter, the present invention will be described in detail with reference to the preferred embodiments of the present invention with reference to the accompanying drawings. However, the present invention can be implemented in various different forms, and is not limited to the embodiments described. In order to clearly describe the present invention, parts that are not related to the description are omitted, and the same reference numerals in the drawings denote the same members.

명세서 전체에서, 어떤 부분이 어떤 구성요소를 “포함”한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라, 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서에 기재된 “...부”, “...기”, “모듈”, “블록” 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다. Throughout the specification, when an element is referred to as " including " an element, it does not exclude other elements unless specifically stated to the contrary. The terms "part", "unit", "module", "block", and the like described in the specification mean units for processing at least one function or operation, And a combination of software.

도1 은 본 발명의 일실시예에 따른 통신 시스템에서 신호 수신 장치를 간략히 나타내는 블록도이다.1 is a block diagram schematically illustrating a signal receiving apparatus in a communication system according to an embodiment of the present invention.

도1 을 참조하면, 본 발명의 일실시예에 따른 통신 시스템에서 신호 수신 장치는 수신부(100), A/D 변환부(200), 정합필터(300) 및 동기신호 처리 장치(400)를 포함한다.1, a signal receiving apparatus in a communication system according to an embodiment of the present invention includes a receiver 100, an A / D converter 200, a matched filter 300, and a sync signal processor 400 do.

수신부(100)는 안테나를 구비하여 외부에서 방사된 주파수 신호를 수신하는 장치이다. 여기서, 외부에서 방사된 주파수 신호는 동기펄스, 동기데이터 및 정보데이터가 포함된 동기신호라 할 수 있다. 수신부(100)는 이러한 동기신호에 해당하는 RF(Radio Frequency)신호를 IF(Intermediate Frequency)신호로 하향변환 할 수 있다. 수신부(100)는 RF신호를 IF신호로 하향변환하기 위해 믹서 입력 주파수를 생성할 수 있다. 수신부(100)는 RF신호가 하향변환되어 생성된 IF신호를 A/D(Analog/Digital)변환부(200)로 전달할 수 있다.The receiving unit 100 includes an antenna and receives an external frequency signal. Here, the frequency signal radiated from the outside may be a synchronization signal including a synchronization pulse, synchronization data, and information data. The receiving unit 100 can down-convert an RF (Radio Frequency) signal corresponding to the synchronization signal to an IF (Intermediate Frequency) signal. The receiver 100 may generate a mixer input frequency to downconvert the RF signal to an IF signal. The receiving unit 100 can transmit the IF signal generated by down-converting the RF signal to the A / D (Analog / Digital) converting unit 200.

A/D변환부(200)는 아날로그 신호인 IF신호를 디지털 신호로 변환하는 장치이다. 본 발명에 따른 디지털 신호는 펄스신호이다. The A / D converter 200 converts an IF signal, which is an analog signal, into a digital signal. The digital signal according to the present invention is a pulse signal.

정합필터(300)는 펄스형태로 변환된 동기신호를 입력받아 잡음의 영향을 최소화 시켜 출력할 수 있다. 이러한 정합필터(300)는 수신측에서 SNR(Signal to Noise Ratio)을 최대로 유지하는데 이용된다. 정합필터(300)는 필요한 신호는 강조하고, 잡음은 억제시켜 채널상의 잡음으로 인한 오류 확률을 최대한 감소시키도록 하여 2진 신호의 판정이 오류가 없도록 도와준다. 즉, 정합필터(300)는 2진 펄스 신호를 오류없이 정확히 판별할 수 있도록 도와주는 선형필터이다.The matched filter 300 receives the synchronized signal converted into the pulse form and minimizes the influence of the noise to output. The matched filter 300 is used to maximize the signal-to-noise ratio (SNR) at the receiving end. The matched filter 300 emphasizes the required signal and suppresses the noise so as to minimize the error probability due to noise on the channel, thus helping to ensure that the determination of the binary signal is error free. That is, the matched filter 300 is a linear filter that helps to accurately identify the binary pulse signal without error.

또한, 정합필터(300)는 수신한 동기신호를 서로 90도 위상차가 나게끔 두 개의 신호로 나누고 이를 합쳐 최종 출력할 수 있다. 정합필터의 개략적인 회로는 도1의 (b)를 통해 확인할 수 있다. 90도 위상차가 나는 두 개의 신호를 나타내는 정합필터(300)의 출력값은 동기데이터 비트 각각에 대응되는 펄스의 최대값 산출에 이용될 수 있다. 펄스의 최대값을 산출하는 것은 잡음으로 인한 동기타이밍 오차를 줄이기 위한 하나의 과정이다. 펄스의 최대값이 이용되는 전체 과정은 추후 설명할 수 있다. 따라서, 정합필터(300)의 출력값은 서로 90도 위상차가 나는 두 개의 펄스신호가 합쳐진 신호라 할 수 있다.In addition, the matched filter 300 can divide the received synchronization signals into two signals having a phase difference of 90 degrees from each other, and combine them to finally output the combined signals. A schematic circuit of the matched filter is shown in Fig. 1 (b). An output value of the matched filter 300 representing two signals having a phase difference of 90 degrees can be used for calculating the maximum value of the pulse corresponding to each of the synchronous data bits. Calculating the maximum value of the pulse is a process for reducing the synchronization timing error due to noise. The whole process of using the maximum value of the pulse can be explained later. Therefore, the output value of the matched filter 300 may be a signal obtained by combining two pulse signals having a phase difference of 90 degrees with respect to each other.

동기신호 처리 장치(400)는 동기신호에 포함된 정보데이터를 정확히 복원하기 위한 장치로서, 정합필터를 통해 출력된 동기신호에 포함된 동기펄스의 최대값에 대한 타이밍 정보를 획득할 수 있다. 여기서, 타이밍 정보에 해당하는 동기타이밍은 잡음에 따라 위치가 변경될 수 있다. 동기신호 처리 장치(400)는 잡음으로 인한 오류를 감소시키기 위해 동기타이밍을 보정할 수 있다. 이러한 동기신호 처리 장치(400)는 보정된 동기타이밍을 이용하여 샘플링 타이밍을 보정할 수 있다. 여기서, 샘플링 타이밍은 동기신호에 포함된 동기데이터를 판단하는 시점으로서, 동기타이밍이 정해지면 기설정된 방식에 따라 설정될 수 있다. 샘플링 타이밍은 동기타이밍이 보정됨에 따라 보정될 수 있다. 이렇게 보정된 샘플링 타이밍은 일정시간 지연된 동기신호로부터 동기데이터를 검출하는데 이용된다.The synchronous signal processing apparatus 400 is an apparatus for accurately recovering information data included in a synchronous signal and can acquire timing information on a maximum value of a synchronous pulse included in the synchronous signal output through the matched filter. Here, the synchronization timing corresponding to the timing information can be changed in position according to the noise. The synchronous signal processing apparatus 400 can correct the synchronization timing to reduce errors due to noise. This synchronous signal processing apparatus 400 can correct the sampling timing using the corrected synchronization timing. Here, the sampling timing is a timing for judging the synchronous data included in the synchronous signal, and may be set according to a predetermined method when the synchronous timing is determined. The sampling timing can be corrected as the synchronization timing is corrected. The thus corrected sampling timing is used for detecting synchronization data from a synchronization signal delayed by a predetermined time.

또한, 동기신호 처리 장치(400)는 검출된 동기데이터가 미리 마련된 값과 일치하는 경우, 최종 정보데이터를 복원할 수 있다. 여기서, 미리 마련된 값과 일치하는 경우는 본 발명의 일실시예에 따른 신호 수신장치가 송신측에서 보내고자 하는 목적지에 해당하는 경우이다.Further, the synchronous signal processing device 400 can restore the final information data when the detected synchronous data coincides with a preset value. Here, in the case where the value coincides with a preset value, the signal receiving apparatus according to an embodiment of the present invention corresponds to a destination to be transmitted from the transmitting side.

본 발명의 일실시예에 따른 통신 시스템에서 신호 수신 장치는 유도 비행체에 장착되어 제어정보를 포함하는 신호를 수신하는 장치로서, 데이터 복원에 이용되는 동기타이밍의 보정을 통해 통신 에러를 감소시킬 수 있다.The signal receiving apparatus in the communication system according to an embodiment of the present invention is a device mounted on an induction vehicle and receiving a signal including control information and can reduce a communication error by correcting the synchronization timing used for data restoration .

도2 는 본 발명의 일실시예에 따른 통신 시스템에서 동기신호 처리 장치를 간략히 나타내는 블록도이다.2 is a block diagram briefly showing an apparatus for processing a synchronous signal in a communication system according to an embodiment of the present invention.

본 발명의 일실시예에 따른 통신 시스템에서 동기신호 처리 장치(400)는 정합필터의 출력값에 대응되는 동기신호를 적어도 두 개의 채널로 분배하여 전달하는 분배부, 채널 중 어느 하나의 채널을 통해 동기신호를 전달받아 동기신호에 포함된 동기펄스가 기설정된 임계치 이상인 경우, 동기신호로부터 동기데이터를 검출하기 위해 동기펄스를 기반으로 동기타이밍을 산출하고, 산출된 동기타이밍을 통해 설정되는 동기데이터를 판단하는 시점인 복수개의 샘플링 타이밍을 보정하는 보정부, 및 채널 중 다른 하나의 채널을 통해 일정시간 지연된 동기신호에 보정된 복수개의 샘플링 타이밍을 적용하여 지연된 동기신호로부터 동기데이터를 검출하는 동기데이터 검출부를 포함하되, 동기데이터에 해당하는 목적지로 판단되면, 동기데이터를 기반으로 동기신호로부터 정보데이터를 복원하는 정보데이터 복원부, 동기신호에 포함된 동기데이터를 일정시간 지연시키기 위해 채널 중 다른 하나의 채널을 통해 동기신호를 전달받아 동기데이터의 전체 구간에 대응되는 시간을 지연시키는 지연부 및 동기데이터가 나타내는 목적지인지 확인하기 위해 동기데이터가 미리 마련된 값과 일치하는지 판단하는 동기데이터 판단부를 더 포함한다.In a communication system according to an exemplary embodiment of the present invention, a synchronization signal processing apparatus 400 includes a distributor for distributing a sync signal corresponding to an output value of a matched filter to at least two channels, When the synchronization pulse included in the synchronization signal is equal to or greater than a predetermined threshold value, the synchronization timing is calculated based on the synchronization pulse to detect the synchronization data from the synchronization signal, and the synchronization data set through the calculated synchronization timing is determined And a synchronization data detector for detecting synchronization data from the delayed synchronization signal by applying a plurality of sampling timings corrected to a synchronization signal delayed by a predetermined time through another channel of the channel, If it is determined that the destination corresponds to the synchronous data, An information data restoration unit for restoring information data from a base signal, a synchronization signal receiving unit for receiving a synchronization signal through another channel of the channel to delay the synchronization data included in the synchronization signal for a predetermined time, and delaying a time corresponding to the entire interval of the synchronization data And a synchronization data determination unit for determining whether the synchronization data matches a preset value in order to check whether the synchronization unit is a destination represented by the delay unit and the synchronization data.

분배부(410)는 정합필터를 통과한 출력값에 대응되는 동기신호를 적어도 두 개의 채널을 통해 분배하여 전달하는 장치이다. 이러한 분배부(410)는 동일한 동기신호를 분배하여 전달할 수 있다. 여기서 동기신호를 분배하는 이유는 동기타이밍을 보정하고 보정된 동기타이밍으로 동기신호를 재판단하기 위함이다.The distribution unit 410 distributes a synchronization signal corresponding to an output value passed through the matched filter through at least two channels. The distributor 410 can distribute and deliver the same synchronous signal. The reason for distributing the synchronization signal here is to correct the synchronization timing and re-determine the synchronization signal at the corrected synchronization timing.

보정부(420)는 분배부를 통해 전달받은 동기신호를 판단하고, 동기데이터를 정확히 검출하기 위해 샘플링 타이밍을 보정할 수 있다. 이러한 보정부(420)는 동기펄스 판단부(421), 클럭 카운터부(422), 비교부(423) 및 보정값 산출부(424)를 포함한다.The correcting unit 420 can determine the sync signal transmitted through the distributing unit and correct the sampling timing to accurately detect the sync data. The correction unit 420 includes a synchronization pulse determination unit 421, a clock counter unit 422, a comparison unit 423, and a correction value calculation unit 424.

동기펄스 판단부(421)는 동기신호에 포함된 동기펄스를 기반으로 자신이 수신하고자 하는 신호가 맞는지 판단할 수 있다. 동기펄스 판단부(421)는 기설정된 임계치를 이용하여 동기펄스를 판단할 수 있다. 여기서 임계치는 동기펄스에 포함되는 잡음에 대비하기 위해 SNR(Signal to Noise Ratio)을 고려하여 설정될 수 있다. SNR은 신호와 잡음의 비율을 나타내는 것으로서, 비율이 높을 경우 신호의 품질이 좋고, 낮을 경우 신호의 품질이 나쁘다고 할 수 있다. 임계치는 SNR이 높을수록 큰 값을 가질 수 있고, 낮을수록 작은 값을 가질 수 있다. 이러한 동기펄스 판단부(421)는 동기펄스가 기설정된 임계치 이상의 값을 가질 경우 자신의 신호로 판단할 수 있다.The synchronization pulse determination unit 421 can determine whether the signal to be received is correct based on the synchronization pulse included in the synchronization signal. The synchronization pulse determination unit 421 can determine a synchronization pulse using a preset threshold value. Here, the threshold value may be set in consideration of SNR (Signal to Noise Ratio) in order to prepare for noise included in the sync pulse. SNR represents the ratio of signal to noise. If the ratio is high, the quality of the signal is good. If the ratio is low, the quality of the signal is bad. The higher the SNR, the larger the threshold value, and the lower the SNR, the smaller the threshold value. The sync pulse determination unit 421 may determine that the sync pulse is its own signal if the sync pulse has a value equal to or greater than a preset threshold value.

클럭 카운터부(422)는 동기펄스 판단부(421)를 통해 동기펄스가 기설정된 임계치 이상으로 판단되면, 임계치를 넘어서는 시점부터 클럭(Clock)을 카운트 할 수 있다. 여기서, 클럭은 일정한 간격으로 생성되는 전기적 진동이라 할 수 있으며, 추후 설명할 동기펄스와 동기데이터의 최대값 산출에 이용될 수 있다.The clock counter 422 can count a clock from a time point exceeding a threshold value when the sync pulse is determined to be equal to or greater than a preset threshold value through the sync pulse determiner 421. [ Here, the clock is an electrical vibration generated at a constant interval and can be used for calculating the maximum value of the synchronous pulse and the synchronous data to be described later.

비교부(423)는 클럭 카운터부(422)에서 생성되는 클럭 시간마다 현재 수신되는 신호와 이전에 수신된 신호를 비교하여 동기신호에 포함된 동기펄스와 동기데이터 비트 각각에 대응되는 펄스의 최대값을 찾는 장치이다.The comparing unit 423 compares the currently received signal with the previously received signal for each clock time generated by the clock counter unit 422 and outputs the maximum value of the pulse corresponding to each of the synchronous pulse and the synchronous data bit included in the synchronous signal .

비교부(423)는 버퍼(미도시)에 저장된 동기펄스값과 수신되는 동기펄스값을 매 클럭마다 비교할 수 있다. 비교부(423)는 비교한 결과 값 중 큰 값이 존재하는 경우 큰 값과 큰 값에 대응되는 클럭값을 버퍼에 저장할 수 있다. 비교부(423)는 매 클럭 마다 비교한 결과 값을 버퍼에 저장하여 업데이트할 수 있다. 비교부(423)는 이러한 과정을 통해 동기펄스의 제1 최대값과 제1 최대값에 대응되는 동기타이밍을 산출할 수 있다. 여기서 동기타이밍은 제1 최대값에 대응되는 클럭값으로서, 타이밍 정보를 나타낸다.The comparator 423 can compare the sync pulse value stored in the buffer (not shown) and the received sync pulse value every clock. The comparator 423 can store a large value and a clock value corresponding to a large value in the buffer when a large value among the comparison results is present. The comparing unit 423 may store the result of comparison for each clock in the buffer and update the same. The comparing unit 423 can calculate the synchronization timing corresponding to the first maximum value and the first maximum value of the synchronization pulse through this process. Here, the synchronization timing is a clock value corresponding to the first maximum value, and indicates timing information.

종래에는 산출된 동기타이밍을 이용하여 동기데이터 및 정보데이터를 판단하였지만, 잡음에 의해 오차가 발생하여 제대로 판단되지 않는 경우가 있었다. 본 발명의 일실시예에 따른 동기신호 처리 장치(400)는 이러한 잡음에 의한 오차를 최소화하기 위해 동기타이밍을 보정하기 위한 장치를 더욱 구비할 수 있다.Conventionally, although the synchronous data and the information data are judged using the calculated synchronous timing, there are cases where an error occurs due to noise and is not properly judged. The synchronization signal processing apparatus 400 according to an exemplary embodiment of the present invention may further include an apparatus for correcting the synchronization timing in order to minimize errors due to noise.

또한, 비교부(423)는 동기데이터의 비트 각각에 대응되는 펄스의 최대값 및 최대값에 대응되는 실질 샘플링 타이밍을 산출할 수 있다. 실질 샘플링 타이밍은 동기데이터를 나타내는 펄스의 최대값에 대응되는 클럭값으로서, 동기데이터를 검출하는데 가장 이상적인 타이밍 정보이다. 본 발명의 목적은 실질 샘플링 타이밍에 가장 근접할 수 있도록 통기타이밍 및 샘플링 타이밍을 보정하는 것이다.Also, the comparator 423 can calculate the substantial sampling timing corresponding to the maximum value and the maximum value of the pulse corresponding to each bit of the synchronization data. The substantial sampling timing is a clock value corresponding to the maximum value of the pulse representing the synchronous data, and is the most ideal timing information for detecting the synchronous data. An object of the present invention is to correct the ventilation timing and the sampling timing so as to be closest to the substantial sampling timing.

본 발명의 일실시예에 따른 동기데이터는 여덟개의 비트로 구성된 것으로서, 비교부(423)는 동기데이터를 구성하는 비트 각각에 대응되는 펄스의 최대값을 산출할 수 있다. 비교부(423)가 동기펄스의 최대값을 구하기 위한 시작 시점을 임계치 시점으로 하였다면, 동기데이터의 비트 각각에 대응되는 펄스의 최대값을 구하기 위한 시작 시점은 동기타이밍으로부터 기설정된 동기데이터 판단하는 구간을 기반으로 정해질 수 있다.The sync data according to an embodiment of the present invention is composed of eight bits, and the comparator 423 can calculate the maximum value of the pulse corresponding to each bit constituting the sync data. If the comparator 423 determines that the start point for obtaining the maximum value of the sync pulse is the threshold point, the start point for obtaining the maximum value of the pulse corresponding to each bit of the sync data is a period As shown in FIG.

예컨대, 동기데이터의 비트 각각에 대응되는 펄스의 최대값을 구하기 위한 시작 시점은 앞서 산출한 동기타이밍 시점부터 송신측과 수신측이 미리 정의한 동기데이터를 판단하는 구간이 설정될 수 있다. 비교부(423)는 이렇게 설정된 동기데이터의 비트 각각에 대응되는 펄스의 비교 구간에서 동기데이터의 최대값 시점을 산출할 수 있다. 여기서, 비교 구간은 펄스의 펄스폭 시간으로 설정될 수 있다.For example, a start point for obtaining the maximum value of the pulses corresponding to each of the bits of the synchronization data may be set to a section for determining synchronization data predefined by the transmission side and the reception side from the calculated synchronization timing. The comparator 423 can calculate the maximum value time point of the synchronization data in the comparison period of the pulse corresponding to each bit of the set synchronization data. Here, the comparison period may be set as the pulse width time of the pulse.

이러한 비교부(423)는 설정된 구간 첫 번째 시점부터 매 클럭마다 앞서 설명한 바와 같이 비교를 통해 동기데이터의 비트 각각에 대응되는 제2 최대값 및 제2 최대값과 대응되는 시점인 실질 샘플링 타이밍을 저장할 수 있다. 이렇게 저장된 동기타이밍과 실질 샘플링 타이밍은 동기타이밍과 샘플링 타이밍을 보정하는데 이용될 수 있다.As described above, the comparison unit 423 stores the actual sampling timing, which is a time corresponding to the second maximum value and the second maximum value, corresponding to each bit of the synchronization data through comparison . The stored synchronization timing and the substantial sampling timing can be used to correct the synchronization timing and the sampling timing.

보정값 산출부(424)는 동기펄스와 동기데이터의 최대값 시점을 나타내는 클럭값을 이용하여 동기타이밍과 샘플링 타이밍 보정에 이용되는 타이밍 보정값을 산출하는 장치이다. 이러한 보정값 산출부(424)는 먼저, 동기타이밍 시점부터 실질 샘플링 타이밍 각각에 해당하는 시점까지를 나타내는 복수개의 제1 시간정보를 산출할 수 있다. 또한, 보정값 산출부(424)는 동기타이밍 시점부터 동기펄스에 의해 설정된 판단 시점까지를 나타내는 복수개의 제2 시간정보를 산출할 수 있다. 보정값 산출부(424)는 복수개의 제1 시간정보와 복수개의 제2 시간정보의 차를 산출하여 각각의 타이밍 보정값을 생성할 수 있다.The correction value calculator 424 is a device that calculates the synchronization timing and the timing correction value used for the sampling timing correction by using the synchronization value and the clock value indicating the maximum value time point of the synchronization data. The correction value calculator 424 may first calculate a plurality of first time information indicating from a synchronization timing point to a time point corresponding to each of the substantial sampling timings. Further, the correction value calculating section 424 can calculate a plurality of second time information indicating from the synchronization timing point to the determination point set by the synchronization pulse. The correction value calculating unit 424 can calculate the difference between the plurality of first time information and the plurality of second time information to generate respective timing correction values.

마지막으로, 보정값 산출부(424)는 산출한 복수개의 타이밍 보정값의 평균값을 동기타이밍에 대응되는 제1 클럭값에 가산하여 동기타이밍을 보정할 수 있다. 여기서, 보정된 동기타이밍은 잡음에 의한 동기타이밍의 오차를 보정한 것으로 동기데이터 검출에 이용되는 샘플링 타이밍을 보정하는데 이용된다.Finally, the correction value calculating section 424 can correct the synchronization timing by adding the average value of the calculated plurality of timing correction values to the first clock value corresponding to the synchronization timing. Here, the corrected synchronization timing is corrected for the error of the synchronization timing due to noise and is used for correcting the sampling timing used for synchronization data detection.

지연부(430)는 분배부(410)를 통해 분배된 동기신호를 다른 하나의 채널을 통해 전달 받아 일정시간 지연시키는 장치이다. 동기신호를 지연시키는 이유는 동기펄스의 통기타이밍에 오차가 발생하면 그 차이만큼 동기 데이터 획득에 에러가 발생하는데, 이를 사전에 방지하기 위해 동기신호를 일정시간 뒤에 수신하여 재판단하기 위함이다. 지연부(430)는 매 클럭마다 동기신호를 복수개의 일정한 비트로 나누어 통과시켜 동기데이터의 전체 구간에 해당하는 시간을 지연시킬 수 있다.The delay unit 430 receives the sync signal distributed through the distribution unit 410 through another channel and delays the received sync signal for a predetermined time. The reason for delaying the synchronization signal is that if an error occurs in the synchronization timing of the synchronization pulse, an error occurs in the synchronization data acquisition due to the difference. In order to prevent this error, the synchronization signal is received after a predetermined time and is re-determined. The delay unit 430 may delay the time corresponding to the entire interval of the synchronization data by dividing the synchronization signal into a plurality of constant bits for each clock.

동기데이터 검출부(440)는 동기타이밍을 통해 설정되는 샘플링 타이밍을 이용하여 동기데이터를 검출하는 장치로서, 본 발명의 일실시예에 따른 동기데이터 검출부(440)는 보정부(420)를 통해 보정된 샘플링 타이밍을 이용하여 지연부(430)를 통해 지연된 동기신호로부터 동기데이터를 검출할 수 있다. 여기서, 보정된 샘플링 타이밍은 정합필터의 출력값 중 먼저 수신되는 신호에 적용되어 동기데이터를 검출하는데 이용된다.The synchronous data detecting unit 440 detects synchronous data using the sampling timing set through the synchronous timing. The synchronous data detecting unit 440 according to an embodiment of the present invention includes a synchronous data detecting unit 440, The synchronization data can be detected from the synchronization signal delayed through the delay unit 430 using the sampling timing. Here, the corrected sampling timing is applied to the signal received first among the output values of the matched filter, and is used for detecting the synchronization data.

동기데이터 판단부(450)는 수신된 동기데이터가 미리 마련된 값과 일치하는지 확인하는 장치로서, 본 발명의 일실시예에 따른 동기데이터 판단부(450)는 동기데이터 검출부(440)를 통해 검출된 동기데이터가 미리 마련된 값과 일치하는지 판단할 수 있다. 여기서, 미리 마련된 값은 송신측과 수신측이 동기를 위해 설정한 값으로서 수신측을 나타내는 값이다.The synchronization data determination unit 450 determines whether the received synchronization data matches a preset value. The synchronization data determination unit 450 according to an exemplary embodiment of the present invention determines whether the synchronization data detected through the synchronization data detection unit 440 It can be determined whether or not the synchronization data coincides with a preset value. Here, the values prepared in advance are the values set by the transmitting side and the receiving side for synchronization, and are values representing the receiving side.

정보데이터 복원부(460)는 동기데이터 판단부(450)를 통해 동기데이터가 일치하는 것으로 판단되면, 최종적으로 정보데이터를 복원할 수 있다. 이러한 정보데이터 복원부(460)는 송신측과 수신측에서 미리 설정한 구간에서 동기데이터를 기반으로 정보데이터를 획득할 수 있다. 여기서, 정보데이터로 판단되는 신호 또한 정합필터 출력값 중 먼저 수신된 신호이다. 또한, 정보데이터 복원부(460)는 복원한 정보데이터를 본 발명의 일실시예에 따른 유도 비행체에 전달하여 정보데이터에 담긴 정보를 기반으로 동작시킬 수 있다.The information data restoring unit 460 can finally recover the information data if it is determined that the synchronous data matches through the synchronous data judging unit 450. The information data restoring unit 460 may obtain the information data based on the synchronization data in a predetermined interval between the transmitting side and the receiving side. Here, the signal determined by the information data is also the signal received earlier than the matched filter output value. The information data restoring unit 460 may transmit the restored information data to the guidance vehicle according to an embodiment of the present invention to operate based on information contained in the information data.

도3 은 본 발명의 일실시예에 따른 동기타이밍을 보정 및 동기데이터 검출하는 과정을 나타내는 도면이다.3 is a diagram illustrating a process of correcting synchronization timing and detecting synchronization data according to an embodiment of the present invention.

도3 의(a)는 동기신호에 포함된 동기 펄스, 동기데이터, 정보데이터가 시간의 흐름에 따라 순차적으로 수신되는 것을 보여준다. 이를 통해 먼저 동기펄스를 수신하면, T1과 t2 시간을 합한 이후 시점부터 t3 시간 동안 동기데이터를 판단하고, 동기데이터 판단 이후 t4 시간이 지난 시점부터 정보데이터를 복원하는 것을 알 수 있다.3 (a) shows that the sync pulse, the sync data, and the information data included in the sync signal are sequentially received in accordance with the passage of time. Upon receipt of the sync pulse, it is determined that the sync data is determined for a time t3 after the sum of the times T1 and t2, and the information data is restored from the time t4 after the sync data is determined.

도3 의(b)는 첫 번째 채널을 통해 전달된 동기신호이며, 펄스로 표현되는 동기 펄스 및 동기데이터를 보여준다. 여기서, 동기데이터 각각의 비트에 대응되는 펄스는 90도 위상차가 나는 두 개의 펄스(550,560)임을 알 수 있다. 90 도 위상차가 나는 두 개의 펄스(550,560)를 수신하는 이유는 동기데이터의 각각의 비트에 대응되는 펄스의 최대값을 이용하여 샘플링 타이밍을 보정하기 위함이다. 또한, 도3의 (b)는 도 3의 (a)와 대응되는 시간흐름임을 알 수 있다.FIG. 3 (b) shows a synchronization signal transmitted through the first channel, and shows a synchronization pulse and synchronization data represented by a pulse. Here, it can be seen that the pulse corresponding to each bit of the synchronization data is two pulses 550 and 560 having a phase difference of 90 degrees. The reason for receiving two pulses 550 and 560 having a phase difference of 90 degrees is to correct the sampling timing using the maximum value of the pulse corresponding to each bit of the synchronization data. It can also be seen that FIG. 3 (b) is a time flow corresponding to FIG. 3 (a).

도3 의 (c)는 두 번째 채널을 통해 전달된 동기신호가 지연부를 통해 일정시간 지연된 것을 보여준다. 또한, 도3의 (c)는 동기타이밍(T)이 보정되면 샘플링 타이밍 또한 보정되는 것을 보여준다. 동기데이터는 보정된 샘플링 타이밍을 통해 검출된다.. 여기서, 보정된 샘플링 타이밍에 의해 판단되는 신호는 위상차가 나는 두 개의 펄스(550, 560) 중 먼저 수신된 신호(550)일 수 있다.FIG. 3 (c) shows that the synchronous signal transmitted through the second channel is delayed by a predetermined time through the delay unit. 3 (c) shows that the sampling timing is also corrected when the synchronization timing T is corrected. The synchronization data is detected through the corrected sampling timing. Here, the signal determined by the corrected sampling timing may be the first received signal 550 among the two pulses 550 and 560 having a phase difference.

도3 내지 도4 를 참조하면, 본 발명은 먼저 정합필터(300)의 출력값인 동기신호를 두 개의 채널을 통해 전달하고 첫 번째 채널에서 동기펄스의 신호 수신 여부를 판단할 수 있다. 동기펄스의 신호 수신 여부를 판단하는 것은 정합필터의 출력값이 기설정된 임계치(Threshold level)(510)를 초과시 동기펄스를 수신한 것으로 판단할 수 있다.3 to 4, the present invention can first determine whether a sync signal, which is an output value of the matched filter 300, is transmitted through two channels and a sync pulse is received in a first channel. The determination as to whether or not the signal of the synchronous pulse is received can be determined that the synchronous pulse is received when the output value of the matched filter exceeds the predetermined threshold 510.

본 발명의 클럭 카운터부(422)는 기설정된 임계치 시점(510)부터 클럭을 카운트할 수 있다. 본 발명의 비교부(423)는 현재 수신된 정합필터의 출력값을 버퍼에 저장하고 매 클럭마다 이전 버퍼에 저장된 값과 현재 수신된 값을 비교할 수 있다. 비교부(423)는 비교한 결과 값 중 큰 값을 버퍼에 저장하고 이를 순차적으로 수행하여 최종 제1 최대값(520)과 이에 대응되는 동기타이밍(T1)을 버퍼에 저장할 수 있다. 여기서 제1 최대값(520)은 잡음에 의한 오차(530)로 인해 위치가 변경된 것이라 할 수 있다. 따라서, 원래 위치로 되돌릴 수 있도록 동기타이밍(T1)을 보정하는 것이 필요하다. 여기서, 동기타이밍은 클럭값이다.The clock counter 422 of the present invention can count a clock from a preset threshold time 510. The comparing unit 423 of the present invention may store the output value of the currently received matched filter in a buffer and compare the value stored in the previous buffer with the currently received value every clock. The comparator 423 may store a larger value among the comparison results in the buffer and sequentially perform the same to store the final first maximum value 520 and the corresponding synchronization timing T1 in the buffer. Here, the first maximum value 520 may be a position changed due to an error 530 due to noise. Therefore, it is necessary to correct the synchronization timing T1 so that it can be returned to the original position. Here, the synchronization timing is a clock value.

먼저 동기타이밍 보정에 필요한 동기데이터의 실제 최대값 시점은 본 발명의 일실시예에 따른 제1 시간정보로서, Dtn#으로 표현할 수 있다. 여기서 동기데이터의 실제 최대값 시점은 앞서 설명한 동기펄스의 최대값 구하는 방식으로 구할 수 있다. 예컨대, 동기데이터의 첫 번째 비트의 실제 최대값 시점은 동기타이밍(T1)에 미리 약속된 t2 시간을 합한 시점부터 앞서 설명한 바와 같이 현재 수신되는 신호와 이전에 수신되어 저장된 신호의 값을 비교하여 큰 값을 순차적으로 저장함으로써 구할 수 있다. 여기서, 비교구간은 펄스 폭(540) 시간으로 정해 질 수 있다..First, the actual time of the maximum value of the synchronization data required for the synchronization timing is corrected as a first time information in accordance with one embodiment of the present invention, it can be expressed as Dt # n. Here, the actual maximum value time point of the synchronization data can be obtained by a method of obtaining the maximum value of the above-mentioned synchronization pulse. For example, the actual maximum value time point of the first bit of the synchronization data is calculated by comparing the presently received signal with the value of the previously received and stored signal, as described above, from the point of time t2 preliminarily agreed to the synchronization timing (T1) Can be obtained by sequentially storing the values. Here, the comparison period may be defined as the pulse width (540) time.

두 번째 비트의 실제 최대값 시점은 동기타이밍(T1)과 미리 약속된 t2를 합하고, 하나의 펄스폭(540)의 시간을 더한 시점부터 현재 수신되는 신호와 이전에 수신되어 저장된 신호의 값을 비교하여 큰 값을 순차적으로 저장함으로써 구할 수 있다. 또한, 세 번째 비트부터 마지막 비트까지의 실제 최대값 시점은 두 번째 비트의 실제 최대값 시점을 구한 방식으로 정해질 수 있다. 여기서, 구해진 실제 최대값 시점은 각각 제2 최대값 및 실질 샘플링 타이밍으로 정의할 수 있다. 여기서, 실질 샘플링 타이밍은 클럭값이다.The actual maximum value time point of the second bit is obtained by adding the synchronous timing T1 and the predetermined t2 and comparing the presently received signal with the value of the previously received and stored signal from the time of adding one pulse width 540 And sequentially storing large values. In addition, the actual maximum value point from the third bit to the last bit can be determined in such a manner that the actual maximum value point of the second bit is obtained. Here, the obtained actual maximum value points may be defined as a second maximum value and an actual sampling timing, respectively. Here, the substantial sampling timing is a clock value.

또한, 동기타이밍으로부터 설정되는 샘플링 타이밍은 본 발명의 일실시예에 따른 제2 시간정보로서, Dtn으로 표현할 수 있다. 본 발명의 일실시예에 따른 동기데이터는 8비트로 구성된 것으로서, 여기서 n값은 1이상 8이하인 정수라 할 수 있다. 예컨대, 동기데이터 첫 번째 비트의 샘플링 타이밍은 동기타이밍(T1)에 미리 약속된 t2 시간을 합한 시점일 수 있다. 동기데이터 두 번째 비트의 샘플링 타이밍은 동기타이밍(T1)과 미리 약속된 t2 시간을 합하고, 하나의 펄스 시간을 더한 시점일 수 있다. 이를 통해 동기데이터 세 번째 비트부터 마지막 비트까지의 샘플링 타이밍이 정해질 수 있다. 여기서, 미리 약속된 것이란 송신측과 수신측이 동기를 위해 설정한 통신 규약이라 할 수 있다. 이러한 동기데이터를 판단하는 샘플링 타이밍은 오차(530)로 인해 위치가 변경된 동기타이밍(T1)에 의해 정해진다.The sampling timing set from the synchronization timing can be represented by Dt n as second time information according to an embodiment of the present invention. The synchronization data according to an embodiment of the present invention is composed of 8 bits, where the n value may be a positive integer of 1 or more and 8 or less. For example, the sampling timing of the first bit of the synchronization data may be a time point obtained by adding t2 times previously scheduled to the synchronization timing (T1). The sampling timing of the second bit of the synchronization data may be a time point obtained by adding the synchronization timing (T1) and the predetermined t2 time and adding one pulse time. This allows the sampling timing from the third bit to the last bit of the synchronization data to be determined. Here, what is promised is a communication protocol set by the transmitting side and the receiving side for synchronization. The sampling timing for determining such synchronization data is determined by the synchronization timing T1 whose position has been changed due to the error 530. [

타이밍 보정값은 먼저 여덟개의 비트로 구성되는 동기데이터의 실제 최대값 시점(Dtn#)에서 동기타이밍에 의해 설정되는 복수개의 샘플링 타이밍(Dtn)의 클럭값을 감산하여 구할 수 있다. 이러한 타이밍 보정값은 수학식1 및 수학식2 를 통해 산출할 수 있다.The timing correction value can be obtained by subtracting the clock value of a plurality of sampling timings Dt n set by the synchronization timing at the actual maximum value time point (Dt n #) of synchronous data composed of eight bits. Such a timing correction value can be calculated through Equations (1) and (2).

Figure 112014058977724-pat00001
Figure 112014058977724-pat00001

수학식1 에서 αn은 타이밍 보정값, Dtn#은 동기 데이터의 실제 최대값 시점, Dtn은 샘플링 타이밍이다. n값은 변수로서, 본 발명의 일실시예에 따른 n값은 1이상 8이하인 정수일 수 있다.In the equation (1),? N is the timing correction value, Dtn # is the actual maximum value time point of the synchronization data, and Dtn is the sampling timing. The value of n is a variable, and the value of n according to an embodiment of the present invention may be an integer of 1 or more and 8 or less.

Figure 112014058977724-pat00002
Figure 112014058977724-pat00002

수학식2 에서 T는 보정된 동기타이밍, T1은 동기펄스의 최대값 시점에 대응되는 동기타이밍, α1 부터 α8은 수학식1 에서 산출한 동기데이터를 구성하는 여덟개의 비트 각각에 대응되는 타이밍 보정값으로 정의할 수 있다. 이러한 수학식2는 동기타이밍(T1)에 복수개의 타이밍 보정값의 평균값을 더하면 여덟개 비트의 평균 오차만큼 보정되어 오차확률이 1/8로 줄어드는 것을 나타낸다. In Equation (2), T denotes a corrected synchronization timing, T 1 denotes a synchronization timing corresponding to a maximum value time point of the synchronization pulse, and α 1 to α 8 denote a timing correction value corresponding to each of the eight bits constituting the synchronization data calculated in Equation . Equation (2) shows that when the average value of a plurality of timing correction values is added to the synchronization timing (T1), the error probability is reduced to 1/8 by correcting by an average error of eight bits.

동기데이터 검출부(440)는 수학식2를 통해 산출한 동기타이밍(T)을 통해 보정되는 샘플링 타이밍을 이용하여 동기데이터를 검출할 수 있다. 예컨대 동기데이터 검출부(440)는 일정한 클럭 이후 시점에 지연된 동기신호에 보정된 동기타이밍(T)을 적용하고 적용된 동기타이밍 시점에 의해 샘플링 타이밍이 정해지면 샘플링 타이밍을 이용하여 동기데이터를 검출할 수 있다. 여기서, 샘플링 타이밍 시점의 동기데이터의 값은 기설정된 값 이상일 경우 1, 기설정된 값 이하일 경우 0으로 정해질 수 있다. 이러한 동기데이터의 값은 샘플링 과정을 통해 정해지는 것이다. 동기데이터 검출 구간은 보정된 동기타이밍 시점과 t2시간을 더한 시점이 시작시점이고, 시작시점에서 t3 시간을 더한 시점이 마지막 시점 일 수 있다. 여기서, 샘플링 타이밍에 의해 판단되는 신호는 90도 위상차가 나는 두 개의 정합필터 출력값 중 먼저 수신된 신호일 수 있다.The synchronous data detecting unit 440 can detect the synchronous data using the sampling timing corrected through the synchronous timing T calculated through Equation (2). For example, the synchronization data detector 440 may apply the corrected synchronization timing T to the synchronization signal delayed after a predetermined clock and detect the synchronization data using the sampling timing when the sampling timing is determined by the applied synchronization timing timing . Here, the value of the synchronization data at the sampling timing may be set to 1 when the value is equal to or greater than a predetermined value, and to 0 when the value is equal to or less than a predetermined value. The value of such synchronization data is determined through a sampling process. The synchronous data detection period may be a start point of the corrected synchronization timing point plus t2 time, and a point of time t3 may be added to the start point of the synchronization timing. Here, the signal determined by the sampling timing may be the first received signal among two matched filter output values having a phase difference of 90 degrees.

이를 통해 구해진 동기데이터는 미리 마련된 값과 동일한지 여부에 따라 뒤에 수신되는 정보데이터를 검출하는데 이용될 수 있다. 여기서, 동기데이터가 미리 마련된 값과 동일 하지 않다고 판단되면, 다시 동기펄스를 찾는 단계로 넘어가 동작하게 된다.The synchronization data obtained through this process can be used for detecting information data received later depending on whether or not the synchronization data is equal to a preset value. Here, if it is determined that the synchronization data is not the same as the previously provided value, the process moves on to the step of searching again for the synchronization pulse.

이러한 과정을 통해 정합필터 출력값인 동기데이터의 각 비트 별 최대값의 시간정보를 획득하여 동기펄스를 통해 산출한 동기타이밍의 오차를 보정할 수 있으며, 동기데이터를 일정시간 지연시켜 동기데이터 에러시 보정된 동기타이밍으로 재 판단하여 동기검출 에러확률을 낮출 수 있다.In this manner, the time information of the maximum value of each bit of the synchronization data, which is the output value of the matched filter, can be obtained and the error of the synchronization timing calculated through the synchronization pulse can be corrected. The synchronous detection error probability can be reduced.

도5 는 본 발명의 일실시예에 따른 지연부를 통해 지연된 동기데이터를 판단하는 과정을 설명하기 위한 도면이다.5 is a diagram for explaining a process of determining delayed synchronization data through a delay unit according to an embodiment of the present invention.

도5 를 참조하면, 도4의 (a)는 동기신호에 포함된 동기데이터가 FIFO(First Input First Output)를 통과하는 것을 보여준다. 지연부(233)는 전달받은 동기신호에 포함된 동기데이터를 일정 시간만큼 지연시키는 역할을 수행할 수 있다. 본 발명의 일실시예에 따른 지연부(233)는 매 클럭마다 정합필터의 출력값에 해당하는 동기데이터의 전체 구간에 대응되는 시간만큼 FIFO를 이용하여 지연시킬 수 있다. 여기서, FIFO는 반도체 소자인 FPGA(Field Programmable gate array)로 구현될 수 있다.Referring to FIG. 5, (a) of FIG. 4 shows that synchronization data included in a synchronization signal passes through a FIFO (First Input First Output). The delay unit 233 may delay the synchronization data included in the received synchronization signal by a predetermined time. The delay unit 233 according to an exemplary embodiment of the present invention may delay the output of the matched filter every clock by using the FIFO for a time corresponding to the entire period of the synchronization data corresponding to the output value of the matched filter. Here, the FIFO can be implemented as a field programmable gate array (FPGA), which is a semiconductor device.

도5의 (b)는 지연된 동기신호를 나타낸다. 지연된 동기신호에서 동기데이터를 판단하는 샘플링 타이밍은 보정된 동기타이밍에 의해 정해질 수 있다.5 (b) shows a delayed synchronization signal. The sampling timing for determining the synchronization data in the delayed synchronization signal can be determined by the corrected synchronization timing.

도6 은 본 발명의 일실시예에 따른 통신 시스템에서 동기신호 처리 방법을 간략히 나타내는 흐름도이다.6 is a flowchart briefly illustrating a method of processing a sync signal in a communication system according to an embodiment of the present invention.

도6 를 참조하면, 통신 시스템에서 동기신호 처리 방법은 먼저 정합필터의 출력값에 대응되는 동기신호를 수신하여 적어도 두 개의 채널로 분배하여 전달할 수 있다.(S501) 복수개의 채널 중 어느 하나의 채널을 통해 동기신호를 전달받아 동기신호에 포함된 동기펄스가 기설정된 임계치 이상인지 여부를 판단할 수 있다.(S503) 여기서, 동기펄스가 기설정된 임계치 이상이 아닌 경우 시작 단계로 돌아가게 된다. 6, a synchronization signal processing method in a communication system may receive a synchronization signal corresponding to an output value of a matched filter and distribute the signal to at least two channels and transmit the same. (S501) It is possible to determine whether the sync pulse included in the sync signal is equal to or greater than a preset threshold value (S503). If the sync pulse is not equal to or greater than the preset threshold value, the process returns to the start step.

동기펄스가 기설정된 임계치 이상인 경우, 동기펄스의 시간정보를 산출할 수 있다.(S505) 여기서 동기펄스의 시간 정보는 동기펄스의 제1 최대값에 대응되는 동기타이밍으로서 종래의 동기시점을 나타내는 동기타이밍이라 할 수 있다. 본 발명의 일실시예에 따른 동기타이밍은 잡음에 의한 오차가 포함된 값이라 할 수 있다. 따라서, 동기타이밍 보정이 필요하다.(S505). Here, the time information of the synchronizing pulse is synchronous timing corresponding to the first maximum value of the synchronizing pulse, and the time information of the synchronizing pulse is synchronized with the synchronizing timing indicating the conventional synchronizing time Timing. The synchronization timing according to an embodiment of the present invention may be a value including an error due to noise. Therefore, synchronization timing correction is required.

동기펄스의 시간정보를 기반으로 동기데이터를 구성하는 비트 각각에 대한 시간정보를 산출할 수 있다.(S507) 여기서 각각의 비트에 대한 시간정보는 각각의 비트를 나타내는 펄스의 제2 최대값에 대응되는 복수개의 실질 샘플링 타이밍으로서 동기타이밍을 보정하는데 이용될 수 있다. 실질 샘플링 타이밍은 동기데이터를 검출하는 가장 이상적인 시점일 수 있다. 본 발명의 일시시예에 따른 샘플링 타이밍은 보정될 시 실질 샘플링 타이밍에 근사하게 보정될 수 있다.The time information for each of the bits constituting the synchronization data can be calculated based on the time information of the synchronization pulse (S507). The time information for each bit corresponds to the second maximum value of the pulse representing each bit And can be used to correct the synchronization timing as a plurality of substantial sampling timings. The substantial sampling timing may be the most ideal time for detecting synchronous data. The sampling timing according to the temporary example of the present invention can be corrected approximately to the substantial sampling timing when corrected.

S505 단계와 S507단계에서 산출한 시간정보를 이용하여 타이밍 보정값을 산출할 수 있다.(S509) 여기서, 타이밍 보정값은 실질 샘플링 타이밍에서 동기타이밍에 의해 정해지는 샘플링 타이밍을 감산함으로써 산출될 수 있다. 이러한 타이밍 보정값은 동기데이터를 구성하는 비트 수와 동일한 수가 산출될 수 있다.The timing correction value can be calculated using the time information calculated in steps S505 and S507. (S509) Here, the timing correction value can be calculated by subtracting the sampling timing determined by the synchronization timing at the substantial sampling timing . This timing correction value can be calculated in the same number as the number of bits constituting the synchronization data.

산출한 타이밍 보정값의 평균값을 동기타이밍에 가산함으로써 동기타이밍을 보정할 수 있다.(S511) 앞서 복수개의 채널을 통해 분배된 동기신호는 다른 하나의 채널을 통해 전달 되어 일정시간 지연되어 출력될 수 있다.(S513) 여기서 동기신호를 지연하는 것은 동기신호에 포함된 동기데이터를 지연하는 경우이다.The synchronization timing can be corrected by adding the average value of the calculated timing correction values to the synchronization timing. (S511) The synchronization signal distributed through the plurality of channels is transmitted through the other channel, (S513) Delaying the synchronization signal is a case of delaying the synchronization data included in the synchronization signal.

지연된 동기데이터를 앞서 S511 단계에서 보정된 동기타이밍을 이용하여 판단할 수 있다.(S515) 여기서 판단이란 보정된 동기타이밍에 따라 보정된 샘플링 타이밍을 통해 검출하는 것이다. 샘플링 타이밍에 의해 검출된 동기데이터값은 기설정된 동기신호의 세기 기준으로 0과1로 구분되어 결정된다.The delayed synchronization data can be determined using the synchronization timing corrected in step S511 (S515). Here, the determination is made through the sampling timing corrected according to the corrected synchronization timing. The sync data value detected by the sampling timing is determined by dividing the sync data into 0 and 1 on the basis of the preset sync signal strength.

S515 단계를 통해 판단된 동기데이터가 미리 마련된 값과 일치하는지 여부를 판단할 수 있다.(S517) 여기서, 미리 마련된 값이란 송신측과 수신측이 통신규약으로 정한 값으로서, 수신측을 나타내는 일종의 주소값 일 수 있다. 따라서, 일치하는지 여부를 판단하는 것은 송신측이 원하는 목적지인지 여부를 판단하는 것이다. 동기데이터가 미리 마련된 값과 일치하지 않으면, 자신의 신호가 아니라 판단하여 시작단계로 넘어가게 된다.It is possible to judge whether or not the synchronization data determined in step S515 coincides with a preset value (S517). Here, the preset value is a value defined by the communication protocol between the transmitting side and the receiving side, and is a kind of address Lt; / RTI > Therefore, it is determined whether or not the destination is a destination. If the synchronization data does not coincide with a preset value, it is determined that the signal is not its own signal, and the process proceeds to the start step.

동기데이터가 미리 마련된 값과 일치하는 경우, 자신의 신호로 판단하여 뒤에 수신되는 정보데이터를 복원할 수 있다.(S519) 이렇게 복원된 정보데이터는 본 발명의 일실시예에 따른 동기신호 처리 장치를 구비한 유도 비행체에 전달되어 동작을 제어할 수 있다.If it is determined that the synchronous data matches a predetermined value, it is determined that the synchronous data is a signal of itself and the information data to be received later can be restored. (S519) The restored information data is used for the synchronous signal processing apparatus according to an embodiment of the present invention It is possible to control the operation of the vehicle.

본 발명에 따른 방법은 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광데이터 저장장치 등이 있으며, 또한 캐리어 웨이브(예를 들어 인터넷을 통한 전송)의 형태로 구현되는 것도 포함한다. 또한 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다.The method according to the present invention can be implemented as a computer-readable code on a computer-readable recording medium. A computer-readable recording medium includes all kinds of recording apparatuses in which data that can be read by a computer system is stored. Examples of the recording medium include a ROM, a RAM, a CD-ROM, a magnetic tape, a floppy disk, an optical data storage device, and the like, and a carrier wave (for example, transmission via the Internet). The computer-readable recording medium may also be distributed over a networked computer system so that computer readable code can be stored and executed in a distributed manner.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is evident that many alternatives, modifications and variations will be apparent to those skilled in the art.

따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.Accordingly, the true scope of the present invention should be determined by the technical idea of the appended claims.

10: 신호 수신 장치
100: 수신부
200: A/D변환부
300: 정합필터
400: 동기신호 처리 장치
410: 분배부
420: 보정부
421: 동기펄스 판단부
422: 클럭 카운터부
423: 비교부
424: 보정값 산출부
430: 지연부
440: 동기데이터 검출부
450: 동기데이터 판단부
460: 정보데이터 복원부10: Signal receiving device
100:
200: A / D conversion section
300: matched filter
400: synchronous signal processing device
410:
420:
421:
422: clock counter unit
423:
424: correction value calculating section
430:
440: Sync data detector
450: Synchronization data determination unit
460: Information data restoring unit

Claims (5)

동기신호를 적어도 두 개의 채널로 분배하여 전달하는 단계;
상기 채널 중 어느 하나의 채널을 통해 상기 동기신호를 전달받아 상기 동기신호에 포함된 동기펄스가 기설정된 임계치 이상인 경우, 상기 동기신호로부터 동기데이터를 검출하기 위해 상기 동기펄스를 기반으로 동기타이밍을 산출하고, 산출된 동기타이밍에 의해 설정되는 상기 동기데이터를 판단하는 시점인 복수개의 샘플링 타이밍을 보정하는 단계;
상기 채널 중 다른 하나의 채널을 통해 일정시간 지연된 동기신호에 상기 보정된 복수개의 샘플링 타이밍을 적용하여 상기 지연된 동기신호로부터 동기데이터를 검출하는 단계; 및
상기 동기데이터에 해당하는 목적지로 판단되면, 상기 동기데이터를 기반으로 상기 동기신호로부터 정보데이터를 복원하는 단계; 를 포함하고,
상기 검출하는 단계는
상기 채널 중 다른 하나의 채널을 통해 상기 동기신호를 전달받아 상기 동기신호를 일정시간 지연시키는 단계; 및
상기 지연된 동기신호에 상기 보정된 복수개의 샘플링 타이밍을 적용하여 상기 지연된 동기신호로부터 동기데이터를 검출하는 단계; 를 포함하는 것을 특징으로 하는 통신 시스템에서 동기신호 처리 방법.Distributing and transmitting the synchronization signal to at least two channels;
When the synchronization signal received through any one of the channels is received and the synchronization pulse included in the synchronization signal is equal to or greater than a predetermined threshold value, a synchronization timing is calculated based on the synchronization pulse to detect synchronization data from the synchronization signal And correcting a plurality of sampling timings, which are timings at which the synchronization data set by the calculated synchronization timings is determined;
Detecting synchronization data from the delayed synchronization signal by applying the plurality of corrected sampling timings to a synchronization signal delayed by a predetermined time through another channel of the channels; And
Recovering information data from the synchronization signal based on the synchronization data if it is determined to be a destination corresponding to the synchronization data; Lt; / RTI >
The detecting step
Receiving the synchronization signal through another channel of the channel and delaying the synchronization signal for a predetermined time; And
Detecting synchronization data from the delayed synchronization signal by applying the plurality of corrected sampling timings to the delayed synchronization signal; And outputting the synchronizing signal. 삭제delete 제1 항에 있어서, 상기 복원하는 단계는
상기 동기신호의 목적지인지 확인하기 위해 상기 동기데이터가 미리 마련된 값과 일치하는지 판단하는 단계; 및
상기 동기데이터가 미리 마련된 값과 일치하는 경우, 상기 동기데이터를 기반으로 상기 동기신호로부터 정보데이터를 복원하는 단계
를 포함하는 것을 특징으로 하는 통신 시스템에서 동기신호 처리 방법.2. The method of claim 1,
Determining whether the synchronization data matches a preset value to confirm whether the synchronization signal is a destination of the synchronization signal; And
And restoring the information data from the synchronization signal based on the synchronization data if the synchronization data coincides with a preset value
And outputting the synchronizing signal. 제1 항에 있어서, 상기 보정하는 단계는
상기 채널 중 어느 하나의 채널을 통해 상기 동기신호를 전달받아 상기 동기신호에 포함된 동기펄스가 기설정된 임계치 이상인지 판단하는 단계;
상기 동기펄스가 상기 임계치 이상으로 판단되면 상기 임계치 시점부터 일정 시간 간격마다 클럭을 카운트하는 단계;
상기 동기신호로부터 동기데이터를 검출하기 위해 상기 동기펄스를 수신하고 수신되는 동기펄스를 상기 클럭 마다 비교하여 상기 동기타이밍을 산출하고, 상기 동기데이터의 비트 각각에 대응되는 펄스를 수신하고 수신되는 펄스를 상기 클럭 마다 비교하여 복수개의 실질 샘플링 타이밍을 산출하는 단계; 및
산출된 상기 동기타이밍과 상기 복수개의 실질 샘플링 타이밍을 이용하여 타이밍 보정값을 산출하고 산출된 타이밍 보정값을 상기 동기타이밍에 가산하여 상기 복수개의 샘플링 타이밍을 보정하는 단계
를 포함하는 것을 특징으로 하는 통신 시스템에서 동기신호 처리 방법.2. The method of claim 1, wherein the correcting comprises:
Receiving the synchronization signal through any one of the channels and determining whether a synchronization pulse included in the synchronization signal is equal to or greater than a predetermined threshold;
Counting a clock at predetermined time intervals from the threshold value if the synchronization pulse is determined to be equal to or greater than the threshold value;
And a controller for receiving the sync pulse to detect the sync data from the sync signal, comparing the received sync pulse for each clock to calculate the sync timing, receiving a pulse corresponding to each bit of the sync data, Calculating a plurality of substantial sampling timings by comparing each of the clocks; And
Calculating a timing correction value using the calculated synchronization timing and the plurality of substantial sampling timings, and adding the calculated timing correction value to the synchronization timing to correct the plurality of sampling timings
And outputting the synchronizing signal. 제4 항에 있어서, 상기 실질 샘플링 타이밍을 산출하는 단계는
상기 동기펄스가 상기 임계치 이상으로 판단되면 상기 임계치 시점부터 일정 시간 간격마다 카운트 되는 클럭(clock)마다 상기 동기펄스의 값을 저장하고, 현재 수신한 동기펄스의 값과 기저장된 동기펄스의 값을 매 클럭마다 비교하고 큰 값을 저장하여 생성된 제1 최대값 및 상기 제1 최대값 시점에 대응되는 동기타이밍을 저장하고,
상기 동기타이밍으로 인해 설정된 상기 동기데이터를 판단하는 샘플링 타이밍까지 구간에서 상기 동기데이터를 구성하는 복수개의 비트 각각에 대응되는 펄스값을 상기 클럭 마다 저장하고, 현재 펄스값과 기저장된 펄스값을 매 클럭마다 비교하여 큰 값을 저장하여 복수개의 제2 최대값을 구하고, 상기 제2 최대값 각각의 시점에 대응되는 복수개의 실질 샘플링 타이밍을 저장하는 것
를 포함하는 것을 특징으로 하는 통신 시스템에서 동기신호 처리 방법.

5. The method of claim 4, wherein calculating the substantial sampling timing comprises:
Storing the value of the sync pulse for each clock counted at a predetermined time interval from the threshold time point if the sync pulse is determined to be equal to or greater than the threshold value, Storing the generated first maximum value and the synchronization timing corresponding to the first maximum value time,
And stores a pulse value corresponding to each of a plurality of bits constituting the synchronization data in the interval until the sampling timing for determining the synchronization data set by the synchronization timing for each of the clocks and outputs the current pulse value and the pre- And storing a plurality of substantial sampling timings corresponding to the respective time points of the second maximum value
And outputting the synchronizing signal.

KR20140077286A 2014-06-24 2014-06-24 Sync signal processing method in communication system KR101489890B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20140077286A KR101489890B1 (en) 2014-06-24 2014-06-24 Sync signal processing method in communication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20140077286A KR101489890B1 (en) 2014-06-24 2014-06-24 Sync signal processing method in communication system

Publications (1)

Publication Number Publication Date
KR101489890B1 true KR101489890B1 (en) 2015-02-04

Family

ID=52590295

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20140077286A KR101489890B1 (en) 2014-06-24 2014-06-24 Sync signal processing method in communication system

Country Status (1)

Country Link
KR (1) KR101489890B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180080583A (en) * 2017-01-04 2018-07-12 한양대학교 산학협력단 Network system, receiver and synchronization method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020094371A (en) * 2001-06-11 2002-12-18 삼성전자 주식회사 Data recovery circuit and method thereof
US20090028281A1 (en) 2007-07-24 2009-01-29 Korea University Industrial & Academic Collaboration Foundation Serial transceiver and communication method used by the serial transceiver

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020094371A (en) * 2001-06-11 2002-12-18 삼성전자 주식회사 Data recovery circuit and method thereof
US20090028281A1 (en) 2007-07-24 2009-01-29 Korea University Industrial & Academic Collaboration Foundation Serial transceiver and communication method used by the serial transceiver

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180080583A (en) * 2017-01-04 2018-07-12 한양대학교 산학협력단 Network system, receiver and synchronization method thereof
KR101967517B1 (en) * 2017-01-04 2019-04-09 한양대학교 산학협력단 Network system, receiver and synchronization method thereof

Similar Documents

Publication Publication Date Title
US7492316B1 (en) Wireless time reference system and method
KR102278482B1 (en) Telegram segmentation-based positioning
US9838196B2 (en) Synchronization apparatus, synchronization system, radio communication apparatus and synchronization method
EP2965470B1 (en) High-resolution link-path delay estimator and method for estimating a signal-path delay
US8971427B2 (en) Wireless transceiver system and method
AU2010200239B2 (en) Distance measuring equipment and distance measuring equipment monitor system
JP2007212420A (en) Distance measuring system
US10073169B1 (en) Apparatus and methods for generating an accurate estimate of a time of receipt of a packet
US6768445B1 (en) Device and method for SPR detection in a mode-s transponder
JP2016138787A (en) Passive radar device
US10495727B2 (en) Phase difference estimator and method for estimating a phase difference between signals
JP5279990B2 (en) Radar equipment
US6049720A (en) Link delay calculation and compensation system
US8018372B2 (en) Spread spectrum radar apparatus, method for determining virtual image, and method for suppressing virtual image
KR101489890B1 (en) Sync signal processing method in communication system
KR101453952B1 (en) Sync signal processing apparatus in communication system
KR102037035B1 (en) Radar Apparatus Having Voltage Saturation Preventing Function of Base Band Signal and Method Therefore
EP3217579A1 (en) Audio network system
US10495744B2 (en) Method, a system, a transponder, and a position detection apparatus for a precise measurement of a position
JP6573328B2 (en) Wireless communication system and wireless communication device
JP2014132263A (en) Wireless communication system
EP2980601B1 (en) Method of secure rf ranging under strong multipath reflections
JP5306516B2 (en) Positioning device
JP7007806B2 (en) Terrestrial positioning system
JP6461041B2 (en) Synchronization signal generation system, phase difference calculation device, and synchronization signal generation device

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171122

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191219

Year of fee payment: 6