KR101489791B1 - 편광 기반 논리 레벨 표현을 갖는 광 논리 디바이스들 및 그 설계 방법 - Google Patents

Abstract

편광 기반 논리 레벨 표현을 이용하여 논리 연산들을 구현하는 장치 및 방법이 제공된다. 장치 및 방법은 입력 편광 빔을 제 1 빔 및 제 2 빔으로 분리하며, 상기 제 1 빔 및 상기 제 2 빔은 상기 입력 편광 빔의 상대 편광각과 같거나 거의 같은 동일한 또는 거의 동일한 상대 편광각을 갖는다. 상기 장치 및 방법은 또한 상기 제 1 빔을 제 1 상대 편광각으로 편광하고 상기 제 2 빔을 제 2 상대 편광각으로 편광한다. 상기 입력 편광 빔의 2개의 수직 편광 성분들의 진폭 비는 1 또는 거의 1이고, 상기 제 1 상대 편광각과 상기 제 2 상대 편광각과의 차는 180도 또는 거의 180도이다. 더욱이, 상기 입력 편광 빔의 상대 편광각은 상기 제 1 상대 편광각 또는 상기 제 2 편광각과 같거나 거의 같다.

Description

편광 기반 논리 레벨 표현을 갖는 광 논리 디바이스들 및 그 설계 방법{OPTICAL LOGIC DEVICES HAVING POLARIZATION BASED LOGIC LEVEL REPRESENTATION AND METHOD OF DESIGNING THE SAME}

본 출원은 2006년 5월 18일자 미국 예비 출원 60/747,656호, 2006년 5월 22일자 미국 예비 출원 60/747,901호 및 2006년 9월 29일자 미국 예비 출원 60/827,630호에 대한 우선권을 주장하며, 이는 모두 본원에 참조로 포함된다.

본 발명의 실시예들은 일반적으로 편광 기반 논리 상태 표현을 이용하는 이진 논리 게이트들에 관한 것이다.

이진 논리 게이트들은 논리 출력을 산출하기 위해 논리 입력들에 대한 논리 연산을 구현한다. 각 논리 입력 및 출력의 논리 레벨(또는 상태)은 0(즉, 로우(low)) 또는 1(즉, 하이(high))이다. 전기 시스템들에서, 입력 또는 출력의 논리 레벨은 통상적으로 저 전압이 논리 0을 나타내고 고 전압이 논리 1을 나타내는 전압 레벨로 표현된다. 마찬가지로, 종래 기술의 광 시스템은 입력/출력 전자기파의 세기(intensity)를 기초로 논리 레벨들을 나타낸다. 종래 기술에 개시된 유일한 편광 기반 논리 레벨 표현은 상대적 편광각이 0인 평행/수평 편광 전자기파 및 상대적 편광각이 90°인 직각/수직 편광 전자기파를 이용하여 광 시스템에서 2개의 논리 레벨을 표현한다.

논리 레벨들의 세기 기반 표현들을 이용하여 논리 연산들을 수행하는 광 게이트들은 이들 게이트의 캐스케이드(cascade) 전에 출력된 전자기파의 재생을 필요로 한다. 추가로, 기존 광 게이트들은 단축 결정, 비선형 광 엘리먼트 및 반도체형 광 검출기와 같은 고가의 컴포넌트들을 포함한다. 또한, 종래 기술의 광 게이트들은 복잡한 병렬 프로시저들을 구현하기에는 불충분하며 최적의 속도로 작동하지 않는다.

이에 따라 전자기파의 임의의 편광각에 기반한 편광 기반 논리 레벨 표현을 이용하여 비용 효율적이고 계산상 간소화된 방식으로 논리 연산들을 수행하는 광 게이트에 대한 필요성이 있다.

편광 기반 논리 레벨 표현을 이용하여 논리 연산들을 구현하는 장치 및 방법이 제공된다. 일 실시예로, 입력 편광 빔을 제 1 빔 및 제 2 빔으로 분리하는 장치 및 방법이 제공되며, 상기 제 1 빔 및 상기 제 2 빔은 상기 입력 편광 빔의 상대 편광각과 같거나 거의 같은 동일한 또는 거의 동일한 상대 편광각을 갖는다. 상기 장치 및 방법은 또한 상기 제 1 빔을 제 1 상대 편광각으로 편광하고 상기 제 2 빔을 제 2 상대 편광각으로 편광한다. 상기 입력 편광 빔의 2개의 수직 편광 성분들의 진폭 비는 1 또는 거의 1이고, 상기 제 1 상대 편광각과 상기 제 2 상대 편광각과의 차는 180도 또는 거의 180도이다. 더욱이, 상기 입력 편광 빔의 상대 편광각은 상기 제 1 상대 편광각 또는 상기 제 2 편광각과 같거나 거의 같다.

다른 실시예로, 제 1 상대 크기(magnitude) 및 제 1 상대 편광각을 갖는 입력 편광 빔을 수신하는 장치 및 방법이 제공되며, 상기 입력 편광 빔은 상기 제 1 상대 편광각을 기초로 제 1 논리 상태 또는 제 2 논리 상태를 나타낸다. 상기 장치 및 방법은 상기 입력 편광 빔을 제 1 빔 및 제 2 빔으로 분리하며, 상기 제 1 빔 및 상기 제 2 빔은 같거나 거의 같고 상기 입력 편광 빔과 동일한 논리 상태를 나타낸다. 상기 장치 및 방법은 상기 제 1 빔의 상대 편광각이 상기 제 2 논리 상태를 나타낸다면 상기 제 1 빔을 광학적으로 제거하거나 거의 광학적으로 제거하고, 상기 제 2 빔의 상대 편광각이 상기 제 1 논리 상태를 나타낸다면 상기 제 2 빔을 광학적으로 제거하거나 거의 광학적으로 제거한다.

상기에는 방법과 관련하여 설명했지만, 본 발명의 다른 실시예들은 장치 및/또는 컴퓨터 프로그램 제품으로서 구현된다. 이와 관련하여, 본 발명의 일 실시예에 따른 장치는 불(Boolean) 함수를 구현하기 위한 범용 프로세서를 설계하기 위한 메모리, 및 상기 메모리와 통신하며 상술한 기능들을 수행하도록 구성된 프로세서를 포함한다. 컴퓨터 프로그램 제품에 관해, 컴퓨터 프로그램 제품은 상술한 기능들을 수행하도록 구성된 실행 가능 부분들을 포함하는 컴퓨터 판독 가능 프로그램 코드 부분들과 함께 컴퓨터 판독 가능 프로그램 코드 부분들을 저장한 적어도 하나의 컴퓨터 판독 가능 저장 매체를 포함한다.

발명의 이점들은 일부는 이어지는 설명에서 언급될 것이며, 일부는 설명으로부터 명백해지거나 발명의 실시에 의해 알 수 있을 것이다. 발명의 이점들은 첨부된 청구범위에 특별히 지시된 엘리먼트들 및 조합들에 의해 실현 및 달성될 것이다.

상기한 일반적인 설명 및 다음의 상세한 설명 모두 단지 예시 및 설명을 위한 것이며, 청구된 바와 같이 발명을 한정하는 것은 아니다.

도 1은 입력 빔을 처리하기 위해 캐스케이드된 일반적인 2-전자 신호(TES) 이진 게이트를 포함하는 광 디바이스들의 예시적인 집합을 나타낸다.
도 2는 입력 및 출력 빔이 평행한 일반적인 TES 이진 게이트를 나타낸다.
도 3은 동일 직선상의 입력 및 출력 빔을 생성하기 위해 추가 광 디바이스와 캐스케이드된 일반적인 TES 이진 게이트를 나타낸다.
도 4는 복소 ρ 평면을 나타낸다.
도 5는 AND 게이트 구현의 실시예를 나타낸다.
도 6은 NAND 게이트 구현의 실시예를 나타낸다.
도 7은 OR 게이트 구현의 실시예를 나타낸다.
도 8은 NOR 게이트 구현의 실시예를 나타낸다.
도 9는 XOR 게이트 구현의 실시예를 나타낸다.
도 10은 XNOR 게이트 구현의 실시예를 나타낸다.
도 11은 XOR 게이트 구현의 다른 실시예를 나타낸다.
도 12는 XNOR 게이트 구현의 다른 실시예를 나타낸다.
도 13은 AND 게이트 구현의 다른 실시예를 나타낸다.
도 14는 3-입력 AND 게이트 구현의 실시예를 나타낸다.
도 15는 도 14의 3-입력 AND 게이트 구현의 간소화된 버전의 실시예를 나타낸다.
도 16은 순차적 불 표현(ABC+D)의 예시적인 디지털 회로 설계를 나타낸다.
도 17은 본 발명의 원리와 일치하는 순차적 불 표현(ABC+D)의 실시예를 나타낸다.
도 18은 비순차적 불 표현(AB+CD)의 예시적인 디지털 회로 설계를 나타낸다.
도 19는 본 발명의 원리와 일치하는 비순차적 불 표현(AB+CD)의 실시예를 나타낸다.
도 20은 TES R 게이트의 복소 ρ 평면 표현을 나타낸다.
도 21은 TES S 게이트의 복소 ρ 평면 표현을 나타낸다.
도 22는 TES LPP 게이트의 복소 ρ 평면 표현을 나타낸다.
도 23은 단일 반사 단일 전자 신호(SRSES) R 게이트 구조의 복소 ρ 평면 표현을 나타낸다.
도 24는 단일 반사 단일 전자 신호(SRSES) LPP 게이트 구조의 복소 ρ 평면 표현을 나타낸다.
도 25는 R 및 LPP 게이트의 복소 ρ 평면 표현을 나타낸다.

본 발명은 발명의 모든 실시예가 아니라 일부 실시예가 도시되는 첨부 도면들을 참조로 아래에 더 상세히 설명될 것이다. 게다가, 이들 발명은 많은 다른 형태로 구현될 수 있고, 여기서 설명하는 실시예들로 한정되는 것으로 해석되지 않아야 하며, 오히려 이들 실시예들은 본 개시가 적용 가능한 적법한 요건들을 만족하도록 제공된다. 동일 부호들은 처음부터 끝까지 동일 엘리먼트들을 지시한다.

도 1은 함께 캐스케이드되는 광 디바이스들의 집합으로 구성되는 일반적인 2-전자 신호(TES) 이진 게이트 구조를 나타낸다. 각 디바이스는 2개의 위치를 차지하도록 설계된 박막 편광 소자 또는 전기 광학 소자이다.

도 1은 발명의 원리에 따른 일반적인 광 시스템(10)을 나타내며, 이는 전자기파(12)와 같은 빔(12)을 생성하는 빔 생성기(11) 및 함께 캐스케이드되어 빔(12)을 처리하고 출력 빔(18)을 산출하는 광 디바이스들(13, 15, 17)의 집합을 포함할 수 있다. 전자기파(12)는 광, 마이크로파, 라디오파, X선, 감마선과 같은 임의의 주파수일 수 있다.

광 디바이스들(13, 15, 17) 중 하나 이상은 예를 들어 범용 편광 소자(GPD)일 수도 있고 또는 구체적으로 예를 들어 억제자(retarder) 또는 편광자일 수도 있다. GPD는 필름 기판 시스템, 비지지(unsupported) 막(펠리클(pellicle)) 또는 베어(bare) 기판, 이중 굴절 결정을 포함할 수도 있고 전기 광학 소자일 수도 있다. 또한, 광 디바이스들(13, 15, 17) 중 하나 이상은 제어 신호를 기초로 2개의 위치를 차지하도록 설계될 수도 있다. 광 디바이스들의 2개의 위치는 시스템의 2개의 논리 상태, 예를 들어 논리 0(L0) 및 논리 1(L1)을 산출할 수 있다. 한 쌍의 광 디바이스(13, 15)가 후술하는 2-전자 신호(TES) 구조 이진 게이트(19)를 구현할 수 있다.

GPD들은 입사면에 대해 평행(p) 및 수직(s)인 입력 전자기파(12, 14, 16)의 전기 벡터의 2개의 직교 성분(p 성분 및 s 성분) 간의 상대적 진폭 감쇠(tanψ) 및 상대적 위상 시프트(Δ)를 일으킬 수 있다. 억제자 및 편광자는 GPD의 특별한 경우이다. 억제자는 입력 빔의 상대적 위상 시프트를 조정(adjust)하는 동시에 그 상대 진폭(크기)(즉, tanψ = 1)을 유지한다. 편광자는 시간 영역에서 p 성분 및 s 성분이 동상인 직선 편광 빔을 생성한다.

억제자와 관련하여, 광 디바이스들(13, 15, 17) 중 하나 이상은 펠리클 반사 억제자, 박막 투과 억제자 또는 비박막 억제자일 수 있다.

박막 반사(TFR) 억제자는 디바이스의 표면에서 설계 입사각의 반사시 입력 전자기파에 대해 요구되는 방해각(Δ)을 생성하는 박막 디바이스이다. TFR 억제자들은 네거티브 및 0 필름 기판 시스템을 이용하여 실현될 수 있다. Δ = 0인 경우, TFR는 편광 유지 디바이스(PPD)이며, 이는 입력 전자기파의 편광과 동일한 출력 전자기파 편광을 생성한다. 펠리클 반사(PR) 억제자는 비지지(삽입) 박막인 펠리클을 사용하며 반사시 어떠한 상대적 진폭 감쇠도 일으키지 않고 요구되는 방해각(Δ)을 생성한다.

박막 투과(TFT)는 설계 입사각으로의 디바이스 투과시 입력 전자기파에 대해 요구되는 방해각(Δ)을 생성한다. TFT 억제자들은 네거티브, 포지티브 및 0 필름 기판 시스템을 이용하여 설계될 수 있다. TFR 억제자들과 마찬가지로, Δ = 0인 경우, TFR은 편광 유지 디바이스(PPD)이다. 펠리클 투과(PT) 억제자 또한 펠리클을 사용하고 Δ = 0의 방해각을 가지며, 이는 펠리클 투과 억제자를 PPD로 만든다. 비박막(NTF) 억제자들은 이중 굴절 결정으로 만들어지며 액정 내의 광축에 대한 입력 빔의 전파 방향을 기초로 방해각을 생성한다.

억제자들과 비슷한 편광자들과 관련하여, 박막(TF) 편광자들의 2개의 주요 타입으로 반사 및 투과가 있다. 각 타입은 필름 기판 시스템 또는 펠리클(비지지 막)로 구성된다. p-억제 편광자(PSP)는 디바이스와의 상호 작용시 전자기파의 p-성분을 제거한다. s-억제 편광자(SSP)는 전자기파의 s-성분을 제거한다. 선형 부분 편광자(LPP)는 0 또는 180° 상대 위상 시프트 외에도 입력 전자기파에 대한 상대 진폭 감쇠를 일으킨다. 비박막(NTF) 편광자들은 이중 굴절 결정으로 만들어진다. NTF 편광자는 전자기파 성분을 그 편광 방향으로만 통과한다. 예를 들어, 입력파가 편광자의 편광 방향에 수직으로 직선 편광된다면, 편광자의 출력은 0, 즉 어떠한 파도 나타나지 않는다.

도 2는 광 디바이스(22, 24)와의 상호 작용시 입력 빔(21) 및 출력 빔(25)이 평행한 경우의 게이트를 나타낸다. 도 3에 나타낸 것과 같이, 입력(31) 및 출력(27) 빔이 동일 직선상에 있을 필요가 있다면, 제 3 광 디바이스(36)가 추가될 수도 있다. 광 디바이스(36)는 광 디바이스(34)로부터 나타나는 빔의 편광 속성을 유지하도록 설계될 수도 있고, 또는 광 디바이스(34)의 기능을 함께 수행하기 위해 광 디바이스(34)에 의한 필요에 따라 공동 설계 및 공동 제어될 수 있다.

전자기파의 편광 상태 및 반사 타입 광 디바이스를 모두 나타내기 위해 복소 ρ 평면이 사용될 수 있다. 투과 디바이스에 대해 복소 ρ 평면은 복소 τ 평면으로 대체된다. 복소 ρ 평면에서, ρ 벡터는 전자기파의 전기 벡터의 두 성분(p, s)의 상대 위상 차 및 상대 진폭 감쇠를 나타낸다. 박막 시스템(TFS)으로부터 반사하거나 이를 통해 굴절하는 경우,

ρ = tanψ exp (j△) (1)

도 4를 참조하면, 복소 ρ 평면의 각 포인트는 전자기파의 서로 다른 편광 상태를 나타낸다. 양의 실수축(41)은 직선 편광파를 나타내며, 시간 영역에서 이 파 또는 광 빔의 p 및 s 성분 사이에는 0 위상 시프트가 있다. 음의 실수축(45)은 직선 편광파를 나타내며, 시간 영역에서 이 파 또는 광 빔의 p 및 s 성분 사이에는 180° 위상 시프트가 있다.

실수축(41, 45) 상의 각 포인트는 광 빔의 p 및 s 성분 간의 서로 다른 상대 진폭을 갖는 광 빔을 나타낸다. 이 상대 진폭은 좌표 시스템의 x 축으로부터 반시계 방향으로 측정되는 빔의 편광각(P)을 결정한다. P는 원점에서 0이고, 실수축(41)의 양의 방향에서 +90°로 무한대로 증가하고 실수축(45)의 음의 방향에서 -90°로 음의 무한대로 감소한다. ±90°는 동일한 직선 편광을 나타냄에 주목한다. 복소 ρ 평면의 허수축(42) 상의 포인트들은 허수축(42)의 양의 부분에서 +90°, 허수축(46)의 음의 부분에서 -90°의 시간 영역 위상 차를 갖는 타원 편광을 나타낸다. 원점을 통과하는 임의의 직선은 시간 영역에서 동일한 위상 시프트의 다른 편광 상태들을 나타낸다. 이에 따라, 각 편광은 서로 다른 상대 진폭을 갖는다. 한편, 원점이 중심인 임의의 원은 서로 다른 편광 상태를 갖지만 동일한 상대 진폭을 갖는, 이에 따라 서로 다른 위상 시프트의 파들을 나타낸다. 포인트 ρ = (+1, 0)(47a)은 P = +45°인 직선 편광을 나타내는 한편, 포인트 ρ = (-1, 0)(47c)는 P = -45°인 직선 편광을 나타낸다. 단위 원(48) 위의 포인트들은 서로 다른 방해각을 갖는 억제자들을 나타낸다. 포인트 (0, +1)(47b)은 우선회 원편광을 나타내는 한편, 포인트 (0, -1)(47d)은 좌선회 원편광을 나타낸다. (+1, 0) 및 (-1, 0); (0, +1) 및 (0, -1)의 두 쌍의 2개의 성분 각각은 서로 직교한다.

두 편광 상태가 다음 조건을 만족한다면 그리고 그러한 경우에만 두 편광 상태가 직교한다고 하며;

ρ₁ ^*·ρ₂ = 0 (2)

여기서 ρ₁ 및 ρ₂는 복소 ρ 평면에서 2개의 편광 상태를 나타내는 2개의 ρ 벡터이다. ρ₁ ^*은 ρ₁의 에르미트 수반(Hermitian adjoint); 전치된 켤레 복소수이다. 이에 따라, 단위 원 위의 임의의 2개의 원점 대칭 포인트들, 즉 원점을 통과하는 직선에 의해 연결되는 단위 원 위의 두 포인트가 2개의 직교 상태를 나타낸다. 예를 들어, (+1, 0) 및 (-1, 0); (0, +1) 및 (0, -1)의 두 쌍의 두 성분 각각은 서로 직교한다. 일반적으로, 복소 ρ 평면의 두 포인트가 원점을 지나는 직선에 의해 연결되고 한 포인트의 크기가 다른 포인트의 역수라면 이들은 직교한다.

뒤에 명백해지듯이, 복소 ρ 평면의 두 포인트는 L0 및 L1을 나타내는데 사용될 수 있다.

복소 ρ 평면에서 편광 디바이스의 수동 디바이스 표현은 디바이스의 편광 상태를 나타내는 포인트이다. 예를 들어, 선형 부분 편광자는 그 상대 진폭 감쇠를 나타내는 실수축 상의 포인트로 표현되고, 억제자는 그 상대 방해각을 나타내는 단위 원 위의 포인트로 표현된다. 복소 ρ 평면에서 활동 중인 디바이스의 표현, 즉 능동 디바이스 표현은 디바이스와 빔의 상호 작용의 효과를 반영한다. 빔과 박막 디바이스와의 상호 작용은 빔과 디바이스를 나타내는 두 ρ 벡터의 벡터 곱인 내적(dot product)의 결과로 표현된다. 예를 들어, +45°의 직선 편광이 Δ = +90°인 TFR 억제자(우선회 원형 억제자)의 표면에서 반사한다면, 출력 빔은 우선회 원편광이다. 한편, 입력 빔이 우선회 원편광된다면, 출력 빔은 -45°의 직선 편광이다. 또한, 좌선회 원편광된 빔은 +45°에서 직선 편광된 Δ = - 90°인 TFR 억제자(좌선회 원형 억제자)가 된다. 빔과 디바이스의 상호 작용은 존스(Jones) 또는 스토크스(Stokes) 행렬 표현을 이용하여 유도된 ρ 벡터로 표현된다. 임의의 두 직교 편광에 대해, ρ 벡터들의 표현은 식(2)을 만족해야 한다.

상기 원리들을 이용하는 논리 게이트들은 논리 함수를 구현하도록 설계될 수 있다. 간소화를 위해, +45°의 직선 편광(즉, 복소 ρ 평면에서 포인트 (+1, 0))이 L1을 나타내는데 사용되고 -45°의 편광각의 직선 편광(즉, 복소 ρ 평면에서 포인트 (-1, 0))이 L0을 나타내는데 사용된다.

표 1은 AND 게이트에 대한 진리표를 나타낸다. A열은 광 입력을 나타낼 수 있고 B열은 AND 게이트에 대한 제어 입력을 나타낼 수 있다.

표 1

도 5는 본 발명의 원리에 기반한 AND 게이트(500)의 실시예를 나타낸다. L1을 나타내는 45° 또는 L0을 나타내는 -45°의 직선 편광을 생성하는 편광자에 의해 광 입력(51)이 생성될 수도 있고 액정을 이용하는 편광 회전에 의해 광 입력(51)이 생성될 수도 있다. 광 입력(51)은 표 1의 입력 A에 대응한다. 그 다음, 광 입력(51)은 예를 들어 빔 분리기(BS)를 이용하여 2개의 빔(52a, 52b)으로 분리된다. 바람직하게, 빔(52a, 52b)은 동일하다.

빔(52a)은 -45° 각도의 편광각을 갖는 편광자(53)에 의해 처리되어 빔(56)을 생성할 수 있다. 빔(52b)은 거울과 같은 광 디바이스(54)에 의한 처리를 받아 빔(52c)을 생성할 수도 있으며, 빔(52c)은 바람직하게 빔(52b)과 동일하다. 그 다음, 빔(52b)은 45° 각도의 편광자(55)에 의해 처리되어 빔(57)을 생성할 수 있다. 대안으로, 적절하게 설계된 마스크가 빔(56, 57)을 생성하는데 사용될 수도 있다.

입력 빔(51)이 논리 0이라면(즉, -45°로 편광된다면), 빔(56)은 L0을 나타내는 -45°의 편광을 가질 것이고, 빔(57)은 존재하지 않을 것으로, 즉 편광자(55)는 출력 빔을 생성하지 않을 것이다. 입력 빔(51)이 논리 1이라면(즉, -45°로 편광된다면), 빔(56)은 존재하지 않을 것으로, 즉 편광자(53)는 출력 빔을 생성하지 않을 것이며, 빔(57)은 L1을 나타내는 45°의 편광을 가질 것이다. 이에 따라, 한번에 빔(56) 또는 빔(57) 둘 다가 아니라 둘 중 하나가 존재할 것이다.

빔(57)은 표 1의 입력 B에 대응하는 제어 입력에 의해 제어되는 억제자(58)에 의해 추가 처리된다. 억제자(58)는 빔(57)의 상대 편광각을 제어 입력이 L0이라면 180°, 제어 입력이 L1이라면 0° 회전시킨다. 한번에 빔(56) 또는 빔(57) 둘 다가 아니라 둘 중 하나가 존재할 것이기 때문에, 이들은 예를 들어 광 디바이스(36)(도 3)에 의해 간섭 없이 (표 1의 Z열에 대응하는) 동일한 출력으로 조종(steer)될 수 있다.

디바이스(500)의 동작과 표 1의 비교는 디바이스(500)가 AND 논리 연산을 구현하는 것으로 나타난다. 표 1의 1행을 참조하면, A=O(즉, 입력 빔(51)이 -45도 편광각을 갖고)이고 B=O(즉, 억제자(58)에 대한 제어 입력이 0)일 때, Z=0(어느 것이 존재하든 빔(56)이나 빔(59)은 L0이고; 이 경우에는 빔(56)이 존재하며 L0이다)이다. 표 1의 2행을 참조하면, A=O이고 B=1(즉, 억제자(58)에 대한 제어 입력이 1)일 때, Z=0(즉, 어느 것이 존재하든 빔(56)이나 빔(59)은 L0이고; 이 경우에는 빔(56)이 존재하며 L0이다)이다. 표 1의 3행을 참조하면, A=1(즉, 입력 빔(51)이 +45도 편광각을 갖고)이고 B=O일 때, Z=0(즉, 어느 것이 존재하든 빔(56)이나 빔(59)은 L0이고; 이 경우에는 빔(59)이 존재하며 L0이다)이다. 마지막으로, 표 1의 4행을 참조하면, A=1이고 B=1일 때, Z=1(즉, 어느 것이 존재하든 빔(56)이나 빔(59)은 L1이고; 이 경우에는 빔(59)이 존재하며 L1이다)이다.

AND 게이트(500)의 출력에 복소 ρ 평면에서 180° 각도를 유도하는 비제어 비활성 R을 추가함으로써 AND 게이트(500)를 기반으로 NAND 게이트가 설계될 수 있다. 도 6은 본 발명의 원리에 기반한 NAND 게이트(60)의 대안적인 실시예를 나타낸다. 표 2는 NAND 게이트에 대한 진리표를 나타낸다. A열은 광 입력을 나타낼 수 있고 B열은 NAND 게이트에 대한 제어 입력을 나타낼 수 있다.

표 2

도 5의 처리 블록(50)의 성분들에 의해 생성된 빔(56, 57)은 NAND 게이트(60)에서 비슷하게 생성된다. 도 6의 빔(56)은 빔(56)의 상대 편광각을 180° 회전시키는 비제어/비활성 억제자(61)에 의해 추가 처리되어 빔(64)을 생성한다. 도 6의 빔(57)은 표 2의 입력 B에 대응하는 제어 입력에 의해 제어되는 억제자(62)에 의해 추가 처리된다. 억제자(62)는 빔(57)의 상대 편광각을 제어 입력이 L0이라면 0°, 제어 입력이 L1이라면 180° 회전하여 빔(63)을 생성한다. AND 게이트(500)에서와 같이 한번에 빔(63) 또는 빔(64) 둘 다가 아니라 둘 중 하나가 존재할 것이기 때문에, 이들은 예를 들어 광 디바이스(36)(도 3)에 의해 간섭 없이 (표 2의 Z열에 대응하는) 동일한 출력으로 조종될 수 있다.

디바이스(60)의 동작과 표 2의 비교는 디바이스(60)가 NAND 논리 연산을 구현하는 것으로 나타난다. 표 2의 1행을 참조하면, A=O이고 B=O(즉, 억제자(62)에 대한 제어 입력이 0)일 때, Z=1(어느 것이 존재하든 빔(64)이나 빔(63)은 L0이고; 이 경우에는 빔(64)이 존재하며 L1이다)이다. 표 2의 2행을 참조하면, A=O이고 B=1(즉, 억제자(62)에 대한 제어 입력이 1)일 때, Z=1(즉, 어느 것이 존재하든 빔(64)이나 빔(63)은 L1이고; 이 경우에는 빔(64)이 존재하며 L1이다)이다. 표 2의 3행을 참조하면, A=1이고 B=O일 때, Z=1(즉, 어느 것이 존재하든 빔(64)이나 빔(63)은 L0이고; 이 경우에는 빔(63)이 존재하며 L1이다)이다. 마지막으로, 표 2의 4행을 참조하면, A=1이고 B=1일 때, Z=1(즉, 어느 것이 존재하든 빔(64)이나 빔(63)은 L0이고; 이 경우에는 빔(63)이 존재하며 L0이다)이다.

이전 게이트들과 인버터들을 사용하여 또는 NAND 게이트들만을 사용하여 OR 게이트가 설계될 수 있다. 도 7은 본 발명의 원리에 기반한 OR 게이트(70)의 대안적인 실시예를 나타낸다. 표 3은 OR 게이트에 대한 진리표를 나타낸다. A열은 광 입력을 나타낼 수 있고 B열은 OR 게이트에 대한 제어 입력을 나타낼 수 있다.

표 3

도 5의 처리 블록(50)의 성분들에 의해 생성된 빔(56, 57)은 OR 게이트(70)에서 비슷하게 생성된다. 도 7의 빔(56)은 표 3의 입력 B에 대응하는 제어 입력에 의해 제어되는 억제자(71)에 의해 추가 처리된다. 억제자(71)는 빔(56)의 상대 편광각을 제어 입력이 L0이라면 0°, 제어 입력이 L1이라면 180° 회전하여 빔(72)을 생성한다. AND 게이트(500)에서와 같이 한번에 빔(72) 또는 빔(57) 둘 다가 아니라 둘 중 하나가 존재할 것이기 때문에, 이들은 예를 들어 광 디바이스(36)(도 3)에 의해 간섭 없이 (표 3의 Z열에 대응하는) 동일한 출력으로 조종될 수 있다.

디바이스(70)의 동작과 표 3의 비교는 디바이스(70)가 OR 논리 연산을 구현하는 것으로 나타난다. 표 3의 1행을 참조하면, A=O이고 B=O(즉, 억제자(71)에 대한 제어 입력이 0)일 때, Z=0(어느 것이 존재하든 빔(72)이나 빔(57)은 L0이고; 이 경우에는 빔(72)이 존재하며 L0이다)이다. 표 3의 2행을 참조하면, A=O이고 B=1(즉, 억제자(71)에 대한 제어 입력이 1)일 때, Z=1(즉, 어느 것이 존재하든 빔(72)이나 빔(57)은 L1이고; 이 경우에는 빔(72)이 존재하며 L1이다)이다. 표 3의 3행을 참조하면, A=1이고 B=O일 때, Z=1(즉, 어느 것이 존재하든 빔(72)이나 빔(57)은 L0이고; 이 경우에는 빔(57)이 존재하며 L1이다)이다. 마지막으로, 표 3의 4행을 참조하면, A=1이고 B=1일 때, Z=1(즉, 어느 것이 존재하든 빔(72)이나 빔(57)은 L1이고; 이 경우에는 빔(57)이 존재하며 L1이다)이다.

OR 게이트(70) 및 인버터를 기초로 또는 NAND 게이트들(60)만을 사용하여 NOR 게이트가 설계될 수 있다. 도 8은 본 발명의 원리에 기반한 NOR 게이트(80)의 대안적인 실시예를 나타낸다. 표 4는 NOR 게이트에 대한 진리표를 나타낸다. A열은 광 입력을 나타낼 수 있고 B열은 OR 게이트에 대한 제어 입력을 나타낼 수 있다.

표 4

도 5의 처리 블록(50)의 성분들에 의해 생성된 빔(56, 57)은 NOR 게이트(80)에서 비슷하게 생성된다. 도 8의 빔(56)은 표 4의 입력 B에 대응하는 제어 입력에 의해 제어되는 억제자(81)에 의해 추가 처리되어 빔(82)을 생성한다. 억제자(81)는 빔(56)의 상대 편광각을 제어 입력이 L0이라면 180°, 제어 입력이 L1이라면 0° 회전한다. 도 6의 빔(57)은 빔(56)의 상대 편광각을 180° 회전하는 비제어/비활성 억제자(61)에 의해 추가 처리되어 빔(84)을 생성한다. AND 게이트(500)에서와 같이 한번에 빔(82) 또는 빔(84) 둘 다가 아니라 둘 중 하나가 존재할 것이기 때문에, 이들은 예를 들어 광 디바이스(36)(도 3)에 의해 간섭 없이 (표 4의 Z열에 대응하는) 동일한 출력으로 조종될 수 있다. 디바이스(80)의 동작과 표 4의 비교는 디바이스(60)가 NOR 논리 연산을 구현하는 것으로 나타난다.

인버터들과 함께 OR 게이트(70) 또는 AND 게이트(500)를 기초로, 또는 NAND 게이트들(60)이나 NOR 게이트들(80)만을 사용하여 XOR 게이트가 설계될 수 있다. 도 9는 본 발명의 원리에 기반한 XOR 게이트(90)의 대안적인 실시예를 나타낸다. 표 5는 XOR 게이트에 대한 진리표를 나타낸다. A열은 광 입력을 나타낼 수 있고 B열은 XOR 게이트에 대한 제어 입력을 나타낼 수 있다.

표 5

도 5의 처리 블록(50)의 성분들에 의해 생성된 빔(56, 57)은 XOR 게이트(90)에서 비슷하게 생성된다. 도 9의 빔(56)은 표 5의 입력 B에 대응하는 제어 입력에 의해 제어되는 억제자(91)에 의해 추가 처리되어 빔(92)을 생성한다. 억제자(91)는 빔(56)의 상대 편광각을 제어 입력이 L0이라면 0°, 제어 입력이 L1이라면 180° 회전한다. 도 9의 빔(57)은 억제자(91)와 동일한 제어 입력에 의해 제어될 수 있는 억제자(93)에 의해 추가 처리되어 빔(94)을 생성한다. AND 게이트(500)에서와 같이 한번에 빔(92) 또는 빔(94) 둘 다가 아니라 둘 중 하나가 존재할 것이기 때문에, 이들은 예를 들어 광 디바이스(36)(도 3)에 의해 간섭 없이 (표 5의 Z열에 대응하는) 동일한 출력으로 조종될 수 있다. 디바이스(90)의 동작과 표 5의 비교는 디바이스(90)가 XOR 논리 연산을 구현하는 것으로 나타난다.

도 9에 나타낸 바와 같이, 억제자(91, 93)는 동일하고, 따라서 XOR 게이트는 도 11에 나타낸 것과 같이 간소화될 수 있다.

XOR 게이트와 같이, XNOR 게이트는 인버터들과 함께 OR 게이트(72) 또는 AND 게이트(500)를 사용하여, 또는 NAND 게이트들(60)이나 NOR 게이트들(80)만을 사용하여 구성될 수 있다. 도 10은 본 발명의 원리에 기반한 XNOR 게이트(100)의 대안적인 실시예를 나타낸다. 표 6은 XNOR 게이트에 대한 진리표를 나타낸다. A열은 광 입력을 나타낼 수 있고 B열은 XOR 게이트에 대한 제어 입력을 나타낼 수 있다.

표 6

도 5의 처리 블록(50)의 성분들에 의해 생성된 빔(56, 57)은 XNOR 게이트(100)에서 비슷하게 생성된다. 도 10의 빔(56)은 표 6의 입력 B에 대응하는 제어 입력에 의해 제어되는 억제자(101)에 의해 추가 처리되어 빔(102)을 생성한다. 억제자(101)는 빔(56)의 상대 편광각을 제어 입력이 L0이라면 180°, 제어 입력이 L1이라면 0° 회전한다. 도 9의 빔(57)은 억제자(101)와 동일한 제어 입력에 의해 제어될 수 있는 억제자(103)에 의해 추가 처리되어 빔(104)을 생성한다. AND 게이트(500)에서와 같이 한번에 빔(102) 또는 빔(104) 둘 다가 아니라 둘 중 하나가 존재할 것이기 때문에, 이들은 예를 들어 광 디바이스(36)(도 3)에 의해 간섭 없이 (표 6의 Z열에 대응하는) 동일한 출력으로 조종될 수 있다. 디바이스(100)의 동작과 표 6의 비교는 디바이스(100)가 XOR 논리 연산을 구현하는 것으로 나타난다.

도 10에 나타낸 바와 같이, 억제자(101, 103)는 동일하고, 따라서 XNOR 게이트는 도 12에 나타낸 것과 같이 간소화될 수 있다.

도 5-12에서는, L1을 나타내기 위해 +45°의 편광각의 직선 편광이 사용되고 L0을 나타내기 위해 -45°의 편광각의 직선 편광이 사용된다. 그러나 ρ 벡터 |ρ|

θ°에 의해 표현되는 광 빔의 임의의 일반적인 편광 상태가 L1을 나타내는데 사용될 수도 있고, 180° 위상 시프트를 갖는 크기 벡터 l/|ρ|에 의해 표현되는 직교 편광 상태가 L0을 나타내는데 사용될 수도 있다. 이러한 일반적인 논리 레벨 표현은 도 5-12의 게이트들과 같은 논리 게이트들을 설계하는데 사용될 수도 있다.

도 13은 일반적인 논리 레벨 표현을 이용하는 AND 게이트(130)의 실시예를 나타낸다. AND 게이트(130)는 도 5의 편광자(53, 55)가 각각 일반적인 타원 편광자(133, 135)로 대체된다는 점을 제외하고 AND 게이트(500)와 비슷한 방식으로 동작하며, 편광자(133, 135)는 직교한다. 추가로, 도 5의 억제자(58)는 제어되는 타원 편광자(138)로 대체되며, 이는 제어 입력이 LO이라면 빔(137)의 상대 진폭을 1/|ρ|²에 의해 스케일링하고 빔(137)의 상대 편광각을 180° 회전하고, 제어 입력이 L1이라면 빔(137)의 편광을 유지한다.

임의의 불 표현은 디지털 논리의 잘 확립된 설계 규칙들과 함께 이전 섹션들에서 설명한 게이트들을 사용하여 설계 및 구현될 수 있다. 또한, 임의의 불 표현은 본 발명의 설계 방법을 기초로 단일 디바이스 범용 프로세서를 이용하여 설계 및 구현될 수 있으며, 이는 소프트웨어 설계 프로그램으로 프로그래밍되어 임의의 범용 컴퓨터에서 실행될 수 있다. 불 표현을 구현하기 위한 단일 디바이스 범용 프로세스를 설계하기 위해:

1. 진리표에서부터 시작하여 광 입력 열; 진리표의 1열(A)을 분할한다.

2. 진리표의 상부 1/2; 0들을 대상으로 한다.

3. 2열(B)의 0과 1을 분리한다.

4. 평행 이동에 대해 출력 열을 체크한다.

5. 평행 이동이 존재한다면, B열은 영향이 없다.

6. 평행 이동이 존재하지 않는다면, B = 1에서 광-캐리어 편광을 반전하고 새로운 브랜치를 추가한다. 마지막 입력에 대해서는 새로운 브랜치를 추가하지 않는다.

7. 모든 다른 입력 열에 대해 순서대로 단계 3 - 6을 반복한다.

8. 출력 열과 동일하도록 마지막 광 캐리어 열을 체크하고; 필요하다면 R을 사용한다.

9. 진리표의 하부 1/2; 1들에 대해 단계 3 - 8을 반복한다.

B. 3-입력 AND 게이트

3-입력 AND 게이트는 설계 알고리즘을 적용하기 위한 간단한 경우이다. 표 8로 주어진 진리표에서부터 시작한다.

표 8

각 입력 열 뒤에 새로운 열; 입력 열(A) 뒤에 광 캐리어 열(a), 입력 열(B) 뒤에 광 캐리어 열(b) 등을 추가함으로써 광 캐리어, 광 빔이 POP를 통과할 때 그 상태를 포함하는 새로운 진리표, 즉 표 9를 생성한다. 이제 설계 알고리즘을 적용하며, 항상 표 8과 표 9 및 도 14를 참조한다.

표 9

설계

1.A. 입력 열(A)을 분할한다; 표 9의 수평 연속선 및 도 14의 2개의 편광자(LZB, LOB)를 포함하는 2개의 브랜치와 BS1.

1.B. 입력 열(A)과 동일하게 광 캐리어 열(a)을 채운다.

2. 진리표의 상부 1/2; 0들에 집중한다.

3. 입력 열(B)을 분할한다; 표 9의 상위 1/2의 수평 파선(dashed line).

4. 평행 이동에 대해 출력 열을 체크한다; 평행 이동이 존재한다.

5.A. 입력 열(B)은 영향이 없다.

5.B. 이에 따라 캐리어 빔은 본래 그대로 이동한다.

5.C. 광 캐리어 열(a)과 동일하게 광 캐리어 열(b)의 상위 1/2을 채운다.

6. 적용하지 않는다.

7. 입력 열(C)에 대해: B열을 분할한 파선에 의해 2개의 1/4(Q)로 분할된다. 각 1/4은 개별적으로 취급된다.

Q1:

3. Q1을 분할한다; 표 9의 상위 1/2의 수평 점선.

4. 평행 이동에 대해 출력 열을 체크한다; 평행 이동이 존재한다.

5. 입력 열(C)은 영향이 없다.

5.B. 이에 따라 캐리어 빔은 본래 그대로 이동한다. (간소화를 위해 계속해서 광 캐리어 대신 캐리어를 사용할 것이다.)

C. 캐리어 열(b)과 동일하게 캐리어 열(c)의 상부 Q, Q1을 채운다.

8. 마지막 캐리어가 체크된다; 캐리어 열(c)과 출력 열이 동일하다. 따라서 R은 불필요하다.

Q2: Q1에 대해서와 같이 반복한다. 결과는 동일하다.

9. 표 9의 하위 1/2; 1들에 대해 3 - 8을 반복한다.

이제 하위 1/2에 적용되는 단계 3에서 시작한다.

3. 입력 열(B)을 분할한다; 표 9의 하위 1/2의 수평 파선.

4. 평행 이동에 대해 출력 열을 체크한다; 평행 이동은 존재하지 않는다.

5. 적용하지 않는다.

6.A. B = 1에서 캐리어 편광을 반전하고 새로운 브랜치를 추가한다.

6.B. 이에 따라 캐리어 열(b)의 상위 1/2을 채운다; 표 9에서 B = 1일 때 캐리어 열(a) 상태들을 반전한다.

6.C. 도 10에서 새로운 브랜치를 추가한다.

7. 이제 입력 열(C)에 대해 2개의 브랜치(LZB, LOB)를 갖는다. 첫 번째로, LZB; 캐리어 b(Q4)의 0들(캐리어 열(b)의 마지막 두 상태)을 대상으로 한다.

7.3. 열을 분할한다; 입력 열(C)의 마지막 두 상태(Q4)를 분리하는 수평 점선.

7.4. 평행 이동에 대해 출력 열을 체크한다; 평행 이동이 존재하지 않는다.

7.5. 적용하지 않는다.

7.6.A. C = 1에서 캐리어 편광을 반전하고 새로운 브랜치를 추가한다.

7.6.B. 이에 따라 캐리어 열(c)의 마지막 두 상태를 채운다; 표 9에서 C = 1일 때 캐리어 열(a) 상태를 반전한다.

7.6.C. 마지막 입력이기 때문에 새로운 브랜치가 필요하지 않다.

8. 마지막 캐리어가 체크된다; 캐리어 열(c)과 출력 열은 동일하다. 따라서 R은 불필요하다. 두 번째로, LOB; 캐리어 b(Q3)의 I들(캐리어 열(b)의 마지막 두 L1 상태)을 대상으로 한다.

8.3. 열을 분할한다; 입력 열(C)의 마지막 전 두 상태(Q3)를 분리하는 수평 점선.

8.4. 평행 이동에 대해 출력 열을 체크한다; 평행 이동이 존재한다.

8.5.A 입력 열(C)은 영향이 없다.

8.5.B. 이에 따라 캐리어 빔은 본래 그대로 이동한다.

8.5.C. 캐리어 열(b)과 동일하게 캐리어 열(c)의 나머지를 채운다.

9. 마지막 캐리어가 체크되지 않고, 도 10의 R을 추가한다.

도 14로부터 명백하듯이, 하위 브랜치의 R(145)은 BS2 전에 @ 1(CPIB1)(142)을 반전하는 B 캐리어-편광-반전 박스와 조합될 수 있으며, 실제로 이는 제어된 R이고, 둘 다 추가된 C-CPIB0(152)과 함께 B-CPIBO(151)로 대체된다. 이는 도 15에 나타낸 바와 같이 C-CPIB1(141)의 제거를 필요로 한다.

이러한 설계 감축은 캐리어 열(A)의 상위 1/2의 0들에 항상 CPIB1을 사용하고 하위 1/2의 1들에 CPIB0을 사용함으로써 체계적으로 달성될 수 있다. 표 10은 이 경우에 대한 확장된 진리표의 하위 1/2을 나타낸다.

도 15의 3-입력 AND 게이트 설계의 동작은 레이저 빔이 게이트를 통과할 때 레이저 빔의 추적을 통해 쉽게 이해된다. 무엇보다도, 모든 제어 입력 신호가 동시에 인가되어 단지 단일 시간 지체(lag); 단 하나의 신호를 인가하는데 걸리는 시간을 이끈다는 사실을 실현하는 것이 중요하다. LO의 캐리어 신호가 게이트에 인가되면, 이 캐리어 신호는 BS1에 의해 2개로 분리된다. LOB로의 하위 신호는 편광자에 의해 차단되고, LZB로의 상위 신호는 편광자를 통과하여 변경되지 않은 출력 L0이 된다. B 및 C 신호는 그 브랜치에 인가되지 않음에 주의한다. 그 경우는 진리표의 처음 4개의 행을 나타낸다. 한편, L1의 캐리어 신호가 게이트에 인가되면, 그 캐리어 신호는 BS1에 의해 2개로 분리된다. LZB로의 상위 신호는 편광자에 의해 차단되고, LOB로의 하위 신호는 편광자를 통과하여, L1의 B 입력에 대해 CPIB0에 의해 영향 받지 않고 그 다음 BS1에 의해 2개로 분리된다. L1 캐리어 신호로서, 이는 상위 브랜치(LZB)의 편광자에 의해 차단되고 하위 브랜치 LOB에서 편광자를 통과한다. L1의 C 신호에 대해, 캐리어는 본래 그대로 표 10의 마지막 행을 통과하고, L0의 C 신호에 대해 캐리어 상태는 도 10의 마지막 행 전 하나인 LO으로 변경된다.

입력 신호들의 모든 다른 조합이 동일한 방식으로 이해될 수 있다.

제어 신호에 따라 캐리어 경로를 변경하는 처리는 필요하다면 철도(RR) 교차와 비슷하므로 철도 구조이다. 이 경우의 캐리어는 제어 신호들의 교차 동작들에 의해 미리 조정되어 그 목적지; 출력 편광 상태를 결정하는 RR 시스템에서 빛의 속도로 이동하는 총알 기차와 비슷하다.

순차적 불 표현은 여기서 모두 하나의 광 입력 및 하나의 전기 입력을 갖고 있어 순서대로 캐스케이드될 수 있는 게이트들에 의해 표현되는 것으로서 정의된다. 예로서, 도 16은 불 표현 ABC+D의 디지털 설계를 나타낸다. 그 설계는 상술한 전광 처리 표준 게이트를 사용하여 구현될 수 있다. 이는 또한 RR 구조 POP로서 구현될 수 있다. 표 10a는 그 표현에 대한 확장된 진리표를 나타내고, 도 17은 RR 구조 POP로서 축소된 설계를 나타낸다.

표 10a

5개의 CPIB와 함께 단 3개의 BS가 사용된다는 점에 유의한다. 필요한 CPIB의 수는 단지 2개이고, 3개의 상위 CPIB1은 하나의 CIPB1을 통해 3개의 LZB의 3개의 편광자의 출력을 함께 지시함으로써 하나로 조합되어야 한다. 따라서 상기 설계는 실제로 3개의 BS, 2개의 CPIB0 및 하나의 CPIB1로 구성된다. 출력 캐리어는 단 하나의 캐리어이고, 모든 출력 경로는 조종에 의해 하나로 수렴한다는 점을 항상 기억한다.

비순차적 불 표현은 여기서 2개의 광 입력을 가진 게이트를 포함하는 것으로서 정의된다. 예를 들어 불 표현 AB+CD를 나타내는 도 18을 참고한다. 이러한 불 표현은 하나의 게이트 출력이 전기 입력으로 변환될 때에만 하나의 광 입력의 게이트들로서 상술한 것과 같은 전광 처리 게이트를 사용하여 구현될 수 있다. 한편, 이는 또한 Sec. 5. A 임의의 게이트 출력을 전기 입력으로 변환할 필요성의 제거에 따른 전기 제거의 설계 알고리즘을 적용함으로써 상술한 RR 구조 POP를 사용하여 구현될 수 있다. 결과는 표 10b 및 도 19로 주어진다.

표 10b

언제나처럼, 총알 기차 시뮬레이션은 설계 동작의 이해를 간소화한다. 이것은 문서의 크기를 제한하고 반복을 피하기 위해 직접적인 실습으로서 독자에게 남겨둔다.

도 19의 RR 구조 POP 설계는 확실히 제거 및 축소를 야기한다. 이는 3-BS 3-CPIB 설계로 축소하는 것이 확실하다.

발명의 원리를 더 설명하기 위해, XOR 및 XNOR 게이트의 상수-Δ 및 상수-ψ 설계가 도 2의 복소 ρ 평면 및 한 쌍의 광 디바이스(TFS1, TFS2), 예를 들어 각각 엘리먼트(22, 24)를 사용하여 설명될 것이다.

상수-ψ 설계는 억제자(R) 게이트에 의해 표현될 수 있다. 도 20은 α의 상대 편광각을 갖는 입사 레이저(예를 들어, 도 1의 12)를 설명하며, 이는 단위 원(20a) 상의 포인트 A(202)로 표현된다. 두 번째 단계는 도 2의 2개의 막 두께 시스템(TFS1(22), TFS2(24)) 각각의 뒤에 레이저(23, 25)를 나타내는 두 편광 상태를 결정하는 것이며, 이들은 각각 L1₁에 대한 포인트 B(204)(Δ = β) 및 L1₂에 대한 포인트 C(206)(Δ = γ)에 의해 표현된다. 이에 따라, L0₁ ≡ β+180° 및 L0₂ ≡ γ+180°이며; 이는 각각 β 및 γ 편광 상태와 직교한다. 이들 두 편광 상태는 각각 포인트 B' 및 C'로 표현된다.

세 번째 단계는 TFS1 및 TFS2 자체에서 두 반사를 각각 나타내는 2개의 편광 상태를 결정하는 것이다. 이는 게이트 동작의 신속한 검토를 통해 달성된다. 게이트 동작에 대해 레이저의 편광 상태 A는 우선 2개의 제어된 상태 1 또는 0으로 각각 TFS1과 상호 작용함으로써 각각 L1₁ 또는 L0₁을 나타내는 편광 상태 B 또는 B'로 변환되어야 한다. TFS1에서 나타나는 빔의 편광 상태는 1 또는 0의 2개의 제어된 상태 중 하나로 TFS2와 상호 작용시 변경된다. 이러한 상호 작용은 TFS2의 제어된 상태들에 따라 C 또는 C'의 변환된 편광 상태를 야기한다. 표 1은 도 4의 R-게이트 타입의 진리표를 제공하고, 이는 확실히 XOR 게이트에 대한 것이다. 표 1의 생성시 포인트 A로서 시작 포인트를 사용하고 방금 논의한 위상 정보를 사용하여 결과적인 변환을 결정한다는 점에 유의한다. 또한, 벡터 곱은 위상 추가로 감소하고, 두 벡터의 크기는 1이라는 점에 유의한다. 표 8은 TFS1 및 TFS2의 얻어진 개별 설계 파라미터들(변환)을 보여준다. 변환은 임의의 타입의 억제자의 사용에 의해 얻어진다는 점에 유의한다.

표 10

표 11

다음은 상술한 바와 같은 설계를 위한 단계별 알고리즘을 따른다. 첫째, 게이트의 진리표의 0 및 1에 대응하는 도 20으로부터의 정보로 A, B, C열을 채운다. 그 다음, B - A의 차를 찾음으로써 TFS1 열을 채운다. 그 다음, C - B의 차를 찾음으로써 TFS2 열을 채운다. 그 다음, TFS1 및 TFS2에 대응하는 0 및 1을 식별한다; 변환. 마지막으로, 게이트 설계 표를 구성한다.

일반적인 XNOR R 게이트를 설계하기 위해, 세 가지 중 하나를 할 수 있다. 첫째, 인버터에 의해 상술한 XOR 게이트의 입력들 중 하나를 간단히 반전할 수 있다. 둘째, 인버터에 의해 XOR 게이트의 출력을 반전할 수 있다. 두 경우, 인버터는 단순히 어떠한 상대 진폭 감쇠를 야기하지 않고 180°의 상대적 위상 시프트를 일으키는 TFS, 단순히 억제자다. 상기 두 경우는 입력, 출력, 중간에 억제자를 갖는 것이나 심지어 표 11의 관련 TFS 억제에 관해 2개의 전자 제어 입력 중 하나의 대응하는 1 및 0을 스위칭하는 것에 해당한다.

셋째, 이전 서브섹션의 알고리즘을 사용하여 게이트를 설계한다. 표 12 및 표 13은 각각 게이트 설계 표 및 게이트 파라미터 표이다.

표 12

표 13

임의의 수의 R 게이트를 함께 캐스케이드하기 위해, L1 및 L0은 게이트들의 입력 및 출력이 동일해야 한다. 상기 설계된 일반적인 게이트는 이 조건을 만족하지 않는다. 따라서 다음 (S) 게이트들에 대해 다른 설계; 캐스케이드 설계를 갖는다. 이 S 게이트에 대해, 입력 레이저 빔은 제 1 게이트의 출력 또는 임의의 다른 S 게이트이다. 이는 C 또는 C'의 편광 상태이다. 따라서 게이트의 TFS1은 도 2 및 도 20의 -(γ-β)의 제어되지 않은 억제를 일으켜야 한다. 게이트의 TFS2는 이전과 같이 γ-β의 제어된 억제를 일으켜야 한다. 이 S 게이트 설계는 언제까지나 캐스케이드될 수 있다. 표 11 - 14와 비슷한 동작 및 진리표들은 S 게이트들에 대해 쉽게 생성된다. 이들은 여기서 제시되지 않는다.

또 상술한 바와 같이, TES 게이트 구조의 두 가지 주요한 특별 타입; 상수-Δ 및 상수-ψ 설계를 갖는다. 이전 섹션에서, 상수-ψ 설계들 중 가장 간단한 것을 논의했으며, 이는 R 게이트이다. 이제, 상수-Δ 설계들 중 가장 간단한 것을 논의하며, 이는 선형 부분 편광자(LPP) 게이트이다.

상술한 바와 같이, 임의의 일반 논리 게이트의 설계는 입사 레이저를 나타내는 편광 상태의 선택으로 시작한다. LPP 게이트의 경우, 이는 복소 ρ 평면에서 실수축 상에 일반 포인트 A, tanψ = α로 표현되며, 이제 α는 도 5에서 원점으로부터의 거리 0A이다. 두 번째 단계는 L1₁ ≡ β에 대한 일반 포인트 B 및 L1₂ ≡ γ에 대한 일반 포인트 C로 표현되는 2개의 편광 상태를 선택하는 것이다. 마찬가지로, β(γ)는 거리 0B(0C)이다. 이에 따라 L0₁ ≡ 0B' 및 L0₂ ≡ 0C'이며; 이는 각각 β 및 γ 편광에 직교한다. 이들 두 편광 상태는 포인트 B' 및 C'로 표현되며, 각각 0B' = 1/0B 및 0C' = 1/0C이다.

상술한 알고리즘 및 뺄셈 대신 나누기를 사용하여 표 15 및 16을 유도한다.

표 15

표 16

표 16은 2개의 제어된 상태 각각에 대해 TFS1 및 TFS2에 대한 설계 파라미터를 제공한다. 표 15의 변환은 직선 편광을 P의 다른 값을 가진 직선 편광으로 변환한다는 점에 유의한다. 이는 선형 부분 편광자 TFS에 의해 또는 액정을 전기 광학적으로 이용하여 달성된다.

표 15를 면밀히 조사함으로써 TFS1 설계가 물리적으로 정확하다는 사실, 즉 동일한 0이 필요하고 동일한 1이 필요하다는 사실을 인식한다. 그러나 TFS2에 대해 설계는 2개의 다른 0 및 2개의 다른 1을 필요로 하기 때문에 물리적으로 정확하지 않다. 0(1)의 단 하나의 상태를 갖기 위해, 둘을 같게 한다; β/γ = γ/β(γβ┗180°=1/γβ┗180°). 둘 다 γ = β = ±1을 유도한다. 따라서 포인트의 위치 A와 관계없이, B = C = (+1, 0) 및 B' = C' = (-1, 0) 또는 그 반대이다. 두 번째 제한하는 경우는 0 및 ∞의 두 포인트이며, 이는 후술한다.

이전과 같이, 일반적인 XNOR LPP 게이트를 설계하기 위해, 세 가지 중 하나를 할 수 있다. 첫째, 인버터에 의해 상술한 XOR 게이트의 입력들 중 하나를 간단히 반전할 수 있다. 둘째, 인버터에 의해 XOR 게이트의 출력을 반전할 수 있다. 이들 두 경우에 대해, 인버터는 단지 어떠한 위상 시프트도 일으키지 않는 γ + (1/γ)의 상대 진폭 감쇠를 발생시키는 TFS, 단순히 LPP이며, 이는 실제로 이전 섹션에서 논의한 제한하는 경우에 대한 180° 위상 시프트에 상당하다; (+1, 0) 및 (-1, 0). 상기 두 경우는 입력 또는 출력, 중간에 LPP를 갖는 것이나 심지어 표 6의 관련 TFS 억제에 관해 2개의 전자 제어 입력 중 하나의 대응하는 1 및 0을 스위칭하는 것에 해당한다. 표 5 및 표 6과 비슷한 표들이 상술한 동일 알고리즘을 이용하여 비슷하게 생성될 수 있다.

간결성을 위해, R 게이트들의 캐스케이드에 관련된 논의는 반복하지 않는다. 도 21의 포인트 A, B, C를 적절히 참조하여 LPP 게이트에 대해 비슷한 논의가 계속된다.

LPP 게이트 설계를 완전히 동일한 0 및 1로 한정하는 것은 B = C의 제한하는 경우를 야기한다. 0과 1에 대해 완화된 조건을 갖는 설계를 할 수 있으며, 크기에 대한 제약 없이

180°의 위상으로서 0을, 역시 크기에 대한 제약 없이

0°의 위상으로서 1을 정의한다. 이것은 설계 프로세스에 더 큰 자유도를 허용하며, 논리 또는 전환 가능한 논리 설계를 테스트하는데 이용될 수 있는 독립적인 정보를 운반하기 위해 크기를 사용할 기회를 제공한다. 이것은 개별 공보에서 논의된다.

상기 논의로부터, 레이저 빔의 논리 상태를 나타내기 위한 도 20 및 도 21의 포인트 A와 B의 결합이 정밀한 설계 구조를 제공하는 것이 명백해진다. 이 경우, 레이저 빔은 게이트의 제어들 중 하나인 것 외에도, 게이트(들)에 대한 입력 및 출력으로서 광 시스템 내의 정보를 운반한다. 제 2 제어는 전자 제어, 이에 따라 단일 전자 신호(SES) 게이트 구조이다. 이제, 도 22에서 레이저 빔 논리 상태 1과 0은 편광 상태 B 및 B'로 표현되고, 단일 TFS를 남기는 것은 C 및 C'의 편광 상태로 표현된다. 전에 사용된 동일한 알고리즘을 사용하여 SES 게이트 구조에 대한 진리표를 얻고 이것이 XOR 게이트의 진리표인 것으로 인식하기 쉽다. XNOR 게이트들은 전과 비슷한 방식으로, 간단히 반전 또는 재설계에 의해 얻어진다.

게이트들의 캐스케이드는 이 구조에서 명백하다. 출력 편광 상태는 C 또는 C'이며, 입력은 항상 B 또는 B'이다. 이에 따라 게이트의 출력에 또는 입력에 제 2 비제어 TFS가 삽입되어 상술한 바와 같이 편광 상태를 B 또는 B'로 되돌린다.

포인트 B 및 C, 그리고 이에 따라 B' 및 C'를 서로 일치시킴으로써 단일 반사 단일 전자 신호(SRSES) 게이트 구조가 달성된다. 그런 식으로 입력 및 출력 빔이 각각 C 및 C'의 동일한 L1 및 L0 편광 상태 표현을 갖는다. 이 경우, 게이트들의 캐스케이드는 빔의 임의의 추가 조정을 필요로 하지 않고, 우리는 각 타입에 대해 한 종류의 게이트만 갖고; S 게이트 설계는 필요하지 않다. 이는 두 게이트 타입 R 및 LPP에 대해 유지된다.

R 게이트의 경우, 표 17 및 표 18은 도 23을 참조로 게이트 설계 및 연산 표와 TFS의 억제를 제공한다. 표 17로부터 게이트들은 XOR 게이트임이 명백하다.

표 17

표 18

상기한 바와 같이, 이러한 설계의 XNOR 게이트들은 쉽게 달성될 수 있다.

SRSES 구조 LPP 게이트에 대해, 도 24는 게이트 편광 상태 표현을 제공한다. 표 19 및 표 20은 게이트 설계 및 연산과 TFS의 억제를 제공한다. 표 19로부터 TFS 논리 1은 γ² 크기 및 180° 상대 위상각 또는 1/γ² 크기 및 동일한 상대 위상각 중 하나임을 주목한다. 한편, 이 논리 1 연산을 산출하기 위한 TFS에 대해, γ= 1의 조건을 필요로 하며, 정확함을 유지하기 위한 연산에 대해서는 SRSES 구조를 필요로 한다. 이는 C 및 C'가 둘 다 단위 원 상에 있으며, 각각 포인트 (+1, 0) 및 (-1, 0)임을 의미한다. 이 특별한 경우는 다음 서브섹션에서 논의될 것이다. 표 19로부터 게이트는 XOR 게이트임이 명백하다.

표 19

표 20

상기한 바와 같이, 이 설계의 XNOR 게이트들은 쉽게 달성될 수 있다.

γ 조건이 충족하는 두 번째 경우는 γ = 0 또는 ∞로 제한하는 경우이다. 이것은 L1 및 L0으로서 p-편광파 및 s-편광파의 특수한 경우를 야기하며, 이는 논문에서 보고 및 논의된 유일한 경우이다. 이 경우는 또한 다음 서브섹션들에서 논의된다.

도 25는 각각 포인트 (+1, 0) 및 (-1, 0)과 일치하는 C 및 C'의 특수한 경우가 R과 LPP 설계 간의 공통적인 경우임을 설명한다. 포인트 (+1, 0)은 +45°에서의 직선 편광의 편광 상태를 나타낸다. 동시에, 이 포인트는 1의 상대 진폭 감쇠 및 0의 상대 위상 시프트를 일으키는 TFS, PPD 디바이스를 나타낸다. 이것은 억제자 및 LPP 둘 다이다. 한편, 포인트 (-1, 0)은 -45°에서의 직선 편광의 편광 상태를 나타낸다. 이것은 또한 1의 상대 진폭 감쇠 및 ± 180°의 상대 위상 시프트를 일으키는 TFS를 나타낸다. 또한, 이것은 억제자와 LPP 둘 다이다.

표 21 및 표 22는 게이트 설계 및 연산과, 게이트의 TFS 기능들을 제공한다. 두 테이블로부터 명백히 알 수 있듯이, 이 경우에 게이트의 진리표는 XOR의 진리표이다. XNOR는 상기한 바와 같이 쉽게 얻어진다.

표 21

표 22

0 및 90°에서의 직선 편광은 LPP 게이트를 한정하는 경우이다. 두 편광 상태는 각각 원점 및 무한대의 포인트로 표현된다. L1은 s-편광(90° 편광 상태)이고 L0은 p-편광(0 편광 상태)이거나 또는 그 반대임이 직접 유도된다. 제어된 신호의 L1은 90°의 회전이고 L0 상태에 대해서는 0°의 회전이며, 동작이 없거나 PPD이다. 이것은 XOR 게이트를 제공한다. XNOR 게이트는 상기한 바와 같이 간단히 안출된다.

또한, 이러한 게이트들의 캐스케이드는 추가 요건들 없이 명백하다. 상술한 바와 같이, 이것은 논문에서 전에 보고된 편광 기반 논리 표현의 유일한 경우이다.

인버터 게이트의 구조는 매우 간단하다. 일반적인 경우, 이것은 180° 상대 위상 시프트 및 편광 상태 tanψ의 역수의 상대 진폭 감쇠를 야기하는 단일 TFS이다. R 게이트 및 LPL45 구조에서, 인버터 TFS는 단지 180° 상대 위상 시프트를 일으키고 상대 진폭 감쇠는 없는 것이다.

상술한 광 게이트 구조들 중 임의의 구조의 캐스케이드가 시간상 순차적이지 않다는 것을 실현하는 것이 중요하다. 이것은 동시 캐스케이드이다. 따라서 모든 전자 신호는 동시에 입력되어야 하고 레이저 출력-입력 지연은 빛의 속도로 결정된다. 오늘날의 제조 능력 및 보다 완성된 스테이지로 이동하는 나노 기술에 의해, 1000조 분의 1 정도의 지연이 달성될 수 있다. 이것은 오늘날 가능한 것의 크기의 몇 차의 대역폭을 야기한다.

또한, 다수의 입력 구조가 논의한 2-입력 설계로부터 간단함에 주목하는 것이 중요하다. 이들은 문서의 크기를 한정하기 위해 여기서는 논의되지 않는다.

추가로, XOR, XNOR 및 인버터 연산의 임의의 수의 불 명령문이 수반되는 통합 광 구조(IOA)가 있다. IOA는 개별 공보의 주제인 통합 구조를 이용하여 직접 구현될 수 있다. 예를 들어, IOA는 몇 가지 애플리케이션을 언급하기 위해 스위칭, 디멀티플렉싱 또는 패리티 체크를 하도록 설계될 수 있다.

게이트들은 독립적으로 또는 내부적으로 캐스케이드될 수 있다. 각 여분의 입력에 대해 하나의 여분의 억제자를 추가함으로써 2보다 많은 입력을 가진 게이트들이 설계될 수 있다. 불 함수 A XOR B XOR C를 만족하는 게이트는 2개의 억제자 및 하나의 편광자에 의해 표현될 수 있다. 편광자는 각각 입력 0 및 1을 나타내는 +45 및 -45에서의 직선 편광을 산출하는 한편, ρ 평면에서 ρ1 및 ρ2 논리 1은 각도 0에서 나타날 것이며 논리 0은 180의 각도에서 나타날 것이다. 한편, 불 표현 A XOR B XNOR C는 후자와 매우 비슷할 것이지만, 제 1 억제자의 출력 뒤에 인버터가 추가될 것을 요구하고, ρ2 논리 0 및 1은 교환되어야 한다. 설명한 바와 같이, XOR, XNOR, 인버터 또는 이들의 임의의 조합에 의존하는 다수의 입력 불 표현들은 여분의 레이어 또는 박막 레이어들을 추가함으로써 쉽게 캐스케이드될 수 있다.

전체 캐스케이드된 시스템의 끝에서, 또는 각 게이트의 끝에서 출력은 쉽게 식별될 수 있고 전기 신호가 될 수 있다. +45 및 -45도에서 직선 편광 출력을 일으키도록 설계된 간단한 경우, 박막 기반 시스템은 한 경우의 투과 또는 반사를 최대화하는 동시에 다른 경우는 최소화하도록 설계될 수 있다. 간단한 광 검출기의 사용과 관련하여 후자는 광 검출기가 논리 1을 나타내는 하이 판독 및 0을 나타내는 로우 판독의 전기 출력을 야기할 수 있게 한다. 후자는 현재 반도체 기반 이진 논리 시스템과 새로운 광 이진 논리 구현의 통합을 가능하게 한다. 입력 및 출력에서 이러한 통합은 새로운 광 디바이스에 대한 큰 융통성을 제공하고, 현재 설계를 크게 변경하지 않으면서 새로운 시스템의 이점을 활용하는 하이브리드 기술의 생성을 가능하게 한다. 더욱이, 광 기반 디바이스들과 반도체 기반 디바이스들 간의 통신은 어떠한 혼란에도 맞서지 않을 것이다.

상술한 바와 같이 그리고 당업자들에 의해 인식되는 바와 같이, 본 발명의 실시예들은 방법 또는 장치로서 구성될 수 있다. 이에 따라, 본 발명의 실시예들은 하드웨어만을, 소프트웨어만을, 또는 소프트웨어와 하드웨어의 임의의 조합을 포함하는 다양한 수단으로 구성될 수 있다. 더욱이, 본 발명의 실시예들은 컴퓨터 판독 가능 저장 매체에 구현되는 컴퓨터 판독 가능 프로그램 명령들(예를 들어, 컴퓨터 소프트웨어)을 갖는 컴퓨터 판독 가능 저장 매체 상의 컴퓨터 프로그램 제품의 형태를 취할 수 있다. 하드디스크, CD-ROM, 광 저장 디바이스, 또는 자기 저장 디바이스를 포함하는 임의의 적당한 컴퓨터 판독 가능 저장 매체가 사용될 수 있다.

본 발명의 예시적인 실시예들은 방법, 장치 및 컴퓨터 프로그램 제품들의 블록도 및 흐름도를 참조하여 상기에 설명되었다. 블록도 및 흐름도의 각 블록, 및 블록도 및 흐름도의 블록들의 조합은 각각 컴퓨터 프로그램 명령들을 포함하는 다양한 수단에 의해 구현될 수 있는 것으로 이해될 것이다. 이들 컴퓨터 프로그램 명령들은 범용 컴퓨터, 특수 목적 컴퓨터, 또는 머신을 생성하기 위한 다른 프로그램 가능 데이터 처리 장치에 로딩되어 컴퓨터 또는 다른 프로그램 가능 데이터 처리 장치 상에서 실행하는 명령들이 흐름도 블록 또는 블록들에 지정된 기능들을 수행하는 수단을 생성할 수 있다.

이들 컴퓨터 프로그램 명령은 컴퓨터 또는 다른 프로그램 가능 데이터 처리 장치에 특별한 방식으로 기능할 것을 지시할 수 있는 컴퓨터 판독 가능 메모리에 저장되어, 컴퓨터 판독 가능 메모리에 저장된 명령들이 흐름도 블록 또는 블록들에 지정된 기능을 구현하기 위한 컴퓨터 판독 가능 명령들을 포함하는 제품을 생산할 수도 있다. 컴퓨터 또는 다른 프로그램 가능 장치에서 실행하는 명령들이 흐름도 블록 또는 블록들에 지정된 기능들을 구현하는 단계들을 제공하도록 컴퓨터 구현 프로세스를 생성하기 위해 컴퓨터 프로그램 명령들이 컴퓨터 또는 다른 프로그램 데이터 처리 장치에 로딩되어 일련의 연산 단계들이 컴퓨터 또는 다른 프로그램 가능 장치에서 실행될 수도 있다.

이에 따라, 블록도 및 흐름도의 블록들은 지정된 기능들을 수행하는 수단의 조합들, 지정된 기능들을 수행하는 단계들의 조합들 및 지정된 기능들을 수행하기 위한 프로그램 명령 수단을 지원한다. 또한, 블록도 및 흐름도의 각 블록, 및 블록도 및 흐름도의 블록들의 조합은 지정된 기능들이나 단계들을 수행하는 특수 목적 하드웨어 기반 컴퓨터 시스템들, 또는 특수 목적 하드웨어 및 컴퓨터 명령들의 조합에 의해 구현될 수 있는 것으로 이해될 것이다.

여기서 언급한 발명들의 많은 변형 및 다른 실시예들이 이들 발명이 관계하는 당업자들에게 상기 설명 및 관련 도면들에 제시된 교지의 이익을 갖는 것으로 상기될 것이다. 예를 들어, 발명의 원리는 아직 설계되지 않은 게이트들을 포함하여, 임의의 진리표를 갖는 임의의 타입의 임의의 논리 게이트를 임의의 목적으로 설계하는데 사용될 수 있다.

따라서 발명은 개시된 특정 실시예들로 한정되는 것이 아니라 변형 및 다른 실시예들이 첨부된 청구범위 내에 포함되는 것으로 이해되어야 한다. 더욱이, 광 디바이스들의 실제 구현에서 오차를 일으키는 에러가 발생할 수도 있는 것으로 이해한다. 예를 들어, 도 5의 빔(52a, 52b, 52c)은 동일하지 않을 수도 있고, 또는 추가 예로서 필요할 때 빔(56, 57)이 완전히 제거되지 않을 수도 있다. 그러나 어느 정도 한계의 에러는 용인 가능할 수도 있고 의도한 대로 디바이스들이 동작하도록 추가 디바이스에 의해 수정될 수도 있는 것으로 이해한다.

여기서는 특정 용어들이 사용되지만, 이들은 일반적이고 기술적인 의미로만 사용되며 한정을 위한 것은 아니다.

Claims (22)

1. 입력 편광 빔을 미리 선택된 상대 편광각들을 기초로 2개의 이진 논리 상태들 중 하나를 나타내는 빔으로 변환하기 위한 방법으로서,
   제 1 상대 편광각(α)을 갖는 제 1 편광 빔을 수신하는 단계 - 상기 제 1 편광 빔의 2개의 수직 편광 성분들의 진폭 비는 1 또는 거의 1임 -; 및
   제 2 빔을 생성하기 위해 상기 제 1 편광 빔의 2개의 수직 편광 성분들 간의 위상을 제 1 제어 입력을 기초로 (β-α)+180° 또는 (β-α)만큼 시프트하는 단계를 포함하며, β는 미리 선택된 각이고, (β-α)+180°는 제 1 논리 상태를 나타내며, (β-α)는 제 2 논리 상태를 나타내는, 입력 편광 빔 변환 방법.
2. 제 1 항에 있어서,
   제 3 빔을 생성하기 위해 상기 제 2 빔의 2개의 수직 편광 성분들 간의 위상을 제 2 제어 입력을 기초로 상기 제 2 빔을 (γ-β)+180° 또는 (γ-β)만큼 시프트하는 단계를 더 포함하며, γ는 미리 선택된 각이고, (γ-β)+180°는 제 1 논리 상태를 나타내며, (γ-β)는 제 2 논리 상태를 나타내는 것을 특징으로 하는 입력 편광 빔 변환 방법.
3. 제 2 항에 있어서,
   상기 시프트하는 단계들은 논리 연산을 구현하도록 수행되고, 상기 제 1 제어 입력 및 상기 제 2 제어 입력은 상기 논리 연산에 대한 논리 입력들이고, 상기 제 3 빔은 상기 논리 연산의 논리 출력인 것을 특징으로 하는 입력 편광 빔 변환 방법.
4. 제 3 항에 있어서,
   상기 논리 연산은 XOR 논리 연산인 것을 특징으로 하는 입력 편광 빔 변환 방법.
5. 제 3 항에 있어서,
   상기 논리 연산은 XNOR 논리 연산인 것을 특징으로 하는 입력 편광 빔 변환 방법.
6. 제 2 항에 있어서,
   제 4 빔을 생성하기 위해 상기 제 3 빔을 -(γ-β)만큼 시프트하는 단계; 및
   제 5 빔을 생성하기 위해 제 2 편광 빔의 2개의 수직 편광 성분들 간의 위상을 제 3 제어 입력을 기초로 상기 제 4 빔을 (γ-β)+180° 또는 (γ-β)만큼 시프트하는 단계를 더 포함하는 것을 특징으로 하는 입력 편광 빔 변환 방법.
7. 제 6 항에 있어서,
   상기 제 5 빔을 생성하기 위해 제 2 편광 빔의 2개의 수직 편광 성분들 간의 위상을 제 3 제어 입력을 기초로 상기 제 4 빔을 (γ-β)+180° 또는 (γ-β)만큼 시프트하는 단계는 논리 연산을 구현하도록 수행되고, 상기 제 3 빔 및 상기 제 3 제어 입력은 상기 논리 연산에 대한 논리 입력들이고, 상기 제 5 빔은 상기 논리 연산의 논리 출력인 것을 특징으로 하는 입력 편광 빔 변환 방법.
8. 제 7 항에 있어서,
   상기 논리 연산은 XOR 논리 연산인 것을 특징으로 하는 입력 편광 빔 변환 방법.
9. 제 7 항에 있어서,
   상기 논리 연산은 XNOR 논리 연산인 것을 특징으로 하는 입력 편광 빔 변환 방법.
10. 입력 편광 빔을 상대 편광각을 기초로 2개의 이진 논리 상태들 중 하나를 나타내는 빔으로 변환하기 위한 방법으로서,
    제 1 상대 편광각 및 제 1 상대 진폭(α)을 갖는 제 1 편광 빔을 수신하는 단계; 및
    제 2 빔을 생성하기 위해 상기 제 1 편광 빔의 상대 진폭을 1/α만큼 스케일링(scale)하고 상기 제 1 편광 빔의 2개의 수직 편광 성분들 간의 위상을 제 1 제어 입력을 기초로 0° 또는 180° 시프트하는 단계를 포함하며, 0°는 제 1 논리 상태를 나타내고, 180°는 제 2 논리 상태를 나타내는, 입력 편광 빔 변환 방법.
11. 제 10 항에 있어서,
    제 3 빔을 생성하기 위해 상기 제 2 빔의 2개의 수직 편광 성분들 간의 위상을 제 2 제어 입력을 기초로 상기 제 2 빔을 0° 또는 180° 시프트하는 단계를 더 포함하는 것을 특징으로 하는 입력 편광 빔 변환 방법.
12. 제 10 항에 있어서,
    상기 시프트하는 단계들은 논리 연산을 구현하도록 수행되고, 상기 제 1 제어 입력 및 상기 제 2 제어 입력은 상기 논리 연산에 대한 논리 입력들이고, 상기 제 3 빔은 상기 논리 연산의 논리 출력인 것을 특징으로 하는 입력 편광 빔 변환 방법.
13. 제 12 항에 있어서,
    상기 논리 연산은 XOR 논리 연산인 것을 특징으로 하는 입력 편광 빔 변환 방법.
14. 제 12 항에 있어서,
    상기 논리 연산은 XNOR 논리 연산인 것을 특징으로 하는 입력 편광 빔 변환 방법.
15. 제 1 편광 빔을 수신하는 단계 - 상기 제 1 편광 빔의 2개의 수직 편광 성분들의 진폭 비는 1 또는 거의 1이고, 제 1 상대각이 제 1 논리 상태를 나타내고 제 2 상대각이 제 2 논리 상태를 나타내며, 상기 제 1 상대각과 상기 제 2 상대각과의 차는 180도 또는 거의 180도이고, 상기 제 1 편광 빔의 상대 편광각(β)은 상기 제 1 상대각 또는 상기 제 2 상대각과 같거나 거의 같음 -; 및
    제 2 빔을 생성하기 위해 상기 제 2 빔의 2개의 수직 편광 성분들 간의 위상을 제어 입력을 기초로 상기 제 1 편광 빔을 (γ-β)+180° 또는 (γ-β)만큼 시프트하는 단계를 포함하며, γ는 미리 선택된 각이고, (γ-β)+180°는 제 1 논리 상태를 나타내고, (γ-β)는 제 2 논리 상태를 나타내는, 방법.
16. 제 15 항에 있어서,
    상기 시프트하는 단계들은 논리 연산을 구현하도록 수행되고, 상기 제 1 편광 빔 및 상기 제어 입력은 상기 논리 연산에 대한 논리 입력들이고, 상기 제 2 빔은 상기 논리 연산의 논리 출력인 것을 특징으로 하는 방법.
17. 제 16 항에 있어서,
    상기 논리 연산은 XOR 논리 연산인 것을 특징으로 하는 방법.
18. 제 16 항에 있어서,
    상기 논리 연산은 XNOR 논리 연산인 것을 특징으로 하는 방법.
19. 입력 편광 빔을 미리 선택된 상대 편광각들을 기초로 2개의 이진 논리 상태들 중 하나를 나타내는 빔으로 변환하기 위한 장치로서,
    제 1 상대 편광각(α)을 갖는 제 1 편광 빔을 수신하기 위한 수단 - 상기 제 1 편광 빔의 2개의 수직 편광 성분들의 진폭 비는 1 또는 거의 1임 -; 및
    제 2 빔을 생성하기 위해 상기 제 1 편광 빔의 2개의 수직 편광 성분들 간의 위상을 제 1 제어 입력을 기초로 (β-α)+180° 또는 (β-α)만큼 시프트하기 위한 수단을 포함하며, β는 미리 선택된 각이고, (β-α)+180°는 제 1 논리 상태를 나타내며, (β-α)는 제 2 논리 상태를 나타내는, 입력 편광 빔 변환 장치.
20. 삭제
21. 입력 편광 빔을 상대 편광각을 기초로 2개의 이진 논리 상태들 중 하나를 나타내는 빔으로 변환하기 위한 장치로서,
    제 1 상대 편광각 및 제 1 상대 진폭(α)을 갖는 제 1 편광 빔을 수신하기 위한 수단; 및
    제 2 빔을 생성하기 위해 상기 제 1 편광 빔의 상대 진폭을 1/α만큼 스케일링하고 상기 제 1 편광 빔의 2개의 수직 편광 성분들 간의 위상을 제 1 제어 입력을 기초로 0° 또는 180° 시프트하기 위한 수단을 포함하며, 0°는 제 1 논리 상태를 나타내고, 180°는 제 2 논리 상태를 나타내는, 입력 편광 빔 변환 장치.
22. 제 1 편광 빔을 수신하기 위한 수단 - 상기 제 1 편광 빔의 2개의 수직 편광 성분들의 진폭 비는 1 또는 거의 1이고, 제 1 상대각이 제 1 논리 상태를 나타내고 제 2 상대각이 제 2 논리 상태를 나타내며, 상기 제 1 상대각과 상기 제 2 상대각과의 차는 180도 또는 거의 180도이고, 상기 제 1 편광 빔의 상대 편광각(β)은 상기 제 1 상대각 또는 상기 제 2 상대각과 같거나 거의 같음 -; 및
    제 2 빔을 생성하기 위해 상기 제 2 빔의 2개의 수직 편광 성분들 간의 위상을 제어 입력을 기초로 상기 제 1 편광 빔을 (γ-β)+180° 또는 (γ-β)만큼 시프트하기 위한 수단을 포함하며, γ는 미리 선택된 각이고, (γ-β)+180°는 제 1 논리 상태를 나타내고, (γ-β)는 제 2 논리 상태를 나타내는, 장치.

Images