KR101481777B1 - 고온 초전도 와이어의 결함부의 작용의 완화 - Google Patents

Abstract

본 방법은 고온 초전도 와이어의 제1 세그먼트(200)에 있는 결함부(202)의 위치를 찾아내는 단계를 포함한다. 그 후 고온 초전도 와이어의 제2 세그먼트(310)가 상기 결함부 위에 겹치도록 상기 고온 초전도 와이어의 제1 세그먼트 위에 상기 고온 초전도 와이어의 제2 세그먼트를 배치한다. 그 후 상기 고온 초전도 와이어의 제2 세그먼트를 통해 전류가 흐르도록 경로가 생성된다. 그 후 상기 고온 초전도 와이어의 제1 세그먼트와 상기 고온 초전도 와이어의 제2 세그먼트는 함께 적층된다.

Description

고온 초전도 와이어의 결함부의 작용의 완화{MITIGATING THE EFFECTS OF DEFECTS IN HIGH TEMPERATURE SUPERCONDUCTIVE WIRES}

관련 출원에 대한 상호 참조

본 출원은 2011년 3월 21일에 출원된 미국 가특허 출원 제61/454,811호의 우선권을 주장하며, 상기 기초 출원의 내용은 본 명세서에 참조로 포함된다.

발명의 기술분야

본 발명은 고온 초전도(high temperature superconducting; HTS) 와이어의 결함부의 작용을 완화하는 것에 관한 것이다.

고온 초전도체는 임계 온도 아래로 냉각될 때 극히 낮은 손실로 극히 큰 전류를 반송할 수 있는 재료다. 이런 재료를 통해 흐르는 전류에 대한 저항은 극히 낮다. 이상적인 상태에서, 직류 전류에 대한 저항은 제로이며 교류 전류에 대한 저항은 제로에 대단히 가깝다.

HTS 와이어 제조 공정 중 HTS 와이어에 재료 결함이 도입되는 것은 흔히 있는 문제이다. 다수의 다른 유형의 결함들, 예를 들어, 파괴, 딤플(dimple), 또는 부정확한 결정학적 배향이 발생한다. 이런 결함들의 결과는 HTS 와이어의 전체 저항의 바람직하지 않은 증가이다.

현재, 적층 공정(lamination process)이 완료된 후 결함들은 HTS 와이어로부터 제거된다. 예를 들어, 결함 부분은 적층된 HTS 와이어로부터 처음 절취되어, 와이어에 물리적 단절부를 만든다. "외측 스플라이스"(external splice)는 적층된 HTS 와이어의 절취 단부들을 겹치게 하고 예를 들어 납땜(soldering) 공정에 의해 상기 단부들을 본딩시킴으로써 상기 물리적 단절부를 고친다. 이 공정은 Otto 등의 미국 특허 출원 공보 제2009/0298696 A1호에 게재되어 있다.

일 양상에서, 본 발명은 고온 초전도 와이어의 제1 세그먼트에 있는 결함부의 위치를 찾아내는(locate) 단계와, 고온 초전도 와이어의 제2 세그먼트가 상기 결함부 위에 겹치도록 고온 초전도 와이어의 제2 세그먼트를 고온 초전도 와이어의 제1 세그먼트 위에 배치하는 단계를 포함하는 방법을 특징으로 한다. 이때 고온 초전도 와이어의 제2 세그먼트를 통해 전류가 흐르도록 경로가 생성된다. 이때 고온 초전도 와이어의 제1 세그먼트와 고온 초전도 와이어의 제2 세그먼트는 함께 적층된다.

실시형태들은 1개 이상의 하기 특징들을 포함할 수 있다. 상기 경로를 생성하는 단계는 고온 초전도 와이어의 제2 세그먼트를 고온 초전도 와이어의 제1 세그먼트에 본딩시키는 단계를 더 포함할 수 있다. 고온 초전도 와이어의 제2 세그먼트를 고온 초전도 와이어의 제1 세그먼트에 본딩시키는 단계는 저 저항 땜납을 사용하여 달성할 수 있다.

상기 결함부를 보유하는 재료의 부분의 길이는 결정될 수 있다. 고온 초전도 와이어의 제2 세그먼트는 결함부를 보유하는 재료의 부분의 길이보다 긴 길이를 갖도록 형성될 수 있다. 고온 초전도 와이어의 제2 세그먼트는 결함부를 보유하는 재료의 부분 위에 걸쳐 있을(span) 수 있다. 고온 초전도 와이어의 제2 세그먼트는 결함부를 보유하는 재료의 부분보다 짧거나 같은 길이를 갖도록 형성될 수 있다.

고온 초전도 와이어의 제1 세그먼트는 제1 저항을 가질 수 있고, 고온 초전도 와이어의 제2 세그먼트는 제2 저항을 가질 수 있으며, 제2 저항의 값이 제1 저항의 값보다 작을 수 있다.

다른 양상에서, 본 발명은 전류를 전도하기 위한 제조를 특징으로 한다. 상기 제조는 고온 초전도 와이어의 제1 세그먼트, 패치, 및 적층 구조물을 포함한다. 고온 초전도 와이어의 제1 세그먼트는 결함부를 포함한다. 상기 패치는 결함부 위에 겹치도록 배치된 고온 초전도 와이어의 제2 세그먼트, 및 고온 초전도 와이어의 제1 세그먼트와 고온 초전도 와이어의 제2 세그먼트 사이에 제공된 본드층을 포함한다. 고온 초전도 와이어의 제2 세그먼트를 통해 전류가 흐르도록 본드층은 경로를 확립시킨다. 적층 구조물은 고온 초전도 와이어의 제1 세그먼트와 패치를 둘러싼다.

실시형태들은 1개 이상의 하기 특징들을 포함할 수 있다. 고온 초전도 와이어의 제1 세그먼트는 제1 저항을 가질 수 있고, 고온 초전도 와이어의 제2 세그먼트는 제2 저항을 가질 수 있으며, 제2 저항의 값이 제1 저항의 값보다 작을 수 있다. 본드층은 저 저항 땜납을 포함할 수 있다.

결함부는 제1 길이를 가질 수 있고, 고온 초전도 와이어의 제2 세그먼트는 제2 길이를 가질 수 있으며, 제2 길이는 제1 길이보다 길 수 있다. 고온 초전도 와이어의 제2 세그먼트는 결함부의 길이에 걸쳐 있을 수 있다. 결함부는 제1 길이를 가질 수 있고, 고온 초전도 와이어의 제2 세그먼트는 제2 길이를 가지 수 있으며, 제2 길이는 제1 길이보다 짧거나 같을 수 있다. 적층 구조물은 고온 초전도 와이어의 제1 및 제2 세그먼트와 전기 접촉할 수 있다.

다른 양상에서, 본 발명은 전류를 전도하기 위한 제조를 특징으로 한다. 상기 제조는 결함부를 포함하는 전류를 전도하기 위한 제1 수단, 전류를 전도하기 위한 제1 수단을 패칭(patching)하기 위한 수단, 및 전류를 전도하기 위한 제1 수단과 전류를 전도하기 위한 제1 수단을 패칭하기 위한 수단을 적층하기 위한 수단을 포함한다.

실시형태들은 1개 이상의 하기 특징들을 포함할 수 있다. 전류를 전도하기 위한 제1 수단을 패칭하기 위한 수단은 결함부 위에 겹치도록 배치된 전류를 전도하기 위한 제2 수단과, 전류를 전도하기 위한 제1 수단과 전류를 전도하기 위한 제2 수단을 본딩시키기 위한 수단을 포함할 수 있다. 본딩을 위한 수단은 결함부 둘레와 전류를 전도하기 위한 제2 수단을 통해 전류가 흐르도록 경로를 확립시킬 수 있다.

전류를 전도하기 위한 제1 수단은 제1 저항을 가질 수 있고, 전류를 전도하기 위한 제2 수단은 제2 저항을 가질 수 있으며, 제2 저항의 값이 제1 저항의 값보다 작을 수 있다. 결함부는 제1 길이를 가질 수 있고, 전류를 전도하기 위한 제2 수단은 제2 길이를 가질 수 있으며, 제2 길이는 제1 길이보다 길 수 있다. 전류를 전도하기 위한 제2 수단은 결함부의 길이 위에 걸쳐 있을 수 있다.

실시형태들은 1개 이상의 하기 이점들을 포함할 수 있다.

다른 이점들 중에서, HTS 삽입물(insert)의 결함부의 처리는 적층된 HTS 와이어의 절취를 필요로 하지 않는다. 따라서 적층된 HTS 와이어의 접합은 필요하지 않다. 결과적으로 처리된 결함부의 영역에서 HTS 와이어의 두께가 감소한다. 이런 두께의 감소는 처리된 결함부의 영역이 통상적인 외측 스플라이싱 기술을 사용하여 생성된 겹침 영역보다 더 가요성을 갖게 한다. 통상적인 외측 스플라이싱 방법에 의해 부여된 강성은 HTS 와이어의 제조 및 사용이 와이어를 현저하게 굴곡시키므로 문제가 될 수 있다. 예를 들어, 와이어를 원통형 표면상에 감을 때 겹침 영역에서의 강성은 와이어가 겹침 영역에서 원통형 표면의 원하는 형상에 따르지 않게 한다. 보다 두꺼운 외측 스플라이스에서 발견된 증가된 굴곡 변형률은 HTS 와이어를 손상시킬 수 있다.

HTS 삽입물의 결함부는 HTS 삽입물이 적층되기 전에 처리된다. 이것은 결함부의 영역 내에 뾰족한 에지 없이 연속적으로 적층된 HTS 와이어를 생성하게 한다.

본 발명의 다른 특징들과 이점들은 이하의 설명 및 특허청구범위로부터 명백하다.

도 1은 패칭에 의해 처리된 결함부를 포함하는 적층된 HTS 와이어를 도시한 도면;
도 2는 결함부를 포함하는 HTS 삽입물의 길이 방향 단면을 도시한 도면;
도 3은 결함부 위에 배치된 HTS 삽입물 패치를 갖는 도 1의 HTS 삽입물을 도시한 도면;
도 4는 서로 본딩된 도 3의 HTS 삽입물과 HTS 삽입물 패치의 길이 방향 단면을 도시한 도면;
도 5는 적층부가 적용된 도 4의 패치된 HTS 삽입물을 도시한 도면.

도 1에서, 적층된 고온 초전도(HTS) 와이어(100)의 길이는 이 설명의 뒤 부분에서 설명되는 바와 같이 적층 재료로 적층된 HTS 삽입물(도 2 내지 도 5에 도시됨)을 포함한다. 적층된 HTS 와이어(100)는 HTS 삽입물의 재료 결함부가 패칭 방법에 의해 처리되는 세그먼트(103)를 포함한다. 패칭 방법으로 패칭된 세그먼트(103)는 외측 스플라이싱 방법으로 처리된 와이어 두께보다 얇은 두께를 갖는다.

도 2는 재료 결함부(202)를 포함하는 1차(primary) HTS 삽입물(200)의 길이 방향 단면을 도시한다. 적층된 HTS 와이어(100)의 전체 길이에 걸쳐 이어지는 1차 HTS 삽입물(200)은 기판층(208), 버퍼층(206) 및 초전도층(204)을 포함한다. 초전도층(204)은 전형적으로 다결정 희토류/알칼리 토류/금속 산화물과 같은 결정질 물질로 제조된다. 예를 들어, 그 물질은 이트륨-바륨-구리-산화물(YBCO)일 수 있다.

초전도층(204)의 전류 반송 용량은 초전도 재료의 결정 정렬의 질에 의존한다. 높게 정렬된 초전도층(204)은 버퍼층의 표면이 높은 정도의 결정 텍스춰(crystallographic texture)를 갖도록 기판층(208) 상에 버퍼층(206)을 처음 형성함으로써 생성된다. 그 후 초전도층(204)은 버퍼층(206) 상에 초전도층 재료의 얇은 층을 결정축에 따라(epitaxially) 성장시킴으로써 형성된다. 버퍼층의 표면의 높은 정도의 결정 텍스춰는 초전도층(204)에 높은 정도의 결정 정렬을 부여한다.

전술한 방법에 따라 제조된 HTS 삽입물은 보통 제2 세대 HTS 삽입물이라고 지칭된다. 제2 세대 HTS 삽입물의 제조 방법과 성질에 대한 더 완전한 설명에 대해서는 Otto 등의 미국 특허 출원 공보 제2009/0298696 A1호가 참고될 것이다.

전술한 바와 같이, 재료 결함부(202)는 HTS 삽입물의 형성과 HTS 와이어의 제조 중 HTS 삽입물에 부주의하게 도입된다. 몇몇 통상의 재료 결함들은 구조적 결함(예를 들어, 파괴, 딤플 등)과 결정질 결함(예를 들어, 초전도층(204)의 열등한 결정질 배향)이다. 재료 결함부(202)의 물리적 치수는 HTS 삽입물의 물리적 치수에 의해서만 구속된다.

결함부가 없는 1차 HTS 삽입물(200)의 영역에서 전류는 초전도층(204)을 따라 흐르므로 저항을 거의 또는 전혀 받지 않는다. 그러나, 재료 결함부(202)의 존재는 재료 결함부(202)의 영역에서 초전도층(204)에 바람직하지 않은 저항의 증가를 부여한다. 이런 저항의 증가는 HTS 와이어(100)에 의해 전달된 전류의 바람직하지 않은 감소를 초래할 수 있다.

이런 감소를 회피하기 위한 하나의 접근법은 1차 HTS 삽입물(200)이 적층되기 전에 그리고 1차 HTS 삽입물(200)을 절취하지 않고 1차 HTS 삽입물(200)의 초전도층(204)의 재료 결함부(202)를 바이패스하는 것이다.

상기 방법의 제1 단계에서, 1차 HTS 삽입물(200)의 재료 결함부(202)는 검출된다. 예를 들어, HTS 삽입물 제조 공정 중 HTS 삽입물의 세그먼트의 저항은 측정되며 예정된 값보다 큰 저항을 갖는 세그먼트는 결함부로서 마킹된다.

도 3은 1차 HTS 삽입물(200)과 HTS 삽입물 패치(310)의 길이 방향 단면을 도시한다. 이 예에서 전술한 결함부 검출 공정은 1차 HTS 삽입물(200) 상의 재료 결함부(202)의 위치를 찾아낸다. 다음 단계는 HTS 삽입물 패치(310)를 생성시키는 단계와 상기 패치가 재료 결함부(202) 위에 겹치도록 패치를 배치하는 단계를 포함한다.

본 실시예에서 HTS 삽입물 패치(310)는 1차 HTS 삽입물(200)에서와 같은 유형의 HTS 삽입물로 형성된다. HTS 삽입물 패치(310)는 1차 HTS 삽입물(200)의 폭과 동등한 폭과 재료 결함부(202)의 길이L_d 보다 긴 길이를 갖는다.

그 후 HTS 삽입물 패치(310)는 그것이 재료 결함부(202) 위에 겹치도록 배치된다. 본 실시예에서 사용된 제2 세대 HTS 삽입물은 비대칭이므로, 패치(310)는 그 초전도층(312)이 1차 HTS 삽입물(200)의 초전도층(204)과 대향하도록 플립 오버(flip over)된다. 이 배향은 2개의 초전도층(204, 312)을 통해 흐르는 전류를 촉진한다.

도 4를 참조하면, 1차 HTS 삽입물(200)과 HTS 삽입물 패치(310) 사이의 전기 접속의 길이 방향 단면이 도시되어 있다. 본딩 공정은 1차 HTS 삽입물(200)의 초전도층(204)과 HTS 삽입물 패치(310)의 초전도층(312) 사이에 전기 접속을 성립시켜 2개층 사이에서 전류가 자유롭게 흐를 수 있게 한다. 본 실시예에서 본딩 공정은 HTS 삽입물 패치(310) 위 및 HTS 삽입물 패치(310)와 1차 HTS 삽입물(200) 사이의 영역에 땜납층(414)을 용착(deposit)시키는 납땜 공정이다. 땜납층(414)은, 예를 들어, 인듐, Pb-Sn, 또는 Pb-Sn-Ag 와 같은 소정의 저 저항 땜납 재료를 포함할 수 있다.

HTS 삽입물 패치(310)의 초전도층(312)과 1차 HTS 삽입물(200)의 초전도층(204) 사이에 전기 접속을 성립시키는 것은 재료 결함부(202)를 보유하는 경로와 평행한 전도 경로를 생성한다. 이렇게 형성된 경로의 상대적인 저항에 따라 1차 HTS 삽입물(200)을 통해 흐르는 전류의 대부분은 재료 결함부(202)의 영역의 HTS 삽입물 패치(310)로 전환(divert)될 것이다. 재료 결함부(202)를 포함하는 1차 HTS 삽입물(200)의 세그먼트 둘레에 초전도 경로를 생성함으로써 재료 결함부(202)의 저항 효과와 그것과 연관된 전력 손실을 완화시킨다.

도 5는 패칭된 1차 HTS 삽입물(200) 위에 적층부(516)를 용착시킴으로써 생성된 완성된 HTS 와이어(500)의 길이 방향 단면을 도시한다. 적층부(516)는 1차 HTS 삽입물(200)과 본딩된 HTS 삽입물 패치(310)를 포함하는 패칭된 세그먼트를 둘러싼다. 본 실시예에서 적층부(516)는 스테인레스강 또는 황동과 같은 전도성 재료이다. 초전도 와이어(500)에 고장(fault)이 발생할 경우에, 전도성 적층부(516)는 전력 전달을 계속할 수 있다.

대안예

전술한 설명에서 HTS 삽입물 패치(310)의 길이는 재료 결함부(202)의 길이(L_d)보다 길었다. 그러나, 어떤 예에서 패치(310)의 길이는 재료 결함부(202)의 길이(L_d)보다 짧거나 같다.

전술한 설명에서 HTS 삽입물 패치(310)는 재료 결함부(202)의 길이 위에 걸쳐 있다. 다른 예에서 HTS 삽입물 패치(310)는 단지 부분적으로 재료 결함부(202)를 덮을 수 있다.

전술한 설명에서 적층 재료는 전기적으로 전도성이다. 다른 예에서 적층 재료는 전기적으로 절연성이다.

전술한 설명에서 HTS 삽입물 패칭 방법은 적층 공정에 앞서 수행된다. 다른 예에서 결함부는 이미 적층된 와이어에서 검출될 수 있으며 그 방법은 결함부의 영역에서 적층 재료를 제거하고, 결함부를 패칭한 후, 패치의 영역에 재적층시키는 것을 포함할 수 있다.

전술한 설명에서 HTS 삽입물 패치(310)는 재료 결함부(202)의 폭과 같은 폭을 갖는다. 다른 예에서 보다 작은 폭을 갖는 HTS 삽입물 패치(310)가 사용될 수 있다.

전술한 설명은 단지 설명하고자 한 것일 뿐, 본 발명의 범위를 제한하고자 한 것은 아니며, 본 발명의 범위는 첨부된 청구항들의 범위에 의해 한정된다. 다른 실시예들도 하기 특허 청구의 범위 내이다.

Claims (20)

1. 고온 초전도 와이어의 제1 세그먼트에 있는 결함부(defect)의 위치를 찾아내는(locate) 단계;
   고온 초전도 와이어의 제2 세그먼트가 상기 결함부 위에 겹쳐지고 상기 고온 초전도 와이어의 제2 세그먼트를 통한 전류 흐름을 위한 경로를 생성하도록, 상기 고온 초전도 와이어의 제1 세그먼트 위에 상기 고온 초전도 와이어의 제2 세그먼트를 본딩시키는 단계; 및
   상기 고온 초전도 와이어의 제1 세그먼트와 상기 고온 초전도 와이어의 제2 세그먼트를 함께 적층시키는 단계를 포함하는 방법.
2. 삭제
3. 제1항에 있어서, 상기 고온 초전도 와이어의 제1 세그먼트에 상기 고온 초전도 와이어의 제2 세그먼트를 본딩시키는 단계는 저 저항 땜납을 사용하여 달성되는 것인 방법.
4. 제1항에 있어서, 상기 결함부를 보유하는 재료의 부분의 길이를 결정하는 단계를 더 포함하는 방법.
5. 제4항에 있어서, 상기 고온 초전도 와이어의 제2 세그먼트는 상기 결함부를 보유하는 재료의 부분의 길이보다 긴 길이를 갖도록 형성되는 것인 방법.
6. 제5항에 있어서, 상기 고온 초전도 와이어의 제2 세그먼트는 상기 결함부를 보유하는 재료의 부분 위에 걸쳐 있는 것인 방법.
7. 제4항에 있어서, 상기 고온 초전도 와이어의 제2 세그먼트는 상기 결함부를 보유하는 재료의 부분의 길이보다 짧거나 같은 길이를 갖도록 형성되는 것인 방법.
8. 제1항에 있어서, 상기 고온 초전도 와이어의 제1 세그먼트는 제1 저항을 갖고, 고온 초전도 와이어의 제2 세그먼트는 제2 저항을 가지며, 상기 제2 저항의 값이 상기 제1 저항의 값보다 작은 것인 방법.
9. 전류를 전도하기 위한 제조물로서, 상기 제조물은
   결함부를 포함하는 고온 초전도 와이어의 제1 세그먼트;
   패치로서,
   상기 결함부 위에 겹치도록 배치된 고온 초전도 와이어의 제2 세그먼트; 및
   상기 고온 초전도 와이어의 제1 세그먼트와 고온 초전도 와이어의 제2 세그먼트 사이에 제공되어, 상기 고온 초전도 와이어의 제2 세그먼트를 통해 전류가 흐르도록 경로를 확립시키는 본드층을 포함하는 것인, 상기 패치; 및
   상기 고온 초전도 와이어의 제1 세그먼트와 상기 경로를 둘러싸는 적층 구조물을 포함하는 제조물.
10. 제9항에 있어서, 상기 고온 초전도 와이어의 제1 세그먼트는 제1 저항을 갖고, 고온 초전도 와이어의 제2 세그먼트는 제2 저항을 가지며, 상기 제2 저항의 값이 상기 제1 저항의 값보다 작은 것인 제조물.
11. 제9항에 있어서, 상기 본드층은 저 저항 땜납을 포함하는 것인 제조물.
12. 제9항에 있어서, 상기 결함부는 제1 길이를 갖고, 고온 초전도 와이어의 제2 세그먼트는 제2 길이를 가지며, 상기 제2 길이는 상기 제1 길이보다 긴 것인 제조물.
13. 제12항에 있어서, 상기 고온 초전도 와이어의 제2 세그먼트는 상기 결함부의 길이 위에 걸쳐 있는 것인 제조물.
14. 제9항에 있어서, 상기 결함부는 제1 길이를 갖고, 고온 초전도 와이어의 제2 세그먼트는 제2 길이를 가지며, 제2 길이는 제1 길이보다 짧거나 같은 것인 제조물.
15. 제9항에 있어서, 상기 적층 구조물은 상기 고온 초전도 와이어의 제1 및 제2 세그먼트와 전기 접촉하는 것인 제조물.
16. 삭제
17. 삭제
18. 삭제
19. 삭제
20. 삭제

Images