KR101481315B1

KR101481315B1 - Supply voltage multiplexer and method for multiplexing supply voltage

Info

Publication number: KR101481315B1
Application number: KR20130106352A
Authority: KR
Inventors: 김철우; 김정문; 정준원; 심민섭
Original assignee: 고려대학교 산학협력단
Priority date: 2013-09-04
Filing date: 2013-09-04
Publication date: 2015-01-14

Abstract

Provided is a supply voltage multiplexer to select and to output supply voltage having higher voltage. The supply voltage multiplexer includes a comparator to compare the magnitude of first input voltage applied to a first input terminal and the magnitude of second input voltage applied to a second input terminal; and a control unit to delay a comparison time point until the comparison result between the first and second input voltages exceeds a preset value, and to output voltage having the higher magnitude among the first and second input voltages at the delayed comparison time point.

Description

BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a supply voltage multiplexer and a supply voltage multiplexing method,

아래의 설명은 공급 전압 다중화기 및 공급 전압 다중화 방법에 관한 것으로, 더욱 상세하게는 입력되는 복수 개의 공급 전압 중 상대적으로 높은 전압을 가지는 공급 전압을 선택하여 출력하는 공급 전압 다중화기 및 공급 전압 다중화 방법에 관한 것이다. The following description relates to a supply voltage multiplexer and a supply voltage multiplexing method, and more particularly, to a supply voltage multiplexer and a supply voltage multiplexing method for selecting and outputting a supply voltage having a relatively high voltage among a plurality of input supply voltages .

부스트 변환기(boost converter)는 상대적으로 낮은 입력 전압을 상대적으로 높은 전압으로 변환하는 장치이다. 상기 부스트 변환기를 제어하는 제어기에 공급되는 공급 전압은, 부스트 변환기의 입력 전압과 출력 전압 중 상대적으로 큰 전압일 수 있다. 상기 부스트 변환기의 입력 전압과 출력 전압 중에서 큰 전압을 선택하기 위해서는, 두 전압을 입력받는 공급 전압 다중화기가 필요하다. A boost converter is a device that converts a relatively low input voltage to a relatively high voltage. The supply voltage supplied to the controller that controls the boost converter may be a relatively large voltage between the input voltage and the output voltage of the boost converter. In order to select a large voltage among the input voltage and the output voltage of the boost converter, a supply voltage multiplexer receiving two voltages is required.

비교기는 양의 입력과 음의 입력을 갖는 높은 이득의 연산 증폭기이다. 비교기는 양의 입력 전압 및 음의 입력 전압의 크기를 비교하여 출력 전압을 결정할 수 있다. The comparator is a high gain operational amplifier with positive and negative inputs. The comparator can determine the output voltage by comparing the magnitude of the positive input voltage and the negative input voltage.

한국공개특허공보 제2012-0087840호에 따르면, 출력 전류가 커져도 소비 전류가 증가하지 않고 과전류 보호를 행할 수 있는 전압 조정기가 제시된다.Korean Unexamined Patent Publication No. 2008-0087840 discloses a voltage regulator capable of overcurrent protection without increasing consumption current even if the output current is increased.

리플(ripple)을 가지는 두 입력 전압이 근접한 값을 가질 때 발생할 수 있는 오동작을 예방할 수 있는 공급 전압 다중화기 및 공급 전압 다중화 방법의 개발이 요청된다. It is required to develop a supply voltage multiplexer and a supply voltage multiplexing method that can prevent a malfunction that may occur when two input voltages having ripple have close values.

공급 전압 다중화기의 입력단과 출력단을 연결하는 스위치가 동시에 온이 되는 상태를 방지할 수 있는 공급 전압 다중화기 및 공급 전압 다중화 방법의 개발이 요청된다. It is required to develop a supply voltage multiplexer and a supply voltage multiplexing method capable of preventing a state in which a switch connecting an input end and an output end of a supply voltage multiplexer are simultaneously turned on.

공급 전압 다중화기의 불필요하고 빈번한 스위칭 동작을 방지할 공급 전압 다중화기 및 공급 전압 다중화 방법의 개발이 요청된다. There is a need to develop a supply voltage multiplexer and a supply voltage multiplexing method that will prevent unnecessary and frequent switching operations of the supply voltage multiplexer.

일측에 따르면, 제1 입력단에 인가되는 제1 입력 전압의 크기 및 제2 입력단에 인가되는 제2 입력 전압의 크기를 비교하는 비교기; 및 상기 제1 입력 전압 및 상기 제2 입력 전압의 비교 결과가 미리 설정된 값을 초과할 때까지 비교 시점을 지연시키며, 상기 지연된 비교 시점에서 상기 제1 입력 전압 및 상기 제2 입력 전압 중 크기가 큰 입력 전압을 출력하는 제어기를 포함하는 공급 전압 다중화기가 제공된다.According to one aspect, a comparator compares a magnitude of a first input voltage applied to a first input terminal and a magnitude of a second input voltage applied to a second input terminal; And delaying a comparison time until a comparison result between the first input voltage and the second input voltage exceeds a preset value, and when the comparison result indicates that the first input voltage and the second input voltage are large in size There is provided a supply voltage multiplexer including a controller for outputting an input voltage.

일실시예에 따르면, 상기 제어기는, 상기 비교 시점을 지연시키는 적어도 하나의 커패시터를 포함할 수 있다.According to one embodiment, the controller may include at least one capacitor that delays the comparison time.

다른 실시예에 따르면, 상기 비교기는, OP AMP를 포함하며, 상기 제2 입력단이 제1 OP AMP의 포지티브 인풋에 연결되고, 상기 제1 입력단이 상기 제1 OP AMP의 네거티브 인풋에 연결되는 제1 비교기; 및 상기 제1 입력단이 제2 OP AMP의 포지티브 인풋에 연결되고, 상기 제2 입력단이 상기 제2 OP AMP의 네거티브 인풋에 연결되는 제2 비교기를 포함할 수 있다.According to another embodiment, the comparator comprises an OP AMP, the second input connected to the positive input of the first OP AMP, the first input coupled to the negative input of the first OP AMP, A comparator; And a second comparator in which the first input is connected to the positive input of the second OP AMP and the second input is connected to the negative input of the second OP AMP.

또 다른 실시예에 따르면, 상기 제1 입력단과 출력단을 연결하는 제1 스위치; 및 상기 제2 입력단과 상기 출력단을 연결하는 제2 스위치를 더 포함할 수 있다.According to another embodiment of the present invention, there is provided a switching device comprising: a first switch for connecting the first input terminal and the output terminal; And a second switch for connecting the second input terminal and the output terminal.

일실시예에 따르면, 상기 제어기는, 상기 제1 비교기의 출력단에 연결되어, 상기 제1 스위치의 온/오프 제어 신호를 출력하는 제1 제어기; 및 상기 제2 비교기의 출력단에 연결되어, 상기 제2 스위치의 온/오프 제어 신호를 출력하는 제2 제어기를 포함할 수 있다.According to one embodiment, the controller includes: a first controller connected to an output terminal of the first comparator and outputting an on / off control signal of the first switch; And a second controller connected to an output terminal of the second comparator and outputting an on / off control signal of the second switch.

다른 실시예에 따르면, 상기 제1 입력 전압의 잡음을 필터링(filtering)하는 제1 필터 및 상기 제2 입력 전압의 잡음을 필터링하는 제2 필터 중 적어도 하나를 더 포함할 수 있다.According to another embodiment, the apparatus may further include at least one of a first filter for filtering the noise of the first input voltage and a second filter for filtering the noise of the second input voltage.

또 다른 실시예에 따르면, 상기 제1 스위치 및 상기 제2 스위치가 동시에 온(ON)이 되는 상태를 방지하는 논리 게이트를 더 포함할 수 있다.According to another embodiment, the logic gate may further include a logic gate for preventing the first switch and the second switch from being turned on at the same time.

일실시예에 따르면, 상기 논리 게이트는, 상기 제1 비교기의 출력단과 연결되는 제1 인버터 및 상기 제1 스위치에 온/오프 제어 신호를 출력하는 제1 노어(NOR) 게이트를 포함하는 제1 논리 게이트; 및 상기 제2 비교기의 출력단과 연결되는 제2 인버터 및 상기 제2 스위치에 온/오프 제어 신호를 출력하는 제2 노어(NOR) 게이트를 포함하는 제2 논리 게이트를 포함할 수 있다.According to one embodiment, the logic gate comprises a first logic circuit having a first inverter coupled to the output of the first comparator and a first NOR gate for outputting an on / off control signal to the first switch, gate; And a second logic gate including a second inverter connected to an output terminal of the second comparator and a second NOR gate outputting an on / off control signal to the second switch.

다른 실시예에 따르면, 상기 제1 노어 게이트의 제1 인풋에는 상기 제1 인버터의 출력단이 연결되며, 상기 제1 노어 게이트의 제2 인풋에는 상기 제2 노어 게이트의 출력단이 연결되고, 상기 제2 노어 게이트의 제1 인풋에는 상기 제2 인버터의 출력단이 연결되며, 상기 제2 노어 게이트의 제2 인풋에는 상기 제1 노어 게이트의 출력단이 연결될 수 있다.According to another embodiment, an output terminal of the first inverter is connected to a first input of the first NOR gate, an output terminal of the second NOR gate is connected to a second input of the first NOR gate, An output terminal of the second inverter is connected to a first input of the NOR gate, and an output terminal of the first NOR gate is connected to a second input of the second NOR gate.

또 다른 실시예에 따르면, 상기 제1 스위치 또는 상기 제2 스위치는, PMOSFET(P channel Metal Oxide Semiconductor Field Effect Transistor) 또는 NMOSFET(N channel Metal Oxide Semiconductor Field Effect Transistor)을 적어도 하나 이상 포함할 수 있다.According to another embodiment, the first switch or the second switch may include at least one of a PMOSFET (P-channel Metal Oxide Semiconductor Field Effect Transistor) and an NMOSFET (N-channel Metal Oxide Semiconductor Field Effect Transistor).

일실시예에 따르면, 상기 제어기는, 상기 제1 비교기의 출력단 및 상기 제1 스위치의 게이트단에 연결되는 제1 제어기; 및 상기 제2 비교기의 출력단 및 상기 제2 스위치의 게이트단에 연결되는 제2 제어기를 포함할 수 있다.According to one embodiment, the controller comprises: a first controller coupled to an output terminal of the first comparator and a gate terminal of the first switch; And a second controller coupled to an output terminal of the second comparator and a gate terminal of the second switch.

다른 실시예에 따르면, 상기 공급 전압 다중화기는, 상기 제1 입력 전압을 상기 제2 입력 전압으로 변환하는 부스트 변화기에 연결되고, 상기 부스트 변환기의 입력을 상기 제1 입력단에서 수신하고, 상기 부스트 변환기의 출력을 상기 제2 입력단에서 수신할 수 있다.According to another embodiment, the supply voltage multiplexer is connected to a boost converter that converts the first input voltage to the second input voltage, receives the input of the boost converter at the first input, And an output may be received at the second input.

또 다른 실시예에 따르면, 상기 제어기는, 상기 크기가 큰 입력 전압을 상기 부스트 변환기로 출력할 수 있다.According to another embodiment, the controller can output the input voltage with a large size to the boost converter.

다른 일측에 따르면, 복수 개의 입력 전압 중, 가장 큰 전압을 식별하는 공급 전압 다중화기에 있어서, 상기 공급 전압 다중화기의 단위 공급 전압 다중화기 중 적어도 하나는: 제1 입력단에 인가되는 제1 입력 전압의 크기 및 제2 입력단에 인가되는 제2 입력 전압의 크기를 비교하는 비교기; 및 상기 제1 입력 전압 및 상기 제2 입력 전압의 비교 결과가 미리 설정된 값을 초과할 때까지 비교 시점을 지연시키며, 상기 지연된 비교 시점에서 상기 제1 입력 전압 및 상기 제2 입력 전압 중 크기가 큰 입력 전압을 출력하는 제어기를 포함하는 공급 전압 다중화기가 제공된다.According to another aspect, in a supply voltage multiplexer that identifies the largest voltage among a plurality of input voltages, at least one of the unit supply voltage multiplexers of the supply voltage multiplexer comprises: a first input voltage A comparator for comparing the magnitude of the first input voltage and the magnitude of the second input voltage applied to the second input; And delaying a comparison time until a comparison result between the first input voltage and the second input voltage exceeds a preset value, and when the comparison result indicates that the first input voltage and the second input voltage are large in size There is provided a supply voltage multiplexer including a controller for outputting an input voltage.

또 다른 일측에 따르면, 제1 입력단에 인가되는 제1 입력 전압의 크기 및 제2 입력단에 인가되는 제2 입력 전압의 크기를 비교하는 단계; 및 상기 제1 입력 전압 및 상기 제2 입력 전압의 비교 결과가 미리 설정된 값을 초과할 때까지 비교 시점을 지연시키며, 상기 지연된 비교 시점에서 상기 제1 입력 전압 및 상기 제2 입력 전압 중 크기가 큰 입력 전압을 출력하는 단계를 포함하는 공급 전압 다중화 방법이 제공된다.According to another aspect of the present invention, there is provided a method of driving a plasma display panel, comprising: comparing a magnitude of a first input voltage applied to a first input terminal and a magnitude of a second input voltage applied to a second input terminal; And delaying a comparison time until a comparison result between the first input voltage and the second input voltage exceeds a preset value, and when the comparison result indicates that the first input voltage and the second input voltage are large in size And a step of outputting an input voltage is provided.

일실시예에 따르면, 상기 제1 입력 전압의 잡음을 필터링(filtering)하는 단계; 및 상기 제2 입력 전압의 잡음을 필터링하는 단계를 더 포함할 수 있다.According to one embodiment, filtering the noise of the first input voltage comprises: And filtering the noise of the second input voltage.

공급 전압 다중화기에서 리플을 가지는 두 입력 전압이 근접한 값을 가질 때 발생할 수 있는 오동작이 예방될 수 있다.A malfunction that may occur when two input voltages having ripple in the supply voltage multiplexer have close values can be prevented.

공급 전압 다중화기의 입력단과 출력단을 연결하는 스위치가 동시에 온이 되는 상태가 방지될 수 있다.A state in which the switch connecting the input terminal and the output terminal of the supply voltage multiplexer are turned on at the same time can be prevented.

공급 전압 다중화기의 불필요하고 빈번한 스위칭 동작이 방지될 수 있다.Unnecessary and frequent switching operations of the supply voltage multiplexer can be prevented.

도 1은 일실시예에 따른 두 입력 전압을 비교하여 큰 입력 전압을 출력하는 공급 전압 다중화기의 구성을 도시한 블록도이다.
도 2는 일실시예에 따른 전압을 입력 받아 큰 전압을 출력하는 공급 전압 다중화기의 다중화 방법을 도시한 흐름도이다.
도 3은 일실시예에 따른 두 입력 전압을 비교하여 큰 입력 전압을 출력하는 공급 전압 다중화기의 구성을 상세하게 도시한 블록도이다.
도 4는 일실시예에 따른 제어기가 포함되어 있지 않은 공급 전압 다중화기의 구성을 도시한 회로도이다.
도 5는 일실시예에 따라, 도 4에 도시된 공급 전압 다중화기에 서로 다른 입력 전압을 인가하였을 때, 입력 전압 파형 및 출력 전압 파형을 도시한 그래프이다.
도 6은 다른 실시예에 따라, 도 4에 도시된 공급 전압 다중화기에 서로 다른 입력 전압을 인가하였을 때, 입력 전압 파형 및 출력 전압 파형을 도시한 그래프이다.
도 7은 일실시에에 따른 제어기가 포함되어 있는 공급 전압 다중화기의 구성을 도시한 회로도이다.
도 8은 도 7에서 제1 비교기의 구성을 상세하게 도시한 회로도이다.
도 9는 일실시예에 따라, 도 7에 도시된 공급 전압 다중화기에 서로 다른 입력 전압을 인가하였을 때, 입력 전압 파형 및 출력 전압 파형을 도시한 그래프이다.
도 10은 일실시예에 따른 공급 전압 다중화기가 부스트 변환기에 사용되는 예를 도시한 블록도이다.
도 11은 다른 실시예에 따라, 복수 개의 입력 전압이 인가되었을 때, 복수 개의 입력 전압 중 큰 입력 전압을 출력하는 공급 전압 다중화기의 구성을 도시한 블록도이다.1 is a block diagram illustrating a configuration of a supply voltage multiplexer that compares two input voltages according to an embodiment and outputs a large input voltage.
2 is a flowchart illustrating a method of multiplexing a supply voltage multiplexer that receives a voltage according to an embodiment and outputs a large voltage.
3 is a block diagram illustrating in detail a configuration of a supply voltage multiplexer that compares two input voltages according to an embodiment and outputs a large input voltage.
4 is a circuit diagram showing a configuration of a supply voltage multiplexer in which a controller according to an embodiment is not included.
5 is a graph showing input voltage waveforms and output voltage waveforms when different input voltages are applied to the supply voltage multiplexer shown in FIG. 4 according to an embodiment.
6 is a graph showing an input voltage waveform and an output voltage waveform when different input voltages are applied to the supply voltage multiplexer shown in FIG. 4 according to another embodiment.
7 is a circuit diagram showing a configuration of a supply voltage multiplexer including a controller according to one embodiment.
FIG. 8 is a circuit diagram showing the configuration of the first comparator in FIG. 7 in detail.
FIG. 9 is a graph showing input voltage waveforms and output voltage waveforms when different input voltages are applied to the supply voltage multiplexer shown in FIG. 7 according to an embodiment.
10 is a block diagram illustrating an example in which a supply voltage multiplexer according to one embodiment is used in a boost converter.
11 is a block diagram illustrating a configuration of a supply voltage multiplexer that outputs a large input voltage among a plurality of input voltages when a plurality of input voltages are applied, according to another embodiment.

이하에서, 일부 실시예들을, 첨부된 도면을 참조하여 상세하게 설명한다. 그러나, 이러한 실시예들에 의해 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.In the following, some embodiments will be described in detail with reference to the accompanying drawings. However, it is not limited or limited by these embodiments. Like reference symbols in the drawings denote like elements.

아래 설명에서 사용되는 용어는 본 발명에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어를 선택하였으나, 이는 당 분야에 종사하는 기술자의 의도 또는 관례, 새로운 기술의 출현 등에 따라 달라질 수 있다.Although the terms used in the following description have selected the general terms that are widely used in the present invention while considering the functions of the present invention, they may vary depending on the intention or custom of the artisan, the emergence of new technology, and the like.

또한 특정한 경우는 이해를 돕거나 및/또는 설명의 편의를 위해 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 설명 부분에서 상세한 그 의미를 기재할 것이다. 따라서 아래 설명에서 사용되는 용어는 단순한 용어의 명칭이 아닌 그 용어가 가지는 의미와 명세서 전반에 걸친 내용을 토대로 이해되어야 한다.Also, in certain cases, there may be terms chosen arbitrarily by the applicant for the sake of understanding and / or convenience of explanation, and in this case the meaning of the detailed description in the corresponding description section. Therefore, the term used in the following description should be understood based on the meaning of the term, not the name of a simple term, and the contents throughout the specification.

도 1은 일실시예에 따른 두 입력 전압을 비교하여 큰 입력 전압을 출력하는 공급 전압 다중화기의 구성을 도시한 블록도이다.1 is a block diagram illustrating a configuration of a supply voltage multiplexer that compares two input voltages according to an embodiment and outputs a large input voltage.

공급 전압 다중화기(100)는 두 개의 공급 전압 중에서 더 높은 전압을 가지는 공급 전압을 선택하여 출력할 수 있다. 공급 전압 다중화기(100)는 제어기(102) 및 비교기(101)를 포함할 수 있다.The supply voltage multiplexer 100 can select and output a supply voltage having a higher voltage than the two supply voltages. The supply voltage multiplexer 100 may include a controller 102 and a comparator 101.

비교기(101)는 제1 입력단에 인가되는 제1 입력 전압의 크기와 제2 입력단에 인가되는 제2 입력 전압의 크기를 비교할 수 있다. 제1 입력단 및 제2 입력단은 직류 전압 또는 교류 전압을 입력 받을 수 있다.The comparator 101 may compare the magnitude of the first input voltage applied to the first input terminal and the magnitude of the second input voltage applied to the second input terminal. The first input terminal and the second input terminal may receive a DC voltage or an AC voltage.

예를 들면, 제1 입력 전압은 직류 전압 3V를 입력 받고, 제2 입력 전압은 직류 전압 5V를 입력 받을 수 있다. 비교기(101)는 제2 입력 전압 값이 제1 입력 전압 값보다 크다는 판단을 할 수 있다. For example, the first input voltage may receive a DC voltage of 3V and the second input voltage may receive a DC voltage of 5V. The comparator 101 may determine that the second input voltage value is greater than the first input voltage value.

제어기(102)는 제1 입력 전압 및 제2 입력 전압의 비교 결과를 기초로 하여, 제1 입력 전압 및 제2 입력 전압의 차이가 미리 설정된 값을 초과할 때까지 비교 시점을 지연시킬 수 있다. 제어기(102)는 지연된 비교 시점에서 제1 입력 전압 및 제2 입력 전압 중 크기가 큰 입력 전압을 출력하도록 할 수 있다.The controller 102 may delay the comparison time until the difference between the first input voltage and the second input voltage exceeds a preset value based on the comparison result of the first input voltage and the second input voltage. The controller 102 may output an input voltage having a larger magnitude than the first input voltage and the second input voltage at a delayed comparison time point.

예를 들면, 공급 전압 다중화기(100)는 제1 입력 전압과 제2 입력 전압의 차이가 50mv초과하여야 비교기(101)가 비교할 수 있도록 설정할 수 있다. 제1 입력 전압이 7200mv이고 제2 입력 전압이 7000mv인 경우, 비교기(101)는 제1 입력 전압이 제2 입력 전압보다 크다는 것으로 판단하고, 제어기(102)는 제1 입력 전압을 출력할 수 있다. 상기 상태가 지속되다가, 제1 입력전압은 7200mv로 일정하고, 제2 입력 전압이 7230mv로 변경될 수 있다. 제2 입력 전압이 제1 입력 전압보다 큰 경우에 해당되지만, 제1 입력 전압과 제2 입력 전압 간의 차이가 50mv이하인 경우에는, 공급 전압 다중화기(100)의 비교기(101)는 동작하지 않을 수 있다. 제어기(102)는 실제로는 제1 입력 전압이 제2 입력 전압보다 크지 않지만, 제1 입력 전압을 출력할 수 있다. 한편, 제2 입력 전압의 크기가 증가하여 7250mv가 초과되는 시점에서는, 제1 입력 전압과 제2 입력 전압의 차이가 50mv를 초과하므로, 비교기(101)는 제2 입력 전압이 제1 입력 전압보다 크다고 판단할 수 있다. 제어기(102)는 제2 입력 전압을 최대 전압으로 출력할 수 있다. 상술한 바와 같이, 제어기(102)는 제1 입력 전압 및 제2 입력 전압의 크기 비교 시점을 지연할 수 있다.For example, the supply voltage multiplexer 100 can set the comparator 101 so that the difference between the first input voltage and the second input voltage exceeds 50 mV. When the first input voltage is 7200 mv and the second input voltage is 7000 mv, the comparator 101 determines that the first input voltage is greater than the second input voltage, and the controller 102 can output the first input voltage . While the above state continues, the first input voltage may be constant at 7200 mv, and the second input voltage may be changed to 7230 mv. The comparator 101 of the supply voltage multiplexer 100 may not operate if the difference between the first input voltage and the second input voltage is equal to or less than 50 mv have. The controller 102 may actually output the first input voltage although the first input voltage is not greater than the second input voltage. When the magnitude of the second input voltage exceeds 7250 mV, the difference between the first input voltage and the second input voltage exceeds 50 mv. Therefore, the comparator 101 compares the second input voltage with the first input voltage It can be judged to be large. The controller 102 can output the second input voltage to the maximum voltage. As described above, the controller 102 may delay the comparison time point of the first input voltage and the second input voltage.

미리 설정된 값은 공급 전압 다중화기(100)의 해상도에 해당할 수 있다. 해상도가 높을수록 미리 설정된 값은 작을 수 있다. 해상도가 낮을수록 미리 설정된 값은 커질 수 있다. 해상도가 높은 공급 전압 다중화기(100)는 최대 전압이 바뀔 때마다 신속하게 반응하여 입력 전압 중 최대 전압을 출력할 수 있다. 해상도가 높은 공급 전압 다중화기(100)는 제1 입력 전압과 제2 입력 전압의 값이 비슷하여 최대 전압의 값이 빈번하게 변경되는 경우, 최대 전압의 값 또한 빈번하게 변경되어 출력될 수 있다.The preset value may correspond to the resolution of the supply voltage multiplexer 100. The higher the resolution, the smaller the preset value. The lower the resolution, the larger the preset value. The supply voltage multiplexer 100 having a high resolution can quickly respond to the maximum voltage and output the maximum voltage among the input voltages. In the supply voltage multiplexer 100 having a high resolution, if the values of the first input voltage and the second input voltage are similar to each other and the value of the maximum voltage is changed frequently, the value of the maximum voltage may also be frequently changed and output.

해상도가 낮은 공급 전압 다중화기(100)를 구현하기 위하여서는, 해상도가 낮은 비교기(101)를 채택하거나 또는 비교기(101)의 출력단에 커패시터를 연결할 수 있으며, 이에 대하여서는 더욱 상세하게 후술하도록 한다. In order to implement a low-resolution supply voltage multiplexer 100, a low-resolution comparator 101 may be employed, or a capacitor may be connected to the output of the comparator 101, which will be described in more detail below.

도 2는 일실시예에 따른 전압을 입력 받아 큰 전압을 출력하는 공급 전압 다중화기의 다중화 방법을 도시한 흐름도이다.2 is a flowchart illustrating a method of multiplexing a supply voltage multiplexer that receives a voltage according to an embodiment and outputs a large voltage.

단계(201)에서, 제1 입력 전압은 제1 입력단에 인가될 수 있다. 제2 입력 전압은 제2 입력단에 인가될 수 있다. 상기 제1 입력 전압 또는 상기 제2 입력 전압은 직류 전압 또는 교류 전압일 수 있다. 또한, 제1 입력 전압 또는 상기 제2 입력 전압은 직류 전압과 교류 전압이 혼합된 것일 수도 있다. 공급 전압 다중화기(100)가 두 개의 입력 전압을 수신할 수도 있지만, 두 개 이상의 입력 전압을 수신할 수도 있다. 두 개의 입력 전압 중 큰 입력 전압을 최대 전압으로 출력하는 공급 전압 다중화기(100)를, 복수 개의 입력 전압 중 가장 큰 입력 전압을 최대 전압으로 출력하는 공급 전압 다중화기(100)로 확장하여 변경 적용할 수도 있다.In step 201, a first input voltage may be applied to the first input. The second input voltage may be applied to the second input. The first input voltage or the second input voltage may be a DC voltage or an AC voltage. The first input voltage or the second input voltage may be a mixture of a DC voltage and an AC voltage. Although the supply voltage multiplexer 100 may receive two input voltages, it may receive more than two input voltages. A supply voltage multiplexer 100 for outputting a large input voltage among two input voltages as a maximum voltage is extended to a supply voltage multiplexer 100 for outputting a maximum input voltage among a plurality of input voltages as a maximum voltage, You may.

단계(202)에서, 입력단에 인가되는 입력 전압의 리플 또는 잡음을 필터링할 수 있다. 상기 필터링은 필터에 의하여 수행될 수 있다. 필터는 제1 필터 및 제2 필터 중 적어도 하나를 포함할 수 있다. 제1 필터는 제1 입력 전압의 잡음을 필터링 할 수 있다. 제2 필터는 제2 입력 전압의 잡음을 필터링 할 수 있다.In step 202, it is possible to filter the ripple or noise of the input voltage applied to the input stage. The filtering may be performed by a filter. The filter may include at least one of a first filter and a second filter. The first filter may filter the noise of the first input voltage. The second filter may filter the noise of the second input voltage.

상기 필터는 저역 통과 필터일 수도 있다. 제1 비교기(101)에는 전력이 아닌 제1 입력 전압 및 제2 입력 전압이 전달될 수 있으며, 필터는 저항 및 커패시터 중 적어도 하나를 포함할 수 있다. 공급 전압 다중화기(100)에 인가되는 제1 입력 전압 또는 제2 입력 전압의 잡음이 미약한 경우, 공급 전압 다중화기(100)는 필터를 포함하지 않을 수도 있다. The filter may be a low-pass filter. The first comparator 101 may be supplied with a first input voltage and a second input voltage, and the filter may include at least one of a resistor and a capacitor. If the noise of the first input voltage or the second input voltage applied to the supply voltage multiplexer 100 is weak, the supply voltage multiplexer 100 may not include a filter.

상술한 바에서, 필터는 저역통과필터인 경우를 기재하였지만 이는 단순히 예시적인 것이다. 필터는, 저역통과필터, 고역통과필터 및 밴드패스필터 중 적어도 하나를 포함할 수 있다. In the foregoing description, the case where the filter is a low-pass filter has been described, but this is merely exemplary. The filter may include at least one of a low-pass filter, a high-pass filter, and a band-pass filter.

단계(203)에서, 제어기(102)는 제1 입력 전압 및 제2 입력 전압의 크기를 비교할 수 있는 미리 설정된 조건이 만족되는지를 판단할 수 있다. 미리 설정된 조건이 만족되면, 비교기(101)가 제1 입력 전압 및 제2 입력 전압의 크기를 비교하는 단계를 수행할 수 있다. 미리 설정된 조건이 만족되지 않으면, 제1 입력 전압 및 제2 입력 전압의 크기가 미리 설정된 조건에 만족할 때까지 비교기(101)는 최대 전압을 변경하여 출력하지 않는다. 이러한 경우, 비교기(101)는 기존에 출력되던 전압을 최대 전압으로 판단할 수 있으며, 제어기(102)는 기존에 출력되던 전압을 최대 전압으로 출력하도록 할 수 있다.In step 203, the controller 102 may determine whether a predetermined condition for comparing magnitudes of the first input voltage and the second input voltage is satisfied. If the predetermined condition is satisfied, the comparator 101 may compare the magnitudes of the first input voltage and the second input voltage. If the predetermined condition is not satisfied, the comparator 101 does not change the maximum voltage until the magnitude of the first input voltage and the second input voltage satisfy the predetermined condition. In this case, the comparator 101 can determine the voltage that has been output as the maximum voltage, and the controller 102 can output the voltage that has been output as the maximum voltage.

미리 설정된 조건은 공급 전압 다중화기(100)의 해상도와 연관이 있다. 해상도가 높은 수록 최대 전압의 민감한 변화에도 즉각적인 반응을 할 수 있다. 최대 전압이 빈번하게 바뀌는 경우, 공급 전압 다중화기(100)는 오히려 공급 전압 다중화기(100)의 빈번한 스위칭 동작으로 인하여 최대 전압이 불연속적으로 출력될 수 있다. 이러한 경우, 공급 전압 다중화기(100)가 안정적으로 동작하지 못할 수도 있다. 리플을 갖는 입력 전압에 대해서도 민감하게 동작하여 불안정한 출력이 초래될 수 있다. 리플을 갖는 두 공급 전압의 값이 서로 근접한 값을 갖더라도, 공급 전압 다중화기(100)의 출력이 불안정하지 않도록 해상도가 설정될 수 있다.The preset conditions are related to the resolution of the supply voltage multiplexer 100. The higher the resolution, the more immediate the response to sensitive changes in the maximum voltage. If the maximum voltage frequently changes, the supply voltage multiplexer 100 may rather output the maximum voltage discontinuously due to the frequent switching operation of the supply voltage multiplexer 100. In this case, the supply voltage multiplexer 100 may not operate stably. It may be sensitive to the input voltage having ripple, resulting in an unstable output. The resolution can be set such that the output of the supply voltage multiplexer 100 is not unstable even if the values of the two supply voltages with ripple are close to each other.

제1 입력 전압이 제2 입력 전압보다 큰 구간이 존재하다가 제2 입력 전압이 제1 입력 전압보다 커지더라도, 양 전압의 차이가 미리 설정된 값을 초과하지 않는다면, 최대 전압은 변하지 않을 수 있다. 상술한 바에 따라서, 공급 전압 다중화기(100)의 빈번한 스위칭 동작이 방지될 수 있다.Even if the first input voltage is greater than the second input voltage and the second input voltage is greater than the first input voltage, the maximum voltage may not change if the difference between the positive and negative voltages does not exceed a predetermined value. According to the above description, frequent switching operations of the supply voltage multiplexer 100 can be prevented.

단계(204)에서, 비교기(101)는 제1 입력 전압 및 제2 입력 전압 중에서 최대 전압을 판단할 수 있다.In step 204, the comparator 101 may determine the maximum voltage among the first input voltage and the second input voltage.

단계(205)에서, 제어기(102)는 204단계에서, 최대 전압으로 판단된 입력 전압을 출력 전압으로 출력할 수 있다.In step 205, the controller 102 may output, in step 204, the input voltage determined as the maximum voltage as the output voltage.

도 3은 일실시예에 따른 두 입력 전압을 비교하여 큰 입력 전압을 출력하는 공급 전압 다중화기의 구성을 상세하게 도시한 블록도이다. 3 is a block diagram illustrating in detail a configuration of a supply voltage multiplexer that compares two input voltages according to an embodiment and outputs a large input voltage.

공급 전압 다중화기(300)는 입력단(311), 제1 비교기(301), 제2 비교기(302), 제1 제어기(303), 제2 제어기(304), 제1 스위치(305), 제2 스위치(306), 제1 필터(307), 제2 필터(308), 제1 논리 게이트(309), 제2 논리 게이트(310) 및 출력단(312)을 포함할 수 있다.The supply voltage multiplexer 300 includes an input stage 311, a first comparator 301, a second comparator 302, a first controller 303, a second controller 304, a first switch 305, A first filter 307, a second filter 308, a first logic gate 309, a second logic gate 310, and an output 312. The first filter 307, the second filter 308,

입력단(311)은 제 1 입력단 및 제 2 입력단을 포함할 수 있다. 제1 입력단에는 제1 입력 전압이 인가될 수 있으며, 제2 입력단에는 제2 입력 전압이 인가될 수 있다. The input terminal 311 may include a first input terminal and a second input terminal. A first input voltage may be applied to the first input terminal, and a second input voltage may be applied to the second input terminal.

비교기(301,302)는 제1 입력단에서 인가되는 제1 입력 전압의 크기 및 제2 입력단에 인가되는 제2 입력 전압의 크기를 비교할 수 있다. 비교기(301,302)는 제1 비교기(301) 및 제2 비교기(302)중 적어도 하나를 포함할 수 있다. 비교기(301,302)는 아날로그 비교기 또는 OP AMP로 구현될 수 있다. The comparators 301 and 302 can compare the magnitude of the first input voltage applied to the first input terminal and the magnitude of the second input voltage applied to the second input terminal. The comparators 301 and 302 may include at least one of a first comparator 301 and a second comparator 302. The comparators 301 and 302 may be implemented as analog comparators or OP AMPs.

제1 비교기(301)가 제1 OP AMP로 구현되는 경우에는, 제1 입력단의 제2 입력단이 제1 OP AMP의 포지티브 인풋에 연결되고, 입력단(311)의 제1 입력단이 제1 OP AMP의 네거티브 인풋에 연결될 수 있다. 제2 비교기(302)가 제2 OP AMP로 구현되는 경우에는, 입력단(311)의 제1 입력단이 제2 OP AMP의 포지티브 인풋에 연결되고, 입력단(311)의 제2 입력단이 제2 OP AMP의 네거티브 인풋에 연결될 수 있다.When the first comparator 301 is implemented as the first OP AMP, the second input of the first input is connected to the positive input of the first OP AMP, the first input of the input 311 is connected to the positive input of the first OP AMP, It can be connected to a negative input. When the second comparator 302 is implemented as the second OP AMP, the first input of the input stage 311 is connected to the positive input of the second OP AMP, the second input of the input stage 311 is connected to the second OP AMP, Can be connected to the negative input of

제어기는 제1 제어기(303) 및 제2 제어기(304) 중 적어도 하나를 포함할 수 있다. 제1 제어기(303)는 제1 비교기(301)의 출력단에 연결되어 제1 스위치(305)의 온/오프 제어 신호를 출력할 수 있다. 제2 제어기(304)는 제2 비교기(302)의 출력단에 연결되어 제2 스위치(306)의 온/오프 제어 신호를 출력할 수 있다.The controller may include at least one of a first controller 303 and a second controller 304. The first controller 303 is connected to the output terminal of the first comparator 301 and can output the on / off control signal of the first switch 305. The second controller 304 is connected to the output terminal of the second comparator 302 and can output an on / off control signal of the second switch 306.

제어기는 제1 입력 전압 및 제2 입력 전압의 비교 결과가 미리 설정된 값을 초과할 때까지 비교 시점을 지연시킬 수 있다. 지연된 비교 시점에서 제1 입력 전압 및 제2 입력 전압 중 크기가 큰 입력 전압을 출력하도록 할 수 있다.The controller may delay the comparison time until the comparison result of the first input voltage and the second input voltage exceeds a predetermined value. The input voltage having a larger magnitude than the first input voltage and the second input voltage can be output at the delayed comparison time point.

제1 입력 전압이 최대 전압인 경우, 제1 제어기(303)가 제1 스위치(305)의 온 제어 신호를 출력할 수 있다. 제2 제어기(304)는 제2 스위치(306)의 오프 제어 신호를 출력할 수 있다. 제1 스위치(305)는 온 상태가 되며, 제2 스위치(306)는 오프 상태가 될 수 있다. 제1 입력 전압은 출력단(312)에서 출력될 수 있다.When the first input voltage is the maximum voltage, the first controller 303 can output the ON control signal of the first switch 305. [ The second controller 304 may output an off control signal of the second switch 306. [ The first switch 305 is turned on and the second switch 306 is turned off. The first input voltage may be output at the output 312.

제2 입력 전압이 최대 전압인 경우, 제2 제어기(304)가 제 2스위치의 온 제어 신호를 출력할 수 있다. 제1 제어기(303)는 제1 스위치(305)의 오프 제어 신호를 출력할 수 있다. 제2 스위치(306)는 온 상태가 되며, 제1 스위치(305)는 오프 상태가 될 수 있다. 제2 입력 전압은 출력단(312)에서 출력될 수 있다.When the second input voltage is the maximum voltage, the second controller 304 may output an on control signal of the second switch. The first controller 303 may output an off control signal of the first switch 305. [ The second switch 306 is turned on, and the first switch 305 is turned off. The second input voltage may be output at the output 312.

스위치는 제1 스위치(305) 및 제2 스위치(306) 중 적어도 하나를 포함할 수 있다. 제1 스위치(305)는 제1 입력단과 출력단(312)을 연결할 수 있고, 제2 스위치(306)는 제2 입력단과 출력단(312)을 연결할 수 있다. 제1 스위치(305) 또는 제2 스위치(306)는 PMOSFET(P channel Metal Oxide Semiconductor Field Effect Transistor) 또는 NMOSFET(N channel Metal Oxide Semiconductor Field Effect Transistor)을 적어도 하나 이상 포함할 수 있다.The switch may include at least one of the first switch 305 and the second switch 306. The first switch 305 may connect the first input terminal to the output terminal 312 and the second switch 306 may connect the second input terminal and the output terminal 312. The first switch 305 or the second switch 306 may include at least one of a PMOSFET (P-channel Metal Oxide Semiconductor Field Effect Transistor) or an NMOSFET (N-channel Metal Oxide Semiconductor Field Effect Transistor).

스위치가 트랜지스터를 포함하는 경우, 제1 제어기(303)는 제1 비교기(301)의 출력단 및 제1 스위치(305)의 게이트단에 연결될 수 있다. 제2 제어기(304)는 제2 비교기(302)의 출력단 및 제2 스위치(306)의 게이트단에 연결될 수 있다. 아울러, 제1 제어기(303) 또는 제2 제어기(304)는 스위치 온/오프 제어신호로서 게이트 인가 전압을 인가할 수 있다. When the switch includes a transistor, the first controller 303 may be connected to the output terminal of the first comparator 301 and the gate terminal of the first switch 305. The second controller 304 may be coupled to the output of the second comparator 302 and the gate of the second switch 306. In addition, the first controller 303 or the second controller 304 may apply a gate applying voltage as a switch on / off control signal.

논리 게이트는 제1 스위치(305) 및 제2 스위치(306)가 동시에 온이 되는 상태를 방지할 수 있다. 리플을 가지는 두 입력 전압 중 큰 전압을 출력하는 공급 전압 다중화기(300)는, 두 입력 전압이 서로 근접한 값을 가지는 경우, 공급 전압 다중화기(300)가 포함되는 비교기와 스위치의 적절하지 않은 동작이 발생할 수 있다. 적절하지 않은 동작은, 두 입력 전압을 인가받는 입력단과 최대 전압을 출력하는 출력단을 연결하는 제1 스위치(305) 및 제2 스위치(306)가 동시에 온(ON)이 되는 상태를 포함할 수 있다. 논리 게이트는, 두 스위치가 온이 되는 상태를 방지할 수 있다. 제1 스위치(305)와 제2 스위치(306)는 보수(complementary) 연수 동작을 수행할 수 있다. The logic gate can prevent the first switch 305 and the second switch 306 from being turned on at the same time. The supply voltage multiplexer 300, which outputs a larger one of the two input voltages having ripple, is designed so that when the two input voltages have a value close to each other, the supply voltage multiplexer 300 and the comparator Can occur. The inappropriate operation may include a state in which the first switch 305 and the second switch 306, which connect the input terminal receiving the two input voltages and the output terminal outputting the maximum voltage, are simultaneously turned on . The logic gate can prevent the two switches from being turned on. The first switch 305 and the second switch 306 may perform a complementary training operation.

논리 게이트는 제1 논리 게이트(309) 또는 제2 논리 게이트(310)를 포함할 수 있다. 제1 논리 게이트(309)는 제1 비교기(301)의 출력단과 연결되는 제1 인버터 및 제1 스위치(305)에 온/오프 제어 신호를 출력하는 제1 노어 게이트를 포함할 수 있다. 제1 노어 게이트의 제1 인풋에는 제1 인버터의 출력단이 연결될 수 있으며, 제1 노어 게이트의 제2 인풋에는 제2 노어 게이트의 출력단이 연결될 수 있다.The logic gate may include a first logic gate 309 or a second logic gate 310. The first logic gate 309 may include a first inverter connected to an output terminal of the first comparator 301 and a first NOR gate for outputting an on / off control signal to the first switch 305. The output of the first inverter may be coupled to the first input of the first NOR gate and the output of the second NOR gate may be coupled to the second input of the first NOR gate.

제2 논리 게이트(310)는 제2 비교기(302)의 출력단에 연결되는 제2 인버터 및 제2 스위치(306)에 온/오프 제어 신호를 출력하는 제2 노어 게이트를 포함할 수 있다. 제2 노어 게이트의 제1 인풋에는 제2 인버터의 출력단이 연결되며, 제2 노어 게이트의 제2 인풋에는 제1 노어 게이트의 출력단이 연결될 수 있다.The second logic gate 310 may include a second inverter connected to an output terminal of the second comparator 302 and a second NOR gate for outputting an on / off control signal to the second switch 306. An output terminal of the second inverter is connected to the first input of the second NOR gate, and an output terminal of the first NOR gate is connected to the second input of the second NOR gate.

도 4는 비교예에 따른 제어기가 포함되어 있지 않은 공급 전압 다중화기의 구성을 도시한 회로도이다.4 is a circuit diagram showing a configuration of a supply voltage multiplexer in which a controller according to a comparative example is not included.

공급 전압 다중화기(400)는 제1 비교기(401), 제2 비교기(402), 제1 논리 게이트(409), 제2 논리 게이트(410), 제1 스위치(405) 및 제2 스위치(406)를 포함할 수 있다. 제어기가 없는 공급 전압 다중화기(400)는 최대 전압이 바뀌는 경우 즉각적인 반응을 할 수 있다. 예를 들면, 제1 입력 전압이 제2 입력 전압보다 큰 구간이 지속되다가, 제2 입력 전압이 제1 입력 전압보다 크게 되면 비교기는 즉각적으로 비교를 수행한다.The supply voltage multiplexer 400 includes a first comparator 401, a second comparator 402, a first logic gate 409, a second logic gate 410, a first switch 405 and a second switch 406 ). The controllerless supply voltage multiplexer 400 is able to react immediately if the maximum voltage changes. For example, if the first input voltage is greater than the second input voltage and the second input voltage is greater than the first input voltage, the comparator immediately performs the comparison.

제1 입력 전압과 제2 입력 전압의 값이 비슷하여 차이가 0mv에 가까운 경우, 최대 전압은 빈번하게 바뀌게 된다. 이러한 빈번한 최대 전압의 변동은 스위칭의 빈번한 동작을 유발하며, 공급 전압 다중화기(400)가 안정적으로 동작하지 않을 수 있다. 제1 스위치(405) 및 제2 스위치(406)가 동시에 온이 될 수 있다.If the first input voltage and the second input voltage are similar, and the difference is close to 0 mv, the maximum voltage frequently changes. This frequent fluctuation of the maximum voltage causes frequent operation of the switching, and the supply voltage multiplexer 400 may not operate stably. The first switch 405 and the second switch 406 can be turned on at the same time.

도 5는 비교예에 따라, 도 4에 도시된 공급 전압 다중화기에 서로 다른 입력 전압을 인가하였을 때, 입력 전압 파형 및 출력 전압 파형을 도시한 그래프이다.5 is a graph showing an input voltage waveform and an output voltage waveform when different input voltages are applied to the supply voltage multiplexer shown in FIG. 4 according to a comparative example.

510은 공급 전압 다중화기(400)에 인가한 서로 다른 입력 전압 파형을 도시한 것이다. 가로축은 시간축을 나타내며, 세로축은 전압의 크기를 나타낸다. 제1 입력 전압(V_IN1)은 직류 전압이며, 제2 입력 전압(V_IN2)은 시작점이 0V에서 급격하게 증가하다가 일정한 전압을 갖는다. 제1 입력 전압과 제2 입력 전압을 고찰하면, 제1 입력 전압과 제2 입력 전압이 근접한 값을 갖는 부분은 두 파형이 만나는 점을 제외하고는 없다.Reference numeral 510 denotes different input voltage waveforms applied to the supply voltage multiplexer 400. The horizontal axis represents the time axis, and the vertical axis represents the magnitude of the voltage. The first input voltage V _IN1 is a direct current voltage, and the second input voltage V _IN2 rapidly increases at a starting point of 0 V and has a constant voltage. Considering the first input voltage and the second input voltage, the portion where the first input voltage and the second input voltage are close to each other does not include the point where the two waveforms meet.

520은 공급 전압 다중화기(400)의 출력 전압의 파형을 도시한 것이다. 가로축은 시간축을 나타내며, 세로축은 전압의 크기를 나타낸다. 제1 입력 전압이 제2 입력 전압보다 큰 경우에는 제1 입력 전압이 최대 전압으로 출력된다. 제2 입력 전압이 제2 입력 전압보다 큰 경우에는 제2 입력 전압이 최대 전압으로 출력된다. 도 5에서, 제1 입력 전압이 출력되다가 제2 입력 전압이 출력됨을 알 수 있다.And 520 shows a waveform of the output voltage of the supply voltage multiplexer 400. FIG. The horizontal axis represents the time axis, and the vertical axis represents the magnitude of the voltage. When the first input voltage is greater than the second input voltage, the first input voltage is output as the maximum voltage. When the second input voltage is greater than the second input voltage, the second input voltage is output as the maximum voltage. In FIG. 5, it can be seen that the first input voltage is output and the second input voltage is output.

도 6은 다른 비교예에 따라, 도 4에 도시된 공급 전압 다중화기(400)에 서로 다른 입력 전압을 인가하였을 때, 입력 전압 파형 및 출력 전압 파형을 도시한 그래프이다.FIG. 6 is a graph showing an input voltage waveform and an output voltage waveform when different input voltages are applied to the supply voltage multiplexer 400 shown in FIG. 4 according to another comparative example.

610은 공급 전압 다중화기(400)에 인가한 서로 다른 입력 전압 파형을 도시한 것이다. 가로축은 시간축을 나타내며, 세로축은 전압의 크기를 나타낸다. 제1 입력 전압 및 제2 입력 전압은 시작점이 0V부터 시작한다. 도 6에서, A부분이 제1 입력 전압과 제2 입력 전압의 크기가 서로 근접하여 최대 전압이 바뀜을 알 수 있다. A부분을 제외하면, 나머지 부분에서는 제1 입력 전압이 최대 전압이거나 제2 입력 전압이 최대 전압 임을 대략적으로 알 수 있다. A부분에서는 제1 입력 전압이 제2 입력 전압보다 큰 제1구간과 제2 입력 전압이 제1 입력 전압 보다 큰 제2 구간이 반복됨을 알 수 있다. 제1 구간과 제2 구간이 반복되면, 최대 전압은 계속 바뀔 수 있다.610 illustrate different input voltage waveforms applied to the supply voltage multiplexer 400. FIG. The horizontal axis represents the time axis, and the vertical axis represents the magnitude of the voltage. The first input voltage and the second input voltage start from 0V. In FIG. 6, it can be seen that the maximum voltage is changed because the magnitudes of the first input voltage and the second input voltage are close to each other. Except for the A portion, in the remaining portion, it can be roughly known that the first input voltage is the maximum voltage or the second input voltage is the maximum voltage. In the portion A, the first period in which the first input voltage is greater than the second input voltage and the second period in which the second input voltage is greater than the first input voltage are repeated. If the first section and the second section are repeated, the maximum voltage can be continuously changed.

620은 공급 전압 다중화기(400)의 출력 전압의 파형을 도시한 것이다. 가로축은 시간축을 나타내며, 세로축은 전압의 크기를 나타낸다. 610의 A부분에 대응한 출력 파형을 검토하면, 최대 전압이 계속 빈번하게 바뀜을 알 수 있다. 입력 전압의 파형과 출력 전압의 파형이 일치 하지 않음을 알 수 있다. 출력 파형이 입력 파형보다 더 왜곡됨을 알 수 있다. 이는 비교적 짧은 시간 동안에 스위칭 동작이 여러 번 일어나서 최대 전압 출력이 불안정하게 출력되었음을 알 수 있다. 이와 같은 문제점은 도 7에서 설명하겠지만, 제어기를 공급 전압 다중화기(400)에 포함함으로써, 공급 전압 다중화기(400)의 동작을 안정적으로 할 수 있다.Reference numeral 620 denotes a waveform of an output voltage of the supply voltage multiplexer 400. The horizontal axis represents the time axis, and the vertical axis represents the magnitude of the voltage. Considering the output waveform corresponding to the A portion of 610, it can be seen that the maximum voltage continues to change frequently. It can be seen that the waveform of the input voltage does not match the waveform of the output voltage. It can be seen that the output waveform is more distorted than the input waveform. It can be seen that the switching operation occurs several times in a relatively short time and the maximum voltage output is unstably output. Such a problem will be described with reference to FIG. 7. However, by including the controller in the supply voltage multiplexer 400, the operation of the supply voltage multiplexer 400 can be stabilized.

도 7은 일실시에에 따른 제어기가 포함되어 있는 공급 전압 다중화기의 구성을 도시한 회로도이다.7 is a circuit diagram showing a configuration of a supply voltage multiplexer including a controller according to one embodiment.

공급 전압 다중화기(300)는 입력단에 인가되는 입력 전압들의 크기를 비교하는 비교기 및 상기 비교 결과가 미리 설정된 값을 초과할 때까지 비교 시점을 지연시키며, 상기 지연된 비교 시점에서 상기 입력 전압들 중 크기가 큰 입력 전압을 출력하는 제어기를 포함할 수 있다. 상기 입력 전압들 중에서 한 개의 입력 전압만을 공급 전압 다중화기(300)의 출력으로 연결하기 위한 스위치를 포함할 수 있다.The supply voltage multiplexer 300 includes a comparator for comparing magnitudes of input voltages applied to an input terminal and a comparator for delaying a comparison time until the comparison result exceeds a preset value, May output a large input voltage. And a switch for connecting only one input voltage among the input voltages to the output of the supply voltage multiplexer 300.

리플 또는 잡음을 가지는 두 입력 전압이 서로 근접한 값을 가지는 경우, 공급 전압 다중화기(300)가 포함되는 비교기와 스위치의 적절하지 않은 동작이 발생할 수 있다. 공급 전압 다중화기(300)의 두 입력과 하나의 출력을 연결하는 두 스위치가 동시에 온(ON)이 되는 상태가 존재할 수 있다. 두 스위치가 동시에 온이 되는 상태가 발생하면, 공급 전압 다중화기(300)는 두 입력 전압을 동시에 출력할 수 있다. 두 스위치가 동시에 온이 되는 상태를 방지하기 위해 논리 게이트를 사용할 수 있다.If the two input voltages having ripple or noise have values close to each other, an improper operation of the comparator and the switch in which the supply voltage multiplexer 300 is included may occur. There may be a state in which both switches connecting two inputs of the supply voltage multiplexer 300 and one output are turned on at the same time. When the two switches are turned on at the same time, the supply voltage multiplexer 300 can simultaneously output the two input voltages. A logic gate can be used to prevent the two switches from turning on at the same time.

공급 전압 다중화기(300)는 입력 전압의 잡음을 필터링하는 필터를 포함할 수 있다. 상기 필터부는 입력에 대한 잡음 및 리플을 제거하여 빈번한 스위치 동작을 줄이도록 할 수 있다.The supply voltage multiplexer 300 may include a filter for filtering the noise of the input voltage. The filter unit may eliminate noise and ripple on the input to reduce frequent switch operations.

비교기는 제1 입력단에 인가되는 제1 입력 전압의 크기와 제2 입력단에 인가되는 제2 입력 전압의 크기를 비교할 수 있다. 비교기는 OP AMP를 포함할 수 있다. 제1 비교기(701) 및 제2 비교기(702)는 공급 전압 다중화기(300)에 포함될 수 있다. 제1 비교기(701)는 양의 입력 단자에는 제2 입력 전압을 인가하고, 음의 입력 단자에는 제1 입력 전압을 인가할 수 있다. 제2 비교기(702)는 양의 입력 단자에는 제1 입력 전압을 인가하고, 음의 입력 단자에는 제2 입력 전압을 인가할 수 있다. 제1 비교기(701) 또는 제2 비교기(702)는 아날로그 비교기일 수 있다. 증폭기가 비교기로 사용될 수도 있다.The comparator can compare the magnitude of the first input voltage applied to the first input terminal and the magnitude of the second input voltage applied to the second input terminal. The comparator may include an OP AMP. The first comparator 701 and the second comparator 702 may be included in the supply voltage multiplexer 300. The first comparator 701 may apply a second input voltage to the positive input terminal and a first input voltage to the negative input terminal. The second comparator 702 may apply a first input voltage to the positive input terminal and a second input voltage to the negative input terminal. The first comparator 701 or the second comparator 702 may be an analog comparator. An amplifier may be used as a comparator.

제어기는 상기 제1 입력 전압 및 상기 제2 입력 전압의 비교하는 시점을 지연시킬 수 있다. 비교 시점은 공급 전압 다중화기(300)에 미리 설정된 기준에 따라 정해질 수 있다. 상기 미리 설정된 기준은 제어기를 재구성함으로써 수정할 수 있다.The controller may delay a time point at which the first input voltage and the second input voltage are compared. The comparison time may be determined according to a preset reference to the supply voltage multiplexer 300. [ The preset criteria can be modified by reconfiguring the controller.

상기 제어기는 커패시터로 구현될 수 있다. 커패시터는 전하를 저장하는 수동 소자로써, 전하를 충전하거나 방전하는 것을 되풀이한다. 커패시터는 공급 전압 다중화기(300)에서 비교기가 입력전압의 크기를 비교하는 시점을 지연시키는 역할을 할 수 있다.The controller may be implemented as a capacitor. A capacitor is a passive element that stores charge and recharges or discharges the charge. The capacitor may serve to delay the time at which the comparator compares the magnitude of the input voltage in the supply voltage multiplexer 300.

해상도가 낮은 공급 전압 다중화기(100)로 설정하기 위해서는 비교기(101)의 출력단에 커패시터를 연결할 수 있다. 커패시터는 비교기의 대역폭을 감소시킴으로써 공급 전압 다중화기(100)의 불필요하고 빈번한 스위칭 동작을 방지할 수 있다. A capacitor can be connected to the output terminal of the comparator 101 in order to set the supply voltage multiplexer 100 with a low resolution. The capacitor can prevent unnecessary and frequent switching operations of the supply voltage multiplexer 100 by reducing the bandwidth of the comparator.

예를 들면, 상기 제1 입력 전압이 상기 제2 입력 전압보다 큰 구간을 제1 구간이라고 할 수 있다. 상기 제2 입력 전압이 상기 제1 입력 전압보다 큰 구간을 제2 구간이라고 할 수 있다. 상기 제1 구간과 상기 제2 구간의 시간차가 작으면서 제1 구간 및 제2 구간이 반복된다면, 출력되는 전압은 상기 제1 전압 및 상기 제2 전압으로 반복이 될 수 있다. 상기 출력 전압의 변동으로 인하여 공급 전압 다중화기(300)의 동작은 불안정해 질 수 있다. 상기 제1 입력 전압과 상기 제2 입력 전압의 차이가 작다면, 공급 전압 다중화기(300)의 동작은 더욱 불안정해 질 수 있다.For example, a section where the first input voltage is greater than the second input voltage may be referred to as a first section. And a section where the second input voltage is greater than the first input voltage may be referred to as a second section. If the first interval and the second interval are repeated while the time difference between the first interval and the second interval is small, the output voltage may be repeated as the first voltage and the second voltage. The operation of the supply voltage multiplexer 300 may become unstable due to the variation of the output voltage. If the difference between the first input voltage and the second input voltage is small, the operation of the supply voltage multiplexer 300 may become more unstable.

커패시터를 비교기의 출력단에 연결하면, 비교기가 상기 입력 전압들을 비교하는 시점을 지연시킬 수 있다. 비교하는 시점을 늦추면, 상기 제1구간과 상기 제2 구간이 반복되더라도 상기 출력 전압은 구간 반복 횟수만큼 상기 제1 입력 전압 또는 상기 제2 입력 전압으로 바뀌지 않을 수 있다. 커패시터를 비교기의 출력단에 연결하였을 때와 연결하지 않았을 때를 비교하면, 공급 전압 다중화기(300)의 동작이 안정하게 동작할 수 있다.By connecting the capacitor to the output of the comparator, it is possible to delay the time at which the comparator compares the input voltages. The output voltage may not be changed to the first input voltage or the second input voltage by a predetermined number of times even if the first interval and the second interval are repeated. When the capacitor is connected to the output terminal of the comparator and when the capacitor is not connected, the operation of the supply voltage multiplexer 300 can be stably operated.

제어기는 제1 비교기(701)의 출력단에 연결되어 제1 스위치(705)의 온/오프 제어 신호를 출력하는 제1 제어기(703)를 포함할 수 있다. 제어기는 제2 비교기(702)의 출력단에 연결되어 제2 스위치(706)의 온/오프 제어 신호를 출력하는 제2 제어기(704)를 포함할 수 있다.The controller may include a first controller 703 connected to an output terminal of the first comparator 701 to output an on / off control signal of the first switch 705. The controller may include a second controller 704 connected to an output terminal of the second comparator 702 to output an on / off control signal of the second switch 706.

공급 전압 다중화기(300)는 제1 입력 전압의 잡음을 필터링하는 제1 필터(707)를 포함할 수 있다. 공급 전압 다중화기(300)는 제2 입력 전압의 잡음을 필터링하는 제2 필터(708)를 포함할 수 있다. 제1 필터(707) 또는 제2 필터(708)는 저역 통과 필터일 수 있다. 제1 필터(707)는 제1 입력 전압의 잡음을 제거하고, 잡음이 제거된 제1 입력 전압을 제1 비교기(701)로 전달할 수 있다. 제2 필터(708)는 제2 입력 전압의 잡음을 제거하고, 잡음이 제거된 제2 입력 전압을 제2 비교기(702)로 전달할 수 있다.The supply voltage multiplexer 300 may include a first filter 707 for filtering the noise of the first input voltage. The supply voltage multiplexer 300 may include a second filter 708 for filtering the noise of the second input voltage. The first filter 707 or the second filter 708 may be a low-pass filter. The first filter 707 may remove the noise of the first input voltage and may transmit the first input voltage with the noise removed to the first comparator 701. The second filter 708 may remove the noise of the second input voltage and may deliver the second noise-removed input voltage to the second comparator 702.

제1 비교기(701) 또는 제2 비교기(702)로 전달되는 것은 전력이 아닌 잡음이 제거된 제1 입력 전압 또는 잡음이 제거된 제2 입력 전압이므로 필터부는 저항과 커패시터를 이용하여 RC 필터를 구성할 수 있다.The first comparator 701 or the second comparator 702 is not a power source but a first input voltage from which noise is removed or a second input voltage from which noises are removed. Therefore, the filter unit uses an RC filter and a resistor to configure the RC filter can do.

제1 입력 전압의 잡음이 미약한 경우, 공급 전압 다중화기(300)는 제1 필터(707) 또는 제2 필터(708)를 포함하지 않을 수도 있다. If the noise of the first input voltage is weak, the supply voltage multiplexer 300 may not include the first filter 707 or the second filter 708.

공급 전압 다중화기(300)는 제1 입력 전압 및 제2 입력 전압 중에서 한 개의 입력 전압만을 공급 전압 다중화기(300)의 출력으로 연결하기 위한 스위치를 포함할 수 있다. 스위치는 제1 입력 전압이 인가되는 제1 입력단과 출력단을 연결하는 제1 스위치(705)를 포함할 수 있다. 스위치는 제2 입력 전압이 인가되는 제2 입력단과 출력단을 연결하는 제2 스위치(706)를 포함할 수 있다.The supply voltage multiplexer 300 may include a switch for connecting only one of the first input voltage and the second input voltage to the output of the supply voltage multiplexer 300. The switch may include a first switch 705 for connecting the first input terminal and the output terminal to which the first input voltage is applied. The switch may include a second switch 706 for connecting a second input terminal to which the second input voltage is applied and an output terminal.

제1 스위치(705) 또는 제2 스위치(706)는 PMOSFET(P channel Metal Oxide Semiconductor Field Effect Transistor) 또는 NMOSFET(N channel Metal Oxide Semiconductor Field Effect Transistor)을 적어도 하나 이상 포함할 수 있다.The first switch 705 or the second switch 706 may include at least one of a PMOSFET (P channel Metal Oxide Semiconductor Field Effect Transistor) or an NMOSFET (N channel Metal Oxide Semiconductor Field Effect Transistor).

제1 스위치(705) 또는 제2 스위치(706)가 적어도 하나 이상의 트랜지스터를 포함하는 경우, 제어기는 제1 비교기(701)의 출력단 및 제1 스위치(705)의 게이트단에 연결되는 제1 제어기(703)를 포함할 수 있다. 제어기는 제2 비교기(702)의 출력단 및 제 2 스위치의 게이트단에 연결되는 제2 제어기(704)를 포함할 수 있다.When the first switch 705 or the second switch 706 includes at least one transistor, the controller includes a first controller 701 coupled to an output terminal of the first comparator 701 and a gate terminal of the first switch 705 703). The controller may include a second controller 704 coupled to the output of the second comparator 702 and the gate of the second switch.

공급 전압 다중화기(300)는 제1 스위치(705) 및 제2 스위치(706)가 동시에 온이 되는 상태를 방지하는 논리 게이트를 포함할 수 있다.The supply voltage multiplexer 300 may include a logic gate that prevents the first switch 705 and the second switch 706 from being turned on at the same time.

논리 게이트는 제1 비교기(701)의 출력단과 연결되는 제1 인버터 및 제1 스위치(705)에 온/오프 제어 신호를 출력하는 제1 노어(NOR) 게이트를 포함하는 제1 논리 게이트(709)를 포함할 수 있다. 논리 게이트는 제2 비교기(702)의 출력단과 연결되는 제2 인버터 및 제2 스위치(706)에 온/오프 제어 신호를 출력하는 제2 노어 게이트를 포함하는 제2 논리 게이트(710)를 포함할 수 있다.The logic gate includes a first logic gate 709 including a first inverter coupled to the output of the first comparator 701 and a first NOR gate for outputting an on / off control signal to the first switch 705, . &Lt; / RTI > The logic gate includes a second logic gate 710 that includes a second inverter coupled to the output of the second comparator 702 and a second NOR gate for outputting an on / off control signal to the second switch 706 .

제1 노어 게이트의 제1 인풋에는 제1 인버터의 출력단이 연결되며, 제1 노어 게이트의 제2 인풋에는 제2 노어 게이트의 출력단이 연결될 수 있다. 제2 노어 게이트의 제1 인풋에는 제2 인버터의 출력단이 연결되며, 제2 노어 게이트의 제2 인풋에는 제1 노어 게이트의 출력단이 연결될 수 있다.An output terminal of the first inverter is connected to the first input of the first NOR gate, and an output terminal of the second NOR gate is connected to the second input of the first NOR gate. An output terminal of the second inverter is connected to the first input of the second NOR gate, and an output terminal of the first NOR gate is connected to the second input of the second NOR gate.

노어 게이트의 진리표는 표 1과 같다.The truth table of NOR gate is shown in Table 1.

입력1Input 1 입력2Input 2 출력Print 00 00 1One 1One 00 00 00 1One 00 1One 1One 00

일실시예에 따라, 제1 입력 전압(HIGH)이 제2 입력 전압(LOW)보다 크다고 가정할 수 있다. 도 7에서는 제1 입력 전압을 V_IN1으로 도시하였고, 제2 입력 전압을 V_IN2로 도시하였다. 입력 전압이 입력단에 인가되면, 제1 입력 전압 및 제2 입력 전압은 필터를 거쳐서 잡음이 제거된다. 잡음이 제거된 제1 입력 전압은 제1 비교기(701)로 전달될 수 있다. 잡음이 제거된 제2 입력 전압은 제2 비교기(702)로 전달될 수 있다.According to one embodiment, it can be assumed that the first input voltage HIGH is greater than the second input voltage LOW. 7, the first input voltage is shown as V _IN1 , and the second input voltage is shown as V _IN2 . When the input voltage is applied to the input terminal, the first input voltage and the second input voltage are removed through the filter. The first input voltage from which the noise is removed can be transmitted to the first comparator 701. The second input voltage from which the noise has been removed can be transmitted to the second comparator 702.

비교기는 증폭기에 해당할 수 있다. 증폭기는 입력 단자 2개와 출력 단자 1개로 구성될 수 있다. 예를 들면, 양의 입력 단자에 HIGH가 입력되고, 음의 입력 단자에 LOW가 입력된 경우, 출력 단자는 HIGH를 출력할 수 있다. 양의 입력 단자에 LOW가 입력되고, 음의 입력 단자에 HIGH가 입력된 경우, 출력 단자는 LOW를 출력할 수 있다.The comparator may correspond to an amplifier. The amplifier can be composed of two input terminals and one output terminal. For example, when HIGH is input to the positive input terminal and LOW is input to the negative input terminal, the output terminal can output HIGH. When LOW is input to the positive input terminal and HIGH is input to the negative input terminal, the output terminal can output LOW.

도 7에 도시된 바와 같이, 제1 비교기(701)의 양의 입력 단자에 제1 입력 전압(HIGH)보다 작은 제2 입력 전압(LOW)이 입력되므로, 제1 비교기(701)의 출력단(V_L1)은 LOW가 출력될 수 있다. 제1 비교기(701)의 출력단에서 출력된 출력값이 제1 인버터를 거치면 제1 인버터의 출력단(V_L2)은 HIGH로 출력될 수 있다. 제1 노어 게이트의 인풋2에 HIGH가 입력되므로, 나머지 제1 노어 게이트의 인풋1에 어떤 값이 입력되더라도, 제1 노어 게이트의 출력단(V_L3)에서는 LOW가 출력될 수 있다.The second input voltage LOW smaller than the first input voltage HIGH is input to the positive input terminal of the first comparator 701 so that the output terminal V of the first comparator 701 _L1 ) may be LOW. When the output value output from the first comparator 701 passes through the first inverter, the output (V _L2 ) of the first inverter can be output as HIGH. Since HIGH is input to the input 2 of the first NOR gate, LOW can be output at the output (V _L3 ) of the first NOR gate even if a value is input to the input 1 of the remaining first NOR gate.

도 7에 도시된 바와 같이, 제2 비교기(702)의 양의 입력 단자에 제2 입력 전압(LOW)보다 큰 제1 입력 전압(HIGH)이 입력되므로, 제2 비교기(702)의 출력단(V_R1)은 HIGH를 출력할 수 있다. 제2 비교기(702)의 출력단에서 출력된 출력값이 제2 인버터를 거치면 제2 인버터의 출력단(V_R2)은 LOW로 출력될 수 있다. 제2 노어 게이트의 인풋2에 LOW가 입력되고, 나머지 제2 노어 게이트의 인풋1에, 제1 노어 게이트의 출력단(V_L3)에서 출력된 LOW가 입력되므로, 제2 노어 게이트의 출력단(V_R3)에서는 HIGH가 출력될 수 있다.7, the first input voltage HIGH, which is larger than the second input voltage LOW, is input to the positive input terminal of the second comparator 702, so that the output terminal V of the second comparator 702 _R1 ) can output HIGH. When the output value output from the second comparator 702 passes through the second inverter, the output (V _R2 ) of the second inverter can be output as LOW. LOW is input to the input 2 of the second NOR gate and LOW output from the output terminal V _L3 of the first NOR gate is input to the input 1 of the remaining second NOR gate so that the output terminal V _R3 ), HIGH can be output.

제1 스위치(705) 및 제2 스위치(706)는 HIGH의 입력을 받으면 오프(OFF)상태가 되고, LOW의 입력을 받으면 온(ON)상태가 되도록 할 수 있다. 제1 스위치(705) 및 제2 스위치(706)를 PMOSFET(P channel Metal Oxide Semiconductor Field Effect Transistor)로 구현한다면, 상기와 같이 동작할 수 있다. PMOSFET은 게이트에 양의 전압(HIGH)이 인가되면 트랜지스터에 전류가 흐르지 않을 수 있다. PMOSFET은 게이트에 음의 전압(LOW)이 인가되면 트랜지스터에 전류가 흐를 수 있다. 제1 스위치(705) 및 제2 스위치(706)는 NMOSFET(N channel Metal Oxide Semiconductor Field Effect Transistor)으로도 구현할 수 있다.The first switch 705 and the second switch 706 are turned off when receiving a HIGH input and turned on when receiving a LOW input. If the first switch 705 and the second switch 706 are implemented as a PMOSFET (P-channel Metal Oxide Semiconductor Field Effect Transistor), they can operate as described above. The PMOSFET may not have a current flow through the transistor when a positive voltage (HIGH) is applied to the gate. When a negative voltage (LOW) is applied to the gate of the PMOSFET, a current can flow through the transistor. The first switch 705 and the second switch 706 may be implemented as an NMOSFET (N-channel Metal Oxide Semiconductor Field Effect Transistor).

제1 노어 게이트의 출력단(V_L3)에서는 LOW가 제1 스위치(705)의 게이트에 인가되면, 제1 스위치(705)는 온 상태가 될 수 있다. 제2 노어 게이트의 출력단(V_R3)에서는 HIGH가 제2 스위치(706)의 게이트에 인가되면, 제2 스위치(706)는 오프 상태가 될 수 있다. 제1 스위치(705)가 온 상태가 되면, 출력단에서는 제1 입력 전압이 출력될 수 있다. 출력 결과는 제1 입력 전압(HIGH)이 제2 입력 전압(LOW)보다 크다고 가정한 것에 부합한다. 상기 결과를 표로 정리하면 [표 2]와 같다.At the output terminal V _L3 of the first NOR gate, when LOW is applied to the gate of the first switch 705, the first switch 705 can be turned on. At the output terminal V _R3 of the second NOR gate, when HIGH is applied to the gate of the second switch 706, the second switch 706 can be turned off. When the first switch 705 is turned on, the first input voltage can be output at the output terminal. The output result corresponds to the assumption that the first input voltage HIGH is greater than the second input voltage LOW. The results are shown in Table 2 below.

표 2에서 HIGH는 "H"로 LOW는 "L"로 표기하였다.In Table 2, HIGH is indicated as "H" and LOW is indicated as "L".

V_L1 V _L1 V_L2 V _L2 V_L3 V _L3 V_R1 V _R1 V_R2 V _R2 V_R3 V _R3 S₁ S ₁ S₂ S ₂ LL HH LL HH LL HH 온On 오프off

다른 실시예에 따라, 제1 입력 전압(LOW)이 제2 입력 전압(HIGH)보다 작다고 가정할 수 있다.According to another embodiment, it can be assumed that the first input voltage LOW is smaller than the second input voltage HIGH.

도 7에 도시된 바와 같이, 제1 비교기(701)의 양의 입력 단자에 제1 입력 전압(LOW)보다 큰 제2 입력 전압(HIGH)이 입력되므로, 제1 비교기(701)의 출력단(V_L1)은 HIGH를 출력할 수 있다. 제1 비교기(701)의 출력단에서 출력된 출력값이 제1 인버터를 거치면 제1 인버터의 출력단(V_L2)은 LOW를 출력할 수 있다. 제1 노어 게이트의 인풋2에 LOW가 입력되므로, 나머지 제1 노어 게이트의 인풋1에 LOW가 입력되면, 제1 노어 게이트의 출력단(V_L3)에서는 HIGH가 출력될 수 있다. 아래에서 검토할 바와 같이, 제2 노어 게이트의 출력단(V_R3)에서는 LOW가 출력되므로 제1 노어 게이트의 인풋1에는 LOW가 입력될 수 있다.7, since the second input voltage HIGH, which is larger than the first input voltage LOW, is input to the positive input terminal of the first comparator 701, the output terminal V of the first comparator 701 _L1 ) can output HIGH. When the output value output from the first comparator 701 passes through the first inverter, the output (V _L2 ) of the first inverter can output LOW. Since LOW is input to the input 2 of the first NOR gate, when LOW is input to the input 1 of the remaining first NOR gate, HIGH can be output at the output (V _L3 ) of the first NOR gate. As will be discussed below, LOW is output at the output (V _R3 ) of the second NOR gate, so that LOW can be input to input 1 of the first NOR gate.

도 7에 도시된 바와 같이, 제2 비교기(702)의 양의 입력 단자에 제2 입력 전압(HIGH)보다 작은 제1 입력 전압(LOW)이 입력되므로, 제2 비교기(702)의 출력단(V_R1)은 LOW가 출력될 수 있다. 제2 비교기(702)의 출력단에서 출력된 출력값이 제2 인버터를 거치면 제2 인버터의 출력단(V_R2)은 HIGH로 출력될 수 있다. 제2 노어 게이트의 인풋2에 HIGH가 입력되고, 나머지 제2 노어 게이트의 인풋1에 어떤 값이 입력되더라도, 제2 노어 게이트의 출력단(V_R3)에서는 LOW가 출력될 수 있다.The first input voltage LOW smaller than the second input voltage HIGH is input to the positive input terminal of the second comparator 702 so that the output terminal V of the second comparator 702 _R1 ) may be LOW. When the output value output from the output terminal of the second comparator 702 passes through the second inverter, the output terminal V _R2 of the second inverter can be output as HIGH. HIGH is input to the input 2 of the second NOR gate, and LOW can be output at the output V _R3 of the second NOR gate, whichever value is input to the input 1 of the remaining second NOR gate.

제1 스위치(705) 및 제2 스위치(706)는 HIGH의 입력을 받으면 오프(OFF)상태가 되고, LOW의 입력을 받으면 온(ON)상태가 되도록 할 수 있다.The first switch 705 and the second switch 706 are turned off when receiving a HIGH input and turned on when receiving a LOW input.

제1 노어 게이트의 출력단(V_L3)에서는 HIGH가 제1 스위치(705)의 게이트에 인가되면, 제1 스위치(705)는 오프 상태가 될 수 있다. 제2 노어 게이트의 출력단(V_R3)에서는 LOW가 제2 스위치(706)의 게이트에 인가되면, 제2 스위치(706)는 온 상태가 될 수 있다. 제2 스위치(706)가 온 상태가 되면, 출력단에서는 제2 입력 전압이 출력될 수 있다. 출력 결과는 제1 입력 전압(LOW)이 제2 입력 전압(HIGH)보다 작다고 가정한 것에 부합한다. 상기 결과를 표로 정리하면 [표 3]와 같다.At the output terminal (V _L3 ) of the first NOR gate, when HIGH is applied to the gate of the first switch 705, the first switch 705 can be turned off. At the output terminal V _R3 of the second NOR gate, when LOW is applied to the gate of the second switch 706, the second switch 706 can be turned on. When the second switch 706 is turned on, the second input voltage can be output at the output terminal. The output result corresponds to the assumption that the first input voltage LOW is less than the second input voltage HIGH. The results are shown in Table 3 below.

[표 3]에서 HIGH는 "H"로 LOW는 "L"로 표기하였다.In Table 3, HIGH is indicated as "H" and LOW as "L".

V_L1 V _L1 V_L2 V _L2 V_L3 V _L3 V_R1 V _R1 V_R2 V _R2 V_R3 V _R3 S₁ S ₁ S₂ S ₂ HH LL HH LL HH LL 오프off 온On

상술한 바와 같이, 논리 게이트는 제1 스위치(705) 및 제2 스위치(706)가 동시에 온 상태로 제어되는 것을 방지할 수 있다.As described above, the logic gate can prevent the first switch 705 and the second switch 706 from being controlled to be simultaneously turned on.

도 8은 도 7에서 제1 비교기의 구성을 상세하게 도시한 회로도이다.FIG. 8 is a circuit diagram showing the configuration of the first comparator in FIG. 7 in detail.

제1 비교기(701)는 801과 같이 도시될 수 있다. 801에서 제1 비교기(701)는 PMOS로 구성될 수 있다.The first comparator 701 may be illustrated as 801. [ In 801, the first comparator 701 may be a PMOS.

일실시예에 따르면, 제1 입력 전압(HIGH)이 제2 입력 전압(LOW)보다 크다고 가정할 수 있다. 제1 입력 전압은 제1 필터(707)를 거쳐서 잡음이 제거될 수 있다. 잡음이 제거된 제1 입력 전압은 도 8에서는 V_F1으로 표기할 수 있다. 제2 입력 전압은 제1 필터(707)를 거쳐서 잡음이 제거될 수 있다. 잡음이 제거된 제2 입력 전압은 도 8에서는 V_F2로 표기할 수 있다. 회로 구조상, M₁은 오프되고, M₂는 온이 될 수 있다. M₂가 온이 되면, 제1 비교기(701)의 출력단에는 LOW가 출력될 수 있다. 도 7에서 설명한 것과 같이 제1 스위치(705)가 온이 될 수 있다. 회로 구조상, M₄은 오프되고, M₅는 온이 될 수 있다. M₅가 온이 되면, 제2 비교기(702)의 출력단에는 HIGH가 출력될 수 있다. 도 7에서 설명한 것과 같이 제2 스위치(706)가 오프될 수 있다. 제1 스위치(705)의 동작으로 인하여 제1 입력 전압(HIGH)이 출력단에서 출력될 수 있다.According to one embodiment, it can be assumed that the first input voltage HIGH is greater than the second input voltage LOW. The first input voltage may be removed through the first filter 707. The first input voltage from which the noise is removed can be represented as V _F1 in FIG. The second input voltage may be removed through the first filter 707. The second input voltage from which the noise is removed can be represented by V _F2 in FIG. In the circuit structure, M ₁ may be off and M ₂ may be on. When M ₂ is turned on, LOW may be output to the output terminal of the first comparator 701. The first switch 705 may be turned on as illustrated in FIG. In the circuit structure, M ₄ may be off and M ₅ may be on. When M ₅ is turned on, HIGH can be output to the output terminal of the second comparator 702. The second switch 706 may be turned off as illustrated in FIG. The first input voltage HIGH can be output at the output terminal due to the operation of the first switch 705. [

다른 실시예에 따르면, 제1 입력 전압(LOW)이 제2 입력 전압(HIGH)보다 작다고 가정할 수 있다. 제1 입력 전압은 제2 필터(708)를 거쳐서 잡음이 제거될 수 있다. 잡음이 제거된 제1 입력 전압은 도 8에서 V_F1으로 표기할 수 있다. 제2 입력 전압은 제2 필터(708)를 거쳐서 잡음이 제거될 수 있다. 잡음이 제거된 제2 입력 전압은 도 8에서 V_F2로 표기할 수 있다. 회로 구조상, M₁은 오프되고, M₂는 온이 될 수 있다. M₂가 온이 되면, 제1 비교기(701)의 출력단에는 HIGH가 출력될 수 있다. 도 7에서 설명한 것과 같이 제1 스위치(705)가 오프 될 수 있다. 회로 구조상, M₄은 오프되고, M₅는 온이 될 수 있다. M₅가 온이 되면, 제2 비교기(702)의 출력단에는 LOW가 출력될 수 있다. 도 7에서 설명한 것과 같이 제2 스위치(706)가 온 될 수 있다. 제2 스위치(706)의 동작으로 인하여 제2 입력 전압(HIGH)이 출력단에서 출력될 수 있다.According to another embodiment, it can be assumed that the first input voltage LOW is smaller than the second input voltage HIGH. The first input voltage may be removed through the second filter 708. The first input voltage from which the noise is removed can be represented by V _F1 in FIG. The second input voltage may be removed through the second filter 708. The second input voltage from which the noise is removed can be represented by V _F2 in FIG. In the circuit structure, M ₁ may be off and M ₂ may be on. When M ₂ is turned on, HIGH can be output to the output terminal of the first comparator 701. The first switch 705 may be turned off as illustrated in FIG. In the circuit structure, M ₄ may be off and M ₅ may be on. When M ₅ is turned on, LOW may be output to the output terminal of the second comparator 702. The second switch 706 may be turned on as illustrated in FIG. Due to the operation of the second switch 706, the second input voltage HIGH can be outputted at the output terminal.

도 9는 일실시예에 따라, 도 7에 도시된 공급 전압 다중화기(300)에 서로 다른 입력 전압을 인가하였을 때, 입력 전압 파형 및 출력 전압 파형을 도시한 그래프이다.FIG. 9 is a graph illustrating input voltage waveforms and output voltage waveforms when different input voltages are applied to the supply voltage multiplexer 300 shown in FIG. 7, according to one embodiment.

910은 공급 전압 다중화기(300)에 인가한 서로 다른 입력 전압 파형을 도시한 것이다. 가로축은 시간축을 나타내며, 세로축은 전압의 크기를 나타낸다. 제2 입력 전압(V_IN2)이 제1 입력 전압(V_IN1)보다 큰 구간은 제1 구간이라 하고, 제1 입력 전압이 제2 입력 전압보다 큰 구간은 제2 구간이라고 할 수 있다. 입력 전압 파형을 살펴보면, 제1 구간이 존재하다가, 제1 입력 전압과 제2 입력 전압이 서로 값이 비슷하여 겹쳐지는 구간이 존재한다. 입력 전압들이 서로 근접한 값을 갖는 경우, 제1 구간과 제2 구간이 서로 반복되면서 나타날 수 있다.910 show different input voltage waveforms applied to the supply voltage multiplexer 300. In FIG. The horizontal axis represents the time axis, and the vertical axis represents the magnitude of the voltage. A section in which the second input voltage V _IN2 is greater than the first input voltage V _IN1 is referred to as a first section and a section in which the first input voltage is greater than the second input voltage may be referred to as a second section. Referring to the input voltage waveform, there is a period in which the first interval exists and the first input voltage and the second input voltage are similar to each other and overlapped. When the input voltages have a value close to each other, the first and second sections may appear repeatedly.

920은 공급 전압 다중화기(300)의 출력 전압의 파형을 도시한 것이다. 가로축은 시간축을 나타내며, 세로축은 전압의 크기를 나타낸다. 910에서 제1 입력 전압과 제2 입력 전압의 값이 비슷하여 짧은 시간 동안 제1 구간과 제2 구간이 반복되는 곳의 출력 파형을 살펴볼 수 있다. 상세히 살펴보면, 제1 구간과 제2 구간이 반복되는 횟수가 출력 전압으로 제1 입력 전압과 제2 입력 전압으로 값을 갖는 횟수보다 작지 않을 수 있다. 이것은, 최대 전압이 바뀔 때마다 공급 전압 다중화기(300)가 최대 전압을 판단하여 출력하는 것이 아니라, 일정한 조건을 만족하는 경우, 최대 전압을 출력하는 것으로부터 기인한다. 일정한 조건은, 제1 입력 전압과 제2 입력 전압의 차이가 미리 정해진 값보다 큰 경우에 비교하는 것일 수 있다.Reference numeral 920 denotes a waveform of the output voltage of the supply voltage multiplexer 300. The horizontal axis represents the time axis, and the vertical axis represents the magnitude of the voltage. At 910, an output waveform at which the first interval and the second interval are repeated for a short time due to the similarity between the first input voltage and the second input voltage can be examined. In more detail, the number of times the first and second sections are repeated may not be less than the number of times the output voltage has the first input voltage and the second input voltage. This is because the supply voltage multiplexer 300 does not determine and output the maximum voltage every time the maximum voltage is changed, but rather outputs the maximum voltage when a certain condition is satisfied. The constant condition may be to compare when the difference between the first input voltage and the second input voltage is greater than a predetermined value.

예를 들면, 3mv이상 차이가 있어야 공급 전압 다중화기(300)의 비교기가 어느 입력 전압이 큰 지를 판단할 수 있다. 제1 입력 전압이 제2 입력 전압보다 큰 상태에서, 제2 입력 전압이 제1 입력 전압보다 2mv가 큰 상태가 되더라고 공급 전압 다중화기(300)의 비교기는 동작하지 않고, 제1 입력 전압을 최대 전압으로 인식하고 출력할 수 있다. 이러한 점은 비교기가 입력 전압의 크기를 비교하는 시점을 지연시킬 수 있다. 잦은 최대 전압의 변동이 있더라도, 미리 정해진 값 이상의 차이가 있어야 비교함으로써, 공급 전압 다중화기(300)의 불안정한 동작이 방지될 수 있으며, 빈번한 스위칭 동작 또한 방지될 수 있다.For example, a difference of 3 mv or more may be used to determine which input voltage is larger in the comparator of the supply voltage multiplexer 300. The comparator of the supply voltage multiplexer 300 does not operate even if the first input voltage is higher than the second input voltage and the second input voltage is higher than the first input voltage by 2 mv. It can be recognized and output as the maximum voltage. This can delay the time when the comparator compares the magnitude of the input voltage. Even if frequent maximum voltage fluctuations are present, unstable operation of the supply voltage multiplexer 300 can be prevented and frequent switching operations can also be prevented by comparing the difference with a predetermined value or more.

도 10은 일실시예에 따른 공급 전압 다중화기가 부스트 변환기에 사용되는 예를 도시한 블록도이다.10 is a block diagram illustrating an example in which a supply voltage multiplexer according to one embodiment is used in a boost converter.

공급 전압 다중화기(1020)는 낮은 입력 전압을 높은 전압으로 변환하는 부스트 변환기(1010)에 사용될 수 있다. 부스트 변환기(1010)는 제어기(1030)에 의해서 제어될 수 있다. 부스트 변환기(1010)의 입력 전압과 출력 전압이 아날로그 값을 갖는 경우, 공급 전압 다중화기(1020)는 상기 두 아날로그 전압 값을 입력으로 받을 수 있다. 공급 전압 다중화기(1020)는 아날로그 비교기를 포함할 수 있다.Supply voltage multiplexer 1020 may be used in boost converter 1010 to convert a low input voltage to a high voltage. The boost converter 1010 may be controlled by the controller 1030. If the input voltage and the output voltage of the boost converter 1010 have analog values, the supply voltage multiplexer 1020 may receive the two analog voltage values as inputs. The supply voltage multiplexer 1020 may comprise an analog comparator.

공급 전압 다중화기(1020)는 제1 입력 전압을 제2 입력으로 변환하는 부스트 변환기(1010)에 연결될 수 있다. 부스트 변환기(1010)의 입력을 공급 전압 다중화기(1020)의 제1 입력단에서 수신하고, 부스트 변환기(1010)의 출력을 공급 전압 다중화기(1020)의 제2 입력단에서 수신할 수 있다. 공급 전압 다중화기(1020)의 제어기(1030)는 제1 입력 전압 및 제2 입력 전압 중에서 큰 입력 전압을 부스트 변환기(1010)로 출력할 수 있다.The supply voltage multiplexer 1020 may be coupled to a boost converter 1010 that converts the first input voltage to a second input. The input of the boost converter 1010 may be received at the first input of the supply voltage multiplexer 1020 and the output of the boost converter 1010 may be received at the second input of the supply voltage multiplexer 1020. The controller 1030 of the supply voltage multiplexer 1020 may output a large input voltage among the first input voltage and the second input voltage to the boost converter 1010. [

도 11은 다른 실시예에 따라, 복수 개의 입력 전압이 인가되었을 때, 복수 개의 입력 전압 중 큰 입력 전압을 출력하는 공급 전압 다중화기의 구성을 도시한 블록도이다.11 is a block diagram illustrating a configuration of a supply voltage multiplexer that outputs a large input voltage among a plurality of input voltages when a plurality of input voltages are applied, according to another embodiment.

공급 전압 다중화기는 두 개의 입력 전압 중 큰 입력 전압을 출력하는 것을 포함할 수 있다. 공급 전압 다중화기는 두 개의 입력 전압을 입력 받는 것 이외에 입력 전압을 복수 개를 받아서, 가장 큰 입력 전압을 출력 전압으로 출력하는 것을 포함할 수 있다.The supply voltage multiplexer may include outputting a larger input voltage of the two input voltages. The supply voltage multiplexer may include receiving a plurality of input voltages in addition to receiving two input voltages, and outputting the largest input voltage as an output voltage.

이상에서 설명된 시스템은 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 시스템 및 구성요소는, 예를 들어, 프로세서, 콘트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴퓨터, FPA(field programmable array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령(instruction)을 실행하고 응답할 수 있는 다른 어떠한 시스템과 같이, 하나 이상의 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 시스템은 운영 체제(OS) 및 상기 운영 체제 상에서 수행되는 하나 이상의 소프트웨어 애플리케이션을 수행할 수 있다. 또한, 처리 시스템은 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 시스템은 하나가 사용되는 것으로 설명된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 시스템이 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 시스템은 복수 개의 프로세서 또는 하나의 프로세서 및 하나의 콘트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다.The system described above may be implemented with hardware components, software components, and / or a combination of hardware components and software components. For example, the systems and components described in the embodiments may be implemented within a processor, a controller, an arithmetic logic unit (ALU), a digital signal processor, a microcomputer, a field programmable array (FPA) A programmable logic unit (PLU), a microprocessor, or any other system capable of executing and responding to instructions. The processing system may execute an operating system (OS) and one or more software applications running on the operating system. The processing system may also access, store, manipulate, process, and generate data in response to execution of the software. For ease of understanding, a processing system may be described as being used alone, but one of ordinary skill in the art will recognize that the processing system may be implemented using a plurality of processing elements and / As shown in FIG. For example, the processing system may include a plurality of processors or one processor and one controller. Other processing configurations are also possible, such as a parallel processor.

소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 시스템에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치, 또는 전송되는 신호 파(signal wave)에 영구적으로, 또는 일시적으로 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 하나 이상의 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.The software may include a computer program, code, instructions, or a combination of one or more of the foregoing, and may be configured to configure the processing device to operate as desired or to process it collectively or collectively Device can be commanded. Software and / or data may be stored on any type of machine, component, physical device, virtual equipment, computer storage media, or device, such as, for example, , Or may be permanently or temporarily embodied in a transmitted signal wave. The software may be distributed over a networked computer system and stored or executed in a distributed manner. The software and data may be stored on one or more computer readable recording media.

실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.The method according to an embodiment may be implemented in the form of a program command that can be executed through various computer means and recorded in a computer-readable medium. The computer-readable medium may include program instructions, data files, data structures, and the like, alone or in combination. The program instructions to be recorded on the medium may be those specially designed and configured for the embodiments or may be available to those skilled in the art of computer software. Examples of computer-readable media include magnetic media such as hard disks, floppy disks and magnetic tape; optical media such as CD-ROMs and DVDs; magnetic media such as floppy disks; Magneto-optical media, and hardware devices specifically configured to store and execute program instructions such as ROM, RAM, flash memory, and the like. Examples of program instructions include machine language code such as those produced by a compiler, as well as high-level language code that can be executed by a computer using an interpreter or the like. The hardware devices described above may be configured to operate as one or more software modules to perform the operations of the embodiments, and vice versa.

이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments. For example, it is to be understood that the techniques described may be performed in a different order than the described methods, and / or that components of the described systems, structures, devices, circuits, Lt; / RTI > or equivalents, even if it is replaced or replaced.

그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.Therefore, the scope of the present invention should not be limited to the described embodiments, but should be determined by the equivalents of the claims, as well as the claims.

Claims

A comparator for comparing a magnitude of a first input voltage applied to a first input terminal and a magnitude of a second input voltage applied to a second input terminal;
Delaying a comparison time until a comparison result between the first input voltage and the second input voltage exceeds a predetermined value, and delaying a comparison time between the first input voltage and the second input voltage, A controller for outputting a voltage;
A first switch for connecting the first input terminal and the output terminal;
A second switch for connecting the second input terminal and the output terminal; And
A logic gate for preventing a state in which the first switch and the second switch are turned on at the same time,
Lt; / RTI >
The comparator comprising:
OP AMP,
A first comparator having the second input connected to the positive input of the first OP AMP and the first input coupled to the negative input of the first OP AMP; And
And a second comparator having the first input connected to the positive input of the second OP AMP and the second input connected to the negative input of the second OP AMP,
Wherein the logic gate comprises:
A first logic gate including a first inverter connected to an output terminal of the first comparator and a first NOR gate for outputting an on / off control signal to the first switch; And
And a second logic gate including a second inverter coupled to the output of the second comparator and a second NOR gate outputting an on / off control signal to the second switch.

The method according to claim 1,
The controller comprising:
And at least one capacitor for delaying the comparison time point.

delete

The method according to claim 1,
The controller comprising:
A first controller connected to an output terminal of the first comparator and outputting an on / off control signal of the first switch; And
And a second controller connected to an output terminal of the second comparator for outputting an on / off control signal of the second switch
Supply voltage multiplexer.

The method according to claim 1,
Further comprising at least one of a first filter filtering the noise of the first input voltage and a second filter filtering the noise of the second input voltage
Supply voltage multiplexer.

delete

The method according to claim 1,
An output terminal of the first inverter is connected to a first input of the first NOR gate, an output terminal of the second NOR gate is connected to a second input of the first NOR gate,
An output terminal of the second inverter is connected to a first input of the second NOR gate and an output terminal of the first NOR gate is connected to a second input of the second NOR gate
Supply voltage multiplexer.

The method according to claim 1,
Wherein the first switch or the second switch comprises:
A supply voltage multiplexer including at least one of a PMOSFET (P channel Metal Oxide Semiconductor Field Effect Transistor) and an NMOSFET (N channel Metal Oxide Semiconductor Field Effect Transistor).

11. The method of claim 10,
The controller comprising:
A first controller coupled to an output terminal of the first comparator and a gate terminal of the first switch; And
And a second controller coupled to an output terminal of the second comparator and a gate terminal of the second switch
Supply voltage multiplexer.

The method according to claim 1,
Wherein the supply voltage multiplexer comprises:
A boost converter connected to a boost converter that converts the first input voltage to the second input voltage and receives an input of the boost converter at the first input and receives an output of the boost converter at the second input
Supply voltage multiplexer.

13. The method of claim 12,
The controller comprising:
And outputs the large input voltage to the boost converter.

A supply voltage multiplexer for identifying a largest voltage among a plurality of input voltages, wherein at least one of the unit supply voltage multiplexers of the supply voltage multiplexer comprises:
A comparator for comparing a magnitude of a first input voltage applied to a first input terminal and a magnitude of a second input voltage applied to a second input terminal;
Delaying a comparison time until a comparison result between the first input voltage and the second input voltage exceeds a predetermined value, and delaying a comparison time between the first input voltage and the second input voltage, A controller for outputting a voltage;
A first switch for connecting the first input terminal and the output terminal;
A second switch for connecting the second input terminal and the output terminal; And
A logic gate for preventing a state in which the first switch and the second switch are turned on at the same time,
Lt; / RTI >
The comparator comprising:
OP AMP,
A first comparator having the second input connected to the positive input of the first OP AMP and the first input coupled to the negative input of the first OP AMP; And
And a second comparator having the first input connected to the positive input of the second OP AMP and the second input connected to the negative input of the second OP AMP,
Wherein the logic gate comprises:
A first logic gate including a first inverter connected to an output terminal of the first comparator and a first NOR gate for outputting an on / off control signal to the first switch; And
And a second logic gate including a second inverter coupled to the output of the second comparator and a second NOR gate outputting an on / off control signal to the second switch.

15. The method of claim 14,
The controller comprising:
And at least one capacitor for delaying the comparison time point.

delete

15. The method of claim 14,
The controller comprising:
A first controller connected to an output terminal of the first comparator and outputting an on / off control signal of the first switch; And
And a second controller connected to an output terminal of the second comparator for outputting an on / off control signal of the second switch
Supply voltage multiplexer.

15. The method of claim 14,
Further comprising at least one of a first filter filtering the noise of the first input voltage and a second filter filtering the noise of the second input voltage
Supply voltage multiplexer.

delete

15. The method of claim 14,
An output terminal of the first inverter is connected to a first input of the first NOR gate, an output terminal of the second NOR gate is connected to a second input of the first NOR gate,
An output terminal of the second inverter is connected to a first input of the second NOR gate and an output terminal of the first NOR gate is connected to a second input of the second NOR gate
Supply voltage multiplexer.

15. The method of claim 14,
Wherein the first switch or the second switch comprises:
A supply voltage multiplexer including at least one of a PMOSFET (P channel Metal Oxide Semiconductor Field Effect Transistor) and an NMOSFET (N channel Metal Oxide Semiconductor Field Effect Transistor).

24. The method of claim 23,
The controller comprising:
A first controller coupled to an output terminal of the first comparator and a gate terminal of the first switch; And
And a second controller coupled to an output terminal of the second comparator and a gate terminal of the second switch
Supply voltage multiplexer.

delete