KR101480924B1 - Method for fabricating solar cell using MOMBE and solar cell thereof - Google Patents

Method for fabricating solar cell using MOMBE and solar cell thereof Download PDF

Info

Publication number
KR101480924B1
KR101480924B1 KR20120124610A KR20120124610A KR101480924B1 KR 101480924 B1 KR101480924 B1 KR 101480924B1 KR 20120124610 A KR20120124610 A KR 20120124610A KR 20120124610 A KR20120124610 A KR 20120124610A KR 101480924 B1 KR101480924 B1 KR 101480924B1
Authority
KR
South Korea
Prior art keywords
forming
semiconductor substrate
solar cell
electrode
zinc oxide
Prior art date
Application number
KR20120124610A
Other languages
Korean (ko)
Other versions
KR20140059318A (en
Inventor
정채환
박성재
김화정
Original Assignee
한국생산기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국생산기술연구원 filed Critical 한국생산기술연구원
Priority to KR20120124610A priority Critical patent/KR101480924B1/en
Publication of KR20140059318A publication Critical patent/KR20140059318A/en
Application granted granted Critical
Publication of KR101480924B1 publication Critical patent/KR101480924B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H01L31/022483—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers composed of zinc oxide [ZnO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035209—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions comprising a quantum structures
    • H01L31/035227—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions comprising a quantum structures the quantum structure being quantum wires, or nanorods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281—Shape of the body
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명의 일 실시예는 반도체 기판의 마이크로 와이어 및 나노 와이어에 MOMBE(Metal-Organic Molecular Beam Epitaxy)증착법을 이용해 투명전극을 형성하여, 나노 와이어 전면에 투명전극을 형성할 수 있는 태양 전지의 제조 방법 및 이에 따른 태양 전지를 제공한다.
이를 위해 본 발명은 제1면과 제2면을 갖는 제1도전형 반도체 기판을 준비하는 단계, 상기 제1도전형 반도체 기판의 제2면에 포토 레지스트를 패터닝하는 단계, 상기 제2면에 금속 박막층을 형성하는 단계, 상기 포토 레지스트와 대응하는 영역에 마이크로 와이어를 형성하고, 상기 포토 레지스트와 대응하지 않는 영역에는 나노 와이어를 형성하는 와이어 형성 단계, 상기 마이크로 와이어 및 나노 와이어에 제2도전형 불순물을 도핑 하여, 제2도전형 불순물 도핑 영역을 형성하는 단계, 상기 반도체 기판의 제1면에 제1전극을 형성하는 단계 및 상기 제2도전형 불순물 도핑 영역의 표면에 제2전극을 형성하는 단계를 포함하고, 상기 제2전극을 형성하는 단계는 MOMBE(Metal-Organic Molecular Beam Epitaxy)를 이용해 투명전극을 형성하고, 상기 투명전극에 제1금속을 도핑 함을 특징으로 하는 태양 전지의 제조 방법 및 이에 따른 태양 전지를 제공한다.One embodiment of the present invention relates to a method of manufacturing a solar cell capable of forming a transparent electrode on the entire surface of a nanowire by forming a transparent electrode on a micro-wire and a nanowire of a semiconductor substrate by MOMBE (Metal-Organic Molecular Beam Epitaxy) And a solar cell accordingly.
To this end, the present invention provides a method of manufacturing a semiconductor device, comprising: preparing a first conductive semiconductor substrate having a first surface and a second surface; patterning a photoresist on a second surface of the first conductive semiconductor substrate; Forming a thin film layer, forming a microwire in a region corresponding to the photoresist, and forming a nanowire in a region not corresponding to the photoresist; forming a second conductive impurity Forming a first electrode on the first surface of the semiconductor substrate; and forming a second electrode on the surface of the second conductivity type impurity doped region by doping the second conductive type impurity doped region Wherein forming the second electrode includes forming a transparent electrode using MOMBE (Metal-Organic Molecular Beam Epitaxy), forming a first metal on the transparent electrode, It provides a method of manufacturing a solar cell characterized in that it and hence the solar cell according to.

Description

MOMBE를 이용한 태양 전지의 제조 방법 및 이에 따른 태양 전지{Method for fabricating solar cell using MOMBE and solar cell thereof}BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a solar cell using MOMBE,

본 발명의 일 실시예는 MOMBE를 이용한 태양 전지의 제조 방법 및 이에 따른 태양 전지에 관한 것이다.One embodiment of the present invention relates to a method of manufacturing a solar cell using MOMBE and a solar cell accordingly.

일반적으로 태양 전지는 PN 접합면을 갖는다. 이러한 PN 접합면에 빛을 비추면 전자와 정공이 발생하며, 이들은 P 영역과 N 영역으로 이동하며, 이 현상에 의해 P 영역과 N 영역 사이에 전위차(기전력)가 발생하고, 이때 태양 전지에 부하를 연결하면 전류가 흐르게 된다.Generally, a solar cell has a PN junction surface. Electrons and holes are generated when the light is shined on the PN junction surface. These electrons and holes move to the P region and the N region, and a potential difference (electromotive force) is generated between the P region and the N region. The current flows.

이러한 태양 전지는 실리콘 반도체 재료를 이용하는 것과, 화합물 반도체 재료를 이용하는 것으로 크게 분류할 수 있다. 또한, 실리콘 반도체에 의한 것은 결정계와 비결정계로 분류된다. Such solar cells can be largely classified into those using a silicon semiconductor material and those using a compound semiconductor material. The silicon semiconductor is classified into a crystal system and a non-crystal system.

현재, 태양광 발전 시스템으로 일반적으로 사용하고 있는 것은 실리콘 반도체가 대부분이다. 특히, 결정계 실리콘 반도체의 단결정 및 다결정 태양전지는 변환 효율이 좋고 신뢰성이 높아서 널리 사용되고 있다.Currently, most of the silicon semiconductors are generally used as photovoltaic power generation systems. In particular, monocrystalline and polycrystalline solar cells of crystalline silicon semiconductors are widely used because of their high conversion efficiency and high reliability.

공개 특허 10-2010-0094325≪ tb >

본 발명의 일 실시예는 반도체 기판의 마이크로 와이어 및 나노 와이어에 MOMBE(Metal-Organic Molecular Beam Epitaxy)증착법을 이용해 투명전극을 형성하여, 나노 와이어 전면에 투명전극을 형성할 수 있는 태양 전지의 제조 방법 및 이에 따른 태양 전지를 제공한다.One embodiment of the present invention relates to a method of manufacturing a solar cell capable of forming a transparent electrode on the entire surface of a nanowire by forming a transparent electrode on a micro-wire and a nanowire of a semiconductor substrate by MOMBE (Metal-Organic Molecular Beam Epitaxy) And a solar cell accordingly.

본 발명의 일 실시예에 따른 태양 전지의 제조 방법은 제1면과 제2면을 갖는 제1도전형 반도체 기판을 준비하는 단계, 상기 제1도전형 반도체 기판의 제2면에 포토 레지스트를 패터닝하는 단계, 상기 제2면에 금속 박막층을 형성하는 단계, 상기 포토 레지스트와 대응하는 영역에 마이크로 와이어를 형성하고, 상기 포토 레지스트와 대응하지 않는 영역에는 나노 와이어를 형성하는 와이어 형성 단계, 상기 마이크로 와이어 및 나노 와이어에 제2도전형 불순물을 도핑 하여, 제2도전형 불순물 도핑 영역을 형성하는 단계, 상기 반도체 기판의 제1면에 제1전극을 형성하는 단계 및 상기 제2도전형 불순물 도핑 영역의 표면에 제2전극을 형성하는 단계를 포함하고, 상기 제2전극을 형성하는 단계는 MOMBE(Metal-Organic Molecular Beam Epitaxy)를 이용해 투명전극을 형성하고, 상기 투명전극에 제1금속을 도핑 함을 특징으로 한다.A method of manufacturing a solar cell according to an embodiment of the present invention includes: preparing a first conductive semiconductor substrate having a first surface and a second surface; patterning a photoresist on a second surface of the first conductive semiconductor substrate; Forming a metal thin film layer on the second surface, forming a micro-wire in a region corresponding to the photoresist, and forming a nanowire in a region not corresponding to the photoresist, And forming a second electrode on the first surface of the semiconductor substrate by doping the nanowire with a second conductivity type impurity to form a second conductivity type impurity doped region, And forming a second electrode on a surface of the substrate, wherein forming the second electrode comprises forming a transparent electrode using MOMBE (Metal-Organic Molecular Beam Epitaxy) And the first metal is doped to the transparent electrode.

상기 투명전극은 산화아연(Zinc oxide, ZnO)이고, 상기 제2전극은 갈륨이 도핑 된 산화아연(Ga-doped ZnO, GZO)일 수 있다. 상기 산화아연은 디엘틸 아연(diethylzinc,　DEZn)에 물(H2O) 또는 산소(O2)를 반응시켜 형성될 수 있다. 상기 산화아연의 반응온도는 250℃ 내지 600℃일 수 있다. 상기 갈륨이 도핑 된 산화아연은 상기 산화아연에 삼메틸갈륨(TriMethylGallium, Ga(CH3)3)을 반응시켜 형성될 수 있다. 상기 갈륨이 도핑된 산화아연의 반응온도는 100℃ 내지 400℃일 수 있다. 또한, 본 발명은 위에 기재된 방법으로 제조된 태양 전지를 개시한다.The transparent electrode may be zinc oxide (ZnO), and the second electrode may be Ga-doped ZnO (GZO). The zinc oxide may be formed by reacting diethylzinc (DEZn) with water (H 2 O) or oxygen (O 2 ). The reaction temperature of the zinc oxide may be from 250 ° C to 600 ° C. The gallium-doped zinc oxide may be formed by reacting zinc oxide with tri-methylgallium (Ga (CH 3 ) 3 ). The reaction temperature of the gallium-doped zinc oxide may be 100 ° C to 400 ° C. The present invention also discloses a solar cell manufactured by the above-described method.

즉, 본 발명에 따른 태양 전지는 제1도전형 반도체 기판, 상기 반도체 기판의 상면에 바둑판 라인 또는 매트릭스 형태로 형성된 다수의 마이크로 와이어, 상기 마이크로 와이어의 외측에 형성되어 빛의 경로를 증가시키는 다수의 나노 와이어, 상기 마이크로 와이어 표면에 제2도전형 불순물이 도핑되어 형성된 제2도전형 불순물 도핑 영역, 상기 반도체 기판의 하면에 형성된 제1전극 및 상기 제2도전형 불순물 도핑 영역의 표면에 형성된 제2전극을 포함하고, 상기 제2전극은 MOMBE(Metal-Organic Molecular Beam Epitaxy)를 이용해 투명전극을 형성하고, 상기 투명전극에 제1금속을 도핑 함을 특징으로 한다.That is, a solar cell according to the present invention includes a first conductive semiconductor substrate, a plurality of microwires formed in a checkerboard line or a matrix shape on an upper surface of the semiconductor substrate, a plurality of microwires formed outside the microwire, A second conductive type impurity doped region formed on the surface of the micro-wire by doping a second conductive type impurity; a first electrode formed on a lower surface of the semiconductor substrate; and a second electrode formed on a surface of the second conductive type impurity doped region, And the second electrode is formed of a transparent electrode using MOMBE (Metal-Organic Molecular Beam Epitaxy), and the transparent electrode is doped with a first metal.

본 발명의 일 실시예는 마이크로 와이어 및 나노 와이어에 투명전극을 동시에 형성할 수 있는 태양 전지의 제조 방법 및 이에 따른 태양 전지를 제공한다.An embodiment of the present invention provides a method of manufacturing a solar cell capable of simultaneously forming a transparent electrode on a micro wire and a nanowire, and a solar cell therefor.

본 발명의 일 실시예는 나노 와이어의 계면에서의 재결합(recombination)을 최소화할 수 있는 태양 전지의 제조 방법 및 이에 따른 태양 전지를 제공한다.One embodiment of the present invention provides a method of manufacturing a solar cell capable of minimizing recombination at the interface of a nanowire, and a solar cell accordingly.

본 발명의 일 실시예는 반도체 기판의 마이크로 와이어 및 나노 와이어에 MOMBE(Metal-Organic Molecular Beam Epitaxy)증착법을 이용해 투명전극을 형성하여, 나노 와이어 전면에 투명전극을 형성할 수 있는 태양 전지의 제조 방법 및 이에 따른 태양 전지를 제공한다.One embodiment of the present invention relates to a method of manufacturing a solar cell capable of forming a transparent electrode on the entire surface of a nanowire by forming a transparent electrode on a micro-wire and a nanowire of a semiconductor substrate by MOMBE (Metal-Organic Molecular Beam Epitaxy) And a solar cell accordingly.

본 발명의 일 실시예는 다수의 마이크로 와이어에 의해 입사된 빛의 반사도가 종래의 평판형 구조에 비해 현저히 낮고, 따라서 고효율인 태양 전지의 제조 방법 및 이를 갖는 태양 전지를 제공한다. 즉, 본 발명은 광흡수층을 기존의 평판형 구조로부터 다수의 마이크로 와이어 구조를 적용함으로써, 입사되는 빛의 경로가 증가하고, 이에 따라 광자 구속(photon confinement)과 같은 양자 효과 발생으로 전류 값이 증가하며, 결국 효율이 증가한 태양 전지의 제조 방법 및 이에 따른 태양 전지를 제공한다.An embodiment of the present invention provides a method of manufacturing a solar cell having high efficiency and a solar cell having the solar cell having the same, wherein the reflectivity of light incident by the plurality of micro-wires is significantly lower than that of the conventional planar structure. That is, according to the present invention, by applying a plurality of micro-wire structures from a conventional planar structure to a light absorbing layer, the path of incident light increases, and as a result, a quantum effect such as photon confinement occurs, And a method of manufacturing a solar cell with increased efficiency, and a solar cell therefor.

도 1은 본 발명의 일 실시예에 따른 태양 전지의 제조 방법을 도시한 순서도이다.
도 2a 내지 도 2i는 본 발명의 일 실시예에 따른 태양 전지의 제조 방법을 순차적으로 도시한 부분 단면도이다.1 is a flowchart illustrating a method of manufacturing a solar cell according to an embodiment of the present invention.
2A to 2I are partial cross-sectional views sequentially illustrating a method of manufacturing a solar cell according to an embodiment of the present invention.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings, so that those skilled in the art can easily carry out the present invention.

도 1을 참조하면, 본 발명의 일 실시예에 따른 태양 전지의 제조 방법에 대한 순서도가 도시되어 있다.Referring to FIG. 1, a flowchart of a method of manufacturing a solar cell according to an embodiment of the present invention is shown.

도 1에 도시된 바와 같이, 본 발명에 따른 태양 전지의 제조 방법은 제1도전형 반도체 기판 준비 단계(S1), 포토 레지스트 패터닝 단계(S2), 와이어 형성 단계(S3), 제2도전형 불순물 도핑 단계(S4), PSG(PhosphorSilicate Glass) 제거 단계(S5), 에미터 식각 단계(S6), 제1전극 형성 단계(S7) 및 제2전극 형성 단계(S8)를 포함한다.
1, a method of manufacturing a solar cell according to the present invention includes a first conductive semiconductor substrate preparation step S1, a photoresist patterning step S2, a wire forming step S3, a second conductive type impurity A doping step S4, a phosphosilicate glass (PSG) removing step S5, an emitter etching step S6, a first electrode forming step S7, and a second electrode forming step S8.

도 2a 내지 도 2i를 참조하면, 본 발명의 일 실시예에 따른 태양 전지의 제조 방법에 대한 순차 단면도가 도시되어 있다. 도 1을 함께 참조하여, 본 발명에 따른 태양 전지의 제조 방법을 설명한다.2A to 2I, a sequential sectional view of a method of manufacturing a solar cell according to an embodiment of the present invention is shown. 1, a method of manufacturing a solar cell according to the present invention will be described.

도 2a에 도시된 바와 같이, 제1도전형 반도체 기판 준비 단계(S1)에서는, 대략 평평한 제1면(111)(하면)과, 이의 반대면으로서 대략 평평한 제2면(112)(상면)을 갖는 제1도전형의 반도체 기판(110)이 준비된다. 일례로, 반도체 기판(110)은 P형 실리콘 반도체 기판일 수 있다. 즉, 실리콘 반도체 기판에 주기율표에서 13족 원소인 붕소(B) 또는 갈륨(Ga)과 같은 불순물이 도핑 된 P형 실리콘 반도체 기판일 수 있다.2A, in the first conductivity type semiconductor substrate preparation step S1, a substantially planar first surface 111 (lower surface) and a substantially flat second surface 112 (upper surface) as a surface opposite to the first surface 111 The first conductive semiconductor substrate 110 is prepared. For example, the semiconductor substrate 110 may be a P-type silicon semiconductor substrate. That is, the silicon semiconductor substrate may be a P-type silicon semiconductor substrate doped with an impurity such as boron (B) or gallium (Ga) which is a Group 13 element in the periodic table.

도면 중 두 개의 나란한 점선은 반도체 기판(110) 중 생략된 영역을 의미하며, 점선의 바깥쪽 영역은 반도체 기판(110)의 둘레 영역(119)을 의미한다. In the drawing, two parallel dashed lines denote an omitted area in the semiconductor substrate 110, and an outermost area in the dotted line denotes a peripheral area 119 of the semiconductor substrate 110.

도 2b에 도시된 바와 같이, 포토 레지스트 패터닝 단계(S2)에서는, 반도체 기판(110)의 제2면(112)에 일정 두께의 포토 레지스트(120)가 도포 되고, 통상의 사진 식각 공정에 의해 포토 레지스트(120)가 패터닝된다. 여기서, 반도체 기판(110) 중 포토 레지스트(120)와 대응되는 영역에는 추후 마이크로 와이어(113)가 형성되고, 포토 레지스트(120)와 대응되지 않는 영역에는 추후 다수의 나노 와이어(114)가 형성된다. 더불어, 이러한 포토 레지스트(120)의 패터닝 단계(S2) 이후에는 반도체 기판(110)의 제1면(111)에 일정 두께의 보호막(121)이 형성될 수 있다. 이러한 보호막(121)은 통상의 절연층, 금속층 및 이의 등가물 중에서 어느 하나일 수 있다. 물론, 보호막(121)은 하기할 습식 식각 용액과 반응하지 않은 재료이면 어느 것이나 좋다.2B, in the photoresist patterning step S2, a photoresist 120 having a predetermined thickness is applied to the second surface 112 of the semiconductor substrate 110, and a photo- The resist 120 is patterned. Hereinafter, the micro-wires 113 are formed in a region of the semiconductor substrate 110 corresponding to the photoresist 120, and a plurality of nanowires 114 are formed in a region not corresponding to the photoresist 120 . In addition, after the patterning step S2 of the photoresist 120, a protective layer 121 having a predetermined thickness may be formed on the first surface 111 of the semiconductor substrate 110. [ The protective film 121 may be any one of a normal insulating layer, a metal layer, and an equivalent thereof. Of course, the protective film 121 may be any material that does not react with the wet etching solution to be described below.

더불어, 이러한 포토 레지스트(120)는 평면의 형태가 바둑판 라인 형태 또는 매트릭스 형태일 수 있다. 즉, 반도체 기판(110) 중 네 개의 둘레 영역(119) 내측에서 상기 포토 레지스트(120)는 다수의 바둑판 라인 형태 또는 매트릭스 형태로 형성된다. 다만, 본 발명의 이해를 위해, 도면에서는 패터닝된 2개의 포토 레지스트(120)가 도시되어 있을 뿐이다.In addition, the photoresist 120 may have a planar shape or a matrix shape. That is, the photoresist 120 is formed in the form of a plurality of checkerboard lines or a matrix in the four peripheral regions 119 of the semiconductor substrate 110. However, for the sake of understanding of the present invention, only two patterned photoresists 120 are shown in the drawing.

도 2c에 도시된 바와 같이, 와이어 형성 단계(S3)에서는, 상기 반도체 기판(110)의 제2면(112)을 식각(etching)하여, 마이크로 와이어(113) 및 나노 와이어(114)를 형성한다.2C, in the wire forming step S3, the second surface 112 of the semiconductor substrate 110 is etched to form the microwire 113 and the nanowire 114 .

여기서, 본 발명은 상기 반도체 기판(110)의 제2면(112)을 식각하는 방법은 한정하지 않는다. 다만, 설명의 편의를 위해 습식 식각으로 와이어(113, 114)를 형성하는 예를 설명한다.Here, the method of etching the second surface 112 of the semiconductor substrate 110 is not limited. However, for convenience of explanation, an example of forming the wires 113 and 114 by wet etching will be described.

와이어 형성 단계(S3)에서는, 반도체 기판(110)이 일정 농도의 습식 식각 용액에 일정 시간 동안 침지됨으로써, 포토 레지스트(120)가 형성되지 않은 영역과 대응하는 반도체 기판(110)의 제2면(112)에 다수의 나노 와이어(114)가 형성된다. 물론, 상술한 바와 같이 포토 레지스트(120)가 형성된 영역과 대응하는 반도체 기판(110)의 제2면(112)에 마이크로 와이어(113)가 형성됨은 당연하다. 이와 같이 하여, 반도체 기판(110)의 제2면(112)에는 다수의 마이크로 와이어(113) 및 다수의 나노 와이어(114)가 형성된다. 여기서, 마이크로 와이어(113)는 폭이 마이크로 미터 단위이고, 나노 와이어(114)는 폭이 나노 미터 단위임을 의미한다.In the wire forming step S3, the semiconductor substrate 110 is immersed in the wet etching solution for a predetermined period of time to form a second surface (not shown) of the semiconductor substrate 110 corresponding to the region where the photoresist 120 is not formed 112 are formed with a plurality of nanowires 114. Of course, it is a matter of course that the microwire 113 is formed on the second surface 112 of the semiconductor substrate 110 corresponding to the region where the photoresist 120 is formed, as described above. In this manner, a plurality of micro-wires 113 and a plurality of nanowires 114 are formed on the second surface 112 of the semiconductor substrate 110. Here, the microwire 113 has a width of micrometer unit, and the nanowire 114 has a width of nanometer unit.

좀더 구체적으로, 마이크로 와이어(113)는 폭이 대략 1 내지 3㎛이고, 높이가 대략 3 내지 5㎛일 수 있다. 또한, 나노 와이어(114)는 폭이 대략 1 내지 100㎚이고, 높이가 대략 1 내지 3㎛일 수 있다. 그러나 이러한 수치는 본 발명의 이해를 위한 일례일 뿐이며, 이는 포토 레지스트(120)의 디자인이나, 습식 식각 용액의 농도 및 침지 시간의 조절에 의해 변경될 수 있다.More specifically, the microwire 113 may have a width of approximately 1 to 3 microns and a height of approximately 3 to 5 microns. Further, the nanowires 114 may have a width of approximately 1 to 100 nm and a height of approximately 1 to 3 탆. However, these numerical values are only examples for understanding the present invention, which can be changed by design of the photoresist 120, concentration of the wet etching solution and control of immersion time.

또한, 도 2c 내지 도 2i에 도시된 나노 와이어(114)의 단면은 대략 직사각형으로 도시되어 있으나, 이는 이러한 형상은 본 발명의 이해를 위한 일례일 뿐이며, 와이어 형성 방법에 따라 변경될 수 있다.In addition, although the cross section of the nanowire 114 shown in FIGS. 2C-2I is shown as being substantially rectangular, this shape is only an example for the understanding of the present invention, and can be changed according to the wire forming method.

더불어, 이러한 와이어 형성 단계(S3) 이후 포토 레지스트(120) 및 보호막(121)은 반도체 기판(110)으로부터 제거된다. 물론, 경우에 따라 보호막(121)은 도핑 공정 이후에 제거될 수 있다.In addition, after the wire forming step S3, the photoresist 120 and the protective film 121 are removed from the semiconductor substrate 110. Of course, in some cases, the protective film 121 may be removed after the doping process.

도 2d에 도시된 바와 같이, 제2도전형 불순물 도핑 단계(S4)에서는, 마이크로 와이어(113) 및 나노 와이어(114)에 제2도전형 불순물이 도핑 됨으로써, 반도체 기판(110)에 제2도전형 불순물 도핑 영역(115)이 형성된다. 즉, 반도체 기판(110)에 PN 접합 영역이 형성된다. 일례로, 주기율표에서 15족 원소인 인(P), 비소(As) 또는 안티모니(Sb)와 같은 불순물이 마이크로 와이어(113) 및 나노 와이어(114)에 도핑 될 수 있다. 더불어, 도핑 깊이는 대략 0.5㎛ 정도 될 수 있기 때문에, 나노 와이어(114) 전체는 제2도전형 불순물로 도핑되고, 마이크로 와이어(113)에는 라디알(radial) 형태 혹은 요철 형태의 PN 접합 영역이 형성된다. 다르게 설명하면, 마이크로 와이어(113)의 표면에 형성된 제2도전형 불순물 도핑 영역(115)은 단면의 형태가 대략 구형파 형태, 사인파 형태, 또는 사각파 형태로 형성된다.2D, in the second conductive type impurity doping step S4, the microwire 113 and the nanowire 114 are doped with the second conductive type impurity, so that the second conductive type impurity is doped into the semiconductor substrate 110, Type impurity doped region 115 is formed. That is, a PN junction region is formed in the semiconductor substrate 110. In one example, impurities such as phosphorus (P), arsenic (As) or antimony (Sb), which are group 15 elements in the periodic table, can be doped to the microwire 113 and the nanowire 114. In addition, since the doping depth can be about 0.5 mu m, the entire nanowire 114 is doped with the second conductive impurity, and the microwave 113 has a radial or convex PN junction region . In other words, the second conductivity type impurity doped region 115 formed on the surface of the micro-wire 113 is formed in the shape of a substantially rectangular wave, a sine wave, or a square wave.

한편, 인(P)이 함유된 화합물을 이용하여 도핑 공정이 진행될 경우, 반도체 기판(110)의 표면에는 PSG(116)(PhosphorSilicate Glass)가 형성될 수 있는데, 이는 다음 공정에서 제거되어야 한다. 물론, 인(P) 이온을 직접 반도체 기판(110)에 주입할 경우에는 이러한 PSG 제거 공정이 필요하지 않다.On the other hand, when a doping process is performed using phosphorus (P) -containing compound, a PSG (Phosphor Silicate Glass) 116 may be formed on the surface of the semiconductor substrate 110, which must be removed in the next process. Of course, when the phosphorus (P) ions are directly implanted into the semiconductor substrate 110, such a PSG removal process is not required.

도 2e에 도시된 바와 같이, PSG(PhosphorSilicate Glass) 제거 단계(S5)에서는, 반도체 기판(110)의 전면(상면, 하면 및 측면)을 감싸고 있는 PSG(116)가 통상의 식각 용액에 의해 제거된다.2E, in the PSG removal step S5, the PSG 116 surrounding the front surfaces (upper surface, lower surface, and side surfaces) of the semiconductor substrate 110 is removed by a normal etching solution .

도 2f에 도시된 바와 같이, 에미터 식각 단계(S6)에서는, 반도체 기판(110)의 전면(상면, 하면 및 측면)이 일정 깊이까지 식각된다. 특히, 반도체 기판(110)의 하면 및 측면에 형성된 PN 접합 영역이 식각되어 제거됨으로써, 태양 전지의 동작 중 누설 전류가 최소화되도록 한다.As shown in FIG. 2F, in the emitter etching step S6, the front surfaces (upper surface, lower surface, and side surfaces) of the semiconductor substrate 110 are etched to a certain depth. Particularly, the PN junction region formed on the lower surface and the side surface of the semiconductor substrate 110 is etched and removed, thereby minimizing the leakage current during operation of the solar cell.

이와 같이 하여, 반도체 기판(110)의 하면에는 예를 들면 제1도전형 영역(P형 영역)만 존재하고, 상면에는 요철 형태의 제2도전형 영역(N형 영역)이 존재하게 된다.In this manner, for example, only the first conductivity type region (P type region) exists on the lower surface of the semiconductor substrate 110, and the second conductivity type region (N type region)

도 2g에 도시된 바와 같이, 제1전극 형성 단계(S7)에서는, 반도체 기판(110)의 제1면(111)에 제1전극(117)이 형성된다. 일례로, 반도체 기판(110)의 제1면(111)에 알루미늄 및 그 등가물 중에서 선택된 하나가 스크린 프린팅되어 제1전극(117)이 형성된다. 여기서, 제1전극(117)은 콜렉터 전극을 의미한다.2G, the first electrode 117 is formed on the first surface 111 of the semiconductor substrate 110 in the first electrode formation step S7. For example, the first surface 111 of the semiconductor substrate 110 is screen printed with one selected from aluminum and its equivalents to form the first electrode 117. Here, the first electrode 117 means a collector electrode.

도 2h 및 2i에 도시된 바와 같이, 제2전극 형성 단계(S8)에서는, 반도체 기판(110)의 제2면(112)에 형성된 마이크로 와이어(113) 및 나노 와이어(114)의 표면에 제2전극(118, 118a)이 형성된다. 좀더 엄밀히 말하면, 마이크로 와이어(113) 및 나노 와이어(114)에 형성된 제2도전형 불순물 도핑 영역(115)의 표면에 제2전극(118, 118a)이 형성된다. 여기서, 제2전극(118, 118a)은 에미터 전극을 의미한다.As shown in FIGS. 2h and 2i, in the second electrode formation step S8, on the surface of the microwire 113 and the nanowire 114 formed on the second surface 112 of the semiconductor substrate 110, Electrodes 118 and 118a are formed. More precisely, the second electrodes 118 and 118a are formed on the surface of the second conductive type impurity doped region 115 formed on the microwire 113 and the nanowire 114. [ Here, the second electrodes 118 and 118a mean emitter electrodes.

여기서, 상기 제2전극(118)은 투명전극(Transparent Electrode)으로써, ZnO(Zinc Oxide), IZO(Indium Zinc Oxide), SnO2 및 ITO(Indium Tin Oxide) 등이 사용될 수 있다. 다만, 본 발명에서는 산화아연(ZnO)을 일예로 설명한다.Here, the second electrode 118 may be a transparent electrode, such as ZnO (indium zinc oxide), IZO (Indium Zinc Oxide), SnO 2 and ITO (Indium Tin Oxide). However, in the present invention, zinc oxide (ZnO) will be described as an example.

상기 제2전극(118)은 제2도전형 불순물 도핑 영역(115)의 표면에 산화아연이 증착되어 형성된다. 여기서, 상기 산화아연은 MOMBE(Metal-Organic Molecular Beam Epitaxy)를 통해 제2도전형 불순물 도핑 영역(115)의 표면에 증착된다. The second electrode 118 is formed by depositing zinc oxide on the surface of the second conductivity type impurity doped region 115. Here, the zinc oxide is deposited on the surface of the second conductive impurity doped region 115 through MOMBE (Metal-Organic Molecular Beam Epitaxy).

여기서, 상기 MOMBE는 물리적 기상증착법(PVD) 및 화학적 기상증착법(CVD)을 결합시킨 증착 방법으로, 원료를　유기금속(Metal-organic)　소스를 써서　PVD와 같이 열이나 전자빔,　레이저 등으로 날려보내고, 기판 표면에서 화학반응을 일으켜서 고체 상태로 증착하는 방법이다.Here, the MOMBE is a deposition method combining physical vapor deposition (PVD) and chemical vapor deposition (CVD). The MOMBE is produced by discharging a raw material through a metal-organic source such as PVD by heat, electron beam, laser, And a chemical reaction occurs on the surface of the substrate to deposit in a solid state.

이로써, 본 발명은 상기 산화아연을 나노 와이어(114)의 전면에 증착하는 것이 가능하다. 즉, 다수의 나노 와이어(114) 사이의 틈에 산화아연을 효과적으로 채울 수 있다.Thus, the present invention makes it possible to deposit the zinc oxide on the entire surface of the nanowire 114. That is, it is possible to effectively fill the gap between the plurality of nanowires 114 with zinc oxide.

따라서, 본 발명은 상기 산화아연계 제2전극(118)의 두께를 정밀히 조절하는 것이 중요하다. 상기 산화아연은 디엘틸 아연(diethylzinc,　DEZn)에 물(H2O) 또는 산소(O2)를 반응시켜서 형성된다. 여기서, 산화아연계 제2전극(118)의 두께를 조절하기 위해서는, 상기 디엘틸 아연, 물 또는 산소의 유량을 정밀히 제어하여 하기 위해 공급 압력을 조절한다. 다수의 사전 실험을 통해 확인한바 상기 디엘틸 아연은 10-4Torr 내지 8 X 10-4Torr압력에서 공급되고, 상기 물은 8 X 10-4Torr압력에서 공급됨이 바람직하다. 하지만, 이러한 압력 범위는 본 발명의 이해를 위한 일례에 불과할 뿐, 이러한 압력 범위로 본 발명을 한정하지 않는다.Therefore, it is important to precisely control the thickness of the zinc oxide second electrode 118 of the present invention. The zinc oxide is formed by reacting diethylzinc (DEZn) with water (H 2 O) or oxygen (O 2 ). Here, in order to control the thickness of the zinc oxide second electrode 118, the supply pressure is adjusted to precisely control the flow rate of the diluent zinc, water, or oxygen. It has been confirmed through a number of preliminary experiments that the diethyl zinc is supplied at a pressure of 10 -4 Torr to 8 X 10 -4 Torr and the water is preferably supplied at a pressure of 8 X 10 -4 Torr. However, this pressure range is only an example for understanding the present invention, and the present invention is not limited to such a pressure range.

또한, 산화아연의 반응 온도 및 반응 시간을 제어하여, 산화아연계 제2전극(118)의 두께를 조절하는 것도 가능하다. 다수의 사전 실험을 통해 확인한 바 250℃ 내지 600℃ 내에서 20분 내지 2시간 동안 반응을 시키는 것이 적절한 제2전극(118)의 두께를 얻을 수 있다. 이는 온도가 250℃ 이하의 경우 상기 물과 상기 디엘틸 아연의 반응이 일어나지 않으며, 600℃를 넘을 경우 물과 상기 디엘틸 아연이 반응하여 산화아연이 생성되기는 하나, 생성된 산화아연이 다시 수소(H2)와 반응하여 아연과 물로 다시 반응하게 되기 때문이다. 다만, 상기 반응 시간은 산화아연의 두께를 결정하는 요소로 바람직한 실시예 불가하므로, 이러한 반응 시간 범위는 본 발명의 이해를 위한 일례에 불과할 뿐, 이러한 반응 시간 범위로 본 발명을 한정하지 않는다.It is also possible to control the reaction temperature and the reaction time of the zinc oxide to control the thickness of the zinc oxide second electrode 118. It is possible to obtain the thickness of the second electrode 118 suitable for the reaction for 20 minutes to 2 hours at 250 ° C to 600 ° C as confirmed through a number of preliminary experiments. If the temperature is lower than 250 ° C, the reaction between the water and the diethyl zinc does not occur. If the temperature exceeds 600 ° C, the water reacts with the diethyl zinc to form zinc oxide, H 2 ) to react again with zinc and water. However, the reaction time is a factor for determining the thickness of the zinc oxide. Therefore, the reaction time range is only an example for understanding the present invention, and the present invention is not limited to the reaction time range.

여기서, 산화아연계 제2전극(118)은 투명은 가시광선 영역(380∼780 nm)에서 높은 광투과율과 높은 전기전도도의 두 성질을 만족시켜야 함은 물론 공정과정의 다양한 환경에도 우수한 특성이 있어야 한다. 따라서, 본 발명에 따른 태양전지(100)는 상기 제2전극(118)에 제1금속을 도핑 하여, 전기전도도를 높이는 것이 바람직하다. 여기서, 제1금속은 일반적으로 산화아연에는 안정적으로 반응하는 주기율표 3족에 해당하는 알루미늄(Al),　갈륨(Ga),　인듐(In)　등의 물질을 도핑 하는 것이 가능하다. 다만, 본 발명에서는 갈륨을 선택하여 설명할 뿐, 제1금속은 변경 가능하다.Here, the zinc oxide second electrode 118 must satisfy both of high light transmittance and high electric conductivity in a visible light region (380 to 780 nm) as well as excellent characteristics in various environments of a process process do. Therefore, it is preferable that the solar cell 100 according to the present invention increases the electrical conductivity by doping the second electrode 118 with the first metal. Here, the first metal can generally be doped with a material such as aluminum (Al), gallium (Ga), indium (In), or the like corresponding to group III of the periodic table which reacts stably with zinc oxide. However, in the present invention, gallium is selected and explained, and the first metal can be changed.

이와 같이 하여 본 발명에 따른 태양 전지(100)는 상기 제2전극(118)에 갈륨을 도핑 하여, 갈륨이 도핑 된 산화아연(Ga-doped ZnO, GZO)(118a)을 형성한다. 상기 GZO(118a)은 상기 산화아연에 삼메틸갈륨(TriMethylGallium, Ga(CH3)3)을 반응시켜 형성한다. 여기서, 산화아연과 삼메틸갈륨이 반응하는 데 있어서, 갈륨의 도핑량을 적절히 제어하기 위해 반응 온도 및 반응 시간을 제어한다. 다수의 사전 실험을 통해 확인한바 100℃ 내지 400℃ 내에서 30분 내지 1시간 동안 반응을 시키는 것이 적절한 갈륨이 도핑 된 GZO(118a)를 얻을 수 있다. 이는 상기 반응 온도가 100℃ 이하의 경우 상기 산화아연 내부로 갈륨이 토핑 되는 반응률이 현저히 저하되며, 400℃를 넘을 경우 (002)피크(peak)가 관찰되어야 하는 GZO(118a)에서 (002) 피크의 세기가 감소하는 경향을 보이기 때문이다. 이는 반도체 기판(110)과 GZO(118a) 박막의 열팽창 계수의 차이로 인해 결정성이 저하되기 때문이다.
Thus, the solar cell 100 according to the present invention dopes gallium into the second electrode 118 to form gallium-doped Ga-doped ZnO (GZO) 118a. The GZO layer 118a is formed by reacting zinc oxide with triethylgallium (Ga (CH 3 ) 3 ). Here, the reaction temperature and the reaction time are controlled in order to appropriately control the amount of doping of gallium in the reaction of zinc oxide and trimethyl gallium. Gaseous doped GZO (118a) can be obtained which is suitable for carrying out the reaction for a period of 30 minutes to 1 hour at 100 ° C to 400 ° C as confirmed through a number of preliminary experiments. When the reaction temperature is lower than 100 ° C, the reaction rate of gallium topping into the zinc oxide is markedly lowered. When the reaction temperature is higher than 400 ° C, the (002) peak of GZO (118a) The intensity of the magnetic field tends to decrease. This is because the crystallinity is lowered due to the difference in thermal expansion coefficient between the semiconductor substrate 110 and the GZO film 118a.

이와 같이 하여 본 발명에 따른 태양 전지(100)는 제1도전형 반도체 기판(110), 반도체 기판(110)의 상면에 바둑판 라인 또는 매트릭스 형태로 형성된 다수의 마이크로 와이어(113), 마이크로 와이어(113)의 외측에 형성된 나노 와이어(114), 마이크로 와이어(113) 및 나노 와이어(114)의 표면에 제2도전형 불순물이 도핑 되어 형성된 제2도전형 불순물 도핑 영역(115), 반도체 기판(110)의 하면에 형성된 제1전극(117), 제2도전형 불순물 도핑 영역(115)의 표면에 형성 된 제2전극(118a)을 포함한다.In this manner, the solar cell 100 according to the present invention includes a first conductive semiconductor substrate 110, a plurality of micro-wirings 113 formed in a checkered pattern or a matrix form on the upper surface of the semiconductor substrate 110, A second conductive impurity doped region 115 formed by doping a second conductive impurity on the surface of the nanowire 114, the microwire 113 and the nanowire 114 formed outside the semiconductor substrate 110, And a second electrode 118a formed on the surface of the second conductive impurity doped region 115. The first electrode 117 is formed on the lower surface of the first conductive type impurity doped region 115,

따라서, 본 발명에 따른 태양 전지(100)는 하나의 반도체 기판(110) 위에 마이크로 와이어(113)가 바둑판 라인 또는 매트릭스 형태로 형성되고, 마이크로 와이어(113)에는 평판 형태가 아닌 라디알(radial) 형태로 PN 접합 영역이 형성된다. 더욱이, 마이크로 와이어(113)의 외측에 대략 요철 형태의 나노 와이어(114)가 형성되며, 이러한 나노 와이어(114)에는 대략 요철 형태의 PN 접합 영역이 형성된다. 이에 따라, 전반적으로 PN 접합 영역이 요철 형태로 형성되고, 따라서 PN 접합 면적이 증가함으로써 태양 전지의 효율이 향상된다. Therefore, in the solar cell 100 according to the present invention, the microwire 113 is formed on the semiconductor substrate 110 in a checkerboard or matrix shape, and the microwire 113 is provided with a radial, A PN junction region is formed. Furthermore, a nanowire 114 having a substantially concave-convex shape is formed on the outer side of the micro-wire 113, and a PN junction region of a substantially concave-convex shape is formed on the nanowire 114. As a result, the PN junction region is formed in a concavo-convex shape as a whole, and thus the efficiency of the solar cell is improved by increasing the PN junction area.

또한, 본 발명의 일 실시예는 다수의 마이크로 와이어(113)에 의해 입사된 빛의 반사도가 종래의 평판형 구조에 비해 현저히 낮고, 따라서 고효율인 태양 전지의 제조 방법 및 이를 갖는 태양 전지를 제공한다. 즉, 본 발명은 광흡수층을 기존의 평판형 구조에서 다수의 마이크로 와이어(113) 및 나노 와이어(114)의 구조를 적용함으로써, 입사되는 빛의 경로가 증가하고, 이에 따라 광자 구속(photon confinement)과 같은 양자 효과 발생으로 전류 값이 증가하며, 결국, 효율이 증가한 태양 전지의 제조 방법 및 이에 따른 태양 전지를 제공한다.In addition, an embodiment of the present invention provides a solar cell having a high efficiency and a solar cell having the same, wherein the reflectivity of light incident by the plurality of micro-wires 113 is significantly lower than that of the conventional planar structure . That is, according to the present invention, by applying the structures of a plurality of microwires 113 and nanowires 114 in a conventional planar structure of a light absorbing layer, the path of incident light is increased, and thereby photon confinement And a current value increases due to generation of a quantum effect as shown in FIG. 1B. As a result, a manufacturing method of a solar cell with increased efficiency and a solar cell accordingly are provided.

또한, 본 발명의 일 실시예는 MOMBE(Metal-Organic Molecular Beam Epitaxy)를 이용해, 제2전극(118, 118a)을 형성하므로, 상기 나노 와이어(114) 사이의 틈에 제2전극(118, 118a)를 효과적으로 채우는 것이 가능한 태양 전지의 제조 방법 및 이에 따른 태양 전지를 제공한다.In an embodiment of the present invention, since the second electrodes 118 and 118a are formed by using MOMBE (Metal-Organic Molecular Beam Epitaxy), the second electrodes 118 and 118a ) And a solar cell according to the method.

더불어, 본 발명의 일 실시예는 PN 접합 영역이 요철 형태, 구형파 형태, 사인파 형태, 사각파 형태 등으로 형성됨으로써, 종래 구조에 비해 PN 접합 영역이 현저히 증가하고, 이에 따라 효율이 증가한 태양 전지의 제조 방법 및 이에 따른 태양 전지를 제공한다.In addition, according to an embodiment of the present invention, since the PN junction region is formed by a concavo-convex shape, a square wave shape, a sine wave shape, a square wave shape or the like, the PN junction region is remarkably increased as compared with the conventional structure, A manufacturing method and a solar cell therefor are provided.

이상에서 설명한 것은 본 발명에 따른 태양 전지의 제조 방법 및 이에 따른 태양 전지를 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.Although the present invention has been described in connection with what is presently considered to be preferred embodiments, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, It will be understood by those of ordinary skill in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined in the appended claims.

100; 본 발명에 따른 태양 전지
110; 반도체 기판 111; 제1면
112; 제2면 113; 마이크로 와이어
114; 나노 와이어 114; 평평한 홈부 영역
115; 제2도전형 불순물 도핑 영역
116; PSG 117; 제1전극
118; 제2전극 118a; 갈륨이 도핑 된 산화아연(GZO)
119; 둘레 영역 120; 포토 레지스트
121; 보호막100; The solar cell
110; A semiconductor substrate 111; The first side
112; A second side 113; Micro wire
114; Nanowires 114; Flat groove region
115; The second conductivity type impurity doping region
116; PSG 117; The first electrode
118; A second electrode 118a; Gallium-doped zinc oxide (GZO)
119; A peripheral region 120; Photoresist
121; Shield

Claims (7)

제1면과 제2면을 갖는 제1도전형 반도체 기판을 준비하는 단계;
상기 제1도전형 반도체 기판의 제2면에 바둑판 라인 또는 매트릭스 형태로 포토 레지스트를 패터닝하는 단계;
상기 포토 레지스트를 마스크로 바둑판 라인 또는 매트릭스 형태의 마이크로 와이어가 형성되고, 상기 포토 레지스트와 대응하지 않는 영역에는 나노 와이어가 형성되도록 상기 제1도전형 반도체 기판의 제2면을 식각하는 와이어 형성 단계;
상기 마이크로 와이어 및 나노 와이어 전체 면에 제2도전형 불순물을 도핑 하여, 제2도전형 불순물 도핑 영역을 형성하는 단계;
상기 반도체 기판의 제1면에 제1전극을 형성하는 단계; 및,
상기 제2도전형 불순물 도핑 영역의 전체 표면에 제2전극을 형성하는 단계를 포함하고,
상기 제2전극을 형성하는 단계는 MOMBE(Metal-Organic Molecular Beam Epitaxy)를 이용해 투명전극을 형성하고, 상기 투명전극에 제1금속을 도핑 함을 특징으로 하는 태양 전지의 제조 방법.Preparing a first conductivity type semiconductor substrate having a first surface and a second surface;
Patterning a photoresist on a second surface of the first conductive semiconductor substrate in a stepped line or matrix form;
A wire forming step of etching a second surface of the first conductivity type semiconductor substrate so that nanowires are formed in a region where a microwire is formed in the form of a checkerboard line or a matrix using the photoresist as a mask;
Forming a second conductive type impurity doped region by doping a second conductive type impurity on the entire surface of the microwire and the nanowire;
Forming a first electrode on a first surface of the semiconductor substrate; And
And forming a second electrode on the entire surface of the second conductive type impurity doped region,
Wherein the forming of the second electrode comprises forming a transparent electrode using MOMBE (Metal-Organic Molecular Beam Epitaxy), and doping the first metal to the transparent electrode. 제 1항에 있어서,
상기 투명전극은 산화아연(Zinc oxide, ZnO)이고, 상기 제2전극은 갈륨이 도핑 된 산화아연(Ga-doped ZnO, GZO)인 것을 특징으로 하는 태양 전지의 제조 방법.The method according to claim 1,
Wherein the transparent electrode is made of zinc oxide (ZnO), and the second electrode is made of gallium-doped Ga-doped ZnO (GZO). 제 2항에 있어서,
상기 산화아연은 디엘틸 아연(diethylzinc,　DEZn)에 물(H2O) 또는 산소(O2)를 반응시켜 형성됨을 특징으로 하는 태양 전지의 제조 방법.3. The method of claim 2,
Wherein the zinc oxide is formed by reacting diethylzinc (DEZn) with water (H 2 O) or oxygen (O 2 ). 제 3항에 있어서,
상기 산화아연의 반응온도는 250℃ 내지 600℃인 것을 특징으로 하는 태양 전지의 제조 방법.The method of claim 3,
Wherein the reaction temperature of the zinc oxide is in the range of 250 ° C to 600 ° C. 제 2 항에 있어서,
상기 갈륨이 도핑 된 산화아연은 상기 산화아연에 삼메틸갈륨(TriMethylGallium, Ga(CH3)3)을 반응시켜 형성됨을 특징으로 하는 태양 전지의 제조 방법.3. The method of claim 2,
Wherein the gallium-doped zinc oxide is formed by reacting zinc oxide with triethylgallium (Ga (CH 3 ) 3 ). 제 5 항에 있어서,
상기 갈륨이 도핑 된 산화아연의 반응온도는 100℃ 내지 400℃인 것을 특징으로 하는 태양 전지의 제조 방법.6. The method of claim 5,
Wherein the reaction temperature of the gallium-doped zinc oxide is 100 占 폚 to 400 占 폚. 삭제delete
KR20120124610A 2012-11-06 2012-11-06 Method for fabricating solar cell using MOMBE and solar cell thereof KR101480924B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20120124610A KR101480924B1 (en) 2012-11-06 2012-11-06 Method for fabricating solar cell using MOMBE and solar cell thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20120124610A KR101480924B1 (en) 2012-11-06 2012-11-06 Method for fabricating solar cell using MOMBE and solar cell thereof

Publications (2)

Publication Number Publication Date
KR20140059318A KR20140059318A (en) 2014-05-16
KR101480924B1 true KR101480924B1 (en) 2015-01-15

Family

ID=50889144

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20120124610A KR101480924B1 (en) 2012-11-06 2012-11-06 Method for fabricating solar cell using MOMBE and solar cell thereof

Country Status (1)

Country Link
KR (1) KR101480924B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104966588B (en) * 2015-07-04 2017-01-25 厦门变格新材料科技有限公司 Method of preparing nano-level metal grid transparent conductive film

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990015715A (en) * 1997-08-08 1999-03-05 윤종용 Metal wiring layer formation method
WO2010144274A1 (en) * 2009-06-08 2010-12-16 International Business Machines Corporation Nano/microwire solar cell fabricated by nano/microsphere lithography
KR101027493B1 (en) * 2009-12-28 2011-04-06 재단법인대구경북과학기술원 Solar cells fabricated with semiconductor nano/micro wire arrays and method of fabricating the solar cell
KR20120081349A (en) * 2011-01-11 2012-07-19 한국과학기술원 Transparent conducting layer deposited by metal-organic chemical vapor deposition with cyclic supply of dopant

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990015715A (en) * 1997-08-08 1999-03-05 윤종용 Metal wiring layer formation method
WO2010144274A1 (en) * 2009-06-08 2010-12-16 International Business Machines Corporation Nano/microwire solar cell fabricated by nano/microsphere lithography
KR101027493B1 (en) * 2009-12-28 2011-04-06 재단법인대구경북과학기술원 Solar cells fabricated with semiconductor nano/micro wire arrays and method of fabricating the solar cell
KR20120081349A (en) * 2011-01-11 2012-07-19 한국과학기술원 Transparent conducting layer deposited by metal-organic chemical vapor deposition with cyclic supply of dopant

Also Published As

Publication number Publication date
KR20140059318A (en) 2014-05-16

Similar Documents

Publication Publication Date Title
KR101142861B1 (en) Solar cell and manufacturing method of the same
US9236505B2 (en) Solar cell and method for manufacturing the same
KR101831405B1 (en) Solar cell
US9269839B2 (en) Solar cell and method of manufacturing the same
JP6422426B2 (en) Solar cell
KR101768907B1 (en) Method of fabricating Solar Cell
US20150179837A1 (en) Solar cell and method for manufacturing the same
KR101686663B1 (en) Thin Back Contact Solar Cells and Manufacturing Method thereof
EP3029740B1 (en) Photovoltaic device
US20080241356A1 (en) Photovoltaic devices manufactured using crystalline silicon thin films on glass
JPWO2014050304A1 (en) Photoelectric conversion element and manufacturing method thereof
JP6207414B2 (en) Photovoltaic element and manufacturing method thereof
KR100990108B1 (en) Solar cell and method for manufacturing the same
EP2903037B1 (en) Fabrication method for back-contact heterojunction solar cell
TWI427808B (en) Production method of back electrode solar cell
KR101480924B1 (en) Method for fabricating solar cell using MOMBE and solar cell thereof
KR101525904B1 (en) Method for fabricating solar cell using carbon fiber and solar cell thereof
KR20120068226A (en) Method for manufacturing solar cell
KR20110089567A (en) Solar cell
JP5645734B2 (en) Solar cell element
KR101647976B1 (en) Method for fabricating solar cell using carbon substrate
KR101643132B1 (en) Method for fabricating solar cell using carbon substrate
KR101195040B1 (en) A solar cell and a method for making the solar cell
KR101408872B1 (en) Method of fabricating a nano pattern by using rapid thermal process to Au thin layer
KR101507767B1 (en) Manufacturing Method of Solar Cell

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200106

Year of fee payment: 6