KR101476049B1 - Method for restoring of puncturing date using LDPC Decoding system and apparatus thereof - Google Patents

Method for restoring of puncturing date using LDPC Decoding system and apparatus thereof Download PDF

Info

Publication number
KR101476049B1
KR101476049B1 KR20130102453A KR20130102453A KR101476049B1 KR 101476049 B1 KR101476049 B1 KR 101476049B1 KR 20130102453 A KR20130102453 A KR 20130102453A KR 20130102453 A KR20130102453 A KR 20130102453A KR 101476049 B1 KR101476049 B1 KR 101476049B1
Authority
KR
South Korea
Prior art keywords
value
llr
bits
bit
check node
Prior art date
Application number
KR20130102453A
Other languages
Korean (ko)
Inventor
이성주
박효빈
Original Assignee
세종대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세종대학교산학협력단 filed Critical 세종대학교산학협력단
Priority to KR20130102453A priority Critical patent/KR101476049B1/en
Application granted granted Critical
Publication of KR101476049B1 publication Critical patent/KR101476049B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105Decoding
    • H03M13/1111Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105Decoding
    • H03M13/1111Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H03M13/1125Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using different domains for check node and bit node processing, wherein the different domains include probabilities, likelihood ratios, likelihood differences, log-likelihood ratios or log-likelihood difference pairs
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3905Maximum a posteriori probability [MAP] decoding or approximations thereof based on trellis or lattice decoding, e.g. forward-backward algorithm, log-MAP decoding, max-log-MAP decoding
    • H03M13/3927Log-Likelihood Ratio [LLR] computation by combination of forward and backward metrics into LLRs
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045Arrangements at the receiver end
    • H04L1/0047Decoding adapted to other signal detection operation

Abstract

The present invention relates to a method for restoring punctured data by using an LDPC decoding system and an apparatus thereof. According to the present invention, provided is a method for restoring punctured data by using an LDPC decoding system, the method including: receiving a Low Density Parity Check (LDPC) decoding signal, which includes a plurality of data bits and parity bits and in which a part of the parity bits is punctured; matching an inspection node having a Log Likelihood Ratio (LLR) value among N number of detection nodes with respect to M number of bit nodes included in the LDPC decoding signal; selecting remainder inspection nodes excluding at least one first inspection node connected to the punctured parity bit among the N number of inspection nodes as effective inspection nodes and modifying the LLR value with respect to the bits connected to the effective inspection node among the each bit; and applying the modified LLR value with respect to the bits connected to the first inspection node among the each bit to restore the LLR value of the punctured parity bit. According to the method for restoring punctured data by using an LDPC decoding system and an apparatus thereof, by using a reliability of data which is not punctured in the LDPC decoding system, a decoding performance can be improved through depuncturing the punctured data.

Description

LDPC 복호 시스템을 이용한 펑쳐링된 데이터의 복원 방법 및 그 장치{Method for restoring of puncturing date using LDPC Decoding system and apparatus thereof}[0001] The present invention relates to a method and apparatus for restoring punctured data using an LDPC decoding system,

본 발명은 LDPC 복호 시스템을 이용한 펑쳐링된 데이터의 복원 방법 및 그 장치에 관한 것으로서, 보다 상세하게는 LDPC(Low Density Parity Check) 복호 시스템에서 펑쳐링(Puncturing) 되지 않은 데이터의 신뢰도를 이용하여 펑쳐링된 데이터를 복원하는 LDPC 복호 시스템을 이용한 펑쳐링된 데이터의 복원 방법 및 그 장치에 관한 것이다.The present invention relates to a method and apparatus for recovering punctured data using an LDPC decoding system, and more particularly, to a method and apparatus for recovering punctured data using an LDPC decoding system. More particularly, the present invention relates to a method and apparatus for recovering punctured data using a reliability of data not punctured in an LDPC (Low Density Parity Check) To a method and apparatus for recovering punctured data using an LDPC decoding system for recovering chirped data.

최근 복호의 성능을 개선한 저밀도 패리티 검사 코드(low density parity check code : 이하 'LDPC 코드'라 칭함)가 새롭게 부각되고 있다. 상기 LDPC는 코드를 정의하는 패리티 검사 행렬(parity check matrix)의 각 행과 열에 '1'의 수가 매우 적은 부호로서, 검사 노드(check node)와 비트 노드(variable node), 그리고 이들을 연결하는 가지(edge)로 구성된 펙터 그래프(factor graph)에 의해 그 구조가 정의될 수 있다.Recently, low density parity check codes (LDPC codes), which improve decoding performance, are newly emerging. The LDPC is a code having a very small number of '1' in each row and column of a parity check matrix defining a code, and includes a check node, a variable node, The structure can be defined by a factor graph composed of edges.

일반적으로 IEEE 802.11n의 LDPC 부호기/복호기를 사용할 때에는 부호화된 데이터를 펑쳐링(Puncturing)하는 과정이 수행된다. 이는 LDPC 부호화된 데이터를 OFDM 심볼을 구성하는 필요한 데이터 비트 수로 맞추기 위한 과정이다. 그러나 보통의 경우 802.11n의 LDPC 디펑쳐링 과정은 펑쳐링된 데이터를 0으로 채운 후 LDPC 복호 과정을 거치게 되는데 이는 복호의 성능 저하를 유발한다.In general, when using the IEEE 802.11n LDPC encoder / decoder, puncturing the encoded data is performed. This is a process for adjusting the LDPC-coded data to the required number of data bits constituting the OFDM symbol. However, in the normal case, the LDPC deconfiguration process of 802.11n is performed by filling the punctured data with 0 and then performing the LDPC decoding process, which causes the performance degradation of the decoding.

본 발명의 배경이 되는 기술은 한국공개특허 제2007-0037249호(2007.04.04 공개)에 개시되어 있다.The technology that becomes the background of the present invention is disclosed in Korean Patent Publication No. 2007-0037249 (published Apr. 04, 2007).

본 발명은 복호 성능을 높일 수 있는 LDPC 복호 시스템을 이용한 펑쳐링된 데이터의 복원 방법 및 그 장치를 제공하는데 목적이 있다.An object of the present invention is to provide a method and apparatus for recovering punctured data using an LDPC decoding system capable of improving decoding performance.

본 발명은, 복수의 데이터 비트 및 패러티 비트를 포함하며 일부 패러티 비트가 펑쳐링(Puncturing)된 LDPC(Low Density Parity Check) 부호화 신호를 수신하는 단계와, 상기 LDPC 부호화 신호에 포함된 M개의 비트 노드에 대하여 N개의 검사 노드 중 LLR(Log Likelihood Ratio) 값을 가지는 검사 노드를 매칭시키는 단계와, 상기 N개의 검사 노드 중 상기 펑쳐링된 패러티 비트가 연결된 적어도 하나의 제1 검사 노드를 제외한 나머지 검사 노드를 유효 검사 노드로 선정하고, 상기 각 비트 중에서 상기 유효 검사 노드에 연결된 비트들에 대한 LLR 값을 조절하는 단계, 및 상기 각 비트 중에서 상기 제1 검사 노드에 연결된 비트들에 대해 상기 조절된 LLR 값을 적용하여, 상기 펑쳐링된 패러티 비트의 LLR 값을 복원하는 단계를 포함하는 LDPC 복호 시스템을 이용한 펑쳐링된 데이터의 복원 방법을 제공한다.The present invention relates to a method and a device for decoding data, comprising: receiving a Low Density Parity Check (LDPC) encoded signal including a plurality of data bits and a parity bit and having a parity bit punctured; Matching a check node having an LLR (Log Likelihood Ratio) value among N check nodes with respect to a check node, excluding at least one first check node to which the punctured parity bit is connected among the N check nodes, Selecting an effective check node as a valid check node, adjusting an LLR value for bits connected to the valid check node among the bits, and controlling the adjusted LLR value for the bits connected to the first check node among the bits And recovering the LLR value of the punctured parity bit by applying the punctured parity bit to the punctured parity bit. It provides a one-way.

여기서, 상기 LDPC 복호 시스템을 이용한 펑쳐링된 데이터의 복원 방법은, 상기 복수의 데이터 비트 및 상기 패러티 비트에 대한 최초 획득된 LLR 값과, 상기 펑쳐링된 패러티 비트에 대한 상기 복원된 LLR 값을 결합하여, 상기 LDPC 부호화 신호를 디코딩하는 단계를 더 포함할 수 있다.Here, the method for recovering punctured data using the LDPC decoding system may include combining the LLR values obtained for the plurality of data bits and the parity bits and the restored LLR values for the punctured parity bits, And decoding the LDPC coded signal.

또한, 상기 유효 검사 노드에 연결된 비트들에 대한 LLR 값을 조절하는 단계는, 상기 유효 검사 노드에 연결된 비트들에 대한 LLR 값을 1 또는 -1에 가까운 값으로 프리디코딩(Predecoding)할 수 있다.In addition, the step of adjusting the LLR value for the bits connected to the valid check node may predecode the LLR value for the bits connected to the valid check node to a value close to 1 or -1.

여기서, 상기 유효 검사 노드에 연결된 비트들에 대한 LLR 값을 조절하는 단계는, 상기 유효 검사 노드 중에서 검사 노드 번호가 작은 순으로 프리디코딩을 수행하되, 동일한 유효 검사 노드 내에서는 비트 노드 번호가 작은 순으로 수행하며, 상기 유효 검사 노드 중 첫 번째 유효 검사 노드에 연결된 모든 비트들의 최초 LLR 값에 대한 사인 값 및 크기 값을 획득하는 제1 단계와, 상기 첫 번째 유효 검사 노드에 연결된 모든 비트들 중 제1 비트를 제외한 나머지 비트들의 사인 값을 모두 곱한 제1 값과, 제1 비트를 제외한 나머지 비트들의 크기 값 중 가장 작은 제2 값을 각각 획득하는 제2 단계, 및 상기 제1 값과 제2 값을 곱한 값을 상기 제1 비트의 최초 LLR 값에 더하여 상기 LLR 값을 조절하는 제3 단계를 포함하며, 상기 제1 비트 이후의 다음 비트에 대하여 각각 상기 제1 단계 내지 상기 제3 단계를 반복 수행하여 상기 다음 비트에 대한 LLR 값을 각각 조절할 수 있다.The step of adjusting the LLR value for the bits connected to the valid check node may include predecoding the valid check nodes in ascending order of the check node number, A first step of obtaining a sine value and a magnitude value of an initial LLR value of all bits connected to a first valid check node among the valid check nodes; A second step of obtaining a first value obtained by multiplying all the sine values of the remaining bits except for one bit and a second value which is the smallest among the magnitudes of remaining bits excluding the first bit, To the first LLR value of the first bit, and adjusting the LLR value by multiplying the first bit of the first bit by The first to third steps may be repeated to adjust the LLR values for the next bit.

또한, 상기 펑쳐링된 패러티 비트의 LLR 값을 복원하는 단계는, 상기 펑쳐링된 패러티 비트가 연결된 적어도 하나의 검사 노드 중에서 검사 노드 번호가 큰 순서로 수행하며, 해당 검사 노드 내에서는 상기 펑쳐링된 패러티 비트 중 종단에 가까운 비트 노드에 대해 먼저 복원을 수행하며, 상기 해당 검사 노드에 연결된 모든 비트들의 LLR 값을 상기 프리디코딩에 따라 조절된 LLR 값으로 대체하는 제4 단계, 상기 해당 검사 노드에 연결된 비트들 중에서 마지막 펑쳐링된 패러티 비트를 제외한 나머지 비트들의 사인 값을 모두 곱한 제3 값과, 이 나머지 비트들의 크기 값 중 가장 작은 제4 값을 각각 획득하는 제5 단계, 및 상기 제3 값과 상기 제4 값을 곱한 값을 상기 마지막 펑쳐링된 패러티 비트의 LLR 값으로 복원하는 제6 단계를 포함할 수 있다.The step of reconstructing the LLR value of the punctured parity bits may be performed in a descending order of the check node numbers among the at least one check nodes connected with the punctured parity bits, A fourth step of restoring the bit nodes near the end of the parity bits and replacing the LLR values of all the bits connected to the corresponding check nodes with the adjusted LLR values according to the pre-decoding, A third value obtained by multiplying all of the sine values of the remaining bits except for the last punctured parity bit among the bits and a fourth value which is the smallest among the magnitudes of the remaining bits, And a sixth step of recovering the value obtained by multiplying the fourth value by the LLR value of the last punctured parity bit.

여기서, 상기 제6 단계 시에 상기 제4 값이 기 설정된 임계값 보다 작은 경우 해당 펑쳐링된 패러티 비트의 LLR 값을 0으로 복원할 수 있다.Here, if the fourth value is smaller than the preset threshold value in the sixth step, the LLR value of the punctured parity bit may be restored to zero.

또한, 상기 해당 검사 노드보다 검사 노드 번호가 작은 다음 검사 노드에서의 상기 LLR 값의 복원 과정에서, 상기 제4 단계 시에, 상기 다음 검사 노드에 연결된 비트 중 상기 해당 검사 노드에서 LLR 값이 복원된 비트와 동일한 펑쳐링된 패러티 비트가 있으면, 해당 펑쳐링된 패러티 비트의 값을 상기 해당 검사 노드에서 기 복원된 LLR 값으로 대체하여 상기 사인 값 및 크기 값을 획득한 다음, 상기 마지막 펑쳐링된 패러티 비트보다 비트 노드 번호가 작은 다음 펑쳐링 패러티 비트에 대하여 각각 상기 제4 단계 내지 상기 제6 단계를 수행하여 해당 펑쳐링 패러티 비트에 대한 LLR 값을 복원할 수 있다.In the restoration of the LLR value at the next check node having the check node number smaller than that of the check node, at the fourth step, the LLR value is restored at the check node among the bits connected to the next check node Bits of the punctured parity bits are replaced with LLR values previously recovered at the corresponding check nodes to obtain the sine and magnitude values, and then the last punctured parity bits The LLR value for the corresponding puncturing parity bit may be recovered by performing the fourth through sixth steps for the next puncturing parity bit having a bit node number smaller than the bit.

그리고, 본 발명은 복수의 데이터 비트 및 패러티 비트를 포함하며 일부 패러티 비트가 펑쳐링(Puncturing)된 LDPC(Low Density Parity Check) 부호화 신호를 수신하는 신호 수신부와, 상기 LDPC 부호화 신호에 포함된 M개의 비트 노드에 대하여 N개의 검사 노드 중 LLR(Log Likelihood Ratio) 값을 가지는 검사 노드를 매칭시키는 LLR 매칭부와, 상기 N개의 검사 노드 중 상기 펑쳐링된 패러티 비트가 연결된 적어도 하나의 제1 검사 노드를 제외한 나머지 검사 노드를 유효 검사 노드로 선정하고, 상기 각 비트 중에서 상기 유효 검사 노드에 연결된 비트들에 대한 LLR 값을 조절하는 프리디코딩부, 및 상기 각 비트 중에서 상기 제1 검사 노드에 연결된 비트들에 대해 상기 조절된 LLR 값을 적용하여, 상기 펑쳐링된 패러티 비트의 LLR 값을 복원하는 LLR 복원부를 포함하는 LDPC 복호 시스템을 이용한 펑쳐링된 데이터의 복원 장치를 제공한다.According to another aspect of the present invention, there is provided an LDPC encoder comprising: a signal receiver for receiving an LDPC (Low Density Parity Check) coded signal including a plurality of data bits and a parity bit and having a parity bit punctured; An LLR matching unit for matching a check node having a log likelihood ratio (LLR) value among N check nodes with respect to a bit node; and an at least one first check node connected to the punctured parity bits among the N check nodes A predecoder for selecting the remaining check nodes as valid check nodes and adjusting an LLR value for the bits connected to the valid check nodes among the bits, And an LLR restoring unit for restoring the LLR value of the punctured parity bits by applying the adjusted LLR value to the LDPC decoding unit It provides a decompression device of the punctured data using the system.

여기서, 상기 LDPC 복호 시스템을 이용한 펑쳐링된 데이터의 복원 장치는, 상기 복수의 데이터 비트 및 상기 패러티 비트에 대한 최초 획득된 LLR 값과, 상기 펑쳐링된 패러티 비트에 대한 상기 복원된 LLR 값을 결합하여, 상기 LDPC 부호화 신호를 디코딩하는 디코딩부를 더 포함할 수 있다.Here, the apparatus for decompressing punctured data using the LDPC decoding system may further comprise: a decoding unit configured to combine the LLR values obtained for the plurality of data bits and the parity bits and the restored LLR values for the punctured parity bits, And a decoding unit decoding the LDPC coded signal.

또한, 상기 프리디코딩부는, 상기 유효 검사 노드에 연결된 비트들에 대한 LLR 값을 1 또는 -1에 가까운 값으로 프리디코딩(Predecoding)할 수 있다.Also, the pre-decoding unit may predecode the LLR value for the bits connected to the valid check node to a value close to 1 or -1.

본 발명에 따른 LDPC 복호 시스템을 이용한 펑쳐링된 데이터의 복원 방법 및 그 장치에 따르면, LDPC 복호 시스템에서 펑쳐링되지 않은 데이터의 신뢰도를 이용하여 펑쳐링된 데이터를 디펑쳐링함에 따라 복호 성능을 높일 수 있는 이점이 있다.According to the method and apparatus for recovering punctured data using the LDPC decoding system according to the present invention, decoding performance is enhanced by puncturing punctured data using reliability of non-punctured data in an LDPC decoding system There is an advantage.

도 1은 본 발명의 실시예에 따른 LDPC 복호 시스템을 이용한 펑쳐링된 데이터의 복원 장치의 구성도이다.
도 2는 도 1을 이용한 펑쳐링된 데이터의 복원 방법의 흐름도이다.
도 3은 도 2의 S220 단계를 설명하는 행렬 예를 나타낸다.
도 4는 본 발명의 실시예에 따른 비트 노드와 체크 노드 간 연결 그래프의 예이다.
도 5는 도 4를 바탕으로 도 2의 S240 단계를 설명하는 개념도이다.
1 is a block diagram of an apparatus for recovering punctured data using an LDPC decoding system according to an embodiment of the present invention.
FIG. 2 is a flowchart of a method for recovering punctured data using FIG.
FIG. 3 shows an example of a matrix for explaining step S220 of FIG.
4 is an example of a connection graph between a bit node and a check node according to an embodiment of the present invention.
5 is a conceptual diagram illustrating step S240 of FIG. 2 based on FIG.

그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention.

본 발명은 LDPC 복호 시스템을 이용한 펑쳐링된 데이터의 복원 방법 및 그 장치에 관한 것으로, LDPC(Low Density Parity Check) 복호 시스템에서 펑쳐링(Puncturing) 되지 않은 데이터의 신뢰도를 이용하여 펑쳐링된 데이터를 디펑쳐링(De-Puncturing)하는 기법을 개시한다.The present invention relates to a method and apparatus for recovering punctured data using an LDPC decoding system, and more particularly, to a method and apparatus for recovering punctured data by using reliability of data not punctured in an LDPC (Low Density Parity Check) Discloses a technique of de-puncturing.

일반적으로, LDPC 부호화 과정에서는 부호화된 데이터를 펑쳐링(Puncturing)하는 과정이 수반된다. 이는 부호화 데이터를 구성하는 비트 수를 OFDM 심볼을 구성하는 데이터의 비트 수와 맞추기 위한 것이다. LDPC 부호화 신호는 복수의 데이터 비트들과 그에 대응하는 패러티(Parity) 비트들로 구성되는데, 펑쳐링 과정은 각 비트들 중에서 일부 패러티 비트를 비워서 처리한다.Generally, in the LDPC encoding process, a process of puncturing the encoded data is involved. This is to match the number of bits constituting the encoded data with the number of bits of the data constituting the OFDM symbol. The LDPC coded signal is composed of a plurality of data bits and corresponding parity bits, and the puncturing process processes some parity bits among the respective bits.

송신단에서는 전송하고자 하는 신호를 LDPC 신호를 부호화하여 전송하며, 수신단에서는 이를 수신하여 복호화(디코딩)한다. 본 발명의 실시예는 수신단에서 상기 LDPC 부호화된 신호를 수신하여 복호화하기 이전에, LDPC 부호화 신호에 포함된 펑쳐링된 데이터를 복원하여 디펑쳐링하는 기술을 제공한다.The transmitting terminal encodes the LDPC signal to transmit the signal, and the receiving terminal receives the LDPC signal and decodes (decodes) the signal. An embodiment of the present invention provides a technique for decoding and decoding punctured data included in an LDPC coded signal before receiving and decoding the LDPC coded signal at a receiving end.

이하에서는 상기의 내용을 바탕으로 본 발명의 실시예를 상세히 설명한다. Hereinafter, embodiments of the present invention will be described in detail based on the above description.

도 1은 본 발명의 실시예에 따른 LDPC 복호 시스템을 이용한 펑쳐링된 데이터의 복원 장치의 구성도이고, 도 2는 도 1을 이용한 펑쳐링된 데이터의 복원 방법의 흐름도이다. 도 1 및 도 2를 참조하면, 본 발명의 실시예에 따른 복원 장치(100)는 신호 수신부(110), LLR 매칭부(120), 프리디코딩부(130), LLR 복원부(140), 디코딩부(150)를 포함한다. FIG. 1 is a block diagram of an apparatus for recovering punctured data using an LDPC decoding system according to an embodiment of the present invention, and FIG. 2 is a flowchart of a method for recovering punctured data using FIG. 1 and 2, a restoration apparatus 100 according to an embodiment of the present invention includes a signal receiving unit 110, an LLR matching unit 120, a pre-decoding unit 130, an LLR restoring unit 140, (150).

먼저, 신호 수신부(110)는 LDPC 부호화 신호를 송신단(미도시)으로부터 수신한다(S210). 여기서, LDPC 부호화 신호는 앞서와 같이 복수의 데이터 비트들 및 패러티 비트들을 포함하여 구성되며, 패러티 비트들 중에서 적어도 하나의 일부 패러티 비트는 펑쳐링(Puncturing)된 상태로 존재한다. First, the signal receiving unit 110 receives an LDPC coded signal from a transmitting end (not shown) (S210). Here, the LDPC encoded signal includes a plurality of data bits and parity bits as described above, and at least one parity bit among the parity bits exists in a punctured state.

다음, LLR 매칭부(120)는 상기 LDPC 부호화 신호에 포함된 M개의 비트 노드에 대하여, N개의 검사 노드 중 LLR(Log Likelihood Ratio) 값을 가지는 검사 노드를 매칭시킨다(S220). Next, the LLR matching unit 120 matches the check nodes having the LLR (Log Likelihood Ratio) value among the N check nodes for the M bit nodes included in the LDPC coded signal (S220).

이러한 S220 단계는 LDPC가 검사 노드(check node)와 비트 노드(variable node), 그리고 이들을 연결하는 가지(edge)로 구성된 펙터 그래프(factor graph)에 의해 그 구조가 정의되는 것과 관계가 있다.The step S220 is related to the fact that the structure of the LDPC is defined by a factor graph including a check node, a variable node, and an edge connecting the check node and the variable node.

도 3은 도 2의 S220 단계를 설명하는 행렬 예를 나타낸다. 도 3은 설명의 편의를 위해 LDPC 부호화 코드가 6개의 데이터 비트들 및 그에 대응하는 6개의 패러티 비트들을 포함하는 12개의 비트로 구성된 예로서, 본 발명이 반드시 이에 한정되는 것은 아니다. FIG. 3 shows an example of a matrix for explaining step S220 of FIG. 3 is an example in which the LDPC-coded code is composed of 12 bits including 6 data bits and 6 parity bits corresponding thereto for convenience of explanation, and the present invention is not necessarily limited thereto.

도 3은 6개의 패러티 비트 중 5번째 및 6번째 패러티 비트가 펑쳐링 처리된 예로서, 그에 대응하는 비트 노드 P5, P6에 대해서는 음영 처리로 표시하고 있다. FIG. 3 shows an example in which the fifth and sixth parity bits of the six parity bits are punctured, and the corresponding bit nodes P5 and P6 are indicated by shading.

이러한 도 3은 6개의 데이터를 전송하기 위하여 총 12개의 데이터가 사용되므로 데이터 전송율(Data Rate)은 1/2(=6/12)이다. 데이터 전송율은 패러티 비트들의 사용 개수를 결정한다. 일반적으로 데이터 전송율이 낮을수록 패러티 비트들의 사용 개수가 증가하며 시스템의 신뢰도는 향상된다.In FIG. 3, since a total of 12 data are used to transmit six data, the data rate is 1/2 (= 6/12). The data rate determines the number of uses of the parity bits. In general, the lower the data rate, the greater the number of parity bits used and the better the reliability of the system.

도 3은 M=12, N=6에 해당되는 N×M 행렬 테이블로서, LDPC 코드에 포함된 비트의 개수에 대응하여 총 12개의 비트 노드(B1~B6, P1~P6)가 존재하고, 6개의 데이터 비트에 대응하여 총 6개의 검사 노드(CN1~CN6)(N=6)가 존재한다.FIG. 3 shows an N × M matrix table corresponding to M = 12 and N = 6, in which a total of 12 bit nodes B1 to B6 and P1 to P6 exist corresponding to the number of bits included in the LDPC code, A total of six check nodes CN1 to CN6 (N = 6) exist corresponding to the number of data bits.

각각의 비트 노드에 대응하는 검사 노드에서의 LLR 값은 도 3에서 각각의 행렬 요소 칸에 기재되어 있다. 그러나, 모든 칸이 LLR 값을 가지는 것은 아니며, 일부는 LLR 값이 Null(비워진) 상태로 존재한다. 참고로 도 3에서 비트 노드 P1 내지 P6에 대응하는 검사 노드에서의 LLR 값은 생략 도시하였다.The LLR values at check nodes corresponding to each bit node are listed in each matrix element cell in Fig. However, not all cells have an LLR value, and some have an LLR value in a null (empty) state. 3, the LLR values at the check nodes corresponding to the bit nodes P1 to P6 are omitted.

상기 S220 단계는 M개의 비트 노드에 대하여 LLR 값을 가지는 검사 노드를 매칭시키는 과정이다. 이를 통해, 각각의 검사 노드와 비트 노드를 가지(edge)로 연결하는 그래프를 구성할 수 있다. 도 3의 예에서는 그래프 구성 시에 비트 노드 B1은 체크 노드 CN1, CN2, CN5과 각각 연결될 것이고, 비트 노드 B2는 체크 노드 CN1, CN3, CN6과 각각 연결될 것이다.The step S220 is a process of matching check nodes having LLR values to M bit nodes. Through this, a graph connecting each check node and a bit node with an edge can be constructed. In the example of FIG. 3, the bit node B1 will be connected to the check nodes CN1, CN2 and CN5, respectively, and the bit node B2 will be connected to the check nodes CN1, CN3 and CN6, respectively.

도 4는 본 발명의 실시예에 따른 비트 노드와 체크 노드 간 연결 그래프의 예이다. 이러한 도 4의 그래프의 경우, 전체 12개의 비트 노드 중에서 펑쳐링된 패러티 비트의 위치에 해당하는 비트 노드인 P5, P6은 총 6개의 검사 노드 중에서 CN4, CN5, CN6 중 적어도 하나와 연결된 것을 확인할 수 있다. 이외에도 비트 노드 B1은 모든 검사 노드와 연결되어 있고, B2는 CN2와 연결되어 있다.4 is an example of a connection graph between a bit node and a check node according to an embodiment of the present invention. In the graph of FIG. 4, it is confirmed that the bit nodes P5 and P6 corresponding to the positions of the punctured parity bits among the 12 bit nodes are connected to at least one of CN4, CN5, and CN6 among the six check nodes have. In addition, bit node B1 is connected to all check nodes, and B2 is connected to CN2.

여기서, 도 4의 결과는 앞서 도 3의 행렬로부터 유도된 것은 아니며, 도 3 및 도 4은 별개의 예시에 해당 됨을 이해하여야 한다. 다만, 도 3과 도 4는 LDPC를 구성하는 비트 구성 예는 동일한 것으로서, 사용된 비트 노드와 검사 노드의 개수, 그리고 펑쳐링된 비트의 위치는 모두 동일한 것을 알 수 있다. 이하에서는 도 4의 그래프를 예시로 하여 설명한다.Here, it should be understood that the results of FIG. 4 are not derived from the matrix of FIG. 3, but FIGS. 3 and 4 are different examples. However, FIGS. 3 and 4 show that the bit configuration example of the LDPC is the same, and that the number of used bit nodes, the number of check nodes, and the positions of punctured bits are all the same. Hereinafter, the graph of FIG. 4 will be described as an example.

이상과 같이 LLR 값을 통해 노드 간 매칭이 이루어진 이후, 프리디코딩부(130)는 상기 수신된 LDPC 부호화 신호에 대한 실질적인 디코딩(복호화) 작업 이전에 프리 디코딩(Predecoding) 작업을 수행한다(S230).After the inter-node matching is performed using the LLR values as described above, the pre-decoding unit 130 performs a predecoding operation before the actual decoding (decoding) operation on the received LDPC encoded signal (S230).

더 상세하게는, S230 단계 시에 프리디코딩부(130)는 우선 상기 6개(N=6)의 검사 노드 중 상기 펑쳐링된 패러티 비트가 연결된 제1 검사 노드(CN4, CN5, CN6)를 제외한 나머지 검사 노드를 유효 검사 노드(CN1, CN2, CN3)로 선정한다. 이후, 상기 LDPC 부호화 신호에 포함된 12개(M=12)의 각 비트 중 상기 유효 검사 노드(CN1, CN2, CN3)에 연결된 비트들에 대한 LLR 값을 조절한다.More specifically, in step S230, the pre-decoding unit 130 extracts the first check nodes CN4, CN5, CN6 connected to the punctured parity bits among the six check nodes (N = 6) Select the remaining check nodes as valid check nodes (CN1, CN2, CN3). Thereafter, the LLR value for the bits connected to the valid check nodes (CN1, CN2, and CN3) among the 12 bits (M = 12) included in the LDPC coded signal is adjusted.

펑쳐링된 비트 노드와 연결된 검사 노드는 피드백되어 돌아오는 검사 노드의 값들이 적으므로 신뢰도에 영향을 줄 수 있기 때문에, 펑쳐링 되지 않은 비트 노드와 연결된 유효 검사 노드를 이용하여 프리 디코딩을 수행한다.The check node connected to the punctured bit node performs the pre-decoding using the valid check node connected to the non-punctured bit node because the check node returning value is less in the value of the check node.

그러면, LLR 복원부(140)는 상기 LDPC 부호화 신호에 포함된 12개(M=12)의 각 비트 중에서, 상기 제1 검사 노드(CN4, CN5, CN6)에 연결된 비트들에 대해 상기 조절된 LLR 값을 적용하여, 이를 통해 상기 펑쳐링된 패러티 비트의 LLR 값을 복원(디펑쳐링; De-Puncturing)한다(S240).Then, the LLR restoring unit 140 corrects the adjusted LLRs (LLRs) for the bits connected to the first check nodes CN4, CN5, and CN6 among the 12 bits of the LDPC coded signal (De-puncturing) the LLR value of the punctured parity bit by applying a value to the punctured parity bit (S240).

이후, 디코딩부(150)는 상기 복수의 데이터 비트 및 상기 패러티 비트에 대한 최초 획득된 LLR 값과, 상기 펑쳐링된 패러티 비트에 대한 상기 복원된 LLR 값을 결합하여, 상기 LDPC 부호화 신호를 디코딩한다(S250).Thereafter, the decoding unit 150 decodes the LDPC encoded signal by combining the LLR values obtained for the plurality of data bits and the parity bits, and the recovered LLR values for the punctured parity bits (S250).

이하에서는 상기 S230 내지 S250 단계에 관하여 보다 상세히 설명한다.Hereinafter, steps S230 through S250 will be described in more detail.

먼저, 상기 유효 검사 노드(CN1, CN2, CN3)에 연결된 비트들에 대한 LLR 값을 조절하는 S230 단계의 경우, 상기 프리디코딩부(130)는 유효 검사 노드(CN1, CN2, CN3)에 연결된 비트들에 대한 LLR 값을 1 또는 -1에 가까운 값으로 프리 디코딩하도록 한다. 이는 유효 검사 노드에 연결된 비트들에 대한 LLR 값이 최종적으로 이상적인 1 또는 -1의 값에 가깝도록 조절하는 과정이다.First, in step S230 of adjusting the LLR value for the bits connected to the valid check nodes CN1, CN2, and CN3, the pre-decoding unit 130 receives the bits connected to the valid check nodes CN1, CN2, Lt; RTI ID = 0.0 > 1 < / RTI > or a value close to -1. This is the process of adjusting the LLR value for the bits connected to the valid check node to be finally close to an ideal value of 1 or -1.

예를 들어 도 3과 같이 초기에 비트 노드 B1에 대응하는 비트의 최초 LLR 값은 0.1이고 B5에 대응하는 비트의 최초 LLR 값은 -0.5인 경우, 프리 디코딩 과정에서 양의 값인 0.1은 1에 더욱 가까운 값으로, 음의 값인 -0.5는 -1에 더욱 가까운 값으로 튜닝된다. 즉, LLR 값이 작은 값은 더욱 작은 값으로, 큰 값은 더욱 큰 값으로 조절된다. 이러한 프리 디코딩 과정은 비트 노드 B1 내지 P4까지의 신뢰성을 높여주는 역할을 한다.For example, when the initial LLR value of the bit corresponding to the bit node B1 at the beginning is 0.1 and the initial LLR value of the bit corresponding to B5 is -0.5 as shown in FIG. 3, a positive value of 0.1 in the pre-decoding process becomes 1 A negative value of -0.5 is tuned to a value closer to -1. That is, a smaller value of the LLR value is adjusted to a smaller value, and a larger value is adjusted to a larger value. This pre-decoding process enhances the reliability from the bit nodes B1 to P4.

S230 단계에 따른 프리 디코딩의 구체적인 실시예는 다음과 같다. 설명의 편의를 위하여 각 노드의 연결 그래프는 도 4의 예를 참조한다.A specific embodiment of the pre-decoding according to step S230 is as follows. For convenience of explanation, the connection graph of each node refers to the example of FIG.

프리 디코딩은 유효 검사 노드(CN1, CN2, CN3) 중에서 검사 노드 번호가 작은 순(CN1->CN2->CN3)으로 수행하며, 동일한 유효 검사 노드 내에서는 비트 노드 번호가 작은 순(CN1의 경우 B1->B2-> ... ->B6)으로 수행한다. 이하에서는 가장 먼저 수행하는 CN1을 대상으로 프리 디코딩 과정을 설명한다.The pre-decoding is performed in the order of the smallest check node number (CN1-> CN2-> CN3) among the valid check nodes (CN1, CN2 and CN3) -> B2 -> ... -> B6). Hereinafter, a predecoding process will be described with respect to the first CN1.

먼저, 유효 검사 노드(CN1, CN2, CN3) 중 첫 번째 유효 검사 노드(CN1)에 연결된 모든 비트들의 최초 LLR 값에 대한 사인 값 및 크기 값을 획득한다(제1 단계). First, a sine value and a size value of the first LLR value of all bits connected to the first valid check node CN1 among the valid check nodes CN1, CN2, and CN3 are obtained (step 1).

도 4에서 CN1에 연결된 비트 노드는 B1, B5, P1, P2이며, B1, B5, P1, P2에 대응하는 각 비트의 최초 LLR 값은 -0.5, 0.4, 0.2, -0.3인 것으로 가정한다. 이러한 경우 각 비트의 최초 LLR 값에 대한 사인 값 및 크기 값은 표 1과 같이 정리된다.In FIG. 4, it is assumed that the bit nodes connected to CN1 are B1, B5, P1 and P2, and the first LLR values of the bits corresponding to B1, B5, P1 and P2 are -0.5, 0.4, 0.2 and -0.3. In this case, the sine value and the magnitude value for the first LLR value of each bit are arranged as shown in Table 1.

B1B1 B5B5 P1P1 P2P2 LLR 값LLR value -0.5-0.5 0.40.4 0.20.2 -0.3-0.3 사인 값Sine value -1-One 1One 1One -1-One 크기 값Size value 0.50.5 0.40.4 0.20.2 0.30.3

표 1로부터, LLR 값에 대한 사인 값은 LLR 값이 음의 값이면 -1, 양의 값이면 1이 되는 것을 확인할 수 있다. 또한 LLR 값에 대한 크기 값은 그 절대치에 해당됨을 알 수 있다.From Table 1, it can be seen that the sine value for the LLR value is -1 if the LLR value is negative, and is 1 if the LLR value is positive. Also, it can be seen that the magnitude value for the LLR value corresponds to the absolute value thereof.

이후, 상기 첫 번째 유효 검사 노드(CN1)에 연결된 모든 비트들 중 가장 노드 번호가 작은 제1 비트(B1 관련)를 제외한 나머지 비트들(B5,P1,P2 관련)의 사인 값을 모두 곱한 제1 값(-1 = 1×1×(-1))과, 상기 나머지 비트들(B5,P1,P2 관련)의 크기 값(0.4,0.2,0.3) 중 가장 작은 제2 값(0.2)을 각각 획득한다(제2 단계).Thereafter, the first valid check node CN1 multiplies all the sine values of all the bits (related to B5, P1, and P2) except the first bit (B1 related) having the smallest node number among all the bits connected to the first valid check node CN1 (0.2) of the smallest value (-1 = 1 x 1 x (-1)) and the size value (0.4, 0.2, 0.3) of the remaining bits (B5, P1 and P2) (Step 2).

그런 다음, 상기 제1 값(-1)과 제2 값(0.2)을 곱한 값(-0.2)을 상기 제1 비트(B1 관련)의 최초 LLR 값(-0.5)에 더하여 제1 비트의 노드에 대한 LLR 값을 -0.7(=(-0.5)+(-0.2))로 조절한다(제3 단계).Then, the value (-0.2) obtained by multiplying the first value (-1) by the second value (0.2) is added to the first LLR value (-0.5) of the first bit (B1 related) The LLR value is adjusted to -0.7 (= (- 0.5) + (- 0.2)) (third step).

다음, 상기 제1 비트(B1 관련) 이후의 다음 비트(B5, P1, P2 관련)에 대하여 각각 상기 제1 단계 내지 상기 제3 단계와 동일한 원리의 과정을 반복 수행하여, 다음 비트에 대한 LLR 값을 동일한 방식으로 각각 조절한다. 즉, B1 이후에는, B5에 대하여 제1 내지 제3 단계를 수행하여 B5의 LLR 값을 조절하고, 그 이후에는 P1, 그리고 P2에 대해서도 각각 동일한 방법으로 LLR 값을 조절한다.Next, the same process as the first step to the third step is repeated for the next bit (related to B5, P1, and P2) after the first bit (related to B1), and the LLR value In the same manner. That is, after B1, the LLR value of B5 is adjusted by performing the first to third steps for B5, and thereafter, the LLR value is adjusted by P1 and P2 in the same manner, respectively.

상기와 같이 CN1과 관련하여 프리 디코딩을 수행하면 CN1과 연결된 각 비트(B1, B5,P1,P2 관련)에 대한 LLR 값이 모두 조정된다. 다음에는, 이후의 다음 순위의 CN2, 그리고 CN3에 대해서도 동일한 방법으로 프리 디코딩을 순차로 수행한다. 다만, 이전 단계에 사용된 비트와 동일한 비트가 연산에 사용될 경우, 해당 비트의 LLR 값은 이전 단계에서 조절된 LLR 값으로 대체하여 사용한다. 이에 따라, 각 비트에 대하여 보다 최적의 LLR 값으로 프리 디코딩될 수 있다.When the pre-decoding is performed with respect to CN1 as described above, the LLR values for each bit (related to B1, B5, P1, and P2) connected to CN1 are all adjusted. Next, pre-decoding is sequentially performed in the same manner also for CN2 and CN3 of the following next rank. However, if the same bit as the bit used in the previous step is used for the operation, the LLR value of the corresponding bit is replaced with the LLR value adjusted in the previous step. Thus, it can be pre-decoded to a more optimal LLR value for each bit.

즉, 상기 다음 유효 검사 노드(CN2)에 대한 프리디코딩 과정에서는 다음 유효 검사 노드(CN2)에 연결된 비트 노드의 비트 중 직전 유효 검사 노드(CN1)에서 프리 디코딩된 비트와 동일한 비트 노드 번호(B1,P2)의 비트에 대해서는, 해당 비트의 LLR 값을 상기 직전 유효 검사 노드(CN1)의 프리 디코딩 시에 기 조절된 LLR 값으로 대체(ex, B1의 경우 -0.5이 아닌 -0.7 값으로 대체 사용)하여 상기 사인 값 및 크기 값을 획득하고, 이를 바탕으로 제2 및 제3 단계를 수행하여 LLR 값을 다시 조절한다. 이는 CN3에서도 마찬가지이다.That is, in the pre-decoding process for the next valid check node CN2, the same bit node numbers B1, B2, and B3 as the bits pre-decoded in the last valid check node CN1 among the bits of the bit nodes connected to the next valid check node CN2, P2), the LLR value of the corresponding bit is replaced with the previously adjusted LLR value at the time of predecoding the immediately preceding validated check node CN1 (in the case of B1, it is replaced with a value of -0.7 instead of -0.5) And obtains the sine value and the magnitude value, and performs the second and third steps based on the sine value and the magnitude value to adjust the LLR value again. This also applies to CN3.

이와 같이 CN1 내지 CN3 까지 프리 디코딩을 모두 완료하면, 각 비트 노드에 대응하는 비트 별로, 프리 디코딩에 의해 최종 조절된 LLR 값이 획득된다. 최종 조절된 LLR 값은 이후, 펑쳐링된 패러티 비트에 대한 LLR 값의 복원에 사용된다.When all the pre-decoding operations from CN1 to CN3 are completed, the LLR value finally adjusted by pre-decoding is obtained for each bit corresponding to each bit node. The final adjusted LLR value is then used to recover the LLR value for the punctured parity bit.

다음은 펑쳐링된 패러티 비트의 LLR 값을 복원하는 S240 단계를 설명한다. S240 단계는 LDPC 부호화 신호에 포함된 12개(M=12)의 각 비트 중에서, 펑쳐링된 패러티 비트가 연결된 검사 노드(CN4, CN5, CN6)에 연결된 비트들에 대해 상기 조절된 LLR 값을 적용한 다음, 이를 통해 펑쳐링된 패러티 비트의 LLR 값을 복원한다.The following describes step S240 of restoring the LLR value of the punctured parity bit. In step S240, the adjusted LLR value is applied to the bits connected to the check nodes CN4, CN5, and CN6 to which the punctured parity bits are connected, from among 12 bits of the 12 (M = 12) Then, through this, the LLR value of the punctured parity bit is recovered.

이러한 S240 단계의 경우, S230 단계와는 달리, 상기 펑쳐링된 패러티 비트가 연결된 검사 노드(CN4, CN5, CN6) 중에서 검사 노드 번호가 큰 순서(CN6->CN5->CN4)로 수행하며, 해당 검사 노드(ex, CN6) 내에서는 상기 펑쳐링된 패러티 비트 중 종단에 가까운 비트 노드(P5,P6 중 종단에 가까운 P6)에 대해 먼저 복원을 수행한다.In step S240, unlike the step S230, the punctured parity bit is executed in the order of the check nodes (CN6-> CN5-> CN4) among the check nodes (CN4, CN5, CN6) In the check node (ex, CN6), restoration is first performed on the bit nodes (P6 near the end of P5 and P6) closest to the end of the punctured parity bits.

이하에서는 가장 먼저 수행하는 CN6을 대상으로 설명한다. 도 5는 도 4를 바탕으로 도 2의 S240 단계를 설명하는 개념도이다. 도 4 및 도 5를 참조하면, 우선 해당 검사 노드(CN6)에 연결된 모든 비트들(B1 B6,P1,P6 관련)의 LLR 값을, 상기 프리 디코딩(S230 단계)에 따라 조절된 LLR 값으로 대체한다(제4 단계). Hereinafter, the first CN 6 to be performed will be described. 5 is a conceptual diagram illustrating step S240 of FIG. 2 based on FIG. 4 and 5, the LLR value of all the bits (B1 B6, P1, and P6 related to the check node CN6) is replaced with the LLR value adjusted according to the pre-decoding (S230) (Step 4).

설명의 편의를 위하여, 프리 디코딩 과정을 통해 B1, B6, P1의 조절된 LLR 값은 각각 -0.9, 0.8, 0.7인 것으로 가정한다. 이때, 각각의 사인 값은 -1, 1, 1이고, 크기 값은 0.9, 0.8, 0.7이다.For convenience of explanation, it is assumed that the adjusted LLR values of B1, B6, and P1 through the pre-decoding process are -0.9, 0.8, and 0.7, respectively. In this case, each sine value is -1, 1, 1, and the size values are 0.9, 0.8, and 0.7.

그런 다음, 상기 해당 검사 노드(CN6)에 연결된 비트들(B1,B6,P1,P6 관련) 중에서 마지막 펑쳐링된 패러티 비트(P6 관련)를 제외한 나머지 비트들(B1,B6,P1 관련)의 사인 값을 모두 곱한 제3 값(-1 = (-1)×1×1)과, 이 나머지 비트들의 크기 값 중 가장 작은 제4 값(0.7)을 각각 획득한다(제5 단계). 이러한 제5 단계의 원리는 앞서 프리 디코딩 시에 사용한 제2 단계의 원리와 동일하므로 상세한 설명은 생략한다.Subsequently, the sign of the remaining bits (B1, B6, P1 related) except for the last punctured parity bit (related to P6) among the bits (B1, B6, P1, P6 related to the check node CN6) (-1 = (-1) x 1 x 1) obtained by multiplying all the values of the remaining bits and the smallest fourth value (0.7) of the magnitudes of the remaining bits (step 5). The principle of the fifth step is the same as the principle of the second step used in the predecoding, and thus a detailed description thereof will be omitted.

그런 다음, 상기 제3 값(-1)과 상기 제4 값(0.7)을 곱한 값(-0.7)을 상기 마지막 펑쳐링된 패러티 비트(P6 관련)의 LLR 값으로 복원한다(제6 단계). 즉, P6의 LLR 값은 제3 값과 제4 값을 곱한 -0.7의 값으로 복원하여 사용한다.Then, the value (-0.7) obtained by multiplying the third value (-1) by the fourth value (0.7) is restored to the LLR value of the last punctured parity bit (P6 related) (Step 6). That is, the LLR value of P6 is restored to a value of -0.7 multiplied by the third value and the fourth value.

여기서, 상기 제6 단계 시에, 상기 제4 값의 크기가 기 설정된 임계값(ex, 0.2)보다 작은 경우, 해당 펑쳐링된 패러티 비트의 LLR 값을 0으로 복원한다. 즉, 앞서의 예에서 제4 값이 임계값 미만인 것으로 확인되면, 마지막 펑쳐링된 패러티 비트(P6 관련)의 LLR 값은 0으로 복원한다.If the magnitude of the fourth value is smaller than a predetermined threshold value (ex, 0.2) in the sixth step, the LLR value of the punctured parity bit is restored to zero. That is, in the previous example, if the fourth value is found to be less than the threshold value, the LLR value of the last punctured parity bit (related to P6) is restored to zero.

이와 같이, 검사 노드(CN6)를 이용하여 비트 노드 P6에 대응하는 패러티 비트의 LLR 값을 구한 이후에는, 상기 해당 검사 노드(CN6)보다 검사 노드 번호가 작은 다음 검사 노드(CN5)에서 LLR 값을 복원하는 과정을 상기 제4 단계 내지 제6 단계와 같은 방법으로 거치게 된다. After obtaining the LLR value of the parity bit corresponding to the bit node P6 using the check node CN6, the check node CN5 having the check node number smaller than that of the check node CN6 determines the LLR value The restoration process is performed in the same manner as in the fourth to sixth steps.

이때, 제4 단계 수행 시에, 다음 검사 노드(CN5)에 연결된 비트 중에서 상기 해당 검사 노드(CN6)에서 LLR 값이 복원된 비트(P6 관련)와 동일한 펑쳐링된 패러티 비트가 있으면(도 5 참조; P6이 CN6 이외에도 CN5에 연결되어 있음), 해당 펑쳐링된 패러티 비트(P6 관련)의 LLR 값을 앞서 해당 검사 노드(CN6)에서 기 복원된 LLR 값으로 대체하여 상기 사인 값 및 크기 값을 제4 단계와 같은 방법으로 획득한다. 그리고 다음 펑쳐링 패러티 비트(P5 관련)에 대하여 각각 제5 단계 및 제6 단계를 수행하여 해당 펑쳐링 패러티 비트(P5 관련)에 대한 LLR 값을 복원한다. 이러한 과정은 CN4에 대해서도 수행될 수 있다. 이는 CN4에 P5가 연결되어 있기 때문이며 이때 P5를 대상으로 상기와 같은 과정을 수행하여 P5에 대한 LLR 값이 다시 조절될 수 있다.At this time, if the punctured parity bit is the same as the recovered bit (related to P6) of the LLR value in the corresponding check node CN6 among the bits connected to the next check node CN5 (see FIG. 5 (P6 is connected to CN5 in addition to CN6), and the LLR value of the corresponding punctured parity bit (P6 related) is replaced with the LLR value previously restored at the check node CN6, The same procedure as in step 4 is used. Then, the fifth and sixth steps are performed for the next puncturing parity bit (P5 related) to recover the LLR value for the corresponding puncturing parity bit (P5 related). This process can also be performed for CN4. This is because P5 is connected to CN4, and the LLR value for P5 can be adjusted again by performing the above process for P5.

이와 같이, 펑쳐링된 패러티 비트에 대한 LLR 값이 복원된 이후, LDPC 부호화 신호의 디코딩(S250) 시에는 프리 디코딩에 따라 조절된 LLR 값을 사용하지 않으며, 펑쳐링된 패러디 비트를 제외한 모든 비트에 대해서는 최초 획득된 LLR 값을 사용하고, 펑쳐링된 패러디 비트에 대해서는 상기 복원된 LLR 값을 사용하여, 상기 LDPC 부호화 신호를 디코딩한다.After the LLR value for the punctured parity bits is recovered, the LLR value adjusted according to the pre-decoding is not used at the decoding of the LDPC coded signal (S250), and all the bits excluding the punctured parity bits are used And decodes the LDPC coded signal using the recovered LLR value for the punctured parody bits.

이상과 같은 본 발명의 실시예에 따르면, LDPC 복호화 전 디펑처링 과정에서 펑처링 되지 않은 신뢰도 높은 데이터를 이용하여 펑처링된 데이터를 0이 아닌 값으로 채워, 복호화 과정인 패리티 체크 과정에서 임의의 값(0의 값)을 채워서 발생하는 오류를 줄일 수 있다. 이러한 본 발명에 따르면, LDPC 복호 시스템에서 펑쳐링되지 않은 데이터의 신뢰도를 이용하여 펑쳐링된 데이터를 디펑쳐링함에 따라 복호 성능을 높일 수 있다.According to the embodiment of the present invention as described above, the punctured data is filled with non-zero values using highly reliable data that is not punctured in the process of pre-LDPC decoding, and a random value (A value of 0) can be reduced. According to the present invention, the decoding performance can be improved by depuncturing the punctured data using the reliability of the non-punctured data in the LDPC decoding system.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.While the present invention has been described with reference to exemplary embodiments, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, is intended to cover various modifications and equivalent arrangements included within the spirit and scope of the appended claims. Accordingly, the true scope of the present invention should be determined by the technical idea of the appended claims.

100: 펑쳐링된 데이터의 복원 장치
110: 신호 수신부 120: LLR 매칭부
130: 프리디코딩부 140: LLR 복원부
150: 디코딩부
100: device for restoring punctured data
110: signal receiving unit 120: LLR matching unit
130: Pre-decoding unit 140: LLR restoring unit
150:

Claims (13)

복수의 데이터 비트 및 패러티 비트를 포함하며 일부 패러티 비트가 펑쳐링(Puncturing)된 LDPC(Low Density Parity Check) 부호화 신호를 수신하는 단계;
상기 LDPC 부호화 신호에 포함된 M개의 비트 노드 각각에 대응하는 N개의 검사 노드에서의 LLR(Log Likelihood Ratio) 값의 존재 여부를 바탕으로, 상기 각각의 비트 노드를 그에 대응하는 상기 N개의 검사 노드 중 상기 LLR 값이 존재하는 일부 검사 노드와 매칭시키는 단계;
상기 N개의 검사 노드 중 상기 펑쳐링된 패러티 비트가 연결된 적어도 하나의 제1 검사 노드를 제외한 나머지 검사 노드를 유효 검사 노드로 선정하고, 상기 각 비트 중에서 상기 유효 검사 노드에 연결된 비트들에 대한 LLR 값을 조절하는 단계;
상기 각 비트 중에서 상기 제1 검사 노드에 연결된 비트들에 대해 상기 조절된 LLR 값을 적용하여, 상기 펑쳐링된 패러티 비트의 LLR 값을 복원하는 단계; 및
상기 복수의 데이터 비트 및 상기 패러티 비트에 대한 최초 획득된 LLR 값과, 상기 펑쳐링된 패러티 비트에 대한 상기 복원된 LLR 값을 결합하여, 상기 LDPC 부호화 신호를 디코딩하는 단계를 포함하며,
상기 유효 검사 노드에 연결된 비트들에 대한 LLR 값을 조절하는 단계는,
상기 유효 검사 노드에 연결된 비트들에 대한 LLR 값을 1 또는 -1에 가까운 값으로 프리디코딩(Predecoding)하되, 상기 유효 검사 노드에 연결된 비트들에 대한 LLR 값이 양의 값이면 해당 LLR 값과 상기 1 사이의 값으로 프리디코딩하고 음의 값이면 해당 LLR 값과 상기 -1 사이의 값으로 프리디코딩하는 LDPC 복호 시스템을 이용한 펑쳐링된 데이터의 복원 방법.
Receiving a Low Density Parity Check (LDPC) encoded signal including a plurality of data bits and a parity bit and puncturing some parity bits;
Based on whether there is a log likelihood ratio (LLR) value at N check nodes corresponding to M bit nodes included in the LDPC coded signal, each of the bit nodes is divided into N check nodes Matching the selected check node with the LLR value;
Selecting a check node other than at least one first check node to which the punctured parity bit is connected among the N check nodes as an effective check node and selecting an LLR value for the bits connected to the valid check node among the bits ;
Applying the adjusted LLR value to bits connected to the first check node among the bits to recover an LLR value of the punctured parity bit; And
And decoding the LDPC coded signal by combining the plurality of data bits and an initially obtained LLR value for the parity bit with the recovered LLR value for the punctured parity bit,
Wherein adjusting the LLR value for the bits connected to the valid check node comprises:
Predicting an LLR value for bits connected to the valid check node to a value close to 1 or -1, and if the LLR value for the bits connected to the valid check node is a positive value, 1, and if the LLR value is a negative value, predecoding the LLR value to a value between -1 and -1.
삭제delete 삭제delete 청구항 1에 있어서,
상기 유효 검사 노드에 연결된 비트들에 대한 LLR 값을 조절하는 단계는,
상기 유효 검사 노드 중에서 검사 노드 번호가 작은 순으로 프리디코딩을 수행하되, 동일한 유효 검사 노드 내에서는 비트 노드 번호가 작은 순으로 수행하며,
상기 유효 검사 노드 중 첫 번째 유효 검사 노드에 연결된 모든 비트들의 최초 LLR 값에 대한 사인 값 및 크기 값을 획득하는 제1 단계;
상기 첫 번째 유효 검사 노드에 연결된 모든 비트들 중 제1 비트를 제외한 나머지 비트들의 사인 값을 모두 곱한 제1 값과, 제1 비트를 제외한 나머지 비트들의 크기 값 중 가장 작은 제2 값을 각각 획득하는 제2 단계; 및
상기 제1 값과 제2 값을 곱한 값을 상기 제1 비트의 최초 LLR 값에 더하여 상기 LLR 값을 조절하는 제3 단계를 포함하며,
상기 제1 비트 이후의 다음 비트에 대하여 각각 상기 제1 단계 내지 상기 제3 단계를 반복 수행하여 상기 다음 비트에 대한 LLR 값을 각각 조절하는 LDPC 복호 시스템을 이용한 펑쳐링된 데이터의 복원 방법.
The method according to claim 1,
Wherein adjusting the LLR value for the bits connected to the valid check node comprises:
The pre-decoding is performed in descending order of the check node number among the valid check nodes, and in the same effective check node,
A first step of obtaining a sine value and a magnitude value of an initial LLR value of all bits connected to a first valid check node among the valid check nodes;
A second value obtained by multiplying all of the sine values of the remaining bits except for the first bit among all the bits connected to the first valid check node and a second smallest value among the size values of the remaining bits excluding the first bit, A second step; And
And a third step of adding the value obtained by multiplying the first value by the second value to the first LLR value of the first bit to adjust the LLR value,
And the LLR values for the next bits are adjusted by repeating the first to third steps for the next bit after the first bit, respectively.
청구항 4에 있어서,
상기 펑쳐링된 패러티 비트의 LLR 값을 복원하는 단계는,
상기 펑쳐링된 패러티 비트가 연결된 적어도 하나의 검사 노드 중에서 검사 노드 번호가 큰 순서로 수행하며, 해당 검사 노드 내에서는 상기 펑쳐링된 패러티 비트 중 종단에 가까운 비트 노드에 대해 먼저 복원을 수행하며,
상기 해당 검사 노드에 연결된 모든 비트들의 LLR 값을 상기 프리디코딩에 따라 조절된 LLR 값으로 대체하는 제4 단계;
상기 해당 검사 노드에 연결된 비트들 중에서 마지막 펑쳐링된 패러티 비트를 제외한 나머지 비트들의 LLR 값에 대한 사인 값을 모두 곱한 제3 값과, 이 나머지 비트들의 크기 값 중 가장 작은 제4 값을 각각 획득하는 제5 단계; 및
상기 제3 값과 상기 제4 값을 곱한 값을 상기 마지막 펑쳐링된 패러티 비트의 LLR 값으로 복원하는 제6 단계를 포함하며,
상기 해당 검사 노드보다 검사 노드 번호가 작은 다음 검사 노드에서의 상기 LLR 값의 복원 과정에서,
상기 제4 단계 시에, 상기 다음 검사 노드에 연결된 비트 중 상기 해당 검사 노드에서 LLR 값이 복원된 비트와 동일한 펑쳐링된 패러티 비트가 있으면, 해당 펑쳐링된 패러티 비트의 값을 상기 해당 검사 노드에서 기 복원된 LLR 값으로 대체하여 상기 사인 값 및 크기 값을 획득한 다음,
상기 마지막 펑쳐링된 패러티 비트보다 비트 노드 번호가 작은 다음 펑쳐링 패러티 비트에 대하여 각각 상기 제4 단계 내지 상기 제6 단계를 수행하여 해당 펑쳐링 패러티 비트에 대한 LLR 값을 복원하는 LDPC 복호 시스템을 이용한 펑쳐링된 데이터의 복원 방법.
The method of claim 4,
Wherein restoring the LLR value of the punctured parity bit comprises:
Wherein a check node number of at least one check node to which the punctured parity bits are connected is performed in a descending order of a check node number and a bit node near the end of the punctured parity bit is first restored in the check node,
A fourth step of replacing the LLR value of all bits connected to the corresponding check node with the LLR value adjusted according to the pre-decoding;
A third value obtained by multiplying all the sine values of the LLR values of the remaining bits except the last punctured parity bit among the bits connected to the corresponding check node and a fourth value of the smallest size value of the remaining bits Step 5; And
And a sixth step of restoring the value obtained by multiplying the third value by the fourth value to the LLR value of the last punctured parity bit,
In the restoration of the LLR value at the next check node having a check node number smaller than the check node,
If there is a punctured parity bit equal to the recovered bit of the LLR value at the corresponding check node among the bits connected to the next check node in the fourth step, And the sine and magnitude values are obtained by replacing the LLR values with the restored LLR values,
And performing an LLR value for the puncturing parity bits by performing the fourth through sixth steps for the next puncturing parity bit having a bit node number smaller than the last punctured parity bit, A method for restoring punctured data.
청구항 5에 있어서,
상기 제6 단계 시에 상기 제4 값이 기 설정된 임계값 보다 작은 경우 해당 펑쳐링된 패러티 비트의 LLR 값을 0으로 복원하는 LDPC 복호 시스템을 이용한 펑쳐링된 데이터의 복원 방법.
The method of claim 5,
And restoring the LLR value of the punctured parity bits to 0 when the fourth value is smaller than a preset threshold value in the sixth step.
삭제delete 복수의 데이터 비트 및 패러티 비트를 포함하며 일부 패러티 비트가 펑쳐링(Puncturing)된 LDPC(Low Density Parity Check) 부호화 신호를 수신하는 신호 수신부;
상기 LDPC 부호화 신호에 포함된 M개의 비트 노드 각각에 대응하는 N개의 검사 노드에서의 LLR(Log Likelihood Ratio) 값의 존재 여부를 바탕으로, 상기 각각의 비트 노드를 그에 대응하는 상기 N개의 검사 노드 중 상기 LLR 값이 존재하는 일부 검사 노드와 매칭시키는 LLR 매칭부;
상기 N개의 검사 노드 중 상기 펑쳐링된 패러티 비트가 연결된 적어도 하나의 제1 검사 노드를 제외한 나머지 검사 노드를 유효 검사 노드로 선정하고, 상기 각 비트 중에서 상기 유효 검사 노드에 연결된 비트들에 대한 LLR 값을 조절하는 프리디코딩부;
상기 각 비트 중에서 상기 제1 검사 노드에 연결된 비트들에 대해 상기 조절된 LLR 값을 적용하여, 상기 펑쳐링된 패러티 비트의 LLR 값을 복원하는 LLR 복원부; 및
상기 복수의 데이터 비트 및 상기 패러티 비트에 대한 최초 획득된 LLR 값과, 상기 펑쳐링된 패러티 비트에 대한 상기 복원된 LLR 값을 결합하여, 상기 LDPC 부호화 신호를 디코딩하는 디코딩부를 포함하며,
상기 프리디코딩부는,
상기 유효 검사 노드에 연결된 비트들에 대한 LLR 값을 1 또는 -1에 가까운 값으로 프리디코딩(Predecoding)하되, 상기 유효 검사 노드에 연결된 비트들에 대한 LLR 값이 양의 값이면 해당 LLR 값과 상기 1 사이의 값으로 프리디코딩하고 음의 값이면 해당 LLR 값과 상기 -1 사이의 값으로 프리디코딩하는 LDPC 복호 시스템을 이용한 펑쳐링된 데이터의 복원 장치.
A signal receiving unit receiving a low density parity check (LDPC) encoded signal including a plurality of data bits and parity bits and puncturing some parity bits;
Based on whether there is a log likelihood ratio (LLR) value at N check nodes corresponding to M bit nodes included in the LDPC coded signal, each of the bit nodes is divided into N check nodes An LLR matching unit for matching with some check nodes in which the LLR value exists;
Selecting a check node other than at least one first check node to which the punctured parity bit is connected among the N check nodes as an effective check node and selecting an LLR value for the bits connected to the valid check node among the bits A pre-
An LLR restoring unit for restoring an LLR value of the punctured parity bit by applying the adjusted LLR value to bits connected to the first check node among the bits; And
And a decoding unit for decoding the LDPC coded signal by combining the plurality of data bits and an initially obtained LLR value for the parity bit and the recovered LLR value for the punctured parity bit,
The pre-
Predicting an LLR value for bits connected to the valid check node to a value close to 1 or -1, and if the LLR value for the bits connected to the valid check node is a positive value, 1, and if the LLR value is a negative value, predecoding the LLR value to a value between -1 and -1.
삭제delete 삭제delete 청구항 8에 있어서,
상기 프리디코딩부는,
상기 유효 검사 노드 중에서 검사 노드 번호가 작은 순으로 프리디코딩을 수행하되, 동일한 유효 검사 노드 내에서는 비트 노드 번호가 작은 순으로 수행하며,
상기 유효 검사 노드 중 첫 번째 유효 검사 노드에 연결된 모든 비트들의 최초 LLR 값에 대한 사인 값 및 크기 값을 획득하는 제1 단계,
상기 첫 번째 유효 검사 노드에 연결된 모든 비트들 중 제1 비트를 제외한 나머지 비트들의 사인 값을 모두 곱한 제1 값과, 제1 비트를 제외한 나머지 비트들의 크기 값 중 가장 작은 제2 값을 각각 획득하는 제2 단계, 및
상기 제1 값과 제2 값을 곱한 값을 상기 제1 비트의 최초 LLR 값에 더하여 상기 LLR 값을 조절하는 제3 단계를 수행하며,
상기 제1 비트 이후의 다음 비트에 대하여 각각 상기 제1 단계 내지 상기 제3 단계를 반복 수행하여 상기 다음 비트에 대한 LLR 값을 각각 조절하는 LDPC 복호 시스템을 이용한 펑쳐링된 데이터의 복원 장치.
The method of claim 8,
The pre-
The pre-decoding is performed in descending order of the check node number among the valid check nodes, and in the same effective check node,
A first step of obtaining a sine value and a size value of the first LLR value of all bits connected to the first valid check node among the valid check nodes,
A second value obtained by multiplying all of the sine values of the remaining bits except for the first bit among all the bits connected to the first valid check node and a second smallest value among the size values of the remaining bits excluding the first bit, The second step, and
Performing a third step of adjusting the LLR value by adding a value obtained by multiplying the first value by a second value to the first LLR value of the first bit,
And an LLR value for the next bit is adjusted by repeating the first to third steps for the next bit after the first bit, respectively.
청구항 11에 있어서,
상기 LLR 복원부는,
상기 펑쳐링된 패러티 비트가 연결된 적어도 하나의 검사 노드 중에서 검사 노드 번호가 큰 순서로 수행하며, 해당 검사 노드 내에서는 상기 펑쳐링된 패러티 비트 중 종단에 가까운 비트 노드에 대해 먼저 복원을 수행하며,
상기 해당 검사 노드에 연결된 모든 비트들의 LLR 값을 상기 프리디코딩에 따라 조절된 LLR 값으로 대체하는 제4 단계;
상기 해당 검사 노드에 연결된 비트들 중에서 마지막 펑쳐링된 패러티 비트를 제외한 나머지 비트들의 LLR 값에 대한 사인 값을 모두 곱한 제3 값과, 이 나머지 비트들의 크기 값 중 가장 작은 제4 값을 각각 획득하는 제5 단계; 및
상기 제3 값과 상기 제4 값을 곱한 값을 상기 마지막 펑쳐링된 패러티 비트의 LLR 값으로 복원하는 제6 단계를 수행하며
상기 해당 검사 노드보다 검사 노드 번호가 작은 다음 검사 노드에서의 상기 LLR 값의 복원 과정에서,
상기 제4 단계 시에, 상기 다음 검사 노드에 연결된 비트 중 상기 해당 검사 노드에서 LLR 값이 복원된 비트와 동일한 펑쳐링된 패러티 비트가 있으면, 해당 펑쳐링된 패러티 비트의 값을 상기 해당 검사 노드에서 기 복원된 LLR 값으로 대체하여 상기 사인 값 및 크기 값을 획득한 다음,
상기 마지막 펑쳐링된 패러티 비트보다 비트 노드 번호가 작은 다음 펑쳐링 패러티 비트에 대하여 각각 상기 제4 단계 내지 상기 제6 단계를 수행하여 해당 펑쳐링 패러티 비트에 대한 LLR 값을 복원하는 LDPC 복호 시스템을 이용한 펑쳐링된 데이터의 복원 장치.
The method of claim 11,
Wherein the LLR restoring unit comprises:
Wherein a check node number of at least one check node to which the punctured parity bits are connected is performed in a descending order of a check node number and a bit node near the end of the punctured parity bit is first recovered in the check node,
A fourth step of replacing the LLR value of all bits connected to the corresponding check node with the LLR value adjusted according to the pre-decoding;
A third value obtained by multiplying all the sine values of the LLR values of the remaining bits except the last punctured parity bit among the bits connected to the corresponding check node and a fourth value of the smallest size value of the remaining bits Step 5; And
And a sixth step of restoring a value obtained by multiplying the third value by the fourth value to an LLR value of the last punctured parity bit
In the restoration of the LLR value at the next check node having a check node number smaller than the check node,
If there is a punctured parity bit equal to the recovered bit of the LLR value at the corresponding check node among the bits connected to the next check node in the fourth step, And the sine and magnitude values are obtained by replacing the LLR values with the restored LLR values,
An LDPC decoding system for performing the fourth through sixth steps on the next puncturing parity bits having a bit node number smaller than the last punctured parity bit to recover an LLR value for the corresponding puncturing parity bit, A device for restoring punctured data.
청구항 12에 있어서,
상기 LLR 복원부는,
상기 제6 단계 시에 상기 제4 값이 기 설정된 임계값 보다 작은 경우 해당 펑쳐링된 패러티 비트의 LLR 값을 0으로 복원하는 LDPC 복호 시스템을 이용한 펑쳐링된 데이터의 복원 장치.
The method of claim 12,
Wherein the LLR restoring unit comprises:
And restores the LLR value of the corresponding punctured parity bit to 0 when the fourth value is smaller than a preset threshold value in the sixth step.
KR20130102453A 2013-08-28 2013-08-28 Method for restoring of puncturing date using LDPC Decoding system and apparatus thereof KR101476049B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20130102453A KR101476049B1 (en) 2013-08-28 2013-08-28 Method for restoring of puncturing date using LDPC Decoding system and apparatus thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130102453A KR101476049B1 (en) 2013-08-28 2013-08-28 Method for restoring of puncturing date using LDPC Decoding system and apparatus thereof

Publications (1)

Publication Number Publication Date
KR101476049B1 true KR101476049B1 (en) 2014-12-23

Family

ID=52679808

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130102453A KR101476049B1 (en) 2013-08-28 2013-08-28 Method for restoring of puncturing date using LDPC Decoding system and apparatus thereof

Country Status (1)

Country Link
KR (1) KR101476049B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101598754B1 (en) * 2015-03-16 2016-03-02 세종대학교산학협력단 LDPC decoder and apparatus for de-puncturing of puncturing date thereof
CN108270510A (en) * 2016-12-30 2018-07-10 华为技术有限公司 Communication means and communication equipment based on LDPC code

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080072406A (en) * 2007-02-02 2008-08-06 엘지전자 주식회사 Method of performing a low-density parity-check codes decoding using a model matrix
KR20080084178A (en) * 2007-03-15 2008-09-19 엘지전자 주식회사 Method of low density parity check code decoding using a plurality of layers
KR20090012189A (en) * 2007-07-27 2009-02-02 고려대학교 산학협력단 Apparatus and method for decoding using performance enhancement algorithm for ldpc codes with scaling based min-sum iterative decoding

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080072406A (en) * 2007-02-02 2008-08-06 엘지전자 주식회사 Method of performing a low-density parity-check codes decoding using a model matrix
KR20080084178A (en) * 2007-03-15 2008-09-19 엘지전자 주식회사 Method of low density parity check code decoding using a plurality of layers
KR20090012189A (en) * 2007-07-27 2009-02-02 고려대학교 산학협력단 Apparatus and method for decoding using performance enhancement algorithm for ldpc codes with scaling based min-sum iterative decoding

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101598754B1 (en) * 2015-03-16 2016-03-02 세종대학교산학협력단 LDPC decoder and apparatus for de-puncturing of puncturing date thereof
CN108270510A (en) * 2016-12-30 2018-07-10 华为技术有限公司 Communication means and communication equipment based on LDPC code
CN108270510B (en) * 2016-12-30 2020-12-15 华为技术有限公司 Communication method and communication equipment based on LDPC code

Similar Documents

Publication Publication Date Title
US10673468B2 (en) Concatenated and sliding-window polar coding
CN111628785B (en) Method for generating soft information by decoder in hard selection hard decoding mode
AU2012321618B2 (en) Apparatus and method for transmitting and receiving data in communication/broadcasting system
KR100708475B1 (en) Pre-Decoder for recovering a punctured turbo code and a method therefor
US9985657B2 (en) Memory control module and control method
US20220231703A1 (en) Error detection in communication systems using polar coded data transmission
US20080155385A1 (en) Apparatus and method to encode/decode block low density parity check codes in a communication system
Li et al. Low-latency polar codes via hybrid decoding
US9473173B2 (en) Method for early terminating decoding processes of serial concatenated coding and decoder using the same
US8499228B2 (en) Method for decoding a succession of blocks encoded with an error correction code and correlated by a transmission channel
US20200195279A1 (en) Device and Method for Generating a Multi-Kernel Polar Code
KR101476049B1 (en) Method for restoring of puncturing date using LDPC Decoding system and apparatus thereof
US7577893B2 (en) Forward error correction decoding method and apparatus for satellite digital audio radio broadcasting
CN109787641B (en) Method, device and storage medium for decoding sta-irecase code
JP6567238B1 (en) Error correction decoding apparatus and error correction decoding method
KR101598754B1 (en) LDPC decoder and apparatus for de-puncturing of puncturing date thereof
US8136006B2 (en) Turbo decoding apparatus and method
US20140006895A1 (en) Error correction encoding method, decoding method and associated devices
KR101484066B1 (en) Ldpc code decoding method
EP2293449A1 (en) Line coding method and apparatus
KR20130001098A (en) Apparatus and method for transmitting and receiving data in communication/broadcasting system
CN112165336A (en) Sliding window decoding method and system with resynchronization mechanism
US8091012B2 (en) System and method for decreasing decoder complexity
RU2541844C1 (en) Method of decoding production code using weight ordered adjacent class of error vectors and apparatus therefor
Buch et al. Concatenated Reed-Muller codes for unequal error protection

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171124

Year of fee payment: 4