KR101466665B1 - Method of design of emmc multi-downloader using multiplexer - Google Patents

Method of design of emmc multi-downloader using multiplexer Download PDF

Info

Publication number
KR101466665B1
KR101466665B1 KR1020130131916A KR20130131916A KR101466665B1 KR 101466665 B1 KR101466665 B1 KR 101466665B1 KR 1020130131916 A KR1020130131916 A KR 1020130131916A KR 20130131916 A KR20130131916 A KR 20130131916A KR 101466665 B1 KR101466665 B1 KR 101466665B1
Authority
KR
South Korea
Prior art keywords
dut
under test
device under
data
emmc
Prior art date
Application number
KR1020130131916A
Other languages
Korean (ko)
Inventor
민영덕
이기복
주성동
Original Assignee
주식회사 디텍프론티어
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 디텍프론티어 filed Critical 주식회사 디텍프론티어
Priority to KR1020130131916A priority Critical patent/KR101466665B1/en
Application granted granted Critical
Publication of KR101466665B1 publication Critical patent/KR101466665B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H03K19/1737—Controllable logic circuits using multiplexers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

The present invention relates to a method for designing an eMMC multi-downloader using a multiplexer. The method includes the steps of: closing at least one switch corresponding to one or more devices under test (DUT) by using the multiplexer; initializing the DUTs having the corresponding switch closed and mapping the addresses of the DUTs; and conducting at least one of a write operation and a read operation for the DUTs which are initialized and have the address mapped out.

Description

멀티플렉서를 이용한 ｅＭＭＣ 멀티 다운로더 설계 방법{METHOD OF DESIGN OF EMMC MULTI-DOWNLOADER USING MULTIPLEXER}METHOD OF DESIGN OF EMMC MULTI-DOWNLOADER USING MULTIPLEXER USING MULTIPLEXER

본 발명은 FPGA(Field Programmable Gate Array)나 CPLD(Comlpex Programmable Logic Device)와 같이 고가의 칩과 개발용 툴 대신에 멀티플렉서를 이용하여 eMMC 멀티 다운로더를 설계하는 기술적 사상에 관한 것이다.The present invention relates to a technical idea of designing an eMMC multi-downloader using a multiplexer instead of an expensive chip and a development tool such as an FPGA (Field Programmable Gate Array) or a CPLD (Comlpex Programmable Logic Device).

종래에는 eMMC 멀티 다운로더를 구현하기 위해, FPGA(Field Programmable Gate Array)나 CPLD(Comlpex Programmable Logic Device)와 같은 고가의 칩과 개발용 툴이 필요하여 중소기업제품으로서의 가격 경쟁력 우위확보에 어려움이 있었다.Conventionally, in order to implement the eMMC multi-downloader, expensive chips such as an FPGA (Field Programmable Gate Array) or a CPLD (Comlpex Programmable Logic Device) and tools for development have been required, making it difficult to secure a price competitiveness advantage as a SME product.

eMMC 멀티 다운로더로 구현되는 장비는 대형장비와 소형장비와 같이 크게 2종류로 구분할 수 있다. 많은 숫자의 eMMC를 동시에 쓰기(write)할 수 있는 대형장비는 수억 내지 수십억의 가격대로 시장 형성이 되어 있고, 소형장비는 소량을 처리할 수 있게 디자인된 장비로서 듀플리케이터(Duplicator)를 이용해서 복제 할 수 있게 구성되어 있는 상황이다.Equipment implemented with eMMC Multi-Downloader can be roughly divided into two types such as large equipment and small equipment. Large equipment that can write a large number of eMMC at the same time is a market with a price of hundreds of millions to billions of dollars. Small equipment is designed to handle a small amount of equipment, It is a situation that is configured to be able to replicate.

종래 기술은 대량으로 처리하기 위한 설비거나 소량으로 처리하기 위한 설비거나 공통점이 off-line운영을 목적으로 하여 in-line이 불가능한 구조였다. in-line이 가능하기 위해서는 SMT 라인에 따라서 마운트 장비와 연동으로 장비가 운영되어야 하기 때문에 가격 경쟁력을 갖추고 있어야 하고 또 기존 설비 사이에 들어가야 하기 때문에 소형이어야 한다. 특히 실시간으로 작업이 진행되어야 함으로 기 구축되어 운영하는 생산관리 시스템 MES (Manufacturing Executing System) 와 정보교류가 가능하기 위해서는 PC기반의 구조로 설계되어 온라인 정보처리가 가능해야만 한다.The prior art is a structure in which it is impossible to in-line for the purpose of processing in a large amount or for processing in a small amount, or for off-line operation in common. In order to be able to in-line, the equipment must be operated in conjunction with the SMT line in accordance with the SMT line, so it must be cost-competitive and compact. In particular, in order to be able to communicate with production management system MES (Manufacturing Executing System), which is established and operated because work must be performed in real time, it should be designed with PC-based structure and online information processing should be possible.

뿐만 아니라, 메모리는 빠르게 진화하는 아이템이기 때문에 장비 upgrade가 중요관점으로 고객의 요구사항에 포함되는 상황이 맞게 network상에서 upgrade가능한 기능이 필요한 상황이다.In addition, since memory is a rapidly evolving item, it is necessary to upgrade the functions of the network in order to meet the requirements of the customers' requirements.

일실시예에 따른 eMMC 멀티 다운로더 설계 방법은 멀티플렉서를 이용하여 적어도 하나 이상의 피시험장치(DUT, Device Under Test)에 대응되는 적어도 하나 이상의 스위치를 닫는 단계, 대응되는 스위치가 닫힌 피시험장치(DUT, Device Under Test)에 대해서 초기화 및 주소 맵핑을 수행하는 단계, 및 상기 초기화 및 주소 맵핑이 수행된 피시험장치(DUT, Device Under Test)에 대해서 쓰기 및 읽기 중에서 적어도 하나를 수행하는 단계를 포함할 수 있다.The eMMC multi-downloader design method according to an exemplary embodiment includes a step of closing at least one switch corresponding to at least one device under test (DUT) using a multiplexer, the corresponding switch being a closed DUT (DUT) Performing at least one of initialization and address mapping for a device under test (DUT), and writing and reading for a device under test (DUT) in which the initialization and address mapping are performed have.

일실시예에 따른 상기 피시험장치(DUT, Device Under Test)에 대해서 쓰기 및 읽기 중에서 적어도 하나를 수행하는 단계는 PC(Personal Computer) 또는 메모리카드로부터 전달되는 데이터를 멀티플렉서를 이용하여 피시험장치(DUT, Device Under Test)에 저장하는 쓰기(write) 단계를 포함할 수 있다.The step of performing at least one of writing and reading of the device under test (DUT) according to an exemplary embodiment of the present invention may be performed by using a multiplexer to transmit data from a PC (Personal Computer) or a memory card to a device under test DUT, Device Under Test).

일실시예에 따른 상기 피시험장치(DUT, Device Under Test)에 대해서 쓰기 및 읽기 중에서 적어도 하나를 수행하는 단계는, 멀티플렉서를 이용하여 피시험장치(DUT, Device Under Test)로부터 데이터를 읽기(read)하여 PC 또는 메모리카드로 전달하는 읽기 단계를 포함할 수 있다.The step of performing at least one of writing and reading the device under test (DUT) according to an exemplary embodiment of the present invention includes reading data from a device under test (DUT) using a multiplexer ) To a PC or a memory card.

일실시예에 따른 eMMC 멀티 다운로더 설계 방법은 미리 지정된 메모리에 피시험장치(DUT, Device Under Test)에 쓰기(write)할 데이터를 이동시키는 버퍼링 단계를 더 포함할 수 있다.The eMMC multi-downloader design method according to an exemplary embodiment may further include a buffering step of moving data to be written to a device under test (DUT) in a predetermined memory.

일실시예에 따른 상기 버퍼링 단계는, 상기 피시험장치(DUT, Device Under Test)에 쓰기(write)할 수 있는 양만큼 버퍼링하는 단계를 포함할 수 있다.The buffering step according to an embodiment may include buffering by an amount that can be written into the device under test (DUT).

일실시예에 따른 eMMC 멀티 다운로더 설계 방법은 버퍼링 단계 후 피시험장치(DUT, Device Under Test)에 쓰기(write)할 데이터가 이동되면, 피시험장치(DUT, Device Under Test)에 대응되는 적어도 하나 이상의 스위치를 닫고, 적어도 하나 이상의 피시험장치(DUT, Device Under Test)에 동시에 데이터를 쓰기(write)하는 단계를 포함할 수 있다.The eMMC multi-downloader design method according to an exemplary embodiment of the present invention is a method for designing an eMMC multi-downloader in which data to be written to a device under test (DUT) is moved after a buffering step, Closing the switch and writing data to at least one device under test (DUT) at the same time.

일실시예에 따른 eMMC 멀티 다운로더 설계 방법은 쓰기(write)하는 단계가 완료되면, 피시험장치(DUT, Device Under Test)에 대응되는 적어도 하나 이상의 스위치를 열고, 다시 적어도 하나 이상의 스위치를 순차적으로 닫으면서 대응되는 피시험장치(DUT, Device Under Test)에 저장된 데이터가 정상인지를 확인하는 단계, 확인 결과, 저장된 데이터가 비정상인 경우에 해당 데이터를 지우기(erase) 과정 후 쓰기(write)하는 단계를 다시 수행하는 단계를 더 포함할 수 있다.The eMMC multi-downloader design method according to an exemplary embodiment of the present invention is characterized in that, when the writing step is completed, at least one switch corresponding to a device under test (DUT) is opened and then at least one switch is sequentially closed A step of checking whether the data stored in the corresponding device under test (DUT) is normal, and if the stored data is abnormal, writing the data after erasing the corresponding data And performing the steps again.

일실시예에 따른 eMMC 멀티 다운로더 설계 방법은 상기 적어도 하나 이상의 피시험장치(DUT, Device Under Test)는 적어도 하나 이상의 eMMC를 포함할 수 있다.The eMMC multi-downloader design method according to an exemplary embodiment may include the at least one device under test (DUT) including at least one eMMC.

일실시예에 따른 eMMC 멀티 다운로더 설계 방법은 적어도 하나 이상의 피시험장치(DUT, Device Under Test)를 순차적으로 초기화하는 단계, 상기 순차적으로 초기화된 적어도 하나 이상의 피시험장치(DUT, Device Under Test)를 주소 맵핑하는 단계, 및 상기 주소 맵핑된 적어도 하나 이상의 피시험장치(DUT, Device Under Test)에 대해 쓰기 또는 읽기를 수행하는 단계를 포함하고, 상기 쓰기를 수행하는 단계는, 동시에 블록 단위로 데이터를 쓰기(write)하는 단계를 포함하며, 상기 읽기를 수행하는 단계는, 각각의 피시험장치(DUT, Device Under Test)를 연결하여 상태 확인 및 지우기(erase) 중에서 적어도 하나를 구현하는 순서로 읽기(read)하는 단계를 포함할 수 있다.The eMMC multi-downloader design method according to an exemplary embodiment may include sequentially initializing at least one DUT (Device Under Test), sequentially executing at least one DUT (Device Under Test) Address mapping, and performing at least one or more device-under-test (DUT) device-under-test (DUT) write or read operations, The method of claim 1, wherein the step of reading comprises reading and writing in the order of implementing at least one of status verification and erase by connecting each device under test (DUT) read).

일실시예에 따른 eMMC 멀티 다운로더 설계 방법은 멀티플렉서를 이용하여 적어도 하나 이상의 피시험장치(DUT, Device Under Test) 중에서 특정 피시험장치(DUT, Device Under Test)를 선택하는 단계를 더 포함할 수 있다.The eMMC multi-downloader design method according to an exemplary embodiment may further include selecting a device under test (DUT) among at least one device under test (DUT) using a multiplexer .

일실시예에 따른 상기 멀티플렉서는 중앙처리장치와 상기 적어도 하나 이상의 피시험장치(DUT, Device Under Test)를 인터페이싱하고, 상기 적어도 하나 이상의 피시험장치(DUT, Device Under Test)는 적어도 하나 이상의 eMMC를 포함한다.The multiplexer according to one embodiment interfaces the central processing unit with the at least one device under test (DUT), and the at least one device under test (DUT) includes at least one eMMC .

일실시예에 따른 eMMC 멀티 다운로더 설계 방법은 상기 초기화 단계 및 상기 주소 맵핑 단계 중에서 적어도 하나의 단계는 상기 피시험장치(DUT, Device Under Test)에 대응되는 스위치를 닫힘 상태로 변경하는 단계를 포함할 수 있다.In an eMMC multi-downloader designing method according to an exemplary embodiment, at least one of the initialization step and the address mapping step includes a step of changing a switch corresponding to the DUT to a closed state .

일실시예에 따른 상기 초기화 단계는, 사용 전압 및 인터페이스 조건설정과 기본적인 통신을 통하여 피시험장치(DUT, Device Under Test)의 식별정보(ID)를 확인하는 단계를 포함할 수 있다.The initializing step according to an embodiment may include a step of confirming the identification information (ID) of a device under test (DUT) through basic communication with the setting of the using voltage and the interface condition.

일실시예에 따른 상기 주소 맵핑 단계는 주소 및 동작을 위한 구성요소를 확정하여 피시험장치(DUT, Device Under Test)의 상태가 일정한 조건이 되도록 설정하는 단계를 포함할 수 있다.The address mapping step according to an embodiment may include a step of establishing a state of the DUT (Device Under Test) by determining a component for address and operation.

본 발명에 따르면, 생산현장에서 off-line으로 작업이 진행되는 eMMC의 쓰기(write) 과정을, eMMC가 PCB에 조립되는 SMT공정에서 실시간으로 구현하여 생산성 향상 및 인원 절감과 재고를 줄이고 불필요한 작업이 되지 않게 정보 Blocking등 MES와의 실시간 연동이 가능하도록 하는 In-line eMMC Writer의 Core 회로 및 알고리즘을 구현할 수 있다.According to the present invention, the eMMC writing process, which is performed off-line at the production site, is implemented in real time in the SMT process where the eMMC is assembled on the PCB, thereby improving the productivity, reducing the personnel and reducing the inventory, In-line eMMC Writer's core circuits and algorithms that enable real-time interworking with MES, such as information blocking, can be implemented.

본 발명에 따르면, eMMC나 uSD card같은 MMC메모리 카드 interface를 가지는 메모리 제품에 대하여 Standard인 JEDEC(JOINT ENGINEERING DATA ENGINEERING COUNCIL)규격에 따라 컨트롤 가능한 상태를 분석하고 그에 맞는 MUX 회로를 설계하여 동시에 여러 개의 DUT를 효율적으로 제어할 수 있다.According to the present invention, a memory device having an MMC memory card interface such as an eMMC or a uSD card is analyzed for a controllable state according to a standard JEDEC (Joint Engineering Data Encoding Coordinator) standard and a corresponding MUX circuit is designed, Can be efficiently controlled.

본 발명에 따르면, MUX를 값싸게 구현하고, 속도는 최신의 CPU(Central Processing Unit)가 가지는 만큼 구현가능하며, 또 기술의 발전에 따라서 CPU를 교체 탑재하고 Firmware를 upgrade함으로 신기술에 빠르게 대응할 수 있다.According to the present invention, the MUX can be implemented at a low price, the speed can be realized as long as the latest CPU (Central Processing Unit) has, and the CPU can be replaced and installed according to the development of the technology, .

본 발명에 따르면, FPGA나 CPLD 적용에 따른 개발비용과 부품비용을 절감할 수 있는 소형 on-line Programmer를 구현할 수 있다.According to the present invention, it is possible to implement a small on-line programmer capable of reducing the development cost and component cost due to the application of FPGA or CPLD.

도 1은 본 발명의 일실시예에 따른 eMMC 멀티 다운로더 설계 방법을 제공하는 전체의 시스템을 설명하는 도면이다.
도 2는 본 발명의 일실시예에 따른 eMMC 멀티 다운로더 설계 방법을 구현하기 위한 멀티플렉서를 구체적으로 설명하는 도면이다.
도 3은 본 발명의 일실시예에 따른 eMMC 멀티 다운로더 설계 방법을 설명하는 흐름도이다.
도 4는 본 발명의 다른 일실시예에 따른 eMMC 멀티 다운로더 설계 방법을 설명하는 흐름도이다.1 is a diagram illustrating an overall system for providing an eMMC multi-downloader designing method according to an embodiment of the present invention.
2 is a diagram illustrating a multiplexer for implementing an eMMC multi-downloader designing method according to an embodiment of the present invention.
3 is a flowchart illustrating an eMMC multi-downloader design method according to an embodiment of the present invention.
4 is a flowchart illustrating an eMMC multi-downloader designing method according to another embodiment of the present invention.

이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.Hereinafter, preferred embodiments according to the present invention will be described in detail with reference to the accompanying drawings.

본 발명을 설명함에 있어서, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고, 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 바람직한 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.In the following description of the present invention, detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear. The terminologies used herein are terms used to properly represent preferred embodiments of the present invention, which may vary depending on the user, the intent of the operator, or the practice of the field to which the present invention belongs. Therefore, the definitions of these terms should be based on the contents throughout this specification. Like reference symbols in the drawings denote like elements.

도 1은 본 발명의 일실시예에 따른 eMMC 멀티 다운로더 설계 방법을 제공하는 전체의 시스템(100)을 설명하는 도면이다.1 is a diagram illustrating an entire system 100 that provides an eMMC multi-downloader design method in accordance with an embodiment of the present invention.

시스템(100)은 PC, uSD card, CPU, MUX, eMMC 등을 포함할 수 있다.The system 100 may include a PC, a uSD card, a CPU, a MUX, an eMMC, and the like.

PC는 eMMC에 쓰기(write)할 파일의 이미지를 갖고 있어서 프로그램이 실행되면 TCP/IP를 통해 이미지 파일을 uSD card로 저장할 수 있다. 이것은 CPU에서 PC로부터 데이터를 받는 시간보다 피시험장치(DUT, Device Under Test)에 쓰기(write)하는 시간이 훨씬 빠르기 때문에 시간 손실을 줄일 수 있다.The PC has an image of the file to be written to the eMMC so that when the program is executed, the image file can be saved as a uSD card via TCP / IP. This can save time because the CPU is much faster to write to the device under test (DUT) than to receive data from the PC.

본 명세서에서 사용되는 피시험장치(DUT, Device Under Test)는 적어도 하나 이상의 eMMC(embedded MultiMediaCard)를 포함할 수 있다.The device under test (DUT) used herein may include at least one eMMC (embedded MultiMediaCard).

또한, PC에서는 진행 바(Progress bar)에 의해 각각의 피시험장치(DUT, Device Under Test)진행 현황을 알 수 있게 디스플레이하고, 피시험장치(DUT, Device Under Test) 모델 변경 시에도 특성에 맞는 스크립트 데이터(script data)를 설정하는 메뉴를 통해서 최적의 작업환경을 구축할 수 있다.In the PC, the status of each DUT (Device Under Test) is displayed by the progress bar, and when the DUT (Device Under Test) model is changed, You can build an optimal working environment through menus that set up script data.

또한, PC가 상위로는 MES와 통신을 통해서 항상 최신의 정보만을 가지는 기능을 하고 이것은 잘못된 생산정보를 차단(blocking)하는 역할도 할 수 있다In addition, the PC has a function of always having only the latest information through communication with the MES, and this can also serve to block erroneous production information

uSD card는 이미지 파일의 사이즈가 모델마다 상이하고 정보기기들이 멀티미디어 환경으로 바뀌면서 이미지 사이즈가 크게 늘어나는 계기가 되었기 때문에 이미지 파일 크기에 유연하게 대응하고자 장탈착이 가능한 uSD card를 적용함으로써 유용성을 높일 수 있다.uSD card can increase usability by applying uSD card which can adapt to image file size flexibly because image file size differs from model to model and information device is changed into multimedia environment and the image size is increased greatly .

CPU는 TCP/IP를 지원하고 uSD/eMMC Interface를 지원할 수 있고, 높은 clock를 사용하여 데이터를 빠르게 처리할 수 있는 HOST역할을 담당할 수 있다. 또한 여러 장의 PCB와 Serial BUS로 연결되어 있어서 상호 정보 교류도 가능하다The CPU can support TCP / IP, support uSD / eMMC interface, and can serve as a HOST to process data with high clock speed. In addition, it is connected with several PCBs and Serial BUS so that mutual information exchange is possible

MUX는 Multiplexer의 약어이며 본 장치에서 핵심이 되는 설계기술로서, CPU에서 나오는 eMMC interface를 여러 개의 피시험장치(DUT, Device Under Test)와 연결시켜 1대 다중통신이 가능하게 한다. 또한, MUX는 프로그램의 진행 상황에 맞게 필요한 경우는 연결하고 그렇지 않은 경우는 차단하여 오류를 피하고 읽기(Read)와 쓰기(write)를 가능하게 해주는 역할과 동시에 여러 개의 피시험장치(DUT, Device Under Test)를 동작시킬 수 있다Multiplexer is an abbreviation of Multiplexer. It is a core design technology in this device. It connects eMMC interface from CPU to several DUT (Device Under Test) to enable one to multi communication. The MUX also plays a role of reading and writing, avoiding errors by connecting if necessary according to the progress of the program and blocking otherwise, Test) can be operated

피시험장치(DUT, Device Under Test)는 Device Under Test의 약어로 각각의 Blank 상태인 eMMC가 되고 본 장비에서는 읽기 쓰기 지우기 등 메모리가 가지는 모든 동작제어가 가능하게 설계될 수 있다Device under test (DUT) is an abbreviation of Device Under Test. It becomes eMMC, which is a blank state, and it can be designed to enable all operation control of memory such as read / write erase

eMMC를 access하기 위해서는, 초기화 과정, 주소 맵핑 과정, 쓰기 과정, 및 읽기 과정이 필요할 수 있다. 초기화 과정에서는 사용 전압 및 Interface 조건설정 과 기본적인 통신을 통하여 ID 확인할 수 있다.To access the eMMC, initialization, address mapping, writing, and reading may be required. In the initialization process, ID can be confirmed through setting of operating voltage and interface condition and basic communication.

또한, 주소 맵핑과정에서는 주소 및 동작을 위한 구성요소 확정하여 피시험장치(DUT, Device Under Test)의 상태를 일정한 조건이 되게 설정할 수 있고, 쓰기 과정에서는 동시에 블록단위로 데이터를 쓰기(Write)하고, 읽기 과정에서는 각각의 피시험장치(DUT, Device Under Test)를 연결하여 상태 확인 및 지우기(Erase)등을 구현하는 순서로 진행될 수 있다.In addition, in the address mapping process, the states of the DUT (Device Under Test) can be set to a predetermined condition by confirming the components for the address and operation. In the writing process, data is simultaneously written In the reading process, each DUT (Device Under Test) may be connected to implement the status confirmation and erase.

이러한 초기화, 주소 맵핑, 쓰기 및 읽기를 수행하기 위해서 멀티플렉서를 이용할 수 있다.Multiplexers can be used to perform these initialization, address mapping, write and read operations.

도 2는 본 발명의 일실시예에 따른 eMMC 멀티 다운로더 설계 방법을 구현하기 위한 멀티플렉서(200)를 구체적으로 설명하는 도면이다.2 is a diagram specifically illustrating a multiplexer 200 for implementing the eMMC multi-downloader designing method according to an embodiment of the present invention.

본 발명의 일실시예에 따른 eMMC 멀티 다운로더 설계 방법은 switch1을 닫고 피시험장치(DUT, Device Under Test)1에 대하여 초기화 및 주소 맵핑을 진행할 수 있다. 피시험장치(DUT, Device Under Test)1에 대한 초기화 및 주소 맵핑이 완료되면, Switch1을 열 수 있다. 다음으로, switch2을 닫고 피시험장치(DUT, Device Under Test)2에 대하여 초기화 및 주소 맵핑을 진행할 수 있다. 또한, 피시험장치(DUT, Device Under Test)2의 초기화 및 주소 맵핑이 완료되면, Switch2를 연 후 switchn을 닫고 피시험장치(DUT, Device Under Test) n에 대하여 초기화 및 주소 맵핑을 진행할 수 있다.In the eMMC multi-downloader designing method according to the embodiment of the present invention, the switch 1 is closed and the device under test (DUT) 1 can perform initialization and address mapping. When the initialization and address mapping for the DUT 1 is completed, Switch 1 can be opened. Next, switch2 is closed and initialization and address mapping for the DUT (Device Under Test) 2 can proceed. After the initialization and address mapping of the DUT 2 are completed, Switch2 is opened, and the switch is closed and initialization and address mapping for the DUT (Device Under Test) n can be performed .

다음으로, 본 발명의 일실시예에 따른 eMMC 멀티 다운로더 설계 방법은 On-Line program이 가능하게 PC로부터 데이터를 받을 수도 있고, 속도 향상을 위하여 uSD 카드에에 PC에서 받은 데이터를 미리 저장해 놓았다가 사용할 수도 있다Next, the eMMC multi-downloader design method according to an embodiment of the present invention may receive data from a PC in order to enable an on-line program, and in order to improve the speed, data received from a PC is stored in the uSD card in advance It might

따라서 피시험장치(DUT, Device Under Test)에 데이터를 쓰기(Write)하기 위해서는 CPU 주변에 있는 메모리로 데이터를 이동시키는 버퍼링 작업이 필요하다. 이때, 한번에 쓰기(Write)할 수 있는 데이터의 양만큼 버퍼링할 수 있다. 버퍼링 작업할 데이터가 준비되면 switch1 ~ switch n까지를 닫고 피시험장치(DUT, Device Under Test) 1~ 피시험장치(DUT, Device Under Test) n까지 동시에 DMA로 데이터를 쓰게함과 동시에 다음에 쓸 데이터를 버퍼링할 수 있다.Therefore, in order to write data to a device under test (DUT), a buffering operation is required to move data to the memory around the CPU. At this time, the amount of data that can be written at a time can be buffered. When the data to be buffered is ready, the switch1 to switch n are closed and the data is written to the DMA under the DUT (Device Under Test) 1 to the DUT (Device Under Test) n simultaneously. At the same time, Data can be buffered.

eMMC에 쓰는 데이터의 포맷이 시리얼(serial)방식이기 때문에 시간이 소요될 수 있으므로 그 시간을 이용해서 다음에 써야하는 데이터를 미리 버퍼링함으로써 대기 시간을 줄일 수 있다.Since the format of the data used in the eMMC is a serial method, it may take time. Therefore, the waiting time can be reduced by pre-buffering data to be written next.

다음으로, buffering data 쓰기가 완료되면 멀티플렉서는 모든 switch를 열고 Switch 1을 닫고 피시험장치(DUT, Device Under Test) 1의 상태가 정상적인지를 확인하여 문제가 있으면, 문제가 있는 데이터를 지우고 다시 쓰기(Write) 후 확인하는 과정을 반복할 수 있다.Next, when the buffering data is written, the multiplexer opens all the switches, closes Switch 1, checks whether the DUT 1 is normal, and if there is a problem, erases the problematic data and rewrites Write) and repeat the checking process.

순차적으로 진행하여 Switch n을 닫고 피시험장치(DUT, Device Under Test) n의 상태가 정상적인지를 확인하여 문제가 있으면 Erase하고 다시 Write하고 확인할 수 있다.Proceed sequentially to close Switch n and check if the DUT (Device Under Test) status is normal. If there is a problem, it can be erased and rewritten and confirmed.

정상 여부까지 확인이 완료되면, 정상여부에 판정을 포함해서 정보를 PC에 보내고 다음 명령을 기다릴 수 있다.Once the check is complete, you can send the information to the PC, including the verdict, and wait for the next command.

본 발명에 따르면, eMMC나 uSD card같은 MMC메모리 카드 interface를 가지는 메모리 제품에 대하여 Standard인 Jedec규격에 따라 컨트롤 가능한 상태를 분석하고 그에 맞는 MUX 회로를 설계하여 동시에 여러 개의 피시험장치(DUT, Device Under Test)를 제어, 즉 Write, Read, Erase할수 있다.According to the present invention, a memory device having an MMC memory card interface such as an eMMC or a uSD card is analyzed according to a standard Jedec standard, and a mux circuit corresponding thereto is designed, and a plurality of DUTs (Device Under Test) can be controlled, that is, Write, Read, Erase.

앞서 설명한 바와 같이, 이러한 설계의 장점은 MUX를 값싸게 구현하고, 속도는 최신의 CPU가 가지는 만큼 구현가능하고 또 기술의 발전에 따라서 CPU를 교체 탑재하고 Firmware를 upgrade함으로 신기술에 빠르게 대응토록 할 수 있다. 뿐만 아니라, FPGA나 CPLD 적용에 따른 개발비용과 부품비용을 절감할 수 있는 소형 on-line Programmer로서 최적화할 수 있다As described above, the advantage of this design is that the MUX can be implemented inexpensively, the speed can be realized as long as the latest CPU has, and the CPU can be replaced with the development of the technology, and the firmware can be upgraded have. In addition, it can be optimized as a small on-line programmer that can reduce the development cost and component cost due to the application of FPGA or CPLD

도 3은 본 발명의 일실시예에 따른 eMMC 멀티 다운로더 설계 방법을 설명하는 흐름도이다.3 is a flowchart illustrating an eMMC multi-downloader design method according to an embodiment of the present invention.

본 발명의 일실시예에 따른 eMMC 멀티 다운로더 설계 방법은 멀티플렉서를 이용하여 적어도 하나 이상의 피시험장치(DUT, Device Under Test)에 대응되는 적어도 하나 이상의 스위치를 닫을 수 있다(단계 301).The eMMC multi-downloader design method according to an embodiment of the present invention can close at least one switch corresponding to at least one device under test (DUT) using a multiplexer (step 301).

또한, 본 발명의 일실시예에 따른 eMMC 멀티 다운로더 설계 방법은 대응되는 스위치가 닫힌 피시험장치(DUT, Device Under Test)에 대해서 초기화 및 주소 맵핑을 수행할 수 있다(단계 302).Also, the eMMC multi-downloader design method according to an exemplary embodiment of the present invention may perform initialization and address mapping for a corresponding device under test (DUT) (step 302).

본 발명의 일실시예에 따른 eMMC 멀티 다운로더 설계 방법은 상기 초기화 및 주소 맵핑이 수행된 피시험장치(DUT, Device Under Test)에 대해서 쓰기 및 읽기 중에서 적어도 하나를 수행할 수 있다(단계 303). 예를 들어, 상기 피시험장치(DUT, Device Under Test)에 대해서 쓰기 및 읽기 중에서 적어도 하나를 수행하기 위해서는 PC 또는 메모리카드로부터 전달되는 데이터를 멀티플렉서를 이용하여 피시험장치(DUT, Device Under Test)에 저장하는 쓰기(write)를 수행하거나, 멀티플렉서를 이용하여 피시험장치(DUT, Device Under Test)로부터 데이터를 읽기(read)하여 PC 또는 메모리카드로 전달할 수 있다.The eMMC multi-downloader designing method according to an exemplary embodiment of the present invention may perform at least one of writing and reading of the device under test (DUT) in which the initialization and address mapping are performed (step 303). For example, in order to perform at least one of writing and reading for the DUT (Device Under Test), data transmitted from a PC or a memory card is subjected to a device under test (DUT) using a multiplexer, Or read data from a device under test (DUT) using a multiplexer and transmit the read data to a PC or a memory card.

본 발명의 일실시예에 따른 eMMC 멀티 다운로더 설계 방법은 미리 지정된 메모리에 피시험장치(DUT, Device Under Test)에 쓰기(write)할 데이터를 이동시키는 버퍼링 과정을 수행할 수 있다. 구체적으로, 버퍼링 단계는, 상기 피시험장치(DUT, Device Under Test)에 쓰기(write)할 수 있는 양만큼 버퍼링할 수 있고, 버퍼링 단계 후 피시험장치(DUT, Device Under Test)에 쓰기(write)할 데이터가 이동되면, 적어도 하나 이상의 피시험장치(DUT, Device Under Test)에 대응되는 적어도 하나 이상의 스위치를 닫고, 적어도 하나 이상의 피시험장치(DUT, Device Under Test)에 동시에 데이터를 쓰기(write)를 수행할 수 있다.The eMMC multi-downloader designing method according to an embodiment of the present invention can perform a buffering process of moving data to be written to a device under test (DUT) in a predetermined memory. Specifically, the buffering step may buffer an amount of data that can be written to the DUT (Device Under Test), and write to the DUT (Device Under Test) Closing at least one switch corresponding to at least one DUT (Device Under Test) and simultaneously writing data to at least one DUT (Device Under Test) ). ≪ / RTI >

본 발명의 일실시예에 따른 eMMC 멀티 다운로더 설계 방법은 쓰기(write)하는 단계가 완료되면, 피시험장치(DUT, Device Under Test)에 대응되는 적어도 하나 이상의 스위치를 열고, 다시 적어도 하나 이상의 스위치를 순차적으로 닫으면서 대응되는 피시험장치(DUT, Device Under Test)에 저장된 데이터가 정상인지를 확인하는 단계할 수 있다. 또한, 확인 결과, 저장된 데이터가 비정상인 경우에 해당 데이터를 지우기(erase) 과정 후 쓰기(write)하는 단계를 다시 수행할 수 있다.The eMMC multi-downloader design method according to an embodiment of the present invention is a method for designing an eMMC multi-downloader that opens at least one switch corresponding to a device under test (DUT) And sequentially checking the data stored in the corresponding device under test (DUT) is confirmed. If it is determined that the stored data is abnormal, the erasing process may be performed again after the erasing process.

도 4는 본 발명의 다른 일실시예에 따른 eMMC 멀티 다운로더 설계 방법을 설명하는 흐름도이다.4 is a flowchart illustrating an eMMC multi-downloader designing method according to another embodiment of the present invention.

본 발명의 일실시예에 따른 eMMC 멀티 다운로더 설계 방법은 적어도 하나 이상의 피시험장치(DUT, Device Under Test)를 순차적으로 초기화할 수 있다(단계 401). 상기 초기화 단계는, 사용 전압 및 인터페이스 조건설정과 기본적인 통신을 통하여 피시험장치(DUT, Device Under Test)의 식별정보(ID)를 확인할 수 있다.The eMMC multi-downloader designing method according to an embodiment of the present invention may sequentially initialize at least one device under test (DUT) (step 401). In the initialization step, the identification information (ID) of the DUT (Device Under Test) can be confirmed through basic communication with the setting of the operating voltage and the interface condition.

또한, 본 발명의 일실시예에 따른 eMMC 멀티 다운로더 설계 방법은 순차적으로 초기화된 적어도 하나 이상의 피시험장치(DUT, Device Under Test)를 주소 맵핑할 수 있다(단계 402).In addition, the eMMC multi-downloader designing method according to an exemplary embodiment of the present invention may perform address mapping of at least one device under test (DUT) sequentially initialized (step 402).

예를 들어, 상기 주소 맵핑 단계는 주소 및 동작을 위한 구성요소를 확정하여 피시험장치(DUT, Device Under Test)의 상태가 일정한 조건이 되도록 설정할 수 있다.For example, in the address mapping step, the address and operation components may be determined to set a condition of a device under test (DUT) to a predetermined condition.

상기 초기화 단계 및 상기 주소 맵핑 단계 중에서 적어도 하나의 단계에 따라 본 발명의 일실시예에 따른 eMMC 멀티 다운로더 설계 방법은 상기 피시험장치(DUT, Device Under Test)에 대응되는 스위치를 닫힘 상태로 변경할 수 있다.According to at least one of the initialization step and the address mapping step, the eMMC multi-downloader design method according to an embodiment of the present invention can change the switch corresponding to the DUT (Device Under Test) to a closed state have.

또한, 본 발명의 일실시예에 따른 eMMC 멀티 다운로더 설계 방법은 상기 주소 맵핑된 적어도 하나 이상의 피시험장치(DUT, Device Under Test)에 대해 쓰기 또는 읽기를 수행할 수 있다(단계 403). 쓰기를 수행하기 위해, 본 발명의 일실시예에 따른 eMMC 멀티 다운로더 설계 방법은 동시에 블록 단위로 데이터를 쓰기(write)할 수 있다. 또한, 읽기를 수행하기 위해, 각각의 피시험장치(DUT, Device Under Test)를 연결하여 상태 확인 및 지우기(erase) 중에서 적어도 하나를 구현하는 순서로 읽기(read)할 수 있다.In addition, the eMMC multi-downloader designing method according to an embodiment of the present invention may perform writing or reading of at least one address-mapped device under test (DUT) (step 403). To perform writing, the eMMC multi-downloader design method according to an embodiment of the present invention can simultaneously write data in block units. Also, in order to perform the reading, it is possible to read each of the DUTs (Device Under Test) in the order of implementing at least one of status confirmation and erase.

다른 예로, 본 발명의 일실시예에 따른 eMMC 멀티 다운로더 설계 방법은 멀티플렉서를 이용하여 적어도 하나 이상의 피시험장치(DUT, Device Under Test) 중에서 특정 피시험장치(DUT, Device Under Test)를 선택할 수 있다.As another example, the eMMC multi-downloader design method according to an embodiment of the present invention can select a DUT (Device Under Test) among at least one device under test (DUT) using a multiplexer .

본 발명에 따르면, 생산현장에서 off-line으로 작업이 진행되는 eMMC의 쓰기(write) 과정을, eMMC가 PCB에 조립되는 SMT공정에서 실시간으로 구현하여 생산성 향상 및 인원 절감과 재고를 줄이고 불필요한 작업이 되지 않게 정보 Blocking등 MES와의 실시간 연동이 가능하도록 하는 In-line eMMC Writer의 Core 회로 및 알고리즘을 구현할 수 있다.According to the present invention, the eMMC writing process, which is performed off-line at the production site, is implemented in real time in the SMT process where the eMMC is assembled on the PCB, thereby improving the productivity, reducing the personnel and reducing the inventory, In-line eMMC Writer's core circuits and algorithms that enable real-time interworking with MES, such as information blocking, can be implemented.

또한, 본 발명에 따르면, eMMC나 uSD card같은 MMC메모리 카드 interface를 가지는 메모리 제품에 대하여 Standard인 Jedec규격에 따라 컨트롤 가능한 상태를 분석하고 그에 맞는 MUX 회로를 설계하여 동시에 여러 개의 DUT를 효율적으로 제어할 수 있고, MUX를 값싸게 구현하고, 속도는 최신의 CPU가 가지는 만큼 구현가능하며, 또 기술의 발전에 따라서 CPU를 교체 탑재하고 Firmware를 upgrade함으로 신기술에 빠르게 대응할 수 있다.According to the present invention, a memory device having an MMC memory card interface such as an eMMC or a uSD card is analyzed for a controllable state according to the standard Jedec standard, and a corresponding MUX circuit is designed to efficiently control multiple DUTs The MUX can be implemented inexpensively, the speed can be realized as long as the latest CPU has, and as the technology develops, the CPU can be replaced and the firmware can be upgraded to cope with the new technology quickly.

또한, 본 발명에 따르면, FPGA나 CPLD 적용에 따른 개발비용과 부품비용을 절감할 수 있는 소형 on-line Programmer를 구현할 수 있다.Also, according to the present invention, it is possible to implement a small on-line programmer capable of reducing the development cost and the component cost due to the application of FPGA or CPLD.

본 발명의 일실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 본 발명의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.The method according to an embodiment of the present invention can be implemented in the form of a program command which can be executed through various computer means and recorded in a computer-readable medium. The computer-readable medium may include program instructions, data files, data structures, and the like, alone or in combination. The program instructions recorded on the medium may be those specially designed and constructed for the present invention or may be available to those skilled in the art of computer software. Examples of computer-readable media include magnetic media such as hard disks, floppy disks and magnetic tape; optical media such as CD-ROMs and DVDs; magnetic media such as floppy disks; Magneto-optical media, and hardware devices specifically configured to store and execute program instructions such as ROM, RAM, flash memory, and the like. Examples of program instructions include machine language code such as those produced by a compiler, as well as high-level language code that can be executed by a computer using an interpreter or the like. The hardware devices described above may be configured to operate as one or more software modules to perform the operations of the present invention, and vice versa.

이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.While the invention has been shown and described with reference to certain preferred embodiments thereof, it will be understood by those of ordinary skill in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims. This is possible.

그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.Therefore, the scope of the present invention should not be limited to the described embodiments, but should be determined by the equivalents of the claims, as well as the claims.

100: 전체 시스템
200: 멀티플렉서의 구조100: Whole system
200: Structure of Multiplexer

Claims (5)

멀티플렉서를 이용하여 적어도 하나 이상의 피시험장치(DUT, Device Under Test)에 대응되는 적어도 하나 이상의 스위치를 닫는 단계;
대응되는 스위치가 닫힌 피시험장치(DUT, Device Under Test)에 대해서 초기화 및 주소 맵핑을 수행하는 단계; 및
상기 초기화 및 주소 맵핑이 수행된 피시험장치(DUT, Device Under Test)에 대해서 쓰기 및 읽기 중에서 적어도 하나를 수행하는 단계;를 포함하고,
상기 피시험장치(DUT, Device Under Test)에 대해서 쓰기 및 읽기 중에서 적어도 하나를 수행하는 단계는,
PC 또는 메모리카드로부터 전달되는 데이터를 멀티플렉서를 이용하여 피시험장치(DUT, Device Under Test)에 저장하는 쓰기(write) 단계; 및
멀티플렉서를 이용하여 피시험장치(DUT, Device Under Test)로부터 데이터를 읽기(read)하여 PC 또는 메모리카드로 전달하는 읽기 단계를 포함하는 eMMC 멀티 다운로더 설계 방법.Closing at least one switch corresponding to at least one device under test (DUT) using a multiplexer;
Performing initialization and address mapping for a corresponding device under test (DUT); And
Performing at least one of writing and reading the DUT (Device Under Test) in which the initialization and address mapping are performed,
The step of performing at least one of writing and reading of the device under test (DUT)
A write step of storing data transmitted from a PC or a memory card in a device under test (DUT) using a multiplexer; And
Reading the data from a device under test (DUT) using a multiplexer, and forwarding the read data to a PC or a memory card. 제1항에 있어서,
미리 지정된 메모리에 피시험장치(DUT, Device Under Test)에 쓰기(write)할 데이터를 이동시키는 버퍼링 단계; 및
버퍼링 단계 후 피시험장치(DUT, Device Under Test)에 쓰기(write)할 데이터가 이동되면, 적어도 하나 이상의 피시험장치(DUT, Device Under Test)에 대응되는 적어도 하나 이상의 스위치를 닫고, 적어도 하나 이상의 피시험장치(DUT, Device Under Test)에 동시에 데이터를 쓰기(write)하는 단계;를 더 포함하고,
상기 버퍼링 단계는,
상기 피시험장치(DUT, Device Under Test)에 쓰기(write)할 수 있는 양만큼 버퍼링하는 단계를 포함하는 eMMC 멀티 다운로더 설계 방법.The method according to claim 1,
A buffering step of moving data to be written to a device under test (DUT) in a predetermined memory; And
When data to be written to the DUT is moved after the buffering step, at least one switch corresponding to at least one DUT (Device Under Test) is closed, and at least one And writing data to a device under test (DUT) at the same time,
Wherein the buffering step comprises:
And buffering an amount of data to be written to the device under test (DUT). 제2항에 있어서,
쓰기(write)하는 단계가 완료되면, 피시험장치(DUT, Device Under Test)에 대응되는 적어도 하나 이상의 스위치를 열고, 다시 적어도 하나 이상의 스위치를 순차적으로 닫으면서 대응되는 피시험장치(DUT, Device Under Test)에 저장된 데이터가 정상인지를 확인하는 단계; 및
확인 결과, 저장된 데이터가 비정상인 경우에 해당 데이터를 지우기(erase) 과정 후 쓰기(write)하는 단계를 다시 수행하는 단계;를 더 포함하는 eMMC 멀티 다운로더 설계 방법.3. The method of claim 2,
When the writing step is completed, at least one switch corresponding to a device under test (DUT) is opened, and at least one switch is sequentially closed again, and a corresponding DUT (Device Under Test) is normal; And
And if the stored data is abnormal, re-performing the step of writing after erasing the corresponding data. 적어도 하나 이상의 피시험장치(DUT, Device Under Test)를 순차적으로 초기화하는 단계;
상기 순차적으로 초기화된 적어도 하나 이상의 피시험장치(DUT, Device Under Test)를 주소 맵핑하는 단계; 및
상기 주소 맵핑된 적어도 하나 이상의 피시험장치(DUT, Device Under Test)에 대해 쓰기 또는 읽기를 수행하는 단계;를 포함하고,
상기 쓰기를 수행하는 단계는, 동시에 블록 단위로 데이터를 쓰기(write)하는 단계를 포함하며,
상기 읽기를 수행하는 단계는, 각각의 피시험장치(DUT, Device Under Test)를 연결하여 상태 확인 및 지우기(erase) 중에서 적어도 하나를 구현하는 순서로 읽기(read)하는 단계;를 포함하는 eMMC 멀티 다운로더 설계 방법.Sequentially initializing at least one device under test (DUT);
Address mapping at least one sequentially initiated device under test (DUT); And
And writing or reading the address mapped at least one device under test (DUT)
The step of writing may comprise concurrently writing data in block units,
The step of performing the reading includes reading each of the DUTs (Device Under Test) in the order of implementing at least one of status confirmation and erase, Downloader design method. 제4항에 있어서,
멀티플렉서를 이용하여 적어도 하나 이상의 피시험장치(DUT, Device Under Test) 중에서 특정 피시험장치(DUT, Device Under Test)를 선택하는 단계;를 더 포함하는 eMMC 멀티 다운로더 설계 방법.5. The method of claim 4,
And selecting a DUT (Device Under Test) from at least one device under test (DUT) using a multiplexer.
KR1020130131916A 2013-11-01 2013-11-01 Method of design of emmc multi-downloader using multiplexer KR101466665B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130131916A KR101466665B1 (en) 2013-11-01 2013-11-01 Method of design of emmc multi-downloader using multiplexer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130131916A KR101466665B1 (en) 2013-11-01 2013-11-01 Method of design of emmc multi-downloader using multiplexer

Publications (1)

Publication Number Publication Date
KR101466665B1 true KR101466665B1 (en) 2014-12-01

Family

ID=52676919

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130131916A KR101466665B1 (en) 2013-11-01 2013-11-01 Method of design of emmc multi-downloader using multiplexer

Country Status (1)

Country Link
KR (1) KR101466665B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106776190A (en) * 2016-11-11 2017-05-31 北京京存技术有限公司 A kind of eMMC writes method of testing and device
US11959959B2 (en) 2020-05-28 2024-04-16 Samsung Electronics Co., Ltd. Burn in board test device and system

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060018484A (en) * 2004-08-24 2006-03-02 엘지전자 주식회사 Program force download method for mobile communication device
KR100631620B1 (en) * 2005-05-06 2006-10-09 삼성전자주식회사 Apparatus and method for allowing to access to its equipped storage means
KR20110116710A (en) * 2010-04-20 2011-10-26 삼성전자주식회사 Apparatus and method for supporting a plurality of exterior memory in portable terminal
KR20120131155A (en) * 2009-12-24 2012-12-04 에스티 에릭슨 에스에이 Memory management system offering direct as well as managed access to local storage memory

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060018484A (en) * 2004-08-24 2006-03-02 엘지전자 주식회사 Program force download method for mobile communication device
KR100631620B1 (en) * 2005-05-06 2006-10-09 삼성전자주식회사 Apparatus and method for allowing to access to its equipped storage means
KR20120131155A (en) * 2009-12-24 2012-12-04 에스티 에릭슨 에스에이 Memory management system offering direct as well as managed access to local storage memory
KR20110116710A (en) * 2010-04-20 2011-10-26 삼성전자주식회사 Apparatus and method for supporting a plurality of exterior memory in portable terminal

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106776190A (en) * 2016-11-11 2017-05-31 北京京存技术有限公司 A kind of eMMC writes method of testing and device
US11959959B2 (en) 2020-05-28 2024-04-16 Samsung Electronics Co., Ltd. Burn in board test device and system

Similar Documents

Publication Publication Date Title
CN100446126C (en) Flash memory access using a plurality of command cycles
CN101981541B (en) Booting an electronic device using flash memory and a limited function memory controller
CN105474319B (en) For configuring the device and method of the I/O of the memory of mixing memory module
CN100483348C (en) System and method for upgrading bit files for a field programmable gate array
CN101452745B (en) Programmer and programming method thereof
CN108804041A (en) Non-volatile memory device and its operating system（OS）Image processing method
CN103282887A (en) Controller and method for performing background operations
CN107451025B (en) Test method and system for controlling memory chip
CN104077166A (en) EPCS and EPCQ storer online upgrading method based on IP core in FPGA
CN102623069A (en) Random excitation flash model verification method
CN105940384B (en) The universal serial bus of peripheral equipment emulates
CN107797821A (en) Retry read method and the device using this method
CN107463341A (en) Method for deleting, device and the mobile terminal of FLASH chip
CN114446381B (en) eMMC fault analysis method, device, readable storage medium and electronic equipment
KR101466665B1 (en) Method of design of emmc multi-downloader using multiplexer
CN105023610A (en) Storage unit controller, control method thereof, and storage device
CN101329647A (en) Emulator of emulation in-chip FLASH
CN110058809B (en) Storage device and debugging system thereof
CN103812739A (en) Communication apparatus and communication method between FPGA and DSP
KR100825786B1 (en) Memory card and debugging method for the same
US7707353B2 (en) Access frequency estimation apparatus and access frequency estimation method
JP5900336B2 (en) Emulator verification system and emulator verification method
TWI528375B (en) Controller of a flash memory adaptor and the flash memory storage device using the same
KR20170111196A (en) Data storage device and operating method thereof and data process system containing the same therein
CN114328342A (en) Novel program control configuration method for PCIe heterogeneous accelerator card

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171124

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191125

Year of fee payment: 6