KR101452303B1 - 형상품목 기반의 시스템 복잡도 결정 방법 및 이를 이용한 장치 - Google Patents

형상품목 기반의 시스템 복잡도 결정 방법 및 이를 이용한 장치 Download PDF

Info

Publication number
KR101452303B1
KR101452303B1 KR1020110047198A KR20110047198A KR101452303B1 KR 101452303 B1 KR101452303 B1 KR 101452303B1 KR 1020110047198 A KR1020110047198 A KR 1020110047198A KR 20110047198 A KR20110047198 A KR 20110047198A KR 101452303 B1 KR101452303 B1 KR 101452303B1
Authority
KR
South Korea
Prior art keywords
hardware
item
items
software
module
Prior art date
Application number
KR1020110047198A
Other languages
English (en)
Other versions
KR20130027617A (ko
Inventor
조명섭
박영원
박범
Original Assignee
삼성탈레스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성탈레스 주식회사 filed Critical 삼성탈레스 주식회사
Priority to KR1020110047198A priority Critical patent/KR101452303B1/ko
Publication of KR20130027617A publication Critical patent/KR20130027617A/ko
Application granted granted Critical
Publication of KR101452303B1 publication Critical patent/KR101452303B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Physics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • Computational Mathematics (AREA)
  • Algebra (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Stored Programmes (AREA)
  • User Interface Of Digital Computer (AREA)

Abstract

시스템의 복잡도를 정량적으로 결정하는 시스템 복잡도 결정장치가 개시된다. 상기 시스템 복잡도 결정 장치는 하드웨어 형상품목들 상호 간 또는 하드웨어 형상품목들과 외부 시스템들 상호간의 인터페이싱을 위한 I/F 모듈의 존재 유무에 따른 제1값들과, 소프트웨어 형상품목들 상호 간 또는 상기 소프트 웨어 형상품목들과 상기 외부 시스템들 상호 간의 인터페이싱을 위한 I/F 모듈의 존재 유무에 따른 제2값들을 입력받는 입력 모듈과 상기 제1값들 및 상기 제2값들을 모두 합산하여 시스템 복잡도를 정량적으로 결정하는 연산 모듈 및 상기 결정된 시스템 복잡도를 외부 디스플레이 장치를 통해 출력하는 디스플레이 모듈을 포함한다.

Description

형상품목 기반의 시스템 복잡도 결정 방법 및 이를 이용한 장치{METHOD OF DETERMINING THE COMPLEXITY OF THE SYSTEM BASED ON CONFIGURATION ITEM AND APPARATUS THEREOF}
본 발명의 개념에 따른 실시 예는 시스템의 복잡도 결정 기술에 관한 것으로, 특히 형상품목과 형상품목의 인터페이스에 기반하여 시스템의 복잡도를 정량적으로 결정하는 시스템 복잡도 결정 방법 및 이를 이용한 장치에 관한 것이다.
종래에는 시스템의 규모를 요구사항의 수로 표현하는 방법이 종종 사용되고 있었으나 이러한 시스템의 규모는 시스템의 복잡도와는 전혀 다른 개념이며, 시스템 요구사항의 수는 개발자나, 개발조직 또는 개발 지침에 따라 크게 달라질 수도 있다. 시스템의 계층 구조 또한 시스템의 복잡도에 비례할 수는 있으나 시스템 복잡도 그 자체를 나타낼 수는 없으며, 이 또한 개발자나 개발조직 또는 개발 지침에 따라 달라질 수 있는 문제가 있다. 시스템의 복잡도를 알 수 있다면 신규 시스템의 개발 비용을 대략적으로 추정하는 것이 가능하게 되고, 시스템 엔지니어링 프로세스를 테일러링할 수 있는 효과가 있는바, 이러한 시스템 복잡도를 정량적으로 측정할 수 있는 방법이 요청된다.
본 발명이 이루고자 하는 기술적인 과제는 형상 품목 및 형상 품목의 인터페이스에 기반하여 시스템의 복잡도를 정량적으로 결정할 수 있는 시스템 복잡도 결정 방법 및 이를 이용한 장치를 제공하는 것이다.
본 발명의 일 실시 예에 따른 시스템 복잡도 결정장치는 하드웨어 형상품목들 상호 간 또는 하드웨어 형상품목들과 외부 시스템들 상호간의 인터페이싱을 위한 I/F 모듈의 존재 유무에 따른 제1값들과, 소프트웨어 형상품목들 상호 간 또는 상기 소프트 웨어 형상품목들과 상기 외부 시스템들 상호 간의 인터페이싱을 위한 I/F 모듈의 존재 유무에 따른 제2값들을 입력받는 입력 모듈과 상기 제1값들 및 상기 제2값들을 모두 합산하여 시스템 복잡도를 정량적으로 결정하는 연산 모듈 및 상기 결정된 시스템 복잡도를 외부 디스플레이 장치를 통해 출력하는 디스플레이 모듈을 포함한다.
상기 제1값들 및 상기 제2값들 각각은 상응하는 상기 I/F 모듈이 존재하는 경우에 1의 값을 갖고, 존재하지 않는 경우에는 0의 값을 갖는다.
본 발명의 다른 실시 예에 따른 시스템 복잡도 결정장치는, 하드웨어 형상품목들, 소프트웨어 형상품목들 및 외부 시스템들 상호 간의 인터페이스 및 상기 인 터페이스의 개발 난이도에 기초하여 하기 수학식에 따라 시스템 복잡도를 정량적으로 결정한다.
[수학식]
Figure 112011037279318-pat00001
여기에서, 상기
Figure 112011037279318-pat00002
는 상기 시스템 복잡도, 상기 n은 상기 하드웨어 형상품목들의 총 개수, 상기 m은 상기 소프트웨어 형상품목들의 총 개수, 상기 e는 상기 외부 시스템들의 총 개수를 의미하고,
상기
Figure 112011037279318-pat00003
는 상기 하드웨어 형상품목들 또는 상기 외부 시스템들 중 i번째 하드웨어 형상품목 또는 외부 시스템이 j번째 하드웨어 형상품목 또는 외부 시스템과 인터페이싱하기 위해 포함하는 I/F 모듈의 총 개수, 상기
Figure 112011037279318-pat00004
는 상기 i번째 하드웨어 형상품목의 개발 난이도, 상기
Figure 112011037279318-pat00005
는 상기 i번째 하드웨어 형상품목과 상기 j번째 하드웨어 형상품목 사이의 인터페이스 개발 난이도를 의미하며,
상기
Figure 112011037279318-pat00006
는 상기 소프트웨어 형상품목들 또는 상기 외부 시스템들 중 i번째 소프트웨어 형상품목 또는 외부 시스템이 j번째 소프트웨어 형상품목 또는 외부 시스템과 인터페이싱하기 위해 포함하는 I/F 모듈의 총 개수, 상기
Figure 112011037279318-pat00007
는 상기 i번째 소프트웨어 형상품목의 개발 난이도, 상기
Figure 112011037279318-pat00008
는 상기 i번째 소프트웨어 형상품목과 상기 j번째 소프트웨어 형상품목 사이의 인터페이스 개발 난이도이다.
상기
Figure 112011037279318-pat00009
, 상기
Figure 112011037279318-pat00010
, 상기
Figure 112011037279318-pat00011
및 상기
Figure 112011037279318-pat00012
는 사용자로부터 미리 설정된 범위 내에서 선택되는 정수 값이다.
본 발명의 실시 예에 따른 형상품목 기반의 시스템 복잡도 결정방법은 입력 모듈이 하드웨어 형상품목들 상호 간 또는 하드웨어 형상품목들과 외부 시스템들 상호간의 인터페이싱을 위한 I/F 모듈의 존재 유무에 따른 제1값들을 입력받는 단계와 상기 입력 모듈이 소프트웨어 형상품목들 상호 간 또는 상기 소프트 웨어 형상품목들과 상기 외부 시스템들 상호 간의 인터페이싱을 위한 I/F 모듈의 존재 유무에 따른 제2값들을 입력받는 단계와 연산 모듈이 상기 제1값들 및 상기 제2값들을 모두 합산하여 시스템 복잡도를 정량적으로 결정하는 단계 및 디스플레이 모듈이 상기 결정된 시스템 복잡도를 외부 디스플레이 장치를 통해 출력하는 단계를 포함한다.
본 발명의 실시 예에 따른 형상품목 기반의 시스템 복잡도 결정 방법 및 이를 이용한 장치는 형상품목과 형상품목의 인터페이스에 기반하여 시스템의 복잡도를 정량적으로 결정할 수 있으므로 결정된 시스템의 복잡도에 맞춰 시스템 엔지니어링 프로세스를 테일러링 할 수 있는 효과가 있다.
또한 시스템 개발에 대한 제안서 작성 초기 또는 초기 개념 분석 단계에서 시스템의 개발 비용을 미리 추정하는 것이 가능하여 시스템 개발에 있어서의 불확실성을 줄이는 효과가 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 본 발명의 실시 예에 따른 형상품목 기반의 시스템 복잡도 결정 방법을 설명하기 위한 하드웨어 형상품목의 계층 구성도를 나타낸다.
도 2는 본 발명의 실시 예에 따른 형상품목 기반의 시스템 복잡도 결정 방법을 설명하기 위한 소프트웨어 형상품목의 계층 구성도를 나타낸다.
도 3은 본 발명의 실시 예에 따른 형상품목 기반의 시스템 복잡도 결정장치의 내부 블럭도를 나타낸다.
도 4a 는 본 발명의 실시 예에 따른 하드웨어 형상품목의 계층 구성도의 복잡도를 계산하기 위한 제1 템플릿의 일례를 나타낸다.
도 4b 는 본 발명의 실시 예에 따른 소프트웨어 형상품목의 계층 구성도의 복잡도를 계산하기 위한 제2 템플릿의 일례를 나타낸다.
도 5a는 도 1에 도시된 하드웨어 형상품목의 계층 구성도의 복잡도를 도 4a에 도시된 제1 템플릿을 이용하여 계산한 예를 나타낸다.
도 5b는 도 2에 도시된 소프트웨어 형상품목의 계층 구성도의 복잡도를 도 4b에 도시된 제2 템플릿을 이용하여 계산한 예를 나타낸다.
도 6은 본 발명의 실시 예에 따른 형상품목 기반의 시스템 복잡도 결정 방법을 설명하기 위한 순서도이다.
본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 또는 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예들을 설명하기 위한 목적으로 예시된 것으로서, 본 발명의 개념에 따른 실시 예들은 다양한 형태들로 실시될 수 있으며 본 명세서에 설명된 실시 예들에 한정되지 않는다.
본 발명의 개념에 따른 실시 예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 실시 예들을 도면에 예시하고 본 명세서에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예들을 특정한 개시 형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물, 또는 대체물을 포함한다.
제1 또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1구성요소는 제2구성요소로 명명될 수 있고, 유사하게 제2구성요소는 제1구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다.
도 1은 본 발명의 실시 예에 따른 형상품목 기반의 시스템 복잡도 결정 방법을 설명하기 위한 하드웨어 형상품목의 계층 구성도를 나타내고, 도 2는 본 발명의 실시 예에 따른 형상품목 기반의 시스템 복잡도 결정 방법을 설명하기 위한 소프트웨어 형상품목의 계층 구성도를 나타낸다.
본 명세서에서 형상품목(Configuration Item)이란 구성 관리의 관점에서 하나의 단위로 다루어지는 하드웨어나 소프트웨어 구성 요소의 집합을 의미하며, 상기 형상품목 중 하드웨어 형상품목(HWCI)은 별도의 전원 공급기를 갖고 외부 인클로저(Enclosure)를 구비하며, 여러 개의 백플레인(backplane)과 보드로 구성되는 장비이다.
또한, 소프트웨어 형상품목(CSCI)은 하나의 하드웨어에 탑재되는 주요 소프트웨어 기능 블록을 의미하며, 상기 소프트웨어 형상품목은 상기 하드웨어 형상품목에 탑재된다.
도 1을 참조하면, 하드웨어 형상품목의 계층 구성도는 복수의 하드웨어 형상품목들(H1 내지 H34) 및 복수의 외부 시스템들(E1 내지 E17)을 포함한다.
복수의 하드웨어 형상품목들(H1 내지 H34)과 복수의 외부 시스템들(E1 내지 E17) 사이의 실선으로 표시된 화살표들은 복수의 하드웨어 형상품목들(H1 내지 H34) 상호 간의 인터페이스 또는 복수의 하드웨어 형상품목들(H1 내지 H34) 및 복수의 외부 시스템들(E1 내지 E17) 상호 간의 인터페이스를 나타낸다.
본 명세서에서 상기 인터페이스는 기본적으로 양방향 통신이 아닌 단방향 통신을 의미하며 그 인터페이싱 방향은 화살표의 방향으로 표시된다.
예를 들어, 제19하드웨어 형상품목(H19)과 제8외부 시스템(E8) 사이에는 양방향으로 화살표가 표시되어 있어 각각 서로에 대한 인터페이스가 존재함을 나타낸다.
또한 제9외부 시스템(E9)으로부터 제5하드웨어 형상품목(H5)을 향해 일 방향의 화살표로 표시된 것은, 제9외부 시스템(E9)으로부터 제5하드웨어 형상품목(H5)에 대한 인터페이스는 존재하지만, 제5하드웨어 형상품목(H5)으로부터 제9외부 시스템(E9)에 대한 인터페이스는 존재하지 않는다는 것을 의미한다.
한편, 도 1에 도시된 외부 환경(E18)은 상기 형상품목 기반의 시스템의 개발 복잡도에 영향을 주는 환경적 요인에 대한 것으로, 예컨대 바람, 온도, 진동, 소음, 충격, 염수 등의 외부 환경 요인이 될 수 있다.
외부 환경(E18)을 고려한 형상품목 기반의 시스템은 그 외부 환경(E18)을 극복하고 작업을 수행할 수 있어야 하므로, 외부환경에 따른 영향으로 인해 시스템 복잡도가 높아질 수 있다.
예를 들어, 특정 리히터 규모의 지진에 견딜 수 있는 내지진성을 갖거나 섭씨 50도 이상의 고온에서도 동작하기 위한 내열성을 갖도록 시스템을 구성하는 것은 그만큼 시스템의 개발의 복잡도가 높아진다는 것을 의미한다.
도 2를 참조하면, 소프트웨어 형상품목의 계층 구성도는 복수의 소프트웨어 형상품목들(S1 내지 S23) 및 복수의 외부 시스템들(E1 내지 E17)을 포함한다.
복수의 소프트웨어 형상품목들(S1 내지 S23)과 복수의 외부 시스템들(E1 내지 E17) 사이의 실선으로 표시된 화살표들은 복수의 소프트웨어 형상품목들(S1 내지 S23) 상호 간의 인터페이스 또는 복수의 소프트웨어 형상품목들(S1 내지 S23) 및 복수의 외부 시스템들(E1 내지 E17) 상호 간의 인터페이스를 나타낸다.
도 1 및 도 2에서는 설명의 편의상 복수의 하드웨어 형상품목들(H1 내지 H34)의 총 품목 개수를 34개로, 복수의 소프트웨어 형상품목들(S1 내지 S23)의 총 품목 개수를 23개로, 복수의 외부 시스템들의 총 개수를 17개로 도시하였으나, 본 발명은 이에 한정되는 것이 아니며 설계에 따라 다양한 개수의 하드웨어 형상품목들, 소프트웨어 형상품목들 및 외부 시스템들로 구현될 수 있다.
도 3은 본 발명의 실시 예에 따른 형상품목 기반의 시스템 복잡도 결정장치의 내부 블럭도를 나타낸다.
도 1 내지 도 3을 참조하면, 형상품목 기반의 시스템 복잡도 결정장치(10)는 입력 모듈(100), 연산 모듈(200) 및 출력 모듈(300)을 포함한다.
본 명세서에서 모듈이라 함은 본 발명의 실시 예에 따른 기술적 사상을 수행하기 위한 하드웨어 및 상기 하드웨어를 구동하기 위한 소프트웨어의 기능적 또는 구조적 결합을 의미할 수 있다. 예컨대, 상기 모듈은 소정의 프로그램 코드와 상기 프로그램 코드가 수행되기 위한 하드웨어 리소스의 논리적 또는 기능적 단위를 의미할 수 있고 물리적으로 연결된 프로그램 코드를 의미하거나 한 종류의 하드웨어를 의미할 수도 있다.
입력 모듈(100)은 사용자로부터 하드웨어 형상품목들 각각(예컨대, H1 내지 H34 중 어느 하나)이 다른 하드웨어 형상품목들(예컨대, 상기 H1 내지 H34 중 어느 하나를 제외한 형상품목들) 각각과 인터페이싱하기 위한 I/F 모듈이 존재하는 지에 따른 값(V11)을 입력받는다.
또한 입력 모듈(100)은 상기 사용자로부터 상기 하드웨어 형상품목들(H1 내지 H34) 각각이 외부 시스템들(E1 내지 E17) 각각과 인터페이싱하기 위한 I/F 모듈이 존재하는 지에 따른 값(V12) 및 상기 외부 시스템들(E1 내지 E17) 각각이 상기 하드웨어 형상품목들(H1 내지 H34) 각각과 인터페이싱하기 위한 I/F 모듈이 존재하는지에 따른 값(V13)을 입력받는다.
한편, 입력 모듈(100)은 사용자로부터 소프트웨어 형상품목들 각각(예컨대, S1 내지 S23 중 어느 하나)이 다른 소프트웨어 형상품목들각(예컨대, 상기 S1 내지 S23 중 어느 하나를 제외한 형상품목들) 각각과 인터페이싱하기 위한 I/F 모듈이 존재하는 지에 따른 값(V21)을 입력받는다.
또한 입력 모듈(100)은 상기 사용자로부터 상기 소프트웨어 형상품목들(S1 내지 S23) 각각이 외부 시스템들(E1 내지 E17) 각각과 인터페이싱하기 위한 I/F 모듈이 존재하는 지에 따른 값(V22) 및 상기 외부 시스템들(E1 내지 E17) 각각이 상기 소프트웨어 형상품목들(S1 내지 S23) 각각과 인터페이싱하기 위한 I/F 모듈이 존재하는지에 따른 값(V23)을 입력받는다.
실시 예에 따라 상기 I/F 모듈이 존재하는 지에 따른 인터페이스 존재값들(V11 ~ V13 및 V21 ~ V23) 각각은 상응하는 I/F 모듈이 존재하는 경우 '1'의 값을 갖고, 존재하지 않는 경우 '0'의 값을 갖도록 설정될 수 있다.
또한 실시 예에 따라 입력 모듈(100)은 상기 사용자로부터 상기 형상품목들(H1 ~ H34 및 S1 ~ S23) 각각의 개발 난이도인 제1난이도(L1) 및 상기 인터페이스 존재값들(V11 ~ V13 및 V21 ~ V23) 각각에 상응하는 인터페이스 개발에 대한 난이도인 제2난이도(L2)를 더 입력받을 수 있다.
연산 모듈(200)은 상기 입력 모듈(100)이 입력받은 상기 값들(V11 ~ V13 및 V21 ~ V23)을 모두 합산하여, 도 1 및 도 2에 도시된 형상품목 기반의 시스템에 대한 복잡도(CoSbasic)를 결정한다.
실시 예에 따라 연산 모듈(200)은 상기 값들(V11 ~ V13 및 V21 ~ V23)에 상기 형상품목들(H1 ~ H34 및 S1 ~ S23) 각각의 개발 난이도인 제1난이도(L1) 및 상기 값들(V11 ~ V13 및 V21 ~ V23) 각각에 상응하는 인터페이스 개발 난이도인 제2난이도(L2)를 곱한 값을 모두 합산하여 상기 형상품목 기반의 시스템에 대한 복잡도(CoSNUD)를 결정할 수 있다.
디스플레이 모듈(300)은 연산 모듈(200)이 결정한 시스템 복잡도(CoSbasic 또는 CoSNUD)를 외부 디스플레이 장치를 통해 출력한다.
보다 구체적인 설명을 위하여, 이하 실시예 1 또는 실시예 2를 통하여 형상품목 기반의 시스템 복잡도 결정장치(10)의 복잡도 결정 방법을 설명한다.
본 발명의 실시예1에 따른 시스템 복잡도 결정 장치(10)는 하드웨어 형상품목 상호들(H1 내지 H34) 상호 간의 인터페이스 및 하드웨어 형상품목들(H1 내지 H34)과 외부 시스템들(E1 내지 E17) 상호 간의 인터페이스의 총 개수와, 소프트웨어 형상품목(S1 내지 S23)들 상호 간의 인터페이스 및 또는 소프트웨어 형상품목들(S1 내지 S23)과 외부 시스템들(E1 내지 E17) 상호 간의 인터페이스)의 총 개수의 합으로 시스템 복잡도(CoSbasic)를 결정한다.
즉, 하기 수학식 1에 따라 시스템의 복잡도(CoSbasic)를 결정한다.
Figure 112011037279318-pat00013
여기에서, 상기 n은 하드웨어 형상품목들의 총 개수이고, 상기 m은 소프트웨어 형상품목들의 총 개수이며, 상기 e는 환경을 포함한 외부 시스템들의 총 개수이다.
상기
Figure 112011037279318-pat00014
는 i번째 하드웨어 형상품목과 j번째 하드웨어 형상품목 사이의 인터페이스(또는 외부 시스템) 존재 여부에 대한 값을 의미하고, 상기 i번째 하드웨어 형상품목과 상기 j번째 하드웨어 형상품목 사이에 인터페이스가 존재하면 상기
Figure 112011037279318-pat00015
는 1의 값을 갖고 존재하지 않는다면 0의 값을 갖는다.
예컨대, 도 1을 참조하여
Figure 112011037279318-pat00016
에서 i = 13 이고 j = 23 인 경우라 가정하면, 제13하드웨어 형상품목(H13)과 제23하드웨어 형상품목(H23)사이의 인터페이스가 존재하므로
Figure 112011037279318-pat00017
(i = 13 , j = 23)는 1의 값을 갖는다.
만일,
Figure 112011037279318-pat00018
에서 i = 13 이고 j = 35 인 경우라 가정하면, 이때에는 제35하드웨어 형상품목은 존재하지 않으므로(도 1에서는 제34하드웨어 형상품목(H34)까지 존재) 제13하드웨어 형상품목(H13)과 제1외부 시스템(E1)사이의 인터페이스의 존재 유무를 판단한다.
따라서, 상기 제13하드웨어 형상품목(H13)과 제1외부 시스템(E1)사이에 인터페이스가 존재하지 않으므로
Figure 112011037279318-pat00019
(i = 13 , j = 35)는 0의 값을 갖는다.
이와 유사하게, 상기
Figure 112011037279318-pat00020
는 i번째 소프트웨어 형상품목과 j번째 소프트웨어 형상품목 사이의 인터페이스(또는 외부 시스템) 존재 여부에 대한 값을 의미하고, 상기 i번째 소프트웨어 형상품목과 상기 j번째 소프트웨어 형상품목 사이에 인터페이스가 존재하면 상기
Figure 112011037279318-pat00021
는 1의 값을 갖고 존재하지 않는다면 0의 값을 갖는다.
예컨대, 도 2를 참조하여
Figure 112011037279318-pat00022
에서 i = 3 이고 j = 8 인 경우라 가정하면, 제3소프트웨어 형상품목(S3)과 제13소프트웨어 형상품목(S8)사이의 인터페이스가 존재하므로
Figure 112011037279318-pat00023
(i = 3 , j = 8)는 1의 값을 갖는다.
만일,
Figure 112011037279318-pat00024
에서 i = 8 이고 j = 25 인 경우라 가정하면, 이때에는 제25소프트웨어 형상품목은 존재하지 않으므로(도 2에서는 제23소프트웨어 형상품목(H34)까지 존재) 제8소프트웨어 형상품목(S8)과 제2외부 시스템(E2)사이의 인터페이스의 존재 유무를 판단한다.
따라서, 상기 제8소프트웨어 형상품목(S8)과 제2외부 시스템(E2)사이에 인터페이스가 존재하므로
Figure 112011037279318-pat00025
(i = 8 , j = 25)는 1의 값을 갖는다.
결국, 도 1 및 도 2에 도시된 바와 같은 경우라면 수학식 1은 하기의 수학식 2와 같이 표시되어 시스템의 복잡도(CoSbasic)를 구할 수 있게 된다.
Figure 112011037279318-pat00026
즉, 수학식 1의 상기 n은 하드웨어 형상품목들(H1 내지 H34)의 총 개수인 34가 되고, 상기 m은 소프트웨어 형상품목들(S1 내지 S23)의 총 개수인 23가 되고, 상기 e는 외부 시스템들(E1 내지 E17)의 총 개수인 17이 된다.
앞서 설명하였듯이 소프트웨어 형상품목들(S1 내지 S23) 각각은 상응하는 하드웨어 형상품목들(H1 내지 H34) 각각에 탑재되므로, 하드웨어 형상품목들(H1 내지 H34)과 소프트웨어 형상품목들(S1 내지 S23) 상호 간의 인터페이스는 시스템 복잡도 결정에서 무시한다.
한편, 상기
Figure 112011037279318-pat00027
와 관련하여 H13 과 H31를 예를 들어 비교해 볼 때, H13은 제1하드웨어 형상품목(H1)으로부터 제3하드웨어 형상품목(H3)으로의 인터페이스 존재 여부에 대한 값이고, H31은 제3하드웨어 형상품목(H3)으로부터 제1하드웨어 형상품목(H1)으로의 인터페이스 존재 여부에 대한 값으로 이들의 값은 서로 다를 수 있다.
즉, 제1하드웨어 형상품목(H1)으로부터 제3하드웨어 형상품목(H3)으로의 인터페이스가 존재한다는 것은, 제1하드웨어 형상품목(H1)에 제3하드웨어 형상품목(H3)과 인터페이싱하기 위한 I/F 모듈이 존재한다는 것을 의미할 수 있다.
따라서, 제1하드웨어 형상품목(H1)으로부터 제3하드웨어 형상품목(H3)에 접속하기 위한 인터페이스가 존재할 수 있으나 제3하드웨어 형상품목(H3)으로부터 제1하드웨어 형상품목(H1)으로 접속하기 위한 인터페이스는 존재하지 않을 수 있다.
본 발명의 실시예2에 따른 시스템 복잡도 결정 장치(10)는 하드웨어 형상품목들 상호 간의 인터페이스(또는 하드웨어 형상품목들과 외부 시스템들 상호 간의 인터페이스), 상기 하드웨어 형상품목들의 개발 난이도, 상기 하드웨어 형상품목 상호 간의 인터페이스 개발 난이도(또는 하드웨어 형상품목들과 외부 시스템들 상호 간의 인터페이스 개발 난이도), 소프트웨어 형상품목들 상호 간의 인터페이스(또는 소프트웨어 형상품목들과 외부 시스템들 상호 간의 인터페이스), 상기 소프트웨어 형상품목들의 개발 난이도 및 상기 소프트웨어 형상품목 상호 간의 인터페이스 개발 난이도(또는 소프트웨어 형상품목들과 외부 시스템들 상호 간의 인터페이스 개발 난이도)에 기반하여 시스템 복잡도를 결정한다.
즉, 하기 수학식 3에 따라 시스템의 복잡도를 결정한다.
Figure 112011037279318-pat00028
여기에서, 상기 n 은 하드웨어 형상품목들의 총 개수이고, 상기 m은 소프트웨어 형상품목들의 총 개수이며, 상기 e는 환경을 포함한 외부 시스템의 총 개수를 의미한다.
상기
Figure 112011037279318-pat00029
는 i번째 하드웨어 형상품목과 j번째 하드웨어 형상품목(또는 상응하는 외부 시스템) 사이의 인터페이스 존재 여부에 대한 값을 의미하고, 상기 i번째 하드웨어 형상품목과 상기 j번째 하드웨어 형상품목(또는 상응하는 외부 시스템) 사이에 인터페이스가 존재하면 상기
Figure 112011037279318-pat00030
는 1의 값을 갖고 존재하지 않는다면 0의 값을 갖는다.
상기
Figure 112011037279318-pat00031
는 상기 i번째 하드웨어 형상품목의 개발 난이도를 의미하고, 상기
Figure 112011037279318-pat00032
는 상기 i번째 하드웨어 형상품목과 j번째 하드웨어 형상품목(또는 상응하는 외부 시스템) 사이의 인터페이스 개발 난이도를 의미한다.
상기 i번째 하드웨어 형상품목의 개발 난이도나 상기 i번째 하드웨어 형상품목과 j번째 하드웨어 형상품목 사이의 인터페이스의 개발 난이도는 사용자의 설정에 의해 미리 정해진 범위, 예컨대 1 이상 5 이하의 자연수 범위 내의 값을 가질 수 있다.
이와 유사하게, 상기
Figure 112011037279318-pat00033
는 i번째 소프트웨어 형상품목과 j번째 소프트웨어 형상품목(또는 상응하는 외부 시스템) 사이의 인터페이스 존재 여부에 대한 값을 의미하고, 상기 i번째 소프트웨어 형상품목과 상기 j번째 소프트웨어 형상품목(또는 상응하는 외부 시스템) 사이에 인터페이스가 존재하면 상기
Figure 112011037279318-pat00034
는 1의 값을 갖고 존재하지 않는다면 0의 값을 갖는다.
상기
Figure 112011037279318-pat00035
는 상기 i번째 소프트웨어 형상품목의 개발 난이도를 의미하고, 상기
Figure 112011037279318-pat00036
는 상기 i번째 소프트웨어 형상품목과 j번째 소프트웨어 형상품목(또는 상응하는 외부 시스템) 사이의 인터페이스 개발 난이도를 의미한다.
상기 i번째 소프트웨어 형상품목의 개발 난이도나 상기 i번째 하드웨어 형상품목과 j번째 하드웨어 형상품목 사이의 인터페이스의 개발 난이도는 사용자의 설정에 의해 미리 정해진 범위, 예컨대 1 이상 5 이하의 자연수 범위 내의 값을 가질 수 있다.
도 4a 는 본 발명의 실시 예에 따른 하드웨어 형상품목의 계층 구성도의 복잡도를 계산하기 위한 제1 템플릿의 일례를 나타내고, 도 4b 는 본 발명의 실시 예에 따른 소프트웨어 형상품목의 계층 구성도의 복잡도를 계산하기 위한 제2 템플릿의 일례를 나타낸다.
상기 제1 템플릿 및 제2 템플릿은 Design Structure Matrix(DSM)를 변형하여, 즉, 각 로우(row)별 복잡도를 산출할 수 있도록 상기 제1 템플릿 및 제2 템플릿의 가장 우측 컬럼(coulmn)에 각 로우 별 복잡도 산출 영역(SUMnud)을 추가하여 구현된다.
상기 제1 템플릿 및 제2 템플릿은 미국방부 아키텍쳐 프레임워크(DoDAF) 또는 국방 아키텍쳐 프레임워크(MNDAF)와 같은 아키텍처 프레임워크에서의 시스템 뷰(view)로 나오는 산출물과 유사하게 구현될 수 있다.
따라서, 상기 본 발명의 실시예1과 실시예2에 따른 시스템의 복잡도를 통합적으로 빠르게 계산하여 그 결과를 나타낼 수 있는 장점이 있다.
보다 구체적인 설명을 위해 도 4a를 참조하면, 제1 템플릿의 음영으로 표시된 부분은 인터페이스가 존재하지 않거나 무시되는 영역으로 상기 하드웨어 형상품목의 계층 구성도의 복잡도 계산시 영향을 미치지 않는 영역이다.
예컨대, 상기 음영으로 표시된 영역은 복수의 하드웨어 형상품목들(H1 내지 H34) 각각의 자기 자신과의 관계와, 복수의 외부 시스템들(E1 내지 E17) 상호 간의 인터페이스를 고려치 않기 위한 영역이다.
상기 제1 템플릿의 가장 좌측의 칼럼(column)에는 실시예 2에 따른 복수의 하드웨어 형상품목들(H1 내지 H34) 각각의 개발 난이도가 입력되는 영역이다.
상기 제1 템플릿의 가장 우측의 칼럼에는 실시예 2에 따른 복수의 하드웨어 형상품목들(H1 내지 H34) 각각이 다른 복수의 하드웨어 형상품목들(H1 내지 H34)과인터페이스의 존재에 따른 값에 그 인터페이스 개발난이도를 곱한 값의 합이 입력되는 영역이다.
보다 구체적으로 상기 제1 템플릿의 두 번째 로우(row)를 예를 들어 설명하면, 가장 좌측의 블랭크에는 제1하드웨어 형상품목(H1)의 개발 난이도가 입력되고, 가장 우측을 제외한 나머지 블랭크들에는 제1하드웨어 형상품목(H1)과 나머지 하드웨어 형상품목들(H2 내지 H20) 및 외부 시스템들(E1 내지 E10) 상호 간의 인터페이스 존재 여부에 대한 값(예컨대, 존재하면 '1', 존재하지 않으면 '-' )이 각각 입력된다.
이때, 상기 인터페이스 존재 여부에 대한 값에 상기 인터페이스의 개발 난이도를 곱한 값이 입력될 수 있다.
상기 인터페이스의 개발 난이도는 사용자로부터 직접 입력될 수 있다.
가장 우측 블랭크에는 상기 인터페이스 존재 여부에 대한 값들의 합산치가 입력된다.
이와 유사하게 도 4b를 참조하면, 제2 템플릿의 음영으로 표시된 부분 역시 상기 소프트웨어 형상품목의 계층 구성도의 복잡도 계산 시 영향을 미치지 않는 영역이다.
도 4a 및 도 4b 에서는 설명의 편의상 하드웨어 형상품목들의 개수를 20개, 외부 시스템의 개수를 10개, 소프트웨어 형상품목들의 개수를 20개로 도시하였으나, 설계에 따라 그 수를 확장할 수 있음은 당업자에게 자명하다.
도 5a는 도 1에 도시된 하드웨어 형상품목의 계층 구성도의 복잡도를 도 4a에 도시된 제1 템플릿을 이용하여 계산한 예를 나타내고, 도 5b는 도 2에 도시된 소프트웨어 형상품목의 계층 구성도의 복잡도를 도 4b에 도시된 제2 템플릿을 이용하여 계산한 예를 나타낸다.
이를 구체적으로 설명하기 위해 대표적으로 도 5b의 4번째 로우(row)에 대하여 예를 들어 설명한다.
가장 좌측 칼럼에는 제3소프트웨어 형상품목(S3)의 개발난이도인 5가 입력되고, 이후 제3소프트웨어 형상품목(S3)이 다른 소프트웨어 형상품목들(S1, S2 및 S4 내지 S23)이나 외부 시스템들(E1 내지 E17) 사이에 인터페이스의 존재 여부에 대한 값이 난이도를 고려하여 입력된다.
제3소프트웨어 형상품목(S3)과 제1소프트웨어 형상품목(S1)과의 인터페이스가 존재하고 그 인터페이스의 개발 난이도가 4이면, 상기 4번째 로우의 3번째 컬럼에는 4가 입력된다.
한편, 제3소프트웨어 형상품목(S3)에서 제23소프트웨어 형상품목(S23)으로의 인터페이스가 존재하지 않으면 상기 4번째 로우의 26번째 컬럼에는 '-'로 표시된 다.
상기 4번째 로우의 마지막 칼럼에는 상기 인터페이스의 존재 여부에 대한 값이 난이도를 고려하여 입력된 값들에 상기 제3소프트웨어 형상품목(S3)의 개발난이도인 5를 곱한 총합이 입력된다.
따라서 도 1 내지 도 5b를 참조하여, 본 발명인 형상품목 기반의 시스템 복잡도 결정 장치(10)가 상기 실시예 1 및 실시예 2의 방법으로 결정한 시스템의 복잡도를 요약하면 하기의 표 1과 같다.
Figure 112011037279318-pat00037
따라서 본 발명의 실시 예에 따른 형상품목 기반의 시스템 복잡도 결정 장치는(10) 시스템에 대한 제안서 작성 초기 또는 초기 개념 분석 단계에서 이미 시스템의 개발 비용을 추정할 수 있고, 또한 결정된 시스템의 복잡도에 따라 시스템 엔지니어링 프로세스를 테일러링 할 수 있는 효과가 있다.
도 6은 본 발명의 실시 예에 따른 형상품목 기반의 시스템 복잡도 결정 방법을 설명하기 위한 순서도이다.
도 1 내지 도 6을 참조하면, 형상품목 기반의 시스템 복잡도 결정 방법은 입력 모듈(100)이 하드웨어 형상품목들(H1 ~ H34) 상호 간 또는 하드웨어 형상품목들(H1 ~ H34)과 외부 시스템들(E1 ~ E17) 상호 간의 인터페이싱을 위한 I/F 모듈의 존재 유무에 따른 제1값들(V11 ~ V13)을 입력받는다(S10).
또한 입력 모듈(100)은 소프트웨어 형상품목들(S1 ~ S23) 상호 간 또는 상기 소프트웨어 형상품목들(S1 ~ S23)과 상기 외부 시스템들(E1 ~ E17) 상호 간의 인터페이싱을 위한 I/F 모듈의 존재 유무에 따른 제2값들(V21 ~ V23)을 입력받는다(S30).
실시 예에 따라 상기 제1값들(V11 ~ V13) 및 제2값들(V21 ~ V23) 각각은 상응하는 상기 I/F 모듈이 존재하는 경우에 1의 값을 갖고, 존재하지 않는 경우에는 0의 값을 갖도록 설정될 수 있다.
연산 모듈(200)은 상기 제1값들(V11 ~ V13) 및 상기 제2값들(V21 ~ V23)을 모두 합산하여 시스템 복잡도를 정량적으로 결정한다(S50).
디스플레이 모듈(300)은 상기 결정된 시스템 복잡도를 외부 디스플레이 장치를 통해 출력한다(S70).
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
10 : 형상품목 기반의 시스템 복잡도 결정장치
100: 입력 모듈
200: 연산 모듈
300: 출력 모듈

Claims (5)

  1. 하드웨어 형상품목들 상호 간 또는 하드웨어 형상품목들과 외부 시스템들 상호간의 인터페이싱을 위한 I/F 모듈의 존재 유무에 따른 제1값들과, 소프트웨어 형상품목들 상호 간 또는 상기 소프트 웨어 형상품목들과 상기 외부 시스템들 상호 간의 인터페이싱을 위한 I/F 모듈의 존재 유무에 따른 제2값들을 입력받는 입력 모듈;
    상기 제1값들 및 상기 제2값들을 모두 합산하여 시스템 복잡도를 정량적으로 결정하는 연산 모듈; 및
    상기 결정된 시스템 복잡도를 외부 디스플레이 장치를 통해 출력하는 디스플레이 모듈;을 포함하는 형상품목 기반의 시스템 복잡도 결정장치.
  2. 제1항에 있어서, 상기 제1값들 및 상기 제2값들 각각은 상응하는 상기 I/F 모듈이 존재하는 경우에 1의 값을 갖고, 존재하지 않는 경우에는 0의 값을 갖는 형상품목 기반의 시스템 복잡도 결정장치.
  3. 하드웨어 형상품목들, 소프트웨어 형상하드웨어 형상품목들, 소프트웨어 형상품목들 및 외부 시스템들 상호 간의 인터페이스 및 상기 인터페이스의 개발 난이도를 입력받는 입력 모듈;
    상기 입력받은 하드웨어 형상품목들, 소프트웨어 형상하드웨어 형상품목들, 소프트웨어 형상품목들 및 외부 시스템들 상호 간의 인터페이스 및 상기 인터페이스의 개발 난이도에 기초하여 하기 수학식에 따라 시스템 복잡도를 정량적으로 결정하는 연산 모듈;
    상기 연산 모듈에서 결정된 시스템 복잡도를 출력하는 디스플레이 모듈을 포함하는 시스템 복잡도 결정장치.
    [수학식]
    Figure 112014080565047-pat00038

    여기에서, 상기
    Figure 112014080565047-pat00039
    는 상기 시스템 복잡도, 상기 n은 상기 하드웨어 형상품목들의 총 개수, 상기 m은 상기 소프트웨어 형상품목들의 총 개수, 상기 e는 상기 외부 시스템들의 총 개수를 의미하고,
    상기
    Figure 112014080565047-pat00040
    는 상기 하드웨어 형상품목들 또는 상기 외부 시스템들 중 i번째 하드웨어 형상품목 또는 외부 시스템이 j번째 하드웨어 형상품목 또는 외부 시스템과 인터페이싱하기 위해 포함하는 I/F 모듈의 총 개수, 상기
    Figure 112014080565047-pat00041
    는 상기 i번째 하드웨어 형상품목의 개발 난이도, 상기
    Figure 112014080565047-pat00042
    는 상기 i번째 하드웨어 형상품목과 상기 j번째 하드웨어 형상품목 사이의 인터페이스 개발 난이도를 의미하며,
    상기
    Figure 112014080565047-pat00043
    는 상기 소프트웨어 형상품목들 또는 상기 외부 시스템들 중 i번째 소프트웨어 형상품목 또는 외부 시스템이 j번째 소프트웨어 형상품목 또는 외부 시스템과 인터페이싱하기 위해 포함하는 I/F 모듈의 총 개수, 상기
    Figure 112014080565047-pat00044
    는 상기 i번째 소프트웨어 형상품목의 개발 난이도, 상기
    Figure 112014080565047-pat00045
    는 상기 i번째 소프트웨어 형상품목과 상기 j번째 소프트웨어 형상품목 사이의 인터페이스 개발 난이도이다.
  4. 제3항에 있어서, 상기
    Figure 112014080565047-pat00046
    , 상기
    Figure 112014080565047-pat00047
    , 상기
    Figure 112014080565047-pat00048
    및 상기
    Figure 112014080565047-pat00049
    는 사용자로부터 미리 설정된 범위 내에서 선택되는 값인 시스템 복잡도 결정장치.
  5. 입력 모듈이 하드웨어 형상품목들 상호 간 또는 하드웨어 형상품목들과 외부 시스템들 상호간의 인터페이싱을 위한 I/F 모듈의 존재 유무에 따른 제1값들을 입력받는 단계;
    상기 입력 모듈이 소프트웨어 형상품목들 상호 간 또는 상기 소프트 웨어 형상품목들과 상기 외부 시스템들 상호 간의 인터페이싱을 위한 I/F 모듈의 존재 유무에 따른 제2값들을 입력받는 단계;
    연산 모듈이 상기 제1값들 및 상기 제2값들을 모두 합산하여 시스템 복잡도를 정량적으로 결정하는 단계; 및
    디스플레이 모듈이 상기 결정된 시스템 복잡도를 외부 디스플레이 장치를 통해 출력하는 단계;를 포함하는 형상품목 기반의 시스템 복잡도 결정방법.
KR1020110047198A 2011-05-19 2011-05-19 형상품목 기반의 시스템 복잡도 결정 방법 및 이를 이용한 장치 KR101452303B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110047198A KR101452303B1 (ko) 2011-05-19 2011-05-19 형상품목 기반의 시스템 복잡도 결정 방법 및 이를 이용한 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110047198A KR101452303B1 (ko) 2011-05-19 2011-05-19 형상품목 기반의 시스템 복잡도 결정 방법 및 이를 이용한 장치

Publications (2)

Publication Number Publication Date
KR20130027617A KR20130027617A (ko) 2013-03-18
KR101452303B1 true KR101452303B1 (ko) 2014-10-23

Family

ID=48178418

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110047198A KR101452303B1 (ko) 2011-05-19 2011-05-19 형상품목 기반의 시스템 복잡도 결정 방법 및 이를 이용한 장치

Country Status (1)

Country Link
KR (1) KR101452303B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030041040A (ko) * 2001-11-19 2003-05-23 바산네트워크(주) 소프트웨어 규모 및 복잡도 측정 방법 및 시스템
JP2009505274A (ja) 2005-08-17 2009-02-05 インターナショナル・ビジネス・マシーンズ・コーポレーション コンピューティング・システムの構成の複雑度を定量的に評価するためのシステムおよび方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030041040A (ko) * 2001-11-19 2003-05-23 바산네트워크(주) 소프트웨어 규모 및 복잡도 측정 방법 및 시스템
JP2009505274A (ja) 2005-08-17 2009-02-05 インターナショナル・ビジネス・マシーンズ・コーポレーション コンピューティング・システムの構成の複雑度を定量的に評価するためのシステムおよび方法

Also Published As

Publication number Publication date
KR20130027617A (ko) 2013-03-18

Similar Documents

Publication Publication Date Title
Piomelli Large eddy simulations in 2030 and beyond
Meeus et al. An overview of today’s high-level synthesis tools
Park et al. Numerical aspects and implementation of a two-layer zonal wall model for LES of compressible turbulent flows on unstructured meshes
Jacobson et al. Evaluation of time-domain damping identification methods for flutter-constrained optimization
Yu et al. A high-order spectral difference method for unstructured dynamic grids
US20150220672A1 (en) Method and apparatus for modelling power consumption of integrated circuit
Tian et al. A systematic evaluation of accelerating indoor airflow simulations using cross-platform parallel computing
Pan An immersed boundary method on unstructured Cartesian meshes for incompressible flows with heat transfer
Zhao et al. Transonic wing flutter predictions by a loosely-coupled method
Lemée et al. Multiple stable solutions in the 2D symmetrical two-sided square lid-driven cavity
CN104615808B (zh) 一种待测试硬件运算部件的测试方法及参考模型装置
CN109359349A (zh) 电厂汽轮机厂房通风模块化模拟计算方法及系统
Zhang et al. Transonic flutter analysis of an AGARD 445.6 wing in the frequency domain using the Euler method
KR101452303B1 (ko) 형상품목 기반의 시스템 복잡도 결정 방법 및 이를 이용한 장치
CN103942380A (zh) 图形化控制系统设计与仿真工具
Mohammadi Reduced sampling and incomplete sensitivity for low‐complexity robust parametric optimization
Zhang et al. A graphics processing unit-accelerated meshless method for two-dimensional compressible flows
KR102545171B1 (ko) 컴퓨팅 시스템 및 컴퓨팅 시스템에서 회로 설계에 대한 검증을 수행하는 방법
Venkataramani et al. Model-based hardware design
Zhu et al. Physics-Informed Neural Networks for Solving Dynamic Two-Phase Interface Problems
Fidkowski Output-based mesh optimization for the embedded discontinuous Galerkin method
Gookyi et al. Deep Learning Accelerators’ Configuration Space Exploration Effect on Performance and Resource Utilization: A Gemmini Case Study
Batten et al. Recommendations and best practice for the current state of the art in turbulence modelling
US11797074B2 (en) Multi-mode integrated circuits with balanced energy consumption
Hildebrand et al. Implementation and Verification of the SST-γ and SA-AFT Transition Models in FUN3D

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170928

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 6