KR101446289B1 - Time to digital converter and method for converting time to digital - Google Patents

Time to digital converter and method for converting time to digital Download PDF

Info

Publication number
KR101446289B1
KR101446289B1 KR1020120112916A KR20120112916A KR101446289B1 KR 101446289 B1 KR101446289 B1 KR 101446289B1 KR 1020120112916 A KR1020120112916 A KR 1020120112916A KR 20120112916 A KR20120112916 A KR 20120112916A KR 101446289 B1 KR101446289 B1 KR 101446289B1
Authority
KR
South Korea
Prior art keywords
voltage
signal
digital code
digital
delete delete
Prior art date
Application number
KR1020120112916A
Other languages
Korean (ko)
Other versions
KR20140046804A (en
Inventor
김여명
김태욱
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020120112916A priority Critical patent/KR101446289B1/en
Publication of KR20140046804A publication Critical patent/KR20140046804A/en
Application granted granted Critical
Publication of KR101446289B1 publication Critical patent/KR101446289B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values

Abstract

본 발명은 시간-디지털 변환기 및 시간-디지털 변환 방법에 관한 것이다. 본 발명의 일 실시예에 따른 시간-디지털 변환기는, 복수의 입력 신호의 시간차를 전압으로 변환하는 변환부; 디지털 코드를 증가시키고, 상기 디지털 코드에 대응하는 아날로그 신호를 생성하는 생성부; 상기 아날로그 신호의 전압과 상기 변환된 전압을 비교하는 비교부; 그리고 상기 비교부의 출력 신호가 전환될 때의 디지털 코드를 출력하는 출력부를 포함할 수 있다.The present invention relates to a time-to-digital converter and a time-to-digital conversion method. A time-to-digital converter according to an embodiment of the present invention includes: a converter for converting a time difference of a plurality of input signals into a voltage; A generator for increasing a digital code and generating an analog signal corresponding to the digital code; A comparator for comparing the voltage of the analog signal with the converted voltage; And an output unit for outputting the digital code when the output signal of the comparison unit is switched.

Description

시간-디지털 변환기 및 시간-디지털 변환 방법{TIME TO DIGITAL CONVERTER AND METHOD FOR CONVERTING TIME TO DIGITAL}TIME TO DIGITAL CONVERTER AND METHOD FOR CONVERTING TIME TO DIGITAL BACKGROUND OF THE INVENTION [0001]

본 발명은 시간-디지털 변환기 및 시간-디지털 변환 방법에 관한 것이다.The present invention relates to a time-to-digital converter and a time-to-digital conversion method.

시간-디지털 변환기(Time to Digital Converter, TDC)는 시간 정보를 디지털 코드로 변환하는 회로 블록이다. 최근 CMOS 공정 기술이 발전함에 따라, 보다 정밀한 TDC 회로 블록의 구현이 가능해졌다. 현재 사용되고 있는 시간-디지털 변환기는 지연소자와 플립플롭으로 구현한 딜레이 라인(delay line)을 사용하여 시간 정보를 디지털 코드로 변환한다.A Time-to-Digital Converter (TDC) is a circuit block that converts time information into digital codes. As the recent CMOS process technology develops, it becomes possible to implement a more precise TDC circuit block. The currently used time-to-digital converter converts the time information into a digital code using a delay element and a delay line implemented by a flip-flop.

하지만, 종래의 시간-디지털 변환기는, 변환 가능한 입력값의 범위가 늘어나거나 변환기의 해상도가 높아져, 변환기가 출력하는 디지털 코드의 비트수가 증가하게 되면, 지연소자와 플립플롭으로 구성된 회로 블록의 수가 크게 증가하는 문제가 있다. 예를 들어, 시간-디지털 변환기의 출력 신호의 비트수가 1 비트만큼 증가하는 경우, 변환기를 구성하는 회로 블록의 수가 두 배로 증가하게 된다. 그 결과, 종래의 시간-디지털 변환기는 입력값의 범위를 늘리거나 변환기의 해상도를 증가시키는 경우, 칩 면적과 소비전력이 급격하게 증가하는 단점이 있다.However, in the conventional time-to-digital converter, when the range of the input value that can be converted increases or the resolution of the converter increases, and the number of bits of the digital code output by the converter increases, the number of circuit blocks constituted by the delay element and the flip- There is an increasing problem. For example, if the number of bits of the output signal of the time-to-digital converter increases by one bit, the number of circuit blocks constituting the converter doubles. As a result, when the conventional time-to-digital converter increases the range of the input value or increases the resolution of the converter, there is a disadvantage that the chip area and the power consumption increase sharply.

본 발명의 일 실시예에 따른 시간-디지털 변환기 및 시간-디지털 변환 방법은 변환기를 구현한 칩의 면적을 줄이고, 소비전력량을 절감하는 것을 목적으로 한다.The time-to-digital converter and the time-to-digital conversion method according to an embodiment of the present invention aim to reduce the area of a chip implementing a converter and to reduce power consumption.

본 발명의 일 실시예에 따른 시간-디지털 변환기는, 복수의 입력 신호의 시간차를 전압으로 변환하는 변환부; 디지털 코드를 증가시키고, 상기 디지털 코드에 대응하는 아날로그 신호를 생성하는 생성부; 상기 아날로그 신호의 전압과 상기 변환된 전압을 비교하는 비교부; 그리고 상기 비교부의 출력 신호가 전환될 때의 디지털 코드를 출력하는 출력부를 포함할 수 있다.A time-to-digital converter according to an embodiment of the present invention includes: a converter for converting a time difference of a plurality of input signals into a voltage; A generator for increasing a digital code and generating an analog signal corresponding to the digital code; A comparator for comparing the voltage of the analog signal with the converted voltage; And an output unit for outputting the digital code when the output signal of the comparison unit is switched.

본 발명의 일 실시예에 따른 시간-디지털 변환 방법은, 복수의 입력 신호의 시간차를 전압으로 변환하고, 증가하는 디지털 코드에 대응하는 전압과 상기 변환된 전압을 비교하여, 상기 디지털 코드에 대응하는 전압이 상기 변환된 전압보다 크거나 같아지면 상기 디지털 코드를 출력할 수 있다. 상기 시간-디지털 변환 방법은, 상기 복수의 입력 신호의 시간차를 전압으로 변환하는 단계; 상기 디지털 코드를 증가시키는 단계; 상기 디지털 코드에 대응하는 아날로그 신호를 생성하는 단계; 상기 아날로그 신호의 전압과 상기 변환된 전압을 비교하는 단계; 그리고 상기 아날로그 신호의 전압이 상기 변환된 전압보다 크거나 같아질 때의 디지털 코드를 출력하는 단계를 포함할 수 있다.A time-to-digital conversion method according to an embodiment of the present invention converts a time difference of a plurality of input signals into a voltage, compares a voltage corresponding to an increasing digital code with the converted voltage, And output the digital code if the voltage is greater than or equal to the converted voltage. The time-to-digital conversion method includes: converting a time difference of the plurality of input signals into a voltage; Increasing the digital code; Generating an analog signal corresponding to the digital code; Comparing the voltage of the analog signal with the converted voltage; And outputting the digital code when the voltage of the analog signal becomes equal to or greater than the converted voltage.

본 발명의 일 실시예에 따른 시간-디지털 변환기는, 복수의 입력 신호를 수신하는 입력부; 상기 입력 신호에 의해 스위칭이 제어되는 스위치부; 상기 스위치부를 통해 전하가 충전되는 충전부; 디지털 코드를 증가시켜 출력하는 카운터부; 상기 디지털 코드를 아날로그 신호로 변환하는 디지털 아날로그 변환부; 상기 아날로그 신호의 전압과 상기 충전부의 전압을 비교하는 비교부; 그리고 상기 비교부의 출력 신호가 전환될 때, 상기 카운터부가 출력한 디지털 코드를 출력하는 출력부를 포함할 수 있다.The time-to-digital converter according to an embodiment of the present invention includes: an input unit for receiving a plurality of input signals; A switch unit whose switching is controlled by the input signal; A charging unit charging the charge through the switch unit; A counter for increasing the digital code and outputting the digital code; A digital-analog converter for converting the digital code into an analog signal; A comparing unit comparing the voltage of the analog signal with the voltage of the charging unit; And an output unit for outputting the digital code output from the counter unit when the output signal of the comparison unit is switched.

본 발명의 일 실시예에 따르면, 변환 가능한 입력값의 범위가 늘어나거나 변환기의 해상도가 높아져 출력 신호의 비트수가 증가하더라도, 변환기를 구현한 칩 면적이 크게 증가하지 않으며, 소비전력량 역시 크게 증가하지 않는다.According to an embodiment of the present invention, even when the range of the input value that can be converted is increased or the resolution of the converter is increased to increase the number of bits of the output signal, the area of the chip implementing the converter does not increase greatly and the power consumption does not increase significantly .

도 1은 본 발명의 일 실시예에 따른 시간-디지털 변환기의 회로도이다.
도 2는 본 발명의 일 실시예에 따른 제 1 스위치 및 제 2 스위치의 일 예를 나타내는 회로도이다.
도 3은 본 발명의 일 실시예에 따른 시간-디지털 변환기의 두 입력 신호의 전압, 커패시터의 전압, 아날로그 신호의 전압 및 비교기의 출력 전압의 시간에 따른 변화를 나타내는 그래프이다.
도 4 내지 도 6은 본 발명의 일 실시예에 따른 시간-디지털 변환기의 제 1 스위치 및 제 2 스위치의 스위칭 상태를 나타내는 회로도이다.
도 7 내지 도 11은 본 발명의 일 실시예에 따른 디지털-아날로그 변환기의 예를 나타내는 회로도이다.
도 12는 본 발명의 일 실시예에 따른 시간-디지털 변환 방법을 설명하는 흐름도이다.
도 13은 본 발명의 일 실시예에 따른 입력 신호의 시간차를 전압으로 변환하는 단계를 설명하는 흐름도이다.1 is a circuit diagram of a time-to-digital converter according to an embodiment of the present invention.
2 is a circuit diagram showing an example of a first switch and a second switch according to an embodiment of the present invention.
FIG. 3 is a graph showing a change with time of a voltage of two input signals of a time-to-digital converter, a voltage of a capacitor, a voltage of an analog signal, and an output voltage of a comparator according to an embodiment of the present invention.
4 to 6 are circuit diagrams showing switching states of the first switch and the second switch of the time-to-digital converter according to the embodiment of the present invention.
7 to 11 are circuit diagrams showing an example of a digital-analog converter according to an embodiment of the present invention.
12 is a flowchart illustrating a time-to-digital conversion method according to an embodiment of the present invention.
13 is a flowchart illustrating a step of converting a time difference of an input signal into a voltage according to an embodiment of the present invention.

본 발명의 다른 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술 되는 실시 예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.Other advantages and features of the present invention and methods of achieving them will become apparent with reference to the embodiments described below in detail with reference to the accompanying drawings. The present invention may, however, be embodied in many different forms and should not be construed as being limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the concept of the invention to those skilled in the art. Is provided to fully convey the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims.

만일 정의되지 않더라도, 여기서 사용되는 모든 용어들(기술 혹은 과학 용어들을 포함)은 이 발명이 속한 종래 기술에서 보편적 기술에 의해 일반적으로 수용되는 것과 동일한 의미를 가진다. 일반적인 사전들에 의해 정의된 용어들은 관련된 기술 그리고/혹은 본 출원의 본문에 의미하는 것과 동일한 의미를 갖는 것으로 해석될 수 있고, 그리고 여기서 명확하게 정의된 표현이 아니더라도 개념화되거나 혹은 과도하게 형식적으로 해석되지 않을 것이다.Unless defined otherwise, all terms (including technical or scientific terms) used herein have the same meaning as commonly accepted by the generic art in the prior art to which this invention belongs. Terms defined by generic dictionaries may be interpreted to have the same meaning as in the related art and / or in the text of this application, and may be conceptualized or overly formalized, even if not expressly defined herein I will not.

본 명세서에서 사용된 용어는 실시 예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다' 및/또는 이 동사의 다양한 활용형들 예를 들어, '포함', '포함하는', '포함하고', '포함하며' 등은 언급된 조성, 성분, 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 조성, 성분, 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다. 본 명세서에서 '및/또는' 이라는 용어는 나열된 구성들 각각 또는 이들의 다양한 조합을 가리킨다.The terminology used herein is for the purpose of illustrating embodiments and is not intended to be limiting of the present invention. In the present specification, the singular form includes plural forms unless otherwise specified in the specification. As used herein, the terms' comprise 'and / or various forms of use of the verb include, for example,' including, '' including, '' including, '' including, Steps, operations, and / or elements do not preclude the presence or addition of one or more other compositions, components, components, steps, operations, and / or components. The term 'and / or' as used herein refers to each of the listed configurations or various combinations thereof.

한편, 본 명세서 전체에서 사용되는 '~부', '~기', '~블록', '~모듈' 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미할 수 있다. 예를 들어 소프트웨어, FPGA 또는 ASIC과 같은 하드웨어 구성요소를 의미할 수 있다. 그렇지만 '~부', '~기', '~블록', '~모듈' 등이 소프트웨어 또는 하드웨어에 한정되는 의미는 아니다. '~부', '~기', '~블록', '~모듈'은 어드레싱할 수 있는 저장 매체에 있도록 구성될 수도 있고 하나 또는 그 이상의 프로세서들을 재생시키도록 구성될 수도 있다.It should be noted that the terms such as '~', '~ period', '~ block', 'module', etc. used in the entire specification may mean a unit for processing at least one function or operation. For example, a hardware component, such as a software, FPGA, or ASIC. However, '~ part', '~ period', '~ block', '~ module' are not meant to be limited to software or hardware. Modules may be configured to be addressable storage media and may be configured to play one or more processors. ≪ RTI ID = 0.0 >

따라서, 일 예로서 '~부', '~기', '~블록', '~모듈'은 소프트웨어 구성요소들, 객체지향 소프트웨어 구성요소들, 클래스 구성요소들 및 태스크 구성요소들과 같은 구성요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그램 코드의 세그먼트들, 드라이버들, 펌웨어, 마이크로 코드, 회로, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 어레이들 및 변수들을 포함한다. 구성요소들과 '~부', '~기', '~블록', '~모듈'들 안에서 제공되는 기능은 더 작은 수의 구성요소들 및 '~부', '~기', '~블록', '~모듈'들로 결합되거나 추가적인 구성요소들과 '~부', '~기', '~블록', '~모듈'들로 더 분리될 수 있다.Thus, by way of example, the terms 'to', 'to', 'to block', 'to module' refer to components such as software components, object oriented software components, class components and task components Microcode, circuitry, data, databases, data structures, tables, arrays, and the like, as well as components, Variables. The functions provided in the components and in the sections ~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~ ' , '~', '~', '~', '~', And '~' modules with additional components.

도 1은 본 발명의 일 실시예에 따른 시간-디지털 변환기의 회로도이다. 본 발명의 일 실시예에 따른 시간-디지털 변환기(100)는, 변환기에 입력되는 복수의 입력 신호의 시간차를 전압값으로 변환하고, 증가하는 디지털 코드에 대응하는 전압과 상기 변환된 전압을 비교하여, 상기 디지털 코드에 대응하는 전압이 상기 변환된 전압보다 크거나 같아지면 상기 디지털 코드를 출력할 수 있다. 1 is a circuit diagram of a time-to-digital converter according to an embodiment of the present invention. The time-to-digital converter 100 according to an embodiment of the present invention converts a time difference of a plurality of input signals inputted to the converter into a voltage value, compares the voltage corresponding to the increasing digital code with the converted voltage And output the digital code if the voltage corresponding to the digital code is greater than or equal to the converted voltage.

도 1에 도시된 바와 같이, 상기 시간-디지털 변환기(100)는, 변환부(11), 생성부(12), 비교부(13) 및 출력부(14)를 포함할 수 있다. 상기 변환부(11)는 복수의 입력 신호의 시간차를 전압으로 변환할 수 있다. 상기 생성부(12)는 디지털 코드를 증가시키고, 상기 디지털 코드에 대응하는 아날로그 신호를 생성할 수 있다. 상기 비교부(13)는 상기 아날로그 신호의 전압과 상기 변환된 전압을 비교할 수 있다. 상기 출력부(14)는 상기 비교부(13)의 출력 신호가 전환될 때의 디지털 코드를 출력할 수 있다.1, the time-to-digital converter 100 may include a conversion unit 11, a generation unit 12, a comparison unit 13, and an output unit 14. The converting unit 11 can convert the time difference of a plurality of input signals into a voltage. The generating unit 12 may increase the digital code and generate an analog signal corresponding to the digital code. The comparing unit 13 may compare the voltage of the analog signal and the converted voltage. The output unit 14 can output the digital code when the output signal of the comparison unit 13 is switched.

본 발명의 일 실시예에 따르면, 상기 변환부(11)는 상기 복수의 입력 신호 중 제 1 입력 신호(IN1)에 의해 제어되는 제 1 스위치(SW1), 상기 복수의 입력 신호 중 제 2 입력 신호(IN2)에 의해 제어되는 제 2 스위치(SW2), 및 상기 제 1 스위치(SW1)와 상기 제 2 스위치(SW2)가 형성하는 전하 이동 경로를 통해 충전되는 커패시터(111)를 포함할 수 있다. According to an embodiment of the present invention, the converting unit 11 includes a first switch SW1 controlled by a first input signal IN1 of the plurality of input signals, a second switch SW1 of the plurality of input signals, A second switch SW2 controlled by the second switch SW2 and a capacitor 111 charged through the charge transfer path formed by the first switch SW1 and the second switch SW2.

상기 제 1 스위치(SW1)는 제 1 입력 신호(IN1)가 인가되면 닫히도록 구성될 수 있다. 반면, 상기 제 2 스위치(SW1)는 제 2 입력 신호(IN2)가 인가되면 열리도록 구성될 수 있다.The first switch SW1 may be configured to be closed when the first input signal IN1 is applied. On the other hand, the second switch SW1 may be configured to be opened when the second input signal IN2 is applied.

도 2는 본 발명의 일 실시예에 따른 제 1 스위치(SW1) 및 제 2 스위치(SW2)의 일 예를 나타내는 회로도이다. 도 2에 도시된 바와 같이, 상기 제 1 스위치(SW1)는 게이트에 제 1 입력 신호(IN1)가 인가되면 드레인으로부터 소스로 전류가 흐르는 NMOS 트랜지스터일 수 있다. 또한, 상기 제 2 스위치(SW2)는 게이트에 제 2 입력 신호(IN2)가 인가되면 드레인으로부터 소스로 흐르던 전류가 차단되는 PMOS 트랜지스터일 수 있다. 하지만, 상기 제 1 스위치(SW1) 및 상기 제 2 스위치(SW2)는 NMOS 및 PMOS 트랜지스터로 제한되지 않고, 제 1 입력 신호(IN1)가 인가되면 회로를 연결하도록 동작하는 스위치 및 제 2 입력 신호(IN2)가 인가되면 회로를 차단하도록 동작하는 스위치라면 어떠한 형태로도 구현될 수 있다. 상기 제 1 입력 신호(IN1)는 상기 제 2 입력 신호(IN2)보다 시간상 먼저 인가될 수 있다. 2 is a circuit diagram showing an example of the first switch SW1 and the second switch SW2 according to the embodiment of the present invention. As shown in FIG. 2, the first switch SW1 may be an NMOS transistor in which a current flows from a drain to a source when a first input signal IN1 is applied to a gate. Also, the second switch SW2 may be a PMOS transistor in which the current flowing from the drain to the source is cut off when the second input signal IN2 is applied to the gate. However, the first switch SW1 and the second switch SW2 are not limited to the NMOS and PMOS transistors. Instead, the first switch SW1 and the second switch SW2 may include a switch operating to connect a circuit when the first input signal IN1 is applied, IN2 may be implemented in any form as long as the switch is operated to cut off the circuit. The first input signal IN1 may be applied earlier than the second input signal IN2.

상기 제 1 스위치(SW1), 상기 제 2 스위치(SW2) 및 상기 커패시터(111)는 직렬로 연결될 수 있다. 본 발명의 일 실시예에 따르면, 상기 커패시터(111)는 커패시턴스가 조절되는 가변 커패시터일 수 있다. The first switch SW1, the second switch SW2, and the capacitor 111 may be connected in series. According to an embodiment of the present invention, the capacitor 111 may be a variable capacitor whose capacitance is controlled.

본 발명의 일 실시예에 따르면, 상기 커패시터(111)의 커패시턴스가 커질수록 시간-디지털 변환기(100)가 변환할 수 있는 입력값, 즉 제 1 입력 신호(IN1)와 제 2 입력 신호(IN2) 간의 시간 차가 커질 수 있다. 따라서, 상기 커패시터(111)가 가변 커패시터인 경우, 상기 시간-디지털 변환기(100)는 필요에 따라 커패시턴스를 변경하여 입력값의 범위를 조절할 수 있다.According to an embodiment of the present invention, as the capacitance of the capacitor 111 increases, the input values that can be converted by the time-to-digital converter 100, that is, the first input signal IN1 and the second input signal IN2, The time difference between them can be increased. Therefore, when the capacitor 111 is a variable capacitor, the time-to-digital converter 100 can adjust the range of the input value by changing the capacitance as needed.

도 3은 본 발명의 일 실시예에 따른 시간-디지털 변환기(100)의 두 입력 신호(IN1, IN2)의 전압, 커패시터(111)의 전압, 아날로그 신호의 전압 및 비교기(13)의 출력 전압의 시간에 따른 변화를 나타내는 그래프이다. 도 3에 도시된 바와 같이, 제 1 입력 신호(IN1) 및 제 2 입력 신호(IN2)가 시간-디지털 변환기(100)에 인가되기 전인 0 < T < T1의 시간에는, 상기 제 1 스위치(SW1)는 개방된 상태이고 상기 제 2 스위치(SW2)는 닫힌 상태이다(도 4의 회로도 참조). 3 is a graph showing the relationship between the voltage of the two input signals IN1 and IN2 of the time-to-digital converter 100, the voltage of the capacitor 111, the voltage of the analog signal and the output voltage of the comparator 13 according to an embodiment of the present invention It is a graph showing the change with time. 3, at a time of 0 <T <T 1 before the first input signal IN1 and the second input signal IN2 are applied to the time-to-digital converter 100, the first switch SW1 are open and the second switch SW2 is closed (see the circuit diagram of Fig. 4).

그리고 나서, 시간 T1에 제 1 입력 신호(IN1)가 인가되면, 상기 제 1 스위치(SW1)는 닫히게 되고(도 5의 회로도 참조), 상기 제 1 스위치(SW1) 및 상기 제 2 스위치(SW2)가 형성하는 전하 이동 경로를 통해 커패시터(111)는 전류 I의 비율로 충전되기 시작한다. 상기 커패시터(111)는 제 1 입력 신호(IN1)가 인가되는 시간 T1부터 제 2 입력 신호(IN2)가 인가되는 시간 T2까지 충전이 지속된다.Then, when the first input signal IN1 is applied at time T 1 , the first switch SW 1 is closed (see the circuit diagram of FIG. 5), and the first switch SW 1 and the second switch SW 2 The capacitor 111 begins to charge at a ratio of the current I through the charge transfer path formed by the current I. The capacitor 111 continues to be charged until the time T 2 when the first input signal IN1 is applied to the time T 2 when the second input signal IN2 is applied.

그리고 나서, 시간 T2에 제 2 입력 신호(IN2)가 인가되면, 제 2 스위치(SW2)는 개방 상태로 전환되며(도 6의 회로도 참조), 그 결과 커패시터(111)의 충전은 중단된다. 다시 말해, 본 발명의 일 실시예에 따르면, 상기 커패시터(111)는 복수의 입력 신호의 시간차(TIN = T2 - T1)동안 전류 I로 충전됨으로써, 복수의 입력 신호의 시간차를 전압값으로 변환할 수 있다.Then, when applying the second input signal (IN2) to the time T 2, the second switch (SW2) is filled in will go into the open state (see the circuit diagram in Fig. 6), and as a result the capacitor 111 is stopped. In other words, according to an embodiment of the present invention, the capacitor 111 is charged with the current I for a time difference (T IN = T 2 - T 1 ) of a plurality of input signals, . &Lt; / RTI &gt;

상기 생성부(12)는 디지털 코드를 생성하고, 이를 증가시킬 수 있다. 또한, 상기 생성부(12)는 상기 디지털 코드에 대응하는 아날로그 신호를 생성할 수 있다. 본 발명의 일 실시예에 따르면, 상기 생성부(12)는 상기 디지털 코드를 생성하고 순차적으로 증가시키는 카운터(121), 및 상기 디지털 코드를 아날로그 신호로 변환하는 디지털-아날로그 변환기(122)를 포함할 수 있다. 도 1에 도시된 바와 같이, 상기 카운터(121)와 상기 디지털-아날로그 변환기(122)는 직렬로 연결되어, 카운터(121)가 디지털 코드를 출력하면, 디지털-아날로그 변환기(122)는 상기 디지털 코드에 대응하는 아날로그 신호를 생성할 수 있다.The generating unit 12 can generate a digital code and increase it. The generating unit 12 may generate an analog signal corresponding to the digital code. According to an embodiment of the present invention, the generating unit 12 includes a counter 121 for generating and sequentially increasing the digital code, and a digital-to-analog converter 122 for converting the digital code into an analog signal can do. 1, the counter 121 and the digital-to-analog converter 122 are connected in series. When the counter 121 outputs a digital code, the digital-to-analog converter 122 converts the digital code Can be generated.

도 7 내지 도 11은 본 발명의 일 실시예에 따른 디지털-아날로그 변환기(122)의 예를 나타내는 회로도이다. 도 7 내지 도 11에 도시된 바와 같이, 본 발명의 일 실시예에 따른 디지털-아날로그 변환기(122)는 그 응용분야에 맞게 성능, 면적 및 소비전력을 고려하여 다양한 구조로 설계될 수 있다. 그러나, 본 발명의 일 실시예에 따른 디지털-아날로그 변환기(122)는 도 7 내지 도 11에 도시된 구조로 제한되지 않으며, 디지털 코드를 아날로그 신호로 변환하는 한 실시예에 따라 통상의 기술자에 의해 다양한 구조로 구현될 수 있다.7 to 11 are circuit diagrams showing examples of the digital-analog converter 122 according to an embodiment of the present invention. 7 to 11, the digital-to-analog converter 122 according to an embodiment of the present invention can be designed in various structures in consideration of performance, area, and power consumption according to its application field. However, the digital-to-analog converter 122 according to an embodiment of the present invention is not limited to the structure shown in Figs. 7 to 11, and is not limited to the structure shown in Figs. 7 to 11, And can be implemented in various structures.

상기 생성부(12)는 비교부(13)의 출력 신호가 전환될 때, 상기 디지털 코드의 증가를 중단시킬 수 있다. 본 발명의 일 실시예에 따르면, 상기 생성부(12)는, 상기 복수의 입력 신호 중 하나를 지연시켜 출력하는 지연부(123), 및 상기 지연부(123)의 출력 신호와 상기 비교부(13)의 출력 신호를 논리곱(AND) 연산하여 상기 카운터(121)로 출력하는 논리곱 소자(124)를 더 포함할 수 있다.The generation unit 12 can stop the increase of the digital code when the output signal of the comparison unit 13 is switched. According to an embodiment of the present invention, the generation unit 12 includes a delay unit 123 for delaying and outputting one of the plurality of input signals, And an AND gate 124 for performing an AND operation on the output signal of the AND gate 13 and outputting it to the counter 121.

예를 들어, 도 1에 도시된 바와 같이, 상기 지연부(123)는 두 입력 신호 중 제 1 입력 신호(IN1)를 소정 시간(TD)만큼 지연시킨 후 출력할 수 있으며, 상기 논리곱 소자(124)는 지연부(123)의 출력 신호와 비교부(13)의 출력 신호를 논리곱하여 카운터(121)로 제공할 수 있다. For example, as shown in FIG. 1, the delay unit 123 may delay the first input signal IN1 of the two input signals by a predetermined time T D and output the delayed input signal IN1, The counter 124 may provide the counter 121 with the output signal of the delay unit 123 and the output signal of the comparison unit 13 by a logical multiplication.

본 발명의 일 실시예에 따르면, 상기 지연부(123)에서 입력 신호가 지연되는 시간(TD)은 두 입력 신호의 시간 차(TIN)보다 크거나 같게 설정될 수 있다. 그 결과, 도 3에 도시된 바와 같이, 상기 생성부(12)에 의해 생성되는 아날로그 신호의 전압 VA는 제 1 입력 신호(IN1)의 인가 시간 T1으로부터 시간 TD만큼 경과한 T3부터 증가하기 시작한다. According to an embodiment of the present invention, the delay time T D of the input signal in the delay unit 123 may be set to be greater than or equal to the time difference T IN of the two input signals. As a result, as shown in FIG. 3, the voltage V A of the analog signal generated by the generation unit 12 is changed from T 3, which has elapsed from the application time T 1 of the first input signal IN 1 by time T D It starts to increase.

나아가, 상기 논리곱 소자(124)가 지연부(123)의 출력 신호와 비교부(13)의 출력 신호를 논리곱 연산하여 카운터(121)의 제어 신호로 제공하므로, 도 3에 도시된 바와 같이 비교부(13)의 출력 신호가 1에서 0으로 전환되는 경우, 상기 카운터(121)는 디지털 코드의 생성 및 증가를 중단할 수 있다.Furthermore, the AND gate 124 performs an AND operation on the output signal of the delay unit 123 and the output signal of the comparator 13 and provides the result as a control signal of the counter 121, When the output signal of the comparator 13 is switched from 1 to 0, the counter 121 can stop generating and increasing the digital code.

상기 비교부(13)는 상기 생성부(12)가 생성한 아날로그 신호의 전압(VA)이 상기 변환부(11)가 변환한 전압(VC)보다 크거나 같아지면, 출력 신호를 전환할 수 있다. 본 발명의 일 실시예에 따르면, 상기 비교부(13)는 상기 아날로그 신호의 전압(VA)이 상기 변환된 전압(VC)보다 작으면, 하이 레벨의 신호(즉, 1의 디지털 신호)를 출력하고, 상기 아날로그 신호의 전압(VA)이 상기 변환된 전압(VC)보다 크거나 같으면, 로우 레벨의 신호(즉, 0의 디지털 신호)를 출력할 수 있다. 예를 들어, 도 3에 도시된 바와 같이, 상기 비교부(13)는 아날로그 신호의 전압(VA)이 커패시터(111)의 전압(VC)보다 낮은 T3 ≤ T < T4의 시간에는 1의 디지털 신호를 출력하지만, 커패시터(111)의 전압(VC)이 아날로그 신호의 전압(VA)보다 크거나 같아지는 시간 T4부터는 0의 디지털 신호를 출력할 수 있다. When the voltage V A of the analog signal generated by the generating unit 12 is equal to or greater than the voltage V C converted by the converting unit 11, the comparing unit 13 switches the output signal . According to an embodiment of the present invention, when the voltage V A of the analog signal is smaller than the converted voltage V C , the comparator 13 outputs a high level signal (that is, a digital signal of 1) And outputs a low level signal (that is, a digital signal of 0) when the voltage V A of the analog signal is equal to or greater than the converted voltage V C. 3, when the voltage V A of the analog signal is lower than the voltage V C of the capacitor 111, T 3 ≤ T <T 4 , for example, 1 from the time T 4 when the voltage V C of the capacitor 111 is greater than or equal to the voltage V A of the analog signal.

상기 출력부(14)는 비교부(13)의 출력 신호가 전환될 때 생성부(12)가 생성한 디지털 코드를 출력할 수 있다. 본 발명의 일 실시예에 따르면, 상기 출력부(14)는 비교부(13)의 출력 신호의 진폭이 하강할 때 상기 생성부(12)가 생성한 디지털 코드를 출력하는 하강 에지 트리거 플립플롭(falling edge trigger flipflop)을 포함할 수 있다. 이 경우, 도 1에 도시된 바와 같이, 하강 에지 트리거 플립플롭으로 구성된 래치(14)는 카운터(121)가 생성한 디지털 코드를 입력으로 수신하고, 비교부(13)가 출력한 신호를 클럭 입력으로 수신할 수 있다. 비교부(13)의 출력 신호가 1에서 0으로 전환되는 시간 T4에서, 상기 래치(14)는 해당 시간에 카운터(121)가 생성한 디지털 코드를 시간-디지털 변환기(100)의 출력 신호로 출력할 수 있다.The output unit 14 may output the digital code generated by the generation unit 12 when the output signal of the comparison unit 13 is switched. According to an embodiment of the present invention, the output unit 14 includes a falling edge trigger flip-flop (not shown) for outputting the digital code generated by the generating unit 12 when the amplitude of the output signal of the comparing unit 13 falls falling edge trigger flipflop). 1, the latch 14 constituted by the falling edge trigger flip-flop receives the digital code generated by the counter 121 as an input, and outputs the signal output from the comparator 13 to the clock input As shown in FIG. In the comparison unit time T 4 is the output signal of the 13 transition from 1 to 0, the latch 14 is the time the digital code by the counter 121 generates the corresponding time in the output signal of the digital converter 100 Can be output.

그 결과, 본 발명의 일 실시예에 따른 시간-디지털 변환기(100)는 두 입력 신호(IN1, IN2) 간의 시간차(TIN)에 해당하는 디지털 코드를 출력할 수 있으며, 두 입력 신호 간의 시간차(TIN)가 커지거나 변환기의 해상도가 높아져 출력 신호의 비트수가 증가하더라도, 종래의 딜레이 라인을 사용한 디지털 방식의 시간-디지털 변환기에 비해 칩면적이 훨씬 줄어들며 소비전력량 역시 크게 감소하는 효과를 얻을 수 있다.As a result, the time-to-digital converter 100 according to an embodiment of the present invention can output a digital code corresponding to a time difference (T IN ) between the two input signals IN1 and IN2, T IN ) is increased or the resolution of the converter is increased and the number of bits of the output signal is increased, the chip area is much smaller than that of the digital type time-to-digital converter using the conventional delay line and the power consumption is also greatly reduced .

도 12는 본 발명의 일 실시예에 따른 시간-디지털 변환 방법(200)을 설명하는 흐름도이다. 본 발명의 일 실시예에 따른 시간-디지털 변환 방법(200)은, 복수의 입력 신호의 시간차를 전압으로 변환하고, 증가하는 디지털 코드에 대응하는 전압과 상기 변환된 전압을 비교하여, 상기 디지털 코드에 대응하는 전압이 상기 변환된 전압보다 크거나 같아지면 디지털 코드를 출력할 수 있다.12 is a flowchart illustrating a time-to-digital conversion method 200 according to an embodiment of the present invention. The time-to-digital conversion method 200 according to an embodiment of the present invention converts a time difference of a plurality of input signals into a voltage, compares the voltage corresponding to an increasing digital code with the converted voltage, A digital code can be output if the voltage corresponding to the converted voltage is equal to or greater than the converted voltage.

도 12에 도시된 바와 같이, 상기 시간-디지털 변환 방법(200)은, 복수의 입력 신호(IN1, IN2)의 시간차(TIN)를 전압(VC)으로 변환하는 단계(S21), 디지털 코드를 생성 및 증가시키는 단계(S22), 상기 디지털 코드에 대응하는 아날로그 신호를 생성하는 단계(S23), 상기 아날로그 신호의 전압(VA)과 상기 변환된 전압(VC)을 비교하는 단계(S24), 및 상기 아날로그 신호의 전압(VA)이 상기 변환된 전압(VC)보다 크거나 같아질 때(S25에서 예)의 디지털 코드를 출력하는 단계(S26)를 포함할 수 있다. 12, the time-to-digital conversion method 200 includes a step S21 of converting the time difference T IN of the plurality of input signals IN1 and IN2 to a voltage V C , A step S22 of generating and increasing an analog signal corresponding to the digital code, a step S23 of generating an analog signal corresponding to the digital code, a step S24 of comparing the voltage V A of the analog signal with the converted voltage V C ) And outputting a digital code (S26) when the voltage (V A ) of the analog signal becomes equal to or greater than the converted voltage (V C ) (YES in S25).

상기 단계(S21)은, 복수의 입력 신호 중 제 1 입력 신호(IN1)가 인가되면 커패시터(111)를 충전하는 단계(도 13의 S211), 및 복수의 입력 신호 중 제 2 입력 신호(IN2)가 인가되면 상기 커패시터(111)의 충전을 중단하는 단계(도 13의 S212)를 포함할 수 있다. 그 결과, 복수의 입력 신호 간의 시간 차(TIN)는 커패시터(111)의 충전 전압(VC)으로 변환될 수 있다(도 3 참조). The step S21 includes charging the capacitor 111 when the first input signal IN1 of the plurality of input signals is applied (S211 in FIG. 13) and supplying the second input signal IN2 of the plurality of input signals, The charging of the capacitor 111 may be stopped (S212 in FIG. 13). As a result, the time difference T IN between the plurality of input signals can be converted to the charging voltage V C of the capacitor 111 (see FIG. 3).

상기 단계(S22)는, 카운터(121)를 사용하여 디지털 코드를 생성하고 이를 증가시키는 단계를 포함할 수 있다. The step S22 may include using the counter 121 to generate and increment the digital code.

상기 단계(S23)는, 디지털-아날로그 변환기(122)를 사용하여 상기 카운터(121)가 생성한 디지털 코드를 아날로그 신호로 변환하는 단계를 포함할 수 있다.The step S23 may include converting the digital code generated by the counter 121 into an analog signal using the digital-analog converter 122. [

상기 단계(S24)는, 아날로그 신호의 전압(VA)이 상기 변환된 전압(VC)보다 작으면 하이 레벨의 신호를 출력하는 단계, 및 아날로그 신호의 전압(VA)이 상기 변환된 전압(VC)보다 크거나 같으면 로우 레벨의 신호를 출력하는 단계를 포함할 수 있다. 상기 단계(S24)는 시간-디지털 변환기(100)에 포함된 비교부(13)에 의해 수행될 수 있다. A step (S24), the voltage (V A) of, if the voltage (V A) of the analog signal is less than the voltage (V C) of the converting step of outputting a high level signal, and the analog signal is the converted voltage And outputting a signal of a low level if it is greater than or equal to the threshold voltage (V C ). The step S24 may be performed by the comparator 13 included in the time-to-digital converter 100.

아날로그 신호의 전압(VA)이 상기 변환된 전압(VC)보다 크거나 같아져 비교부(13)의 출력 신호가 전환되면, 상기 단계(S26)에서 출력부(14)는 생성부(13)가 생성한 디지털 코드를 출력할 수 있다. When the voltage V A of the analog signal becomes equal to or greater than the converted voltage V C and the output signal of the comparator 13 is switched, the output unit 14 in the step S26 outputs the output signal of the generator 13 ) Can be output.

이상에서, 복수의 입력 신호의 시간차를 전압값으로 변환하고, 상기 입력 신호가 모두 인가된 후 디지털 코드를 생성 및 증가시키고, 증가하는 디지털 코드에 대응하는 전압값과 상기 변환된 전압값을 비교하여 디지털 코드에 대응하는 전압이 변환된 전압을 넘어서면 해당 시간의 디지털 코드를 출력하는 시간-디지털 변환기 및 시간-디지털 변환 방법이 설명되었다. 본 발명의 일 실시예에 따른 시간-디지털 변환기 및 상기 시간-디지털 변환 방법에 따르면, 종래의 딜레이 라인을 사용한 디지털 방식의 시간-디지털 변환 회로에 비해 칩 면적이 줄어들고, 그에 따라 칩의 소비전력량이 감소되는 효과를 거둘 수 있다.In the above description, the time difference of a plurality of input signals is converted into a voltage value, a digital code is generated and increased after all the input signals are applied, and the voltage value corresponding to the increasing digital code is compared with the converted voltage value A time-to-digital converter and a time-to-digital conversion method for outputting a digital code of a corresponding time when a voltage corresponding to the digital code exceeds a converted voltage has been described. According to the time-to-digital converter and the time-to-digital conversion method according to the embodiment of the present invention, the chip area is reduced as compared with the digital time-to-digital conversion circuit using the conventional delay line, Can be reduced.

100: 시간-디지털 변환기 11: 변환부
111: 커패시터 SW1: 제 1 스위치
SW2: 제 2 스위치 12: 생성부
121: 카운터 122: 디지털-아날로그 변환기
123: 지연부 124: 논리곱 소자
13: 비교부 14: 출력부100: time-to-digital converter 11:
111: capacitor SW1: first switch
SW2: second switch 12:
121: Counter 122: Digital-to-Analog Converter
123: Delay unit 124: Logic multiplication element
13: comparison unit 14: output unit

Claims (25)

두 입력 신호의 시간차를 전압으로 변환하는 변환부;
디지털 코드를 증가시키고, 상기 디지털 코드에 대응하는 아날로그 신호를 생성하는 생성부;
상기 아날로그 신호의 전압과 상기 변환된 전압을 비교하는 비교부; 및
상기 비교부의 출력 신호가 전환될 때의 디지털 코드를 출력하는 출력부를 포함하며,
상기 변환부는:
상기 두 입력 신호 중 먼저 인가되는 제 1 입력 신호에 의해 개폐되되, 상기 제 1 입력 신호가 인가되면 닫히도록 구성되는 제 1 스위치;
상기 두 입력 신호 중 나중에 인가되는 제 2 입력 신호에 의해 개폐되되, 상기 제 2 입력 신호가 인가되면 열리도록 구성되며, 상기 제 1 스위치와 직렬로 연결되는 제 2 스위치; 및
상기 제 1 스위치 및 상기 제 2 스위치와 직렬로 연결되어, 상기 제 1 및 제 2 스위치가 형성하는 전하 이동 경로를 통해 충전되며, 상기 디지털 코드로 변환 가능한 상기 시간차의 범위를 조절하도록 커패시턴스가 변경되는 가변 커패시터를 포함하며,
상기 생성부는:
상기 제 1 입력 신호를 상기 제 1 입력 신호와 상기 제 2 입력 신호의 시간차보다 크거나 같은 시간만큼 지연시켜 출력하는 지연부;
상기 지연부의 출력 신호와 상기 비교부의 출력 신호를 논리곱(AND) 연산하여 출력하는 논리곱 소자;
상기 논리곱 소자로부터 하이 레벨의 신호가 인가되면, 상기 디지털 코드를 생성하고 순차적으로 증가시키는 카운터; 및
상기 디지털 코드를 아날로그 신호로 변환하는 디지털-아날로그 변환기를 포함하며,
상기 비교부는:
상기 아날로그 신호의 전압이 상기 가변 커패시터의 충전 전압보다 크거나 같아지면 상기 비교부로부터 출력되는 신호를 전환하되, 상기 아날로그 신호의 전압이 상기 가변 커패시터의 충전 전압보다 작으면 하이 레벨의 신호를 출력하여 상기 논리곱 소자와 상기 출력부로 전달하고, 상기 아날로그 신호의 전압이 상기 가변 커패시터의 충전 전압보다 크거나 같으면 로우 레벨의 신호를 출력하여 상기 논리곱 소자와 상기 출력부로 전달하며,
상기 출력부는:
상기 카운터로부터 상기 디지털 코드를 입력받아 상기 비교부의 출력 신호가 하이 레벨에서 로우 레벨로 하강할 때 상기 디지털 코드를 출력하는 하강 에지 트리거 플립플롭(falling edge trigger flipflop)을 포함하며,
상기 논리곱 소자는:
상기 비교부의 출력 신호가 하이 레벨에서 로우 레벨로 전환될 때 상기 카운터로 로우 레벨의 신호를 출력하여, 상기 카운터에 의한 상기 디지털 코드의 증가를 중단시키는 시간-디지털 변환기.A converter for converting a time difference between two input signals into a voltage;
A generator for increasing a digital code and generating an analog signal corresponding to the digital code;
A comparator for comparing the voltage of the analog signal with the converted voltage; And
And an output unit for outputting a digital code when an output signal of the comparison unit is switched,
Wherein the converting unit comprises:
A first switch which is opened and closed by a first input signal applied first among the two input signals and is configured to be closed when the first input signal is applied;
A second switch which is opened and closed by a second input signal applied later than the two input signals, and is opened when the second input signal is applied, the second switch being connected in series with the first switch; And
A capacitor connected to the first switch and the second switch in series and charged through a charge transfer path formed by the first and second switches, the capacitance being changed to adjust the range of the time difference convertible into the digital code And a variable capacitor,
Wherein the generator comprises:
A delay unit delaying the first input signal by a time equal to or longer than a time difference between the first input signal and the second input signal;
An AND gate for ANDing the output signal of the delay unit and the output signal of the comparator unit;
A counter for generating and sequentially increasing the digital code when a high level signal is applied from the AND gate; And
And a digital-to-analog converter for converting the digital code into an analog signal,
Wherein the comparing unit comprises:
And when the voltage of the analog signal is greater than or equal to the charge voltage of the variable capacitor, the comparator outputs a signal of a high level if the voltage of the analog signal is lower than the charge voltage of the variable capacitor And outputs a low level signal to the AND gate and the output section if the voltage of the analog signal is equal to or greater than the charge voltage of the variable capacitor,
The output unit includes:
And a falling edge trigger flipflop that receives the digital code from the counter and outputs the digital code when an output signal of the comparator falls from a high level to a low level,
The AND device comprises:
And outputs a low level signal to the counter when the output signal of the comparator is switched from the high level to the low level, thereby stopping the increase of the digital code by the counter. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 제 1 항에 따른 시간-디지털 변환기를 이용하여 복수의 입력 신호의 시간차를 디지털 코드로 변환하는 시간-디지털 변환 방법에 있어서,
가변 커패시터를 이용하여 상기 복수의 입력 신호의 시간차를 전압으로 변환하는 단계;
상기 디지털 코드를 증가시키는 단계;
상기 디지털 코드에 대응하는 아날로그 신호를 생성하는 단계;
상기 아날로그 신호의 전압과 상기 변환된 전압을 비교하는 단계; 및
상기 아날로그 신호의 전압이 상기 변환된 전압보다 크거나 같아질 때의 디지털 코드를 출력하는 단계를 포함하며,
상기 디지털 코드로 변환 가능한 상기 시간차의 범위를 조절하기 위해 상기 가변 커패시터의 커패시턴스를 변경하는 시간-디지털 변환 방법.A time-to-digital conversion method for converting a time difference of a plurality of input signals into a digital code using the time-to-digital converter according to claim 1,
Converting a time difference of the plurality of input signals into a voltage using a variable capacitor;
Increasing the digital code;
Generating an analog signal corresponding to the digital code;
Comparing the voltage of the analog signal with the converted voltage; And
And outputting a digital code when the voltage of the analog signal becomes equal to or greater than the converted voltage,
Wherein the capacitance of the variable capacitor is changed to adjust the range of the time difference convertible into the digital code. 제 14 항에 있어서,
상기 변환하는 단계는:
상기 복수의 입력 신호 중 제 1 입력 신호가 인가되면, 상기 가변 커패시터를 충전하는 단계; 그리고
상기 복수의 입력 신호 중 제 2 입력 신호가 인가되면, 상기 가변 커패시터의 충전을 중단하는 단계;
를 포함하는 시간-디지털 변환 방법.15. The method of claim 14,
Wherein the converting comprises:
Charging the variable capacitor when a first input signal of the plurality of input signals is applied; And
Stopping the charging of the variable capacitor when a second input signal of the plurality of input signals is applied;
To-digital conversion. 제 14 항에 있어서,
상기 디지털 코드를 증가시키는 단계는:
카운터를 사용하여 디지털 코드를 증가시키는 단계를 포함하는 시간-디지털 변환 방법.15. The method of claim 14,
The step of increasing the digital code comprises:
And using the counter to increment the digital code. 제 14 항에 있어서,
상기 디지털 코드에 대응하는 아날로그 신호를 생성하는 단계는:
디지털-아날로그 변환기를 사용하여 상기 디지털 코드를 아날로그 신호로 변환하는 단계를 포함하는 시간-디지털 변환 방법.15. The method of claim 14,
Wherein generating an analog signal corresponding to the digital code comprises:
And converting the digital code to an analog signal using a digital-to-analog converter. 제 14 항에 있어서,
상기 아날로그 신호의 전압과 상기 변환된 전압을 비교하는 단계는:
상기 아날로그 신호의 전압이 상기 변환된 전압보다 작으면, 하이 레벨의 신호를 출력하는 단계; 그리고
상기 아날로그 신호의 전압이 상기 변환된 전압보다 크거나 같으면, 로우 레벨의 신호를 출력하는 단계;
를 포함하는 시간-디지털 변환 방법.15. The method of claim 14,
Wherein comparing the voltage of the analog signal to the converted voltage comprises:
Outputting a high level signal when the voltage of the analog signal is smaller than the converted voltage; And
Outputting a low level signal if the voltage of the analog signal is greater than or equal to the converted voltage;
To-digital conversion. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020120112916A 2012-10-11 2012-10-11 Time to digital converter and method for converting time to digital KR101446289B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120112916A KR101446289B1 (en) 2012-10-11 2012-10-11 Time to digital converter and method for converting time to digital

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120112916A KR101446289B1 (en) 2012-10-11 2012-10-11 Time to digital converter and method for converting time to digital

Publications (2)

Publication Number Publication Date
KR20140046804A KR20140046804A (en) 2014-04-21
KR101446289B1 true KR101446289B1 (en) 2014-10-06

Family

ID=50653655

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120112916A KR101446289B1 (en) 2012-10-11 2012-10-11 Time to digital converter and method for converting time to digital

Country Status (1)

Country Link
KR (1) KR101446289B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007010347A (en) * 2005-06-28 2007-01-18 Sony Disc & Digital Solutions Inc Time interval measuring apparatus and method
KR20070081421A (en) * 2006-02-10 2007-08-16 오끼 덴끼 고오교 가부시끼가이샤 Analogue digital conversion circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007010347A (en) * 2005-06-28 2007-01-18 Sony Disc & Digital Solutions Inc Time interval measuring apparatus and method
KR20070081421A (en) * 2006-02-10 2007-08-16 오끼 덴끼 고오교 가부시끼가이샤 Analogue digital conversion circuit

Also Published As

Publication number Publication date
KR20140046804A (en) 2014-04-21

Similar Documents

Publication Publication Date Title
US8564352B2 (en) High-resolution phase interpolators
KR102292560B1 (en) Asynchronous Clock Generation for Time-Interleaved Successive Approximate Analog-to-Digital Converters
US9048864B2 (en) Digital to analog converter with current steering source for reduced glitch energy error
US9461665B1 (en) Successive approximated register analog-to-digital converter and conversion method thereof
US9306553B2 (en) Voltage level shifter with a low-latency voltage boost circuit
US9473163B1 (en) Preamplifier circuit and SAR ADC using the same
CN107017889B (en) Successive approximation type analog-to-digital converter
US9083375B1 (en) Asynchronous successive approximation register ADC
US9917594B1 (en) Inbuilt threshold comparator
US20110102225A1 (en) Method for reducing current consumption of digital-to-analog conversion, and associated tri-state current digital-to-analog converter
KR20210152360A (en) Digital-to-time converter circuit and method for operating the same
US8988269B2 (en) Time difference adjustment circuit and time-to-digital converter including the same
CN113437976B (en) Successive approximation method for tri-state quantization and successive approximation analog-to-digital conversion circuit
KR101446289B1 (en) Time to digital converter and method for converting time to digital
US8766844B2 (en) Analog-digital converter
CN104901681A (en) 2VDD level switching circuit of VDD voltage-withstand CMOS
JP2010011140A (en) Digital dll circuit, and semiconductor device
US7352309B2 (en) Circuit arrangement for generating switch-on signals
CN112751550B (en) Clock generation circuit and method, analog-digital converter and storage medium
Costinett et al. Simple digital pulse width modulator with 60 picoseconds resolution using a low-cost FPGA
JP2022174262A (en) electronic circuit
Morales et al. All-digital high-resolution PWM with a wide duty-cycle range
US10840927B1 (en) Low power current steering digital-to-analog converter
US9935649B1 (en) Low power quantizer with passive summers and interpolated dynamic comparators
JP4067932B2 (en) Analog / digital conversion circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170918

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191024

Year of fee payment: 6