KR101444662B1 - 원격측정용 영상 압축 장치 및 그 제어 방법 - Google Patents

원격측정용 영상 압축 장치 및 그 제어 방법 Download PDF

Info

Publication number
KR101444662B1
KR101444662B1 KR1020130129517A KR20130129517A KR101444662B1 KR 101444662 B1 KR101444662 B1 KR 101444662B1 KR 1020130129517 A KR1020130129517 A KR 1020130129517A KR 20130129517 A KR20130129517 A KR 20130129517A KR 101444662 B1 KR101444662 B1 KR 101444662B1
Authority
KR
South Korea
Prior art keywords
video
video decoder
digital data
fpga
compression unit
Prior art date
Application number
KR1020130129517A
Other languages
English (en)
Inventor
현명한
유제택
Original Assignee
국방과학연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 국방과학연구소 filed Critical 국방과학연구소
Priority to KR1020130129517A priority Critical patent/KR101444662B1/ko
Application granted granted Critical
Publication of KR101444662B1 publication Critical patent/KR101444662B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/85—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression
    • H04N19/89—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression involving methods or arrangements for detection of transmission errors at the decoder
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318516—Test of programmable logic devices [PLDs]
    • G01R31/318519—Test of field programmable gate arrays [FPGA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

본 명세서는 댐핑 저항을 이용하여 노이즈 제거 및 임피던스 매칭을 수행하고, 비디오 디코더와 비디오 압축 소자 간의 배선 설계 방법을 제공하고, 데이터 흐름을 근거로 한 부품 배치 설계 방법을 제공하고, 시스템 초기화 부분과 영상 입력 상태 확인 부분과 동작 상태 확인 부분에 대한 상태를 점검하는 원격측정용 영상 압축 장치 및 그 제어 방법에 관한 것이다. 이를 위하여 본 명세서에 따른 원격측정용 영상 압축 장치는, 비디오 디코더와 비디오 압축부를 구동하기 위한 비디오 클록 신호와, FPGA를 구동하기 위한 시스템 클록 신호를 제공하는 클록; 상기 비디오 클록 신호를 근거로 동작하며, 수신된 아날로그 영상 데이터를 디지털 데이터로 변환하는 비디오 디코더; 상기 클록과 상기 비디오 디코더 사이에 배치되는 댐핑 저항; 상기 변환된 디지털 데이터를 미리 설정된 압축 방식으로 압축하고, 상기 압축된 디지털 데이터와 인터럽트 요청 신호를 출력하는 비디오 압축부; 상기 비디오 압축부로부터 상기 인터럽트 요청 신호를 수신할 때, 상기 수신된 압축된 디지털 데이터를 출력하는 FPGA(Field Programmable Gate Array); 및 상기 FPGA로부터 출력되는 압축된 디지털 데이터를 원격 측정 장치의 엔코더에 제공하는 FIFO(First-In First-Out);를 포함한다.

Description

원격측정용 영상 압축 장치 및 그 제어 방법{VIDEO COMPRESSION APPARATUS FOR TELEMETERING AND CONTROLLING METHOD THEREOF}
본 명세서는 원격측정용 영상 압축 장치 및 그 제어 방법에 관한 것으로, 특히 댐핑 저항을 이용하여 노이즈 제거 및 임피던스 매칭을 수행하고, 비디오 디코더와 비디오 압축 소자 간의 배선 설계 방법을 제공하고, 데이터 흐름을 근거로 한 부품 배치 설계 방법을 제공하고, 시스템 초기화 부분과 영상 입력 상태 확인 부분과 동작 상태 확인 부분에 대한 상태를 점검하는 원격측정용 영상 압축 장치 및 그 제어 방법에 관한 것이다.
일반적으로, DSP 기반의 소프트웨어 코덱으로 구현되는 기존의 JPEG2000 영상 압축 모듈은, DSP에 다양한 외부 메모리(예를 들어, SDRAM, FLASH 등 포함) 및 CPLD(Complex Programmable Logic Device)를 필요로 하여, 비교적 복잡한 하드웨어 구조를 갖는다.
이러한 DSP 기반의 소프트웨어 코덱으로 구현되는 기존의 JPEG2000 영상 압축 모듈은, 부품 소자 간의 배선 및 배치 등에 따른 복잡한 하드웨어 구조에 의해 소형경량화가 어렵다.
한국공개특허 제10-2010-0118040호
본 명세서의 목적은, 댐핑 저항을 통해 노이즈 제거 및 임피던스 매칭을 수행하는 원격측정용 영상 압축 장치 및 그 제어 방법을 제공하는 데 있다.
본 명세서의 다른 목적은, 비디오 디코더와 비디오 압축 소자 간의 배선 설계 방법을 제공하는 원격측정용 영상 압축 장치 및 그 제어 방법을 제공하는 데 있다.
본 명세서의 또 다른 목적은, 데이터 흐름을 근거로 한 부품 배치 설계 방법을 제공하는 원격측정용 영상 압축 장치 및 그 제어 방법을 제공하는 데 있다.
본 명세서의 또 다른 목적은, 시스템 초기화 부분과 영상 입력 상태 확인 부분과 동작 상태 확인 부분에 대한 상태를 점검하는 원격측정용 영상 압축 장치 및 그 제어 방법을 제공하는 데 있다.
본 명세서의 실시예에 따른 원격측정용 영상 압축 장치는, 비디오 디코더와 비디오 압축부를 구동하기 위한 비디오 클록 신호와, FPGA를 구동하기 위한 시스템 클록 신호를 제공하는 클록; 상기 비디오 클록 신호를 근거로 동작하며, 수신된 아날로그 영상 데이터를 디지털 데이터로 변환하는 비디오 디코더; 상기 클록과 상기 비디오 디코더 사이에 배치되는 댐핑 저항; 상기 변환된 디지털 데이터를 미리 설정된 압축 방식으로 압축하고, 상기 압축된 디지털 데이터와 인터럽트 요청 신호를 출력하는 비디오 압축부; 상기 비디오 압축부로부터 상기 인터럽트 요청 신호를 수신할 때, 상기 수신된 압축된 디지털 데이터를 출력하는 FPGA(Field Programmable Gate Array); 및 상기 FPGA로부터 출력되는 압축된 디지털 데이터를 원격 측정 장치의 엔코더에 제공하는 FIFO(First-In First-Out);를 포함한다.
본 명세서와 관련된 일 예로서, 상기 댐핑 저항의 저항값은, 33옴 내지 50옴 중 어느 하나일 수 있다.
본 명세서와 관련된 일 예로서, 상기 미리 설정된 압축 방식은, JPEG2000일 수 있다.
본 명세서와 관련된 일 예로서, 상기 비디오 디코더와 상기 비디오 압축부 간의 모든 라인의 길이를 1mm 내지 10mm 중 어느 하나의 값으로 동일하게 설정할 수 있다.
본 명세서와 관련된 일 예로서, 상기 비디오 디코더는 상기 아날로그 영상 데이터가 입력되는 입력단에 근접 배치하고, 상기 비디오 압축부는 상기 비디오 디코더의 배선 라인 간의 간격을 근거로 상기 비디오 디코더에 근접 배치하고, 상기 FPGA는 상기 비디오 압축부에 근접 배치하고, 상기 FIFO는 상기 FPGA에 근접 배치할 수 있다.
본 명세서의 실시예에 따른 원격측정용 영상 압축 장치의 제어 방법은, 제어부를 통해, 전원 온 모드에서, 영상 압축 장치의 전원을 리셋하여, 상기 영상 압축 장치의 전원을 초기화하는 단계; 상기 제어부를 통해 초기화 모드에서, 비디오 디코더와 비디오 압축부의 펌웨어 로딩 여부를 확인하는 단계; 상기 확인 결과, 상기 비디오 디코더 및 상기 비디오 압축부의 펌웨어가 모두 로딩될 때, 비디오 디코더를 통해 검색 입력 비디오 모드에서, 아날로그 영상 데이터의 수신 여부를 판단하는 단계; 상기 판단 결과, 상기 아날로그 영상 데이터가 수신될 때, 상기 비디오 디코더를 통해 동작 모드에서, 상기 수신된 아날로그 영상 데이터를 디지털 데이터로 변환하는 단계; 비디오 압축부를 통해, 상기 변환된 디지털 데이터를 미리 설정된 압축 방식으로 압축하는 단계; 상기 비디오 압축부를 통해, 상기 압축된 디지털 데이터와 인터럽트 요청 신호를 FPGA에 전달하는 단계; 상기 FPGA를 통해, 상기 비디오 압축부로부터 상기 인터럽트 요청 신호를 수신할 때, 상기 수신된 압축된 디지털 데이터를 FIFO에 전달하는 단계; 및 상기 FIFO를 통해, 상기 압축된 디지털 데이터를 원격 측정 장치의 엔코더에 전달하는 단계;를 포함한다.
본 명세서와 관련된 일 예로서, 상기 확인 결과, 상기 비디오 디코더 및 상기 비디오 압축부 중 적어도 하나의 구성 요소의 펌웨어가 로딩되지 않은 상태일 때, 대기 상태를 유지하는 단계; 및 상기 판단 결과, 상기 아날로그 영상 데이터가 수신되지 않을 때, 상기 아날로그 영상 데이터가 수신될 때까지 대기 상태를 유지하는 단계;를 더 포함할 수 있다.
본 명세서의 실시예에 따른 원격측정용 영상 압축 장치 및 그 제어 방법은, 댐핑 저항을 통해 노이즈 제거 및 임피던스 매칭을 수행함으로써, 영상 압축 장치의 입력단에서 입력 파형이 깨끗한 상태로 입력되도록 하여 복원 영상 데이터의 아날로그 노이즈를 제거하거나 줄일 수 있다.
또한, 본 명세서의 실시예에 따른 원격측정용 영상 압축 장치 및 그 제어 방법은, 비디오 디코더와 비디오 압축 소자 간의 배선 설계 방법을 제공함으로써, 비디오 압축부의 동작 오류를 방지하고, 영상 압축 장치를 소형경량화할 수 있다.
또한, 본 명세서의 실시예에 따른 원격측정용 영상 압축 장치 및 그 제어 방법은, 데이터 흐름을 근거로 한 부품 배치 설계 방법을 제공함으로써, 배선이 간단해지고, 동일한 데이터 버스 간의 배선 길이의 차를 수mm 이내로 유지하여 데이터 간의 타이밍 조절이 용이할 수 있다.
또한, 본 명세서의 실시예에 따른 원격측정용 영상 압축 장치 및 그 제어 방법은, 시스템 초기화 부분과 영상 입력 상태 확인 부분과 동작 상태 확인 부분에 대한 상태를 점검함으로써, 시스템의 비정상 동작 시 상태를 점검하여 시스템을 정상 동작시키고, 유지 및 관리 기능을 향상시킬 수 있다.
도 1은 본 명세서의 실시예에 따른 원격측정용 영상 압축 장치의 구성을 나타낸 블록도이다.
도 2는 본 명세서의 실시예에 따른 원격측정용 영상 압축 장치의 하드웨어 구성을 나타낸 도이다.
도 3은 본 명세서의 실시예에 따른 원격측정용 영상 압축 장치에서의 데이터 흐름을 나타낸 도이다.
도 4는 본 명세서의 실시예에 따른 댐핑 저항이 적용된 도이다.
도 5는 데이터 흐름을 고려하지 않은 부품 배치 방법을 나타낸 도이다.
도 6은 본 명세서의 실시예에 따른 데이터 흐름을 고려한 원격측정용 영상 압축 장치에 포함된 부품 배치 방법을 나타낸 도이다.
도 7은 본 명세서의 실시예에 따른 원격측정용 영상 압축 장치에서의 상태 동작도이다.
도 8은 본 명세서의 실시예에 따른 원격측정용 영상 압축 장치의 제어 방법을 나타낸 흐름도이다.
이하, 첨부된 도면을 참조하여 본 명세서에 따른 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 대응하는 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 명세서의 실시예에 따른 원격측정용 영상 압축 장치(10)의 구성을 나타낸 블록도이다.
도 1에 도시된 바와 같이, 원격측정용 영상 압축 장치(10)는, 전원부(100), 클록(200), 비디오 디코더(300), 비디오 압축부(400), FPGA(500), FIFO(600), 출력부(700) 및, 제어부(800)로 구성된다. 도 1에 도시된 원격측정용 영상 압축 장치(10)의 구성 요소 모두가 필수 구성 요소인 것은 아니며, 도 1에 도시된 구성 요소보다 많은 구성 요소에 의해 원격측정용 영상 압축 장치(10)가 구현될 수도 있고, 그보다 적은 구성 요소에 의해서도 원격측정용 영상 압축 장치(10)가 구현될 수도 있다.
여기서, 상기 영상 압축 장치(10)는, NTSC(National Television System Committee) 포맷의 RS170 영상 데이터를 수신하고, 수신된 RS170 영상 데이터를 JPEG2000 압축 방식을 통해 압축하고, 압축된 데이터를 원격 측정 장치(미도시)의 통합 엔코더(미도시)로 전달하는 기능을 수행한다.
상기 전원부(100)는, 레귤레이터(regulator: 미도시)를 포함하며, 상기 레귤레이터를 통해 상기 영상 압축 장치(10)에 포함된 각 구성 요소에 공급할 입력 전원(예를 들어, +1V, +3V, 5V 등 포함)을 생성한다.
또한, 상기 전원부(100)는, +5V의 입력 전원을 상기 영상 압축 장치(10)에 포함된 각 구성 요소에 제공한다.
또한, 상기 전원부(100)의 운용 시 소비 전류는, 약 800mA ~ 850mA(+5V 기준)이다.
상기 클록(200)은, 시스템 클록(210) 및, 비디오 클록(220) 등을 포함한다.
상기 시스템 클록(210)은, 상기 FPGA(500)를 구동하기 위한 시스템 클록 신호(예를 들어, 50MHz)를 생성하고, 상기 생성된 시스템 클록 신호(예를 들어, 50MHz)를 상기 FPGA(500)에 제공(또는, 공급)한다.
상기 비디오 클록(220)은, 상기 비디오 디코더(300), 상기 비디오 압축부(400) 등을 구동하기 위한 비디오 클록 신호(예를 들어, 27MHz)를 생성하고, 상기 생성된 비디오 클록 신호(예를 들어, 27MHz)를 상기 비디오 디코더(300), 상기 비디오 압축부(400) 등에 제공(또는, 공급)한다.
상기 시스템 클록(210) 또는 상기 비디오 클록(220)에 적용된 오실레이터는, SUNNY사의 SCO-103 등을 적용할 수 있다.
상기 비디오 디코더(video decoder)(300)는, 상기 도 1 내지 도 3에 도시된 바와 같이, 아날로그 영상(또는, 아날로그 영상 데이터)을 10비트의 디지털 데이터로 변환하는 기능을 수행한다.
즉, 상기 비디오 디코더(300)는, NTSC 포맷의 RS170 영상 데이터를 디지털 데이터로 변환하며, ANALOG DEVICE사의 ADV7189 등을 적용할 수 있다.
또한, 상기 비디오 디코더(300)는, 아날로그 노이즈를 제거하기 위해서, 입력단에 안티-앨리어싱 필터(anti-aliasing filter)(미도시)를 더 포함한다.
또한, 상기 비디오 디코더(300)의 데이터 출력은, 상기 비디오 압축부(400)의 VDATA 버스와 인터페이스한다.
또한, 상기 비디오 디코더(300)는, 상기 비디오 디코더(300)의 펌웨어 로딩 여부를 확인 결과, 상기 비디오 디코더(300)에 펌웨어가 로인된 경우, 검색 입력 비디오 모드(search input VIDEO mode) 부분에서, NTSC 포맷의 RS170 영상 데이터가 수신되는지 여부를 확인한다.
즉, 상기 비디오 디코더(300)는, 상기 확인 결과, 상기 비디오 디코더(300)의 펌웨어가 로딩된 경우, 상기 비디오 디코더(300)의 미리 설정된 상태 레지스터(미도시)(예를 들어, Status1 register)의 비트0(Bit0, 예를 들어, IN_LOCK에 해당) 상태를 확인한다.
또한, 상기 비디오 디코더(300)는, 상기 상태 레지스터의 비트0 상태 확인 결과, 상기 상태 레지스터의 비트0 값이 0인 경우, 상기 RS170 영상 데이터가 입력되지 않는 상태로 확인하여, 영상이 입력될 때까지 대기한다.
또한, 상기 비디오 디코더(300)는, 상기 상태 레지스터의 비트0 상태 확인 결과, 상기 상태 레지스터의 비트0 값이 1인 경우, 영상 데이터가 정상적으로 입력되고 있는 상태로 동작 모드(operation mode)로 이동한다. 이때, 영상 신호의 인식은, 입력되는 영상의 수직 동기(vertical synchronization) 정보로 판단한다.
또한, 상기 비디오 디코더(300)는, 상기 입력되는 아날로그 영상이 가장 깨끗한 상태로 입력될 수 있도록, 상기 비디오 클록(220)과 상기 비디오 디코더(300) 사이에 댐핑 저항(미도시)을 구비한다.
상기 댐핑 저항(damping register)은, 주파수가 높은 신호 라인에 직렬로 연결되는 저항으로, 노이즈 제거 및 임피던스 매칭에 효율적이다. 즉, 데이터 라인의 주파수가 높아지면, 임피던스 매칭(출력 임피던스 = 라인 임피던스 = 입력 임피던스)이 쉽지 않게 된다. 이처럼, 정확한 임피던스 매칭이 이루어지지 않은 경우에는 입력단에서 반사파가 발생하고, 그로 인해 신호가 왜곡되어 데이터 오류가 발생할 수 있다. 따라서, 중요한 신호 라인에 대해서는 입력 파형이 가장 깨끗하게 들어올 수 있도록 저항값을 설정할 수 있다.
또한, 상기 댐핑 저항(810)은, 도 4에 도시된 바와 같이, 상기 비디오 클록(220)으로부터 출력된 비디오 클록 신호가 상기 비디오 디코더(300)에 입력되는 라인(820) 상에 직렬 연결된다.
또한, 상기 댐핑 저항의 저항값은, 33옴(Ω) 이상(예를 들어, 33옴 ~ 50옴)을 사용한다. 상기 댐핑 저항의 저항값이 33옴 미만일 경우, 복원 영상 데이터에서 아날로그 노이즈가 발생할 수 있다.
상기 비디오 압축부(video compression)(또는, 압축 코어부)(400)는, 상기 비디오 디코더(300)로부터 변환된 디지털 데이터를 미리 설정된 압축 표준인 JPEG2000 포맷으로 압축한다.
또한, 상기 비디오 압축부(400)는, ANALOG DEVICE사의 JPEG2000 압축/복원 소자인 ADV212 등을 적용할 수 있다. 여기서, 상기 ADV212는, ISO-IEC15444-1 영상 압축 표준인 JPEG2000이 단일 칩으로 구현되어, 영상 및 이미지에 대한 압축/복원 작업을 수행하는 소자이다. 또한, 상기 ADV212는, JPEG2000 코드스트림 생성을 비롯해 레이트 제어(rate control) 등 일련의 압축이 진행되는 과정의 세부 사항들을 제어(또는, 조절)할 수 있는 기능을 포함한다.
또한, 상기 비디오 디코더(300)로부터 출력된 디지털 데이터는 상기 비디오 압축부(400)의 VDATA 버스에 입력되어, 상기 비디오 압축부(400)를 통해 JPEG2000 포맷으로 압축된 후, 32 비트의 상기 비디오 디코더(300)의 HDATA 버스를 통해 출력된다.
또한, 상기 비디오 압축부(400)는, 상기 압축된 디지털 데이터와 인터럽트 요청 신호(interrupt request signal)를 FPGA(500)에 전달한다.
상기 비디오 압축부(400)를 이용한 비디오 압축 시스템의 하드웨어 설계에서 가장 중요한 부분 중에 하나는, 상기 비디오 디코더(300)와의 인터페이스이다.
즉, 상기 비디오 디코더(300)에서 출력되어 상기 비디오 압축부(400)로 입력되는 모든 라인의 길이는 동일하게 맞추어야 한다. 해당 라인 길이를 고려하지 않고 배선하는 경우, 상기 비디오 압축부(400) 자체가 동작을 하지 않는다.
일 예로, 상기 비디오 디코더(300)와 상기 비디오 압축부(400) 간의 라인 길이가 수십 mm 이상인 경우, 원활한 압축 동작의 수행을 나타내는 인터럽트 요청 신호가 상기 비디오 압축부(400)에서 나오지 않는다. 이와 같이, 상기 인터럽트 요청 신호가 상기 비디오 압축부(400)에서 나오지 않으면, 상기 비디오 압축부(400)는 상기 비디오 디코더(300)로부터 제대로 된 데이터가 들어오지 않는다고 판단하여, 계속하여 대기 상태를 유지한다.
따라서, 상기 비디오 디코더(300)와 상기 비디오 압축부(400) 간의 데이터 배선 길이가 최소화될 수 있는 디바이스 배치가 필요하며, 두 디바이스는 가깝게 배치해야 하고, 가장 긴 라인 길이를 기준으로 라인들의 길이를 동일하게 맞추는 설계가 필요하다.
즉, 상기 비디오 디코더(300)와 상기 비디오 압축부(400) 라인 간의 길이는 수mm 이내(예를 들어, 1mm ~ 10 mm)로 설계해야한다.
또한, 상기 라인 간의 길이를 동일하게 맞춰야하는 라인은, 동기 신호 라인(예를 들어, HSYNC 라인, VSYNC 라인 및, FIELD 라인 등 포함), 클록 라인(예를 들어, 비디오 클록 신호 라인) 및, VDATA 라인 등일 수 있다.
상기 FPGA(Field Programmable Gate Array: 현장 프로그램 가능 게이트 배열)(500)는, 상기 비디오 압축부(400)로부터 출력되는 압축된 디지털 데이터에 대한 미리 설정된 기능을 수행한다. 여기서, 상기 FPGA(500)는, Xilinkx spartan3 시리즈인 XC3S400 등을 적용할 수 있다. 이때, 상기 XC3S400의 사양은, 시스템 게이트의 수는 400,000개, 로직 셀(logic cell)의 수는 8,064개, 분산 램(distributed RAM) 비트의 수는 288,000개, 사용자 I/O의 수는 141개일 수 있으며, 상기 FPGA(500)는 상기 XC3S400와 동급 또는 그 이상의 사양을 갖는 제품을 적용할 수 있다.
즉, 상기 FPGA(500)는, 상기 비디오 압축부(400)로부터 전달되는 상기 인터럽트 요청 신호를 수신할 때마다, 상기 인터럽트 요청 신호와 함께 전달되는 상기 비디오 압축부(400)로부터 전달되는 압축된 영상 데이터를 상기 FIFO(600)에 기록(write)한다.
상기 FIFO(First-In First-Out)(600)는, 상기 원격 측정 장치의 엔코더와의 인터페이스 기능을 수행한다.
즉, 상기 FIFO(600)는, 상기 FPGA(500)로부터 기록되는 압축된 디지털 데이터를 16 비트로 상기 원격 측정 장치의 엔코더에 제공한다.
여기서, 상기 FIFO(600)는, IDT72V285 등을 적용할 수 있다. 이때, 상기 IDT72V285의 메모리 구성은, 65,536×18 이며, 읽기/쓰기 사이클 시간(read/write cycle time)은 10ns이고, 6.5ns의 액세스 시간(access time)을 갖는다.
상기 출력부(700)는 USB(710) 및, JTAG(720) 등을 포함한다.
상기 USB(710)는, 상기 FPGA(500)에 연결되며, 상기 FPGA(500)의 UART 통신 기능을 수행한다. 즉, UART 통신을 통해 EEPROM(미도시)에 상기 비디오 디코더(300)의 압축 펌웨어를 업로드(또는, 포팅:porting)한다.
상기 JTAG(Joint Test Action Group)(720)는, 상기 FPGA(500)에 연결되며, 외부 FPGA 펌웨어를 상기 FPGA(500)에 업로드한다.
또한, 상기 원격측정용 영상 압축 장치(10)는, 데이터 흐름을 고려하여 각각의 구성 요소(또는, 부품)를 배치하도록 설계한다.
즉, 도 5에 도시된 바와 같이, 데이터 흐름을 고려하지 않고 부품을 배치하는 경우, 배선이 복잡해질 뿐만 아니라 동일한 데이터 버스 간의 배선 길이의 차를 발생시켜 데이터 간의 타이밍 조절에 영향을 준다. 또한, 이러한 데이터 흐름을 고려하지 않은 부품 배치로 인해, 영상 복원이 정상적으로 수행되지 않게 된다.
따라서, 도 6에 도시된 바와 같이, 데이터 흐름을 고려하여 상기 원격측정용 영상 압축 장치(10)에 포함된 각각의 구성 요소들을 배치하도록 설계한다.
즉, 상기 비디오 디코더(300)는 상기 아날로그 영상이 입력되는 입력단(미도시)에 근접 배치하고, 상기 비디오 압축부(400)는 상기 비디오 디코더(300)의 배선 라인 간의 간격을 고려하여 상기 비디오 디코더(300)에 근접 배치하고, 상기 FPGA(500)는 상기 비디오 압축부(400)에 근접 배치하고, 상기 FIFO(600)는 상기 FPGA(500)에 근접 배치한다.
상기 제어부(또는, DSP: Digital Signal Processing Unit)(800)는, 상기 원격측정용 영상 압축 장치(10)의 전반적인 제어 기능을 수행한다.
또한, 상기 제어부(800)는, 전원 온(power on) 부분에 있어서, 강제적으로 영상 압축 장치(10)의 전원을 리셋(reset)하여, 상기 영상 압축 장치(10)의 전원을 초기화한다.
또한, 상기 제어부(800)는, 초기화 모드(initialization mode) 부분에 있어서, 상기 비디오 디코더(300)와 상기 비디오 압축부(400)의 펌웨어 로딩 여부를 확인한다.
또한, 상기 제어부(800)는, 상기 확인 결과, 상기 비디오 디코더(300) 및 상기 비디오 압축부(400) 중 적어도 하나의 구성 요소의 펌웨어가 로딩되지 않은 경우, 대기 상태를 유지한다.
즉, 상기 제어부(800)는, 상기 확인 결과, 상기 비디오 디코더(300) 및 상기 비디오 압축부(400) 중 적어도 하나의 구성 요소의 펌웨어가 초기화되지 않은 경우, 상기 대기 상태를 유지한다.
도 7은 본 명세서의 실시예에 따른 전원 온 부분, 초기화 모드 부분, 검색 입력 비디오 모드 부분, 동작 모드 부분 및, 인터럽트 서비스 루틴 부분 등에 대한 상태 동작도이다.
이와 같이, 상기 영상 압축 장치(10)는, 전원 온 부분, 초기화 모드 부분, 검색 입력 비디오 부분, 동작 모드 부분 및, 인터럽트 서비스 루틴 부분 등과 같은 시스템 초기화 부문, 영상 입력 상태 확인 부분 및 동작 상태 확인 부분 등에 대한 상태 점검을 통해, 영상 압축 장치(10)의 상태를 확인하고, 이를 통한 영상 압축 장치(10)의 정상적인 운용을 유지한다.
또한, 이와 같이, 댐핑 저항을 통해 노이즈 제거 및 임피던스 매칭을 수행할 수 있다.
또한, 이와 같이, 비디오 디코더와 비디오 압축 소자 간의 배선 설계 방법을 제공할 수 있다.
또한, 이와 같이, 데이터 흐름을 근거로 한 부품 배치 설계 방법을 제공할 수 있다.
또한, 이와 같이, 시스템 초기화 부분과 영상 입력 상태 확인 부분과 동작 상태 확인 부분에 대한 상태를 점검할 수 있다.
이하에서는, 본 명세서에 따른 원격측정용 영상 압축 장치의 제어 방법을 도 1 내지 도 8을 참조하여 상세히 설명한다.
도 8은 본 명세서의 실시예에 따른 원격측정용 영상 압축 장치의 제어 방법을 나타낸 흐름도이다.
먼저, 제어부(800)는, 전원 온(power on) 부분에 있어서, 강제적으로 영상 압축 장치(10)의 전원을 리셋(reset)하여, 상기 영상 압축 장치(10)의 전원을 초기화한다(S810).
이후, 상기 제어부(800)는, 초기화 모드(initialization mode) 부분에 있어서, 상기 비디오 디코더(300)와 상기 비디오 압축부(400)의 펌웨어 로딩 여부를 확인한다(S820).
이후, 상기 제어부(800)는, 상기 확인 결과, 상기 비디오 디코더(300) 및 상기 비디오 압축부(400) 중 적어도 하나의 구성 요소의 펌웨어가 로딩되지 않은 경우, 대기 상태를 유지한다.
즉, 상기 제어부(800)는, 상기 확인 결과, 상기 비디오 디코더(300) 및 상기 비디오 압축부(400) 중 적어도 하나의 구성 요소의 펌웨어가 초기화되지 않은 경우, 상기 대기 상태를 유지한다(S830).
또한, 상기 비디오 디코더(300)는, 상기 확인 결과, 상기 비디오 디코더(300) 및 상기 비디오 압축부(400)의 펌웨어가 모두 로딩된 경우, 검색 입력 비디오 모드(search input VIDEO mode) 부분에서, NTSC 포맷의 RS170 영상 데이터가 수신되는지 여부를 확인(또는, 판단)한다.
즉, 상기 비디오 디코더(300)는, 상기 확인 결과, 상기 비디오 디코더(300) 및 상기 비디오 압축부(400)의 펌웨어가 모두 로딩된 경우, 상기 비디오 디코더(300)의 미리 설정된 상태 레지스터(미도시)(예를 들어, Status1 register)의 비트0(Bit0, 예를 들어, IN_LOCK에 해당) 상태를 확인한다(S840).
이후, 상기 비디오 디코더(300)는, 상기 상태 레지스터의 비트0 상태 확인 결과, 상기 상태 레지스터의 비트0 값이 0인 경우(또는, 영상 데이터가 수신되지 않는 경우), 상기 RS170 영상 데이터가 입력되지 않는 상태로 확인하여, 영상이 입력될 때까지 대기한다(S850).
또한, 상기 비디오 디코더(300)는, 상기 상태 레지스터의 비트0 상태 확인 결과, 상기 상태 레지스터의 비트0 값이 1인 경우(또는, 영상 데이터가 수신되는 경우), 영상 데이터가 정상적으로 수신(또는, 입력)되고 있는 상태로 동작 모드(operation mode)로 전환(또는, 이동)하고, 상기 수신되는 영상 데이터를 디지털 데이터로 변환한다. 이때, 영상 신호의 인식은, 입력되는 영상의 수직 동기(vertical synchronization) 정보로 판단한다(S860).
이후, 상기 비디오 압축부(400)는, 상기 비디오 디코더(300)로부터 변환된 디지털 데이터를 압축한다.
또한, 상기 비디오 압축부(400)는, 상기 압축된 디지털 데이터와 인터럽트 요청 신호를 FPGA(500)에 전달한다.
또한, 상기 비디오 디코더(300) 또는 상기 제어부(800)는, 상기 상태 레지스터의 비트0의 상태가 1인지 확인한다.
또한, 상기 상태 레지스터의 비트0의 상태가 1인 경우, 상기 비디오 압축(400)를 통해 상기 비디오 디코더(300)로부터 변환된 디지털 데이터를 압축하는 과정을 수행한다.
또한, 상기 상태 레지스터의 비트0의 상태가 0인 경우, 상기 초기화 모드로 이동하여, 전원 온 리셋 과정을 수행한다(S870).
이후, 상기 FPGA(500)는, 인터럽트 서비스 루틴(interrup service routine) 부분에서, 상기 비디오 압축부(400)로부터 전달되는 상기 인터럽트 요청 신호를 수신할 때마다, 원격 측정 장치의 엔코더(미도시)와의 인터페이스를 위한 FIFO(600)에 상기 비디오 압축부(400)로부터 전달되는 압축된 영상 데이터를 기록하는(write) 과정을 수행한다(S880).
이와 같이, 상기 영상 압축 장치(10)는, 전원 온 부분, 초기화 모드 부분, 검색 입력 비디오 부분, 동작 모드 부분 및, 인터럽트 서비스 루틴 부분 등과 같은 시스템 초기화 부문, 영상 입력 상태 확인 부분 및 동작 상태 확인 부분 등에 대한 상태 점검을 통해, 영상 압축 장치(10)의 상태를 확인하고, 이를 통한 영상 압축 장치(10)의 정상적인 운용을 유지한다.
본 명세서의 실시예는 앞서 설명한 바와 같이, 댐핑 저항을 통해 노이즈 제거 및 임피던스 매칭을 수행하여, 영상 압축 장치의 입력단에서 입력 파형이 깨끗한 상태로 입력되도록 하여 복원 영상 데이터의 아날로그 노이즈를 제거하거나 줄일 수 있다.
본 명세서의 실시예는 앞서 설명한 바와 같이, 비디오 디코더와 비디오 압축 소자 간의 배선 설계 방법을 제공하여, 비디오 압축부의 동작 오류를 방지하고, 영상 압축 장치를 소형경량화할 수 있다.
본 명세서의 실시예는 앞서 설명한 바와 같이, 데이터 흐름을 근거로 한 부품 배치 설계 방법을 제공하여, 배선이 간단해지고, 동일한 데이터 버스 간의 배선 길이의 차를 수mm 이내로 유지하여 데이터 간의 타이밍 조절이 용이할 수 있다.
본 명세서의 실시예는 앞서 설명한 바와 같이, 시스템 초기화 부분과 영상 입력 상태 확인 부분과 동작 상태 확인 부분에 대한 상태를 점검하여, 시스템의 비정상 동작 시 상태를 점검하여 시스템을 정상 동작시키고, 유지 및 관리 기능을 향상시킬 수 있다.
전술한 내용은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
10: 원격측정용 영상 압축 장치 100: 전원부
200: 클록 300: 비디오 디코더
400: 비디오 압축부 500: FPGA
600: FIFO 700: 출력부
800: 제어부 210: 시스템 클록
220: 비디오 클록 710: USB
720: JTAG

Claims (7)

  1. 비디오 디코더와 비디오 압축부를 구동하기 위한 비디오 클록 신호와, FPGA를 구동하기 위한 시스템 클록 신호를 제공하는 클록;
    상기 비디오 클록 신호를 근거로 동작하며, 수신된 아날로그 영상 데이터를 디지털 데이터로 변환하는 비디오 디코더;
    상기 클록과 상기 비디오 디코더 사이에 배치되는 댐핑 저항;
    상기 변환된 디지털 데이터를 미리 설정된 압축 방식으로 압축하고, 상기 압축된 디지털 데이터와 인터럽트 요청 신호를 출력하는 비디오 압축부;
    상기 비디오 압축부로부터 상기 인터럽트 요청 신호를 수신할 때, 상기 수신된 압축된 디지털 데이터를 출력하는 FPGA(Field Programmable Gate Array); 및
    상기 FPGA로부터 출력되는 압축된 디지털 데이터를 원격 측정 장치의 엔코더에 제공하는 FIFO(First-In First-Out);를 포함하는 것을 특징으로 하는 원격측정용 영상 압축 장치.
  2. 제1항에 있어서, 상기 댐핑 저항의 저항값은,
    33옴 내지 50옴 중 어느 하나인 것을 특징으로 하는 원격측정용 영상 압축 장치.
  3. 제1항에 있어서, 상기 미리 설정된 압축 방식은,
    JPEG2000인 것을 특징으로 하는 원격측정용 영상 압축 장치.
  4. 제1항에 있어서, 상기 비디오 디코더와 상기 비디오 압축부 간의 모든 라인의 길이를 1mm 내지 10mm 중 어느 하나의 값으로 동일하게 설정하는 것을 특징으로 하는 원격측정용 영상 압축 장치.
  5. 제1항에 있어서,
    상기 비디오 디코더는 상기 아날로그 영상 데이터가 입력되는 입력단에 근접 배치하고, 상기 비디오 압축부는 상기 비디오 디코더의 배선 라인 간의 간격을 근거로 상기 비디오 디코더에 근접 배치하고, 상기 FPGA는 상기 비디오 압축부에 근접 배치하고, 상기 FIFO는 상기 FPGA에 근접 배치하는 것을 특징으로 하는 원격측정용 영상 압축 장치.
  6. 제어부를 통해, 전원 온 모드에서, 영상 압축 장치의 전원을 리셋하여, 상기 영상 압축 장치의 전원을 초기화하는 단계;
    상기 제어부를 통해 초기화 모드에서, 비디오 디코더와 비디오 압축부의 펌웨어 로딩 여부를 확인하는 단계;
    상기 확인 결과, 상기 비디오 디코더 및 상기 비디오 압축부의 펌웨어가 모두 로딩될 때, 비디오 디코더를 통해 검색 입력 비디오 모드에서, 아날로그 영상 데이터의 수신 여부를 판단하는 단계;
    상기 판단 결과, 상기 아날로그 영상 데이터가 수신될 때, 상기 비디오 디코더를 통해 동작 모드에서, 상기 수신된 아날로그 영상 데이터를 디지털 데이터로 변환하는 단계;
    비디오 압축부를 통해, 상기 변환된 디지털 데이터를 미리 설정된 압축 방식으로 압축하는 단계;
    상기 비디오 압축부를 통해, 상기 압축된 디지털 데이터와 인터럽트 요청 신호를 FPGA에 전달하는 단계;
    상기 FPGA를 통해, 상기 비디오 압축부로부터 상기 인터럽트 요청 신호를 수신할 때, 상기 수신된 압축된 디지털 데이터를 FIFO에 전달하는 단계; 및
    상기 FIFO를 통해, 상기 압축된 디지털 데이터를 원격 측정 장치의 엔코더에 전달하는 단계;를 포함하는 것을 특징으로 하는 원격측정용 영상 압축 장치의 제어 방법.
  7. 제6항에 있어서,
    상기 확인 결과, 상기 비디오 디코더 및 상기 비디오 압축부 중 적어도 하나의 구성 요소의 펌웨어가 로딩되지 않은 상태일 때, 대기 상태를 유지하는 단계; 및
    상기 판단 결과, 상기 아날로그 영상 데이터가 수신되지 않을 때, 상기 아날로그 영상 데이터가 수신될 때까지 대기 상태를 유지하는 단계;를 더 포함하는 것을 특징으로 하는 원격측정용 영상 압축 장치의 제어 방법.
KR1020130129517A 2013-10-29 2013-10-29 원격측정용 영상 압축 장치 및 그 제어 방법 KR101444662B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130129517A KR101444662B1 (ko) 2013-10-29 2013-10-29 원격측정용 영상 압축 장치 및 그 제어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130129517A KR101444662B1 (ko) 2013-10-29 2013-10-29 원격측정용 영상 압축 장치 및 그 제어 방법

Publications (1)

Publication Number Publication Date
KR101444662B1 true KR101444662B1 (ko) 2014-09-24

Family

ID=51761160

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130129517A KR101444662B1 (ko) 2013-10-29 2013-10-29 원격측정용 영상 압축 장치 및 그 제어 방법

Country Status (1)

Country Link
KR (1) KR101444662B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116055740A (zh) * 2022-12-30 2023-05-02 长光卫星技术股份有限公司 一种星载ccd相机多谱段混合图像数据压缩方法及系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930008337Y1 (ko) * 1991-02-01 1993-12-20 삼성전자 주식회사 디지탈 신호의 노이즈 방지회로
KR19980059215A (ko) * 1996-12-31 1998-10-07 이우복 노이즈 제거회로
KR100735420B1 (ko) 2006-02-17 2007-07-04 삼성전기주식회사 클럭 노이즈 제거 회로
KR20110075580A (ko) * 2009-12-28 2011-07-06 한국항공우주연구원 영상 데이터 송수신 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930008337Y1 (ko) * 1991-02-01 1993-12-20 삼성전자 주식회사 디지탈 신호의 노이즈 방지회로
KR19980059215A (ko) * 1996-12-31 1998-10-07 이우복 노이즈 제거회로
KR100735420B1 (ko) 2006-02-17 2007-07-04 삼성전기주식회사 클럭 노이즈 제거 회로
KR20110075580A (ko) * 2009-12-28 2011-07-06 한국항공우주연구원 영상 데이터 송수신 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116055740A (zh) * 2022-12-30 2023-05-02 长光卫星技术股份有限公司 一种星载ccd相机多谱段混合图像数据压缩方法及系统

Similar Documents

Publication Publication Date Title
CN103841316A (zh) 数据处理装置及其相关的数据处理方法
US9514511B2 (en) Timing controller to perform panel self-refresh using compressed data, method of operating the same, and data processing system including the same
US7752359B2 (en) Wireless-interface module and electronic apparatus
US10216669B2 (en) Bus bridge for translating requests between a module bus and an axi bus
US8412866B2 (en) System and method of dynamically switching queue threshold
CN103702164A (zh) 一种超高清信号中转装置及网络机顶盒
US8019917B2 (en) Digital video/audio capture device and method thereof
KR101444662B1 (ko) 원격측정용 영상 압축 장치 및 그 제어 방법
CN113849436A (zh) 一种兼容多种串行协议的can数据转换芯片和方法
CN103581616A (zh) 监控系统、图像压缩串行器以及图像解压缩解串行器
CN107391410B (zh) 桥接器
CN107529970B (zh) 中继设备和医疗设备
CN1585471A (zh) 用于文件压缩的系统和方法
US7676670B2 (en) Power supply control device and method, program, and recording/playback apparatus
CN110636240A (zh) 面向视频接口的信号调整系统及其方法
US20100169517A1 (en) Multimedia Switch Circuit and Method
CN214311726U (zh) 一种用于原型验证的适配板
CN104598407A (zh) 片上系统及控制方法
US11287867B2 (en) Power sequence monitoring system
US6618781B1 (en) Computer add-on card capable of outputting different type of digital TV signals
US8495277B2 (en) Semiconductor integrated circuit, system device including semiconductor integrated circuit, and semiconductor integrated circuit control method
CN102833513A (zh) 高清播放器
US20080188968A1 (en) Sound data processing apparatus
CN104469375A (zh) 一种fc-av协议处理电路结构
CN105187899A (zh) 数据传输系统

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant