KR101438303B1 - Signal process method for encoder - Google Patents
Signal process method for encoder Download PDFInfo
- Publication number
- KR101438303B1 KR101438303B1 KR1020130009265A KR20130009265A KR101438303B1 KR 101438303 B1 KR101438303 B1 KR 101438303B1 KR 1020130009265 A KR1020130009265 A KR 1020130009265A KR 20130009265 A KR20130009265 A KR 20130009265A KR 101438303 B1 KR101438303 B1 KR 101438303B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- encoder
- output
- level
- phase
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
- G01D5/00—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
- G01D5/12—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means
- G01D5/244—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing characteristics of pulses or pulse trains; generating pulses or pulse trains
- G01D5/24428—Error prevention
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
- F16C—SHAFTS; FLEXIBLE SHAFTS; ELEMENTS OR CRANKSHAFT MECHANISMS; ROTARY BODIES OTHER THAN GEARING ELEMENTS; BEARINGS
- F16C41/00—Other accessories, e.g. devices integrated in the bearing not relating to the bearing function as such
- F16C41/007—Encoders, e.g. parts with a plurality of alternating magnetic poles
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P6/00—Arrangements for controlling synchronous motors or other dynamo-electric motors using electronic commutation dependent on the rotor position; Electronic commutators therefor
- H02P6/14—Electronic commutators
- H02P6/16—Circuit arrangements for detecting position
Abstract
원자력 발전의 잔열제거 시스템이 제시된다. 원자력 발전의 잔열제거 시스템은 원자력 발전의 잔열제거 시스템에 있어서, 격납용기 외부에 구비된 공기덕트, 상기 공기덕트 내부에 위치한 열교환기, 상기 격납용기 내부의 증기발생기에서 발생되는 증기를 상기 열교환기로 전달하는 제1배관, 및 상기 열교환기에서 냉각 및 응축된 응축수를 상기 증기발생기로 전달하는 제2배관을 포함하고, 상기 공기덕트 내부를 유동하는 외부 공기를 이용하여 상기 열교환기를 공냉시키는 것을 특징으로 한다. 이와 같이 구성되어, 열교환기의 냉각을 위해 수냉식 뿐 아니라, 대기중의 순환 공기에 의해서도 냉각되므로, 냉각 작동시간의 제한없이 냉각운전이 가능한 효과가 있고, 원전 사고 초기에는 열교환기에 냉각수를 분사시켜 물의 증발열을 이용하거나 열교환기가 수조에 잠긴 상태로 열제거 운전이 되며, 잔열의 크기가 작은 사고 후기(사고후 8시간 이후)에는 공기냉각방식으로 전환이 가능하다.A residual heat removal system for nuclear power generation is proposed. A residual heat removal system for a nuclear power plant, comprising: an air duct provided outside a containment vessel; a heat exchanger located inside the air duct; and a steam generator installed in the containment vessel to transfer steam generated in the steam generator to the heat exchanger And a second pipe for transferring the condensed water cooled and condensed in the heat exchanger to the steam generator, wherein the heat exchanger is air-cooled using outside air flowing in the air duct . As a result, the cooling operation can be performed without limitation of the cooling operation time. In addition, since the cooling water is injected into the heat exchanger at the beginning of the nuclear accident, It is possible to switch to the air cooling method in the aftermath of the accident (after 8 hours after the accident) in which the evaporation heat is used or the heat exchanger is operated in the state of being immersed in the water tank.
Description
본 발명은 인코더의 신호처리방법에 관한 것으로서, 디지털 시그널 프로세서(DSP) 또는 마이크로 컨트롤러(MCU) 등을 이용하여 라인 드라이브 출력 방식 인코더의 신호 처리 방법에 있어서 해당 인코더의 전원 확립 시까지 BLDC 모터 또는 서보 모터 등에 사용되는 전류 스위칭 신호가 모두 '하이' 레벨('HIGH' 또는 '1'로 표시한다.) 또는 '로우' 레벨'('LOW' 또는 '0'으로 표시한다.)로 출력되어 서보 제어기 등의 수신부가 이를 이상 신호로 감지하는 것을 방지하기 위한 인코더의 신호처리방법에 관한 것이다.
The present invention relates to a signal processing method of an encoder, and in a signal processing method of a line drive output type encoder using a digital signal processor (DSP) or a microcontroller (MCU), a BLDC motor or a servo The current switching signals used in the motors are all output as 'high' (indicated by 'HIGH' or '1') or 'low' (indicated by 'LOW' or '0' The present invention relates to a signal processing method of an encoder for preventing a receiver such as a receiver from detecting an abnormal signal.
인코더는 기계적인 변위를 검출하여 전기적 신호로 변환하는 장치로서, 주로 BLDC 모터 또는 서보 모터 등에 장착하여 이동축이 이동함에 따라 일정한 신호를 출력하여 제어기에서 이동위치 검출, 이동속도 검출 등의 정보를 제공하는 장치이다.An encoder is a device that detects mechanical displacement and converts it into an electric signal. It is installed mainly in a BLDC motor or servo motor, and outputs a constant signal as the moving axis moves, and provides information such as moving position detection and moving speed detection in the controller .
인코더는 일반적으로 광학식, 자기식, 전기유도식 등으로 구분되며, 이동축의 정밀한 위치정보 검출에 사용되는 A, B, Z 신호와 모터 자극의 위치를 판단하는 전기 인가 신호로 사용되는 U, V, W 신호를 출력한다. 도 1은 일반적인 3상 회전모터의 구조를 나타낸 것으로서, 회전축(1-1)에 부착된 자석 N극(1-2)과, S극(1-3_의 1주기를 전기각 360도로 통칭하였을 때 3상의 코일이 전기각 120도 간격으로 배치되고, 각 상이 스위칭되므로, 총 6개의 구간(1-10)으로 나누어 전류가 인가된다.Encoders are generally divided into optical, magnetic and electric induction. The A, B, and Z signals used for precise position information detection on the moving shaft and the U, V, W signal. Fig. 1 shows the structure of a general three-phase rotating motor. In Fig. 1, a magnet N pole 1-2 and a S pole 1-3_ attached to a rotating shaft 1-1 are collectively referred to as 360 degrees The three-phase coils are arranged at intervals of 120 electrical degrees, and since each phase is switched, the current is divided into six sections (1-10) in total.
도 2는 일반적인 스위칭 신호의 출력도로서, U상 신호는 전기각 0도에서 '하이' 레벨이 되고, 전기각 180도에서 '로우' 레벨이 되며 자석 1주기인 전기각 360도마다 반복하여 신호가 출력된다. V상 신호는 U상 신호에서 전기각 120도 간격을 두고 '하이' 레벨 신호와, '로우' 레벨 신호가 출력되며, W상 신호는 U상 신호에서 240도 간격을 두고 신호가 출력된다. 따라서, U, V, W 신호를 확인하여 6개의 구간에서 모터 자극의 위치를 판단할 수 있게 되고, 6개의 구간에서 스위칭 신호는 도 2와 같이 모두 '하이' 레벨이거나, '로우' 레벨인 신호의 발생시에는 제어기에서 이상 신호로 판단하게 된다. FIG. 2 is an output diagram of a general switching signal. The U-phase signal has a high level at an electric angle of 0 degrees, a low level at an electric angle of 180 degrees, Is output. The V phase signal outputs a high level signal and a low level signal at an electrical angle of 120 degrees from the U phase signal, and the W phase signal outputs a signal at a 240 degree interval from the U phase signal. Therefore, the position of the motor stimulation can be determined in six sections by checking the U, V, and W signals. In the six sections, the switching signals are all 'high' level or 'low' It is judged as an abnormal signal by the controller.
도 3은 라인 드라이브 방식의 인코더의 스위칭 신호 출력도로서, 라인 드라이브 출력 방식의 인코더의 경우에는 진상 신호인 U, V, W 신호와, 역상 신호인 /U, /V, /W 신호가 180도 차이를 두고 출력된다.FIG. 3 is a switching signal output diagram of an encoder of a line drive type. In the case of an encoder of a line drive output type, U, V, and W signals that are phase advancing signals and signals U, V, The difference is output.
종래에는 모터의 자극을 판단하기 위한 스위칭 신호를 생성하는 방법에는 일정한 간격으로 패턴을 기록하여 검출하는 방법과 모터에 자극을 검출하는 홀센서을 정해진 위치에 배치하여 검출하는 방법, 디지털 시그널 프로세서(DSP) 또는 마이크로 컨트롤러(MCU) 등의 연산 처리 장치를 사용하여 신호를 생성하는 방법 등이 사용되고 있다. Conventionally, a method of generating a switching signal for determining a magnetic pole of a motor includes a method of recording and detecting a pattern at regular intervals, a method of detecting and positioning a hole sensor for detecting magnetic pole in a predetermined position, a digital signal processor (DSP) Or a method of generating a signal by using an arithmetic processing unit such as a microcontroller (MCU) or the like.
도 4는 일정한 간격으로 패턴을 기록하여 검출하는 방법으로서, 일반적인 광학식 인코더의 기본 구조를 나타내는데, 발광소자(4-2)에서 발생되는 광이 일정한 패턴이 새겨진 디스크(4-3)와 신호 위상정보가 새겨진 레티클(4-4)을 통과하여 수광소자(4-5)에 도달하면 검출되는 광 신호의 크기에 따라 정해진 전기적 신호를 생성하게 된다. 생성된 신호는 라인 드라이브 소자를 통해 최종 신호로 출력된다.FIG. 4 shows a basic structure of a general optical encoder. In FIG. 4, a basic structure of a conventional optical encoder is shown. The light emitted from the light emitting device 4-2 is divided into a disk 4-3, 4 through the engraved reticle 4-4 and reaches the light receiving element 4-5, an electrical signal determined according to the magnitude of the optical signal detected is generated. The generated signal is outputted as a final signal through the line drive element.
도 5는 인코더의 기본 동작 구조를 나타낸 것으로서, 디지털 시그널 프로세서(DSP), 또는 마이크로 컨트롤러(MCU) 등의 연산 처리 장치를 사용하여 신호를 생성하는 방법이다. 광학식, 자기식, 전기유도식 등의 방법으로 생성된 아날로그 신호를 이용하여 연산 처리 장치에서 A, B, Z 신호와 U, V, W 신호를 생성하고, 생성된 신호는 라인 드라이브 소자를 거쳐 최종 신호로 출력된다.5 shows a basic operation structure of an encoder, and is a method of generating a signal by using a digital signal processor (DSP), or an arithmetic processing unit such as a microcontroller (MCU). A, B, and Z signals and U, V, and W signals are generated by an arithmetic processing unit using analog signals generated by optical, magnetic, or electric inductive methods. Signal.
전술한 바와 같이, 이러한 종래 기술구성 중 연산처리장치에서 스위칭 신호를 생성하는 순서도를 도 6에 도시하였다.As described above, a flowchart for generating a switching signal in the arithmetic processing unit of this prior art configuration is shown in Fig.
디지털 시그널 프로세서(DSP) 또는 마이크로 컨트롤러(MCU) 등의 연산 처리 장치를 사용하는 라인 드라이브 출력 방식의 기존 인코더의 경우 전원 인가 시 연산 처리 장치의 전원확립 시간이 필요하게 된다. 도 7은 연산 처리 장치를 이용한 라인 드라이브 방식 인코더에서 U상·W상 출력은 '하이' 레벨, V상 출력은 '로우' 레벨의 경우 스위칭 신호 출력 타이밍을 나타내었다. 전원인가(T=0)부터 인코더의 연산 처리 장치가 동작(T3)하기 전까지의 구간에서 라인 드라이브 출력단의 진상 출력은 인가전압과 유사한 크기로 증가하며 역상 출력은 '로우' 레벨을 유지한다. 이 경우 인가전압이 수신부가 인코더 출력 신호로 인식하는 전압 이상으로 증가하는 시간(T1)부터 연산 처리 장치가 정상 동작을 하는 시간(T3) 사이에는 수신부에서 진상의 출력을 모두 '하이' 레벨 신호(1, 1, 1)로 인식하게 되고 이상 신호로 판단하여 오동작을 발생하는 원인이 된다.
In the case of a conventional encoder with a line drive output method that uses an arithmetic processing unit such as a digital signal processor (DSP) or a microcontroller (MCU), it is necessary to establish a power supply time of the arithmetic processing unit at the time of power application. 7 shows the switching signal output timing when the U-phase and W-phase outputs are at the "high" level and the V-phase output is at the "low" level in the line drive type encoder using the arithmetic processing unit. In the period from power application (T = 0) until the operation processing unit of the encoder operates (T3), the forward output of the line drive output stage increases to a magnitude similar to the applied voltage and the reverse output maintains the low level. In this case, during the time T3 during which the applied voltage increases beyond the voltage recognized by the receiving unit as the encoder output signal and during the normal operation of the arithmetic processing unit, all of the output of the phase in the receiving unit is set to the
따라서, 본 발명의 목적은 종래 디지털 시그널 프로세서(DSP) 또는 마이크로 컨트롤러(MCU) 등의 연산 처리 장치를 사용하는 라인 드라이브 출력 방식 인코더의 문제점인 전원인가 시부터 인코더 내부 연산 처리 장치가 동작하기 전까지의 구간에서 BLDC 모터 또는 서보 모터 등에 사용되는 전류 스위칭 신호가 모두 '하이' 레벨 또는 '로우' 레벨로 출력되어 서보 제어기 등의 수신부가 이상 신호로 감지하는 것을 방지하는 인코더의 신호처리방법을 제공하는 것에 있다.SUMMARY OF THE INVENTION Accordingly, it is an object of the present invention to provide a line drive output type encoder which uses an arithmetic processing unit such as a digital signal processor (DSP) or a microcontroller (MCU) The present invention provides a signal processing method of an encoder that prevents all the current switching signals used in a BLDC motor or a servo motor from being outputted as a 'high' level or a 'low' have.
즉, 라인 드라이브 방식 인코더의 전체 입력 신호 중 한 상 또는 그 이상의 신호를 반전시키고, 해당 신호의 출력 신호에 대하여 진상과 역상을 교차 배선함으로써 전원 인가 시 진상과 역상 출력이 '하이' 레벨 신호와 '로우' 레벨 신호를 모두 포함하도록 하여 수신부에서 이상 신호로 감지하는 인코더의 신호처리방법을 제공하는 것이다.
In other words, by reversing one or more of all input signals of the line drive type encoder and crossing the forward and reverse phases of the output signal of the corresponding signal, the high and low phase signals and ' Low level "level signal to detect an abnormal signal in the receiving unit.
본 발명에 의한 인코더의 신호처리방법은, 하이 레벨의 신호와 로우 레벨의 신호가 적어도 하나 이상 모두 출력되어 서보 제어기의 수신부가 이를 이상 신호로 감지하는 것을 방지하기 위한 것이다. The signal processing method of an encoder according to the present invention is for preventing at least one or both of a high level signal and a low level signal from being output as an abnormal signal by the receiving section of the servo controller.
본 발명에 의한 인코더의 신호처리방법은, 라인 드라이브 출력 중 한 상 또는 그 이상의 상에 대하여 진상과 역상출력을 교차 배선하고 교차 배선하지 않은 상태와 동일한 출력을 유지하도록 신호를 변경함으로써 전원 상승 또는 하강 시의 발생할 수 있는 이상 신호 출력을 방지하는 구조를 가진 자극 검출을 위한 스위칭 신호를 포함한다.
A signal processing method of an encoder according to the present invention is a signal processing method of an encoder which cross-wraps a phase and a reverse phase output to one or more phases of a line drive output and changes the signal so as to maintain the same output as that And a switching signal for detecting a stimulus having a structure for preventing an abnormal signal output that may occur in a time period.
본 발명에 의하면, 종래의 인코더에서 수신부가 이상 신호로 감지하는 모두 '하이' 레벨 또는 '로우' 레벨 신호를 출력하는 것을 방지하여 해당 인코더가 사용되는 시스템에서 발생할 수 있는 문제의 원인을 개선할 수 있다.
According to the present invention, it is possible to prevent the conventional encoder from outputting 'high' level or 'low' level signals detected by the receiving unit as an abnormal signal, thereby improving the cause of problems that may occur in the system in which the encoder is used have.
도 1은 일반적인 3상 회전모터의 구조를 나타낸 것이며,
도 2는 일반적인 스위칭 신호의 출력도이며,
도 3은 라인 드라이브 방식의 인코더의 스위칭 신호 출력도이며,
도 4는 일정한 간격으로 패턴을 기록하여 검출하는 방법이며,
도 5는 인코더의 기본 동작 구조를 나타낸 것이며,
도 6은 종래 기술구성 중 연산처리장치에서 스위칭 신호를 생성하는 순서도이며,
도 7은 연산 처리 장치를 이용한 라인 드라이브 방식 인코더에서 U상·W상 출력은 '하이' 레벨, V상 출력은 '로우' 레벨의 경우 스위칭 신호 출력 타이밍을 나타내었으며,
도 8은 기존 인코더와 본 발명의 인코더의 신호 생성도를 비교하여 도시한 블록도이며,
도 9에서는 도 8과 같이 임의의 한 상인 V상 입력에 /V상을 입력한 스위칭 신호 출력을 나타내었고,
도 10에서는 도 8과 같이 임의의 한 상인 V상 출력을 교차 배선한 후의 출력 신호를 나타내었다.
도 11에서는 본 발명을 적용한 연산 처리 장치를 이용한 라인 드라이브 방식 인코더에서 도 7과 동일한 신호 출력 시 스위칭 신호 출력 타이밍을 나타내었다.
도 12은 디스크 패턴을 변경하여 생성되는 신호를 변경하는 방법을 보여준다.Fig. 1 shows the structure of a general three-phase rotary motor,
2 is an output diagram of a general switching signal,
3 is a switching signal output diagram of a line drive type encoder,
4 is a method of recording and detecting a pattern at regular intervals,
5 shows the basic operation structure of the encoder,
FIG. 6 is a flow chart for generating a switching signal in the arithmetic processing unit of the prior art configuration,
7 shows the switching signal output timing in the case of the U-phase and W-phase outputs at the "high" level and the V-phase output at the "low" level in the line drive type encoder using the arithmetic processing unit,
FIG. 8 is a block diagram showing the signal generation diagrams of the conventional encoder and the encoder of the present invention,
In FIG. 9, the switching signal output obtained by inputting the / V-phase to a V-phase input, which is an arbitrary one, is shown in FIG. 8,
FIG. 10 shows an output signal after crossing the V phase output of one phase as shown in FIG.
FIG. 11 shows the timing of outputting a switching signal at the time of signal output in the line drive encoder using the arithmetic processing unit to which the present invention is applied.
12 shows a method of changing a signal generated by changing a disk pattern.
이하에서, 본 발명에 따른 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 다만, 본 발명이 실시예들에 의하여 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
Hereinafter, embodiments according to the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to or limited by the embodiments. Like reference symbols in the drawings denote like elements.
본 발명의 구성은 도8에 나타내었다. 도 8은 기존 인코더와 본 발명의 인코더의 신호 생성도를 비교하여 도시한 블록도이다. 도 8의 라인 드라이브 소자 입력 신호 중 임의의 한 상인 V상 입력 신호(8-5)에 /V상(8-18)을 입력하고, 라인 드라이브 소자의 출력 신호 중 V상 출력 신호(8-7)와 /V상 출력 신호(8-8)를 교차하여 /V상 출력 신호(8-21)를 진상 신호로, V상 출력 신호(8-20)를 역상 신호로 배선함으로써 인코더 동작 시 모두 '하이' 레벨 또는 모두 '로우' 레벨 신호를 출력하는 것을 방지하도록 구성한다. The configuration of the present invention is shown in Fig. FIG. 8 is a block diagram showing a comparison of signal generation diagrams between the conventional encoder and the encoder of the present invention. V-phase 8-18 is input to the V-phase input signal 8-5, which is one of the line drive element input signals of FIG. 8, and the V-phase output signal 8-7 ) / V phase output signal 8-8 so that the / V phase output signal 8-21 is used as a leading signal and the V phase output signal 8-20 is used as a reverse phase signal, High " level or both " low " level signals.
도 9에서는 도 8과 같이 임의의 한 상인 V상 입력에 /V상을 입력한 스위칭 신호 출력을 나타내었고 도 10에서는 도 8과 같이 임의의 한 상인 V상 출력을 교차 배선한 후의 출력 신호를 나타내었다. 기존의 V상 입력 신호(2-2)를 /V상 입력 신호(9-2)로 변경한 후에도 기존의 라인 드라이브 출력 신호의 진상(3-3) 및 역상(3-4)과 변경 후의 라인 드라이브 출력 신호의 진상(10-3) 및 역상(10-4)이 동일한 형태로 출력된다.9 shows a switching signal output in which a V phase input is input to an arbitrary phase V phase input as shown in FIG. 8. In FIG. 10, an output signal after crossing the V phase output of an arbitrary phase is shown . Even when the conventional V-phase input signal 2-2 is changed to the / V-phase input signal 9-2, the current phase 3-3 and the reverse phase 3-4 of the existing line drive output signal and the changed line The leading phase 10-3 and the reverse phase 10-4 of the drive output signal are outputted in the same form.
도 11에서는 본 발명을 적용한 연산 처리 장치를 이용한 라인 드라이브 방식 인코더에서 도 7과 동일한 신호 출력 시 스위칭 신호 출력 타이밍을 나타내었다. 라인 드라이브 소자의 출력 신호 중 V상 출력(11-4) 신호와 /V상 출력 신호(11-3)를 교차하여 배선함으로써 기존에 전원인가(T=0)부터 인코더의 연산 처리 장치가 동작(T3)하기 전까지의 구간에서 라인 드라이브 출력단의 진상 출력이 U, V, W상 모두 인가전압과 유사한 크기로 증가하는 것을 /V상 신호(11-3)를 진상 출력으로 하여 출력 신호의 전 구간에서 '하이' 레벨 신호와 '로우' 레벨 신호가 모두 포함되도록 하였다. 역상 출력도 V상 신호(11-4)를 역상 출력으로 하여 전 구간에서 '하이' 레벨 신호와 '로우' 레벨 신호가 모두 포함되도록 함으로써 기존에 인가전압이 수신부가 인코더 출력 신호로 인식하는 전압 이상으로 증가하는 시간(T1)부터 연산 처리 장치가 정상 동작을 하는 시간(T3) 사이에 진상 출력은 모두 '하이' 레벨 신호(1, 1, 1)로 출력되고 역상 출력은 모두 '로우' 레벨 신호(0, 0, 0)로 출력되어 수신부에서 이상 신호로 판단하는 문제점을 방지하였다.FIG. 11 shows the timing of outputting a switching signal at the time of signal output in the line drive encoder using the arithmetic processing unit to which the present invention is applied. V-phase output signal 11-4 and / V-phase output signal 11-3 of the output signal of the line drive element are crossed to operate the encoder operation processing device from the power supply application (T = 0) T3), the output of the line drive output stage increases in a similar magnitude to that of both the U, V, and W phases, and the / V-phase signal 11-3 is output as the leading output, So that both the high level signal and the low level signal are included. Level signal and the low level signal are included in the entire section by using the inverted-phase output V-phase signal 11-4 as a reverse-phase output so that the applied voltage is equal to or higher than the voltage over which the receiver recognizes the encoder output signal Level output signals (1, 1, 1) are output during a period of time T3 from a time point T1 during which the operation processing apparatus is normally operated to a time period (0, 0, 0) to prevent the receiver from determining that it is an abnormal signal.
라인 드라이브 소자 입력 신호 중 임의의 신호를 바꾸는 방법으로는 신호 생성 소스인 디스크의 패턴을 변경하는 방법과 연산 처리 장치에서 신호의 출력 타이밍을 조정하여 변경하는 방법이 있다. A method of changing an arbitrary signal among the line drive element input signals includes a method of changing a pattern of a disk which is a signal generation source and a method of adjusting an output timing of a signal in an arithmetic processing unit.
도 12은 디스크 패턴을 변경하여 생성되는 신호를 변경하는 방법을 보여준다. 기존 인코더에서 U상(12-4), V상(12-5), W상(12-6)을 각각 120도 차이를 두고 패턴을 형성하여 <도 2>의 일반적인 스위칭 신호를 생성하는 것을 V상 패턴을 180도 반전(12-12) 시킴으로써 <도 9>와 같은 스위칭 신호를 생성할 수 있다. 연산 처리 장치에서 신호 출력 타이밍을 조정하는 방법으로는 <도6>과 같이 디지털 시그널 프로세서(DSP) 또는 마이크로 컨트롤러(MCU) 등의 연산 처리 장치를 사용하여 신호 생성 시 U, V, W 신호 중 임의의 상의 신호 타이밍을 조정하여 라인 드라이브 입력 신호를 변경하고 출력 신호를 교차 배선함으로써 서보 제어기 등과 같은 수신부에서 이상 신호로 판단하는 신호의 출력을 방지한다.12 shows a method of changing a signal generated by changing a disk pattern. In the conventional encoder, a U-phase 12-4, a V-phase 12-5, and a W-phase 12-6 are patterned at 120-degree intervals to generate a general switching signal of FIG. The switching signal as shown in FIG. 9 can be generated by inverting the phase pattern by 180 degrees (12-12). As a method of adjusting the signal output timing in the arithmetic processing unit, an arithmetic processing unit such as a digital signal processor (DSP) or a microcontroller (MCU) The input signal of the line drive is changed and the output signal is cross-wired to prevent the output of a signal judged as an abnormal signal by the receiving unit such as the servo controller.
본 발명은 한 상 또는 그 이상의 상에 적용함으로써 유사한 특성을 구현할 수 있다.The present invention can be implemented in one or more phases to achieve similar characteristics.
본 발명에 의하면, 종래의 인코더에서 수신부가 이상 신호로 감지하는 모두 '하이' 레벨 또는 '로우' 레벨 신호를 출력하는 것을 방지하여 해당 인코더가 사용되는 시스템에서 발생할 수 있는 문제의 원인을 개선할 수 있다.According to the present invention, it is possible to prevent the conventional encoder from outputting 'high' level or 'low' level signals detected by the receiving unit as an abnormal signal, thereby improving the cause of problems that may occur in the system in which the encoder is used have.
9-2 : /V 상 입력신호
10-3: 출력신호의 진상 10-4: 출력신호의 역상
11-3 : /V상 출력신호 11-4: V상 출력신호9-2: / V-phase input signal
10-3: Phase of output signal 10-4: Phase of output signal
11-3: / V-phase output signal 11-4: V-phase output signal
Claims (8)
전원인가부터 상기 인코더의 연산 처리 장치가 동작하기 전까지의 구간에서 상기 인코더에 입력되는 한 상 또는 그 이상의 입력신호에 상기 입력신호를 반전시킨 신호를 출력회로에 입력하고 상기 출력회로에서 상기 입력신호 및 상기 입력신호를 반전시킨 신호에 해당하는 출력신호에 대해서 진상신호와 역상신호를 교차 배선함으로써, 상기 인코더 동작 시 하이 레벨 신호 또는 로우 레벨 신호를 동시에 출력하여 서보 제어기의 수신부에서 이상신호로 감지하는 것을 방지하는 인코더의 신호처리 방법.A signal processing method of an encoder for simultaneously outputting a leading signal and a reversed signal,
A signal obtained by inverting the input signal to one or more input signals inputted to the encoder in a period from the power application to the operation of the processor of the encoder is input to the output circuit, Phase signal and a reverse-phase signal with respect to an output signal corresponding to a signal obtained by inverting the input signal, thereby simultaneously outputting a high-level signal or a low-level signal during the encoder operation and detecting the abnormal signal in the receiver of the servo controller The signal processing method of the encoder.
한 상 이상의 신호를 반전시켜서 상기 하이 레벨의 신호와 상기 로우 레벨의 신호가 적어도 하나 이상 모두 출력되도록 하는 인코더의 신호처리방법.The method according to claim 1,
And inverting a signal of one or more phases to output at least one of the high level signal and the low level signal.
출력 신호에 대하여 진상과 역상을 교차 배선함으로써 전원 인가 시 진상과 역상 출력이 상기 하이 레벨 신호와 상기 로우 레벨 신호를 모두 포함하도록 하는 인코더의 신호처리방법.The method according to claim 1,
Wherein a high-level signal and a low-level signal are both included in the high-level signal and the low-level signal when the power is applied by cross-wiring the output signal with the leading and reverse phases.
상기 인코더는 디지털 시그널 프로세서(DSP) 또는 마이크로 컨트롤러(MCU)을 사용하는 라인 드라이브 출력 방식의 인코더인 것을 특징으로 하는 인코더의 신호처리방법.The method according to claim 2 or 3,
Wherein the encoder is a line drive output type encoder using a digital signal processor (DSP) or a microcontroller (MCU).
인코더 출력 신호로 인식하는 전압 이상으로 증가하는 시간부터 연산 처리 장치가 정상 작동하는 시간 사이에서 상기 출력신호 중 한 상 또는 그 이상의 상에 대하여 진상신호와 역상신호를 교차 배선하고 교차 배선하지 않은 상태와 동일한 출력을 유지하도록 신호를 변경함으로써 상기 인코더에 인가되는 전원의 상승 또는 하강 시의 발생할 수 있는 하이 레벨 또는 로우 레벨 신호를 동시에 출력하여 서보 제어기에서 이상 신호로 감지하는 신호 출력을 방지하는 구조를 가진 자극 검출을 위한 스위칭 신호를 포함하고, 상기 스위칭 신호는 신호 생성 소스인 디스크의 패턴 변경 또는 연산 처리 장치에서 신호의 출력 타이밍을 조정하는 것으로 인해 생성되는 것을 특징으로 하는 인코더의 신호처리방법.A signal processing method of an encoder for simultaneously outputting a leading signal and a reversed signal,
Phase signal and a reverse-phase signal are cross-wired with respect to one or more of the output signals from the time when the operation processing apparatus is normally operated to the time that the voltage exceeds a voltage recognized as the encoder output signal, And a high-level or low-level signal that may occur at the time of rising or falling of the power supplied to the encoder is changed by changing the signal so as to maintain the same output so as to prevent signal output from being detected as an abnormal signal in the servo controller Wherein the switching signal is generated by adjusting an output timing of a signal in a pattern change or arithmetic processing unit of a disk which is a signal generation source.
한 상 이상의 신호를 반전시켜서 상기 하이 레벨의 신호와 상기 로우 레벨의 신호가 적어도 하나 이상 모두 출력되도록 하는 인코더의 신호처리방법.6. The method of claim 5,
And inverting a signal of one or more phases to output at least one of the high level signal and the low level signal.
출력 신호에 대하여 진상과 역상을 교차 배선함으로써 전원 인가 시 진상과 역상 출력이 상기 하이 레벨 신호와 상기 로우 레벨 신호를 모두 포함하도록 하는 인코더의 신호처리방법.6. The method of claim 5,
Wherein a high-level signal and a low-level signal are both included in the high-level signal and the low-level signal when the power is applied by cross-wiring the output signal with the leading and reverse phases.
상기 인코더는 디지털 시그널 프로세서(DSP) 또는 마이크로 컨트롤러(MCU)을 사용하는 라인 드라이브 출력 방식의 인코더인 것을 특징으로 하는 인코더의 신호처리방법.8. The method according to claim 6 or 7,
Wherein the encoder is a line drive output type encoder using a digital signal processor (DSP) or a microcontroller (MCU).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130009265A KR101438303B1 (en) | 2013-01-28 | 2013-01-28 | Signal process method for encoder |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130009265A KR101438303B1 (en) | 2013-01-28 | 2013-01-28 | Signal process method for encoder |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140096563A KR20140096563A (en) | 2014-08-06 |
| KR101438303B1 true KR101438303B1 (en) | 2014-09-05 |
Family
ID=51744389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130009265A KR101438303B1 (en) | 2013-01-28 | 2013-01-28 | Signal process method for encoder |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101438303B1 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0746880A (en) * | 1993-07-27 | 1995-02-14 | Fuji Electric Co Ltd | Signal transmission method for encoder |
| JPH07229757A (en) * | 1994-02-18 | 1995-08-29 | Canon Inc | Signal processing device, position detecting device and driving device |
| JP2000100954A (en) | 1998-09-24 | 2000-04-07 | Nec Ic Microcomput Syst Ltd | Wiring layout method and its wiring layout structure |
| JP2003141673A (en) | 2001-11-06 | 2003-05-16 | Matsushita Electric Ind Co Ltd | Servo system |
-
2013
- 2013-01-28 KR KR1020130009265A patent/KR101438303B1/en active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0746880A (en) * | 1993-07-27 | 1995-02-14 | Fuji Electric Co Ltd | Signal transmission method for encoder |
| JPH07229757A (en) * | 1994-02-18 | 1995-08-29 | Canon Inc | Signal processing device, position detecting device and driving device |
| JP2000100954A (en) | 1998-09-24 | 2000-04-07 | Nec Ic Microcomput Syst Ltd | Wiring layout method and its wiring layout structure |
| JP2003141673A (en) | 2001-11-06 | 2003-05-16 | Matsushita Electric Ind Co Ltd | Servo system |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20140096563A (en) | 2014-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2018537942A5 (en) | ||
| Aqil et al. | A direct redundancy approach to fault-tolerant control of BLDC motor with a damaged hall-effect sensor | |
| Gong et al. | Direct position control for ultrahigh-speed switched-reluctance machines based on low-cost nonintrusive reflective sensors | |
| CN105889109A (en) | System And Method For Controlling Forward/Reverse Rotation Of Fan | |
| CN109863683B (en) | Motor drive device and control method for motor drive device | |
| Papathanasopoulos et al. | Fault tolerant control of a brushless DC motor with defective position sensors | |
| JP6563809B2 (en) | Motor control device and control method of motor control device | |
| KR101438303B1 (en) | Signal process method for encoder | |
| JP2007089386A (en) | Device for monitoring redundant rotational speed | |
| JP2019054656A (en) | Motor drive system and control method of motor | |
| US20170108199A1 (en) | Lighting fixture and related control method | |
| KR101655297B1 (en) | Apparatus for correcting position of linear hole sensor and control method of thereof | |
| JP6406114B2 (en) | Brushless motor | |
| CN104283469A (en) | Synchronous motor speed regulating system rotor position detection method with adoption of photoelectric pair transistors | |
| KR101731499B1 (en) | Motor drive device of single-phase and three-phase | |
| CN103762813A (en) | Hall position detection device of bipolar excitation three-phase switched reluctance motor | |
| JP2017137825A (en) | Cooling fan control device | |
| JP2013024766A5 (en) | ||
| JP2011027628A (en) | Rotation angle detection device of stepping motor | |
| CN103777109A (en) | Stator outgoing line wiring detecting device and method for three-phase permanent-magnet motor | |
| JP2006033903A (en) | Motor controller | |
| JP2019161907A (en) | Motor drive device | |
| EP3136584A2 (en) | Sensor and control systems for electrical machines | |
| JP2015175762A5 (en) | ||
| CN102916528A (en) | Hall disk for detecting position of motor rotor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20170627 Year of fee payment: 4 |