KR101437639B1 - 미세 패턴 및 투명 도전막의 제조 방법 - Google Patents

미세 패턴 및 투명 도전막의 제조 방법 Download PDF

Info

Publication number
KR101437639B1
KR101437639B1 KR1020120136561A KR20120136561A KR101437639B1 KR 101437639 B1 KR101437639 B1 KR 101437639B1 KR 1020120136561 A KR1020120136561 A KR 1020120136561A KR 20120136561 A KR20120136561 A KR 20120136561A KR 101437639 B1 KR101437639 B1 KR 101437639B1
Authority
KR
South Korea
Prior art keywords
organic
conductive film
transparent conductive
inorganic composite
pattern
Prior art date
Application number
KR1020120136561A
Other languages
English (en)
Other versions
KR20140068721A (ko
Inventor
최대근
이수한
정준호
이지혜
최준혁
김한중
Original Assignee
한국기계연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국기계연구원 filed Critical 한국기계연구원
Priority to KR1020120136561A priority Critical patent/KR101437639B1/ko
Publication of KR20140068721A publication Critical patent/KR20140068721A/ko
Application granted granted Critical
Publication of KR101437639B1 publication Critical patent/KR101437639B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1884—Manufacture of transparent electrodes, e.g. TCO, ITO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
    • H01B13/0026—Apparatus for manufacturing conducting or semi-conducting layers, e.g. deposition of metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명에 따른 미세 패턴의 제조 방법은 기판 위에 금속막을 형성하는 단계, 금속막 위에 유-무기 복합막을 형성하는 단계, 유-무기 복합막을 임프린팅하여 마스크 패턴을 형성하는 단계, 마스크 패턴을 열처리하는 단계, 마스크 패턴을 식각 마스크로 상기 금속막을 식각하여 미세 패턴을 형성하는 단계, 식각 마스크를 제거하는 단계를 포함하고, 열처리로 상기 마스크 패턴의 크기가 감소한다.

Description

미세 패턴 및 투명 도전막의 제조 방법{METHOD OF FABRICATING FOR ULTRA FINE PATTERN AND TRANSPARENT CONDUCTIVE LAYER}
본 발명은 미세 패턴의 형성 방법 및 투명 도전막의 제조 방법에 관한 것이다.
유기 발광 표시 장치, 태양 전지 및 액정 표시 장치와 같은 전자 장치에서 투명 도전막은 전극으로 널리 사용되고 있다.
이러한 투명 도전막은 주로 산화인듐주석(indium tin oxide)과 같은 물질로 형성하며, 기판 위에 증착하여 형성한다.
산화인듐주석은 높은 전도성과 투명도를 가지지만 마찰저항이 낮고 구부림에 대해서 취약한 성질을 가지고 있다. 따라서 산화인듐주석을 구부릴 경우 발생되는 크랙으로 인해서 저항이 증가하고 크랙 발생 이후에는 재사용이 어려운 문제점이 있다.
이에 대해서 가공용이성과 구부림 특성을 가지는 폴리아닐린, 폴리티오펜과 같은 전도성 고분자를 이용하여 투명 전극을 형성하는 방법이 개발되었다. 그러나 전도성 고분자를 이용한 투명 도전막은 전기 전도도 및 투명성이 낮은 문제점이 있다.
따라서 본 발명이 이루고자 하는 과제는 높은 전도성과 투명도를 가지면서, 구부림성이 우수한 미세 패턴 제조 방법 및 투명 도전막을 제조하는 방법을 제공하는 것이다.
상기한 과제를 해결하기 위한 본 발명에 따른 미세 패턴의 제조 방법은 기판 위에 금속막을 형성하는 단계, 금속막 위에 유-무기 복합막을 형성하는 단계, 유-무기 복합막을 임프린팅하여 마스크 패턴을 형성하는 단계, 마스크 패턴을 열처리하는 단계, 마스크 패턴을 식각 마스크로 상기 금속막을 식각하여 미세 패턴을 형성하는 단계, 식각 마스크를 제거하는 단계를 포함하고, 열처리로 상기 마스크 패턴의 크기가 감소한다.
상기 열처리하는 단계에서, 유-무기 복합막의 유기 물질을 제거할 수 있다.
상기 열처리하는 단계에서, 유기 물질의 부피만큼 상기 마스크 패턴의 부피가 감소할 수 있다.
상기 임프린팅은 오목부를 가지는 몰드로 상기 유-무기 복합막을 가압한 후 제거하는 단계를 포함하고, 마스크 패턴은 상기 오목부에 의해서 남겨지는 부분의 폭이 감소할 수 있다.
상기 유-무기 복합막은 유-무기 복합물질 또는 유기 물질과 무기 물질의 혼합물로 형성하고, 유-무기 복합물질은 금속과 아크릴레이트기 또는 헥사노에이트기를 가지는 물질이고, 유기 물질은 PE(poly ethylene), PP(poly propylene), PVC(poly vinyl cchloride), PS(poly styrene), PVA(poly vinyl alcohol), PMMA(poly methyl methacrylate), PAN(poly acrylonitrile) 중 적어도 하나를 포함하고, 무기 물질은 Ag, Cu, Al, Zr, Sn, Ti, Zn 중 적어도 하나를 포함할 수 있다.
상기 열처리는 핫플레이트, 로가열, 마이크로웨이브 오븐 중 어느 하나로 실시할 수 있다.
상기 열처리는 300℃ 내지 800℃에서 진행할 수 있다.
상기 미세 패턴의 선폭은 1nm 내지 70nm이고, 미세 패턴 사이의 간격은 100nm 내지 700nm로 형성할 수 있다.
상기 금속막 위에 유-무기 복합막을 형성하는 단계 전, 금속막 위에 완충막을 형성하는 단계를 더 포함하고, 완충막은 상기 도전막과 식각 선택비 차가 있는 물질로 형성할 수 있다.
상기한 과제를 달성하기 위한 다른 미세 패턴의 제조 방법은 기판 위에 유-무기 복합막을 형성하는 단계, 유-무기 복합막을 임프린팅하여 제1 희생 패턴을 형성하는 단계, 제1 희생 패턴을 열처리하는 단계, 제1 희생 패턴 사이에 제2 희생 패턴을 형성하는 단계, 제1 희생 패턴을 제거하여 개구부를 형성하는 단계, 개구부에 금속을 채워 미세 패턴을 형성하는 단계, 제2 희생 패턴을 제거하는 단계를 포함하고, 열처리로 상기 제1 희생 패턴의 크기가 감소한다.
상기 열처리하는 단계에서, 유-무기 복합막의 유기 물질을 제거할 수 있다.
상기 열처리하는 단계에서, 유기 물질의 부피만큼 상기 마스크 패턴의 부피가 감소할 수 있다.
상기 임프린팅은 오목부를 가지는 몰드로 상기 유-무기 복합막을 가압한 후 제거하는 단계를 포함하고, 제1 희생 패턴은 상기 오목부에 의해서 남겨지는 부분의 폭이 감소할 수 있다.
상기 유-무기 복합막은 유-무기 복합물질 또는 유기 물질과 무기 물질의 혼합물로 형성하고, 유-무기 복합물질은 금속과 아크릴레이트기 또는 헥사노에이트기를 가지는 물질이고, 유기 물질은 PE(poly ethylene), PP(poly propylene), PVC(poly vinyl cchloride), PS(poly styrene), PVA(poly vinyl alcohol), PMMA(poly methyl methacrylate), PAN(poly acrylonitrile) 중 적어도 하나를 포함하고, 무기 물질은 Ag, Cu, Al, Zr, Sn, Ti, Zn 중 적어도 하나를 포함할 수 있다.
상기 열처리는 핫플레이트, 로가열, 마이크로웨이브 오븐 중 어느 하나로 실시할 수 있다.
상기 열처리는 300℃ 내지 800℃에서 진행할 수 있다.
상기 미세 패턴의 선폭은 1nm 내지 70nm이고, 미세 패턴 사이의 간격은 100nm 내지 700nm로 형성할 수 있다.
상기한 다른 과제를 달성하기 위한 투명 도전막의 제조 방법은 상기의 제조 방법으로 형성한 미세 패턴을 가지는 제1 투명 도전막을 형성하는 단계, 제1 투명 도전막과 중첩하는 제2 투명 도전막을 형성하는 단계를 포함한다.
상기 제1 투명 도전막은 망 구조로 형성할 수 있다.
상기 제1 투명 도전막은 상기 미세 패턴의 개구부에 채워진 투명 물질을 더 포함할 수 있다.
상기 투명 물질은 전도성 고분자일 수 있다.
상기 제2 투명 도전막은 나노선, 그래핀 및 탄소나노튜브 중 적어도 하나를 포함할 수 있다.
상기 제1 투명 도전막의 두께와 상기 제2 투명 도전막 두께의 합은 100nm이하일 수 있다.
본 발명에서와 같은 방법으로 투명 도전막을 제조하면 높은 전도성 및 투명도를 가질 수 있으며, 구부림성이 향상된 투명 도전막을 제공할 수 있다.
도 1은 본 발명의 제1 실시예에 따른 미세 패턴을 제조하기 위한 순서도이다.
도 2 내지 도 5는 본 발명의 제1 실시예에 따른 미세 패턴의 제조 방법을 설명하기 위한 단면도이다.
도 6은 본 발명의 제2 실시예에 따른 미세 패턴을 제조하기 위한 순서도이다.
도 7 내지 도 13은 본 발명의 제2 실시예에 따른 미세 패턴의 제조 방법을 설명하기 위한 단면도이다.
도 14는 본 발명의 제3 실시예에 따른 투명 도전막의 평면도이다.
도 15는 도 14의 XV-XV선을 따라 잘라 도시한 단면도이다.
도 16a 내지 도 16e, 도 17은 본 발명의 다른 실시예들에 따른 투명 도전막의 개략적인 단면도이다.
도 18은 본 발명의 다른 실시예에 따른 유기 발광 표시 장치에서 한 화소의 등가 회로도이다.
도 19는 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 한 화소의 단면도이다.
도 20은 본 발명의 다른 실시예에 따른 태양 전지의 개략적인 단면도이다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이하, 본 발명의 한 실시예에 따른 투명 도전막 및 그 제조 방법에 대해서 도면을 참조하여 설명한다.
<제1 실시예>
도 1은 본 발명의 제1 실시예에 따른 미세 패턴을 제조하기 위한 순서도이다.
도 1에 도시한 바와 같이, 본 발명에 따른 미세 패턴은 기판 위에 도전막을 형성하고, 도전막 위에 유-무기 복합막을 형성하는 단계(S100), 임프린팅 공정으로 마스크 패턴을 형성하는 단계(S102), 열처리하는 단계(S104), 마스크 패턴으로 도전막을 식각하여 미세 패턴을 완성하는 단계(S106)를 포함한다.
구체적으로 도 2 내지 도 5를 참조하여 설명한다.
도 2 내지 도 5는 본 발명의 제1 실시예에 따른 미세 패턴의 제조 방법을 설명하기 위한 단면도이다.
먼저, 도 1 및 2에 도시한 바와 같이, 기판(100)을 준비하고 기판(100) 위에 도전막(20) 및 유-무기 복합막(40)을 형성(S100)한다.
기판(100)은 금속 패턴을 형성하고자 하는 절연성 기판이면 모두 가능하며, 예를 들어 유리 기판, 실리콘 기판, 고분자 기판, 사파이어 기판 및 스테인리스 스틸(stainless steel) 중 어느 하나로 이루어질 수 있다.
도전막(20)은 신호선, 전극 등을 이룰 수 있는 물질로 백금(Pt), 팔라듐(Pd), 금(Au), 구리(Cu), 은(Ag), 텅스텐(W), 티타늄(Ti), 몰리브덴(Mo), 알루미늄(Al) 및 이들의 합금 중 적어도 하나를 포함하는 단층 또는 복수층으로 이루어질 수 있다. 또한, 도전막은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와 같은 금속 산화물일 수 있으며, 이외에도, 식각하여 패터닝하기 위한 물질이면 모두 가능하다.
유-무기 복합막(40)은 유-무기 복합 물질 또는 유기 물질과 무기 물질을 혼합하여 형성할 수 있으며, 스핀 코팅, 딥코팅, 스프레이 코팅, 용액 적하, 디스펜싱 방법 등의 방법으로 형성할 수 있다.
유-무기 복합 물질은 금속과 아크릴레이트기 또는 헥사노에이트기를 가지는 물질일 수 있으며, 예를 들어, Al, Si, In, Sn, Mg, Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zn, Ga, Zr, Pd, Ag, Au, Pt, Hf, W, Ta, Ir 등을 포함하는 물질의 말단에 아크릴레이트기 또는 헥사노에이트기가 붙어 있을 수 있다.
또한, 유기 물질과 무기 물질을 혼합하여 형성하는 경우, 금속은 Ag, Cu, Al, Zr, Sn, Ti, Zn 등 일 수 있으며, 유기 물질은 PE(poly ethylene), PP(poly propylene), PVC(poly vinyl cchloride), PS(poly styrene), PVA(poly vinyl alcohol), PMMA(poly methyl methacrylate), PAN(poly acrylonitrile) 일 수 있다.
이때, 유-무기 복합막(40)을 용액 공정으로 형성하기 위한 용매로는 톨루엔(toluene), 헥산(hexane), PGMEA(propylene glycol monomethyl ether acetate), THF(tetrahydrofuran), 에탄올(ethanol), 메탄올(methanol) 일 수 있다.
한편, 유-무기 복합막을 형성하기 전에 완충막(도시하지 않음)을 더 형성할 수 있다. 완충층은 금속막과 식각 선택비가 큰 물질로 형성할 수 있으며, 유-무기 복합막의 두께가 얇을 경우 일정 두께를 유지하여 임프린트 공정을 용이하게 할 수 있다. 완충막은 예를 들어, 산화 규소 또는 PMMA 등으로 형성할 수 있다.
다음, 도 1 및 3에 도시한 바와 같이, 유-무기 복합막(40)을 임프린팅 공정으로 패터닝하여 마스크 패턴(60)을 형성(S102)한다.
임프린팅 공정은 실리콘, 석영 또는 고분자 물질로 이루어지는 몰드(mold)(7)를 이용하여 유-무기 복합막(40)을 가압한 후 몰드(7)를 제거한다. 몰드(7)는 형성하고자 하는 패턴이 오목(71)한 음각 형태을 포함한다.
다음, 도 1 및 4에서와 같이, 열처리를 실시(S104)하여 마스크 패턴(60)의 부피를 감소시킨다. 열처리는 마스크 패턴의 유기 물질을 기화시켜 제거한다. 열처리는 핫플레이트(hot plate), 로(furnace) 가열, 마이크로웨이프 오븐(microwave oven) 등으로 실시할 수 있다.
열처리는 300℃ 내지 800℃의 온도에서 5분 내지 48시간 동안 진행할 수 있으며, 유기물질이 제거될 때까지 진행한다.
이때, 마스크 패턴(60)의 폭 및 두께가 감소하며, 유기 물질이 제거된 것만큼 부피가 줄어든다.
열처리는 몰드(7)를 제거하기 전에 실시할 수 있으며, 열처리에 의해서 부피가 줄어든 만큼 몰드를 용이하게 제거할 수 있다. 그러나 필요에 따라서 열처리 전에 몰드를 제거할 수도 있다.
다음, 도 1 및 도 5에 도시한 바와 같이 마스크 패턴을 식각 마스크로 하여 도전막을 식각하여 미세 패턴(200)을 형성(S106)한다.
이후 마스크 패턴을 제거(도시하지 않음)하여 미세 패턴(200)을 완성한다.
<제2 실시예>
도 6은 본 발명의 제2 실시예에 따른 미세 패턴을 제조하기 위한 순서도이다.
도 6에 도시한 바와 같이, 본 발명에 따른 미세 패턴은 기판 위에 유-무기 복합막을 형성하는 단계(S200), 임프린팅 공정으로 제1 희생 패턴을 형성하는 단계(S202), 열처리하는 단계(S204), 제2 희생 패턴을 형성하는 단계(S206), 제1 희생 패턴을 제거하는 단계(S208), 미세 패턴을 형성하는 단계(S210), 제2 희생 패턴을 제거하는 단계(S212)를 포함한다.
구체적으로 도 7 내지 도 13과 기 설명한 도 6을 참조하여 설명한다.
도 7 내지 도 13은 본 발명의 제2 실시예에 따른 미세 패턴의 제조 방법을 설명하기 위한 단면도이다.
먼저, 도 6 및 도 7에 도시한 바와 같이, 기판(100)을 준비하고 기판(100) 위에 유-무기 복합막(40)을 형성(S200)한다.
기판(100)은 금속 패턴을 형성하고자 하는 절연성 기판이면 모두 가능하며, 예를 들어 유리 기판, 실리콘 기판, 고분자 기판, 사파이어 기판 및 스테인리스 스틸(stainless steel) 중 어느 하나로 이루어질 수 있다.
유-무기 복합막(40)은 유기 물질과 무기 물질이 혼합되어 있으며, 스핀 코팅, 딥코팅, 스프레이 코팅, 용액 적하, 디스펜싱 방법 등의 방법으로 형성할 수 있다.
다음, 도 6 및 도 8에 도시한 바와 같이, 유-무기 복합막(40)을 임프린팅 공정으로 패터닝하여 제1 희생 패턴(80)을 형성(S202)한다.
임프린팅 공정은 도 3에서와 동일한 방법으로 실시할 수 있다. 이때, 몰드(7)는 형성하고자 하는 패턴이 오목(71)한 음각 형태로 형성되어 있다.
다음, 도 6 및 도 9에 도시한 바와 같이, 열처리를 실시하여 제1 희생 패턴(80)의 부피를 감소시킨다. 열처리는 제1 희생 패턴(80)의 유기 물질을 기화시켜 제거한다. 따라서 제1 희생 패턴(80)의 부피는 유기 물질이 제거된 것만큼 줄어든다(S204).
다음, 도 6 및 도 10에 도시한 바와 같이 제1 희생 패턴(80) 사이에 제2 희생 패턴(90)을 형성(S206)한다.
제2 희생 패턴(90)은 제1 희생 패턴(80)과 식각 선택비가 있는 물질로, 예를 들어 (메타)아크릴레이트(meta)(acrylate)기를 포함하는UV 경화성 레진, 열가소성 고분자, 열경화 무기 재료, 폴리스티렌(polystyrene), PMMA, 에폭시(epoxy) 레진 중 적어도 하나를 포함할 수 있다.
다음 도 6 및 도 11에 도시한 바와 같이, 제1 희생 패턴을 제거하여 개구부(73)를 형성(S208)한다.
제1 희생 패턴은 CF4 또는 SF6와 같은 기체로 제거하거나, HF 및 불화물을 포함한 산을 이용해 제거할 수 있다.
다음, 도 6 및 도 12에 도시한 바와 같이, 개구부에 금속을 채워 미세 패턴(200)을 형성(S210)한다.
금속은 신호선, 전극 등을 이룰 수 있는 물질로 백금(Pt), 팔라듐(Pd), 금(Au), 구리(Cu), 은(Ag), 텅스텐(W), 티타늄(Ti), 몰리브덴(Mo), 알루미늄(Al) 및 이들의 합금 중 적어도 하나를 포함하는 단층 또는 복수층으로 이루어질 수 있다. 또한, 도전막은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와 같은 금속 산화물일 수 있으며, 이외에도, 식각하여 패터닝하기 위한 물질이면 모두 가능하다.
다음, 도 6 및 도 13에 도시한 바와 같이 제2 희생 패턴을 제거하여 미세 패턴(200)을 완성(S212)한다.
제2 희생 패턴은 산소 플라스마 등으로 건식 식각으로 제거하거나, 톨루엔, 아세톤을 포함하는 식각액으로 습식 식각하여 제거할 수 있다.
<제3 실시예>
도 14는 본 발명의 제3 실시예에 따른 투명 도전막의 평면도이고, 도 15는 도 14의 XV-XV선을 따라 잘라 도시한 단면도이다.
도 14 및 도 15에 도시한 바와 같이, 본 발명의 제3 실시예에 따른 투명 도전막(300)은 기판(100) 위에 형성되어 있으며, 금속으로 이루어지는 제1 투명 도전막(32)과 그래핀, 탄소 나노 튜브 및 나노선 중 적어도 하나를 포함하는 제2 투명 도전막(34)을 포함한다. 투명 도전막(300)은 유연성 및 투과도 확보를 위해서 1nm내지 100nm일 수 있다.
제1 투명 도전막(32)은 도 1 및 도 8의 제조 방법으로 형성될 수 있으며, 제1 투명 도전막(32)의 평면은 도 14에 도시한 바와 같이 개구부(75)를 가지는 망 형태를 가진다. 개구부(75)는 원형, 사각형 또는 육각형과 같은 다각형 구조를 가질 수 있다. 또한, 개구부(75)의 형태는 규칙적으로 배열될 수 있으나, 랜덤하게 배치될 수도 있다.
제1 투명 도전막(32)의 선폭은 1nm 내지 70nm일 수 있고, 개구부(75)의 직경(34)은 100nm 내지 700nm인 것이 바람직하다.
제1 투명 도전막(32)은 백금(Pt), 팔라듐(Pd), 금(Au), 구리(Cu), 은(Ag), 텅스텐(W), 티타늄(Ti), 몰리브덴(Mo), 알루미늄(Al) 및 이들의 합금 중 적어도 하나를 포함하여 단층 또는 복수층으로 이루어질 수 있다.
제2 투명 도전막(34)은 제1 투명 도전막(32) 위에 위치하며 제1 투명 도전막(32)에 비해서 유연성 특성이 우수한 물질, 예를 들어 그래핀, 탄소 나노 튜브 및 나노선로 이루어질 수 있다.
이러한 투명 도전막(300)은 도 16a 내지 도 16e에서와 같이 다양한 형태로 적층될 수 있으며, 이에 한정되는 것은 아니고 필요에 따라서 다양한 순서로 적층될 수 있다.
도 16a 내지 도 16e, 도 17은 본 발명의 다른 실시예들에 따른 투명 도전막의 개략적인 단면도이다.
본 발명의 실시예에 따른 투명 도전막(300)은 도 16a에서와 같이 제2 투명 도전막(34), 제1 투명 도전막(32) 순으로 적층되거나, 도 16b에서와 같이 제1 투명 도전막(32), 제2 투명 도전막(34), 제1 투명 도전막(32) 순으로 적층되거나, 도 16c에서와 같이 제2 투명 도전막(34), 제1 투명 도전막(32), 제2 투명 도전막(34) 순으로 적층될 수 있다. 또한, 도 16d에서와 같이 제1 투명 도전막(32), 제2 투명 도전막(34)이 교대로 적층되거나, 도 16e에서와 같이 제2 투명 도전막(34)이 복수층으로 적층될 수 있다.
제2 투명 도전막(34)이 단층으로 형성될 경우, 그래핀, 탄소나노튜브 또는 나노선 중 어느 하나를 포함하거나, 그래핀, 탄소나노튜브 및 나노선 중 적어도 두 종류 이상을 포함하는 혼합층으로 이루어질 수 있다. 그리고 제2 투명 도전막(34)이 복수층으로 형성될 경우, 그래핀, 탄소 나노튜브 및 나노선이 교대로 형성될 수도 있다. 예를 들어, 그래핀/탄소나노튜브, 그래핀/나노선, 탄소나노튜브/나노선, 그래핀/탄소나노튜브/그래핀 등과 같이 다양한 조합으로 이루어질 수 있다.
그래핀은 공유결합으로 연결된 탄소원자층이 단층 또는 다층으로 이루어진다. 이때, 각 층의 탄소원자층은 6원환을 기본반복단위로 층을 이루며, 5원환 또는 7원환을 더 포함할 수도 있다. 그래핀은 유연하고 전기전도도가 높으나, 투명도 확보를 위해서 0.3nm 내지 10nm의 두께로 형성한다.
탄소나노튜브는 탄소로 이루어진 탄소동소체로서 하나의 탄소가 다른 탄소원자와 육각형 벌집 무늬로 결합되어 튜브 형태를 이루고 있으며, 직경이 나노미터(nm=10억분의 1미터) 수준으로, 단층 탄소나노튜브(SWNT)와 다층 탄소나노뷰브(MWNT)를 포함할 수 있다.
나노선(nano wire)은 백금(Pt), 팔라듐(Pd), 금(Au), 구리(Cu), 은(Ag), 텅스텐(W), 티타늄(Ti), 몰리브덴(Mo), 알루미늄(Al) 및 이들의 합금과 같이 전기 저항이 낮으며 전극 및 배선으로 사용 가능한 물질이면 모두 가능하다. 나노선의 직경은 400nm이하일 수 있고, 길이는 1㎛이상일 수 있다.
그래핀은 그래핀이 형성된 필름을 이용하여 기판 위에 전사할 수 있으며, 탄소나노튜브 및 나노선은 분산제와 혼합되어 기판 위에 도포될 수 있다. 이때, 분산제는 톨루엔(toluene), 헥산(hexane), PGMEA(propylene glycol monomethyl ether acetate), THF(tetrahydrofuran), 에탄올(ethanol), 메탄올(methanol)를 포함할 수 있다.
또한, 탄소나노튜브 및 나노선은 PEDOT:PSS(poly(3,4-ethylenedioxythiolhene):poly(styrenesulfonate)), 폴리아닐린(polyaniline) 등과 같은 전도성 고분자 물질과 혼합되어 도포될 수 있다.
한편, 도 17에 도시한 바와 같이, 제1 투명 도전막(32)의 개구부에는 투명 물질(36)이 채워져 평탄면을 제공할 수 있다. 투명 물질은 PEDOT:PSS과 같은 투명한 전도성 고분자 일 수 있다.
<제4 실시예>
도 18은 본 발명의 다른 실시예에 따른 유기 발광 표시 장치에서 한 화소의 등가 회로도이다.
도 18을 참고하면, 본 실시예에 따른 유기발광 표시 장치(1001)는 복수의 신호선(121, 171, 172)과 이들에 연결되어 있는 화소(pixel)(PX)를 포함한다.
신호선은 게이트 신호(또는 주사 신호)를 전달하는 주사 신호선(scanning signal line)(121), 데이터 신호를 전달하는 데이터선(data line)(171), 구동 전압을 전달하는 구동 전압선(driving voltage line)(172) 등을 포함한다. 주사 신호선(121)은 대략 행 방향으로 뻗어 있으며 서로가 거의 평행하고 데이터선(171)은 대략 열 방향으로 뻗어 있으며 서로가 거의 평행하다. 구동 전압선(172)은 대략 열 방향으로 뻗어 있는 것으로 도시되어 있으나, 행 방향 또는 열 방향으로 뻗거나 그물 모양으로 형성될 수 있다.
한 화소(PX)는 스위칭 트랜지스터(switching transistor)(Qs), 구동 트랜지스터(driving transistor)(Qd), 유지 축전기(storage capacitor)(Cst) 및 유기 발광 소자(organic light emitting element)(70)를 포함한다.
스위칭 트랜지스터(Qs)는 제어 단자(control terminal), 입력 단자(input terminal) 및 출력 단자(output terminal)를 가지는데, 제어 단자는 주사 신호선(121)에 연결되어 있고, 입력 단자는 데이터선(171)에 연결되어 있으며, 출력 단자는 구동 트랜지스터(Qd)에 연결되어 있다. 스위칭 트랜지스터(Qs)는 주사 신호선(121)으로부터 받은 주사 신호에 응답하여 데이터선(171)으로부터 받은 데이터 신호를 구동 트랜지스터(Qd)에 전달한다.
구동 트랜지스터(Qd) 또한 제어 단자, 입력 단자 및 출력 단자를 가지는데, 제어 단자는 스위칭 트랜지스터(Qs)에 연결되어 있고, 입력 단자는 구동 전압선(172)에 연결되어 있으며, 출력 단자는 유기 발광 소자(70)에 연결되어 있다. 구동 트랜지스터(Qd)는 제어 단자와 출력 단자 사이에 걸리는 전압에 따라 그 크기가 달라지는 출력 전류(ILD)를 흘린다.
축전기(Cst)는 구동 트랜지스터(Qd)의 제어 단자와 입력 단자 사이에 연결되어 있다. 이 축전기(Cst)는 구동 트랜지스터(Qd)의 제어 단자에 인가되는 데이터 신호를 충전하고 스위칭 트랜지스터(Qs)가 턴 오프(turn-off)된 뒤에도 이를 유지한다.
유기 발광 소자(70)는 예를 들면 유기 발광 다이오드(organic light emitting diode, OLED)로서, 구동 트랜지스터(Qd)의 출력 단자에 연결되어 있는 애노드(anode)와 공통 전압(Vss)에 연결되어 있는 캐소드(cathode)를 가진다. 유기 발광 소자(70)는 구동 트랜지스터(Qd)의 출력 전류(ILD)에 따라 세기를 달리하여 발광함으로써 영상을 표시한다. 유기 발광 소자(70)는 적색, 녹색, 청색의 삼원색 등 기본색(primary color) 중 어느 하나 또는 하나 이상의 빛을 고유하게 내는유기 물질을 포함할 수 있으며, 유기 발광 표시 장치는 이들 색의 공간적인 합으로 원하는 영상을 표시한다.
그러면 본 발명의 한 실시예에 따른 유기 발광 표시 장치의 단면 구조에 대하여 도 19와 앞에서 설명한 도 18과 함께 참고하여 상세하게 설명한다.
도 19는 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 한 화소의 단면도이다.
도 19를 참조하면, 투명한 유리 또는 플라스틱 따위로 만들어질 수 있는 절연 기판(110) 위에 복수의 구동 트랜지스터(Qd)가 형성되어 있다. 이외에 절연 기판(110) 위에는 복수의 신호선(도시하지 않음) 및 복수의 스위칭 트랜지스터(도시하지 않음) 등이 더 형성되어 있을 수 있다.
구동 트랜지스터(Qd) 위에는 무기물 또는 유기물로 만들어질 수 있는 보호막(180)이 형성되어 있다. 보호막(180)이 유기물로 만들어진 경우 그 표면은 평탄할 수 있다.
보호막(180)에는 구동트랜지스터(Qd)의 일부를 드러내는 접촉 구멍(185)이 형성되어 있다.
보호막(180) 위에는 접촉 구멍(185)을 통해서 구동 트랜지스터(Qd)의 드레인 전극과 연결되는 제1 전극(710)이 형성되어 있다.
제1 전극(710)은 유기 발광 소자(70)의 애노드 전극일 수 있다. 제1 전극(710)은 도 14 및 도 15의 제1 투명 도전막(32)과 같이 개구부를 가지는 망 형태를 가진다. 개구부는 원형, 사각형 또는 육각형과 같은 다각형 구조를 가질 수 있다. 또한, 개구부의 형태는 규칙적으로 배열될 수 있으나, 랜덤하게 배치될 수도 있다.
제1 전극(710)은 도 1 및 도 8의 제조 방법으로 형성될 수 있으며, 도 15, 도 16a 내지 도 16e에서와 같이 제2 투명 도전막(34)을 더 포함할 수 있다.
제1 전극(710) 위에는 제1 전극(710)을 노출하는 개구부(195)를 가지는 화소 정의막(190)이 형성되어 있다.
개구부(195)에 의해서 노출되는 제1 전극(710) 위에는 유기 발광층(720)이 형성되어 있다.
유기 발광층(720)은 발광층과 정공 수송층(hole-injection layer, HIL), 정공 수송층(hole-transporting layer, HTL), 전자 수송층(electron-transporting layer, ETL) 및 전자 주입층(electron-injection layer, EIL) 중 하나 이상을 포함하는 복수층으로 형성된다.
유기 발광층(720)이 이들 모두를 포함할 경우 정공 주입층이 애노드 전극인 화소 전극(710) 위에 위치하고 그 위로 정공 수송층, 발광층, 전자 수송층, 전자 주입층이 차례로 적층될 수 있다.
화소 정의막(190) 및 유기 발광층(720) 위에는 제2 전극(730)이 형성된다. 제2 전극(730)은 유기 발광 소자(70)의 캐소드 전극일 수 있다.
제2 전극(730)은 반사 물질인 금속으로 이루어질 수 있으며, 또한 빛의 일부는 반사시키고 나머지 일부는 통과시키는 반투과(transflective) 특성을 가지도록 형성될 수 있다. 반투과 특성은 빛을 반사하는 성질을 가지는 금속의 두께를 얇게 하면 입사광이 반사되기도 하고 투과되기도 하는 반투과 특성을 가질 수 있다.
제2 전극(730) 위에는 밀봉층(encapsulation layer)(도시하지 않음)이 더 형성될 수 있다. 밀봉층은 유기 발광층(730) 및 제2 전극(720)을 밀봉(encapsulation)하여 외부로부터 수분 또는 산소가 침투하는 것을 방지할 수 있다.
이러한 유기 발광 표시 장치에서 제1 전극(710), 유기 발광 소자(720) 및 제2 전극(730)은 유기 발광 소자(70)를 이룬다. 제1 전극(710)은 보호막(180)의 접촉 구멍(185)을 통해 구동 트랜지스터(Qd)로부터 전압을 전달받아, 제1 전극(710) 쪽으로 빛을 내보내어 영상을 표시한다.
유기 발광층(720)에서 제1 전극(710) 쪽으로 방출된 빛 중 일부는 제1 전극(710)에 이르러 제1 전극(710)을 투과하여 나가고, 다른 일부는 반사되어 제2 전극(730) 쪽으로 보낸다. 제2 전극(730)은 이를 다시 반사하여 제1 전극(710) 쪽으로 보낸다.
이때, 본 발명의 한 실시예에서와 같이 망 구조의 제1 전극을 형성하면 유기 발광층에서생성된 광이 대부분 외부로 방출될 수 있도록 한다. 따라서 ITO 와 같이 투명한 도전 물질을 포함하지 않으면서도 광추출을 최대로 할 수 있다. 즉, ITO와 같이 투명 산화물 금속을 사용하지 않으면서도 투과 도전막을 형성할 수 있다. 또한, ITO와 같은 투명 산화물 금속보다 가요성 특성이 우수한 금속으로 망 구조를 형성함으로써 가요성 특성이 필요한 전자 장치, 예를 들어 가요성 표시 장치 등의 투명 전극으로 사용할 수 있다.
위에서 설명한 실시예에서는 제2 전극(730)이 광을 반사되고 제1 전극(710)이 광을 투과하는 배면 구조에 대해서 설명하였으나, 반대로 제1 전극(710)을 반사로 형성하고, 제2 전극(730)을 망형태의 제1 투명 도전막을 포함하도록 형성할 수 있다.
<제5 실시예>
도 20은 본 발명의 다른 실시예에 따른 태양 전지의 개략적인 단면도이다.
도 20에 도시한 바와 같이, 본 발명의 한 실시예에 따른 태양 전지는 기판(100), 기판(100) 위에 형성되어 있는 제1 전극(202), 제1 전극(202) 위에 형성되어 있는 광전 변환부(PV), 광전 변환부(PV) 위에 형성되어 있는 제2 전극(204)을 포함한다.
기판(100)은 다수 기능성층들이 배치될 수 있는 공간을 마련할 수 있다. 그리고 기판(100)은 입사되는 광(light)이 광전 변환부(PV)에 효과적으로 도달할 수 있도록 실질적으로 투명한 비전도성 재질, 예를 들어 유리 또는 플라스틱 재질로 이루어질 수 있다.
제1 전극(202)은 기판(100) 위에 위치하고, 광전 변환부(PV)가 발생시킨 전력의 회수 효율을 높이기 위해서 전기 전도성 및 반사성이 우수한 금속 재질을 포함할 수 있다. 그리고 제2 전극(204)은 광전 변환부(PV)와 전기적으로 연결되며, 입사되는 광에 의해 생성된 캐리어 중 하나, 예를 들어 정공을 수집하여 출력할 수 있다.
이와 같이 제1 전극(202)은 반사성이 우수한 은(Ag) 또는 알루미늄(Al) 중 적어도 하나의 물질을 포함하여 형성될 수 있다.
제2 전극(204)은 제1 전극(202)과 이격되어 광전 변환부(PV) 위에 위치하여 광전 변환부(PV)와 전기적으로 연결된다.
제2 전극(204)은 입사되는 광의 투과율을 높이기 위해서, 망 구조를 가질 수 있으며 도 14 및 도 15의 제1 투명 도전막과 같을 수 있다. 또한, 제2 전극(204)은 도 14 및 도 15에서와 같이 제1 투명 도전막(32)과 제2 투명 도전막(34)을 포함할 수 있다. 이때, 제2 전극(204)은 도 1 및 도 8의 제조 방법으로 형성될 수 있으며, 제2 전극(204)은 도 16a 및 도 16e에서와 같이 다양한 적층 구조를 가질 수 있다.
제2 전극(204)은 입사되는 광에 의해 생성된 캐리어 중 하나, 예컨데 전자를 수집하여 출력할 수 있다.
이상에서는 빛이 제2 전극(204) 쪽으로부터 입사되는 구조에 대해서 설명하였지만, 빛은 기판(100)쪽, 제1 전극(202)쪽으로부터 입사될 수 있으며, 이 경우에 제1 전극(202)이 망 형태인 제1 투명 도전막을 포함하고, 제2 전극(204)이 금속 전극으로 형성될 수 있다.
광전 변환부(PV)는 제1 전극(202)과 제2 전극(204) 사이에 위치하며, 외부로부터 기판(100)의 입사면을 통하여 입사되는 광을 전기로 변환하는 기능을 한다.
광전 변환부(PV)는 제1형 반도체(302), 진성 반도체(304) 및 제2형 반도체(306)를 적어도 하나 이상 포함한다.
도 20에서는 제1형 반도체(302), 진성 반도체(304) 및 제2형 반도체(306)를 하나씩 포함하는 광전 변환부(PV)를 예로 들었으나, 2개 또는 3개 이상 적층하여 형성할 수 있다.
제1형 반도체(302) 및 제2형 반도체(306)에는 p형 도전형 불순물 또는 n형 도전형 불순물이 도핑될 수 있으며, p형 도전형 불순물은 예를 들어, 붕소(boron, B), 갈륨(Ga), 인듐(In) 등과 같은 3가 원소일 수 있고, n형 도전형 불순물은 예를 들어, 인(P), 비소(As), 안티몬(Sb) 등과 같이 5가 원소일 수 있다.
제1형 반도체(302)와 제2형 반도체(306)는 서로 반대의 도전형 불순물이 도핑되어 있으며, 제1형 반도체(302)에 n형 도전형 불순물이 도핑되면 제2형 반도체(306)는 p형 도전형 불순물이 도핑되고, 제1형 반도체(302)에 p형 도전형 불순물이 도핑되면, 제2형 반도체(306)는 n형 도전형 불순물이 도핑된다.
광전 변환부(PV)의 제1형 반도체(302)와 제2형 반도체(306)는 진성 반도체(304)를 사이에 두고 PN 접합을 이룬다.
진성 반도체(304)는 제1형 반도체(302)와 제2형 반도체(306) 사이에 위치하여 캐리어의 재결합율을 줄이고 광을 흡수하여 전자 및 정공과 같은 캐리어를 생성할 수 있다.
광전 변환부(PV)에 광이 입사되면 진성 반도체(304)의 내부에서는 상대적으로 높은 도핑 농도를 갖는 제1형 반도체(302)와 제2형 반도체(306)에 의해 공핍(deplation)이 형성되고, 이에 따라서 전기장이 형성될 수 있다. 이러한 광기전력 효과(photovoltatic effect)에 의하여 광흡수층인 진성 반도체(304)에서 생성된 전자와 정공은 접촉 전위차에 의해 분리되어 서로 다른 방향으로 이동된다.
즉, 정공은 p형인 제1형 반도체(302)를 통해서 제1 전극(202)으로 이동하고, 전자는 n형 반도체를 통해서 제2 전극(204)으로 이동하여 전력이 생산된다.
본 발명의 한 실시에서와 같이 광이 입사되는 제2 전극을 망형태의 투명 도전막으로 형성하면 광전변환부에 전달되는 광의 양을 최대로 할 수 있어 광전 변환 효율을 증가시킬 수 있다. 즉, ITO와 같이 투명 산화물 금속을 사용하지 않으면서도 투과 도전막을 형성할 수 있다. 또한, ITO와 같은 투명 산화물 금속보다 가요성 특성이 우수한 금속으로 망 구조를 형성함으로써 가요성 특성이 필요한 전자 장치, 예를 들어 가요성 표시 장치 등의 투명 전극으로 사용할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (23)

  1. 기판 위에 도전막을 형성하는 단계,
    상기 도전막 위에 상기 도전막과 식각 선택비 차이가 있는 물질로 완충막을 형성하는 단계,
    상기 완충막 위에 유-무기 복합막을 형성하는 단계,
    상기 유-무기 복합막을 임프린팅하여 마스크 패턴을 형성하는 단계,
    상기 마스크 패턴을 열처리하는 단계,
    상기 마스크 패턴을 식각 마스크로 상기 도전막을 식각하여 미세 패턴을 형성하는 단계,
    상기 식각 마스크를 제거하는 단계
    를 포함하고,
    상기 열처리로 상기 마스크 패턴의 크기가 감소하는 미세 패턴의 제조 방법.
  2. 제1항에서,
    상기 열처리하는 단계에서,
    상기 유-무기 복합막의 유기 물질을 제거하는 미세 패턴의 제조 방법.
  3. 제2항에서,
    상기 열처리하는 단계에서,
    상기 유기 물질의 부피만큼 상기 마스크 패턴의 부피가 감소하는 미세 패턴의 제조 방법.
  4. 제2항에서,
    상기 임프린팅은 오목부를 가지는 몰드로 상기 유-무기 복합막을 가압한 후 제거하는 단계를 포함하고,
    상기 마스크 패턴은 상기 오목부에 의해서 남겨지는 부분의 폭이 감소하는 미세 패턴의 제조 방법.
  5. 제2항에서,
    상기 유-무기 복합막은 유-무기 복합물질 또는 유기 물질과 무기 물질의 혼합물로 형성하고,
    상기 유-무기 복합물질은 금속과 아크릴레이트기 또는 헥사노에이트기를 가지는 물질이고,
    상기 유기 물질은 PE(poly ethylene), PP(poly propylene), PVC(poly vinyl cchloride), PS(poly styrene), PVA(poly vinyl alcohol), PMMA(poly methyl methacrylate), PAN(poly acrylonitrile) 중 적어도 하나를 포함하고,
    상기 무기 물질은 Ag, Cu, Al, Zr, Sn, Ti, Zn 중 적어도 하나를 포함하는 미세 패턴의 제조 방법.
  6. 제1항에서,
    상기 열처리는 핫플레이트, 로가열, 마이크로웨이브 오븐 중 어느 하나로 실시하는 미세 패턴의 제조 방법.
  7. 제6항에서,
    상기 열처리는 300℃ 내지 800℃에서 진행하는 미세 패턴의 제조 방법.
  8. 제1항에서,
    상기 미세 패턴의 선폭은 1nm 내지 70nm이고,
    상기 미세 패턴 사이의 간격은 100nm 내지 700nm로 형성하는 미세 패턴의 제조 방법.
  9. 삭제
  10. 기판 위에 유-무기 복합막을 형성하는 단계,
    상기 유-무기 복합막을 임프린팅하여 제1 희생 패턴을 형성하는 단계,
    상기 제1 희생 패턴을 열처리하는 단계,
    상기 제1 희생 패턴 사이에 제2 희생 패턴을 형성하는 단계,
    상기 제1 희생 패턴을 제거하여 개구부를 형성하는 단계,
    상기 개구부에 금속을 채워 미세 패턴을 형성하는 단계,
    상기 제2 희생 패턴을 제거하는 단계를 포함하고,
    상기 열처리로 상기 제1 희생 패턴의 크기가 감소하는 미세 패턴의 제조 방법.
  11. 제10항에서,
    상기 열처리하는 단계에서,
    상기 유-무기 복합막의 유기 물질을 제거하는 미세 패턴의 제조 방법.
  12. 제11항에서,
    상기 열처리하는 단계에서,
    상기 유기 물질의 부피만큼 상기 제1 희생 패턴의 부피가 감소하는 미세 패턴의 제조 방법.
  13. 제11항에서,
    상기 임프린팅은 오목부를 가지는 몰드로 상기 유-무기 복합막을 가압한 후 제거하는 단계를 포함하고,
    상기 제1 희생 패턴은 상기 오목부에 의해서 남겨지는 부분의 폭이 감소하는 미세 패턴의 제조 방법.
  14. 제11항에서,
    상기 유-무기 복합막은 유-무기 복합물질 또는 유기 물질과 무기 물질의 혼합물로 형성하고,
    상기 유-무기 복합물질은 금속과 아크릴레이트기 또는 헥사노에이트기를 가지는 물질이고,
    상기 유기 물질은 PE(poly ethylene), PP(poly propylene), PVC(poly vinyl cchloride), PS(poly styrene), PVA(poly vinyl alcohol), PMMA(poly methyl methacrylate), PAN(poly acrylonitrile) 중 적어도 하나를 포함하고,
    상기 무기 물질은 Ag, Cu, Al, Zr, Sn, Ti, Zn 중 적어도 하나를 포함하는 미세 패턴의 제조 방법.
  15. 제10항에서,
    상기 열처리는 핫플레이트, 로가열, 마이크로웨이브 오븐 중 어느 하나로 실시하는 미세 패턴의 제조 방법.
  16. 제15항에서,
    상기 열처리는 300℃ 내지 800℃에서 진행하는 미세 패턴의 제조 방법.
  17. 제10항에서,
    상기 미세 패턴의 선폭은 1nm 내지 70nm이고,
    상기 미세 패턴 사이의 간격은 100nm 내지 700nm로 형성하는 미세 패턴의 제조 방법.
  18. 제1항 내지 제8항, 제10항 내지 제17항 중 어느 하나의 방법으로 미세 패턴을 가지는 제1 투명 도전막을 형성하는 단계,
    상기 제1 투명 도전막과 중첩하는 제2 투명 도전막을 형성하는 단계
    를 포함하는 투명 도전막의 제조 방법.
  19. 제18항에서,
    상기 제1 투명 도전막은 망 구조로 형성하는 투명 도전막의 제조 방법.
  20. 제19항에서,
    상기 제1 투명 도전막은 상기 미세 패턴의 개구부에 채워진 투명 물질을 더 포함하는 투명 도전막의 제조 방법.
  21. 제20항에서,
    상기 투명 물질은 전도성 고분자인 투명 도전막의 제조 방법.
  22. 제18항에서,
    상기 제2 투명 도전막은 나노선, 그래핀 및 탄소나노튜브 중 적어도 하나를 포함하는 투명 도전막의 제조 방법.
  23. 제18항에서,
    상기 제1 투명 도전막의 두께와 상기 제2 투명 도전막 두께의 합은 100nm이하인 투명 도전막의 제조 방법.
KR1020120136561A 2012-11-28 2012-11-28 미세 패턴 및 투명 도전막의 제조 방법 KR101437639B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120136561A KR101437639B1 (ko) 2012-11-28 2012-11-28 미세 패턴 및 투명 도전막의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120136561A KR101437639B1 (ko) 2012-11-28 2012-11-28 미세 패턴 및 투명 도전막의 제조 방법

Publications (2)

Publication Number Publication Date
KR20140068721A KR20140068721A (ko) 2014-06-09
KR101437639B1 true KR101437639B1 (ko) 2014-09-05

Family

ID=51124413

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120136561A KR101437639B1 (ko) 2012-11-28 2012-11-28 미세 패턴 및 투명 도전막의 제조 방법

Country Status (1)

Country Link
KR (1) KR101437639B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10312100B2 (en) 2015-10-26 2019-06-04 Samsung Electronics Co., Ltd. Conductor including nano-patterned substrate and method of manufacturing the conductor
US10679764B2 (en) 2017-06-12 2020-06-09 Samsung Display Co., Ltd. Metal nanowire electrode and manufacturing method of the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080103195A (ko) * 2007-05-23 2008-11-27 경희대학교 산학협력단 소프트 몰딩을 이용한 잔여층이 없는 레지스트 패턴형성방법 및 그 방법을 이용한 패턴화된 금속층의 형성방법
KR20120054153A (ko) * 2010-11-19 2012-05-30 (재)나노소자특화팹센터 나노 임프린트를 이용한 패턴 형성 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080103195A (ko) * 2007-05-23 2008-11-27 경희대학교 산학협력단 소프트 몰딩을 이용한 잔여층이 없는 레지스트 패턴형성방법 및 그 방법을 이용한 패턴화된 금속층의 형성방법
KR20120054153A (ko) * 2010-11-19 2012-05-30 (재)나노소자특화팹센터 나노 임프린트를 이용한 패턴 형성 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10312100B2 (en) 2015-10-26 2019-06-04 Samsung Electronics Co., Ltd. Conductor including nano-patterned substrate and method of manufacturing the conductor
US10679764B2 (en) 2017-06-12 2020-06-09 Samsung Display Co., Ltd. Metal nanowire electrode and manufacturing method of the same

Also Published As

Publication number Publication date
KR20140068721A (ko) 2014-06-09

Similar Documents

Publication Publication Date Title
Xie et al. Flexible photodetectors based on novel functional materials
Liu et al. Vertical organic field‐effect transistors
Bera et al. Graphene sandwich stable perovskite quantum-dot light-emissive ultrasensitive and ultrafast broadband vertical phototransistors
US8946789B2 (en) Semiconductor device, method of manufacturing the same, and electronic device including the semiconductor device
Son et al. Flexible organic bistable devices based on graphene embedded in an insulating poly (methyl methacrylate) polymer layer
Hossain et al. Transparent, flexible silicon nanostructured wire networks with seamless junctions for high-performance photodetector applications
Yang et al. An 8.68% efficiency chemically-doped-free graphene–silicon solar cell using silver nanowires network buried contacts
US20110248315A1 (en) Structured pillar electrodes
Liu et al. Novel patterning method for silver nanowire electrodes for thermal-evaporated organic light emitting diodes
US20050194038A1 (en) Electrodes for optoelectronic components and the use thereof
Andrzejewski et al. Flexible Large‐Area Light‐Emitting Devices Based on WS2 Monolayers
KR20120110873A (ko) 반도체소자와 그 제조방법 및 반도체소자를 포함하는 전자장치
CN106887449A (zh) 有源矩阵稀释源极实现垂直有机发光晶体管
EP2462640A1 (en) Method of manufacturing an opto-electric device
KR101439530B1 (ko) 투명 전극을 구비하는 수광소자 및 그 제조 방법
Qian et al. Thin-film organic semiconductor devices: from flexibility to ultraflexibility
Liao et al. Strain-modulation and service behavior of Au–MgO–ZnO ultraviolet photodetector by piezo-phototronic effect
Rim et al. Boosting Responsivity of Organic–Metal Oxynitride Hybrid Heterointerface Phototransistor
CN103545396A (zh) 光电二极管及其制造方法
CN103855236A (zh) 多结多头光伏器件
Hu et al. Recent progress in piezo-phototronics with extended materials, application areas and understanding
US20120214272A1 (en) Method of manufacturing organic thin film solar cell
KR101437639B1 (ko) 미세 패턴 및 투명 도전막의 제조 방법
Lee et al. Photoactive materials and devices for energy-efficient soft wearable optoelectronic systems
Byeon et al. Flexible organic photodetectors with mechanically robust zinc oxide nanoparticle thin films

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170621

Year of fee payment: 4