KR101430349B1 - Multifunction semiconductor package structure and method of manufacturing the same - Google Patents

Multifunction semiconductor package structure and method of manufacturing the same Download PDF

Info

Publication number
KR101430349B1
KR101430349B1 KR1020130023903A KR20130023903A KR101430349B1 KR 101430349 B1 KR101430349 B1 KR 101430349B1 KR 1020130023903 A KR1020130023903 A KR 1020130023903A KR 20130023903 A KR20130023903 A KR 20130023903A KR 101430349 B1 KR101430349 B1 KR 101430349B1
Authority
KR
South Korea
Prior art keywords
conductive
conductive layers
electrodes
substrate
substrate body
Prior art date
Application number
KR1020130023903A
Other languages
Korean (ko)
Inventor
후아이-루 창
유-치아 창
쿠오-정 후
Original Assignee
인파크 테크놀러지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인파크 테크놀러지 컴퍼니 리미티드 filed Critical 인파크 테크놀러지 컴퍼니 리미티드
Priority to KR1020130023903A priority Critical patent/KR101430349B1/en
Application granted granted Critical
Publication of KR101430349B1 publication Critical patent/KR101430349B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

A type of multifunctional semiconductor package structure includes a substrate unit, a circuit unit, a support unit, a semiconductor unit, a package unit, and an electrode unit. The substrate unit includes a first electronic element having a substrate main body and a plurality of conductive contact portions. The circuit unit includes a plurality of second electronic elements wherein each of the second electronic elements is electrically connected between first conductive layers that correspond to each other. The package unit includes a package material which is installed on the substrate main body to cover the second electronic elements. The electrode unit includes a plurality of upper electrodes, a plurality of lower electrodes, and a plurality of side end electrodes electrically connected to each other by being provided between the upper electrodes and the lower electrodes. Each of the side end electrodes is electrically connected to the corresponding first conductive layer and the corresponding conductive contact portion.

Description

다기능 반도체 패키지 구조 및 그 제작방법{MULTIFUNCTION SEMICONDUCTOR PACKAGE STRUCTURE AND METHOD OF MANUFACTURING THE SAME}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a multi-

본 발명은 일종의 패키지 구조 및 그 제작방법, 특히 다기능 반도체 패키지구조 및 그 제작방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a package structure and a manufacturing method thereof, in particular, a multifunction semiconductor package structure and a manufacturing method thereof.

미래의 전자제품은 경박단소의 기능을 구비하면서 전자제품이 더욱 소형화되는 추세이다. 그런데 수동소자(passive component)가 전자제품에서 차지하는 면적이 가장 넓기 때문에, 수동소자를 효과적으로 통합하면 전자제품을 경박단소화하는 기능을 달성할 수 있다. 그런데 종래의 수동소자는 모두 단일한 기능을 위주로 설계되어 있다. 따라서 전자제품에 각기 다른 기능을 지닌 수동소자를 장착하여 전자제품을 보호할 필요가 있을 때, 종래에는 단지 다수의 단일한 기능을 구비한 수동소자를 전자제품 내에 설치할 수 밖에 없었다. 따라서 종래의 방법은 제조 원가를 소비할 뿐만 아니라 전자제품의 전체 면적을 차지한다.Future electronic products tend to be smaller and thinner, while having the function of thin and light small size. Since passive components occupy the largest area in electronic products, the integration of passive components effectively achieves the ability to shrink electronic devices. However, all of the conventional passive elements are designed to have a single function. Therefore, when it is necessary to protect the electronic product by attaching the passive element having different functions to the electronic product, conventionally, only a passive element having a plurality of single functions has to be installed in the electronic product. Therefore, the conventional method not only consumes the manufacturing cost but also occupies the entire area of the electronic product.

또한, 보호소자 중에서, 과도전압억제기(Transient Voltage Suppressor, TVS)의 경우, 일반적으로 집적회로를 보호하는데 응용되어 집적회로가 과전압으로 인해 손상되는 것을 방지한다. 집적회로는 일반적으로 정상전압 범위에서 작동되도록 설계된다. 예를 들어 정전기방전(ESD) 상황에서, 전기가 급속하게 순간 변이되어 번쩍이게 되는데, 이때는 예측과 제어가 불가능한 고전압이 회로를 관통할 가능성이 있다. 유사한 집적회로에 과전압 부하로 이러한 손상이 발생한 경우, TVS를 사용하여 보호 기능을 제공할 필요가 있다. 집적회로에 실시되는 소자 수량이 증가하면 집적회로가 과전압 손상을 입을 때 손상되기가 더욱 쉬운데, 이때 TVS 보호에 대한 필요성 역시 더욱 증가하게 된다. TVS의 응용 모델은 예를 들어 USB 전원과 데이터선 보호, 디지털 영상신호 인터페이스, 고속 이더넷, 노트북 컴퓨터, 디스플레이 및 평면 디스플레이 등등이 있다.In addition, among the protection elements, in the case of a Transient Voltage Suppressor (TVS), it is generally applied to protect an integrated circuit to prevent an integrated circuit from being damaged by an overvoltage. The integrated circuit is generally designed to operate in the steady voltage range. For example, in an electrostatic discharge (ESD) situation, electricity is rapidly transient and flashes, in which case high voltages that are unpredictable and uncontrollable are likely to penetrate the circuit. If such damage is caused by an overvoltage load on a similar integrated circuit, it is necessary to provide protection using TVS. An increase in the number of devices in an integrated circuit makes it more susceptible to damage when the integrated circuit is damaged by overvoltage, which also increases the need for TVS protection. Application models for TVS include, for example, USB power and data line protection, digital video signal interfaces, high speed Ethernet, notebook computers, displays and flat displays.

그런데, 보호소자 TVS를 예로 들면, 종래의 TVS의 패키지 방식은 와이어 본딩을 통해 전기적으로 접속시켜야 하기 때문에, 종래의 패키지 부피가 커지고 제작 원가와 시간이 증가하며, 전류 전송속도가 저하되고, 금속와이어의 등가 인덕턴스가 고주파에서 공진이 발생하여 고주파 전송신호 불량이 발생하는 등의 문제를 초래할 수 있다.However, in the case of the protection device TVS as an example, since the conventional package method of TVS must be electrically connected through wire bonding, the conventional package volume becomes large, the manufacturing cost and time increase, the current transmission rate decreases, The equivalent inductance of the resonator may cause resonance at a high frequency, resulting in defective high frequency transmission signal.

본 발명의 실시예는 적어도 2 종류 이상의 각기 다른 유형 또는 다른 치수의 전자소자(능동소자 또는 피동소자 포함)를 동시에 패키징하여 적어도 2 종류 이상의 기능을 전자제품에 제공할 수 있는 일종의 다기능 반도체 패키지 구조 및 그의 제작방법을 제공하며, 또한 본 발명은 "종래의 보호소자 TVS의 패키지 방식은 와이어 본딩을 통해 전기적으로 접속시켜야 하는" 결함을 효과적으로 해결할 수 있다.An embodiment of the present invention is a kind of multi-functional semiconductor package structure capable of simultaneously packaging at least two kinds of electronic elements (including active elements or driven elements) of different types or different sizes to provide at least two kinds of functions to electronic products and The present invention provides a manufacturing method thereof, and further, the present invention can effectively solve the defect that "the package method of the conventional protection element TVS should be electrically connected through wire bonding ".

본 발명 중의 일 실시예에서 제공하는 다기능 반도체 패키지 구조는 기판유닛, 회로유닛, 지지유닛, 반도체유닛, 패키지유닛 및 전극유닛을 포함한다. 상기 기판유닛은 기판본체 및 상기 기판 본체 내부에 내장되는 공통모드필터를 포함하며, 그 중 상기 기판 본체는 다수의 제1측단을 구비하고, 상기 공통모드필터는 상기 기판 본체의 상기 다수의 제1측단으로부터 노출되는 다수의 도전성 접촉부를 구비한다. 상기 회로유닛은 상기 기판본체의 상단부에 설치되는 다수의 제1 도전층 및 상기 기판본체의 상단에 설치되는 다수의 제2 도전층을 포함한다. 상기 반도체유닛은 다수의 과도전압억제기를 포함하며, 그중 상기 각각의 과도전압억제기는 2개의 서로 대응하는 상기 제1 도전층 사이에 전기적으로 접속된다. 상기 패키지유닛은 상기 기판본체의 상단부에 설치되어 상기 다수의 과도전압억제기를 피복하는 패키지체를 포함하며, 그중 상기 패키지체는 각각 다수의 상기 제1측단에 접속되는 제2측단을 구비하고, 각각의 상기 제1 도전층의 제1말단과 각각의 상기 제2도전층의 제2말단은 상기 패키지체의 상기 다수의 제2측단으로부터 노출된다. 상기 전극유닛은 상기 패키지체의 상단에 설치되는 다수의 상단 전극과, 상기 기판본체의 하단에 설치되는 다수의 하단전극, 및 상기 다수의 상단전극과 상기 다수의 하단전극 사이에 설치되어 전기적으로 접속되는 측단전극을 포함하며, 그중 상기 다수의 상단전극은 각각 상기 다수의 제1 도전층과 상기 다수의 제2 도전층에 대응되고, 상기 다수의 하단전극은 각각 상기 다수의 상단전극에 대응되며, 또한 상기 매 측단전극은 상기 패키지체의 대응되는 제2측단과 상기 기판본체의 대응되는 상기 제1측단에 설치되어, 각각 대응되는 상기 제1 도전층의 상기 제1말단, 대응되는 상기 제2 도전층의 제2말단 및 대응되는 상기 도전성 접촉부에 전기적으로 접속된다.A multifunction semiconductor package structure provided in an embodiment of the present invention includes a substrate unit, a circuit unit, a support unit, a semiconductor unit, a package unit, and an electrode unit. Wherein the substrate unit includes a substrate body and a common mode filter embedded within the substrate body, wherein the substrate body has a plurality of first side ends, and the common mode filter includes a plurality of first And a plurality of conductive contacts exposed from the side ends. The circuit unit includes a plurality of first conductive layers provided at an upper end of the substrate body and a plurality of second conductive layers provided at an upper end of the substrate body. The semiconductor unit includes a plurality of transient voltage suppressors, wherein each of the transient voltage suppressors is electrically connected between two corresponding ones of the first conductive layers. Wherein the package unit includes a package body provided at an upper end of the substrate body and covering the plurality of transient voltage suppressors, wherein the package body has a second side end connected to a plurality of the first side ends, The first end of the first conductive layer and the second end of each of the second conductive layers of the package body are exposed from the plurality of second side ends of the package body. The electrode unit may include a plurality of upper electrodes disposed on an upper end of the package body, a plurality of lower electrodes provided at a lower end of the substrate body, and a plurality of lower electrodes provided between the plurality of upper electrodes and the plurality of lower electrodes, Wherein the plurality of top electrodes correspond to the plurality of first conductive layers and the plurality of second conductive layers, respectively, and the plurality of bottom electrodes correspond to the plurality of top electrodes, respectively, And each of the side end electrodes is provided at a corresponding second side of the package body and at a corresponding first side end of the substrate body so that the first end of the corresponding first conductive layer, And electrically connected to the second end of the layer and the corresponding conductive contact.

본 발명의 또 다른 일 실시예에서 제공되는 다기능 반도체 패키지 구조의 제작방법은: 먼저, 다수의 제1측단이 구비된 기판본체 및 상기 기판본체 내부에 내장되며 상기 기판본체의 상기 다수의 제1측단으로부터 노출되는 다수의 도전성 접촉부가 구비된 공통모드필터를 포함하는 기판유닛을 제공하는 단계; 이어서, 다수의 제1 도전층과 다수의 제2 도전층을 상기 기판본체의 상단에 형성하는 단계; 그 다음, 다수의 과도전압억제기를 다수의 상기 제1 도전층에 설치하고, 각각의 상기 과도전압억제기를 2개의 서로 대응되는 상기 제1 도전층 사이에 전기적으로 접속시키는 단계; 이어서, 각각 다수의 상기 제1측단에 접속되는 제2측단을 구비하는 패키지체를 상기 기판본체의 상단에 형성하여 상기 과도전압억제기를 피복하고, 각각의 상기 제1 도전층의 제1말단과 각각의 상기 제2도전층의 제2말단을 상기 패키지체의 상기 다수의 제2측단으로부터 노출시키는 단계; 이어서, 각각 상기 다수의 제1 도전층과 상기 다수의 제2 도전층에 대응되는 다수의 상단전극을 상기 패키지체의 상단에 형성하고, 각각 상기 다수의 상단전극에 대응되는 다수의 하단전극을 상기 기판본체의 하단에 형성하는 단계; 마지막으로, 상기 다수의 상단전극과 상기 다수의 하단전극 사이에 전기적으로 접속되는 다수의 측단전극을 형성하며, 그 중 각각의 상기 측단전극을 상기 패키지체의 대응되는 제2측단과 상기 기판본체의 대응되는 상기 제1측단에 설치하여, 각각 대응되는 상기 제1 도전층의 상기 제1말단, 대응되는 상기 제2 도전층의 제2말단 및 대응되는 상기 도전성 접촉부에 전기적으로 접속시키는 단계를 포함한다.In another embodiment of the present invention, a method of fabricating a multifunction semiconductor package structure comprises: providing a substrate body having a plurality of first side ends and a plurality of first side edges of the substrate body, Providing a substrate unit including a common mode filter having a plurality of conductive contacts exposed from the common mode filter; Forming a plurality of first conductive layers and a plurality of second conductive layers on top of the substrate body; Then installing a plurality of transient voltage suppressors in the plurality of first conductive layers and electrically connecting each transient voltage suppressor between the two corresponding ones of the first conductive layers; A package body having a second side end connected to a plurality of the first side ends is then formed on the upper end of the substrate body to cover the transient voltage suppressor and the first end of each first conductive layer Exposing a second end of the second conductive layer of the package body from the plurality of second side ends of the package body; A plurality of upper electrodes corresponding to the plurality of first conductive layers and the plurality of second conductive layers are formed at the upper end of the package body, respectively, and a plurality of lower electrodes corresponding to the plurality of upper electrodes, Forming at the bottom of the substrate main body; Finally, a plurality of end electrodes electrically connected between the plurality of upper electrodes and the plurality of lower electrodes are formed, and each of the side electrodes is electrically connected to the corresponding second side of the package body And electrically connecting the first end of the corresponding first conductive layer, the corresponding second end of the second conductive layer, and the corresponding conductive contact, respectively, provided on the corresponding first side end .

본 발명의 유익한 효과는, 본 발명의 실시예에서 제공하는 다기능 반도체 패키지 구조는 "상기 기판본체 내부에 내장되는 공통모드필터"와, "각각의 상기 과도전압억제기가 대응되는 지지부재를 통해 2개의 대응되는 상기 제1 도전층 사이에 전기적으로 접속되도록 하고", "각각의 상기 측단전극이 상기 패키지체의 대응되는 상기 제2측단과 상기 기판본체의 대응되는 상기 제1측단에 설치되어, 각각 대응되는 상기 제1 도전층의 상기 제1말단, 대응되는 상기 제2 도전층의 제2말단 및 대응되는 상기 도전성 접촉부에 전기적으로 접속되도록 하는" 설계를 통해, 본 발명의 다기능 반도체 패키지 구조가 적어도 2 종류 이상의 각기 다른 유형 또는 다른 치수의 전자소자(능동소자 또는 피동소자 포함)를 동시에 패키징하여 적어도 2종류 이상의 기능을 전자제품에 동시에 제공할 수 있도록 하였으며, 또한 본 발명은 "종래의 보호소자 TVS의 패키지 방식은 와이어 본딩을 통해 전기적으로 접속시켜야 하는" 결함을 효과적으로 해결하는데 있다.Advantageous effects of the present invention are that the multifunction semiconductor package structure provided in the embodiment of the present invention is characterized in that it includes a common mode filter embedded in the substrate main body and two Each of the side end electrodes is provided on the corresponding second side end of the package body and on the corresponding first side end of the substrate main body so as to correspond to each corresponding to the first conductive layer, To " electrically connect the first end of the first conductive layer to the second end of the corresponding second conductive layer and the corresponding conductive contact, the multifunction semiconductor package structure of the present invention has at least two (Including an active element or a driven element) of different types or different sizes than the type of the electronic element Was in order to provide at the same time, and the present invention is "packaged method of a conventional TVS protection device is to be electrically connected through wire-bonding" it is to effectively solve the defect.

도 1은 본 발명인 다기능 반도체 패키지 구조의 제작방법의 흐름도이다.
도 2a 중의 단계(a)와 단계(b)는 각각 본 발명의 다기능 반도체 패키지 구조의 제작방법의 단계 S100과 단계 S102의 평면도이다.
도 2b 중의 단계(a)와 단계(b)는 각각 본 발명의 다기능 반도체 패키지 구조의 제작방법의 단계 S100과 단계 S102의 측면도이다.
도 3a 중의 단계(c)와 단계(d)는 각각 본 발명의 다기능 반도체 패키지 구조의 제작방법의 단계 S104과 단계 S106의 평면도이다.
도 3b 중의 단계(c)와 단계(d)는 각각 본 발명의 다기능 반도체 패키지 구조의 제작방법의 단계 S104과 단계 S106의 측면도이다.
도 4a 중의 단계(e)와 단계(f)는 각각 본 발명의 다기능 반도체 패키지 구조의 제작방법의 단계 S108과 단계 S110의 평면도이다.
도 4b 중의 단계(e)와 단계(f)는 각각 본 발명의 다기능 반도체 패키지 구조의 제작방법의 단계 S108과 단계 S110의 측면도이다.
도 5a 중의 단계(g)와 단계(h)는 각각 본 발명의 다기능 반도체 패키지 구조의 제작방법의 단계 S112와 단계 S114의 평면도이고, 그 중 도 5a의 단계(h)는 또한 본 발명의 다기능 반도체 패키지 구조의 평면도이다.
도 5b 중의 단계(g)와 단계(h)는 각각 본 발명의 다기능 반도체 패키지 구조의 제작방법의 단계 S112와 단계 S114의 측면도이고, 그 중 도 5b의 단계(h)는 또한 본 발명의 다기능 반도체 패키지 구조의 측면도이다.BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a flow chart of a method of manufacturing a multi-function semiconductor package structure according to the present invention.
2a and 2b are plan views of steps S100 and S102, respectively, of the method of fabricating the multifunction semiconductor package structure of the present invention.
Steps (a) and (b) in FIG. 2 (b) are side views of steps S100 and S102, respectively, of the method for fabricating the multifunction semiconductor package structure of the present invention.
Step (c) and step (d) in FIG. 3A are plan views of steps S104 and S106 of the method for fabricating the multi-function semiconductor package structure of the present invention, respectively.
Step (c) and step (d) in FIG. 3B are side views of step S104 and step S106 of the method for fabricating the multifunction semiconductor package structure of the present invention, respectively.
Step (e) and step (f) in FIG. 4A are plan views of steps S108 and S110 of the method for fabricating the multifunction semiconductor package structure of the present invention, respectively.
Step (e) and step (f) in FIG. 4B are side views of steps S108 and S110 of the method for fabricating the multi-function semiconductor package structure of the present invention, respectively.
Step (g) and step (h) in FIG. 5A are plan views of steps S112 and S114 of the method for fabricating the multifunctional semiconductor package structure of the present invention, wherein step (h) of FIG. Fig.
Step (g) and step (h) in FIG. 5B are side views of steps S112 and S114 of the method for fabricating the multifunction semiconductor package structure of the present invention, wherein step (h) of FIG. Side view of the package structure.

본 발명의 특징 및 기술내용을 진일보 이해할 수 있도록, 이하 본 발명에 관한 상세 설명과 첨부도면을 참조하기 바라며, 단 첨부되는 도면은 단지 참고 및 설명용으로 제공되는 것일뿐, 결코 본 발명을 제한하고자 하는 것이 아니다.BRIEF DESCRIPTION OF THE DRAWINGS The accompanying drawings, which are included to provide a further understanding of the invention and are incorporated in and constitute a part of this application, illustrate embodiments of the invention and, together with the description, serve to explain the principles of the invention. It is not.

도 1, 및 도 2a 내지 도 5b를 참조하면, 도 1은 흐름도이고, 도 2a, 도 3a, 도 4a 및 도 5a는 평면도이며, 도 2b, 도 3b, 도 4b 및 도 5b는 측면도이다. 상기 도면에서 알 수 있듯이, 본 발명은 일종의 다기능 반도체 패키지 구조(Z)(또는 전자소자 패키지구조라 칭함)의 제작방법을 제공하며, 이하 단계를 포함한다:1 is a flow chart, Figs. 2A, 3A, 4A and 5A are plan views, and Figs. 2B, 3B, 4B and 5B are side views. As can be seen from the figure, the present invention provides a method of making a kind of multifunction semiconductor package structure (Z) (or an electronic device package structure) comprising the following steps:

먼저, 도 1, 도 2a의 단계(a) 및 도 2b의 단계(a)를 참조하면, 단계 S100은: 기판본체(10) 및 기판본체(10) 내부에 내장되는 공통모드필터(11)(Common Mode Filter)를 포함하는 기판유닛(1)을 제공하는 단계로서, 그중 기판본체(10)는 다수의 제1측단(100)을 구비하며, 공통모드필터(11)는 기판본체(10)의 다수의 제1 측단(100)으로부터 외부로 노출되는 다수의 도전성 접촉부(110)를 구비한다. 좀 더 구체적으로 말하면, EMI 방지 기능을 가진 공통모드필터(11)를 미리 기판본체(10) 내에 패키징할 수 있기 때문에, 공통모드필터(11)를 구비한 기판유닛(1)은 모듈화된 구성부재에 속한다. 또한, 다수의 제1측단(100)은 순차적으로 연결되어 기판본체(10)의 바깥둘레를 형성할 수 있으며, 또한 공통모드필터(11)의 다수의 도전성 접촉부(110)가 기판본체(10)의 바깥둘레로부터 외부로 노출될 수 있다. 예를 들면, 본 발명은 4개의 도전성 접촉부(110)를 그 중의 일 실시예로 설명하였으나, 본 발명은 이 실시예에 한정되는 것은 아니다.First, referring to step (a) of FIG. 1 and FIG. 2A and step (a) of FIG. 2B, step S100 includes: a common mode filter 11 Wherein the substrate body 10 has a plurality of first side ends 100 and the common mode filter 11 is disposed on the side of the substrate body 10, And a plurality of conductive contacts 110 exposed to the outside from the plurality of first ends 100. More specifically, since the common mode filter 11 having the EMI prevention function can be packaged in advance in the substrate main body 10, the substrate unit 1 provided with the common mode filter 11 can be mounted on the module body . A plurality of first side ends 100 may be sequentially connected to form an outer circumference of the substrate main body 10 and a plurality of conductive contacts 110 of the common mode filter 11 may be connected to the substrate main body 10, To the outside. For example, although the present invention has been described as one embodiment of the four conductive contacts 110, the present invention is not limited to this embodiment.

그 다음, 도 1, 도 3a의 단계(c) 및 도 3b의 단계(c)를 참조하면 단계 S104는: 다수의 지지부재(30)를 다수의 제1 도전층(21)에 각각 형성하는 단계이다. 예를 들면, 각각의 지지부재(30)는 외관이 사변형 기둥체를 띠는 구리기둥이며, 또한 본 발명은 4개의 지지부재(30)를 그 중 일 실시예로 설명하였으나, 본 발명은 이 실시예에 한정되는 것은 아니다.Next, referring to step (c) of FIG. 1, FIG. 3A and step (c) of FIG. 3B, step S104 includes: forming a plurality of support members 30 in each of the plurality of first conductive layers 21 to be. For example, each of the support members 30 is a copper column having a quadrangular columnar shape, and the present invention has four support members 30 as one embodiment. However, It is not limited to the example.

이어서, 도 1, 도 2a의 단계(b) 및 도 2b의 단계(b)를 참조하면, 단계 S102는: 다수의 제1 도전층(21)과 다수의 제2 도전층(22)을 기판본체(10)의 상단에 형성하는 단계이다. 예를 들면, 본 발명은 4개의 제1 도전층(21) 및 2개의 제2 도전층(22)을 그 중의 그 중의 일 실시예로 설명하였으나, 단 본 발명은 이 실시예에 한정되는 것은 아니다.Next, referring to step (b) of FIGS. 1 and 2A and step (b) of FIG. 2B, step S102 is a step of forming a plurality of first conductive layers 21 and a plurality of second conductive layers 22, (10). For example, in the present invention, four first conductive layers 21 and two second conductive layers 22 are described as an example thereof, but the present invention is not limited to this embodiment .

이어서, 도 1, 도 3a의 단계(d) 및 도 3b의 단계(d)를 참조하면, 단계 S106은: 다수의 도전성 접합층(300)을 다수의 지지부재(30)의 상단에 각각 형성하는 단계이다. 예를 들면, 각각의 도전성 접합층(300)은 니켈/주석(Ni/Sn)일 수 있으며, 또한 본 발명은 4개의 도전성 접합층(300)을 그 중의 일 실시예로 설명하였으나, 본 발명은 이 실시예에 한정되는 것은 아니다.Next, referring to step (d) of FIGS. 1 and 3A and step (d) of FIG. 3B, step S106 is a step of forming a plurality of conductive bonding layers 300 on the upper ends of the plurality of supporting members 30 . For example, each of the conductive bonding layers 300 may be nickel / tin (Ni / Sn), and the present invention may be applied to four conductive bonding layers 300. However, It is not limited to this embodiment.

이어서, 도 1, 도 4a의 단계(e) 및 도 4b의 단계(e)를 참조하면, 단계 S108은: 다수의 과도전압억제기(40)(Transient Voltage Suppressor, TVS, 또는 TVS diode라 칭함)를 다수의 제1 도전층(21)에 설치하고, 그 중 각각의 과도전압억제기(40)를 2개의 서로 대응되는 제1 도전층(21) 사이에 전기적으로 접속시키는 단계이다. 좀 더 구체적으로 설명하면, 각각의 과도전압억제기(40)는 2개의 서로 대응되는 제1 도전층(21)의 두 지지부재(30)에 설치할 수 있다. 각 지지부재(30)의 상단에 도전성 접합층(300)이 구비되기 때문에, 각각의 과도전압억제기(40)는 리플로우(reflow) 방식을 통해 2개의 서로 대응되는 제1 도전층(21)에서 두 지지부재(30)의 두 도전성 접합층(300)에 설치될 수 있다. 예를 들면, 본 발명은 2개의 과도전압억제기(40)를 그 중의 일 실시예로 설명하였으나, 각각의 과도전압억제기(40)의 하단에 제1 전극(401)과 제2 전극(402)이 구비되기 때문에, 각각의 과도전압억제기(40)의 제1 전극(401)과 제2 전극(402)은 각각 2개의 서로 대응되는 제1 도전층(21)에서 두 지지부재(30)의 두 도전성 접합층(300)에 각각 전기적으로 접촉될 수 있다. 단 본 발명은 이 실시예에 한정되는 것은 아니다.Referring now to steps (e) and (e) of Figures 1, 4A and 4B, step S108 comprises: Is provided in the plurality of first conductive layers 21 and each of the transient voltage suppressors 40 is electrically connected between the two first conductive layers 21 corresponding to each other. More specifically, each transient voltage suppressor 40 may be mounted on two support members 30 of two first conductive layers 21 corresponding to each other. Each of the transient voltage suppressors 40 is connected to the first conductive layer 21 corresponding to two mutually via the reflow method because the conductive bonding layer 300 is provided at the upper end of each supporting member 30. [ The two conductive bonding layers 300 of the two supporting members 30 may be provided. For example, although the present invention has been described with respect to one of the two transient voltage suppressors 40, the first electrode 401 and the second electrode 402 The first electrode 401 and the second electrode 402 of each transient voltage suppressor 40 are connected to the two supporting members 30 in the two first conductive layers 21 corresponding to each other, To the two conductive bonding layers 300 of the first conductive type. However, the present invention is not limited to this embodiment.

그 다음, 도 1, 도 4a의 단계(f) 및 도 4b의 단계(f)를 참조하면, 단계 S110은: 기판본체(10)의 상단에 패키지체(50)를 형성하여 다수의 과도전압억제기(40)를 피복하는 단계로서, 그중 패키지체(50)는 다수의 제1측단(100)에 각각 연결되는 다수의 제2측단(500)을 구비하며, 각각의 상기 제1 도전층(21)의 제1말단(210)과 각각의 제2 도전층(22)의 제2 말단(220)은 패키지체(50)의 다수의 제2 측단(500)으로부터 외부로 노출된다. 예를 들면, 패키지체(50)는 임의의 불투광 패키지 수지일 수 있으며, 또한 패키지체(50)는 인쇄(printing) 또는 몰딩(molding) 방식을 통해 기판본체(10)의 상단에 형성될 수도 있으나, 단 본 발명은 이 실시예에 한정되는 것은 아니다.Referring now to step (f) of Figures 1, 4a and step (f) of Figure 4b, step S110 comprises: forming a package body 50 at the top of the substrate body 10, (50) includes a plurality of second side ends (500) connected to a plurality of first side ends (100), respectively, and each of the first conductive layers (21 And the second ends 220 of the respective second conductive layers 22 are exposed to the outside from the plurality of second side ends 500 of the package body 50. [ For example, the package body 50 may be any opaque package resin, and the package body 50 may also be formed on the top of the substrate body 10 through a printing or molding method However, the present invention is not limited to this embodiment.

이어서, 도 1, 도 5a의 단계(g) 및 도 5b의 단계(g)를 참조하면, 단계 S112는: 다수의 상단전극(61)을 패키지체(50)의 상단에 형성하고, 다수의 하단전극(62)을 기판본체(10)의 하단에 형성하는 단계로서, 그중 다수의 상단전극(61)은 각각 다수의 제1 도전층(21)과 다수의 제2 도전층(22)에 대응되고, 다수의 하단전극(62)은 각각 다수의 상단전극(61)에 대응된다. 예를 들면, 본 발명은 6개의 상단전극(61) 및 6개의 하단전극(62)을 그 중의 일 실시예로 설명하였으나, 단 본 발명은 이 실시예로 한정되는 것은 아니다.Next, referring to step (g) of FIGS. 1 and 5A and step (g) of FIG. 5B, step S112 is a step of forming a plurality of upper electrodes 61 at the upper end of the package body 50, A plurality of upper electrodes 61 correspond to a plurality of first conductive layers 21 and a plurality of second conductive layers 22, respectively, And the plurality of lower electrodes 62 correspond to the plurality of upper electrodes 61, respectively. For example, the six upper electrode 61 and the six lower electrode 62 of the present invention have been described as one embodiment of the present invention, but the present invention is not limited to this embodiment.

마지막으로, 도 1, 도 5a의 단계(h) 및 도 5b의 단계(h)를 참조하면, 단계114는: 다수의 상단전극(61)과 다수의 하단전극(62) 사이에 전기적으로 접속되는 다수의 측단전극(63)을 형성하는 단계로서, 그중 각각의 측단전극(63)은 패키지체(50)의 대응되는 제2측단(500)과 기판본체(10)의 대응되는 제1측단(100)에 설치되어, 각각 대응되는 제1 도전층(21)의 제1 말단(210)과, 대응되는 제2 도전층(22)의 제2 말단(220) 및 대응되는 도전성 접촉부(110)에 전기적으로 접속된다.Finally, referring to step h of Figs. 1 and 5A and step h of Fig. 5B, step 114 is a step of: electrically connecting between the plurality of upper electrodes 61 and the plurality of lower electrodes 62 Each of the side-end electrodes 63 is electrically connected to a corresponding second side end 500 of the package body 50 and a corresponding first side end 100 of the substrate body 10 And electrically connected to the first end 210 of the corresponding first conductive layer 21 and the corresponding second end 220 of the second conductive layer 22 and the corresponding conductive contact 110, Respectively.

그러나, 본 발명의 제작방법은 단일한 다기능 반도체 패키지 구조(Z)를 제작하는 것만으로 한정되는 것은 아니다. 예를 들어, 본 발명은 또한 각기 다른 사용 수요를 충족시키도록 어레이 형상 또는 매트릭스 형상으로 배열되는 다수의 다기능 반도체 패키지 구조(Z)를 동시에 제작할 수도 있다.However, the fabrication method of the present invention is not limited to fabricating a single multifunction semiconductor package structure (Z). For example, the present invention may also simultaneously fabricate a plurality of multifunction semiconductor package structures (Z) arranged in an array or matrix shape to meet different application needs.

따라서, 상기 단계 S100 내지 단계 S114의 제작과정을 통해, 도 5a의 단계(h) 및 도 5b의 단계(h)에 도시된 바와 같이, 본 발명은 기판유닛(1), 회로유닛(2), 반도체유닛(4), 패키지유닛(5) 및 전극유닛(6)을 포함하는 일종의 다기능 반도체 패키지구조(Z)를 제공할 수 있다.5A and step h in FIG. 5B through the manufacturing process of steps S100 to S114, the present invention can be applied to the substrate unit 1, the circuit unit 2, It is possible to provide a kind of multifunction semiconductor package structure Z including the semiconductor unit 4, the package unit 5 and the electrode unit 6. [

먼저, 기판유닛(1)은 기판본체(10) 및 기판본체(10) 내부에 내장되는 공통모드필터(11)(즉 제1 전자소자)를 포함하며, 그중 기판본체(10)는 다수의 제1측단(100)을 구비하고, 또한 공통모드필터(11)는 기판본체(10)의 다수의 제1측단(100)으로부터 외부로 노출되는 다수의 도전성 접촉부(110)를 구비한다. 회로유닛(2)은 기판본체(10)의 상단에 설치되는 다수의 제1 도전층(21) 및 기판본체(10)의 상단에 설치되는 제2 도전층(22)을 포함한다. 반도체유닛(4)은 다수의 과도전압억제기(40)(즉 제2 전자소자)를 포함하며, 그중 각각의 과도전압억제기(40)는 두 개의 서로 대응되는 제1 도전층(21) 사이에 전기적으로 접속된다. 좀 더 구체적으로 말하면, 각각의 과도전압억제기(40)는 두 개의 서로 인접한 제1 도전층(21)에 설치되며, 또한 각각의 과도전압억제기(40)는 두 개의 서로 인접한 제1 도전층(21) 사이에 전기적으로 접속된다. 패키지유닛(5)은 기판본체(10)의 상단에 설치되어 다수의 과도전압억제기(40)를 피복하는 패키지체(50)를 포함하며, 그중 패키지체(50)는 각각 다수의 제1측단(100)에 연결되는 다수의 제2측단(500)을 구비하며, 또한 각각의 상기 제1 도전층(21)의 제1 말단(210)과 각각의 제2 도전층(22)의 제2 말단(220)은 패키지체(50)의 다수의 제2 측단부(500)로부터 외부로 노출된다. 전극유닛(6)은 패키지체(50)의 상단에 설치되는 다수의 상단전극(61)과, 기판본체(10)의 하단에 설치되는 다수의 하단전극(62), 및 다수의 상단전극(61)과 다수의 하단전극(62) 사이에 설치되어 전기적으로 접속되는 다수의 측단전극(63)을 포함하며, 그중 다수의 상단전극(61)은 다수의 제1 도전층(21)과 다수의 제2 도전층(22)에 각각 대응되고, 다수의 하단전극(62)은 다수의 상단전극(61)에 각각 대응되며, 또한 각각의 측단전극(63)은 패키지체(50)의 대응되는 제2 측단(500)과 기판본체(10)의 대응되는 제1 측단(100)에 설치되어, 대응되는 제1 도전층(21)의 제1 말단(210), 대응되는 제2 도전층(22)의 제2 말단(220) 및 대응되는 도전성 접촉부(110)에 각각 전기적으로 접속된다.First, the substrate unit 1 includes a substrate body 10 and a common mode filter 11 (that is, a first electronic element) embedded in the substrate body 10. Among them, the substrate body 10 includes a plurality of 1 side 100 and the common mode filter 11 has a plurality of conductive contacts 110 that are exposed to the outside from a plurality of first side ends 100 of the substrate body 10. The circuit unit 2 includes a plurality of first conductive layers 21 provided at the upper end of the substrate main body 10 and a second conductive layer 22 provided at the upper end of the substrate main body 10. The semiconductor unit 4 includes a plurality of transient voltage suppressors 40 (i.e., a second electronic device), wherein each transient voltage suppressor 40 is connected between two corresponding first conductive layers 21 Respectively. More specifically, each transient voltage suppressor 40 is mounted on two adjacent first conductive layers 21, and each transient voltage suppressor 40 is connected to two adjacent first conductive layers 21, (21). The package unit 5 includes a package body 50 provided at the upper end of the substrate body 10 and covering a plurality of transient voltage suppressors 40. The package body 50 includes a plurality of first side ends And a second end 500 of each second conductive layer 22 connected to the first end 210 of each first conductive layer 21 and a second end 500 of each second conductive layer 22, (220) is exposed to the outside from the plurality of second side ends (500) of the package body (50). The electrode unit 6 includes a plurality of upper electrodes 61 provided at the upper end of the package body 50 and a plurality of lower electrodes 62 provided at the lower end of the substrate body 10 and a plurality of upper electrodes 61 And a plurality of end electrodes 63 provided between the plurality of lower electrodes 62 and the plurality of lower electrodes 62 and electrically connected to the plurality of lower electrodes 62. The plurality of upper electrodes 61 includes a plurality of first conductive layers 21, 2 conductive layers 22 and the plurality of lower electrodes 62 correspond to the plurality of upper electrodes 61 and the respective side electrodes 63 correspond to the corresponding second The first end 210 of the first conductive layer 21 and the second end 210 of the corresponding second conductive layer 22 are provided on the corresponding first side 100 of the substrate body 10, And electrically connected to the second terminal 220 and the corresponding conductive contact 110, respectively.

또한, 좀 더 구체적으로 설명하면, 본 발명인 다기능 반도체 패키지 구조(Z)는: 다수의 제1 도전층(21)에 각각 설치되는 다수의 지지부재(30)를 구비하여 각각의 과도전압억제기(40)가 두 개의 대응되는 제1 도전층(21)의 두 지지부재(30)에 설치되도록 하는 지지유닛(3)을 더 포함한다. 예를 들면, 각각의 지지부재(30)는 구리기둥일 수 있으며, 각각의 지지부재(30)의 상단에 도전성 접합층(300)이 구비되고, 또한 각각의 과도전압억제기(40)가 두 개의 서로 대응되는 제1 도전층(21)의 두 지지부재(30)의 두 도전성 접합층(300)에 설치된다. 또한, 각각의 과도전압억제기(40)의 하단에 제1전극(401)과 제2전극(402)이 구비되어, 각각의 과도전압억제기(40)의 제1전극(401)과 제2전극(402)이 두 개의 대응되는 제1 도전층(21)의 두 지지부재(30)의 두 도전성 접합층(300)에 각각 전기적으로 접촉된다.In more detail, the multifunction semiconductor package structure Z of the present invention includes: a plurality of support members 30, each of which is provided in each of the plurality of first conductive layers 21, 40 to be mounted on the two support members 30 of the two corresponding first conductive layers 21. For example, each of the support members 30 may be a copper column, and a conductive bonding layer 300 is provided at the top of each of the support members 30, and each transient voltage suppressor 40 is provided with two Are provided on the two conductive bonding layers 300 of the two support members 30 of the first conductive layer 21 corresponding to the first conductive layer 21. The first electrode 401 and the second electrode 402 are provided at the lower end of each transient voltage suppressor 40 so that the first electrode 401 of each transient voltage suppressor 40 and the second electrode The electrode 402 is in electrical contact with the two conductive bonding layers 300 of the two support members 30 of the two corresponding first conductive layers 21, respectively.

[실시예의 가능한 효과][Possible effects of the embodiment]

본 발명의 실시예에서 제공하는 다기능 반도체 패키지 구조(Z)는 "상기 기판본체(10) 내부에 내장되는 공통모드필터(11)"와, "각각의 상기 과도전압억제기(40)가 대응되는 지지부재(30)를 통해 2개의 대응되는 상기 제1 도전층(21) 사이에 전기적으로 접속되도록 하고", "각각의 상기 측단전극(63)이 상기 패키지체(50)의 대응되는 제2측단(500)과 상기 기판본체(10)의 대응하는 상기 제1측단(100)에 설치되어, 각각 대응되는 상기 제1 도전층(21)의 상기 제1말단(210), 대응되는 상기 제2 도전층(22)의 제2말단(220) 및 대응되는 상기 도전성 접촉부(110)에 전기적으로 접속되도록 하는" 설계를 통해, 본 발명의 다기능 반도체 패키지 구조(Z)가 적어도 2 종류 이상의 각기 다른 유형 또는 다른 치수의 전자소자(능동소자 또는 피동소자 포함)를 동시에 패키징하여 적어도 2종류 이상의 기능을 전자제품에 동시에 제공할 수 있도록 하였으며, 또한 본 발명은 "종래의 보호소자 TVS의 패키지 방식은 와이어 본딩을 통해 전기적으로 접속시켜야 하는" 결함을 효과적으로 해결할 수 있다. 따라서 본 발명은 패키지 부피, 제작 원가 및 제작 시간을 줄이고, 전류 전송 속도를 증가시키며, 금속와이어의 등가 인덕턴스가 고주파에서 공진을 발생시킬 우려가 없어 고주파 전송 신호가 더욱 뚜렷해진다. The multifunction semiconductor package structure Z provided in the embodiment of the present invention is characterized in that the common mode filter 11 contained in the substrate main body 10 and the common mode filter 11 in which each of the transient voltage suppressors 40 correspond So that each of the side-end electrodes 63 is electrically connected between the two corresponding first conductive layers 21 via the supporting member 30, (500) and a corresponding one of the first side ends (100) of the substrate body (10), wherein the first end (210) of the first conductive layer (21) Through the "design " of electrically connecting the second end 220 of the layer 22 and the corresponding conductive contact 110, the multifunction semiconductor package structure Z of the present invention can be of at least two or more different types, Electronic devices of different dimensions (including active elements or driven elements) are packaged at the same time, Was to provide a function at the same time on the electronic equipment, and the invention is "packaged method of a conventional TVS protection device is to be electrically connected through wire-bonding" can solve the defects effectively. Therefore, the present invention reduces the package volume, production cost, and manufacturing time, increases the current transmission speed, and the high frequency transmission signal becomes more pronounced because the equivalent inductance of the metal wire does not cause resonance at the high frequency.

Z: 반도체 패키지 구조
1: 기파유닛 2: 회로유닛
3: 지지유닛 4: 반도체유닛
5: 패키지유닛 6: 전극유닛
10: 기판본체 11: 공통모드필터
21: 제1 도전층 22: 제2 도전층
30: 지지부재 40: 과도전압억제기
50: 패키지체 61: 상단전극
62: 하단전극 63: 측단전극
100: 제1측단 110: 도전성 접촉부
210: 제1말단 220: 제2말단
300: 도전성 접합층 401: 제1전극
402: 제2전극 500: 제2측단Z: Semiconductor package structure
1: wave unit 2: circuit unit
3: Support unit 4: Semiconductor unit
5: package unit 6: electrode unit
10: substrate body 11: common mode filter
21: first conductive layer 22: second conductive layer
30: Support member 40: Transient voltage suppressor
50: package body 61: upper electrode
62: lower electrode 63: side electrode
100: first side 110: conductive contact
210: first end 220: second end
300: conductive bonding layer 401: first electrode
402: second electrode 500: second side

Claims (5)

다기능 반도체 패키지 구조에 있어서,
다수의 제1측단을 구비하는 기판본체 및 상기 기판 본체 내부에 내장되며 상기 기판 본체의 상기 다수의 제1측단으로부터 노출되는 다수의 도전성 접촉부를 구비하는 공통모드필터를 포함하는 기판 유닛과;
상기 기판본체의 상단부에 설치되는 다수의 제1 도전층 및 상기 기판본체의 상단에 설치되는 다수의 제2 도전층을 포함하는 회로 유닛과;
각각 2개의 서로 대응하는 상기 제1 도전층 사이에 전기적으로 접속되는 다수의 과도전압억제기를 포함하는 반도체 유닛과;
각각 다수의 상기 제1측단에 연결되는 제2측단을 구비하며 상기 기판본체의 상단부에 설치되어 상기 다수의 과도전압억제기를 피복하는 패키지체를 포함하며, 또한 각각의 상기 제1 도전층의 제1말단과 각각의 상기 제2도전층의 제2말단이 상기 패키지체의 상기 다수의 제2측단으로부터 노출되는 패키지 유닛과;
상기 패키지체의 상단에 설치되는 다수의 상단 전극과, 상기 기판본체의 하단에 설치되는 다수의 하단전극, 및 상기 다수의 상단전극과 상기 다수의 하단전극 사이에 설치되어 전기적으로 접속되는 측단전극을 포함하며, 각각의 상기 측단전극은 상기 패키지체의 대응되는 제2측단과 상기 기판본체의 대응되는 상기 제1측단에 설치되어, 대응되는 상기 상단전극과 대응되는 상기 하단전극 사이에 전기적으로 연결되며, 대응되는 상기 제1 도전층의 상기 제1말단, 대응되는 상기 제2 도전층의 제2말단 및 대응되는 상기 도전성 접촉부에 전기적으로 연결되는 전극 유닛;을 포함하는 다기능 반도체 패키지 구조.In a multifunction semiconductor package structure,
A substrate unit including a substrate body having a plurality of first side ends and a common mode filter embedded in the substrate body and having a plurality of conductive contacts exposed from the plurality of first side ends of the substrate body;
A circuit unit including a plurality of first conductive layers provided at an upper end of the substrate body and a plurality of second conductive layers provided at an upper end of the substrate body;
A semiconductor unit including a plurality of transient voltage suppressors, each of which is electrically connected between two corresponding ones of the first conductive layers;
And a package body disposed on an upper end of the substrate body and covering the plurality of transient voltage suppressors, the package body having a second side connected to a plurality of the first side ends, And a second end of each of the second conductive layers is exposed from the plurality of second side ends of the package body;
A plurality of upper electrodes provided at the upper end of the package body; a plurality of lower electrodes provided at a lower end of the substrate body; and a plurality of upper electrodes and a plurality of lower electrodes, Wherein each of the side electrodes is provided at a corresponding second side of the package body and at a corresponding first side of the substrate body so as to be electrically connected between the corresponding top electrode and the corresponding bottom electrode And an electrode unit electrically connected to the first end of the corresponding first conductive layer, the second end of the corresponding second conductive layer, and the corresponding conductive contact. 제 1항에 있어서,
다수의 제1 도전층에 각각 설치되는 다수의 지지부재를 구비하는 지지유닛을 더 포함하여, 각각의 과도전압억제기가 두 개의 대응되는 제1 도전층의 두 지지부재에 설치되며, 그 중 각각의 지지부재는 구리기둥이고, 각각의 지지부재의 상단에 도전성 접합층이 구비되며, 또한 각각의 과도전압억제기가 두 개의 서로 대응되는 제1 도전층의 두 지지부재의 두 도전성 접합층에 설치되고, 그 중 각각의 상기 과도전압억제기가 두 서로 인접한 상기 제1 도전층에 설치되어 각각의 상기 과도전압억제기가 두 인접한 상기 제1 도전층 사이에서 전기적으로 접속되는 다기능 반도체 패키지 구조.The method according to claim 1,
Further comprising a support unit having a plurality of support members each mounted on the plurality of first conductive layers such that each transient voltage suppressor is mounted on two support members of two corresponding first conductive layers, Wherein the supporting member is a copper column, a conductive bonding layer is provided on the upper end of each supporting member, and each transient voltage suppressor is provided in two conductive bonding layers of two supporting members of the two first conductive layers corresponding to each other, Wherein each of said transient voltage suppressors is mounted on said first conductive layer adjacent to two of said transient voltage suppressors so that each transient voltage suppressor is electrically connected between two adjacent said first conductive layers. 다기능 반도체 패키지 구조에 있어서,
기판본체 및 상기 기판본체에 내장되며, 상기 기판본체로부터 외부로 노출되는 다수의 도전성 접촉부를 구비한 제1 전자소자를 포함하는 기판 유닛과;
상기 기판본체의 상단에 설치되는 다수의 제1 도전층을 포함하는 회로 유닛과;
복수의 제2 전자소자를 포함하되, 그중 각각은 두 개의 서로 대응되는 상기 제1 도전층 사이에 전기적으로 접속되는 반도체 유닛과;
상기 기판본체의 상단에 설치되어 상기 제2 전자소자를 피복하는 다수의 패키지체를 포함하며, 그 중 각각의 상기 제1 도전층의 말단이 상기 패키지체 외부로 노출된 패키지 유닛; 및
상기 패키지체의 상단에 설치되는 다수의 상단 전극과, 상기 기판본체의 하단에 설치되는 다수의 하단전극, 및 상기 다수의 상단전극과 상기 다수의 하단전극 사이에 설치되어 전기적으로 접속되는 측단전극을 포함하며, 그 중 각각의 상기 측단전극이 대응되는 상기 제1 도전층의 상기 말단 및 대응되는 상기 도전성 접촉부에 전기적으로 접속되는 전극 유닛;을 포함하는 다기능 반도체 패키지 구조.In a multifunction semiconductor package structure,
A substrate unit including a substrate body and a first electronic element embedded in the substrate body and having a plurality of conductive contacts exposed to the outside from the substrate body;
A circuit unit including a plurality of first conductive layers provided on an upper end of the substrate main body;
A semiconductor unit including a plurality of second electronic elements, each of which is electrically connected between the two first conductive layers corresponding to each other;
And a plurality of package members provided at an upper end of the substrate main body and covering the second electronic device, wherein a terminal end of each of the first conductive layers is exposed to the outside of the package body; And
A plurality of upper electrodes provided at the upper end of the package body; a plurality of lower electrodes provided at a lower end of the substrate body; and a plurality of upper electrodes and a plurality of lower electrodes, And an electrode unit in which each of the side electrodes is electrically connected to the corresponding end of the first conductive layer and the corresponding conductive contact. 다기능 반도체 패키지 구조의 제작방법에 있어서,
다수의 제1측단이 구비된 기판본체 및 상기 기판본체 내부에 내장되며 상기 기판본체의 상기 다수의 제1측단으로부터 노출되는 다수의 도전성 접촉부가 구비된 공통모드필터를 포함하는 기판유닛을 제공하는 단계;
다수의 제1 도전층과 다수의 제2 도전층을 상기 기판본체의 상단에 형성하는 단계;
다수의 과도전압억제기를 다수의 상기 제1 도전층에 설치하고, 각각의 상기 과도전압억제기를 2개의 서로 대응되는 상기 제1 도전층 사이에 전기적으로 접속시키는 단계;
각각 다수의 상기 제1측단에 접속되는 제2측단을 구비하는 패키지체를 상기 기판본체의 상단에 형성하여 상기 과도전압억제기를 피복하고, 각각의 상기 제1 도전층의 제1말단과 각각의 상기 제2도전층의 제2말단을 상기 패키지체의 상기 다수의 제2측단으로부터 노출시키는 단계;
다수의 상단전극을 상기 패키지체의 상단에 형성하고, 다수의 하단전극을 상기 기판본체의 하단에 형성하는 단계; 및
상기 다수의 상단전극과 상기 다수의 하단전극 사이에 전기적으로 접속되는 다수의 측단전극을 형성하며, 각각의 상기 측단전극이 상기 패키지체의 대응되는 제2측단과 상기 기판본체의 대응되는 상기 제1측단에 설치되어, 대응되는 상기 상단전극 및 대응되는 상기 하단전극 사이에 전기적으로 연결되며, 각각 대응되는 상기 제1 도전층의 상기 제1말단, 대응되는 상기 제2 도전층의 제2말단 및 대응되는 상기 도전성 접촉부에 전기적으로 연결되도록 하는 단계;를 포함하는 다기능 반도체 패키지 구조의 제작방법.A method of fabricating a multi-function semiconductor package structure,
Providing a substrate unit including a substrate body having a plurality of first side ends and a common mode filter embedded within the substrate body and having a plurality of conductive contacts exposed from the plurality of first side edges of the substrate body, ;
Forming a plurality of first conductive layers and a plurality of second conductive layers on top of the substrate body;
Providing a plurality of transient voltage suppressors in the plurality of first conductive layers and electrically connecting each transient voltage suppressor between the two corresponding ones of the first conductive layers;
And a second side end connected to the plurality of first side ends, respectively, at the upper end of the substrate body to cover the transient voltage suppressor, and the first end of each of the first conductive layers and each of the Exposing a second end of the second conductive layer from the plurality of second side portions of the package body;
Forming a plurality of upper electrodes at the upper end of the package body and a plurality of lower electrodes at the lower end of the substrate body; And
Wherein each of the plurality of side electrodes is electrically connected between the plurality of upper electrodes and the plurality of lower electrodes, and each of the side electrodes is connected to the corresponding second side of the package body and the corresponding first And a second end of the corresponding first conductive layer, a second end of the corresponding first conductive layer, and a corresponding end of the corresponding first conductive layer, And electrically connecting the conductive contact portion to the conductive contact portion of the multi-functional semiconductor package structure. 제 4항에 있어서,
다수의 상기 제1 도전층과 다수의 상기 제2 도전층을 상기 기판본체 상단에 형성하는 단계 후, 다수의 지지부재를 다수의 상기 제1 도전층에 각각 형성하고, 그 중 각각의 상기 과도전압억제기를 두 개의 서로 대응되는 상기 제1 도전층의 상기 두 지지부재에 설치하는 단계를 더 포함하는 다기능 반도체 패키지 구조의 제작방법.5. The method of claim 4,
After forming a plurality of the first conductive layers and a plurality of the second conductive layers on the upper surface of the substrate main body, a plurality of support members are formed in each of the plurality of first conductive layers, and each of the transient voltages Restricting the first and second conductive layers to the two support members of the two first conductive layers corresponding to each other.
KR1020130023903A 2013-03-06 2013-03-06 Multifunction semiconductor package structure and method of manufacturing the same KR101430349B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130023903A KR101430349B1 (en) 2013-03-06 2013-03-06 Multifunction semiconductor package structure and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130023903A KR101430349B1 (en) 2013-03-06 2013-03-06 Multifunction semiconductor package structure and method of manufacturing the same

Publications (1)

Publication Number Publication Date
KR101430349B1 true KR101430349B1 (en) 2014-08-13

Family

ID=51750448

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130023903A KR101430349B1 (en) 2013-03-06 2013-03-06 Multifunction semiconductor package structure and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR101430349B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080063182A (en) * 2006-12-29 2008-07-03 어드벤스드 칩 엔지니어링 테크놀로지, 인크. Rf module package
KR20090033605A (en) * 2007-10-01 2009-04-06 삼성전자주식회사 Stack-type semicondoctor package, method of forming the same and electronic system including the same
KR20120039338A (en) * 2010-10-15 2012-04-25 삼성전기주식회사 Semiconductor package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080063182A (en) * 2006-12-29 2008-07-03 어드벤스드 칩 엔지니어링 테크놀로지, 인크. Rf module package
KR20090033605A (en) * 2007-10-01 2009-04-06 삼성전자주식회사 Stack-type semicondoctor package, method of forming the same and electronic system including the same
KR20120039338A (en) * 2010-10-15 2012-04-25 삼성전기주식회사 Semiconductor package

Similar Documents

Publication Publication Date Title
US20180197824A1 (en) Anti-emi shielding package and method of making same
US9095067B2 (en) Apparatus and method for vertically-structured passive components
US20140080256A1 (en) Method for manufacturing package structure with electronic component
US8873248B2 (en) Decoration plate and electronic apparatus having the same
US9502758B2 (en) Electronic package and fabrication method thereof
JP2010272591A (en) Device for surface mounting
US20130250528A1 (en) Circuit module
US8981540B2 (en) Electronic device and package structure thereof
KR101430349B1 (en) Multifunction semiconductor package structure and method of manufacturing the same
WO2014120894A1 (en) Circuit assembly
KR101588969B1 (en) Common mode filter and manufacturing method thereof
US8154884B2 (en) Electronic device with electrostatic protection structure
US11605959B2 (en) Battery control system-in-package and method of fabricating the same
CN112908168B (en) Display panel and display device
US8853844B2 (en) Multifunction semiconductor package structure and method of manufacturing the same
TWI501375B (en) Multifunction semiconductor package structure and method of manufacturing the same
US20140264888A1 (en) Semiconductor package structure and method of manufacturing the same
JP2003297606A (en) Surge absorber and manufacturing method thereof
TWI492338B (en) Semiconductor package structure and method of manufacturing the same
KR101420050B1 (en) Semiconductor package structure and method manufacturing the same
CN100539111C (en) Semiconductor encapsulation coiling belt
CN220065432U (en) Electronic component package
US20220248541A1 (en) System in package (sip) socket connector interface
CN103904047A (en) Multifunctional semiconductor packaging structure and making method thereof
KR101872596B1 (en) Composite electronic component

Legal Events

Date Code Title Description
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190716

Year of fee payment: 6