KR101419689B1 - Decoding apparatus for performing inverse quantiation \and inverse transform in h.264/avc decoder and decoding method using decoding apparatus - Google Patents
Decoding apparatus for performing inverse quantiation \and inverse transform in h.264/avc decoder and decoding method using decoding apparatus Download PDFInfo
- Publication number
- KR101419689B1 KR101419689B1 KR1020120081431A KR20120081431A KR101419689B1 KR 101419689 B1 KR101419689 B1 KR 101419689B1 KR 1020120081431 A KR1020120081431 A KR 1020120081431A KR 20120081431 A KR20120081431 A KR 20120081431A KR 101419689 B1 KR101419689 B1 KR 101419689B1
- Authority
- KR
- South Korea
- Prior art keywords
- inverse
- coefficient
- inverse quantization
- transform
- quantization
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
- H04N19/625—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding using discrete cosine transform [DCT]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
- H04N19/129—Scanning of coding units, e.g. zig-zag scan of transform coefficients or flexible macroblock ordering [FMO]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/436—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation using parallelised computational arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Computing Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Discrete Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
본 발명은 부호기로부터 수신한 압축 영상 정보에 포함되는 DC계수와 AC계수에 관계없이 역양자화를 수행한 후 역변환을 수행하여 제어 복잡도를 감소시키고, 역양자화 연산을 공통 연산기를 사용하여 처리함으로써 계산 복잡도를 감소시킬 수 있는 H.264/AVC 복호기에서 역양자화 및 역변환을 수행하는 복호화 장치 및 이를 이용한 복호화 방법에 관한 것이다.
본 발명의 일 실시예에 따른, H.264/AVC 복호기에서 역양자화 및 역변환을 수행하는 복호화 장치는, 양자화된 주파수 성분에서 DC(Direct Current) 계수 및 AC(Alternate Current) 계수의 주파수 성분을 복원하는 역양자화(IQ, Inverse Quantization) 연산부; 상기 역양자화부에 의해 복원된 주파수 성분을 화소 성분으로 역변환하는 역변환(IT, Inverse Transform) 연산부; 상기 역양자화 연산부에서 역양자화 수행시 곱해진 반올림 에러 방지 계수를 제거하는 라운딩(rounding)부; 및 상기 DC 계수 또는 AC 계수에 따라 입력된 영상의 매크로 블록 스캔 순서, 하다마드 역변환의 유무판별, 역양자화 및 역변환의 타이밍을 제어하는 복호 제어부;를 포함하는 것을 특징으로 한다.The present invention reduces the control complexity by performing inverse transform after performing inverse quantization irrespective of the DC coefficient and the AC coefficient included in the compressed image information received from the encoder and processing the inverse quantization operation using a common operator, And an inverse quantization and inverse transform in an H.264 / AVC decoder capable of reducing an inverse quantization error and a decoding method using the same.
A decoding apparatus for performing inverse quantization and inverse transform in an H.264 / AVC decoder according to an embodiment of the present invention restores frequency components of DC (Direct Current) coefficients and AC (Alternate Current) coefficients in a quantized frequency component An inverse quantization (IQ) operation unit; An inverse transform (IT) operation unit for inversely transforming the frequency component reconstructed by the inverse quantization unit into a pixel component; A rounding unit for removing a rounding error preventing coefficient multiplied by the inverse quantization in the inverse quantization operation unit; And a decoding control unit for controlling the macroblock scan order of the image input according to the DC coefficient or the AC coefficient, the presence / absence of inverse Hadamard transformation, and the timing of the inverse quantization and inverse transformation.
Description
본 발명은 역양자화 및 역변환을 위한 복호화 장치 및 이를 이용한 복호화 방법에 관한 것으로, 보다 상세하게는, 부호기로부터 수신한 압축 영상 정보에 포함되는 DC계수와 AC계수에 관계없이 역양자화를 수행한 후 역변환을 수행하여 제어 복잡도를 감소시키고, 역양자화 연산을 공통 연산기를 사용하여 처리함으로써 계산 복잡도를 감소시킬 수 있는 H.264/AVC 복호기에서 역양자화 및 역변환을 수행하는 복호화 장치 및 이를 이용한 복호화 방법에 관한 것이다.
The present invention relates to a decoding apparatus for inverse quantization and inverse transform and a decoding method using the same, and more particularly, to a decoding apparatus for performing inverse quantization without performing DC quantization and AC coefficient included in compressed image information received from an encoder, To a decoding apparatus for performing inverse quantization and inverse transformation in an H.264 / AVC decoder capable of reducing computational complexity by reducing the control complexity and processing the inverse quantization operation using a common operator, and a decoding method using the same will be.
H.264/AVC는 매우 높은 데이터 압축률을 가지는 디지털 비디오 코덱 표준으로 기존 표준인 MPEG-1, MPEG-2, MPEG-4 Part 2와 비교했을 때, 같은 화질에서 낮은 비트 레이트를 얻을 수 있도록 개발되었다.
H.264 / AVC is a digital video codec standard with a very high data compression rate. It is developed to obtain a low bit rate at the same picture quality compared with the existing standards MPEG-1, MPEG-2 and MPEG-4
H.264/AVC는 동영상 압축 성능을 높이기 위하여, 4X4 블록 단위의 움직임 보상과 1/4 화소 단위의 움직임 예측, 향상된 엔트로피 부호화 방식, 정수기반 변환, 디블록킹 필터 등을 사용하고 있다.
H.264 / AVC uses motion compensation in 4x4 block units, motion prediction in 1 / 4pixel units, enhanced entropy coding, integer-based conversion, deblocking filter, etc. to improve video compression performance.
특히, H.264/AVC의 정수기반 변환은 정수단위 연산을 사용하기 때문에 부호화기와 복호화기 사이의 변환 계수 불일치 문제를 해결할 수 있고, 변환의 곱셈연산이 양자화에 통합되어 덧셈과 쉬프트 연산만으로 구현이 가능하다는 특징이 있다.
In particular, since the integer-based conversion of H.264 / AVC uses integer unit operations, it is possible to solve the problem of mismatch of the conversion coefficients between the encoder and the decoder, and the multiplication operation of the conversion is integrated into the quantization, This is possible.
이러한 H.264/AVC가 기존 동영상 압축 표준에 비해 높은 압축성과 유연성을 가지는 반면, 부호기 및 복호기의 복잡도는 기존 표준에 비하여 증가할 수 있다. H.264/AVC 부호기에서는 기존 표준보다 파라미터와 예측 부호화 모드가 증가하고, 정수기반 DCT 및 1/4화소 단위의 움직임 보상과 디블록킹 필터의 추가로 인해 계산 복잡도가 증가할 수 있다.
While the H.264 / AVC has higher compressibility and flexibility than the existing video compression standard, the complexity of the encoder and the decoder can be increased compared to the existing standard. In H.264 / AVC encoder, the parameter and predictive coding modes are increased and the computational complexity can be increased due to the addition of integer-based DCT and quarter-pixel motion compensation and deblocking filter.
따라서, H.264/AVC의 계산 복잡도를 감소시키기 위해 효율적인 하드웨어 설계가 필요한 실정이다.
Therefore, efficient hardware design is needed to reduce the computational complexity of H.264 / AVC.
이러한 영상의 부호화 및 복호화에 대한 기술과 관련하여, 공개특허공보 제10-2010-0000066호는 다양한 형태로 부호화 된 비트스트림을 복호화하기 위해 필요한 소정 단위의 부분 디코딩 프로세스를 유기적으로 연결하여 디코딩 프로세스를 구성함으로써, 입력 데이터의 부호화 형식에 기반하여 적응적으로 디코딩 프로세스를 구성할 수 있는 기술이 개시되고 있다.
In connection with the technology for encoding and decoding such images, the disclosure of Japanese Patent Application Laid-Open No. 10-2010-0000066 discloses a decoding process by organically connecting a predetermined unit of partial decoding process necessary for decoding a bitstream encoded in various forms A decoding process can be configured adaptively based on an encoding format of input data.
그러나 도 9에 나타낸 바와 같이, 종래 기술을 이용하여 영상 정보를 복호화하는 경우에 있어서, AC 계수에 해당하는 휘도와 색차 성분은 역양자화(IQ)를 수행한 후 역변환(IT)을 수행하는 반면, 인트라 16X16 모드에서 DC 계수에 해당하는 휘도와 색차 성분은 역변환을 수행하고 역양자화를 수행한다.
However, as shown in FIG. 9, in the case of decoding the image information using the conventional technique, the luminance and chrominance components corresponding to the AC coefficients are subjected to inverse transform (IT) after performing inverse quantization (IQ) In the intra 16X16 mode, the luminance and chrominance components corresponding to the DC coefficient are inversely transformed and inverse quantized.
즉, DC 계수와 AC 계수의 수행 순서가 다르기 때문에, 복호화를 구현하는 경우 수행 및 제어 복잡도가 증가할 수 있다는 문제점이 있다.
That is, since the execution order of the DC coefficient and the AC coefficient is different, there is a problem that complexity of execution and control can be increased when decryption is implemented.
본 발명은 상기한 바와 같은 문제점을 해결하기 위하여 안출된 것으로, DC 계수와 AC 계수에 관계없이 역양자화를 수행한 후 역변환을 수행하여 제어 복잡도를 감소시키고, 역양자화 연산을 고통 연산기를 사용하여 처리함으로써 계산 복잡도를 감소시킬 수 있는 부호기로부터 수신한 압축 영상 정보에 대해 H.264/AVC 복호기에서 역양자화 및 역변환을 수행하는 복호화 장치 및 이를 이용한 복호화 방법의 제공을 목적으로 한다.
Disclosure of Invention Technical Problem [8] The present invention has been conceived to solve the problems described above, and it is an object of the present invention to provide an apparatus and a method for performing inverse quantization after inverse quantization regardless of a DC coefficient and an AC coefficient to reduce control complexity, The present invention also provides a decoding apparatus and a decoding method for performing inverse quantization and inverse transformation on compressed image information received from an encoder capable of reducing computation complexity in an H.264 / AVC decoder.
또한, 역변환기와 역양자화기를 3단 파이프 라인으로 구성함으로써 매크로블록을 처리하는데 소요되는 수행 사이클의 수를 감소시킬 수 있는 H.264/AVC 복호기에서 역양자화 및 역변환을 수행하는 복호화 장치 및 이를 이용한 복호화 방법의 제공을 목적으로 한다.
Also, a decoding apparatus for performing inverse quantization and inverse transform in an H.264 / AVC decoder capable of reducing the number of execution cycles required for processing a macroblock by constituting an inverse transformer and an inverse quantizer in a three-stage pipeline, and a decoding apparatus And to provide a decoding method.
그러나 본 발명의 목적은 상기에 언급된 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
However, the object of the present invention is not limited to the above-mentioned objects, and other objects not mentioned can be clearly understood by those skilled in the art from the following description.
상기 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른, H.264/AVC 복호기에서 역양자화 및 역변환을 수행하는 복호화 장치는, 양자화된 주파수 성분에서 DC(Direct Current) 계수 및 AC(Alternate Current) 계수의 주파수 성분을 복원하는 역양자화(IQ, Inverse Quantization) 연산부; 상기 역양자화부에 의해 복원된 주파수 성분을 화소 성분으로 역변환하는 역변환(IT, Inverse Transform) 연산부; 상기 역양자화 연산부에서 역양자화 수행시 곱해진 반올림 에러 방지 계수를 제거하는 라운딩(rounding)부; 및 상기 DC 계수 또는 AC 계수에 따라 입력된 영상의 매크로 블록 스캔 순서, 하다마드 역변환의 유무판별, 역양자화 및 역변환의 타이밍을 제어하는 복호 제어부;를 포함하는 것을 특징으로 한다.
In order to achieve the above object, a decoding apparatus for performing inverse quantization and inverse transform in an H.264 / AVC decoder according to an embodiment of the present invention includes a direct current (DC) coefficient and an alternate current ) Inverse quantization (IQ) operation unit for recovering a frequency component of a coefficient; An inverse transform (IT) operation unit for inversely transforming the frequency component reconstructed by the inverse quantization unit into a pixel component; A rounding unit for removing a rounding error preventing coefficient multiplied by the inverse quantization in the inverse quantization operation unit; And a decoding control unit for controlling the macroblock scan order of the image input according to the DC coefficient or the AC coefficient, the presence / absence of inverse Hadamard transformation, and the timing of the inverse quantization and inverse transformation.
또한, 본 발명에 따른 복호화 장치는, 상기 역양자화 연산부, 역변환 연산부 및 라운딩부가 3단 파이프 라인으로 구성되는 것을 특징으로 한다.
Also, the decoding apparatus according to the present invention is characterized in that the dequantization operation unit, the inverse transformation operation unit, and the rounding unit are configured as a three-stage pipeline.
또한, 본 발명에 따른 복호화 장치는, 상기 역양자화 연산부가 양자화된 계수에 양자화 파라미터(QP)값과 스케일링 계수와 곱해져 직교 변환된 성분으로 복원하는 것을 특징으로 한다.
The decoding apparatus according to the present invention is characterized in that the dequantization operation unit multiplies a quantized coefficient by a quantization parameter (QP) value and a scaling coefficient, and restores the orthogonally transformed component.
또한, 본 발명에 따른 복호화 장치는, 상기 스케일링 계수가 LUT(Lookup Table)로 저장되는 것을 특징으로 한다.
Also, the decoding apparatus according to the present invention is characterized in that the scaling coefficient is stored as an LUT (Lookup Table).
또한, 본 발명에 따른 복호화 장치는, 상기 역양자화 연산부가, 양자화 파라미터(QP)를 6으로 나눈 몫으로 쉬프트 길이를 생성하고, 생성된 쉬프트 길이를 이용하여 스케일링 계수에 대한 왼쪽 쉬프트 연산을 수행하여 레벨스케일(LevelScale)값을 계산하는 전 역양자화(Pre_IQ) 모듈; 상기 DC 계수 및 AC 계수와 계산된 레벨스케일 값을 곱하는 곱셈(Mult) 모듈; 및 상기 역변환 연산부의 역변환 연산 이후 오른쪽 쉬프트 연산을 수행하는 후 역양자화(Post_IQ) 모듈;을 포함하는 것을 특징으로 한다.
In the decoding apparatus according to the present invention, the inverse quantization operation unit generates a shift length by dividing the quantization parameter (QP) by 6 and performs a left shift operation on the scaling coefficient using the generated shift length A global quantization (Pre_IQ) module for calculating a LevelScale value; A Multi module for multiplying the DC coefficient and the AC coefficient by a calculated level scale value; And a post-IQ module for performing a right shift operation after the inverse transform operation of the inverse transform operation unit.
또한, 본 발명에 따른 복호화 장치는, 상기 역양자화 연산부가 다음의 4x4 AC 계수의 역양자화 관계식을 이용하여 AC 계수에 대한 역양자화를 수행하는 것을 특징으로 한다.Also, the decoding apparatus according to the present invention is characterized in that the inverse quantization operation unit performs inverse quantization on the AC coefficient using an inverse quantization relation of the following 4x4 AC coefficients.
(여기에서, WD (i,j)는 역양자화된 변환 계수, ZQD (i,j)는 양자화된 변환 계수, V(i,j)는 스케일링 계수를 나타냄)
(Wherein, W D (i, j) are inverse quantized transform coefficients, Z QD (i, j) is the quantized transform coefficient, V (i, j) represents a scaling factor)
또한, 본 발명에 따른 복호화 장치는, 상기 역양자화 연산부가 휘도 DC 계수에 대한 역양자화와 색차 DC 계수에 대한 역양자화를 수행하는 것을 특징으로 한다.
The decoding apparatus according to the present invention is characterized in that the inverse quantization operation unit performs inverse quantization on the luminance DC coefficient and inverse quantization on the color difference DC coefficient.
또한, 본 발명에 따른 복호화 장치는, 상기 역양자화 연산부가 다음의 4x4 휘도 DC 계수의 역양자화 관계식을 이용하여 휘도 DC 계수에 대한 역양자화를 수행하는 것을 특징으로 한다.Also, the decoding apparatus according to the present invention is characterized in that the inverse quantization operation unit performs inverse quantization on the luminance DC coefficient using an inverse quantization relation of the following 4x4 luminance DC coefficient.
, ,
(여기에서, QP는 양자화 파라미터, WD (i,j)는 역양자화된 변환 계수, ZQD (i,j)는 양자화된 변환 계수, V(i,j)는 스케일링 계수를 나타냄)
(Here, QP is a quantization parameter, W D (i, j) are inverse quantized transform coefficients, Z QD (i, j) is the quantized transform coefficient, V (i, j) represents a scaling factor)
또한, 본 발명에 따른 복호화 장치는, 상기 역양자화 연산부가 다음의 2x2 색차 DC 계수의 역양자화 관계식을 이용하여 색차 DC 계수에 대한 역양자화를 수행하는 것을 특징으로 한다.Also, the decoding apparatus according to the present invention is characterized in that the inverse quantization operation unit performs inverse quantization on the chrominance DC coefficient using an inverse quantization relation of the 2x2 color difference DC coefficient.
, ,
(여기에서, QP는 양자화 파라미터, WD (i,j)는 역양자화된 변환 계수, ZQD (i,j)는 양자화된 변환 계수, V(i,j)는 스케일링 계수를 나타냄)
(Here, QP is a quantization parameter, W D (i, j) are inverse quantized transform coefficients, Z QD (i, j) is the quantized transform coefficient, V (i, j) represents a scaling factor)
또한, 본 발명에 따른 복호화 장치는, 상기 복호 제어부가 휘도 성분에 대해 인트라 16x16 모드로 부호화된 매크로 블록과 인트라 4x4 모드나 인터 모드로 부호화된 매크로 블록으로 구분하는 것을 특징으로 한다.
The decoding apparatus according to the present invention is characterized in that the decoding control section divides a luminance component into a macroblock encoded in the intra 16x16 mode and a macroblock encoded in the intra 4x4 mode or the inter mode.
아울러, 본 발명에 따른 복호화 장치는, 상기 복호 제어부를 통해 구분된 인트라 16x16 모드로 부호화된 매크로 블록에 대해, 상기 역변환부는 역 하다마드 변환(IHDT, Inverse Hadamard Transform) 수행한 후 역 이산 코사인 변환(IDCT, Inverse Discrete Cosine Transform)을 수행하는 것을 특징으로 한다.
In addition, the decoding apparatus according to the present invention may further comprise an inverse Hadamard Transform (IHDT) process for the macroblocks coded in the intra 16x16 mode separated through the decoding control unit, IDCT, and Inverse Discrete Cosine Transform).
본 발명의 일 실시예에 따른 H.264/AVC 복호기에서 역양자화 및 역변환을 수행하는 복호화 장치를 이용한 복호화 방법은, 복호 제어부가 상기 압축 영상 정보의 주파수 성분을 DC(Direct Current) 계수와 AC(Alternate Current) 계수로 분류하는 제 1 단계; 역양자화 연산부가 상기 제 1 단계에서 분류된 DC 계수 및 AC 계수에 대한 역양자화(IQ, Inverse Quantization)를 수행하여 주파수 성분을 복원하는 제 2 단계; 역변환 연산부가 상기 제 2 단계에서 복원된 주파수 성분에 대한 역변환(IT, Inverse Transform)을 수행하여 상기 주파수 성분을 화소 성분으로 변환하는 제 3 단계; 및 상기 제 3 단계에서 변환된 화소 성분을 출력하는 제 4 단계;를 포함하는 것을 특징으로 한다.
In a decoding method using a decoding apparatus for performing inverse quantization and inverse transform in an H.264 / AVC decoder according to an embodiment of the present invention, a decoding controller divides a frequency component of the compressed image information by a direct current (DC) Alternate Current) coefficients; A second step of the inverse quantization unit performing inverse quantization (IQ) on the DC coefficient and the AC coefficient classified in the first step to recover a frequency component; A third step of performing an inverse transform (IT) on the frequency component restored in the second step to transform the frequency component into a pixel component; And a fourth step of outputting the pixel component converted in the third step.
본 발명의 부호기로부터 수신한 압축 영상 정보의 역양자화 및 역변환을 위한 H.264/AVC 복호기 및 이를 이용한 복호방법에 따르면, DC 계수와 AC 계수에 관계없이 역양자화를 수행한 후 역변환을 수행하여 제어 복잡도를 감소시키고, 역양자화 연산을 고통 연산기를 사용하여 처리함으로써 계산 복잡도를 감소시킬 수 있는 이점이 있다.
According to the H.264 / AVC decoder for inverse quantization and inverse transformation of the compressed image information received from the encoder of the present invention and the decoding method using the same, inverse quantization is performed irrespective of DC coefficient and AC coefficient, There is an advantage in that the computational complexity can be reduced by reducing the complexity and processing the inverse quantization operation using the pain operator.
또한, 본 발명에 따르면, 역변환기와 역양자화기를 3단 파이프 라인으로 구성함으로써 매크로블록을 처리하는데 소요되는 수행 사이클의 수를 감소시킬 수 있는 이점이 있다.
In addition, according to the present invention, the number of execution cycles required for processing a macroblock can be reduced by configuring the inverse transformer and the inverse quantizer as a three-stage pipeline.
특히, 인트라 16x16 모드로 부호화된 4x4 매크로 블록을 처리하는데 종래에는 253 사이클이 소요되는 반면, 본 발명에 따른 복호화 장치는 124 사이클이 소요되고, 인트라 4x4 모드나 인터 모드에서는 244 사이클이 소요되는 반면, 본 발명에서는 124 사이클이 소요되어 종래에 비하여 49%로 기능이 향상되었다.
In particular, it takes 253 cycles to process 4x4 macroblocks encoded in the intra 16x16 mode, whereas the decoding apparatus according to the present invention requires 124 cycles, and takes 244 cycles in the intra 4x4 mode and the inter mode, In the present invention, 124 cycles were required and the function was improved to 49% as compared with the conventional method.
도 1은, 본 발명에 따른 H.264/AVC 복호기에서 역양자화 및 역변환을 수행하는 복호화 장치를 개략적으로 나타내는 블럭도이다.
도 2는, 본 발명에 따른 복호화 장치를 이루는 역양자화 연산부를 개략적으로 나타내는 블럭도이다.
도 3은, H.264/AVC에서 휘도 성분의 직교 변환을 나타내는 예시도이다.
도 4는, 본 발명에 따른 DC 계수와 AC 계수의 연산에 대한 처리 사이클을 예시적으로 나타내는 도면이다.
도 5는, 매크로 블록의 구성을 나타내는 예시도이다.
도 6은, 본 발명에 따른 3단 파이프라인 구조의 처리 사이클을 예시적으로 나타내는 도면이다.
도 7은, 본 발명에 따른 H.264/AVC 복호기에서 역양자화 및 역변환을 수행하는 복호화 장치를 이용한 복호화 방법을 나타내는 흐름도이다.
도 8은, 본 발명에 따른 역양자화 공정을 나타내는 흐름도이다.1 is a block diagram schematically illustrating a decoding apparatus for performing inverse quantization and inverse transform in an H.264 / AVC decoder according to the present invention.
2 is a block diagram schematically showing an inverse quantization operation unit constituting a decoding apparatus according to the present invention.
3 is an exemplary diagram showing orthogonal transformation of a luminance component in H.264 / AVC.
4 is an exemplary diagram illustrating a processing cycle for the calculation of the DC coefficient and the AC coefficient according to the present invention.
5 is an exemplary diagram showing a configuration of a macroblock.
FIG. 6 is a diagram illustrating a processing cycle of the three-stage pipeline structure according to the present invention.
7 is a flowchart illustrating a decoding method using a decoding apparatus that performs inverse quantization and inverse transform in an H.264 / AVC decoder according to the present invention.
8 is a flowchart showing an inverse quantization process according to the present invention.
이하, 본 발명의 바람직한 실시 예의 상세한 설명은 첨부된 도면들을 참조하여 설명할 것이다. 하기에서 본 발명을 설명함에 있어서, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a detailed description of preferred embodiments of the present invention will be given with reference to the accompanying drawings. In the following description of the present invention, detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear.
본 발명의 개념에 따른 실시 예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로 특정 실시 예들을 도면에 예시하고 본 명세서 또는 출원에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
Embodiments in accordance with the concepts of the present invention can make various changes and have various forms, so that specific embodiments are illustrated in the drawings and described in detail in this specification or application. It is to be understood, however, that it is not intended to limit the embodiments according to the concepts of the present invention to the particular forms of disclosure, but includes all modifications, equivalents, and alternatives falling within the spirit and scope of the invention.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
It is to be understood that when an element is referred to as being "connected" or "connected" to another element, it may be directly connected or connected to the other element, . On the other hand, when an element is referred to as being "directly connected" or "directly connected" to another element, it should be understood that there are no other elements in between. Other expressions that describe the relationship between components, such as "between" and "between" or "neighboring to" and "directly adjacent to" should be interpreted as well.
본 명세서에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. The singular expressions include plural expressions unless the context clearly dictates otherwise. In this specification, the terms "comprises ",or" having ", or the like, specify that there is a stated feature, number, step, operation, , Steps, operations, components, parts, or combinations thereof, as a matter of principle.
도 1은 본 발명에 따른 H.264/AVC 복호기에서 역양자화 및 역변환을 수행하는 복호화 장치를 개략적으로 나타내는 블럭도이고, 도 2는 본 발명에 따른 복호화 장치를 이루는 역양자화 연산부를 개략적으로 나타내는 블럭도이다.
FIG. 1 is a block diagram schematically illustrating a decoding apparatus for performing inverse quantization and inverse transform in an H.264 / AVC decoder according to the present invention. FIG. 2 is a block diagram schematically showing an inverse quantization operation unit constituting a decoding apparatus according to the present invention. .
일반적으로, 영상 내 변화가 거의 없고 단조로운 부분은 화소와 화소 사이에 상관관계가 매우 높기 때문에 블록 단위로 부호화할 경우, 많은 에너지가 DC(Direct Current) 계수에 집중하게 된다. 따라서, 도 3에 나타낸 바와 같이, H.264/AVC의 표준화에서는 변화가 거의 없고 단조로운 부분을 인트라 16x16 모드로 부호화한 후 4x4 이산 코사인 변환(DCT) 처리를 수행하고, 이산 코사인 변환에서 얻어진 DC 계수에 대해 하다마드 변환(HDT) 처리를 더 수행하여 압축 효과를 높일 수 있다.Generally, since there is almost no change in the image and the monotonous portion has a very high correlation between the pixel and the pixel, when a block is encoded in a block unit, much energy is concentrated on the DC (direct current) coefficient. Therefore, as shown in FIG. 3, in the normalization of H.264 / AVC, a 4x4 discrete cosine transform (DCT) process is performed after encoding a monotonous portion in the intra 16x16 mode and the DC coefficient obtained in the discrete cosine transform Hadamard transform (HDT) processing can be further performed to enhance the compression effect.
따라서, 16x16 매크로 블록을 16개의 4x4 블록으로 분할하고, 정수 이산 코사인 변환를 수행한다. 인트라 16x16 모드로 부호화된 매크로 블록의 경우 (0,0) 위치에 존재하는 DC 계수 16개를 1개의 4x4 블록으로 구성하여 하다마드 변환을 수행할 수 있다.
Therefore, a 16x16 macroblock is divided into 16 4x4 blocks and an integer discrete cosine transform is performed. In the case of a macroblock coded in the intra 16x16 mode, the Hadamard transform can be performed by constructing 16 DC coefficients existing at (0, 0) position into one 4x4 block.
도 1 및 도 2를 참조하면, 본 발명의 복호화 장치(10)는 역양자화(IQ, Inverse Quantization) 연산부(100), 역변환(IT, Inverse Transform) 연산부(200), 라운딩(rounding)부(300) 및 복호 제어부(400)를 포함할 수 있다.
1 and 2, the
역양자화 연산부(100)는 부호기(도시하지 않음)에서 양자화된 주파수 성분에서 DC(Direct Current) 계수 및 AC(Alternate Current) 계수의 주파수 성분을 복원할 수 있다. 이 경우, 역양자화 연산부(100)는 양자화된 계수에 부호화시 양자화 파라미터(QP)값과 룩업 테이블(LUT, Lookup Table)로 저장된 스케일링 계수(V)와 곱해져 직교 변환된 성분으로 복원할 수 있다.
The inverse
또한, 역양자화 연산부(100)는 도 2에 나타낸 바와 같이, 전 역양자화(Pre_IQ) 모듈(110), 곱셈(Mult) 모듈(120) 및 후 역양자화(Post_IQ) 모듈(130)의 3단계 구성을 포함할 수 있다.2, the
전 역양자화 모듈(110)은 양자화 파라미터(QP) 값을 6으로 나눈 몫으로 쉬프트 길이를 생성하고, 레벨 스케일(LevelScale)은 생성된 쉬프트 길이를 이용하여 스케일링 계수(V)에 대한 왼쪽 쉬프트 연산을 수행한다. 또한, 곱셈 모듈(120)에서는 입력된 양자화된 DC 계수 및 AC 계수와 전 역양자화 모듈(110)에서 계산된 레벨 스케일 값을 곱할 수 있으며, 후 역양자화 모듈(130)은 역양자화 연산부(100)의 오른쪽 쉬프트 연산을 수행하는 것으로, 역변환 연산부(200)의 역변환 연산 결과 이후에 수행될 수 있다.
The
특히, 역양자화 연산부(100)를 통한 H.264/AVC의 역양자화 과정은 휘도 DC 계수, 색차 DC 계수 및 AC 계수에 따라 다르게 수행될 수 있다. 인트라 16X16 모드로 부호화되지 않은 휘도 변환계수 및 색차 AC 계수들을 복원하기 위해서는 다음의 관계식을 이용하여 4X4 AC 계수의 역양자화를 수행할 수 있다.
In particular, the dequantization process of H.264 / AVC through the inverse
[식 1][Formula 1]
여기에서, WD (i,j)는 역양자화된 변환 계수, ZQD (i,j)는 양자화된 변환 계수, V(i,j)는 스케일링 계수를 나타낸다.
Here, W D (i, j) represents an inversely quantized transform coefficient, Z QD (i, j) represents a quantized transform coefficient, and V (i, j) represents a scaling coefficient.
또한, 인트라 16X16 모드로 부호화된 DC 변환 계수를 복원하는 경우, 양자화 파라미터(QP) 값이 12 보다 크거나 같을 때에는 다음의 관계식을 이용하여 4X4 휘도 DC 계수의 역양자화를 수행할 수 있다.
Further, when restoring the DC transform coefficients encoded in the intra 16X16 mode, when the quantization parameter QP is greater than or equal to 12, the inverse quantization of the 4X4 luminance DC coefficient can be performed using the following relational expression.
[식 2][Formula 2]
반면에, 양자화 파라미터 값이 12보다 작은 경우에는, 다음의 관계식을 이용하여 4X4 휘도 DC 계수의 역양자화를 수행할 수 있다.
On the other hand, when the quantization parameter value is smaller than 12, the inverse quantization of the 4X4 luminance DC coefficient can be performed using the following relational expression.
[식 3][Formula 3]
또한, 색차 DC 계수의 역양자화에 있어서, 양자화 파라미터 값이 6보다 크거나 같을 때는 다음의 관계식을 이용하여 2X2 색차 DC 계수의 역양자화를 수행할 수 있다.
When the quantization parameter value is equal to or greater than 6 in the inverse quantization of the chrominance DC coefficient, the inverse quantization of the 2X2 chrominance DC coefficient can be performed using the following relational expression.
[식 4][Formula 4]
반면에, 양자화 파라미터 값이 6보다 작으면, 다음의 관계식을 이용하여 2X2 색차 DC 계수의 역양자화를 수행할 수 있다.
On the other hand, if the quantization parameter value is smaller than 6, the inverse quantization of the 2X2 color difference DC coefficient can be performed using the following relational expression.
[식 5][Formula 5]
또한, 역변환 연산부(200)은 역양자화 연산부(100)에 의해 복원된 주파수 성분의 계수들에 대해 화소 성분으로 역변환하여 원래의 영상으로 복원시킬 수 있는 과정을 포함할 수 있다.In addition, the inverse
인트라 16X16 모드로 부호화된 매크로 블록의 역변환을 통해 주파수 성분을 화소 성분으로 변환할 수 있다. 즉, 4X4 DC 블록을 역 하다마드 변환(IHDT, Inverse Hadamard Transform)을 통해 16개의 DC 계수로 복원한 후 복원된 DC 계수는 AC 계수의 (0,0)위치에 합쳐진다. 또한 합쳐진 AC 계수는 역 이산 코사인 변환(IDCT, Inverse Discrete Cosine Transform)을 통해 잔여 데이터로 복원될 수 있다.
The frequency component can be converted into the pixel component through inverse transformation of the macroblock coded in the intra 16X16 mode. That is, after restoring the 4 × 4 DC block to 16 DC coefficients through inverse Hadamard Transform (IHDT), the recovered DC coefficients are added to the (0,0) position of the AC coefficient. Also, the combined AC coefficients can be reconstructed as residual data through an inverse discrete cosine transform (IDCT).
H.264/AVC의 정수 IDCT는 다음의 관계식을 통해 구할 수 있다.The integer IDCT of H.264 / AVC can be obtained by the following relation.
[식 6][Formula 6]
여기에서, Y는 역양자화된 변환 계수 행렬, Ei는 정수 IDCT를 생성하기 위해 분리된 스케일 행렬, Ci는 정수 IDCT 행렬 CT는 Ci의 전치행렬을 나타낸다. 식 6에 나타낸 바와 같이, H.264/AVC의 정수 IDCT는 IDCT를 근사화하여 정수 단위 연산을 하기 때문에 직교 변환 전과 후의 결과가 완전히 일치하고, 소수점 이하 계산이 불필요하여 적은 비트수만으로 구현을 가능하게 할 수 있다. 또한, 직교 변환의 코어 부분은 덧셈과 쉬프트 연산만으로 구현 가능하고, 역변환 과정의 일부분인 곱셈과정은 역양자화 연산시 통합되어 전체 곱셈횟수를 감소시킬 수 있다.
Where Y is a dequantized transform coefficient matrix, E i is a discrete scale matrix for generating an integer IDCT, and C i is an integer IDCT matrix C T is a transpose matrix of C i . As shown in
라운딩(rounding)부(300)는 역변환 연산부(200)에 의해 복원된 화소 성분에서 역양자화 연산부(100)을 통한 양자화 수행시 반올림 에러를 방지하기 위해 곱해진 64를 제거하는 과정을 수행할 수 있다. 라운딩부(300)는 오른쪽 쉬프트 연산을 구현하여 화소 성분에서 64를 제거하여 계산 복잡도를 감소시킬 수 있다.
The rounding
복호 제어부(400)는 매크로 블록의 부호화된 모드를 해독하여 매크로 블록을 인트라 16x16 모드로 부호화된 매크로 블록과 인트라 4x4 모드나 인터 모드로 부호화된 매크로 블록으로 구분할 수 있고, 구분된 매크로 블록에 따라 매크로 블록 스캔 순서를 제어할 수 있다.The
복호 제어부(400)는 인트라 16x16 모드로 부호화된 매크로 블록의 처리를 위해 휘도 DC 계수와 휘도 AC 계수를 구분한 계수 정보와 휘도 DC 계수의 역변환 과정을 수행을 위한 하다마드 역변환 수행 정보를 출력하여 역양자화 연산부(100)와 역변환 연산부(200)를 제어할 수 있다. 또한 도 4에서 나타낸 바와 같이, 역양자화 과정과 역변환 과정이 동시에 수행할 수 있도록 역양자화 연산부(100)와 역변환 연산부(200)의 타이밍을 제어하고, 휘도 계수와 색차 계수의 스캔 순서를 휘도 제어할 수 있다.
The
특히, 본 발명에 따른 복호화 장치(10)는 도 4에 나타낸 바와 같이, DC 계수와 AC 계수에 관계없이 역양자화를 수행한 후 역변환을 수행함으로써 수행 복잡도를 감소시킬 수 있다.
In particular, as shown in FIG. 4, the
또한, 본 발명에 따른 역양자화 연산부(100), 역변환 연산부(200) 및 라운딩 부(300)는 3단 파이프 라인으로 구성됨으로써 전체 수행 사이클을 감소시킬 수 있는 특징이 있다.In addition, the
하나의 매크로 블록은 도 5에 나타낸 바와 같이, 영상의 밝기를 표현하는 휘도와, 색차를 표현하는 Cb 및 Cr로 구성될 수 있다. 역양자화 및 역변환 수행시 처리하는 매크로 블록은 인트라 16X16 모드로 부호화된 매크로 블록과 인트라 4x4 모드나 인터 모드로 부호화된 매크로 블록으로 분류될 수 있다.
As shown in FIG. 5, one macroblock may be composed of Cb and Cr representing the luminance and the chrominance representing the brightness of the image. The macroblocks to be processed when performing the inverse quantization and inverse transform can be classified into a macroblock coded in the intra 16x16 mode and a macroblock coded in the intra 4x4 mode or the inter mode.
인트라 16x16 모드로 부호화된 블록은 휘도 4x4 DC 블록 1개, 휘도 4x4 AC 블록 16개, 색차 Cb 2x2 DC 블록 1개, Cb 4x4 AC 블록 4개, 색차 Cr 2x2 DC 블록 1개, Cr 4x4 블록 4개로 구성되고, 인트라 4x4 모드나 인터 모드로 부호화된 매크로 블록은 인트라 16x16 모드에서 4x4 DC 블록 1개를 제외한 나머지 블록들로 구성될 수 있다.
The blocks coded in the intra 16x16 mode consist of one luminance 4x4 DC block, 16 luminance 4x4 AC blocks, one chrominance Cb 2x2 DC block, four Cb 4x4 AC blocks, one chrominance Cr 2x2 DC block and four Cr 4x4 blocks And a macroblock encoded in the intra 4x4 mode or the inter mode may be composed of blocks other than one 4x4 DC block in the intra 16x16 mode.
표 1은 각 단계에서 4x4/2x2 블록이 소요되는 사이클 수를 나타낸다.Table 1 shows the number of cycles required for 4x4 / 2x2 blocks in each step.
일반적으로, 역양자화와 역변환 수행시, 인트라 16x16 모드로 부호화된 하나의 매크로 블록을 복호하는데 소요되는 사이클 수를 계산하면 다음과 같다.Generally, the number of cycles required to decode one macroblock coded in the intra 16x16 mode at the time of inverse quantization and inverse transform is calculated as follows.
하나의 4x4 휘도 DC 계수를 처리하는데 9 사이클, 2개의 색차 DC 계수 Cb/Cr을 처리하는데 4 사이클, 24개의 4x4 휘도 AC 계수와 4x4 색차 AC 계수를 처리하는데 240 사이클이 소요된다.It takes nine cycles to process one 4x4 luminance DC coefficient, four cycles to process two chrominance DC coefficients Cb / Cr, 240 cycles to process 24 4x4 luminance AC coefficients and 4x4 chrominance AC coefficients.
따라서 하나의 매크로블록을 처리하는데 총 253 사이클이 걸린다.Therefore, it takes 253 cycles to process one macroblock.
또한 인트라 4x4 모드나 인터 모드로 부호화된 하나의 매크로블록을 처리하는 사이클 수를 계산하면, 2개의 색차 DC 계수 Cb/Cr을 처리하는데 4 사이클, 24개의 4x4 휘도 AC 계수와 4x4 색차 AC 계수를 처리하는데 240 사이클이 소요되어 하나의 매크로블록을 처리하는 데 총 244 사이클이 소요될 수 있다.
Also, calculating the number of cycles for processing one macroblock coded in the intra 4x4 mode or the inter mode processes four cycles, 24 4x4 luminance AC coefficients and 4x4 chrominance AC coefficients to process two chrominance DC coefficients Cb / Cr , It takes 240 cycles, and it takes 244 cycles to process one macroblock.
따라서, 도 6에 나타낸 바와 같이, 본 발명에 따른 3단 파이프라인 구조를 채용함으로써, 매크로블록의 처리 사이클 수를 감소시킬 수 있는 특징이 있다.Therefore, as shown in Fig. 6, by employing the three-stage pipeline structure according to the present invention, there is a feature that the number of processing cycles of the macroblock can be reduced.
도 6의 (a)는 3단 파이프라인으로 처리했을 경우 4x4 휘도 AC 계수를 처리하는 데 5 사이클이 소요되어, 3단 파이프 라인 구조를 채용하지 않은 경우의 10 사이클보다 5 사이클이 감소했고, 도 6의 (b)에서와 같이 4x4 휘도 DC 계수를 처리하는데 5 사이클이 소요되어 3단 파이프 라인 구조를 채용하지 않은 경우의 9 사이클보다 4 사이클이 감소함을 알 수 있다.
6 (a) shows that 5 cycles are required to process a 4x4 luminance AC coefficient when a 3-stage pipeline is processed, and 5 cycles are less than 10 cycles when a 3-stage pipeline structure is not used. As shown in Fig. 6 (b), it takes 5 cycles to process the 4x4 luminance DC coefficient, which means that 4 cycles are reduced from 9 cycles when the 3-stage pipeline structure is not employed.
도 7은 본 발명에 따른 H.264/AVC 복호기에서 역양자화 및 역변환을 수행하는 복호화 장치를 이용한 복호화 방법을 나타내는 흐름도이고, 도 8은 본 발명에 따른 역양자화 공정을 나타내는 흐름도이다.
FIG. 7 is a flowchart illustrating a decoding method using a decoding apparatus for performing inverse quantization and inverse transform in the H.264 / AVC decoder according to the present invention, and FIG. 8 is a flowchart illustrating an inverse quantization process according to the present invention.
도면을 참조하면, 본 발명에 따른 복호화 장치(10)를 이용한 복호화 방법은, 복호 제어부(400)에서 압축 영상 정보의 주파수 성분이 DC(Direct Current) 계수와 AC(Alternate Current) 계수로 분류되고(S101), 역양자화 연산부(200)에서는 분류된 DC 계수 및 AC 계수에 대한 역양자화(IQ, Inverse Quantization)를 수행하여 주파수 성분을 복원한다(S102).Referring to the drawings, in the decoding method using the
이때, 주파수 성분의 복원은 양자화된 계수에 양자화 파라미터(QP) 값과 스케일링 계수(V)와 곱해져 직교 변환된 성분으로 복원될 수 있다.
At this time, the reconstruction of the frequency component may be performed by multiplying the quantized coefficient by a quantization parameter (QP) value and a scaling factor (V) to reconstruct the orthogonally transformed component.
이후, 역변환 연산부(200)에서는 역양자화 연산부(100)에서 복원된 주파수 성분에 대한 역변환(IT, Inverse Transform)을 수행하여 복원된 주파수 성분을 화소 성분으로 변환한 후(S103), 변환된 화소 성분을 출력한다(S104).
The
단계(S102)에서의 역양자화는 전 역양자화(Pre_IQ) 모듈(110)을 통해, 양자화 파라미터(QP)를 6으로 나눈 몫으로 쉬프트 길이를 생성하고, 생성된 쉬프트 길이를 이용하여 스케일링 계수에 대한 왼쪽 쉬프트 연산을 수행하여 레벨스케일(LevelScale)값을 계산한다(S201).The inverse quantization in step S102 generates a shift length by dividing the quantization parameter QP by 6 through a global quantization (Pre_IQ)
이후 곱셈(Mult) 모듈(120)에서는 DC 계수 및 AC 계수와 전 역양자화 모듈(110)계산된 레벨스케일값을 곱한다(S202).
The Mult (Multi)
또한, 후 역양자화(Post_IQ)는 후 역양자화 모듈(130)을 통해 역변환 연산 이후 오른쪽 쉬프트 연산을 수행할 수 있다(S203).
Further, the post-quantization (Post_IQ) can perform a right shift operation after the inverse transform operation through the post-quantization module 130 (S203).
특히, 본 발명에 따른 역양자화 및 역변환 공정은 3단 파이프 라인의 구성을 통하여, 전체 수행 사이클을 감소시킬 수 있는 특징이 있다.
In particular, the inverse quantization and inverse transform process according to the present invention is characterized in that the entire execution cycle can be reduced through the configuration of the three-stage pipeline.
상기 본 발명의 내용은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, is intended to cover various modifications and equivalent arrangements included within the spirit and scope of the appended claims. will be. Accordingly, the true scope of the present invention should be determined by the technical idea of the appended claims.
10 : 복호화 장치 100 : 역양자화 연산부
110 : 전 역양자화(Pre_IQ) 모듈 120 : 곱셈(Mult) 모듈
130 : 후 역양자화(Post_IQ) 모듈 200 : 역변환 연산부
300 : 라운딩부 400 : 복호 제어부10: Decoding apparatus 100: Inverse quantization operation unit
110: a full quantization (Pre_IQ) module 120: a multiplication module
130: post-inverse quantization (Post_IQ) module 200:
300: Rounding unit 400: Decoding control unit
Claims (19)
양자화된 주파수 성분에서 휘도 성분인 DC(Direct Current) 계수 및 색차 성분인 AC(Alternate Current) 계수의 주파수 성분을 복원하는 역양자화(IQ, Inverse Quantization) 연산부;
상기 역양자화 연산부에 의해 복원된 주파수 성분을 화소 성분으로 역변환하는 역변환(IT, Inverse Transform) 연산부;
상기 역양자화 연산부에서 역양자화 수행시 곱해진 반올림 에러 방지 계수를 제거하는 라운딩(rounding)부; 및
상기 DC 계수 또는 AC 계수에 따라 입력된 영상의 매크로 블록 스캔 순서, 하다마드 역변환의 유무판별, 역양자화 및 역변환의 타이밍을 제어하는 복호제어부;를 포함하고,
상기 역양자화 연산부는 양자화 파라미터(QP)값과 LUT(Lookup Table)로 저장되는 스케일링 계수를 곱하여 주파수 성분으로 복원하며,
상기 역양자화 연산부는,
양자화 파라미터(QP)를 6으로 나눈 몫으로 쉬프트 길이를 생성하고, 생성된 쉬프트 길이를 이용하여 스케일링 계수에 대한 왼쪽 쉬프트 연산을 수행하여 레벨스케일(LevelScale)값을 계산하는 전 역양자화(Pre_IQ) 모듈과, 상기 DC 계수 및 AC 계수와 계산된 레벨스케일 값을 곱하는 곱셈(Mult) 모듈 및 상기 역변환 연산부의 역변환 연산 이후 오른쪽 쉬프트 연산을 수행하는 후 역양자화(Post_IQ) 모듈을 포함하고,
상기 복호 제어부는,
휘도 성분에 대해 인트라 16x16 모드로 부호화된 매크로 블록과 인트라 4x4 모드나 인터 모드로 부호화된 매크로 블록으로 구분하며, 인트라 16x16 모드로 부호화된 매크로 블록에 대해 상기 역변환 연산부는 역 하다마드 변환(IHDT, Inverse Hadamard Transform) 수행한 후 역 이산 코사인 변환(IDCT, Inverse Discrete Cosine Transform)을 수행하는 것을 특징으로 하는 복호화 장치.
A decoding apparatus for performing inverse quantization and inverse transform in an H.264 / AVC decoder,
An inverse quantization (IQ) operation unit for restoring a frequency component of a direct current (DC) coefficient as a luminance component and an AC (Alternate Current) coefficient as a chrominance component in a quantized frequency component;
An inverse transform (IT) operation unit for inversely transforming the frequency component reconstructed by the inverse quantization operation unit into a pixel component;
A rounding unit for removing a rounding error preventing coefficient multiplied by the inverse quantization in the inverse quantization operation unit; And
And a decoding controller for controlling a macroblock scan order of the image input according to the DC coefficient or the AC coefficient, determining whether there is Hadamard inverse transform, inverse quantization and inverse transformation,
The inverse quantization operation unit multiplies a quantization parameter (QP) value by a scaling coefficient stored in an LUT (Lookup Table)
Wherein the inverse quantization operation unit includes:
(Pre_IQ) module for generating a shift length by a quotient obtained by dividing a quantization parameter (QP) by 6 and calculating a level scale value by performing a left shift operation on the scaling coefficient using the generated shift length A Multi module for multiplying the DC coefficient and the AC coefficient by the calculated level scale value, and a post-IQ module for performing a right shift operation after the inverse transform operation of the inverse transform operation part,
Wherein the decoding control unit includes:
And a macroblock coded in an intra 16x16 mode and a macroblock coded in an intra 4x4 mode or an inter mode with respect to a luminance component, and the inverse transform operation unit performs inverse Hadamard transform (IHDT) Hadamard Transform), and performs inverse discrete cosine transform (IDCT).
상기 역양자화 연산부, 상기 역변환 연산부 및 상기 라운딩부는 3단 파이프 라인으로 구성되는 것을 특징으로 하는 복호화 장치.
The method according to claim 1,
Wherein the inverse quantization operation unit, the inverse transform operation unit, and the rounding unit are configured in a three-stage pipeline.
상기 역양자화 연산부는 다음의 4x4 AC 계수의 역양자화 관계식을 이용하여 AC 계수에 대한 역양자화를 수행하는 것을 특징으로 하는 복호화 장치.
(여기에서, WD(i,j)는 역양자화된 변환 계수, ZQD(i,j)는 양자화된 변환 계수, V(i,j)는 스케일링 계수, floor()는 ()의 값보다 작거나 같은 정수 중 가장 큰 정수, QD는 양자화된 데이터(Quantized Data), QP는 양자화 파라미터, D는 데이터(역양자화된 데이터)를 나타냄)
The method according to claim 1,
Wherein the inverse quantization unit performs inverse quantization on the AC coefficient using the inverse quantization relation of the 4x4 AC coefficients.
( I, j) is the scaling factor, and floor () is the transformed value of (), where W D (i, j) is the dequantized transform coefficient, Z QD (i, j) is the quantized transform coefficient, QD is the quantized data, QP is the quantization parameter, and D is the data (dequantized data)
상기 역양자화 연산부는 다음의 4x4 휘도 DC 계수의 역양자화 관계식을 이용하여 휘도 DC 계수에 대한 역양자화를 수행하는 것을 특징으로 하는 복호화 장치.
,
(여기에서, QP는 양자화 파라미터, WD(i,j)는 역양자화된 변환 계수, ZQD(i,j)는 양자화된 변환 계수, V(i,j)는 스케일링 계수, floor()는 ()의 값보다 작거나 같은 정수 중 가장 큰 정수, QD는 양자화된 데이터(Quantized Data), D는 데이터(역양자화된 데이터)를 나타냄)
The method according to claim 1,
Wherein the inverse quantization unit performs inverse quantization on the luminance DC coefficient using an inverse quantization relation of the following 4x4 luminance DC coefficient.
,
(Here, QP is a quantization parameter, W D (i, j) are inverse quantized transform coefficients, Z QD (i, j) is the quantized transform coefficient, V (i, j) is the scaling factor, floor () is QD is the quantized data, and D is the data (inverse-quantized data).
상기 역양자화 연산부는 다음의 2x2 색차 DC 계수의 역양자화 관계식을 이용하여 색차 DC 계수에 대한 역양자화를 수행하는 것을 특징으로 하는 복호화 장치.
,
(여기에서, QP는 양자화 파라미터, WD(i,j)는 역양자화된 변환 계수, ZQD(i,j)는 양자화된 변환 계수, V(i,j)는 스케일링 계수, floor()는 ()의 값보다 작거나 같은 정수 중 가장 큰 정수, QD는 양자화된 데이터(Quantized Data), D는 데이터(역양자화된 데이터)를 나타냄를 나타냄)The method according to claim 1,
Wherein the inverse quantization unit performs inverse quantization on chrominance DC coefficients using an inverse quantization relation of the following 2x2 chrominance DC coefficients.
,
(Here, QP is a quantization parameter, W D (i, j) are inverse quantized transform coefficients, Z QD (i, j) is the quantized transform coefficient, V (i, j) is the scaling factor, floor () is (QD) represents quantized data, and D represents data (dequantized data). In this case,
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120081431A KR101419689B1 (en) | 2012-07-25 | 2012-07-25 | Decoding apparatus for performing inverse quantiation \and inverse transform in h.264/avc decoder and decoding method using decoding apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120081431A KR101419689B1 (en) | 2012-07-25 | 2012-07-25 | Decoding apparatus for performing inverse quantiation \and inverse transform in h.264/avc decoder and decoding method using decoding apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20140014722A KR20140014722A (en) | 2014-02-06 |
KR101419689B1 true KR101419689B1 (en) | 2014-07-16 |
Family
ID=50264559
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020120081431A KR101419689B1 (en) | 2012-07-25 | 2012-07-25 | Decoding apparatus for performing inverse quantiation \and inverse transform in h.264/avc decoder and decoding method using decoding apparatus |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101419689B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021086023A1 (en) * | 2019-10-28 | 2021-05-06 | 엘지전자 주식회사 | Image encoding/decoding method and apparatus for performing residual processing using adaptive transformation, and method of transmitting bitstream |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020004833A1 (en) * | 2018-06-29 | 2020-01-02 | 엘지전자 주식회사 | Method and device for adaptively determining dc coefficient |
CN112640456B (en) | 2018-08-31 | 2024-08-06 | 三星电子株式会社 | Video decoding method and apparatus, and video encoding method and apparatus |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20060053571A (en) * | 2004-11-17 | 2006-05-22 | 엘지전자 주식회사 | Video decoder of mobile broadcasting receiver |
KR20100000066A (en) * | 2008-06-24 | 2010-01-06 | (주)휴맥스 홀딩스 | Reconfigurable avc adaptive video decoder and method thereof |
-
2012
- 2012-07-25 KR KR1020120081431A patent/KR101419689B1/en active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20060053571A (en) * | 2004-11-17 | 2006-05-22 | 엘지전자 주식회사 | Video decoder of mobile broadcasting receiver |
KR20100000066A (en) * | 2008-06-24 | 2010-01-06 | (주)휴맥스 홀딩스 | Reconfigurable avc adaptive video decoder and method thereof |
Non-Patent Citations (2)
Title |
---|
임미선, 류광기, "H.264/AVC 복호기의 효율적인 역변환과 역양자화 알고리즘 구현", 한밭대학교 정보통신전문대학원 논문집, 2011, 제9권 제1호, pp.89~95 * |
임미선, 류광기, "H.264/AVC 복호기의 효율적인 역변환과 역양자화 알고리즘 구현", 한밭대학교 정보통신전문대학원 논문집, 2011, 제9권 제1호, pp.89~95* |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021086023A1 (en) * | 2019-10-28 | 2021-05-06 | 엘지전자 주식회사 | Image encoding/decoding method and apparatus for performing residual processing using adaptive transformation, and method of transmitting bitstream |
Also Published As
Publication number | Publication date |
---|---|
KR20140014722A (en) | 2014-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8009740B2 (en) | Method and system for a parametrized multi-standard deblocking filter for video compression systems | |
KR100716998B1 (en) | Encoder and Decoder for reducing blocking phenomenon, method therefor, and recording medium storing A program to implement thereof | |
KR100813963B1 (en) | Method and apparatus for loseless encoding and decoding image | |
JP5529537B2 (en) | Method and apparatus for multi-path video encoding and decoding | |
KR20190028575A (en) | Low complexity transform coding using adaptive dct/dst for intra-prediction | |
JP2009531980A (en) | Method for reducing the computation of the internal prediction and mode determination process of a digital video encoder | |
WO2011064945A1 (en) | Video encoding device and video decoding device | |
KR20120040208A (en) | 8-point transform for media data coding | |
JP2013502625A (en) | 16 point conversion for media data coding | |
US8781004B1 (en) | System and method for encoding video using variable loop filter | |
KR20120079180A (en) | Dynamic image decoding method and device | |
US8594189B1 (en) | Apparatus and method for coding video using consistent regions and resolution scaling | |
JP2013502626A (en) | 16 point conversion for media data coding | |
KR20180019510A (en) | Error Correction and Inverse Transformation Systems and Methods in Video Coding | |
US20070133689A1 (en) | Low-cost motion estimation apparatus and method thereof | |
KR20120117613A (en) | Method and apparatus for encoding a moving picture | |
KR101375667B1 (en) | Method and apparatus for Video encoding and decoding | |
KR100968371B1 (en) | Method and Apparatus of Decoding Image | |
CN110100437B (en) | Mixed domain cooperative loop filter for lossy video coding | |
KR101419689B1 (en) | Decoding apparatus for performing inverse quantiation \and inverse transform in h.264/avc decoder and decoding method using decoding apparatus | |
KR20170114598A (en) | Video coding and decoding methods using adaptive cross component prediction and apparatus | |
JP2008306510A (en) | Image coding method, image coding device, image decoding method and image decoding device | |
CN116847082A (en) | Video coding method and device | |
JP2007266861A (en) | Image encoding device | |
KR20100136907A (en) | Method and apparatus of adaptive in-loop filtering to compensate encoding mode for video encoding and decoding |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20170704 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20180703 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20190702 Year of fee payment: 6 |