KR101414777B1 - Electrostatic discharge protection devices and methods for protecting semiconductor devices against electrostatic discharge events - Google Patents

Electrostatic discharge protection devices and methods for protecting semiconductor devices against electrostatic discharge events Download PDF

Info

Publication number
KR101414777B1
KR101414777B1 KR1020097010072A KR20097010072A KR101414777B1 KR 101414777 B1 KR101414777 B1 KR 101414777B1 KR 1020097010072 A KR1020097010072 A KR 1020097010072A KR 20097010072 A KR20097010072 A KR 20097010072A KR 101414777 B1 KR101414777 B1 KR 101414777B1
Authority
KR
South Korea
Prior art keywords
region
well device
junction diode
device region
insulating layer
Prior art date
Application number
KR1020097010072A
Other languages
Korean (ko)
Other versions
KR20090091711A (en
Inventor
아크람 살만
스테펜 비베
Original Assignee
어드밴스드 마이크로 디바이시즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어드밴스드 마이크로 디바이시즈, 인코포레이티드 filed Critical 어드밴스드 마이크로 디바이시즈, 인코포레이티드
Publication of KR20090091711A publication Critical patent/KR20090091711A/en
Application granted granted Critical
Publication of KR101414777B1 publication Critical patent/KR101414777B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7436—Lateral thyristors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

정전기 방전 이벤트로부터 반도체 디바이스들을 보호하는 방법 및 디바이스가 제공된다. 정전기 방전 보호 디바이스(100)는, 실리콘 기판(104)과, 상기 실리콘 기판 내에 배치되는 P+-타입 애노드 영역(116)과, 그리고 상기 실리콘 기판 내에서 상기 P+-타입 애노드 영역과 직렬 연결되도록 배치되는 제 1 N-웰 디바이스 영역(120)을 포함한다. 제 1 P-웰 디바이스 영역(122)이 상기 실리콘 기판 내에서 상기 제 1 N-웰 디바이스 영역과 직렬 연결되도록 배치되고, 그리고 N+-타입 캐소드 영역(118)이 상기 실리콘 기판 내에 배치된다. 게이트 전극(114)이 상기 실리콘 기판의 상기 제 1 N-웰 디바이스 영역 및 상기 제 1 P-웰 디바이스 영역 위에 적어도 실질적으로 놓이도록 배치된다.Methods and devices for protecting semiconductor devices from electrostatic discharge events are provided. An electrostatic discharge protection device (100) includes a silicon substrate (104), a P + -type anode region (116) disposed within the silicon substrate, and a P + -type anode region And a first N-well device region 120 disposed therein. A first P-well device region 122 is arranged in series with the first N-well device region in the silicon substrate, and an N + -type cathode region 118 is disposed in the silicon substrate. A gate electrode 114 is disposed at least substantially over the first N-well device region and the first P-well device region of the silicon substrate.

Description

정전기 방전 이벤트로부터 반도체 디바이스를 보호하는 정전기 방전 보호 디바이스 및 방법{ELECTROSTATIC DISCHARGE PROTECTION DEVICES AND METHODS FOR PROTECTING SEMICONDUCTOR DEVICES AGAINST ELECTROSTATIC DISCHARGE EVENTS}TECHNICAL FIELD [0001] The present invention relates to an electrostatic discharge protection device and a method for protecting a semiconductor device from an electrostatic discharge event,

본 발명은 일반적으로 반도체 디바이스에 관한 것으로, 특히 정전기 방전 이벤트로부터 반도체 구조의 입력을 보호하는 정전기 방전 보호 디바이스 및 방법에 관한 것이다.FIELD OF THE INVENTION The present invention relates generally to semiconductor devices and, more particularly, to electrostatic discharge protection devices and methods that protect the input of semiconductor structures from electrostatic discharge events.

반도체 기술이 130 nm 및 90 nm 기술을 넘어 65 nm, 45 nm, 32 nm, 및 그 이상 진보하고 있음에 따라, 입력/출력(I/O) 패드(pads) 및 서플라이 클램프(supply clamps)를 위한 정전기 방전(ElectroStatic Discharge, ESD) 보호의 필요성이 더욱 더 중요해지고 있다. 이것은 특히, 새로운 기술 단계에 대해 벌크 기술보다 바람직한 것으로 고려되는, 실리콘-온-절연체(Silicon-On-Insulator, SOI) 기술에 있어 중요하다. ESD 이벤트는 단기간 동안 전류(양의 전류 혹은 음의 전류)의 전기적 방전 현상을 말하는데, 이러한 단기간 동안 많은 양의 전류가 반도체 구조에 제공된다.As semiconductor technology is advancing beyond the 130 nm and 90 nm technologies to 65 nm, 45 nm, 32 nm and beyond, it is becoming increasingly important for input / output (I / O) pads and supply clamps The need for electrostatic discharge (ESD) protection is becoming increasingly important. This is particularly important for silicon-on-insulator (SOI) technology, which is considered to be preferable to bulk technology for new technology steps. An ESD event is an electrical discharge phenomenon of a current (positive current or negative current) for a short period of time, during which a large amount of current is provided to the semiconductor structure.

현재 ESD 보호 회로는 많은 결점을 가지고 있는데, 특히 SOI 기술과 함께 사용될 때 그러하다. 일부 ESD 보호 회로에서는 누설 전류가 크고 그리고 용량성 부하(capacitive loading)가 크다. SOI 기판 상의 ESD 보호 회로와 같은 다른 ESD 보호 회로는 더 낮은 누설 전류 및 더 낮은 용량성 부하를 보여주지만, 높은 자체 가열로 인해 디바이스의 ESD 능력을 제한하는 얇은 SOI 막을 필요로 하며, 이것은 또한 ESD 스트레스 하의 고장 전류를 낮추어 준다.Current ESD protection circuits have many drawbacks, especially when used with SOI technology. Some ESD protection circuits have large leakage current and large capacitive loading. Other ESD protection circuits, such as ESD protection circuits on SOI substrates, exhibit lower leakage currents and lower capacitive loads, but require a thin SOI film that limits the device's ESD capability due to high self-heating, Lower the fault current.

따라서, 누설 전류를 낮추고 용량성 부하를 낮추는 ESD 보호 디바이스를 제공하는 것이 바람직하다. 또한 디바이스의 크기를 감소시킬 수 있는 ESD 보호 디바이스를 제공하는 것이 바람직하다. 추가로, 개선된 ESD 보호 디바이스를 사용하여 ESD 이벤트로부터 반도체 구조를 보호하는 방법을 제공하는 것이 바람직하다. 더욱이, 본 발명의 다른 바람직한 특징 및 특성은, 첨부되는 도면 및 본 발명의 배경기술 부분과 함께, 아래에서 제공되는 본 발명의 상세한 설명 및 첨부되는 특허청구범위로부터 명백하게 될 것이다.Therefore, it is desirable to provide an ESD protection device that lowers the leakage current and lowers the capacitive load. It is also desirable to provide an ESD protection device that can reduce the size of the device. In addition, it is desirable to provide a method of protecting semiconductor structures from ESD events using an improved ESD protection device. Moreover, other desirable features and characteristics of the present invention will become apparent from the following detailed description of the invention and the appended claims, taken in conjunction with the accompanying drawings and the background section of the present invention.

본 발명의 예시적 실시예에 따르면, 정전기 방전 보호 디바이스가 제공된다. 상기 정전기 방전 보호 디바이스는, 실리콘 기판과, 상기 실리콘 기판 내에 배치되는 P+-타입 애노드 영역과, 그리고 상기 실리콘 기판 내에서 상기 P+-타입 애노드 영역과 직렬 연결되도록 배치되는 N-웰 디바이스 영역(120)을 포함한다. P-웰 디바이스 영역이 상기 실리콘 기판 내에서 N-웰 디바이스 영역과 직렬 연결되도록 배치되고, 그리고 N+-타입 캐소드 영역이 상기 실리콘 기판 내에 배치된다. 게이트 전극이 상기 실리콘 기판의 상기 N-웰 디바이스 영역 및 상기 P-웰 디아비스 영역 위에 적어도 실질적으로 놓이도록 배치된다.According to an exemplary embodiment of the present invention, an electrostatic discharge protection device is provided. Wherein the electrostatic discharge protection device comprises a silicon substrate, a P + -type anode region disposed in the silicon substrate, and an N-well device region disposed in series with the P + -type anode region in the silicon substrate 120). A P-well device region is disposed in series with the N-well device region in the silicon substrate, and an N + -type cathode region is disposed in the silicon substrate. And a gate electrode is disposed at least substantially over the N-well device region and the P-well diabase region of the silicon substrate.

본 발명의 또 다른 예시적 실시예에 따르면, 정전기 방전 이벤트로부터 반도체 구조의 입력을 보호하는 방법이 제공된다. 상기 방법은 입력에 직렬 연결되는 제 1 다이오드 및 제 2 다이오드를 제공하는 단계와, 상기 제 1 다이오드 및 상기 제 2 다이오드에 순방향 바이어스를 인가하는 단계와, 그리고 정전기 방전 이벤트의 발생시 상기 제 1 다이오드 또는 상기 제 2 다이오드를 단락시키는 단계를 포함한다.According to another exemplary embodiment of the present invention, a method of protecting an input of a semiconductor structure from an electrostatic discharge event is provided. The method includes providing a first diode and a second diode in series with the input, applying a forward bias to the first diode and the second diode, and applying a forward bias to the first diode or the second diode, And shorting the second diode.

본 발명의 또 다른 예시적 실시예에 따르면, 정전기 방전 이벤트로부터 반도체 구조를 보호하는 방법이 제공된다. 상기 방법은 입력에 직렬 연결되는 제 1 다이오드 및 제 2 다이오드를 제공하는 단계를 포함한다. 상기 제 1 다이오드 및 상기 제 2 다이오드는 상부의 게이트와 전기적으로 통신한다. 정전기 방전 이벤트가 상기 게이트에서 감지되고, 상기 제 1 다이오드 또는 상기 제 2 다이오드의 디바이스 영역이 인버트(invert)된다.According to another exemplary embodiment of the present invention, a method of protecting a semiconductor structure from an electrostatic discharge event is provided. The method includes providing a first diode and a second diode in series with the input. The first diode and the second diode are in electrical communication with the upper gate. An electrostatic discharge event is sensed at the gate and the device region of the first diode or the second diode is inverted.

본 발명이 이후 첨부되는 도면과 함께 설명되며, 도면에서 동일한 참조 번호는 동일한 요소를 나타낸다.BRIEF DESCRIPTION OF THE DRAWINGS The invention will be described below with reference to the accompanying drawings, in which like reference numerals refer to like elements, and in which: Fig.

도 1은 본 발명의 예시적 실시예에 따른 ESD 보호 디바이스의 단면도이다.1 is a cross-sectional view of an ESD protection device according to an exemplary embodiment of the present invention.

도 2는 RC-트리거 감지 회로와 함께 사용된 도 1의 ESD 보호 디바이스의 개략적 회로도이다.Figure 2 is a schematic circuit diagram of the ESD protection device of Figure 1 used with RC-trigger sense circuitry.

도 3은 고속 입력/출력 패드와 함께 사용된 도 1의 ESD 보호 디바이스의 개 략적 회로도이다.Figure 3 is a schematic circuit diagram of the ESD protection device of Figure 1 used with a high speed input / output pad.

도 4는 로컬 클램핑 회로(local clamping circuit)와 함께 사용된 도 1의 ESD 보호 디바이스의 개략적 회로도이다.Figure 4 is a schematic circuit diagram of the ESD protection device of Figure 1 used with a local clamping circuit.

도 5는 레일-기반 클램핑 회로(rail-based clamping circuit)와 함께 사용된 종래 기술에서의 ESD 보호 디바이스의 개략적 회로도이다.Figure 5 is a schematic circuit diagram of an ESD protection device in the prior art used with a rail-based clamping circuit.

도 6은 본 발명의 또 다른 예시적 실시예에 따른 ESD 보호 디바이스의 단면도이다.6 is a cross-sectional view of an ESD protection device according to another exemplary embodiment of the present invention.

도 7은 종래 기술에서의 ESD 보호 디바이스의 단면도이다.7 is a cross-sectional view of an ESD protection device in the prior art.

본 발명의 다음의 상세한 설명은 단지 예시적인 것이며, 본 발명을 한정하려는 것이 아니고 또한 본 발명의 응용 및 사용을 한정하려는 것이 아니다. 더욱이, 본 발명에 관한 앞서의 배경기술에서 나타난 임의의 이론 혹은 본 발명에 관한 아래의 설명으로만 본 발명이 한정되는 것이 아니다.The following detailed description of the invention is merely illustrative and is not intended to limit the invention, nor is it intended to limit the application or use of the invention. Furthermore, the present invention is not limited to any theories shown in the background art of the present invention or the following description of the present invention.

도 1을 참조하면, 본 발명의 예시적 실시예에 따른 정전기 방전(ESD) 보호 디바이스(100)는 ESD 이벤트에 대항하여 코어 반도체 회로(미도시)의 보호를 위해 사용되는 듀얼-웰 전계 효과 다이오드(Dual-Well Field Effect Diode, DW-FED)를 포함한다. ESD 보호 디바이스(100)는 실리콘 기판을 포함하며, 이 실리콘 기판은 벌크 실리콘 웨이퍼(미도시)일 수 있거나, 혹은 바람직하게는 절연층(106) 상의 얇은 실리콘 층(104)(일반적으로 실리콘-온-절연체(Silicon-On-Insulator) 또는 SOI로 알려져 있음)일 수 있으며, 이것은 또한 캐리어 웨이퍼(108)에 의해 지지된다. 전형적으로, 얇은 실리콘 층(104)은 구현되는 회로 기능에 따라 약 20-100 나노미터(nm)의 두께를 가지며, 바람직하게는 약 80 nm보다 작은 두께를 가진다.1, an electrostatic discharge (ESD) protection device 100 according to an exemplary embodiment of the present invention includes a dual-well field effect diode < RTI ID = 0.0 > (Dual-Well Field Effect Diode, DW-FED). The ESD protection device 100 includes a silicon substrate that may be a bulk silicon wafer (not shown) or may be a thin silicon layer 104 (typically a silicon-on-insulator (Also known as a Silicon-On-Insulator or SOI), which is also supported by a carrier wafer 108. Typically, the thin silicon layer 104 has a thickness of about 20-100 nanometers (nm), preferably less than about 80 nm, depending on the circuit function being implemented.

ESD 보호 디바이스(100)는 또한 P+-타입 애노드 영역(116) 및 N+-타입 캐소스 영역(118)을 포함하고 있으며, 이들 모두는 실리콘 층(104)에 배치된다. 실리콘 층(104)의 P+-타입 애노드 영역(116)은 N-웰 디바이스 영역(120) 및 P-웰 디바이스 영역(122)에 의해 N+-타입 캐소드 영역(118)으로부터 분리되어 있다. P+-타입 영역 및 N+-타입 영역은 P-웰 영역 및 N-웰 영역의 도핑 농도보다 더 큰 도핑 농도를 갖는 영역이다. 본 발명의 예시적 실시예에서, P-웰 디바이스 영역 및 N-웰 디바이스 영역은 적당한 도펀트를 사용하여 약 5×1017 내지 약 5×1018 cm-3 농도로 도핑될 수 있고, 반면에 P+-타입 애노드 영역 및 N+-타입 캐소드 영역은 적당한 도펀트를 사용하여 약 1021 내지 약 1022 cm-3 농도로 도핑될 수 있다. P+-타입 애노드 영역, N+-타입 캐소드 영역, P-웰 영역, N-웰 영역은 표준 방식, 예를 들어, N-타입 영역에 대해서는 비소(arsenic) 혹은 인(phosphorous)의 이온 주입에 의해, P-타입 영역에 대해서는 붕소(boron)의 이온 주입에 의해, 제조될 수 있다. 웰들의 도핑을 통해 ESD 보호 디바이스(100)의 턴온 전압이 결정된다.The ESD protection device 100 also includes a P + -type anode region 116 and an N + -type can source region 118, all of which are disposed in the silicon layer 104. The P + -type anode region 116 of the silicon layer 104 is separated from the N + -type cathode region 118 by the N-well device region 120 and the P-well device region 122. The P + -type region and the N + -type region are regions having a doping concentration greater than the doping concentration of the P-well region and the N-well region. In an exemplary embodiment of the present invention, the P-well device region and the N-well device region may be doped using a suitable dopant at a concentration of about 5 x 10 17 to about 5 x 10 18 cm -3 , while P The + -type anode region and the N + -type cathode region may be doped to a concentration of about 10 21 to about 10 22 cm -3 using a suitable dopant. The P + -type anode region, the N + -type cathode region, the P-well region and the N-well region may be implanted in an arsenic or phosphorous ion implantation in a standard manner, , And by ion implantation of boron for the P-type region. The doping of the wells determines the turn-on voltage of the ESD protection device 100.

게이트 절연체 층(110)이 실리콘 층(104)의 표면(112) 상에 배치된다. 게이트 절연체는 산화 분위기에서 실리콘 기판을 가열함으로써 형성되는 열적으로 성장 된 실리콘 다이옥사이드일 수 있거나, 또는 증착된 절연체, 예를 들어, 실리콘 옥사이드, 실리콘 나이트라이드, 고유전상수의 절연체(예를 들어, HfSiO) 등일 수 있다. 증착된 절연체는, 예를 들어, CVD(Chemical Vapor Deposition), LPCVD(Low Pressure Chemical Vapor Deposition, LPCVD), SACVD(Semi-Atmospheric Chemical Vapor Deposition), 또는 PECVD(Plasma Enhanced Chemical Vapor Deposition)에 의해 공지된 방식으로 증착될 수 있다. 게이트 절연체 물질의 두께는 전형적으로 1-10 nm이다. 본 발명의 일 실시예에 따르면, 게이트 전극 형성 물질, 바람직하게는 다결정 실리콘으로 형성되는 게이트 전극(114)이 게이트 절연체 층 상에 증착된다. 다른 전기적으로 전도성의 게이트 전극 형성 물질, 예를 들어, 금속 혹은 금속 실리사이드가 또한 증착될 수 있다. 이후, 게이트 전극 형성 물질은 다결정 실리콘으로 언급되지만, 본 발명의 기술분야에서 숙련된 기술을 가진자들은 다른 물질도 살용될 수 있음을 알게 될 것이다. 만약 게이트 전극 형성 물질이 다결정 실리콘이라면, 이 물질은 전형적으로 약 50-200 nm의 두께로, 바람직하게는 약 100 nm의 두께로 실란(silane)의 수소 환원(hydrogen reduction)에 의한 LPCVD에 의해 증착된다. 다결정 실리콘 층은 바람직하게는 비도핑 다결정 실리콘으로서 증착되고, 그리고 후속적으로 이온 주입에 의해 불순물 도핑된다. ESD 보호 디바이스(100)는 또한 영역들(116 및 118)을 정의하는데 사용되는 측벽 스페이서들(124)을 포함한다. 측벽 스페이서들(124)은, 동일 에칭 화학법에 노출될 때 게이트 전극(114)의 게이트 전극 형성 물질의 에칭 특성과는 다른 에칭 특성을 갖는 임의의 적당한 유전체 물질로 형성될 수 있다. 예를 들어, 측벽 스페이서들(124)은 실리콘 나이트라이드, 실 리콘 옥사이드, 또는 실리콘 옥시나이트라이드로 형성될 수 있다.A gate insulator layer 110 is disposed on the surface 112 of the silicon layer 104. The gate insulator may be thermally grown silicon dioxide formed by heating the silicon substrate in an oxidizing atmosphere or may be a deposited insulator, such as silicon oxide, silicon nitride, an insulator of high dielectric constant (e. G., HfSiO) And so on. The deposited insulator may be formed by a known method such as CVD (Chemical Vapor Deposition), LPCVD (Low Pressure Chemical Vapor Deposition), SACVD (Semi-Atmospheric Chemical Vapor Deposition), or PECVD (Plasma Enhanced Chemical Vapor Deposition) Or the like. The thickness of the gate insulator material is typically 1-10 nm. According to one embodiment of the present invention, a gate electrode 114, which is formed of a gate electrode forming material, preferably polycrystalline silicon, is deposited on the gate insulator layer. Other electrically conductive gate electrode forming materials, such as metal or metal silicide, may also be deposited. Hereinafter, the gate electrode forming material is referred to as polycrystalline silicon, but those skilled in the art will recognize that other materials can also be used. If the gate electrode forming material is polycrystalline silicon, the material is typically deposited by LPCVD by hydrogen reduction of silane to a thickness of about 50-200 nm, preferably about 100 nm, do. The polycrystalline silicon layer is preferably deposited as undoped polycrystalline silicon and subsequently impurity doped by ion implantation. ESD protection device 100 also includes sidewall spacers 124 that are used to define areas 116 and 118. The sidewall spacers 124 may be formed of any suitable dielectric material having etch characteristics that differ from the etch characteristics of the gate electrode forming material of the gate electrode 114 when exposed to the same etch chemistry. For example, the sidewall spacers 124 may be formed of silicon nitride, silicon oxide, or silicon oxynitride.

도 1로부터 명백한 바와 같이, ESD 보호 디바이스(100)는 실리콘 층(104) 내에 직렬로 연결된 두 개의 P-N 접합을 가지며, 따라서 직렬 연결된 두 개의 순방향으로 바이어싱된 다이오드들(130 및 132)이 형성된다. 게이트 전극(114)은 외부 회로에 의해 바이어싱될 수 있거나, 외부 서플라이 VDD 혹은 VSS에 결합될 수 있거나, 혹은 플로팅 상태에 있을 수 있다. 만약 게이트 전극이 접지된다면, 또는 접지에 관하여 약간 음의 값으로 혹은 약간 양의 값으로 바이어싱된다면, 게이트 전극 아래에 있는 채널(115)의 공핍만이 일어난다. 따라서, 비-ESD(non-ESD) 동작에 있어서, 디바이스(100)는 약 1.4 볼트(다이오드들 각각에 대해 0.7 볼트)의 턴온 전압을 가지며 직렬 연결된 두 개의 순방향으로 바이어싱된 다이오드들로서 동작할 것이다. 디바이스(100)의 턴온 전압은 따라서 보호되는 코어 회로의 예측된 정상 동작 전압보다 더 높고, 그래서 디바이스(100)는 보호될 코어 회로에는 보이지 않는 개방 회로로서 효과적으로 나타난다. 추가로, 두 개의 다이오드가 직렬 연결되어 사용되기 때문에, 이러한 직렬 결합으로 인해 커패시턴스는 단일 보호 다이오드의 커패시턴스보다 더 낮아진다. 만약 게이트 전극이, 예를 들어, 양의 ESD 이벤트로 인한 양의 고전압에 결합된다면(또는 이러한 이벤트 동안 플로팅 상태에 있다면), 디바이스(100)는 단일 다이오드로서 동작하는데, 왜냐하면 게이트 상의 전압이 게이트 전극(114) 밑에 있는 P-웰에서의 채널을 인버트시키기 때문이다. 만약 게이트 전극이, 예를 들어, 음의 ESD 이벤트로 인한 음의 고전압에 결합된다면, 디바이스(100)는 단일 다이오드로서 동작하는데, 왜냐하면 게이트 상의 전압이 N-웰의 표면을 인버트시켜 P-타입 채널이 형성되도록 하기 때문이다. 따라서, ESD 이벤트 동안, 디바이스(100)의 다이오드들 중 하나는 형성되는 채널에 의해 단락되고, 디바이스(100)의 턴온 전압은 약 0.7 볼트까지 감소되고, 그리고 디바이스(100)는 단락 회로로서 동작하고, 따라서 ESD 이벤트가 접지에 단락되어 코어 회로가 보호된다.As is apparent from Figure 1, the ESD protection device 100 has two PN junctions connected in series in the silicon layer 104, so that two forward-biased diodes 130 and 132 are formed . The gate electrode 114 may be biased by an external circuit, coupled to an external supply V DD or V SS , or may be in a floating state. If the gate electrode is grounded, or if it is biased to a slightly negative or slightly positive value with respect to ground, only depletion of the channel 115 under the gate electrode occurs. Thus, for non-ESD operation, the device 100 will operate as two forward-biased diodes with a turn-on voltage of about 1.4 volts (0.7 volts for each of the diodes) and in series . The turn-on voltage of the device 100 is thus higher than the expected normal operating voltage of the protected core circuit, so that the device 100 effectively appears as an open circuit that is invisible to the core circuit to be protected. In addition, because two diodes are used in series, this series coupling results in a lower capacitance than the capacitance of a single protection diode. If the gate electrode is coupled to a positive high voltage due to, for example, a positive ESD event (or is in a floating state during such an event), the device 100 operates as a single diode, Lt; RTI ID = 0.0 > P-well < / RTI > If the gate electrode is coupled to a negative high voltage due to, for example, a negative ESD event, the device 100 operates as a single diode because the voltage on the gate inverts the surface of the N- Is formed. Thus, during an ESD event, one of the diodes of the device 100 is shorted by the channel being formed, the turn-on voltage of the device 100 is reduced to about 0.7 volts, and the device 100 operates as a short circuit , So that the ESD event is shorted to ground to protect the core circuitry.

ESD 보호 디바이스(100)는, 게이트 전극(114)의 전압을 제어하고 아울러 ESD 이벤트의 존재 혹은 부존재에 근거하여 게이트 바이어스를 바꾸기 위해, 감지 회로와 함께 사용될 수 있다. 도 2는 ESD 보호 디바이스(100)의 게이트 전극에 전기적으로 연결된 RC-트리거 감지 회로(150)를 나타낸다. 감지 회로(150)는 ESD 이벤트가 급속 상승 시간을 갖는다는 전제하에서 동작한다. 감지 회로(150)는 외부 전압 서플라이 VDD(152)에 연결되고, 저항기(154)와 커패시터(156)로 형성된 RC 트리거(158)를 포함한다. 본 발명의 예시적 실시예에서, RC 트리거(158)는 약 0.1 내지 약 0.2 ㎲의 RC 시상수를 가지는데, 이것은 ESD 이벤트의 예측된 상승 시간과 비교하여 느리다. 예를 들어, 본 발명의 예시적 실시예에 따르면, 저항기(154)의 저항 범위는 약 50 KΩ 내지 100 KΩ이고, 그리고 커패시터(156)의 커패시턴스 범위는 약 1 pF 내지 약 lO pF이다. 감지 회로(150)는 또한 도시된 바와 같이 RC 트리거(158)에 연결된 제 1 인버터(160), 제 2 인버터(162), 제 3 인버터(164)를 포함한다. 각각의 인버터는 P-채널 트랜지스터(PMOS) 및 N-채널 트랜지스터(NMOS)로 형 성된다.The ESD protection device 100 may be used with a sense circuit to control the voltage of the gate electrode 114 and to change the gate bias based on the presence or absence of an ESD event. Figure 2 shows an RC-trigger sense circuit 150 that is electrically coupled to the gate electrode of the ESD protection device 100. The sense circuit 150 operates under the premise that the ESD event has a fast rise time. The sensing circuit 150 includes an RC trigger 158 coupled to an external voltage supply V DD 152 and formed by a resistor 154 and a capacitor 156. In an exemplary embodiment of the invention, the RC trigger 158 has an RC time constant of about 0.1 to about 0.2 microseconds, which is slow compared to the expected rise time of the ESD event. For example, in accordance with an exemplary embodiment of the present invention, the resistor 154 has a resistance range of about 50 KΩ to 100 KΩ, and a capacitance range of the capacitor 156 is about 1 pF to about 10 pF. The sensing circuit 150 also includes a first inverter 160, a second inverter 162, and a third inverter 164 coupled to the RC trigger 158 as shown. Each inverter is formed of a P-channel transistor (PMOS) and an N-channel transistor (NMOS).

정상 동작 동안, ESD 이벤트가 없는 경우, 노드(166)에서의 활성 신호는 로직 1로서 나타나고, 그리고 인버터들은 이러한 신호를 로직 0으로 인버트시키고, 로직 0으로 인버트된 신호는 ESD 보호 디바이스(100)의 게이트에 인가된다. 로직 0은 N-웰 이나 P-웰의 표면을 인버트시키지 못한다. 따라서, ESD 보호 디바이스(100)는 직렬로 연결된 두 개의 다이오드로서 동작하거나 혹은 개방 회로로서 효과적으로 동작한다. 반면에, ESD 이벤트가 VDD(152)에서 발생한 경우, ESD 이벤트는 매우 짧은 상승 시간을 가지게 되고, 따라서 노드(166)에서의 활성 신호는 RC 트리거의 느린 응답 시간으로 인해 로직 0으로서 나타난다. 인버터들은 이러한 신호를 로직 1로 인버트시키고, 로직 1로 인버트된 신호는 ESD 디바이스(100)의 게이트에 인가된다. 앞서 설명된 바와 같이, ESD 보호 디바이스(100)의 게이트 전극(114)에서의 전압이 높으면, 디바이스(100)는 단일 다이오드로서 동작하는데, 왜냐하면 게이트가 P-웰을 인버트시키고 이는 게이트 아래에 채널을 형성하기 때문이다. 따라서, 디바이스(100)의 온-전압(on-voltage)은 감소되고 그리고 디바이스(100)는 단락 회로로서 효과적으로 나타나서, ESD 이벤트를 접지에 단락시키고 코어 회로를 보호한다.During normal operation, when there is no ESD event, the active signal at node 166 appears as logic 1, and the inverters inverted this signal to logic zero, and a signal inverted to logic zero is applied to the ESD protection device 100 Lt; / RTI > Logic 0 does not invert the surface of the N-well or P-well. Thus, the ESD protection device 100 operates either as two diodes connected in series or as an open circuit. On the other hand, if an ESD event occurs at V DD 152, the ESD event will have a very short rise time and therefore the active signal at node 166 will appear as a logic zero due to the slow response time of the RC trigger. The inverters inverted this signal to logic one, and a signal inverted to logic one is applied to the gate of the ESD device 100. As described above, when the voltage at the gate electrode 114 of the ESD protection device 100 is high, the device 100 operates as a single diode because the gate inverts the P-well, . Thus, the on-voltage of the device 100 is reduced and the device 100 effectively appears as a short circuit, thereby shorting the ESD event to ground and protecting the core circuitry.

ESD 보호 디바이스(100)의 커패시턴스는 (직렬로 연결된 두 개의 P-N 접합의 존재로 인해) 내재적으로 낮기 때문에, 듀얼-웰 ESD 보호 디바이스는 고속 I/O 패드와 함께 사용될 수 있다. 본 발명의 예시적 실시예에 따른 도 3을 참조하면, 두 개의 ESD 보호 디바이스들(212 및 214)이 바이어싱 회로(202)와 함께 고속 I/O 패드(200)에 연결되어 있는데, 바이어싱 회로(202)는 디아이스(212 및 214)의 게이트들이 ESD 이벤트 하에서 낮은 턴온 전압을 가지도록 한다. 도시된 바와 같이, 바이어싱 회로는 외부 전압 서플라이 VDD(204)에 연결되고, 그리고 하나의 N-채널 트랜지스터(206)와 두 개의 P-채널 트랜지스터(208 및 210)를 포함한다. 두 개의 ESD 보호 디바이스(212 및 214)는, 도 1의 듀얼-웰 ESD 보호 디바이스(100)와 같은, 듀얼-웰 전계 효과 다이오드이다. 제 1 ESD 보호 디바이스(212)가 VDD(204) 및 I/O 패드(200)에 연결된다. 제 2 ESD 보호 디바이스(214)가 I/O 패드(200) 및 접지 혹은 VSS에 연결된다.A dual-well ESD protection device can be used with high speed I / O pads because the capacitance of the ESD protection device 100 is inherently low (due to the presence of two PN junctions connected in series). 3, in accordance with an exemplary embodiment of the present invention, two ESD protection devices 212 and 214 are coupled to a high speed I / O pad 200 with a biasing circuit 202, The circuit 202 causes the gates of the diodes 212 and 214 to have a low turn-on voltage under the ESD event. As shown, the biasing circuit is coupled to an external voltage supply V DD 204, and includes one N-channel transistor 206 and two P-channel transistors 208 and 210. The two ESD protection devices 212 and 214 are dual-well field effect diodes, such as the dual-well ESD protection device 100 of FIG. A first ESD protection device 212 is coupled to the V DD 204 and the I / O pad 200. A second ESD protection device 214 is coupled to I / O pad 200 and ground or V SS .

ESD 이벤트가 없는 정상 동작 동안, NMOS(206)는 턴온되어, PMOS(208) 및 PMOS(210)의 게이트들은 저전압에 연결되며, 양쪽 PMOS 트랜지스터들이 턴온되어 이들은 단락 회로로서 효과적으로 나타난다. 따라서, ESD 보호 디바이스(212 및 214)의 게이트들(216 및 218)이 각각 이들의 캐소드들(220 및 222)에 결합되고, 그리고 보호 디바이스들(212 및 214) 각각은 높은 턴온 전압을 가진다. I/O 패드(200)에서의 전압이 VDD(204) 위로 상승하지 않기 때문에, 디바이스(212)는 역방향으로 바이어싱되거나 또는 제로 바이어싱되고, 그리고 디바이스(214)는 역방향으로 바이어싱된다. 따라서, ESD 보호 디바이스(212 및 214)는 직렬로 연결된 두 개의 다이오드로서 동작하고, 이들은 낮은 누설을 나타내며, 그리고 이러한 회로는 코어 회로에 대해 투명한 개방 회로로서 나타난다. 추가로, 디바이스들이 직결로 연결된 두 개의 다이오드들로서 동작하기 때문에, 이들은 집합적으로 낮은 커패시턴스를 나타낸다.During normal operation without an ESD event, NMOS 206 is turned on, the gates of PMOS 208 and PMOS 210 are connected to a low voltage, and both PMOS transistors are turned on so that they appear effectively as a short circuit. Thus, the gates 216 and 218 of the ESD protection devices 212 and 214 are coupled to their respective cathodes 220 and 222, respectively, and each of the protection devices 212 and 214 has a high turn-on voltage. Because the voltage at I / O pad 200 does not rise above V DD 204, device 212 is biased or biased in the reverse direction, and device 214 is biased in the reverse direction. Thus, the ESD protection devices 212 and 214 operate as two diodes connected in series, which exhibit low leakage, and this circuit appears as an open circuit transparent to the core circuit. In addition, since the devices operate as two diodes directly connected together, they collectively exhibit a low capacitance.

반면에, 양의 ESD 이벤트가 I/O 패드(200)에서 일어나는 경우(이것은 전형적으로 디바이스가 동작하지 않고, VDD(204)가 본질적으로 접지되어 있거나 혹은 플로팅 상태에 있을 때 일어남), NMOS(206)는 오프(off)되고 그리고 PMOS(208) 및 PMOS(210)의 게이트들은 플로팅 상태에 있게 된다. 디바이스(212)의 게이트(216)는 플로팅 상태에 있고, 애노드는 양의 값이고, 그리고 도 1을 다시 참조하면, 다이오드(132)는 P-웰 영역(122)을 가로질러 형성된 채널에 의해 단락되며, 그래서 디바이스(212)가 하나의 다이오드로서 동작하도록 하고, 낮은 턴온 전압을 가지도록 한다.On the other hand, if a positive ESD event occurs at the I / O pad 200 (which typically occurs when the device is not operating and V DD 204 is essentially grounded or in a floating state), NMOS 206 are turned off and the gates of PMOS 208 and PMOS 210 are in a floating state. The gate of the device 212 is in a floating state and the anode is a positive value and referring again to Figure 1 the diode 132 is shorted by a channel formed across the P- So that device 212 operates as a diode and has a low turn-on voltage.

도 3을 다시 참조하면, 음의 ESD 이벤트가 I/O 패드(200)에서 일어나는 경우(이것은 또한 전형적으로 디바이스가 동작하지 않고, VDD(204)가 본질적으로 접지되어 있거나 혹은 플로팅 상태에 있을 때 일어남), NMOS(206)는 오프(off)되고 그리고 PMOS(208) 및 PMOS(210)의 게이트들은 플로팅 상태에 있게 된다. 디바이스(214)의 게이트(218)는 애노드(222)에 용량적으로 결합되고, 이것은 I/O 패드(200)의 전압에 커플링되며, 그리고 게이트(218)에서의 전압은 낮게 나타난다. 도 1을 다시 간단히 참조하면, 게이트 전극(114) 상의 저전압은 N-웰(120)을 가로지르는 채널을 인버트시킴으로써 도 1의 다이오드(130)를 단락시킨다. 따라서, ESD 보호 디바이스(214)는 하나의 다이오드로서 동작하고, 낮은 턴온 전압을 가지며, 그리고 음의 ESD 이벤트는 접지로 션트된다.3, if a negative ESD event occurs at the I / O pad 200 (which is also typically the case when the device is not running and the V DD 204 is essentially grounded or in a floating state) The NMOS 206 is turned off and the gates of the PMOS 208 and the PMOS 210 are in a floating state. The gate 218 of the device 214 is capacitively coupled to the anode 222 which is coupled to the voltage of the I / O pad 200 and the voltage at the gate 218 is low. Referring briefly back to Figure 1, the low voltage on the gate electrode 114 shorts the diode 130 of Figure 1 by inverting the channel across the N-well 120. Thus, the ESD protection device 214 operates as one diode, has a low turn-on voltage, and negative ESD events are shunted to ground.

정상 동작 동안의 더 높은 턴온 전압 때문에, ESD 보호 디바이스(100)는 또한 로컬 클램핑(lacal clamping)을 위해 사용될 수 있다. 도 4는 예시적 실시예에 따른 로컬 클램핑 회로(250)를 나타내며, 이것은 패드를 접지에 국부적으로 클램핑하기 위해 ESD 보호 디바이스(100) 및 다이오드 디바이스(268) 양쪽 모두를 사용한다. 다이오드 디바이스(268)는 ESD 보호 디바이스(100)와 같은 듀얼-웰 전계 효과 다이오드일 수 있거나 또는 종래의 다이오드일 수 있다. ESD 보호 디바이스(100) 및 다이오드 디바이스(268)는 서플라이 클램프 또는 디커플링 커패시터(254)와 함께 I/O 패드(252)에 연결된다. 회로(256)는 코어 회로를 나타내는데, 이 코어 회로는 예를 들어 외부 서플라이 전압 VDD(262) 및 I/O 패드(252)에 연결된 출력 드라이버의 두 개의 NMOS 트랜지스터들(258 및 260)을 포함할 수 있다. 입력 수신기 디바이스(270)는 I/O 패드(252)에 연결된 입력 회로를 나타낸다.Because of the higher turn-on voltage during normal operation, the ESD protection device 100 may also be used for local clamping. FIG. 4 shows a local clamping circuit 250 in accordance with an exemplary embodiment, which uses both ESD protection device 100 and diode device 268 to locally clamp the pad to ground. The diode device 268 may be a dual-well field effect diode, such as an ESD protection device 100, or may be a conventional diode. The ESD protection device 100 and the diode device 268 are connected to the I / O pad 252 along with the supply clamp or decoupling capacitor 254. Circuit 256 represents a core circuit that includes two NMOS transistors 258 and 260 of an output driver coupled to an external supply voltage V DD 262 and an I / O pad 252, for example. can do. Input receiver device 270 represents an input circuit coupled to I / O pad 252.

양의 ESD 이벤트가 I/O 패드(252)에서 발생할 때, 역방향으로 바이어싱된 다이오드 디바이스(268)는 개방 회로로서 나타난다. 도 1을 다시 참조하면, 게이트 전극(114) 상의 양의 고전압은 P-웰(122)을 가로지르는 채널을 인버트시킴으로써 디바이스(100)의 다이오드(132)를 단락시킨다. 따라서, 도 4를 다시 참조하면, ESD 보호 디바이스(100)는 단일의 순방향으로 바이어싱된 다이오드로서 동작하고, 그리고 화살표(264)에 의해 나타난 바와 같이, 양의 ESD 이벤트는 접지로 션트된다. 이것은 또한 패드 전압을 낮추어 준다. 이러한 현상은 다음과 같은 식으로 표현될 수 있다.When a positive ESD event occurs at I / O pad 252, the reverse biased diode device 268 appears as an open circuit. Referring again to FIG. 1, a positive high voltage on the gate electrode 114 shorts the diode 132 of the device 100 by inverting the channel across the P-well 122. Thus, referring again to FIG. 4, the ESD protection device 100 operates as a single forward biased diode and, as indicated by arrow 264, a positive ESD event is shunted to ground. This also lowers the pad voltage. This phenomenon can be expressed as follows.

Vpad = VESD100 + IRESD100 V pad = V ESD100 + IR ESD100

여기서 I는 ESD 보호 디바이스(100)를 통해 흐르는 전류이고, Vpad는 패드 전압이며, VESD100은 ESD 보호 디바이스(100)의 턴온 전압이고, 그리고 RESD100은 ESD 보호 디바이스의 직렬 저항이다. 음의 ESD 이벤트가 I/O 패드(252)에서 일어날 때, 순방향으로 바이어싱된 ESD 보호 디바이스(100)는 개방 회로로서 동작하고, 그리고 다이오드 디바이스(268)는 단락 회로로서 동작하고, 그리고 ESD 펄스는 접지로 션트(shunt)된다.Where I is the current flowing through the ESD protection device 100, V pad is the pad voltage, V ESD100 is the turn-on voltage of the ESD protection device 100, and R ESD100 is the series resistance of the ESD protection device. When a negative ESD event occurs in the I / O pad 252, the forward biased ESD protection device 100 operates as an open circuit, and the diode device 268 operates as a short circuit, Is shunted to ground.

클램핑 회로(250)와 같은 로컬 클램핑 회로에서 ESD 보호 디바이스(100)를 사용함으로써, 종래 기술의 보호 디바이스의 사용에서 해결해야 할 일부 문제점들이 극복된다. 도 7을 참조하면, ESD 보호를 위해 로컬 클램핑 회로에서 사용되어 온 종래 기술의 ESD 보호 디바이스의 예는 단일의 "N-바디(body)" 또는 "P-바디" 디바이스(400)를 포함한다. 단일-웰 디바이스(400)는 듀얼-웰 전계 효과 다이오드(100)와 유사하지만, P+-타입 애노드 영역(116) 및 N+-타입 캐소드 영역(118)이 게이트 전극(114) 아래에 놓이도록 배치되는 단 하나의 웰(402)에 의해서만 분리되어 있다. N-바디 또는 P-바디는 각각 기술적으로 표준 PMOS 또는 NMOS 트랜지스터에 의해 사용되는, 동일한 저-도우즈 주입(low-dose implant)으로 형성된다. 도 5는 레일-기반의 클램핑 회로(300)에 사용되는, 단일-웰 디바이스(400)와 같은, 종래 기술의 ESD 디바이스를 나타낸다. 레일-기반의 클램핑 회로(300)는, I/O 패 드(252)와 접지 사이에 연결된 듀얼-웰 ESD 보호 디바이스(100)를 사용하는 대신에, 단일 웰 디바이스(400)가 I/O 패드(252)와 외부 서플라이 VDD(262) 사이에 연결된다는 것을 제외하면, 로컬 클램핑 회로(250)와 동일하다. 음의 ESD 이벤트가 I/O 패드에서 발생할 때, ESD 펄스는 앞서 설명된 바와 같이 다이오드 디바이스(268)를 통해 접지로 션트된다. 그러나, 양의 ESD 이벤트가 I/O 패드(252)에서 발생할 때, 화살표(304)로 표시된 바와 같이, 패드로부터의 신호는 종래 기술의 ESD 디바이스(400)를 통해 VDD(262)로 진행하고, 그 다음에 서플라이 클램프 또는 디커플링 커패시턴스(254)를 통해 접지로 진행한다. 이러한 점에서, 패드 상의 전압 Vpad는, 양의 ESD 이벤트가 패드에서 일어날 때 클램핑 회로(250)에서 일어나는 Vpad보다 훨씬 더 크다. 이러한 전압은 다음과 같은 식으로 표현될 수 있다.By using the ESD protection device 100 in the local clamping circuit, such as the clamping circuit 250, some problems to be solved in the use of the prior art protection device are overcome. Referring to FIG. 7, an example of a prior art ESD protection device that has been used in a local clamping circuit for ESD protection includes a single "N-body" or "P-body" device 400. The single-well device 400 is similar to the dual-well field effect diode 100 except that the P + -type anode region 116 and the N + -type cathode region 118 are below the gate electrode 114 Are separated by only one well 402 disposed. The N-body or P-body is formed of the same low-dose implant, which is technically used by standard PMOS or NMOS transistors, respectively. Figure 5 shows a prior art ESD device, such as single-well device 400, used in a rail-based clamping circuit 300. The rail-based clamping circuit 300 may be configured such that instead of using a dual-well ESD protection device 100 connected between the I / O pad 252 and ground, (252) and the external supply V DD (262), as is the case with the local clamping circuit (250). When a negative ESD event occurs at the I / O pad, the ESD pulse is shunted to ground through the diode device 268 as previously described. However, when a positive ESD event occurs at the I / O pad 252, the signal from the pad, as indicated by arrow 304, goes to V DD 262 via the prior art ESD device 400 , And then to ground through a supply clamp or decoupling capacitance 254. In this regard, the voltage V pad on the pad is much larger than the V pad that occurs in the clamping circuit 250 when a positive ESD event occurs in the pad . This voltage can be expressed by the following equation.

Vpad = Vdiode + IRdiode + IRVDD + Vclamp + IRclamp V pad = V diode + IR diode + IR VDD + V clamp + IR clamp

여기서 I는 ESD(400)를 통해 흐르는 전류이고, Vpad는 패드 전압이고, Vdiode는 ESD(400)의 턴온 전압이고, Rdiode는 ESD(400)의 직렬 저항이고, Vclamp는 서플라이 클램프 턴온 전압이고, 그리고 Rclamp는 서플라이 클램프 직렬 저항이다. 만약 전압 Vpad이 드라이버 회로(256)의 트랜지스터(260)의 턴온 전압보다 더 크다면, 트랜지스터(260)의 브레이크다운(breakdown)이 일어날 수 있다.V diode is the turn-on voltage of the ESD 400, R diode is the series resistance of the ESD 400, and V clamp is the turn-on voltage of the ESD 400. In the figure , I is the current flowing through the ESD 400, V pad is the pad voltage, Voltage, and R clamp is the supply clamp series resistance. If the voltage V pad is greater than the turn-on voltage of the transistor 260 of the driver circuit 256, a breakdown of the transistor 260 may occur.

도 6은 본 발명의 또 다른 예시적 실시예에 따른 ESD 보호 디바이스(350)를 나타낸다. ESD 보호 디바이스(350)는 ESD 보호 디바이스(100)와 유사한데, 왜냐하면 ESD 보호 디바이스(350)가 실리콘 기판(102)을 포함하기 때문이며, 이 실리콘 기판(102)은 벌크 실리콘 기판일 수 있거나 또는 얇은 실리콘층(104)과 절연층(106)으로 구성될 수 있으며(일반적으로 실리콘-온-절연체 또는 SOI로서 알려져 있음), 또한 이것은 캐리어 웨이퍼(108)에 의해 지지된다. ESD 보호 디바이스(350)는 또한 실리콘층(104)에 배치되는 P+-타입 애노드 영역(116) 및 N+-타입 캐소드 영역(118)을 포함한다. 실리콘층(104)의 P+-타입 애노드 영역(116)은 제 1 N-웰 디바이스 영역(352), 제 1 P-웰 디바이스 영역(354), 제 2 N-웰 디바이스 영역(356), 및 제 2 P-웰 디바이스 영역(358)에 의해 N+-타입 캐소드 영역(118)으로부터 분리되어 있다. P+-타입 영역 및 N+-타입 영역은 P-웰 영역 및 N-웰 영역의 도핑 농도보다 더 큰 도핑 농도를 갖는 영역이다. 예를 들어, 본 발명의 예시적 실시예에서, P-웰 디바이스 영역 및 N-웰 디바이스 영역은 적당한 도펀트를 사용하여 약 5×1017 내지 약 5×1018 cm-3 농도로 도핑될 수 있고, 반면에 P+-타입 애노드 영역 및 N+-타입 캐소드 영역은 적당한 도펀트를 사용하여 약 1021 내지 약 1022 cm-3 농도로 도핑될 수 있다. ESD 보호 디바이스(350)는 또한 제 1 N-웰 디바이스 영역(352) 및 제 1 P-웰 디바이스 영역(354) 위에 놓이는 제 1 게이트(360)와, 그리고 제 2 N-웰 디바이스 영역(356) 및 제 2 P-웰 디바이스 영역(358) 위에 놓이는 제 2 게이트(362)를 포함한다. 제 1 게이트 절연체(364) 및 제 2 게이트 절연체(366)가 각각의 웰 영역들로부터 게이트들(360 및 362)을 분리시킨다. 제 1 스페이서들(380)이 제 1 게이트(360)의 측벽들 주위로 배치되고, 그리고 제 2 스페이서들(382)이 제 2 게이트(362)의 측벽들 주위로 배치된다. 도 6으로부터 명백한 바와 같이, ESD 보호 디바이스(350)는 두 개의 게이트들을 갖는 세 개의 P-N 접합 구조 또는 세 개의 순방향으로 바이어싱된 다이오드들(370, 372, 및 374)을 포함한다. 두 개의 게이트들(360 및 362)은 독립적으로 바이어싱될 수 있다. 게이트들 중 하나의 게이트 상에서의 양의 고전압은 그 하나의 게이트 아래의 P-웰 영역을 인버트시켜 그 하나의 게이트 아래의 다이오드 접합을 제거한다. 양쪽 게이트들이 양으로 바이어싱될 때, 도 1의 높은 양의 게이트 전압 조건과 유사하게, 디바이스(다이오드(370))에 단지 하나의 접합만이 있게 된다. 따라서, ESD 보호 디바이스(350)는, I/O ESD 보호를 위해 사용될 때 혹은 고전압 서플라이들의 서플라이 클램핑을 위해 사용될 때, 턴온 전압을 훨씬 더 높아지게 하고 그리고 누설을 훨씬 더 낮아지게 한다. 도 6에서 P+ 애노드 영역 및 N+ 캐소드 영역을 분리하는 네 개의 웰 영역들을 구비하는 ESD 보호 디바이스가 예시되었지만, 이해할 것으로 임의의 적당한 개수의 웰 영역들 및 임의의 적당한 개수의 상부에 위치하는 게이트들이 훨씬 더 높은 턴온 전압을 달성하기 위해 사용될 수 있다.Figure 6 illustrates an ESD protection device 350 in accordance with another exemplary embodiment of the present invention. The ESD protection device 350 is similar to the ESD protection device 100 because the ESD protection device 350 includes a silicon substrate 102 that may be a bulk silicon substrate, (Generally known as a silicon-on-insulator or SOI), and is also supported by a carrier wafer 108. The silicon wafer 104 may be a silicon wafer. The ESD protection device 350 also includes a P + -type anode region 116 and an N + -type cathode region 118 disposed in the silicon layer 104. The P + -type anode region 116 of the silicon layer 104 includes a first N-well device region 352, a first P-well device region 354, a second N-well device region 356, And is separated from the N + -type cathode region 118 by a second P-well device region 358. The P + -type region and the N + -type region are regions having a doping concentration greater than the doping concentration of the P-well region and the N-well region. For example, in an exemplary embodiment of the present invention, the P-well device region and the N-well device region may be doped using a suitable dopant at a concentration of about 5 x 10 17 to about 5 x 10 18 cm -3 , While the P + -type anode region and the N + -type cathode region may be doped to a concentration of about 10 21 to about 10 22 cm -3 using a suitable dopant. The ESD protection device 350 also includes a first N-well device region 352 and a first gate 360 overlying the first P-well device region 354 and a second N- And a second gate 362 overlying the second P-well device region 358. A first gate insulator 364 and a second gate insulator 366 separate the gates 360 and 362 from their respective well regions. First spacers 380 are disposed about the sidewalls of first gate 360 and second spacers 382 are disposed about the sidewalls of second gate 362. [ 6, the ESD protection device 350 includes three PN junction structures with two gates or three forward biased diodes 370, 372, and 374. The two gates 360 and 362 may be independently biased. A positive high voltage on the gate of one of the gates inverts the P-well region below the one gate to remove the diode junction below its one gate. When both gates are positively biased, there is only one junction in the device (diode 370), similar to the high positive gate voltage condition of FIG. Thus, the ESD protection device 350, when used for I / O ESD protection or when used for supply clamping of high voltage supplies, allows the turn-on voltage to be much higher and the leakage to be much lower. Although an ESD protection device having four well regions separating the P + anode region and the N + cathode region in FIG. 6 is illustrated, it will be understood that any suitable number of well regions and any suitable number of gate regions Can be used to achieve a much higher turn-on voltage.

따라서, 정전기 방전 보호 디바이스를 사용하는 반도체 회로의 입력을 보호하는 정전기 방전 보호 디바이스 및 방법이 제공되었다. ESD 보호 디바이스는 직렬로 연결되는 적어도 두 개의 순방향으로 바이어싱된 다이오드들을 포함한다. ESD 이벤트 동안, 순방향으로 바이어싱된 다이오드들 중 하나는 단락되어 ESD 신호를 접지로 보낸다. 적어도 하나의 예시적 실시예가 본 발명의 앞서의 상세한 설명에서 제공되었지만, 이해해야만 하는 것으로 본 발명의 많은 변형예가 있을 수 있다. 또한 이해해야만 하는 것으로, 예시적 실시예 혹은 예시적 실시예들은 단지 예시적인 것이지, 어떠한 경우도 본 발명의 범위, 응용가능성, 혹은 구성을 한정하는 의미로 해석되어서는 안된다. 오히려, 앞서의 상세한 설명을 통해 본 발명의 기술분야에서 숙련된 기술을 가진 자들은 본 발명의 예시적 실시예들을 구현하기 위한 편리한 로드맵을 제공받을 수 있으며, 이해해야만 하는 것으로, 첨부되는 특허청구범위에서 설명되는 본 발명 및 그 법률적 등가물의 범위를 벗어남이 없이, 예시적 실시예의 형태로 설명된 구성요소들의 기능 및 배열은 다양하게 변경될 수 있다.Accordingly, an electrostatic discharge protection device and method are provided that protect the input of a semiconductor circuit using an electrostatic discharge protection device. The ESD protection device includes at least two forward biased diodes connected in series. During an ESD event, one of the forward biased diodes is short-circuited to send an ESD signal to ground. While at least one exemplary embodiment has been provided in the foregoing detailed description of the invention, there are many variations of the invention that should be understood. It is also to be understood that the exemplary embodiments or illustrative embodiments are illustrative only and that no instances should be construed as limiting the scope, applicability, or configuration of the invention. Rather, it is to be understood that those of ordinary skill in the art, upon reading the foregoing detailed description, may be provided with a convenient road map for implementing the exemplary embodiments of the present invention, The functions and arrangements of the components described in the exemplary embodiments may be varied without departing from the scope of the present invention and its legal equivalents as set forth in the following claims.

Claims (10)

정전기 방전 이벤트(electrostatic discharge event)로부터 반도체 구조의 입력을 보호하는 방법으로서,CLAIMS What is claimed is: 1. A method of protecting an input of a semiconductor structure from an electrostatic discharge event, 캐리어 웨이퍼(carrier wafer)와 상기 캐리어 웨이퍼 위에 놓이는 절연층(106)과 상기 절연층(106) 상의 실리콘 층(104)을 포함하여 구성되는 실리콘-온-절연체 기판(silicon-on-insulator substrate)을 제공하는 단계와;A silicon-on-insulator substrate comprising a carrier wafer, an insulating layer 106 overlying the carrier wafer, and a silicon layer 104 on the insulating layer 106, ; 상기 실리콘 층(104) 내에 P+-타입 애노드 영역(anode region)(116)을 배치하는 단계와, 여기서 상기 P+-타입 애노드 영역(116)은 상기 절연층(106)으로 연장하여 상기 절연층(106)과 접촉하며, 상기 P+-타입 애노드 영역(116)은 입출력 패드(input-output pad)에 결합되고;In the silicon layer (104) P + - phase and wherein the P + placing type anode region (anode region) 116 - by type anode region 116 extending in the insulating layer 106, the insulating layer Type anode region 116 is in contact with an input-output pad, and the P + -type anode region 116 is coupled to an input-output pad; 상기 P+-타입 애노드 영역(116)과 제 1 N-웰 디바이스 영역(120) 사이에 제 1 PN 접합을 형성하여 제 1 PN 접합 다이오드(130)가 제공되도록, 상기 실리콘 층 내에 상기 제 1 N-웰 디바이스 영역(120)을 상기 P+-타입 애노드 영역과 직렬 연결로 배치하는 단계와, 여기서 상기 제 1 N-웰 디바이스 영역(120)은 상기 절연층(106)으로 연장하여 상기 절연층(106)과 접촉하고;A first PN junction diode is formed between the P + -type anode region 116 and the first N-well device region 120 to provide a first PN junction diode 130, Well device region 120 in series with the P + -type anode region, wherein the first N-well device region 120 extends into the insulating layer 106 to form the insulating layer < RTI ID = 106; 상기 실리콘 층 내에 제 1 P-웰 디바이스 영역(122)을 상기 제 1 N-웰 디바이스 영역과 직렬 연결로 배치하는 단계와, 여기서 상기 제 1 P-웰 디바이스 영역(122)은 상기 절연층(106)으로 연장하여 상기 절연층(106)과 접촉하며;Placing a first P-well device region (122) in series with the first N-well device region in the silicon layer, wherein the first P-well device region (122) To contact the insulating layer 106; 상기 제 1 P-웰 디바이스 영역(122)과 N+-타입 캐소드 영역(cathode region)(118) 사이에 제 2 PN 접합을 형성하여 제 2 PN 접합 다이오드(132)가 제공되도록, 상기 실리콘 층 내에 상기 N+-타입 캐소드 영역(118)을 배치하는 단계와, 여기서 상기 제 1 PN 접합 다이오드(130) 및 상기 제 2 PN 접합 다이오드(132)는 상기 입출력 패드에 의해 상기 입력에 직렬로 결합되고, 상기 N+-타입 캐소드 영역(118)은 상기 절연층(106)으로 연장하여 상기 절연층(106)과 접촉하며;A second PN junction diode 132 is formed between the first P-well device region 122 and the N + -type cathode region 118 to form a second PN junction diode 132 within the silicon layer Placing the N + -type cathode region 118, wherein the first PN junction diode 130 and the second PN junction diode 132 are coupled in series to the input by the input / output pad, The N + -type cathode region 118 extends into the insulating layer 106 and contacts the insulating layer 106; 상기 실리콘 층(104)의 표면(122) 상에 게이트 절연체 층(110)을 배치하는 단계와;Disposing a gate insulator layer (110) on the surface (122) of the silicon layer (104); 적어도 상기 게이트 절연체 층(110)과, 그리고 상기 실리콘 층(104)의 상기 제 1 N-웰 디바이스 영역(120) 및 상기 제 1 P-웰 디아비스 영역(122) 위에 놓이는 게이트 전극(114)을 제공하는 단계와;At least the gate insulator layer 110 and the gate electrode 114 overlying the first N-well device region 120 and the first P-well diabase region 122 of the silicon layer 104, ; 상기 게이트 전극(114)에 RC-트리거 감지 회로(RC-triggered sensing circuit)(150)를 전기적으로 결합시키는 단계와, 여기서 상기 RC-트리거 감지 회로(150)는 상기 입출력 패드에 가해지는 정전기 방전 이벤트를 감지하도록 되어있고;Trigger sensing circuit 150 is electrically coupled to the gate electrode 114, wherein the RC-trigger sensing circuit 150 senses an electrostatic discharge event applied to the input / Gt; 상기 제 1 PN 접합 다이오드 및 상기 제 2 PN 접합 다이오드에 순방향 바이어스를 인가하는 단계와; 그리고Applying a forward bias to the first PN junction diode and the second PN junction diode; And 상기 정전기 방전 이벤트의 감지시, 상기 RC-트리거 감지 회로(150)로부터의 전압을 상기 게이트 전극(114)에 전달하는 단계를 포함하며,Triggering sensing circuit (150) to the gate electrode (114) upon sensing the electrostatic discharge event, 상기 전달하는 단계에 의해 상기 제 1 N-웰 디바이스 영역(120)과 상기 제 1 P-웰 디바이스 영역(122) 중 하나의 디바이스 영역이 인버트(invert)되어 상기 제 1 N-웰 디바이스 영역(120)과 상기 제 1 P-웰 디바이스 영역(122) 중 상기 인버트된 하나의 디바이스 영역을 포함하는 상기 제 1 PN 접합 다이오드와 상기 제 2 PN 접합 다이오드 중 하나의 PN 접합 다이오드가 단락되게 되는 것을 특징으로 하는 정전기 방전 이벤트로부터 반도체 구조의 입력을 보호하는 방법.The transferring step inverts the device region of one of the first N-well device region 120 and the first P-well device region 122 to form the first N-well device region 120 ) And one of the first PN junction diode including the inverted one of the first P-well device regions (122) and the PN junction diode of the second PN junction diode are short-circuited Wherein the input of the semiconductor structure is protected from electrostatic discharge events. 제1항에 있어서,The method according to claim 1, 상기 제 1 N-웰 디바이스 영역(120)과 상기 제 1 P-웰 디바이스 영역(122)은 전기적으로 플로팅(floating) 상태에 있는 것을 특징으로 하는 정전기 방전 이벤트로부터 반도체 구조의 입력을 보호하는 방법.Wherein the first N-well device region (120) and the first P-well device region (122) are in an electrically floating state. 제1항에 있어서,The method according to claim 1, 상기 RC-트리거 감지 회로는 정전기 방전 이벤트의 예측된 상승 시간보다 더 긴 RC 시상수를 갖는 것을 특징으로 하는 정전기 방전 이벤트로부터 반도체 구조의 입력을 보호하는 방법.Wherein the RC-trigger sense circuit has an RC time constant that is longer than an expected rise time of an electrostatic discharge event. 제1항에 있어서,The method according to claim 1, 상기 게이트 전극(114)은 바이어싱 회로(biasing circuit)(202)에 결합되는 것을 특징으로 하는 정전기 방전 이벤트로부터 반도체 구조의 입력을 보호하는 방법.Wherein the gate electrode (114) is coupled to a biasing circuit (202). ≪ Desc / Clms Page number 19 > 제1항에 있어서,The method according to claim 1, 제 3 PN 접합 다이오드가 상기 제 1 PN 접합 다이오드 및 상기 제 2 PN 접합 다이오드에 직렬로 결합됨과 아울러 상기 입력에 직렬로 결합되는 것을 특징으로 하는 정전기 방전 이벤트로부터 반도체 구조의 입력을 보호하는 방법.And wherein a third PN junction diode is coupled in series with the first PN junction diode and the second PN junction diode and coupled in series with the input. 제3항, 제4항, 제5항 중 어느 하나의 항에 있어서,The method according to any one of claims 3, 4, and 5, 상기 제 1 N-웰 디바이스 영역(120) 및 상기 제 1 P-웰 디바이스 영역(122)은 5×1017 내지 5×1018 cm-3 농도로 도핑되며, 그리고 상기 P+-타입 애노드 영역 및 상기 N+-타입 캐소드 영역은 1021 내지 1022 cm-3 농도로 도핑되는 것을 특징으로 하는 정전기 방전 이벤트로부터 반도체 구조의 입력을 보호하는 방법.The first N-well device region 120 and the first P-well device region 122 are doped to a concentration of 5 × 10 17 to 5 × 10 18 cm -3 , and the P + -type anode region and / Wherein the N + -type cathode region is doped to a concentration of 10 21 to 10 22 cm -3 . 제3항, 제4항, 제5항 중 어느 하나의 항에 있어서,The method according to any one of claims 3, 4, and 5, 상기 제 1 PN 접합 다이오드 및 상기 제 2 PN 접합 다이오드에 순방향 바이어스를 인가하는 단계는, 비-ESD(non-ElectroStatic Discharge) 동작 동안 상기 게이트 전극(114)에 접지(ground)에 대한 바이어스 전압을 인가하는 것을 포함하는 것을 특징으로 하는 정전기 방전 이벤트로부터 반도체 구조의 입력을 보호하는 방법.The step of applying a forward bias to the first PN junction diode and the second PN junction diode may include applying a bias voltage to the gate electrode 114 during a non-Electrostatic Discharge (ESD) The method comprising the steps of: (a) providing an input signal to the semiconductor structure; 정전기 방전 이벤트로부터 반도체 구조의 입력을 보호하는 장치로서,An apparatus for protecting an input of a semiconductor structure from an electrostatic discharge event, 캐리어 웨이퍼, 상기 캐리어 웨이퍼 위에 놓이는 절연층(106) 및 상기 절연층(106) 상의 실리콘 층(104)을 포함하는 실리콘-온-절연체 기판과;A silicon-on-insulator substrate including a carrier wafer, an insulating layer overlying the carrier wafer, and a silicon layer on the insulating layer; 입출력 패드와;An input / output pad; 상기 실리콘 층(104) 내에 배치되는 P+-타입 애노드 영역(116)과, 여기서 상기 P+-타입 애노드 영역(116)은 상기 절연층(106)으로 연장하여 상기 절연층(106)과 접촉하며, 상기 P+-타입 애노드 영역(116)은 상기 입출력 패드에 결합되고;A P + -type anode region 116 disposed within the silicon layer 104, wherein the P + -type anode region 116 extends into the insulating layer 106 and contacts the insulating layer 106 , The P + -type anode region 116 is coupled to the input / output pad; 제 1 N-웰 디바이스 영역(120)과, 여기서 상기 제 1 N-웰 디바이스 영역(120)은, 상기 P+-타입 애노드 영역(116)과 상기 제 1 N-웰 디바이스 영역(120) 사이에 제 1 PN 접합을 형성하여 제 1 PN 접합 다이오드(130)가 제공되도록, 상기 실리콘 층 내에서 상기 P+-타입 애노드 영역과 직렬로 연결되고, 상기 제 1 N-웰 디바이스 영역(120)은 상기 절연층(106)으로 연장하여 상기 절연층(106)과 접촉하며;A first N-well device region 120 wherein the first N-well device region 120 is formed between the P + -type anode region 116 and the first N-well device region 120, The first N-well device region 120 is connected in series with the P + -type anode region in the silicon layer to form a first PN junction to provide a first PN junction diode 130, Extends into the insulating layer (106) and contacts the insulating layer (106); 상기 실리콘 층 내에서 상기 제 1 N-웰 디바이스 영역과 직렬로 연결되는 제 1 P-웰 디바이스 영역(122)과, 여기서 상기 제 1 P-웰 디바이스 영역(122)은 상기 절연층(106)으로 연장하여 상기 절연층(106)과 접촉하며;A first P-well device region 122 in series with the first N-well device region in the silicon layer, wherein the first P-well device region 122 is formed by the insulating layer 106 Extends in contact with the insulating layer (106); N+-타입 캐소드 영역(118)과, 여기서 상기 N+-타입 캐소드 영역(118)은, 상기 제 1 P-웰 디바이스 영역(122)과 상기 N+-타입 캐소드 영역(118) 사이에 제 2 PN 접합을 형성하여 제 2 PN 접합 다이오드(132)가 제공되도록, 상기 실리콘 층 내에 배치되며, 여기서 상기 제 1 PN 접합 다이오드(130) 및 상기 제 2 PN 접합 다이오드(132)는 상기 입출력 패드에 의해 상기 입력에 직렬로 결합되고, 상기 N+-타입 캐소드 영역(118)은 상기 절연층(106)으로 연장하여 상기 절연층(106)과 접촉하며;N + - type cathode region 118, and, in which the N + - type cathode region 118, the first device 1 P- well region 122 and the N + - type second between the cathode region 118 (130) and the second PN junction diode (132) are formed in the silicon layer such that a PN junction is formed to provide a second PN junction diode (132), wherein the first PN junction diode Type cathode region 118 is coupled to the input in series and the N + -type cathode region 118 extends into the insulating layer 106 and contacts the insulating layer 106; 상기 실리콘 층(104)의 표면(122) 상에 배치되는 게이트 절연체 층(110)과;A gate insulator layer (110) disposed on a surface (122) of the silicon layer (104); 적어도 상기 게이트 절연체 층(110)과, 그리고 상기 실리콘 층(104)의 상기 제 1 N-웰 디바이스 영역(120) 및 상기 제 1 P-웰 디아비스 영역(122) 위에 놓이는 게이트 전극(114)과;At least the gate insulator layer 110 and the gate electrode 114 overlying the first N-well device region 120 and the first P-well diabase region 122 of the silicon layer 104, ; 상기 게이트 전극(114)에 전기적으로 결합되는 RC-트리거 감지 회로(150)와, 여기서 상기 RC-트리거 감지 회로(150)는 상기 입출력 패드에 가해지는 정전기 방전 이벤트를 감지하도록 되어있고; 그리고A RC-trigger sensing circuit 150 electrically coupled to the gate electrode 114, wherein the RC-trigger sensing circuit 150 is adapted to sense an electrostatic discharge event on the input / output pad; And 상기 제 1 PN 접합 다이오드 및 상기 제 2 PN 접합 다이오드에 순방향 바이어스를 인가하는 수단을 포함하여 구성되며,And means for applying a forward bias to the first PN junction diode and the second PN junction diode, 상기 RC-트리거 감지 회로(150)는, 상기 정전기 방전 이벤트의 감지시, 전압을 상기 게이트 전극(114)에 전달하고, 상기 전달에 의해 상기 제 1 N-웰 디바이스 영역(120)과 상기 제 1 P-웰 디바이스 영역(122) 중 하나의 디바이스 영역이 인버트되어 상기 제 1 N-웰 디바이스 영역(120)과 상기 제 1 P-웰 디바이스 영역(122) 중 상기 인버트된 하나의 디바이스 영역을 포함하는 상기 제 1 PN 접합 다이오드와 상기 제 2 PN 접합 다이오드 중 하나의 PN 접합 다이오드가 단락되게 되는 것을 특징으로 하는 정전기 방전 이벤트로부터 반도체 구조의 입력을 보호하는 장치.The RC-trigger sensing circuit 150 may be configured to transfer a voltage to the gate electrode 114 upon sensing the electrostatic discharge event and to transfer the first N-well device region 120 and the first One device region of the P-well device region 122 is inverted to include one of the first N-well device region 120 and the inverted one of the first P-well device regions 122 Wherein one PN junction diode of the first PN junction diode and the second PN junction diode is short-circuited. 삭제delete 삭제delete
KR1020097010072A 2006-10-16 2007-09-24 Electrostatic discharge protection devices and methods for protecting semiconductor devices against electrostatic discharge events KR101414777B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/549,923 2006-10-16
US11/549,923 US7791102B2 (en) 2006-10-16 2006-10-16 Electrostatic discharge protection devices and methods for protecting semiconductor devices against electrostatic discharge events
PCT/US2007/020594 WO2008048412A1 (en) 2006-10-16 2007-09-24 Electrostatic discharge protection devices and methods for protecting semiconductor devices against electrostatic discharge events

Publications (2)

Publication Number Publication Date
KR20090091711A KR20090091711A (en) 2009-08-28
KR101414777B1 true KR101414777B1 (en) 2014-07-03

Family

ID=38925503

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097010072A KR101414777B1 (en) 2006-10-16 2007-09-24 Electrostatic discharge protection devices and methods for protecting semiconductor devices against electrostatic discharge events

Country Status (8)

Country Link
US (1) US7791102B2 (en)
JP (1) JP5020330B2 (en)
KR (1) KR101414777B1 (en)
CN (1) CN101584045B (en)
DE (1) DE112007002466T5 (en)
GB (1) GB2455682B (en)
TW (1) TWI453886B (en)
WO (1) WO2008048412A1 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8618608B2 (en) * 2008-12-31 2013-12-31 United Microelectronics Corp. Lateral silicon controlled rectifier structure
US8018002B2 (en) 2009-06-24 2011-09-13 Globalfoundries Inc. Field effect resistor for ESD protection
FR3009432B1 (en) 2013-08-05 2016-12-23 Commissariat Energie Atomique INTEGRATED CIRCUIT ON SELF WITH A DEVICE FOR PROTECTION AGAINST ELECTROSTATIC DISCHARGES
US9287257B2 (en) 2014-05-30 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Power gating for three dimensional integrated circuits (3DIC)
US10740527B2 (en) * 2017-09-06 2020-08-11 Apple Inc. Semiconductor layout in FinFET technologies
KR20210044356A (en) 2019-10-14 2021-04-23 삼성디스플레이 주식회사 Display device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6274910B1 (en) * 1999-09-06 2001-08-14 Winbond Electronics Corporation ESD protection circuit for SOI technology
US20020122280A1 (en) * 2001-03-05 2002-09-05 Taiwan Semiconductor Manufacturing Co., Ltd. SCR devices with deep-N-well structure for on-chip ESD protection circuits
US6594132B1 (en) * 2000-05-17 2003-07-15 Sarnoff Corporation Stacked silicon controlled rectifiers for ESD protection

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5637900A (en) 1995-04-06 1997-06-10 Industrial Technology Research Institute Latchup-free fully-protected CMOS on-chip ESD protection circuit
US6015992A (en) 1997-01-03 2000-01-18 Texas Instruments Incorporated Bistable SCR-like switch for ESD protection of silicon-on-insulator integrated circuits
JP3415401B2 (en) * 1997-08-28 2003-06-09 株式会社東芝 Semiconductor integrated circuit device and method of manufacturing the same
US6573566B2 (en) * 2001-07-09 2003-06-03 United Microelectronics Corp. Low-voltage-triggered SOI-SCR device and associated ESD protection circuit
US6737682B1 (en) 2002-07-30 2004-05-18 Taiwan Semiconductor Manufacturing Company High voltage tolerant and low voltage triggering floating-well silicon controlled rectifier on silicon-on-insulator for input or output
US6737582B2 (en) 2002-08-02 2004-05-18 Seiko Epson Corporation Power connector
JP4696964B2 (en) 2005-07-15 2011-06-08 ソニー株式会社 Semiconductor device for memory
US7825473B2 (en) * 2005-07-21 2010-11-02 Industrial Technology Research Institute Initial-on SCR device for on-chip ESD protection
DE102005039365B4 (en) 2005-08-19 2022-02-10 Infineon Technologies Ag Gate-controlled fin resistive element operating as a pinch - resistor for use as an ESD protection element in an electrical circuit and a device for protecting against electrostatic discharges in an electrical circuit
US7560777B1 (en) * 2005-11-08 2009-07-14 Advanced Micro Devices, Inc. Protection element and method of manufacture
US7298008B2 (en) 2006-01-20 2007-11-20 International Business Machines Corporation Electrostatic discharge protection device and method of fabricating same
DE102006022105B4 (en) * 2006-05-11 2012-03-08 Infineon Technologies Ag ESD protection element and ESD protection device for use in an electrical circuit
DE102006023429B4 (en) 2006-05-18 2011-03-10 Infineon Technologies Ag ESD protection element for use in an electrical circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6274910B1 (en) * 1999-09-06 2001-08-14 Winbond Electronics Corporation ESD protection circuit for SOI technology
US6594132B1 (en) * 2000-05-17 2003-07-15 Sarnoff Corporation Stacked silicon controlled rectifiers for ESD protection
US20020122280A1 (en) * 2001-03-05 2002-09-05 Taiwan Semiconductor Manufacturing Co., Ltd. SCR devices with deep-N-well structure for on-chip ESD protection circuits

Also Published As

Publication number Publication date
US7791102B2 (en) 2010-09-07
TW200826275A (en) 2008-06-16
GB2455682B (en) 2012-08-22
TWI453886B (en) 2014-09-21
DE112007002466T5 (en) 2009-08-20
GB2455682A8 (en) 2012-08-01
GB0906803D0 (en) 2009-06-03
US20080087962A1 (en) 2008-04-17
CN101584045A (en) 2009-11-18
JP5020330B2 (en) 2012-09-05
GB2455682A (en) 2009-06-24
JP2010507248A (en) 2010-03-04
WO2008048412A1 (en) 2008-04-24
CN101584045B (en) 2011-07-06
KR20090091711A (en) 2009-08-28

Similar Documents

Publication Publication Date Title
US8310011B2 (en) Field effect resistor for ESD protection
US6750515B2 (en) SCR devices in silicon-on-insulator CMOS process for on-chip ESD protection
US6624487B1 (en) Drain-extended MOS ESD protection structure
US4989057A (en) ESD protection for SOI circuits
US6804095B2 (en) Drain-extended MOS ESD protection structure
US6838707B2 (en) Bi-directional silicon controlled rectifier for electrostatic discharge protection
US5264723A (en) Integrated circuit with MOS capacitor for improved ESD protection
US20040207021A1 (en) Low voltage silicon controlled rectifier (SCR) for electrostatic discharge (ESD) protection of silicon-on-insulator technologies
US20100232077A1 (en) Gated diode having at least one lightly-doped drain (ldd) implant blocked and circuits and methods employing same
WO2006138361A2 (en) Method and apparatus for improved esd performance
JP5389022B2 (en) Electrostatic discharge protection device and method for manufacturing semiconductor device including the same
US6844596B2 (en) Si-MOS high-frequency semiconductor device
KR101414777B1 (en) Electrostatic discharge protection devices and methods for protecting semiconductor devices against electrostatic discharge events
US20060125054A1 (en) Electrostatic discharge protection circuit using zener triggered silicon controlled rectifier
CN1476090B (en) Bipolar transistor used on chip for electrostatic discharging protection and its method
US6512663B1 (en) Electrostatic protection device and electrostatic protection circuit
US6445601B1 (en) Electrostatic discharge protection circuit
US11967639B2 (en) SCR structure for ESD protection in SOI technologies
US7279753B1 (en) Floating base bipolar ESD devices
US20150221633A1 (en) Semiconductor device comprising an esd protection device, an esd protection circuitry, an integrated circuit and a method of manufacturing a semiconductor device
US20050219780A1 (en) Electrostatic discharge protection device and method using depletion switch
EP0619609B2 (en) Electrostatic discharge protection device for MOS integrated circuits

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180529

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 6