KR101405348B1 - SIGNAL CONVERTING DEVICE AND METHOD FOR IP-to-ASI - Google Patents

SIGNAL CONVERTING DEVICE AND METHOD FOR IP-to-ASI Download PDF

Info

Publication number
KR101405348B1
KR101405348B1 KR1020140041732A KR20140041732A KR101405348B1 KR 101405348 B1 KR101405348 B1 KR 101405348B1 KR 1020140041732 A KR1020140041732 A KR 1020140041732A KR 20140041732 A KR20140041732 A KR 20140041732A KR 101405348 B1 KR101405348 B1 KR 101405348B1
Authority
KR
South Korea
Prior art keywords
signal
asi
output
processor
input
Prior art date
Application number
KR1020140041732A
Other languages
Korean (ko)
Inventor
이성호
Original Assignee
주식회사 디지털알에프코리아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 디지털알에프코리아 filed Critical 주식회사 디지털알에프코리아
Priority to KR1020140041732A priority Critical patent/KR101405348B1/en
Application granted granted Critical
Publication of KR101405348B1 publication Critical patent/KR101405348B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/60Network structure or processes for video distribution between server and client or between remote clients; Control signalling between clients, server and network components; Transmission of management data between server and client, e.g. sending from server to client commands for recording incoming content stream; Communication details between server and client 
    • H04N21/61Network physical structure; Signal processing
    • H04N21/6106Network physical structure; Signal processing specially adapted to the downstream path of the transmission network
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/60Network structure or processes for video distribution between server and client or between remote clients; Control signalling between clients, server and network components; Transmission of management data between server and client, e.g. sending from server to client commands for recording incoming content stream; Communication details between server and client 
    • H04N21/63Control signaling related to video distribution between client, server and network components; Network processes for video distribution between server and clients or between remote clients, e.g. transmitting basic layer and enhancement layers over different transmission paths, setting up a peer-to-peer communication via Internet between remote STB's; Communication protocols; Addressing
    • H04N21/643Communication protocols

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)

Abstract

A signal converting device according to the present invention is a signal converting device which converts a TS signal transmitted with an internet protocol (IP) into an asynchronous serial interface (ASI) signal, including an IP module, a hardware chip performing networking according to the IP, to decapsulate an IP stream introduced from the Internet to output a TS signal; a signal processor to code the decapsulated TS based on an ASI standard and output the signal based on ASI standard; an equalizer to equalize the ASI signal; an input/output device to receive a signal according to an operation of a user or display an operation or an output signal of the signal processor; and a device controller to control the input/output device in connection with the signal processor via serial peripheral interface (SPI) communications. The signal converting device according to the present invention transmits and modulates a decapsulated TS of an IP stream to signal based on an ASI standard. Since the signal converting device does not perform decoding and encoding procedures, image and sound qualities are not degraded. As compared with the related art, space utilization is improved and failure and power consumption are reduced. Further, since only a sub-material such as a coaxial cable for ASI transmission is required, smart arrangement is possible.

Description

IP-to-ASI 신호 변환장치 및 방법{SIGNAL CONVERTING DEVICE AND METHOD FOR IP-to-ASI}Technical Field [0001] The present invention relates to an IP-to-ASI signal conversion apparatus and method,

본 발명은 아이피티브이(IPTV)의 신호 변환장치에 관한 것으로 보다 상세하게는 IP-to-ASI 신호 변환장치 및 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an IPTV signal conversion apparatus, and more particularly, to an IP-to-ASI signal conversion apparatus and method.

아이피티브이(IPTV, Internet Protocol Television)는 광대역 정보통신망을 이용해 양방향 인터넷 프로토콜(IP) 방식으로 실시간 방송과 데이터, 영상, 음성, 전자상거래를 제공하는 서비스를 의미한다. Internet Protocol Television (IPTV) is a service that provides real-time broadcasting, data, video, voice, and electronic commerce using a two-way internet protocol (IP) method using a broadband information communication network.

사업자는 IP-STB(Set Top Box)을 통해 고객에게 양방향 서비스를 제공하고 고객은 기존 방송과 관련된 부가정보와 방송 외의 다양한 부가 서비스를 제공 받을 수 있다.The service provider provides the bidirectional service to the customer through IP-STB (Set Top Box), and the customer can receive additional information related to the existing broadcasting and various additional services other than broadcasting.

양방향 시스템으로, IP-STB(Set Top Box)는 TV로 네트워킹을 하는 장비이다. 인터넷 선이 연결된 컴퓨터와 모니터에서 네트워킹을 하듯이 인터넷 선이 연결된 IP-STB을 TV브라운관에 연결하여 TV를 통한 인터넷과 네트워킹을 할 수 있게 한다. IP-STB을 통한 TV 네트워킹이 가능하게 되면 단순한 웹서핑 뿐만 아니라 기존의 수동식 방송이 아닌 네트워킹에 의한 양방향 방송 구현이 가능하며, 방송 외의 다양한 부가 서비스를 제공할 수 있다는 것을 의미한다. As a two-way system, IP-STB (Set Top Box) is a device for networking with TV. Internet-connected IP-STB connected to Internet-connected computer and monitor as if networking is connected to TV-Braun tube to network with TV through TV. When TV networking through IP-STB is enabled, it means that it is possible to implement bi-directional broadcasting by networking instead of conventional manual broadcasting as well as simple web surfing, and it is possible to provide various additional services besides broadcasting.

도1은 종래 IP-STB를 포함한 신호 변환장치에 관한 블록도이다. 1 is a block diagram of a signal conversion apparatus including a conventional IP-STB.

도1에 도시된 바와 같이, 종래의 신호 변환장치(100)는 일종의 디코더인 IP-STB(Set Top Box, 120)와 인코더(130)를 포함하여 구성된다.As shown in FIG. 1, the conventional signal conversion apparatus 100 includes a set top box 120, which is a kind of decoder, and an encoder 130.

그리고, 상기 인코더(130)를 거친 전송 스트림(TS, Transport Stream) 신호는 모듈레이터(140)를 거치며 변조처리(예: 8-vsb변조) 된다. 이때, 8-VSB 변조는 8레벨 잔류 측파대(8-level vestigial sideband )라는 의미로 현재 지상파에만 허용된 디지털 고화질(HD) 방송 전송방식에 따른 변조를 의미한다.A TS (Transport Stream) signal that has passed through the encoder 130 is modulated (for example, 8-vsb modulation) through the modulator 140. In this case, 8-VSB modulation means 8-level vestigial sideband, which means modulation according to the digital high definition (HD) broadcast transmission method currently allowed only in the terrestrial wave.

미국의 방송 규격을 제정하는 ATSC(Advanced Television Systems Committee)에서 정한 디지털 지상파 TV 표준 전송 방식은 유럽과 일본의 직교 부호화 주파수분할다중방식(CDFDM)과 미국의 8레벨 잔류 측파대 방식(8-VSB)으로 나뉜다. 우리나라의 지상파 디지털 TV 방송방식은 ATSC(Advanced Television Systems Committee)의 8-VSB 변조방식을 따른다.The digital terrestrial television standard transmission method defined by the Advanced Television Systems Committee (ATSC), which establishes broadcasting standards in the United States, is based on the European and Japanese Orthogonal Frequency Division Multiplexing (CDFDM) and the US 8-level residual sideband (8-VSB) . Korea's terrestrial digital TV broadcasting system follows the 8-VSB modulation method of ATSC (Advanced Television Systems Committee).

상기 IP-STB(120)와 인코더(130)로 구성되는 종래 신호 변환장치(100)는 디코딩과 인코딩을 수행하는 과정에서 화질의 열화를 발생시키는 문제점을 가지고 있었다.The conventional signal conversion apparatus 100 including the IP-STB 120 and the encoder 130 has a problem of deterioration in image quality in the process of decoding and encoding.

IP 셋톱박스(IP STB)와 인코더로 이루어진 종래 신호 변환장치는 디코딩과 인코딩을 수행하는 과정에서 화질의 열화를 발생시켰다. 또한, 여러 개의 장비(예: IP 셋톱박스, 인코더, 모듈레이터 등)를 사용함으로 인해 전력소모가 크고 공간적인 활용도 떨어지며, 고장도 빈번하게 발생하는 문제점들을 가지고 있었다.Conventional signal conversion apparatuses including an IP set top box (IP STB) and an encoder have caused deterioration in image quality in the course of performing decoding and encoding. In addition, the use of multiple devices (eg, IP set-top boxes, encoders, modulators, etc.) has resulted in high power consumption, low spatial utilization, and frequent failures.

본 발명의 목적은, 인터넷 망으로부터 유입되는 아이피 스트림을 디캡슐화하고 ASI규격의 신호로 변환하여 출력하는 신호 변환장치를 제공하는데 있다.It is an object of the present invention to provide a signal conversion apparatus that decapsulates an IP stream flowing from an Internet network and converts the signal into an ASI standard signal.

본 발명의 부가적인 특성 및 이점들은 아래의 설명에 기재될 것이며, 부분적으로는 상기 설명에 의해 명백해지거나 본 발명의 실행을 통해 숙지될 것이다. 본 발명의 목표 및 다른 이점들은 특히 아래 기재된 설명 및 부가된 도면뿐만 아니라 청구항에서 지적한 구조에 의해 구현될 것이다. Additional features and advantages of the invention will be set forth in the description which follows, and in part will be apparent from the description, or may be learned by practice of the invention. The objectives and other advantages of the present invention will be realized and attained by the structure particularly pointed out in the claims, as well as the following description and the annexed drawings.

본 발명에 따른 신호 변환장치는 IP스트림을 디캡슐화(Decapsulation)한 TS를 ASI규격으로 전송 및 변조(Modulation)하는 방식의 장치이다.The signal conversion apparatus according to the present invention is a device for transmitting and modulating a TS in which an IP stream is decapsulated according to the ASI standard.

본 발명에 따른 신호변환 장치는 디코딩 및 인코딩 과정을 거치지 않아 화질과 음질의 열화를 발생시키지 않으며, 종래 기술과 대비하여 공간 활용도가 높고 고장 및 전력소모가 적은 게 특징이며, 또한, ASI 전송용 동축 케이블 정도의 부자재만을 요구하므로 깔끔한 정리가 가능하다는 장점을 갖는다.The signal conversion apparatus according to the present invention does not suffer from deterioration of picture quality and sound quality due to no decoding and encoding process, and is characterized by high space utilization, low failure and low power consumption compared to the prior art, It has the merit of being able to cleanly arrange because it requires only the auxiliary material of cable degree.

도1은 종래 IP-STB를 포함한 신호 변환장치에 관한 블록도.
도2는 본 발명에 따른 신호 변환장치의 블록도.
도3은 본 발명에 따른 신호 변환장치의 상세 블록 구성도.
도4는 본 발명에 따른 신호 변환장치의 구성에 관한 예시도.
도5는 본 발명에 따른 신호 변환장치의 흐름도.
1 is a block diagram of a signal conversion apparatus including a conventional IP-STB.
2 is a block diagram of a signal conversion apparatus according to the present invention;
3 is a detailed block diagram of a signal conversion apparatus according to the present invention;
4 is an exemplary diagram illustrating a configuration of a signal conversion apparatus according to the present invention.
5 is a flowchart of a signal conversion apparatus according to the present invention;

상기와 같은 목적을 달성하기 위하여, 본 발명에 따른 신호 변환장치는, IP로 전송하는 TS(TSoIP, TS over IP)신호를 에이에스 아이(ASI, Asynchronous Serial Interface)신호로 변환하는 신호 변환장치로서,In order to achieve the above object, a signal conversion apparatus according to the present invention is a signal conversion apparatus for converting a TS (TSoIP, TS over IP) signal transmitted through IP into an ASI (Asynchronous Serial Interface) signal,

인터넷 프로토콜에 따라 네트워킹을 수행하는 하드웨어 칩으로서, 인터넷 망으로부터 유입되는 아이피 스트림을 디캡슐화하여 TS를 출력하는 아이피 모듈과, 상기 디캡슐화된 TS를 ASI규격으로 부호화하여 출력하는 신호처리 프로세서와, 상기 출력된 ASI신호를 교정하는 이퀄라이져와, 사용자의 조작에 따른 신호를 입력받거나 상기 신호처리 프로세서의 동작 또는 출력신호를 디스플레이하는 입출력 장치부와, SPI(Serial Peripheral Interface)통신으로 상기 신호처리 프로세서와 연동하여 상기 입출력 장치부를 제어하는 장치 제어부를 포함하여 구성된다. A hardware chip for performing networking according to an Internet protocol, comprising: an IP module that decapsulates an IP stream input from an Internet network and outputs a TS; a signal processor that encodes the decapsulated TS into an ASI standard and outputs the encoded TS; An input / output unit for inputting a signal according to a user's operation or displaying an operation or an output signal of the signal processing processor; an interface unit for interfacing with the signal processing processor through SPI (Serial Peripheral Interface) And a device control unit for controlling the input / output device unit.

상기와 같은 목적을 달성하기 위하여, 본 발명에 따른 신호 변환방법은,According to an aspect of the present invention,

IP로 전송하는 TS(TSoIP, TS over IP) 신호를 에이에스 아이(ASI, Asynchronous Serial Interface)신호로 변환하는 신호 변환장치에 있어서, 인터넷 프로토콜에 따라 네트워킹을 수행하는 아이피 모듈 칩을 통해, 인터넷 망으로부터 유입되는 아이피 스트림을 디캡슐화하는 과정과, 상기 디캡슐화된 TS를 신호처리 프로세서에 입력하여 ASI규격의 신호 변환하는 과정과, 상기 변환된 ASI신호를 교정하여 디지털 변조하는 과정과, 장치 제어부가 SPI통신으로 상기 신호처리 프로세서와 연동하여, 입출력 장치부를 제어하는 과정과, 상기 입출력 장치부가 사용자로부터 신호를 입력받거나 상기 신호처리 프로세서의 동작 또는 출력신호를 디스플레이하는 과정으로 이루어진다. A signal conversion apparatus for converting a TS (TSoIP, TS over IP) signal transmitted by an IP into an ASI (Asynchronous Serial Interface) signal, comprising: an IP module for performing networking according to an Internet protocol; Encapsulating an incoming IF stream; inputting the decapsulated TS into a signal processor to perform signal conversion of an ASI standard; modifying the converted ASI signal to digitally modulate the signal; Controlling the input / output unit in cooperation with the signal processing processor through communication, and input / output unit receiving a signal from a user or displaying an operation or an output signal of the signal processor.

이하, 본 발명의 바람직한 실시 예를 도면을 참조하여 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings.

도2는 본 발명에 따른 신호 변환장치의 블록도이다. 2 is a block diagram of a signal conversion apparatus according to the present invention.

도2에 도시된 바와 같이, 본 발명에 따른 신호 변환장치(200)는 IP로 전송하는 TS(TSoIP, TS over IP)신호를 에이에스 아이(ASI, Asynchronous Serial Interface)신호로 변환하는 일종의 신호변환 컨버터(예: IP to ASI Convertor)이다.2, the signal conversion apparatus 200 according to the present invention includes a signal conversion converter 200 for converting a TS (TSoIP, TS over IP) signal transmitted through IP into an ASI (Asynchronous Serial Interface) signal, (Eg IP to ASI Convertor).

본 발명에 따른 신호 변환장치(200)는 IP스트림을 디캡슐화(Decapsulation) 한 TS를 ASI규격으로 변환하여 전송한다.
The signal conversion apparatus 200 according to the present invention converts a TS decapsulated in an IP stream into an ASI standard and transmits the converted TS.

도3은 본 발명에 따른 신호 변환장치를 보다 상세화한 블록 구성도이다.3 is a detailed block diagram of the signal conversion apparatus according to the present invention.

도3에 도시된 바와 같이, 본 발명에 따른 신호 변환장치(200)는 아이피 모듈(210), 메모리(220), 신호처리 프로세서(230), 장치 제어부(240), 이퀄라이져 (250), 입출력 장치부(260), 모듈레이터(270)를 포함하여 구성된다.3, the signal conversion apparatus 200 according to the present invention includes an IP module 210, a memory 220, a signal processor 230, a device controller 240, an equalizer 250, (260), and a modulator (270).

상기 아이피 모듈(210)는 IPTV(Internet Protocol Television)를 통해 영화 등을 실시간으로 받아 볼 수 있도록 인터넷 프로토콜에 따른 네트워킹 성능을 최적화시킨 하드웨어 칩으로서, 인터넷 망으로부터 유입되는 아이피 스트림(IP Stream)을 디캡슐화하여 전송 스트림(TS, Transport Stream)를 출력한다. IP 스트림은 일반적으로, UDP/RTP의 프로토콜에 따라 전송되며, 유니캐스트(Uni cast)나 멀티캐스트(Multicast)의 방식으로 스트림 요청이 이루어진다.The IP module 210 is a hardware chip that optimizes the networking performance according to the Internet protocol so as to receive a movie or the like in real time through IPTV (Internet Protocol Television). The IP module 210 is a hardware chip in which an IP stream, Encapsulates it, and outputs a transport stream (TS). The IP stream is generally transmitted according to the UDP / RTP protocol, and a stream request is made in a unicast or multicast manner.

아이피 모듈(210)은 아이피(IP) 스트림을 디캡슐화하여 아이피(IP) 헤더를 제외한 나머지 페이로드 부분을 조합하여 완성된 전송 스트림(TS)를 출력한다.The IP module 210 decapsulates the IP stream and outputs the completed transport stream TS by combining the payload parts except for the IP header.

본 발명은 상기 아이피 모듈(210)에 적용가능한 제품으로서, 인터넷 프로토콜인 TCP/IP를 하드웨어로 구현해 이더넷 맥(MAC)칩, 파이(PHY)칩 등 네트워킹을 구현하는데 필요한 소자들을 원칩화한 이더넷 모듈(Ethernet Module) 칩셋(예: Wiznet W5100시리즈 등)을 채용할 수 있다.The present invention is applicable to the IP module 210. The IP module 210 is an Ethernet module in which a TCP / IP, which is an Internet protocol, is implemented in hardware and a device such as an Ethernet MAC chip, a PHY chip, Ethernet Module) chipset (eg Wiznet W5100 series) can be adopted.

아이피 모듈(210)은 최소 50Mbps 이상의 네트워킹 속도와 8개 이상의 채널을 지원함으로써, 가입자가 실시간에 가깝게 영화를 관람할 수 있도록 하고, 초고속인터넷, 인터넷전화, 디지털방송 등의 서비스를 제공할 수 있도록 하는 것이 바람직하다.The IP module 210 supports a networking speed of at least 50 Mbps or more and eight or more channels so that subscribers can watch movies close to real time and can provide services such as broadband Internet, desirable.

상기 신호처리 프로세서(230)는 상기 디캡슐화된 TS를 ASI규격으로 부호화 하여 출력(이하, 제'1출력'이라 한다)하며 또한, 상기 디캡슐화된 TS를 일반 직렬TS 포맷으로 변환하여 출력(이하, 제'2출력'이라 한다)한다. 신호처리 프로세서(230)는 필드 프로그래머블 게이트 어레이(FPGA, Field Programmable Gate Array)로 구현되며, 도4에 도시된 바와 같이 FPGA EP3C25F256를 채용하는 것이 바람직하다. 도4는 본 발명에 따른 신호 변환장치의 구성에 관한 예시도이다.The signal processor 230 encodes the decapsulated TS into an ASI standard (hereinafter, referred to as a '1 output'), converts the decapsulated TS into a general serial TS format, , &Quot; 2 output "). The signal processing processor 230 is implemented as a field programmable gate array (FPGA), and it is preferable to employ the FPGA EP3C25F256 as shown in FIG. 4 is an exemplary diagram illustrating a configuration of a signal conversion apparatus according to the present invention.

필드 프로그래머블 게이트 어레이(FPGA)는 이미 설계된 하드웨어를 반도체로 생산하기 직전 최종적으로 하드웨어의 동작 및 성능을 검증하기 위해 제작하는 중간 개발물 형태의 집적회로(IC)로서, 사용자 요구에 맞게 프로그래밍하여 사용할 수 있는 주문형 반도체(ASIC)의 일종이다. A field programmable gate array (FPGA) is an intermediate-stage integrated circuit (IC) that is designed to verify the operation and performance of a hardware device before it is manufactured into a semiconductor device. Which is a kind of on-demand semiconductor (ASIC).

상기 에이에스아이(ASI, Asynchronous serial interface)는 비동기식 직렬 인터페이스로서, TS를 전송하기 위한 규격이다. ASI는 데이터 스트림 타입의 신호인데, 일반적으로 MPEG 전송 스트림(MPEG-TS)을 운반한다. 즉, ASI신호는, 압축되지 않은 SD-SDI(270Mbs)나 HD-SDI(1.45Gbs)와는 달리, 이미 압축된 하나 혹은 다중의 SD, HD나 음성 프로그램들과, MPEG2 혹은 MPEG4의 압축영상을 운반할 수 있다. The Asynchronous serial interface (ASI) is an asynchronous serial interface, and is a standard for transmitting TS. The ASI is a data stream type signal, which usually carries an MPEG transport stream (MPEG-TS). That is, unlike uncompressed SD-SDI (270 Mbs) or HD-SDI (1.45 Gbs), ASI signals carry one or multiple already compressed SD, HD or audio programs and compressed video of MPEG2 or MPEG4 can do.

상기 메모리(220)는 DRAM으로 구성가능하며, 상기 신호처리 프로세서(230) 측에 임시 저장공간을 제공한다.The memory 220 can be configured as a DRAM and provides a temporary storage space on the signal processor 230 side.

상기 이퀄라이져(250)는 상기 출력된 ASI신호를 교정한다. The equalizer 250 corrects the output ASI signal.

상기 교정과정을 통해, 이퀄라이져(250)는 상기 출력된 ASI신호의 노이즈를 제거하고, 부족한 출력(level)을 보충(레벨링(leveling))하고, 보다 먼 거리에서 신호를 정확히 받을 수 있도록 보정한다. 이퀄라이져(250)는 보다 먼 거리에서 신호를 정확히 받을 수 있도록, 왜곡되거나 일그러진 신호(예: '0' or '1')를 복원한다. Through the above-described calibration process, the equalizer 250 removes the noise of the ASI signal, compensates for an insufficient level, and corrects the signal to be received at a longer distance. The equalizer 250 recovers a distorted or distorted signal (e.g., '0' or '1') so that it can receive the signal at a greater distance.

상기 모듈레이터(270)는 이퀄라이져(250)를 거치며 교정된 ASI신호를 변조처리(예: 8-vsb변조) 한다. 또한, 상기 직렬TS 포맷으로 변환된 신호처리 프로세서(230)의 출력신호를 변조처리(예: 8-vsb변조) 한다. 이후, 상기 모듈레이터(270)에서 변조 처리된 신호들은 콤바이너(combiner, 미도시) 또는 스플리터(splitter, 미도시)를 통해 가입자 단으로 전달된다.The modulator 270 modulates (e.g., 8-vsb modulates) the calibrated ASI signal through the equalizer 250. (For example, 8-vsb modulation) the output signal of the signal processing processor 230 converted into the serial TS format. Thereafter, the modulated signals in the modulator 270 are transmitted to a subscriber terminal through a combiner (not shown) or a splitter (not shown).

상기 장치 제어부(240)는 SPI(Serial Peripheral Interface)통신으로 상기 신호처리 프로세서(120)와 연동하여 입출력 장치부(260)를 제어한다. The device control unit 240 controls the input / output device unit 260 in conjunction with the signal processing processor 120 through SPI (Serial Peripheral Interface) communication.

장치 제어부(240)는 전체 시스템 제어 및 사용자 인터페이스를 구현하기 위한 8비트 마이컴으로서, 도4에 도시된 바와 같이, ATMEGA 8Bit Proc를 채용할 수 있다. 또한, 입출력 포트(I/O Port)를 통해, 상기 입출력 장치부(260)의 디스플레이나 입력버튼(예: 버튼키(button key) 등)을 제어할 수 있다. 그리고, 상기 SPI통신으로 신호처리 프로세서(120)를 제어할 수도 있다. 장치 제어부(240)는 사용자의 입력에 따라, 상기 신호처리 프로세서(120)의 제1출력과 제2출력을 선택적으로 제어할 수 있다. The device controller 240 is an 8-bit microcomputer for implementing an overall system control and a user interface. As shown in FIG. 4, the ATMEGA 8Bit Proc may be employed. Also, it is possible to control a display or an input button (e.g., a button key, etc.) of the input / output unit 260 through an input / output port (I / O port) The signal processing processor 120 may be controlled by the SPI communication. The device control unit 240 may selectively control the first output and the second output of the signal processing processor 120 according to a user's input.

상기 입출력 장치부(260)는 표시부(예: LCD, LED 등)나 입력버튼(예: 버튼키(button key) 등) 등으로 구성되는 프론트 패널(Front Panel)로서, 입력버튼(예: 버튼키(button key) 등)을 통해 사용자의 조작을 입력받거나 표시부를 통해 상기 신호처리 프로세서(230)의 동작 또는 출력신호를 디스플레이 한다.
The input / output device unit 260 is a front panel including a display unit (e.g., an LCD, an LED, and the like) or an input button (e.g., a button key) (e.g., a button key), or displays an operation or an output signal of the signal processing processor 230 through a display unit.

도5는 본 발명에 따른 신호 변환장치의 흐름도이다. 5 is a flowchart of a signal conversion apparatus according to the present invention.

도5를 참조하여, 본 발명에 따른 신호 변환장치의 동작을 보다 상세히 설명하면 다음과 같다. The operation of the signal conversion apparatus according to the present invention will be described in more detail with reference to FIG.

본 발명에 따른 신호 변환장치(200)는 아이피 모듈(210)로 유입되는 인터넷 망의 IP 스트림에 대해 우선, 디캡슐화를 수행한다. (S10) 아이피 모듈(210)은 인터넷 망으로부터 유입되는 IP 스트림의 헤더(예: IP header)를 제거하고, 나머지 페이로드(Payload) 부분들을 조합한 전송 스트림(TS)을 생성하여 출력한다.The signal conversion apparatus 200 according to the present invention first performs a decapsulation on an IP stream of an Internet network that is introduced into the IP module 210. [ (S10) The IP module 210 removes a header (e.g., an IP header) of an IP stream coming from the Internet network and generates and outputs a transport stream TS combining the remaining payload parts.

그리고, 상기 출력된 전송 스트림(TS)은 신호처리 프로세서(230)에 전달되어 ASI규격의 신호로 변환된다. (S20) 신호처리 프로세서(230)는 아이피 모듈(210)로부터 출력된 전송 스트림(TS)을 ASI규격으로 부호화하는 한편, 상기 전송 스트림(TS)을 일반 직렬TS 포맷으로 변환하여 출력한다.The transport stream TS is transferred to the signal processing processor 230 and converted into an ASI standard signal. (S20) The signal processing processor 230 encodes the transport stream TS output from the IP module 210 into the ASI standard, and converts the transport stream TS into a general serial TS format.

상기 신호처리 프로세서(230)를 거치며 변환된 신호(예: 직렬TS 신호) 혹은 부호화된 신호(예: ASI신호)는 도3에 도시된 바와 같이, 각각 소정의 디지털 변조과정(예: 8-vsb변조)을 거친 후, 동축 케이블을 통해 가입자측으로 전송된다. (S30) 상기 디지털 변조과정(예: 8-vsb변조)을 거친 신호는 콤바이너(combiner, 미도시) 또는 스플리터(splitter, 미도시)를 통해 가입자 단으로 전달되는 것이다. 3, the converted signal (for example, a serial TS signal) or the encoded signal (for example, an ASI signal) passing through the signal processing processor 230 are subjected to predetermined digital modulation processes such as 8-vsb Modulated), and then transmitted to the subscriber side through the coaxial cable. (S30) The signal that has undergone the digital modulation process (e.g., 8-vsb modulation) is transmitted to the subscriber terminal through a combiner (not shown) or a splitter (not shown).

한편, 장치 제어부(240)는 입출력 장치부(260)를 통해 입력된 사용자의 조작에 따라 상기 신호처리 프로세서(230)의 제1출력과 제2출력을 선택적으로 제어할 수 있다. The device control unit 240 may selectively control the first output and the second output of the signal processing processor 230 according to a user's operation input through the input / output unit 260.

또한, 장치 제어부(240)는 신호처리 프로세서(230)와 연동하여, 입출력 장치부(260)를 제어할 수 있다. 즉, 입출력 장치부(260)를 통해, 상기 신호처리 프로세서(230)의 동작 또는 출력신호를 디스플레이할 수 있다.In addition, the device control unit 240 can control the input / output device unit 260 in conjunction with the signal processing processor 230. That is, the operation or output signal of the signal processing processor 230 can be displayed through the input / output unit 260.

이상, 본 발명에 따른 장치 제어부(240)는, 프로그램이 기록된 매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 그리고 컴퓨터가 읽을 수 있는 매체는, 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. As described above, the device control unit 240 according to the present invention can be implemented as a computer-readable code on a medium on which a program is recorded. The computer-readable medium includes all kinds of recording devices in which data that can be read by a computer system is stored.

상기 컴퓨터가 읽을 수 있는 매체의 예로는, ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광 데이터 저장장치 등이 있으며, 상기 컴퓨터는 장치 제어부(240)를 포함할 수도 있다.Examples of the computer-readable medium include a ROM, a RAM, a CD-ROM, a magnetic tape, a floppy disk, an optical data storage, etc., and the computer may include a device control unit 240.

본 발명은 도면에 도시된 실시 예(들)를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형이 이루어질 수 있으며, 상기 설명된 실시예(들)의 전부 또는 일부가 선택적으로 조합되어 구성될 수도 있다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it will be understood by those skilled in the art that various changes and modifications may be made therein without departing from the spirit and scope of the invention as defined by the appended claims. May be constructed by selectively or in combination. Accordingly, the true scope of the present invention should be determined by the technical idea of the appended claims.

이상, 기술된 바와 같이, 본 발명에 따른 신호 변환장치는 IP스트림을 디캡슐화(Decapsulation)한 TS를 ASI규격으로 전송 및 변조(Modulation)하는 방식의 장치이다.As described above, the signal conversion apparatus according to the present invention is a device for transmitting and modulating a TS in which an IP stream is decapsulated according to the ASI standard.

본 발명에 따른 신호변환 장치는 디코딩 및 인코딩 과정을 거치지 않아 화질과 음질의 열화를 발생시키지 않으며, 종래 기술과 대비하여 공간 활용도가 높고 고장 및 전력소모가 적은 게 특징이며, 또한, ASI 전송용 동축 케이블 정도의 부자재만을 요구하므로 깔끔한 정리가 가능하다는 장점을 갖는다.
The signal conversion apparatus according to the present invention does not suffer from deterioration of picture quality and sound quality due to no decoding and encoding process, and is characterized by high space utilization, low failure and low power consumption compared to the prior art, It has the merit of being able to cleanly arrange because it requires only the auxiliary material of cable degree.

100, 200 : 신호 변환장치 120 : IP-STB
130 : 인코더 140, 270 : 모듈레이터
210 : IP모듈 220 : 메모리
230 : 신호처리 프로세서 240 : 장치 제어부
250 : 이퀄라이저 260 : 입출력 장치부
100, 200: signal conversion device 120: IP-STB
130: Encoder 140, 270: Modulator
210: IP module 220: memory
230: signal processing processor 240:
250: Equalizer 260: Input / output unit

Claims (7)

아이피(IP, Internet Protocol)로 전송하는 TS신호를 에이에스 아이(ASI, Asynchronous Serial Interface)신호로 변환하는 신호 변환장치에 있어서,
인터넷 프로토콜에 따라 네트워킹을 수행하는 하드웨어 칩으로서, 인터넷 망으로부터 유입되는 아이피 스트림을 디캡슐화하여 TS를 출력하는 아이피 모듈(210)과,
상기 디캡슐화된 TS를 ASI규격으로 부호화하여 출력하는 신호처리 프로세서(230)와,
상기 출력된 ASI신호를 교정하는 이퀄라이져(250)와,
사용자의 조작에 따른 신호를 입력받거나 상기 신호처리 프로세서의 동작 또는 출력신호를 디스플레이하는 입출력 장치부(260)와,
SPI(Serial Peripheral Interface)통신으로 상기 신호처리 프로세서와 연동하여 상기 입출력 장치부를 제어하는 장치 제어부(240)를 포함하여 구성되는 것을 특징으로 하는 신호 변환장치.
1. A signal conversion apparatus for converting a TS signal transmitted through an IP (Internet Protocol) into an ASI (Asynchronous Serial Interface) signal,
A hardware chip for performing networking according to an Internet protocol, comprising: an IP module (210) for decapsulating an IP stream coming from the Internet network and outputting a TS;
A signal processor 230 for encoding the decapsulated TS into an ASI standard and outputting the encoded TS,
An equalizer 250 for correcting the output ASI signal,
An input / output unit 260 for receiving a signal according to an operation of a user or displaying an operation or an output signal of the signal processing processor,
And a device control unit (240) for controlling the input / output unit in cooperation with the signal processing processor through SPI (Serial Peripheral Interface) communication.
제1항에 있어서, 상기 아이피 모듈(210)은
아이피(IP) 스트림을 디캡슐화하여 아이피(IP) 헤더를 제외한 나머지 페이로드 부분을 조합하여 완성된 전송 스트림(TS)를 출력하는 것을 특징으로 하는 신호 변환장치.
The method of claim 1, wherein the IP module (210)
Encapsulates an IP (Internet Protocol) stream and outputs the completed transport stream (TS) by combining the payload parts other than the IP header.
제2항에 있어서, 상기 신호처리 프로세서(230)는,
상기 디캡슐화된 TS를 일반 직렬TS 포맷으로 변환하여 출력하는 것을 특징으로 하는 신호 변환장치.
3. The apparatus of claim 2, wherein the signal processor (230)
Converts the decapsulated TS into a general serial TS format and outputs the converted signal.
제1항에 있어서,
상기 아이피 모듈(210)은 Wiznet W5100시리즈를 채용하고, 상기 신호처리 프로세서(230)는 FPGA EP3C25F256을 채용하고, 상기 장치 제어부(240)는 ATMEGA 8Bit Proc를 채용하여 구성되는 것을 특징으로 하는 신호 변환장치.
The method according to claim 1,
Characterized in that the IP module (210) employs the Wiznet W5100 series, the signal processor (230) employs the FPGA EP3C25F256 and the device controller (240) employs ATMEGA 8Bit Proc. .
아이피(IP, Internet Protocol)로 전송하는 TS신호를 에이에스 아이(ASI, Asynchronous Serial Interface)신호로 변환하는 신호 변환장치에 있어서,
인터넷 프로토콜에 따라 네트워킹을 수행하는 아이피 모듈 칩(210)을 통해, 인터넷 망으로부터 유입되는 아이피 스트림을 디캡슐화하는 과정과,
상기 디캡슐화된 TS를 신호처리 프로세서(230)에 입력하여 ASI규격의 신호 변환하는 과정과,
상기 변환된 ASI신호를 교정하여 디지털 변조하는 과정과,
장치 제어부(240)가 SPI통신으로 상기 신호처리 프로세서(230)와 연동하여, 입출력 장치부(260)를 제어하는 과정과,
상기 입출력 장치부(260)가 사용자로부터 신호를 입력받거나 상기 신호처리 프로세서(230)의 동작 또는 출력신호를 디스플레이하는 과정으로 이루어지는 것을 특징으로 하는 신호 변환방법.
1. A signal conversion apparatus for converting a TS signal transmitted through an IP (Internet Protocol) into an ASI (Asynchronous Serial Interface) signal,
Encapsulating an IP stream coming from the Internet through an IP module chip 210 performing networking according to an Internet protocol;
Inputting the decapsulated TS into the signal processor 230 and performing signal conversion of the ASI standard;
Modulating the converted ASI signal to digitally modulate the converted ASI signal,
A process in which the device control unit 240 controls the input / output device unit 260 in cooperation with the signal processing processor 230 through SPI communication,
Wherein the input / output unit (260) receives a signal from a user or displays an operation or an output signal of the signal processing processor (230).
제5항에 있어서, 상기 디캡슐화 과정은,
아이피(IP) 헤더를 제외한 나머지 페이로드 부분을 조합한 전송 스트림(TS)을 생성하는 과정인 것임을 특징으로 하는 신호 변환방법.
6. The method of claim 5,
And generating a transport stream (TS) combining the payload parts excluding the IP header.
제5항에 있어서,
상기 아이피 모듈(210)은 Wiznet W5100시리즈를 채용하고, 상기 신호처리 프로세서(230)는 FPGA EP3C25F256을 채용하고, 상기 장치 제어부(240)는 ATMEGA 8Bit Proc를 채용하여 구성되는 것을 특징으로 하는 신호변환 방법.
6. The method of claim 5,
Characterized in that the IP module (210) employs Wiznet W5100 series, the signal processor (230) employs FPGA EP3C25F256, and the device controller (240) employs ATMEGA 8Bit Proc .
KR1020140041732A 2014-04-08 2014-04-08 SIGNAL CONVERTING DEVICE AND METHOD FOR IP-to-ASI KR101405348B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140041732A KR101405348B1 (en) 2014-04-08 2014-04-08 SIGNAL CONVERTING DEVICE AND METHOD FOR IP-to-ASI

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140041732A KR101405348B1 (en) 2014-04-08 2014-04-08 SIGNAL CONVERTING DEVICE AND METHOD FOR IP-to-ASI

Publications (1)

Publication Number Publication Date
KR101405348B1 true KR101405348B1 (en) 2014-06-11

Family

ID=51132326

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140041732A KR101405348B1 (en) 2014-04-08 2014-04-08 SIGNAL CONVERTING DEVICE AND METHOD FOR IP-to-ASI

Country Status (1)

Country Link
KR (1) KR101405348B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160134104A (en) * 2015-05-14 2016-11-23 현대자동차주식회사 System and Method for controlling Power Line Communication

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010063754A (en) * 1999-12-24 2001-07-09 오길록 IP Packet Forwarding Method and Apparatus for ATM Switch-based IP Router, And Routing Apparatus using them
KR20010084657A (en) * 2000-02-28 2001-09-06 윤종용 Method for processing padding of ppp frame in vpn
KR20030056106A (en) * 2001-12-27 2003-07-04 한국전자통신연구원 Transmitting Data Processor (TDP) and control method based on PMC in the Central Station for the Satellite Communication Systems
KR20060101736A (en) * 2005-03-21 2006-09-26 삼성전자주식회사 Packet based re-trnasporting system for dmb service and its apparatus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010063754A (en) * 1999-12-24 2001-07-09 오길록 IP Packet Forwarding Method and Apparatus for ATM Switch-based IP Router, And Routing Apparatus using them
KR20010084657A (en) * 2000-02-28 2001-09-06 윤종용 Method for processing padding of ppp frame in vpn
KR20030056106A (en) * 2001-12-27 2003-07-04 한국전자통신연구원 Transmitting Data Processor (TDP) and control method based on PMC in the Central Station for the Satellite Communication Systems
KR20060101736A (en) * 2005-03-21 2006-09-26 삼성전자주식회사 Packet based re-trnasporting system for dmb service and its apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160134104A (en) * 2015-05-14 2016-11-23 현대자동차주식회사 System and Method for controlling Power Line Communication
KR101684113B1 (en) 2015-05-14 2016-12-07 현대자동차주식회사 System and Method for controlling Power Line Communication

Similar Documents

Publication Publication Date Title
US8301982B2 (en) RTP-based loss recovery and quality monitoring for non-IP and raw-IP MPEG transport flows
US20100319037A1 (en) Method of controlling devices and tuner device
US20060130110A1 (en) Apparatus for receiving MPEG-2 A/V data using cable modem
US20110289538A1 (en) Ratings and quality measurements for digital broadcast viewers
WO2020086452A1 (en) Low-latency video internet streaming for management and transmission of multiple data streams
US8532172B2 (en) Adaptive language descriptors
US8875192B2 (en) Method and apparatus for multiple audio outputs
US20090106806A1 (en) Broadcast receiver and system information processing method
KR101519000B1 (en) Apparatus of an encoder embedded with a modulator for automatic switching and Method thereof
KR102139107B1 (en) System and method for providing the broadcasting data mirroring service of smart phone communicated with smart TV capable of receiving multi channel broadcasting signals
KR101405348B1 (en) SIGNAL CONVERTING DEVICE AND METHOD FOR IP-to-ASI
KR20060066591A (en) Apparatus for receiving mpeg-2 a/v data using cable modem
EP2555533A2 (en) High-bandwidth audio/video transmission processing system
KR102281856B1 (en) Apparatus for converting broadcasting signal method for using the same
KR102662292B1 (en) A smartphone that mirrors the image of a smart TV and mirroring method
KR100861239B1 (en) Ip media gateway for digital and ip broadcast
KR101727033B1 (en) Digital broadcast receiver and method for displaying a image
EP2946564B1 (en) Transmission arrangement for wirelessly transmitting an mpeg2-ts-compatible data stream
US20170019689A1 (en) Broadcast signal convertion and insertion to cable convertor box
US20200275170A1 (en) Transmission apparatus, transmission method, reception apparatus, and reception method
US10484116B2 (en) Apparatus for converting broadcast signal and method for using the same
KR101738357B1 (en) System and method for preventing cut off of user screen caused of same channel in digital broadcasting
KR20090003897A (en) Broadcasting receiver and processing method for broadcasting signal
KR20090051389A (en) System for processing broadcasting-signal using the satellite digital broadcasting media gateway and broadcast-receiving apparatus
JP2021083084A (en) Video receiving device and video receiving method

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180604

Year of fee payment: 5