KR101401263B1 - Tandem-type correlated double sampling circuit and digital image sensor using the same - Google Patents

Tandem-type correlated double sampling circuit and digital image sensor using the same Download PDF

Info

Publication number
KR101401263B1
KR101401263B1 KR1020120098637A KR20120098637A KR101401263B1 KR 101401263 B1 KR101401263 B1 KR 101401263B1 KR 1020120098637 A KR1020120098637 A KR 1020120098637A KR 20120098637 A KR20120098637 A KR 20120098637A KR 101401263 B1 KR101401263 B1 KR 101401263B1
Authority
KR
South Korea
Prior art keywords
sampling
signal
sampling signal
control signal
unit
Prior art date
Application number
KR1020120098637A
Other languages
Korean (ko)
Other versions
KR20140032144A (en
Inventor
김은화
Original Assignee
주식회사 룩센테크놀러지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 룩센테크놀러지 filed Critical 주식회사 룩센테크놀러지
Priority to KR1020120098637A priority Critical patent/KR101401263B1/en
Publication of KR20140032144A publication Critical patent/KR20140032144A/en
Application granted granted Critical
Publication of KR101401263B1 publication Critical patent/KR101401263B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • H03F3/45973—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 발명의 실시예들에 따른 이미지 센서의 픽셀 독출 집적 회로는, 리셋 제어 신호가 활성화되는 동안에 기준 전압을 출력하고 리셋 제어 신호와 중첩되지 않는 입력 제어 신호가 활성화되는 동안 아날로그 신호원으로부터 제공되는 입력 신호를 저잡음 증폭하는 동작을 독출 주기마다 반복하는 증폭부, 기준 전압 또는 저잡음 증폭된 입력 신호를 저역 통과 필터링하는 필터링부, 증폭부에서 기준 전압이 출력되는 동안에 제1 제어 신호에 따라 필터링된 기준 전압을 샘플링한 제1 샘플링 신호와, 증폭부에서 입력 신호가 출력되는 동안에 필터링된 입력 신호를 제2 제어 신호에 따라 샘플링한 제2 샘플링 신호를 각각 독출 주기마다 출력하는 1차 샘플링부 및 제1 샘플링 신호와 제2 샘플링 신호를 제3 제어 신호에 따라 각각 샘플링한 제3 샘플링 신호 및 제4 샘플링 신호를 각각 외부로 독출 주기마다 출력하는 2차 샘플링부를 포함할 수 있다.The pixel readout integrated circuit of the image sensor according to the embodiments of the present invention outputs the reference voltage while the reset control signal is activated and the input signal supplied from the analog signal source while the input control signal which is not overlapped with the reset control signal is activated An amplifier for repeatedly performing low noise amplification of the signal at each reading period; a filtering unit for low-pass-filtering the reference signal or the low-noise amplified input signal; a filtering unit for filtering the reference voltage filtered in response to the first control signal, A first sampling unit for outputting a first sampling signal obtained by sampling the first sampling signal according to the first control signal and a second sampling signal obtained by sampling the input signal filtered while the input signal is outputted by the amplification unit according to the second control signal, A third sampling signal obtained by sampling the signal and the second sampling signal according to the third control signal, 4 may comprise a sampled signal sampled secondary unit outputting the read at each cycle to the outside.

Description

탠덤형 상관 이중 샘플링 회로 및 이미지 센서 장치{TANDEM-TYPE CORRELATED DOUBLE SAMPLING CIRCUIT AND DIGITAL IMAGE SENSOR USING THE SAME}TECHNICAL FIELD [0001] The present invention relates to a tandem-type correlated double sampling circuit and an image sensor device. [0002] TANDEM-TYPE CORRELATED DOUBLE SAMPLING CIRCUIT AND DIGITAL IMAGE SENSOR USING THE SAME [

본 발명은 엑스선 검출 기술에 관한 것으로, 더욱 상세하게는, 상관 이중 샘플링 기법을 이용한 엑스선 검출 기술에 관한 것이다.The present invention relates to x-ray detection techniques and, more particularly, to x-ray detection techniques using correlated double sampling techniques.

최근에 등장하고 있는 대형 평판 엑스선 검출 장치는 종래의 엑스선 필름을 대체할 수 있도록 TFT(thin film transistor) 패널 기술을 이용하여 엑스선 필름의 크기에 상응하는 대형 평판 TFT 패널 상에 엑스선 검출 픽셀 회로들과 영상 처리 회로들을 구현한 것이다.Recently, a large-sized flat-panel X-ray detector has been used to detect x-ray detection pixel circuits on a large-sized flat panel TFT panel corresponding to the size of x-ray film using TFT (thin film transistor) Image processing circuits.

이러한 평판 엑스선 검출 장치를 비롯한 이미지 센서 장치들은 소정 개수의 행과 열을 가지고 2차원 매트릭스 형태로 배치된 픽셀들(Pixels)과 픽셀 독출 집적 회로들(ROICs: read-out integrated circuits)을 포함한다.Image sensor devices, including such flat panel x-ray detectors, include pixels and pixel read-out integrated circuits (ROICs) arranged in a two-dimensional matrix with a predetermined number of rows and columns.

이러한 픽셀 독출 집적 회로는 이미지 센서의 픽셀 어레이 내의 각 픽셀들의 포토다이오드에서 발생한 신호(전하)를 감지하여 그 크기에 비례하는 전압 신호로 변환 및 증폭하며, 최종적인 픽셀 신호를 예를 들어 아날로그 신호 또는 디지털 데이터 형태로 출력하는 회로이다.The pixel readout integrated circuit senses a signal (charge) generated in a photodiode of each pixel in the pixel array of the image sensor, converts the amplified signal into a voltage signal proportional to its size, amplifies the final pixel signal, It is a circuit to output in the form of digital data.

종래의 픽셀 독출 집적 회로의 동작을 간단하게 설명하면, 픽셀의 포토다이오드에서 발생하는 전하량은 제어 게이트에 의해 하나의 행마다 순차적으로 데이터라인을 통해 증폭부로 입력된다. The operation of the conventional pixel readout integrated circuit will be briefly described. The amount of charge generated in the photodiode of the pixel is input to the amplification unit through the data line sequentially for each row by the control gate.

증폭부는 입력된 전하량을 전압으로 변환 및 증폭하고, 이어서 상관 이중 샘플링 회로(Correlated Double Sampling, 이하 CDS 회로라 칭함)에서 리셋 전압과 신호 전압을 각각 샘플링하여 출력한다. CDS 회로의 다음 단에서 리셋 전압과 신호 전압 사이의 차이로서 해당 픽셀의 유효한 픽셀 신호를 출력한다.The amplifying unit converts and converts the input charge amount into a voltage, and then samples and outputs a reset voltage and a signal voltage in a correlated double sampling (CDS) circuit. And outputs a valid pixel signal of the corresponding pixel as the difference between the reset voltage and the signal voltage at the next stage of the CDS circuit.

샘플링 회로가 출력하는 픽셀 신호는 아날로그 신호 형태로서, 이후에 영상을 가공하기 위한 디지털 신호 처리(DSP)를 하려면, 먼저 아날로그 픽셀 신호를 아날로그-디지털 변환기(ADC)로 전송하여 디지털 값으로 변환하여야 한다.The pixel signal output from the sampling circuit is an analog signal. If a digital signal processing (DSP) for processing an image is to be performed later, the analog pixel signal should first be transferred to an analog-to-digital converter (ADC) .

그런데, 이미지 센서 상의 수많은 픽셀 독출 집적 회로들에서 샘플링된 픽셀 신호들은 빠르게 출력될 수 없다. 외부의 ADC 또는 그 밖의 장치로 픽셀 신호들을 출력할 채널은 한정되어 있고 외부의 ADC나 그 밖의 장치가 픽셀 신호들을 수신하고 처리하는 속도도 제한되기 때문에, 한 프레임을 이루는 픽셀 신호들이 전부 출력되는 데에는 상당한 시간이 걸린다.However, pixel signals sampled in numerous pixel readout integrated circuits on an image sensor can not be output quickly. Since the channel for outputting pixel signals to an external ADC or other device is limited and the speed with which an external ADC or other device can receive and process pixel signals is also limited, It takes a considerable amount of time.

또한, 종래의 CDS 샘플링 회로는 현재 프레임에 해당하는 픽셀 신호들이 픽셀 독출 집적 회로들에서 모두 출력되기 전에는 다음 프레임을 위한 CDS 샘플링을 시작할 수 없을 뿐 아니라, 픽셀 독출 집적 회로들이 CDS 샘플링을 수행하고 있는 동안에는 픽셀 신호를 출력할 수 없다.In addition, the conventional CDS sampling circuit can not start CDS sampling for the next frame until the pixel signals corresponding to the current frame are all output in the pixel readout integrated circuits, and the pixel readout integrated circuits perform CDS sampling The pixel signal can not be output.

따라서, 종래의 CDS 샘플링 기법을 이용하는 이미지 센서 장치는 CDS 샘플링 주기와 픽셀 신호 출력 주기를 반복되어야 하므로 프레임 출력 속도를 향상시키기 어렵다.Therefore, the image sensor device using the conventional CDS sampling technique has to repeat the CDS sampling period and the pixel signal output period, so it is difficult to improve the frame output speed.

본 발명이 해결하고자 하는 과제는 CDS 샘플링 및 픽셀 신호 출력을 각각 연속적으로 수행할 수 있는 탠덤형 상관 이중 샘플링 회로 및 이미지 센서 장치를 제공하는 데에 있다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a tandem-type correlated double sampling circuit and an image sensor device capable of continuously performing CDS sampling and pixel signal output, respectively.

본 발명의 일 측면에 따른 탠덤형 상관 이중 샘플링 회로는,A tandem-type correlated double sampling circuit according to an aspect of the present invention includes:

주기적으로 단속되는 입력 신호를 입력 단자를 통해 수신하고, 상기 입력 신호가 차단된 중에 상기 입력 단자의 전압을 제1 제어 신호에 따라 샘플링한 제1 샘플링 신호와 상기 입력 신호가 입력되는 중에 상기 입력 신호를 제2 제어 신호에 따라 샘플링한 제2 샘플링 신호를 각각 독출 주기마다 출력하는 1차 샘플링부; 및A first sampling signal obtained by sampling an input signal intermittently interrupted via an input terminal and sampling the voltage of the input terminal in accordance with a first control signal while the input signal is interrupted, A first sampling unit for outputting a second sampling signal sampled according to a second control signal at each reading period; And

상기 제1 샘플링 신호와 상기 제2 샘플링 신호를 제3 제어 신호에 따라 각각 샘플링한 제3 샘플링 신호 및 제4 샘플링 신호를 각각 외부로 독출 주기마다 출력하는 2차 샘플링부를 포함할 수 있다.And a second sampling unit for outputting a third sampling signal and a fourth sampling signal obtained by sampling the first sampling signal and the second sampling signal according to a third control signal, respectively, to the outside at each reading period.

일 실시예에 따라, 상기 제3 제어 신호는, 현재 독출 주기에 상기 제2 샘플링 신호의 샘플링이 완료된 후에 활성화되고 현재 독출 주기에 상기 제3 샘플링 신호 및 제4 샘플링 신호의 샘플링이 완료된 후에 비활성화될 수 있다.According to one embodiment, the third control signal is activated after the sampling of the second sampling signal is completed in the current reading period and is deactivated after the sampling of the third sampling signal and the fourth sampling signal is completed in the current reading period .

일 실시예에 따라, 상기 2차 샘플링부는,According to one embodiment, the secondary sampling unit comprises:

현재 독출 주기에 상기 제1 샘플링 신호와 상기 제2 샘플링 신호를 제3 제어 신호에 따라 각각 샘플링하여 제3 샘플링 신호 및 제4 샘플링 신호를 생성하고, 빨라도 현재 독출 주기에 상기 제3 샘플링 신호 및 제4 샘플링 신호가 생성된 후부터 늦어도 다음 독출 주기에 상기 제3 제어 신호에 의해 새로운 제3 샘플링 신호 및 제4 샘플링 신호의 샘플링 동작이 개시되기 전까지의 시구간 내에, 상기 제3 샘플링 신호와 제4 샘플링 신호를 각각 외부로 출력하도록 동작할 수 있다.The third sampling signal and the fourth sampling signal are generated by sampling the first sampling signal and the second sampling signal according to the third control signal in the current reading period, The third sampling signal and the fourth sampling signal are generated within the time period from when the fourth sampling signal is generated until the sampling operation of the new third sampling signal and the fourth sampling signal is started by the third control signal at the latest readout period at the latest, And to output signals to the outside respectively.

일 실시예에 따라, 상기 2차 샘플링부는,According to one embodiment, the secondary sampling unit comprises:

현재 독출 주기에 샘플링된 상기 제3 샘플링 신호 및 제4 샘플링 신호를, 다음 독출 주기가 시작한 후부터 다음 독출 주기에 새로운 제3 샘플링 신호 및 제4 샘플링 신호의 샘플링 동작이 개시되기 전까지의 시구간 내에, 출력하도록 동작할 수 있다.The third sampling signal and the fourth sampling signal which are sampled in the current reading period are output in the time period from the start of the next reading period to the beginning of the sampling operation of the new third sampling signal and the fourth sampling signal in the next reading period, Lt; / RTI >

일 실시예에 따라, 상기 2차 샘플링부는,According to one embodiment, the secondary sampling unit comprises:

상기 제1 샘플링 신호를 상기 제3 제어 신호에 따라 샘플링 및 홀딩(sample and hold)하여 상기 제3 샘플링 신호를 생성 및 출력하는 제3 샘플 및 홀드부; 및A third sample and hold unit for sampling and holding the first sampling signal according to the third control signal to generate and output the third sampling signal; And

상기 제2 샘플링 신호를 상기 제3 제어 신호에 따라 샘플링 및 홀딩하여 상기 제4 샘플링 신호를 생성 및 출력하는 제4 샘플 및 홀드부를 포함할 수 있다.And a fourth sample and hold unit for sampling and holding the second sampling signal according to the third control signal to generate and output the fourth sampling signal.

본 발명의 다른 측면에 따른 반도체 집적 회로 장치는 다양한 실시예들에 따른 탠덤형 상관 이중 샘플링 회로를 가질 수 있다.A semiconductor integrated circuit device according to another aspect of the present invention may have a tandem-type correlated double sampling circuit according to various embodiments.

본 발명의 다른 측면에 따른 이미지 센서의 픽셀 독출 집적 회로는,According to another aspect of the present invention, there is provided a pixel readout integrated circuit of an image sensor,

리셋 제어 신호가 활성화되는 동안에 기준 전압을 출력하고 상기 리셋 제어 신호와 중첩되지 않는 입력 제어 신호가 활성화되는 동안 아날로그 신호원으로부터 제공되는 입력 신호를 저잡음 증폭하는 동작을 독출 주기마다 반복하는 증폭부;An amplifier for outputting a reference voltage while the reset control signal is activated and performing low noise amplification of the input signal provided from the analog signal source during the activation of the input control signal which is not overlapped with the reset control signal at every readout period;

상기 기준 전압 또는 상기 저잡음 증폭된 입력 신호를 저역 통과 필터링하는 필터링부;A filtering unit for performing low-pass filtering on the reference voltage or the low-noise amplified input signal;

상기 증폭부에서 기준 전압이 출력되는 동안에 제1 제어 신호에 따라 상기 필터링된 기준 전압을 샘플링한 제1 샘플링 신호와, 상기 증폭부에서 입력 신호가 출력되는 동안에 상기 필터링된 입력 신호를 제2 제어 신호에 따라 샘플링한 제2 샘플링 신호를 각각 독출 주기마다 출력하는 1차 샘플링부; 및A first sampling signal obtained by sampling the filtered reference voltage according to a first control signal while the reference voltage is being output from the amplification unit and a second sampling signal obtained by sampling the filtered input signal while the input signal is being output by the amplification unit, A first sampling unit for outputting a second sampling signal sampled according to the sampling period at each reading period; And

상기 제1 샘플링 신호와 상기 제2 샘플링 신호를 제3 제어 신호에 따라 각각 샘플링한 제3 샘플링 신호 및 제4 샘플링 신호를 각각 외부로 독출 주기마다 출력하는 2차 샘플링부를 포함할 수 있다.And a second sampling unit for outputting a third sampling signal and a fourth sampling signal obtained by sampling the first sampling signal and the second sampling signal according to a third control signal, respectively, to the outside at each reading period.

일 실시예에 따라, 상기 제3 제어 신호는 현재 독출 주기에 상기 제2 샘플링 신호의 샘플링이 완료된 후에 활성화되고 현재 독출 주기에 상기 제3 샘플링 신호 및 제4 샘플링 신호의 샘플링이 완료되면 비활성화될 수 있다.According to one embodiment, the third control signal is activated after the sampling of the second sampling signal is completed in the current reading period and may be inactivated when the sampling of the third and fourth sampling signals is completed in the current reading period have.

일 실시예에 따라, 상기 2차 샘플링부는,According to one embodiment, the secondary sampling unit comprises:

현재 독출 주기에 상기 제1 샘플링 신호와 상기 제2 샘플링 신호를 제3 제어 신호에 따라 각각 샘플링하여 제3 샘플링 신호 및 제4 샘플링 신호를 생성하고, 빨라도 현재 독출 주기에 상기 제3 샘플링 신호 및 제4 샘플링 신호가 생성된 후부터 늦어도 다음 독출 주기에 상기 제3 제어 신호에 의해 새로운 제3 샘플링 신호 및 제4 샘플링 신호의 샘플링 동작이 개시되기 전까지의 시구간 내에, 상기 제3 샘플링 신호와 제4 샘플링 신호를 각각 외부로 출력하도록 동작할 수 있다.The third sampling signal and the fourth sampling signal are generated by sampling the first sampling signal and the second sampling signal according to the third control signal in the current reading period, The third sampling signal and the fourth sampling signal are generated within the time period from when the fourth sampling signal is generated until the sampling operation of the new third sampling signal and the fourth sampling signal is started by the third control signal at the latest readout period at the latest, And to output signals to the outside respectively.

일 실시예에 따라, 상기 2차 샘플링부는,According to one embodiment, the secondary sampling unit comprises:

현재 독출 주기에 샘플링된 상기 제3 샘플링 신호 및 제4 샘플링 신호를, 다음 독출 주기가 시작한 후부터 다음 독출 주기에 새로운 제3 샘플링 신호 및 제4 샘플링 신호의 샘플링 동작이 개시되기 전까지의 시구간 내에, 출력하도록 동작할 수 있다.The third sampling signal and the fourth sampling signal which are sampled in the current reading period are output in the time period from the start of the next reading period to the beginning of the sampling operation of the new third sampling signal and the fourth sampling signal in the next reading period, Lt; / RTI >

일 실시예에 따라, 상기 2차 샘플링부는,According to one embodiment, the secondary sampling unit comprises:

상기 제1 샘플링 신호를 상기 제3 제어 신호에 따라 샘플링 및 홀딩하여 상기 제3 샘플링 신호를 생성 및 출력하는 제3 샘플 및 홀드부; 및A third sample and hold unit for sampling and holding the first sampling signal according to the third control signal to generate and output the third sampling signal; And

상기 제2 샘플링 신호를 상기 제3 제어 신호에 따라 샘플링 및 홀딩하여 상기 제4 샘플링 신호를 생성 및 출력하는 제4 샘플 및 홀드부를 포함할 수 있다.And a fourth sample and hold unit for sampling and holding the second sampling signal according to the third control signal to generate and output the fourth sampling signal.

본 발명의 또 다른 측면에 따른 이미지 센서는 본 발명의 다른 측면의 실시예들에 따른 픽셀 독출 집적 회로를 가질 수 있다.An image sensor according to another aspect of the present invention may have a pixel readout integrated circuit according to other embodiments of the present invention.

본 발명의 탠덤형 상관 이중 샘플링 회로 및 이미지 센서 장치에 따르면, CDS 샘플링이 이루어지는 동시에 픽셀 신호가 출력되므로, 동일한 픽셀 구조로도 두 배의 프레임 출력 속도 향상을 얻을 수 있다.According to the tandem-type correlated double sampling circuit and the image sensor apparatus of the present invention, since the pixel signal is output at the same time as the CDS sampling is performed, a double frame output speed improvement can be obtained even with the same pixel structure.

본 발명의 탠덤형 상관 이중 샘플링 회로 및 이미지 센서 장치에 따르면, 외부에 픽셀 신호를 출력하는 처리 속도가 빨라 정지 영상 뿐 아니라 동영상 표현도 가능하다.According to the tandem-type correlated double sampling circuit and the image sensor apparatus of the present invention, since the processing speed of outputting pixel signals to the outside is fast, not only a still image but also a moving image can be displayed.

도 1은 본 발명의 일 실시예에 따른 탠덤형 상관 이중 샘플링 회로를 간략하게 예시한 블록도이다.
도 2는 본 발명의 일 실시예에 따른 이미지 센서 장치를 간략하게 예시한 블록도이다.
도 3은 본 발명의 일 실시예에 따른 이미지 센서 장치에 사용되는 독출 집적 회로를 간략하게 예시한 블록도이다.
도 4는 본 발명의 일 실시예에 따른 독출 집적 회로를 예시한 회로도이다.
도 5는 본 발명의 일 실시예에 따른 독출 집적 회로의 동작을 예시한 타이밍도이다.1 is a block diagram briefly illustrating a tandem-type correlated double sampling circuit in accordance with one embodiment of the present invention.
2 is a block diagram briefly illustrating an image sensor device according to an embodiment of the present invention.
3 is a block diagram briefly illustrating a readout integrated circuit used in an image sensor device according to an embodiment of the present invention.
4 is a circuit diagram illustrating a readout integrated circuit according to an embodiment of the present invention.
5 is a timing diagram illustrating an operation of a readout integrated circuit according to an embodiment of the present invention.

본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다. For the embodiments of the invention disclosed herein, specific structural and functional descriptions are set forth for the purpose of describing an embodiment of the invention only, and it is to be understood that the embodiments of the invention may be practiced in various forms, The present invention should not be construed as limited to the embodiments described in Figs.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. The same reference numerals are used for the same constituent elements in the drawings and redundant explanations for the same constituent elements are omitted.

도 1은 본 발명의 일 실시예에 따른 탠덤형 상관 이중 샘플링 회로를 간략하게 예시한 블록도이다.1 is a block diagram briefly illustrating a tandem-type correlated double sampling circuit in accordance with one embodiment of the present invention.

도 1을 참조하면, 본 발명에 따른 탠덤형(Tandem-type) 상관 이중 샘플링 회로(10)는 상관 이중 샘플링을 수행할 수 있도록 신호 리셋과 신호 입력이 반복되는 아날로그 입력 신호를 1차적으로 상관 이중 샘플링하여 두 개의 샘플링 신호들(CDS11, CDS21)을 생성하는 1차 샘플링부(11)와, 1차적으로 샘플링된 두 개의 샘플링 신호들(CDS11, CDS21)을 2차적으로 샘플링 및 홀딩하여 두 개의 샘플링 신호들(CDS21, CDS22)을 생성하는 2차 샘플링부(12)를 포함하며, 2차 샘플링된 두 개의 샘플링 신호들(CDS21, CDS22)의 출력을 제어하는 출력 스위치들(SW41, SW42)을 더 포함할 수 있다.Referring to FIG. 1, a tandem-type correlated double sampling circuit 10 according to the present invention includes an analogue input signal having a signal reset and a signal input repeatedly so as to perform correlated double sampling, A first sampling unit 11 for sampling two sampling signals CDS11 and CDS21 to generate two sampling signals CDS11 and CDS21 and a second sampling unit for sampling two sampling signals CDS11 and CDS21 primarily sampled, Output switches SW41 and SW42 for controlling the outputs of the two sampled two sampling signals CDS21 and CDS22 and a second sampling unit 12 for generating signals CDS21 and CDS22 .

1차 샘플링부(11)는 기존의 다양한 구조의 상관 이중 샘플링 회로들로써 구현될 수 있다. The primary sampling unit 11 may be implemented with correlated double sampling circuits of various existing structures.

신호 리셋과 신호 입력의 반복을 위해, 아날로그 신호원이 신호 리셋과 신호 입력을 반복하도록 구성될 수도 있고, 경우에 따라서는 아날로그 신호원은 지속적으로 입력 신호를 제공하지만 1차 샘플링부(11)의 앞단에서 소정의 스위치가 1차 샘플링부(11)에 리셋 시의 전압 파형과 신호 입력 시의 전압 파형 중 하나를 전달하도록 구성될 수도 있다.In order to repeat the signal reset and signal input, the analog signal source may be configured to repeat the signal reset and signal input, and in some cases the analog signal source may continuously provide the input signal, A predetermined switch at the front end may be configured to transmit either the voltage waveform at the time of reset and the voltage waveform at the time of signal input to the primary sampling unit 11. [

1차 샘플링부(11)는 주기적으로 단속되는 샘플링 입력 신호(CDS_IN)를 입력 단자를 통해 수신한다. 리셋 구간에 또는 샘플링 입력 신호(CDS_IN)가 차단된 중에, 1차 샘플링부(11)는 입력 단자의 전압을 제1 제어 신호(CS1)에 따라 샘플링하여 제1 샘플링 신호(CDS11)를 생성한다. 신호 입력 구간에 또는 샘플링 입력 신호(CDS_IN)가 입력되는 중에는, 1차 샘플링부(11)는 제2 제어 신호(CS2)에 따라 샘플링하여 제2 샘플링 신호(CDS21)를 생성한다.The primary sampling unit 11 receives the sampling input signal CDS_IN periodically interrupted via the input terminal. During the reset period or while the sampling input signal CDS_IN is cut off, the first sampling unit 11 samples the voltage of the input terminal according to the first control signal CS1 to generate the first sampling signal CDS11. During the signal input period or while the sampling input signal CDS_IN is being input, the first sampling unit 11 samples the signal according to the second control signal CS2 to generate the second sampling signal CDS21.

상관 이중 샘플링은 이렇게 리셋 구간에서 잡음을 샘플링한 전압 레벨과 신호 입력 구간에서 잡음과 정보를 모두 가진 신호를 샘플링한 전압 레벨의 차이로써 정보만을 추출하는 샘플링 기법으로, 아날로그 디지털 변환의 일부로서 흔히 사용된다. 상관 이중 샘플링된 신호들의 전압 레벨의 차이를 디지털 변환하면 아날로그 입력 신호에서 잡음을 제거한 정보의 크기를 디지털 데이터로 얻을 수 있다.Correlated double sampling is a sampling technique that extracts information only as the difference between the voltage level at which noise is sampled in the reset interval and the voltage level at which the signal with both noise and information in the signal input interval is sampled. do. When the difference between the voltage levels of the correlated double sampled signals is digitally converted, the magnitude of the information from which the noise is removed from the analog input signal can be obtained as digital data.

그러나 종래에는 상관 이중 샘플링을 마친 다음에 상관 이중 샘플링된 신호들을 출력할 수 있고, 또한 상관 이중 샘플링된 신호를 출력한 후에 다음 차례의 상관 이중 샘플링을 개시할 수 있기 때문에, 전체적인 독출 속도가 제한될 수 밖에 없다.However, conventionally it is possible to output correlated double-sampled signals after completing the correlated double sampling and also to start the next correlated double sampling after outputting the correlated double-sampled signal, so that the overall readout rate is limited I can not help it.

반면에, 본 발명의 탠덤형 상관 이중 샘플링 회로(10)는 제1 샘플링 신호(CDS11)와 제2 샘플링 신호(CDS21)를 제3 제어 신호(CS3)에 따라 각각 샘플링한 제3 샘플링 신호(CDS12) 및 제4 샘플링 신호(CDS22)를 각각 외부로 독출 주기마다 출력하는 2차 샘플링부(12)를 더 포함한다.On the other hand, the tandem-type correlated double sampling circuit 10 of the present invention includes a third sampling signal CDS12 (which is obtained by sampling the first sampling signal CDS11 and the second sampling signal CDS21 according to the third control signal CS3) ) And a fourth sampling signal (CDS22) to the outside every readout period.

2차 샘플링부(12)가 제1 샘플링 신호(CDS11)와 제2 샘플링 신호(CDS21)를 각각 샘플링 커패시터들(C31, C32)에서 샘플 및 홀드하여 제3 샘플링 신호(CDS12)와 제4 샘플링 신호(CDS22)생성하고 또한 자체적으로 출력하기 때문에, 1차 샘플링부(11)는 제1 샘플링 신호(CDS11)와 제2 샘플링 신호(CDS21)의 출력을 계속 유지하고 있을 필요가 없다.The second sampling unit 12 samples and holds the first sampling signal CDS11 and the second sampling signal CDS21 in the sampling capacitors C31 and C32 respectively and outputs the third sampling signal CDS12 and the fourth sampling signal CDS21, The first sampling unit 11 does not need to continuously maintain the output of the first sampling signal CDS11 and the second sampling signal CDS21 because the first sampling signal CDS22 is generated and output by itself.

따라서, 1차 샘플링부(11)는 곧바로 다음 입력 신호의 상관 이중 샘플링을 개시할 수 있다. 2차 샘플링부(12)는, 1차 샘플링부(11)가 다음 차례의 상관 이중 샘플링을 수행하는 동안에, 1차 샘플링부(11)로부터 전달받아 샘플링 커패시터들(C31, C32)에서 샘플 및 홀드된 제3 샘플링 신호(CDS12)와 제4 샘플링 신호(CDS22)를 출력한다.Thus, the primary sampling unit 11 can immediately begin correlated double sampling of the next input signal. The secondary sampling unit 12 receives the sample and hold signals from the sampling capacitors C31 and C32 received from the primary sampling unit 11 while the primary sampling unit 11 performs the next correlated double sampling, And outputs the third sampling signal CDS12 and the fourth sampling signal CDS22.

이로써, 1차 샘플링부(11)는 상관 이중 샘플링을, 2차 샘플링부(12)는 샘플링된 신호들의 출력을 각자 동시에 수행할 수 있다. 외부에서 볼 때, 상관 이중 샘플링된 신호들이 실질적으로 연속적으로 출력된다.In this way, the primary sampling unit 11 can perform correlated double sampling, and the secondary sampling unit 12 can simultaneously output sampled signals. From the outside, the correlated double sampled signals are output substantially continuously.

실시예에 따라, 2차 샘플링부(12)의 샘플 및 홀드를 제어하는 제3 제어 신호(CS3)는, 현재 독출 주기에 아날로그 신호원으로부터 입력 신호가 차단된 후부터 다음 독출 주기에 제1 제어 신호가 활성화되기 전까지의 시구간 내에서, 적절한 타이밍에 활성화되고 다시 비활성화될 수 있다.According to the embodiment, the third control signal CS3, which controls the sample and hold of the secondary sampling unit 12, is set to the first control signal CS3 at the next readout period after the input signal is interrupted from the analog signal source at the present readout period, May be activated and deactivated again at appropriate timings within the time period before activation of the < RTI ID = 0.0 >

좀더 구체적인 실시예에서, 2차 샘플링부(12)의 샘플 및 홀드를 제어하는 제3 제어 신호(CS3)는, 현재 독출 주기에 제2 샘플링 신호(CDS21)의 샘플링이 완료된 후에 활성화되고 현재 독출 주기에 제3 샘플링 신호(CDS12) 및 제4 샘플링 신호(CDS22)의 샘플링이 완료된 후에 비활성화될 수 있다.In a more specific embodiment, the third control signal CS3 for controlling the sample and hold of the secondary sampling unit 12 is activated after the sampling of the second sampling signal CDS21 is completed in the current reading period, After the sampling of the third sampling signal CDS12 and the fourth sampling signal CDS22 is completed.

나아가, 2차 샘플링부(12)는 현재 독출 주기에 제3 제어 신호(CS3)에 따라 샘플링된 제3 샘플링 신호(CDS12) 및 제4 샘플링 신호(CDS22)를, 빨라도 현재 독출 주기에 제3 샘플링 신호(CDS12) 및 제4 샘플링 신호(CDS22)가 생성된 후부터, 늦어도 다음 독출 주기에 제3 제어 신호(CS3)에 의해 새로운 제3 샘플링 신호(CDS12) 및 제4 샘플링 신호(CDS22)의 샘플링 동작이 개시되기 전까지의 시구간 내에, 각각 외부로 출력할 수 있다.Further, the second sampling unit 12 outputs the third sampling signal CDS12 and the fourth sampling signal CDS22 sampled according to the third control signal CS3 in the current reading period, Sampling operation of the new third sampling signal CDS12 and the fourth sampling signal CDS22 is performed by the third control signal CS3 at the latest after the generation of the signal CDS12 and the fourth sampling signal CDS22 Can be output to the outside within the time period before the start of the operation.

좀더 구체적인 실시예에서는, 2차 샘플링부(12)는 현재 독출 주기에 샘플링된 제3 샘플링 신호(CDS12) 및 제4 샘플링 신호(CDS22)를, 다음 독출 주기가 시작한 후부터 다음 독출 주기에 새로운 제3 샘플링 신호(CDS12) 및 제4 샘플링 신호(CDS22)의 샘플링 동작이 개시되기 전까지의 시구간 내에 출력할 수 있다.In a more specific embodiment, the secondary sampling unit 12 outputs the third sampling signal CDS12 and the fourth sampling signal CDS22 sampled in the current reading period to the third It is possible to output within the time period before the sampling operation of the sampling signal CDS12 and the fourth sampling signal CDS22 is started.

한편, 2차 샘플링부(12)는 제3 샘플 및 홀드부(121)와 제4 샘플 및 홀드부(122)를 포함할 수 있다. 제3 샘플 및 홀드부(121)와 제4 샘플 및 홀드부(122)는 제3 제어 신호(CS3)에 따라 단속되는 2차 샘플링 스위치(SW31, SW32)와 샘플링 커패시터들(C31, C32)에 의해 각각 제1 샘플링 신호(CDS11)와 제2 샘플링 신호(CDS21)를 샘플링 및 홀딩할 수 있다.The second sampling unit 12 may include a third sample and hold unit 121 and a fourth sample and hold unit 122. The third sample and hold unit 121 and the fourth sample and hold unit 122 are connected to the secondary sampling switches SW31 and SW32 and the sampling capacitors C31 and C32 that are interrupted according to the third control signal CS3 And can sample and hold the first sampling signal CDS11 and the second sampling signal CDS21, respectively.

이어서 제4 제어 신호(CS4)에 의해 출력 스위치들(SW41, SW42)이 닫히면 제3 샘플 및 홀드부(121)와 제4 샘플 및 홀드부(122)는 제3 샘플링 신호(CDS12)와 제4 샘플링 신호(CDS22)를 각각 외부로, 예를 들어 아날로그 디지털 변환기(ADC)로 출력할 수 있다.When the output switches SW41 and SW42 are closed by the fourth control signal CS4, the third sample and hold unit 121 and the fourth sample and hold unit 122 output the third sampling signal CDS12 and the fourth sample and hold unit 122, The sampling signal CDS22 can be output to the outside, for example, to an analog-to-digital converter (ADC).

이러한 본 발명의 탠덤형 상관 이중 샘플링 회로는 예를 들어, 아날로그 디지털 변환기의 일부로서 반도체 집적 회로 장치에, 또는 독출 집적 회로(ROIC)의 일부로서 이미지 센서 장치에 사용될 수 있다.This tandem-type correlated double sampling circuit of the present invention can be used, for example, in a semiconductor integrated circuit device as part of an analog-to-digital converter or in an image sensor device as part of a readout integrated circuit (ROIC).

도 2는 본 발명의 일 실시예에 따른 이미지 센서 장치를 간략하게 예시한 블록도이고, 도 3은 이미지 센서 장치에 사용되는 독출 집적 회로를 간략하게 예시한 블록도이며, 도 4는 독출 집적 회로를 예시한 회로도이다.FIG. 2 is a block diagram briefly illustrating an image sensor device according to an embodiment of the present invention, FIG. 3 is a block diagram schematically illustrating a readout integrated circuit used in an image sensor device, FIG. 4 is a block diagram of a readout integrated circuit Fig.

도 2를 참조하면, 이미지 센서 장치(2)는 예를 들어 가시광선이나 엑스선과 같이 입사되는 광의 세기 또는 광량에 상응하는 아날로그 픽셀 신호(IN)를 출력하는 일종의 아날로그 신호원인 픽셀들(20), 데이터라인을 통해 픽셀(20)로부터 입력된 아날로그 픽셀 신호(IN)를 저잡음 증폭, 저역 통과 필터링, 상관 이중 샘플링, 2차 샘플링 및 출력을 순차적으로 수행함으로써 아날로그 픽셀 신호(IN)의 상관 이중 샘플링된 신호들(CDS21, CDS22)을 연속적으로 외부로 출력할 수 있는 독출 집적 회로들(30)과, 상관 이중 샘플링, 2차 샘플링 및 출력의 타이밍을 제어하는 제어 신호들(SET, RST, CS1, CS2, CS3 및 CS4 등)을 생성하는 타이밍 제어부(40)를 포함할 수 있다.Referring to FIG. 2, the image sensor device 2 includes pixels 20, which are a kind of analog signals that output an analog pixel signal IN corresponding to the intensity or light amount of incident light, for example, visible light or X- Sampling the analog pixel signal IN by sequentially performing low noise amplification, low pass filtering, correlated double sampling, secondary sampling, and output on the analog pixel signal IN input from the pixel 20 via the data line, Readout integrated circuits 30 capable of continuously outputting signals CDS21 and CDS22 to the outside and control signals SET, RST, CS1, CS2 for controlling the timing of correlated double sampling, , CS3, CS4, and the like).

독출 집적 회로들(30)의 구체적인 구성은 도 3과 도 4에 예시되어 있다.The specific configuration of the readout integrated circuits 30 is illustrated in FIG. 3 and FIG.

도 3과 도 4를 함께 참조하면, 독출 집적 회로(30)는 저잡음 증폭부(31), 저역 통과 필터링부(32), 상관 이중 샘플링부(33) 및 2차 샘플링부(34)를 포함한다.3 and 4, the readout integrated circuit 30 includes a low-noise amplifying unit 31, a low-pass filtering unit 32, a correlated double sampling unit 33, and a secondary sampling unit 34 .

저잡음 증폭부(31)는 픽셀(20)의 포토다이오드로부터 데이터라인(Dataline)을 통해 전달된 입력 신호(IN)를 변환 및 증폭하여 전압 신호(CIOUT)로 출력한다.The low noise amplifier 31 converts and amplifies the input signal IN transmitted from the photodiode of the pixel 20 through the data line Dataline and outputs the amplified signal as the voltage signal CIOUT.

데이터라인은 저잡음 증폭부(31)의 연산 증폭기(311)의 (-) 단자로 연결되어 있다. 연산 증폭기(311)의 (+) 단자는 기준 전압(VREF)에 연결되고, 연산 증폭기(311)의 (-) 단자와 출력 단자 사이에는 피드백 커패시터(CF)가 연결된다. 입력 신호(IN)은 피드백 커패시터(CF)에 전달되어 충전된다. 피드백 커패시터(CF)의 충전 전압은 입력 신호(IN)의 전하량과 커패시턴스의 비율로 결정된다.The data line is connected to the (-) terminal of the operational amplifier 311 of the low-noise amplifier 31. The positive terminal of the operational amplifier 311 is connected to the reference voltage VREF and the feedback capacitor CF is connected between the negative terminal and the output terminal of the operational amplifier 311. The input signal IN is transferred to the feedback capacitor CF to be charged. The charging voltage of the feedback capacitor CF is determined by the ratio of the amount of charge to the capacitance of the input signal IN.

피드백 커패시터(CF)의 양단은 리셋 스위치(SW_RST)가 연결되는데, 리셋 구간에 리셋 신호(RST)에 따라 리셋 스위치(SW_RST)가 통전되면 피드백 커패시터(CF)에 충전된 전압이 초기화되고, 이때 연산 증폭기(311)의 출력 단자는 기준 전압(VREF)을 나타낸다.The reset switch SW_RST is connected to both ends of the feedback capacitor CF. When the reset switch SW_RST is energized in accordance with the reset signal RST in the reset period, the voltage charged in the feedback capacitor CF is initialized, The output terminal of the amplifier 311 indicates the reference voltage VREF.

리셋된 이후에 정보와 잡음을 가진 입력 신호(IN)가 픽셀(20)로부터 인가되면, 연산 증폭기(311)의 출력 단자에 나타나는 증폭 전압 신호(CIOUT)는 기준 전압(VREF)에 피드백 커패시터(CF)에 충전된 전압을 더한 레벨로 나타난다.The amplified voltage signal CIOUT appearing at the output terminal of the operational amplifier 311 is applied to the reference voltage VREF via the feedback capacitor CF ) Is added to the voltage that is charged.

매 차례의 독출 주기(Ts) 초기에 리셋 신호(RST)가 인가되며, 초기화가 끝나고 입력 신호가 인가되는 동안에 피드백 커패시터(CF)에 충전이 이루어진다.The reset signal RST is applied at the beginning of each reading period Ts and the feedback capacitor CF is charged while the initialization is finished and the input signal is applied.

저역 통과 필터링부(32)는 증폭된 전압 신호(CIOUT)에서 원하지 않는 고주파 대역의 잡음을 제거 또는 감소시킨다. 포토다이오드 자체의 열잡음이나, 저잡음 증폭부(31)에 포함된 스위치의 스위칭 동작에 의한 고주파 잡음을 제거 또는 감소시킬 수 있다. The low-pass filtering unit 32 removes or reduces unwanted high-frequency noise from the amplified voltage signal CIOUT. It is possible to eliminate or reduce the thermal noise of the photodiode itself or the high-frequency noise due to the switching operation of the switch included in the low-noise amplifier 31.

상관 이중 샘플링부(33)는 증폭된 전압 신호(CIOUT)를 상관 이중 샘플링한다. 구체적으로, 상관 이중 샘플링부(33)는 저잡음 증폭부(31)가 초기화된 직후에 열려 있던 제1 스위치(SW1)를 제1 제어 신호(CS1)에 따라 일시적으로 닫아 잡음 신호만 있는 입력 단자의 전압 레벨을 샘플링한다.The correlated double sampling unit 33 correlates double-samples the amplified voltage signal CIOUT. Specifically, the correlated double sampling unit 33 temporarily closes the first switch SW1 opened immediately after the low-noise amplifying unit 31 is initialized in accordance with the first control signal CS1, The voltage level is sampled.

이어서 상관 이중 샘플링부(33)는, 신호 입력 구간에서 잡음과 정보를 모두 가진 입력 신호가 인가되면, 열려 있던 제2 스위치(SW2)를 제2 제어 신호(CS2)에 따라 일시적으로 닫으면서 잡음과 정보가 모두 있는 입력 단자의 전압 레벨을 샘플링한다.Then, when an input signal having both noise and information is applied in the signal input section, the correlated double sampling section 33 temporarily closes the second switch SW2 that has been opened according to the second control signal CS2, Sampling the voltage level of the input terminal with all information.

상관 이중 샘플링부(33)에 의해 두 차례에 걸쳐 샘플링된 전압 레벨들은 각각 제1 및 제2 샘플링 신호들(CDS11, CDS21)에 해당한다.The voltage levels sampled twice by the correlated double sampling unit 33 correspond to the first and second sampling signals CDS11 and CDS21, respectively.

제1 및 제2 샘플링 신호들(CDS11, CDS21)이 성공적으로 생성되면, 2차 샘플링부(34)가 열려 있던 2차 샘플링 스위치들(SW31, SW32)을 제3 제어 신호(CS3)에 따라 일시적으로 닫아 When the first and second sampling signals CDS11 and CDS21 are successfully generated, the second-order sampling switches SW31 and SW32, which the second-order sampling unit 34 has opened, Close with

제1 및 제2 샘플링 신호들(CDS11, CDS21)을 각각 샘플링 및 홀딩함으로써, 제3 및 제4 샘플링 신호들(CDS12, CDS22)을 생성한다.And generates the third and fourth sampling signals CDS12 and CDS22 by sampling and holding the first and second sampling signals CDS11 and CDS21, respectively.

실시예에 따라, 2차 샘플링부(34)는 열려 있던 출력 스위치들(SW41, SW42)을 제4 제어 신호(CS4)에 따라 각각 닫아, 제3 및 제4 샘플링 신호들(CDS12, CDS22)을 각각 출력할 수 있다.According to the embodiment, the secondary sampling unit 34 closes the open output switches SW41 and SW42 according to the fourth control signal CS4, and outputs the third and fourth sampling signals CDS12 and CDS22 Respectively.

이때, 제4 제어 신호(CS4)는 빨라도 현재 독출 주기에서 제3 및 제4 샘플링 신호들(CDS12, CDS22)이 생성된 이후에 활성화되고, 늦어도 다음 독출 주기에서 새로운 제3 및 제4 샘플링 신호들(CDS12, CDS22)이 생성되기 이전에 비활성화될 수 있다.At this time, the fourth control signal CS4 is activated immediately after the third and fourth sampling signals CDS12 and CDS22 are generated in the current reading period, and at the latest in the next reading period, the third and fourth sampling signals (CDS12, CDS22) may be deactivated before being generated.

이 경우에, 현재 독출 주기에 샘플링된 제3 및 제4 샘플링 신호들(CDS12, CDS22)은 현재 독출 주기에서 제3 및 제4 샘플링 신호들(CDS12, CDS22)이 생성된 직후부터 다음 독출 주기에서 새로운 제3 및 제4 샘플링 신호들(CDS12, CDS22)의 샘플링 동작이 개시되기 직전까지의 시구간 내에서 적절하게 선택된 출력 구간 동안에 출력될 수 있다.In this case, the third and fourth sampling signals CDS12 and CDS22 sampled in the current reading period are written immediately after the third and fourth sampling signals CDS12 and CDS22 are generated in the current reading period, The sampling operation of the new third and fourth sampling signals CDS12 and CDS22 can be output during the appropriately selected output period within the time period immediately before the start of the sampling operation.

좀더 구체적으로는, 제4 제어 신호(CS4)는, 현재 독출 주기에 제3 샘플링 신호 및 제4 샘플링 신호가 샘플링되고 나서, 다음 독출 주기가 시작한 직후에 활성화되어, 다음 독출 주기에 새로운 제3 샘플링 신호 및 제4 샘플링 신호의 샘플링 동작이 개시되기 전에 비활성화될 수 있다.More specifically, the fourth control signal CS4 is activated after the third sampling signal and the fourth sampling signal are sampled in the current reading period, immediately after the next reading period starts, and the new third sampling signal Signal and the sampling operation of the fourth sampling signal may be inactivated prior to commencement.

이 경우에, 현재 독출 주기에 샘플링된 제3 및 제4 샘플링 신호들(CDS12, CDS22)은 다음 독출 주기가 시작된 직후부터 새로운 제3 및 제4 샘플링 신호들(CDS12, CDS22)의 샘플링 동작이 개시되기 직전까지의 시구간 내에서 적절하게 선택된 출력 구간 동안에 출력될 수 있다.In this case, the third and fourth sampling signals CDS12 and CDS22 sampled in the current readout cycle are sampled immediately after the next readout cycle starts, and the sampling operation of the third and fourth sampling signals CDS12 and CDS22 starts May be output during an appropriately selected output period within a time period up to immediately prior to the occurrence of the failure.

이렇듯, 제3 및 제4 샘플링 신호들(CDS12, CDS22)의 생성과 출력 타이밍은 필요에 따라 또는 설계에 따라 적절하게 변동될 수 있다.As such, the generation and output timings of the third and fourth sampling signals CDS12 and CDS22 can be appropriately varied as needed or according to the design.

도 5는 본 발명의 일 실시예에 따른 상관 이중 샘플링 회로 또는 이를 이용한 독출 집적 회로의 동작을 예시한 타이밍도이다.5 is a timing diagram illustrating the operation of a correlated double sampling circuit or a readout integrated circuit using the same according to an embodiment of the present invention.

도 5를 참조하면, 먼저 독출 주기(Ts)가 반복되는 것과, 한 독출 주기 동안에 상관 이중 샘플링과 샘플링 신호의 출력이 각각 실질적으로 연속적으로 수행되는 것을 알 수 있다.Referring to FIG. 5, it can be seen that the readout period Ts is repeated first, and the output of the correlated double sampling and the sampling signal during one readout period are respectively performed substantially continuously.

먼저, 셋 신호(SET)가 짧게 활성화되면서 현재 독출 주기(Ts1)의 시작을 알린다. First, the set signal SET is briefly activated to indicate the start of the current read period Ts1.

셋 신호(SET)가 비활성화되면, 리셋 신호(RST)가 활성화되면서, 저잡음 증폭부(31)가 초기화되고 상관 이중 샘플링부(33)의 출력들도 초기화된다.When the set signal SET is deactivated, the reset signal RST is activated, so that the low noise amplifier 31 is initialized and the outputs of the correlated double sampling unit 33 are also initialized.

한편, 셋 신호(SET)의 비활성화 및 리셋 신호(RST)의 활성화와 더불어, 제4 제어 신호(CS4)가 활성화되면서, 이전 독출 주기(Ts0)에 샘플링된 제3 및 제4 샘플링 신호들(CDS12, CDS22)이 현재 독출 주기(Ts1)의 대부분의 시간에 걸쳐 출력된다.On the other hand, with the deactivation of the set signal SET and the activation of the reset signal RST, the fourth control signal CS4 is activated and the third and fourth sampled signals CDS12 , CDS22) are outputted over most of the present read period Ts1.

리셋 신호(RST)가 활성화되는 동안 피드백 커패시터(CF)가 초기화된 다음에, 제1 제어 신호(CS1) 따라 잡음만을 가진 입력 신호로부터 제1 샘플링 신호(CDS11)가 샘플링 및 홀딩된다.The feedback capacitor CF is initialized while the reset signal RST is activated and then the first sampling signal CDS11 is sampled and held from the input signal having noise only along the first control signal CS1.

이어서, 게이트 신호(GATE_ON)가 활성화되면서, 아날로그 신호원으로부터 데이터라인을 통해 정보와 잡음을 가진 입력 신호가 상관 이중 샘플링부(33)에 인가된다.Then, the gate signal (GATE_ON) is activated, and an input signal having information and noise from the analog signal source through the data line is applied to the correlated double sampling unit (33).

입력 신호가 샘플링될 수 있을 정도로 안정(settling)되면 제2 제어 신호(CS2)에 따라 정보와 잡음을 함께 가진 입력 신호로부터 제2 샘플링 신호(CDS21)가 샘플링 및 홀딩된다.When the input signal is settable enough to be sampled, the second sampling signal CDS21 is sampled and held from the input signal having both information and noise according to the second control signal CS2.

제2 샘플링 신호(CDS21)의 생성 직후에, 제4 제어 신호(CS4)는 비활성화되고, 제3 제어 신호(CS2)가 일시적으로 활성화되면서, 제1 및 제2 샘플링 신호들(CDS11, CDS21)로부터 제3 및 제4 샘플링 신호들(CDS12, CDS22)이 샘플링 커패시터들(C31, C32)에 각각 샘플링 및 홀딩된다. 그 직전까지 출력되고 있던 이전 독출 주기(Ts0)의 제3 및 제4 샘플링 신호들의 정보는 사라진다.Immediately after the generation of the second sampling signal CDS21, the fourth control signal CS4 is deactivated and the third control signal CS2 is temporarily activated, so that the first and second sampling signals CDS11 and CDS21 The third and fourth sampling signals CDS12 and CDS22 are sampled and held in the sampling capacitors C31 and C32, respectively. The information of the third and fourth sampling signals of the previous readout period Ts0 that has been output up to the immediately preceding time disappears.

이어서 현재 독출 주기(Ts1)는 끝이 나고, 셋 신호(SET)와 함께 다음 독출 주기(Ts2)가 시작되고, 리셋 신호(RST)의 인가와 함께 새로운 일련의 상관 이중 샘플링 동작이 시작된다. 한편 현재 독출 주기(Ts1) 때 샘플링된 제3 및 제4 샘플링 신호들(CDS12, CDS22)은 다음 독출 주기(Ts2) 때 제4 제어 신호의 활성화와 함께 출력될 수 있다. 따라서, 상관 이중 샘플링 동작과 출력 동작은 동시에 실시되고, 샘플링된 신호들은 실질적으로 연속적으로 출력될 수 있다.The current readout period Ts1 then ends and the next readout period Ts2 starts with the set signal SET and a new series of correlated double sampling operations starts with the application of the reset signal RST. On the other hand, the sampled third and fourth sampling signals CDS12 and CDS22 at the current read period Ts1 may be output together with the activation of the fourth control signal at the next read period Ts2. Thus, the correlated double sampling operation and the output operation are performed simultaneously, and the sampled signals can be output substantially continuously.

이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명이 상기의 실시예에 한정되는 것은 아니며, 이는 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 따라서, 본 발명의 사상은 아래에 기재된 특허청구범위에 의해서만 파악되어야 하고, 이와 균등하거나 또는 등가적인 변형 모두는 본 발명 사상의 범주에 속한다 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, Modification is possible. Accordingly, the spirit of the present invention should be understood only in accordance with the following claims, and all of the equivalent or equivalent variations will fall within the scope of the present invention.

10 탠덤형 상관 이중 샘플링 회로
11 상관 이중 샘플링부 12 2차 샘플링부
2 이미지 센서 장치 20 픽셀들
30 독출 집적 회로 31 저잡음 증폭부
32 저역 통과 필터링부 33 상관 이중 샘플링부
34 2차 샘플링부 40 타이밍 제어부10 Tandem Type Correlated Dual Sampling Circuit
11 correlation double sampling unit 12 Secondary sampling unit
2 image sensor device 20 pixels
30 Readout Integrated Circuit 31 Low Noise Amplifier
32 low-pass filtering unit 33 correlated double sampling unit
34 Secondary sampling unit 40 Timing control unit

Claims (12)

주기적으로 단속되는 입력 신호를 입력 단자를 통해 수신하고, 상기 입력 신호가 차단된 중에 상기 입력 단자의 전압을 제1 제어 신호에 따라 샘플링한 제1 샘플링 신호와 상기 입력 신호가 입력되는 중에 상기 입력 신호를 제2 제어 신호에 따라 샘플링한 제2 샘플링 신호를 각각 독출 주기마다 출력하는 1차 샘플링부; 및
상기 제1 샘플링 신호와 상기 제2 샘플링 신호를 제3 제어 신호에 따라 각각 샘플링한 제3 샘플링 신호 및 제4 샘플링 신호를 각각 외부로 독출 주기마다 출력하는 2차 샘플링부를 포함하고,
상기 제3 제어 신호는, 현재 독출 주기에 상기 제2 샘플링 신호의 샘플링이 완료된 후에 활성화되고 현재 독출 주기에 상기 제3 샘플링 신호 및 제4 샘플링 신호의 샘플링이 완료된 후에 비활성화되는 것을 특징으로 하는 탠덤형 상관 이중 샘플링 회로.A first sampling signal obtained by sampling an input signal intermittently interrupted via an input terminal and sampling the voltage of the input terminal in accordance with a first control signal while the input signal is interrupted, A first sampling unit for outputting a second sampling signal sampled according to a second control signal at each reading period; And
And a second sampling unit for outputting a third sampling signal and a fourth sampling signal obtained by sampling the first sampling signal and the second sampling signal according to a third control signal,
Wherein the third control signal is activated after the sampling of the second sampling signal is completed in the current reading period and is inactivated after the sampling of the third sampling signal and the fourth sampling signal is completed in the current reading period. Correlated double sampling circuit. 삭제delete 청구항 1 에 있어서, 상기 2차 샘플링부는,
현재 독출 주기에 상기 제1 샘플링 신호와 상기 제2 샘플링 신호를 제3 제어 신호에 따라 각각 샘플링하여 제3 샘플링 신호 및 제4 샘플링 신호를 생성하고, 빨라도 현재 독출 주기에 상기 제3 샘플링 신호 및 제4 샘플링 신호가 생성된 후부터 늦어도 다음 독출 주기에 상기 제3 제어 신호에 의해 새로운 제3 샘플링 신호 및 제4 샘플링 신호의 샘플링 동작이 개시되기 전까지의 시구간 내에, 상기 제3 샘플링 신호와 제4 샘플링 신호를 각각 외부로 출력하도록 동작하는 것을 특징으로 하는 탠덤형 상관 이중 샘플링 회로.The apparatus of claim 1, wherein the secondary sampling unit comprises:
The third sampling signal and the fourth sampling signal are generated by sampling the first sampling signal and the second sampling signal in accordance with a third control signal in the current reading period to generate the third sampling signal and the fourth sampling signal, The third sampling signal and the fourth sampling signal are generated within the time period from when the fourth sampling signal is generated until the sampling operation of the new third sampling signal and the fourth sampling signal is started by the third control signal at the latest readout period at the latest, And outputting a signal to the outside of the tandem-type correlated double sampling circuit. 청구항 3에 있어서, 상기 2차 샘플링부는,
현재 독출 주기에 샘플링된 상기 제3 샘플링 신호 및 제4 샘플링 신호를, 다음 독출 주기가 시작한 후부터 다음 독출 주기에 새로운 제3 샘플링 신호 및 제4 샘플링 신호의 샘플링 동작이 개시되기 전까지의 시구간 내에, 출력하도록 동작하는 것을 특징으로 하는 탠덤형 상관 이중 샘플링 회로.The apparatus of claim 3, wherein the secondary sampling unit comprises:
The third sampling signal and the fourth sampling signal which are sampled in the current reading period are output in the time period from the start of the next reading period to the beginning of the sampling operation of the new third sampling signal and the fourth sampling signal in the next reading period, And outputting the output of the tandem-type correlated double sampling circuit. 청구항 1에 있어서, 상기 2차 샘플링부는,
상기 제1 샘플링 신호를 상기 제3 제어 신호에 따라 샘플링 및 홀딩(sample and hold)하여 상기 제3 샘플링 신호를 생성 및 출력하는 제3 샘플 및 홀드부; 및
상기 제2 샘플링 신호를 상기 제3 제어 신호에 따라 샘플링 및 홀딩하여 상기 제4 샘플링 신호를 생성 및 출력하는 제4 샘플 및 홀드부를 포함하는 것을 특징으로 하는 탠덤형 상관 이중 샘플링 회로.The apparatus of claim 1, wherein the secondary sampling unit comprises:
A third sample and hold unit for sampling and holding the first sampling signal according to the third control signal to generate and output the third sampling signal; And
And a fourth sample and hold unit for sampling and holding the second sampling signal according to the third control signal to generate and output the fourth sampling signal. 청구항 1, 청구항 3 내지 청구항 5 중 어느 한 청구항의 탠덤형 상관 이중 샘플링 회로를 가지는 반도체 집적 회로 장치.A semiconductor integrated circuit device having a tandem-type correlated double sampling circuit according to any one of claims 1 to 5. 리셋 제어 신호가 활성화되는 동안에 기준 전압을 출력하고 상기 리셋 제어 신호와 중첩되지 않는 입력 제어 신호가 활성화되는 동안 아날로그 신호원으로부터 제공되는 입력 신호를 저잡음 증폭하는 동작을 독출 주기마다 반복하는 증폭부;
상기 기준 전압 또는 상기 저잡음 증폭된 입력 신호를 저역 통과 필터링하는 필터링부;
상기 증폭부에서 기준 전압이 출력되는 동안에 제1 제어 신호에 따라 상기 필터링된 기준 전압을 샘플링한 제1 샘플링 신호와, 상기 증폭부에서 입력 신호가 출력되는 동안에 상기 필터링된 입력 신호를 제2 제어 신호에 따라 샘플링한 제2 샘플링 신호를 각각 독출 주기마다 출력하는 1차 샘플링부; 및
상기 제1 샘플링 신호와 상기 제2 샘플링 신호를 제3 제어 신호에 따라 각각 샘플링한 제3 샘플링 신호 및 제4 샘플링 신호를 각각 외부로 독출 주기마다 출력하는 2차 샘플링부를 포함하고,
상기 제3 제어 신호는 현재 독출 주기에 상기 제2 샘플링 신호의 샘플링이 완료된 후에 활성화되고 현재 독출 주기에 상기 제3 샘플링 신호 및 제4 샘플링 신호의 샘플링이 완료되면 비활성화되는 것을 특징으로 하는 이미지 센서의 픽셀 독출 집적 회로.An amplifier for outputting a reference voltage while the reset control signal is activated and performing low noise amplification of the input signal provided from the analog signal source during the activation of the input control signal which is not overlapped with the reset control signal at every readout period;
A filtering unit for performing low-pass filtering on the reference voltage or the low-noise amplified input signal;
A first sampling signal obtained by sampling the filtered reference voltage according to a first control signal while the reference voltage is being output from the amplification unit and a second sampling signal obtained by sampling the filtered input signal while the input signal is being output by the amplification unit, A first sampling unit for outputting a second sampling signal sampled according to the sampling period at each reading period; And
And a second sampling unit for outputting a third sampling signal and a fourth sampling signal obtained by sampling the first sampling signal and the second sampling signal according to a third control signal,
Wherein the third control signal is activated after the sampling of the second sampling signal is completed in the current reading period and is inactivated when the sampling of the third sampling signal and the fourth sampling signal is completed in the current reading period. Pixel readout integrated circuit. 삭제delete 청구항 7에 있어서, 상기 2차 샘플링부는,
현재 독출 주기에 상기 제1 샘플링 신호와 상기 제2 샘플링 신호를 제3 제어 신호에 따라 각각 샘플링하여 제3 샘플링 신호 및 제4 샘플링 신호를 생성하고, 빨라도 현재 독출 주기에 상기 제3 샘플링 신호 및 제4 샘플링 신호가 생성된 후부터 늦어도 다음 독출 주기에 상기 제3 제어 신호에 의해 새로운 제3 샘플링 신호 및 제4 샘플링 신호의 샘플링 동작이 개시되기 전까지의 시구간 내에, 상기 제3 샘플링 신호와 제4 샘플링 신호를 각각 외부로 출력하도록 동작하는 것을 특징으로 하는 이미지 센서의 픽셀 독출 집적 회로.The image processing apparatus according to claim 7,
The third sampling signal and the fourth sampling signal are generated by sampling the first sampling signal and the second sampling signal according to the third control signal in the current reading period, The third sampling signal and the fourth sampling signal are generated within the time period from when the fourth sampling signal is generated until the sampling operation of the new third sampling signal and the fourth sampling signal is started by the third control signal at the latest readout period at the latest, And outputting a signal to the outside of the pixel. 청구항 9에 있어서, 상기 2차 샘플링부는,
현재 독출 주기에 샘플링된 상기 제3 샘플링 신호 및 제4 샘플링 신호를, 다음 독출 주기가 시작한 후부터 다음 독출 주기에 새로운 제3 샘플링 신호 및 제4 샘플링 신호의 샘플링 동작이 개시되기 전까지의 시구간 내에, 출력하도록 동작하는 것을 특징으로 하는 이미지 센서의 픽셀 독출 집적 회로.[12] The apparatus of claim 9,
The third sampling signal and the fourth sampling signal which are sampled in the current reading period are output in the time period from the start of the next reading period to the beginning of the sampling operation of the new third sampling signal and the fourth sampling signal in the next reading period, And outputting the image data to the pixel circuit. 청구항 7에 있어서, 상기 2차 샘플링부는,
상기 제1 샘플링 신호를 상기 제3 제어 신호에 따라 샘플링 및 홀딩하여 상기 제3 샘플링 신호를 생성 및 출력하는 제3 샘플 및 홀드부; 및
상기 제2 샘플링 신호를 상기 제3 제어 신호에 따라 샘플링 및 홀딩하여 상기 제4 샘플링 신호를 생성 및 출력하는 제4 샘플 및 홀드부를 포함하는 것을 특징으로 하는 이미지 센서의 픽셀 독출 집적 회로.The image processing apparatus according to claim 7,
A third sample and hold unit for sampling and holding the first sampling signal according to the third control signal to generate and output the third sampling signal; And
And a fourth sample and hold unit for sampling and holding the second sampling signal according to the third control signal to generate and output the fourth sampling signal. 청구항 7, 청구항 9 내지 청구항 11 중 어느 한 청구항의 픽셀 독출 집적 회로를 가지는 이미지 센서.An image sensor having a pixel readout integrated circuit of any one of claims 7 to 11.
KR1020120098637A 2012-09-06 2012-09-06 Tandem-type correlated double sampling circuit and digital image sensor using the same KR101401263B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120098637A KR101401263B1 (en) 2012-09-06 2012-09-06 Tandem-type correlated double sampling circuit and digital image sensor using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120098637A KR101401263B1 (en) 2012-09-06 2012-09-06 Tandem-type correlated double sampling circuit and digital image sensor using the same

Publications (2)

Publication Number Publication Date
KR20140032144A KR20140032144A (en) 2014-03-14
KR101401263B1 true KR101401263B1 (en) 2014-05-29

Family

ID=50643848

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120098637A KR101401263B1 (en) 2012-09-06 2012-09-06 Tandem-type correlated double sampling circuit and digital image sensor using the same

Country Status (1)

Country Link
KR (1) KR101401263B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070118299A (en) * 2005-04-14 2007-12-14 마이크론 테크놀로지, 인크 Multi-point correlated sampling for image sensors
KR20090033980A (en) * 2007-10-02 2009-04-07 한국전자통신연구원 Dual cds/pxga circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070118299A (en) * 2005-04-14 2007-12-14 마이크론 테크놀로지, 인크 Multi-point correlated sampling for image sensors
KR20090033980A (en) * 2007-10-02 2009-04-07 한국전자통신연구원 Dual cds/pxga circuit

Also Published As

Publication number Publication date
KR20140032144A (en) 2014-03-14

Similar Documents

Publication Publication Date Title
JP5986524B2 (en) Radiation imaging apparatus and radiation imaging system
TWI620447B (en) Readout circuitry of an image sensor and operation method thereof
US10551721B2 (en) Radiation imaging apparatus, control method thereof and radiation imaging system
US10116890B2 (en) Imaging apparatus and imaging method using difference between reset signal and pixel signal stored to two capacitors
US9172873B2 (en) CTIA in-pixel correlated double sampling with snapshot operation for IR readout integrated circuits
KR20130021313A (en) Sensing aparatus and sensing method
US9838619B2 (en) Radiation imaging apparatus and radiation inspection apparatus
US20190094394A1 (en) Radiation imaging system and moving image generation method
US10027917B2 (en) In-pixel correlated double sampling with fold-over detection
US8946640B2 (en) Unit cells with avalanche photodiode detectors
CN105706361A (en) Amplifier adapted for CMOS imaging sensors
US9329280B2 (en) Method for controlling radiation image pickup apparatus, radiation image pickup apparatus, and radiation image pickup system
JP2014216794A (en) Radiation imaging device and radiation inspection device
JP2008301030A (en) Solid state imaging apparatus
US10051216B2 (en) Imaging apparatus and imaging method thereof using correlated double sampling
EP1712073A1 (en) Image sensor
US9241116B2 (en) Method for controlling radiation image pickup apparatus, radiation image pickup apparatus, and radiation image pickup system
KR101401263B1 (en) Tandem-type correlated double sampling circuit and digital image sensor using the same
US10700654B2 (en) High dynamic range capacitor transimpedance amplifier
US9645259B2 (en) Radiation image pickup apparatus, radiation image pickup system, method for controlling radiation image pickup apparatus, and program
TWI545953B (en) Image sensor and method for driving thereof
JP2004023750A (en) Electric charge detection circuit and method for driving the same
US8035073B2 (en) Switched capacitor input stage for imaging front-ends
KR101475044B1 (en) Noise eliminating system of Radition Detectot
KR20210063225A (en) Sensing circuit and display driving device including the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180523

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190523

Year of fee payment: 6