KR101399257B1 - Processing device and processing system - Google Patents

Processing device and processing system Download PDF

Info

Publication number
KR101399257B1
KR101399257B1 KR1020120150443A KR20120150443A KR101399257B1 KR 101399257 B1 KR101399257 B1 KR 101399257B1 KR 1020120150443 A KR1020120150443 A KR 1020120150443A KR 20120150443 A KR20120150443 A KR 20120150443A KR 101399257 B1 KR101399257 B1 KR 101399257B1
Authority
KR
South Korea
Prior art keywords
external device
pin
connector
signal
potential
Prior art date
Application number
KR1020120150443A
Other languages
Korean (ko)
Other versions
KR20130106262A (en
Inventor
다까시 이마마끼
하야또 혼마
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20130106262A publication Critical patent/KR20130106262A/en
Application granted granted Critical
Publication of KR101399257B1 publication Critical patent/KR101399257B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)
  • Hardware Redundancy (AREA)

Abstract

본 발명은 제1 외부 기기 및 제2 외부 기기 중 어느 것이 접속되었는지를 인식할 수 있는 처리 장치를 제공하는 것을 과제로 한다. 처리 장치는, 커넥터(102)의 제2 핀(S1)의 신호를 입력 신호로서 설정하고, 제1 핀(P1)의 전위가 제1 레벨일 때에는 제1 외부 기기(111) 및 제2 외부 기기(121)가 제1 커넥터에 접속되어 있지 않다고 인식하고, 제1 핀의 전위가 제2 레벨이며, 또한 제2 핀의 전위가 제3 레벨일 때에는 제1 외부 기기가 제1 커넥터에 접속되어 있다고 인식하고, 제1 핀의 전위가 제2 레벨이며, 또한 제2 핀의 전위가 제4 레벨일 때에는 제2 외부 기기가 제1 커넥터에 접속되어 있다고 인식하고, 제2 외부 기기가 제1 커넥터에 접속되어 있다고 인식하였을 때에는, 제2 핀의 신호를 출력 신호로서 설정하고, 제2 핀에 제1 신호를 출력한다.A further object of the present invention is to provide a processing device capable of recognizing which of a first external device and a second external device is connected. The processing device sets the signal of the second pin S1 of the connector 102 as an input signal and when the potential of the first pin P1 is at the first level, the first external device 111 and the second external device When the potential of the first pin is at the second level and the potential of the second pin is at the third level, it is determined that the first external device is connected to the first connector Recognizes that the second external device is connected to the first connector when the potential of the first pin is at the second level and the potential of the second pin is at the fourth level and recognizes that the second external device is connected to the first connector, When it is determined that the connection is established, the signal of the second pin is set as the output signal and the first signal is outputted to the second pin.

Description

처리 장치 및 처리 시스템{PROCESSING DEVICE AND PROCESSING SYSTEM}[0001] PROCESSING DEVICE AND PROCESSING SYSTEM [0002]

본 발명은, 처리 장치 및 처리 시스템에 관한 것이다.The present invention relates to a processing apparatus and a processing system.

외부 기기가 접속되고, 제1 인터페이스 규격에 준거한 형상을 갖는 본체측 커넥터와, 본체측 커넥터에 설치된 본체측 신호 핀을 사용하여, 제1 인터페이스 규격에 준거한 통신을 외부 기기와 실행하는 제1 본체측 통신부와, 본체측 커넥터에 설치된 복수의 본체측 전원 핀 중 일부의 본체측 전원 핀을 사용하여, 제2 인터페이스 규격에 준거한 통신을 외부 기기와 실행하는 제2 본체측 통신부를 구비하는 본체 기기가 알려져 있다(예를 들면, 특허문헌 1 참조).A main body side connector having an external device connected thereto and having a shape conforming to the first interface standard and a main body side signal pin provided on the main body side connector to perform communication in accordance with the first interface standard with an external device, And a second main body side communication section for performing communication in accordance with the second interface standard with an external device by using a main body side power pin of a plurality of main body side power pins provided on the main body side connector, The device is known (see, for example, Patent Document 1).

또한, 외부 기기와, 외부 기기가 삽입되는 본체 기기를 갖고, 외부 기기는, 소정의 인터페이스 규격에 준거하여 구성되고, 내부에서 단락된 복수의 단락 핀을 포함하는 외부 기기측 커넥터를 구비하고, 본체 기기는, 소정의 인터페이스 규격에 준거하여 구성되고, 복수의 단락 핀에 대향하는 위치에 설치된 복수의 대향 핀을 포함하는 본체 기기측 커넥터와, 복수의 대향 핀 중 특정한 대향 핀에 접속되고, 특정한 대향 핀의 전압 또는 전류의 상태에 따라, 본체 기기측 커넥터에 외부 기기측 커넥터가 접속된 것을 검출하는 접속 검출부를 구비하는 접속 확인 시스템이 알려져 있다(예를 들면, 특허문헌 2 참조).It is preferable that the external device has a main body device in which the external device and the external device are inserted and the external device has an external device side connector configured in accordance with a predetermined interface standard and including a plurality of shorting pins internally shorted, The apparatus includes a main body side connector including a plurality of opposing pins provided in positions opposed to a plurality of shorting pins and configured in accordance with a predetermined interface standard, and a connector connected to a specific one of the plurality of opposing pins, And a connection detecting section for detecting that the external device side connector is connected to the main device side connector in accordance with the state of the voltage or the current of the pin is known (for example, refer to Patent Document 2).

또한, 인터페이스 규격상의 전원·그라운드 핀을 펌웨어 재기입용 통신용 핀으로서 사용함으로써, 펌웨어 재기입용의 특별한 전용 커넥터를 사용할 필요가 없는 디스크 장치가 알려져 있다(예를 들면, 특허문헌 3 참조).Further, there is known a disk device in which it is not necessary to use a special dedicated connector for rewriting firmware by using a power supply / ground pin in the interface specification as a communication-use pin for firmware rewrite (see, for example, Patent Document 3).

일본 특허 출원 공개 제2011-138465호 공보Japanese Patent Application Laid-Open No. 2011-138465 일본 특허 출원 공개 제2011-118844호 공보Japanese Patent Application Laid-Open No. 2011-118844 일본 특허 출원 공개 제2004-206505호 공보Japanese Patent Application Laid-Open No. 2004-206505

제1 외부 기기가 커넥터를 통해 처리 장치에 접속 가능한 처리 시스템에 있어서, 그 후의 확장에 의해, 제2 외부 기기도 상기와 동일한 커넥터를 통해 처리 장치에 접속하고자 하는 요망이 있다. 그 경우, 처리 장치는, 제1 외부 기기 및 제2 외부 기기 중 어느 것이 접속되었는지를 인식할 필요가 있다.In the processing system in which the first external device can be connected to the processing device through the connector, there is a demand for the second external device to be connected to the processing device through the same connector as described above. In this case, the processing apparatus needs to recognize which of the first external device and the second external device is connected.

그러나 제1 외부 기기를 접속하는 커넥터는, 모든 핀이 사용되어, 여분의 핀이 없는 경우에는 인식이 곤란하다. 즉, 처리 장치는, 제1 외부 기기 및 제2 외부 기기 중 어느 것이 접속된 것을 인식할 수 있었다고 해도, 제1 외부 기기 및 제2 외부 기기 중 어느 것이 접속되었는지를 인식하는 것이 곤란하다.However, in the connector for connecting the first external device, it is difficult to recognize when all the pins are used and there are no extra pins. That is, even if the processing apparatus can recognize which of the first external device and the second external device is connected, it is difficult to recognize which of the first external device and the second external device is connected.

본 발명의 목적은, 커넥터에 여분의 핀이 없는 경우에도, 제1 외부 기기 및 제2 외부 기기 중 어느 것이 접속되었는지를 인식할 수 있는 처리 장치 및 처리 시스템을 제공하는 것이다.An object of the present invention is to provide a processing apparatus and a processing system capable of recognizing which of a first external device and a second external device is connected even when there is no extra pin in the connector.

처리 장치는, 제1 핀 및 제2 핀을 갖고, 제1 외부 기기 또는 제2 외부 기기와 접속 가능한 제1 커넥터와, 상기 제2 핀의 신호를 입력 신호로서 설정하고, 상기 제1 핀의 전위가 제1 레벨일 때에는 상기 제1 외부 기기 및 상기 제2 외부 기기가 상기 제1 커넥터에 접속되어 있지 않다고 인식하고, 상기 제1 핀의 전위가 제2 레벨이며, 또한 상기 제2 핀의 전위가 제3 레벨일 때에는 상기 제1 외부 기기가 상기 제1 커넥터에 접속되어 있다고 인식하고, 상기 제1 핀의 전위가 제2 레벨이며, 또한 상기 제2 핀의 전위가 제4 레벨일 때에는 상기 제2 외부 기기가 상기 제1 커넥터에 접속되어 있다고 인식하고, 상기 제2 외부 기기가 상기 제1 커넥터에 접속되어 있다고 인식하였을 때에는, 상기 제2 핀의 신호를 출력 신호로서 설정하고, 상기 제2 핀에 제1 신호를 출력하는 컨트롤러를 갖는다.The processing apparatus includes a first connector having a first pin and a second pin, the first connector being connectable to a first external device or a second external device, and a second connector capable of setting a signal of the second pin as an input signal, Recognizes that the first external device and the second external device are not connected to the first connector, and when the potential of the first pin is at the second level and the potential of the second pin is at the second level The first external device recognizes that the first external device is connected to the first connector, and when the potential of the first pin is the second level and the potential of the second pin is the fourth level, When the external device recognizes that the external device is connected to the first connector and recognizes that the second external device is connected to the first connector, sets the signal of the second pin as an output signal, The output of the first signal Roller.

제2 핀의 신호를 입력 신호로서 설정하여 인식을 행하고, 그 후에 제2 핀의 신호를 출력 신호로서 설정함으로써, 커넥터에 여분의 핀이 없는 경우에도, 제1 외부 기기 및 제2 외부 기기 중 어느 것이 접속되었는지를 인식할 수 있다.The signal of the second pin is set as the input signal to perform recognition and then the signal of the second pin is set as the output signal so that even if there is no extra pin in the connector, It is possible to recognize whether or not it is connected.

도 1은 실시 형태에 따른 처리 시스템의 구성예를 도시하는 도면이다.
도 2는 제1 커넥터, 제2 커넥터 및 제3 커넥터의 핀을 설명하기 위한 도면이다.
도 3은 도 1의 처리 장치의 상세한 구성예를 도시하는 도면이다.
도 4는 처리 장치의 제1 커넥터의 핀의 형상예를 도시하는 도면이다.
도 5는 도 5의 (A)는 제1 외부 기기를 처리 장치에 접속한 경우의 신호의 타임 차트이며, 도 5의 (B)는 제2 외부 기기를 처리 장치에 접속한 경우의 신호의 타임 차트이다.
도 6은 처리 시스템의 처리예를 나타내는 플로우차트이다.
도 7은 처리 장치가 슬립 상태, 휴지 상태 또는 전원 오프 상태로부터 복귀 또는 기동한 경우의 처리 시스템의 처리예를 나타내는 플로우차트이다.
도 8은 다른 실시 형태에 따른 처리 시스템의 구성예를 도시하는 도면이다.
도 9는 도 8의 제3 외부 기기의 외관의 예를 도시하는 사시도이다.1 is a diagram showing a configuration example of a processing system according to the embodiment.
2 is a view for explaining the pins of the first connector, the second connector and the third connector.
3 is a diagram showing a detailed configuration example of the processing apparatus of FIG.
4 is a view showing an example of the shape of the pin of the first connector of the processing apparatus.
FIG. 5A is a time chart of signals when a first external device is connected to a processing device, FIG. 5B is a time chart of signals when a second external device is connected to the processing device, Chart.
6 is a flowchart showing an example of processing of the processing system.
7 is a flowchart showing an example of processing of the processing system when the processing apparatus returns from the sleep state, the rest state, or the power-off state or starts.
8 is a diagram showing a configuration example of a processing system according to another embodiment.
9 is a perspective view showing an example of the external appearance of the third external device in Fig.

도 1은, 실시 형태에 따른 처리 시스템의 구성예를 도시하는 도면이다. 처리 시스템에서는, 처리 장치(101)는, 제1 외부 기기(111) 또는 제2 외부 기기(121)에 접속 가능하다. 처리 장치(101)는, 예를 들면 노트형 퍼스널 컴퓨터이며, 제1 커넥터(102), 컨트롤러(103), 스위치(104) 및 제1 저항 R1을 갖는다. 제1 외부 기기(111) 및 제2 외부 기기(121)는, 베이 유닛이라 불리고, 처리 장치(101)에 대해 착탈 가능한 카트리지이다. 제1 외부 기기(111)는, 예를 들면 광학 디스크 드라이브(ODD:Optical Disk Drive) 또는 하드 디스크 드라이브(HDD:Hard Disk Drive)이다. 광학 디스크 드라이브는, 예를 들면 CD-ROM(Compact Disc Read Only Memory) 드라이브 또는 DVD(Digital Versatile Disc) 드라이브이다. 제2 외부 기기(121)는, 예를 들면 스크린 또는 벽에 화상을 투영 가능한 프로젝터이다.1 is a diagram showing a configuration example of a processing system according to the embodiment. In the processing system, the processing apparatus 101 can be connected to the first external device 111 or the second external device 121. The processing apparatus 101 is, for example, a notebook personal computer and has a first connector 102, a controller 103, a switch 104, and a first resistor R1. The first external device 111 and the second external device 121 are referred to as a bay unit and are detachable with respect to the processing apparatus 101. The first external device 111 is, for example, an optical disk drive (ODD) or a hard disk drive (HDD). The optical disk drive is, for example, a CD-ROM (Compact Disc Read Only Memory) drive or a DVD (Digital Versatile Disc) drive. The second external device 121 is, for example, a projector capable of projecting an image on a screen or a wall.

처리 장치(101)는, 제1 커넥터(102)를 갖고, 제1 커넥터(102)를 통해 제1 외부 기기(111) 또는 제2 외부 기기(121)와 접속 가능하다. 제1 외부 기기(111)는, 제2 커넥터(112)를 갖고, 제2 커넥터(112)는, 처리 장치(101)의 제1 커넥터(102)와 접속 가능하다. 제2 외부 기기(121)는, 제3 커넥터(122)를 갖고, 제3 커넥터(122)는, 처리 장치(101)의 제1 커넥터(102)와 접속 가능하다.The processing apparatus 101 has a first connector 102 and is connectable to the first external device 111 or the second external device 121 through the first connector 102. [ The first external device 111 has the second connector 112 and the second connector 112 is connectable to the first connector 102 of the processing apparatus 101. [ The second external device 121 has the third connector 122 and the third connector 122 is connectable to the first connector 102 of the processing apparatus 101. [

도 2는, 제1 커넥터(102), 제2 커넥터(112) 및 제3 커넥터(122)의 핀을 설명하기 위한 도면이다. 제1 커넥터(102), 제2 커넥터(112) 및 제3 커넥터(122)는, 각각, 핀 S1, 핀 S2, 핀 S3, 핀 S4, 핀 S5, 핀 S6, 핀 S7, 핀 P1, 핀 P2, 핀 P3, 핀 P4, 핀 P5 및 핀 P6을 갖는다.Fig. 2 is a view for explaining the pins of the first connector 102, the second connector 112, and the third connector 122. Fig. The first connector 102, the second connector 112 and the third connector 122 are respectively connected to pins S1, S2, S3, S4, S5, S6, S7, P1, P2 , Pin P3, pin P4, pin P5, and pin P6.

우선, 제1 외부 기기(111)의 제2 커넥터(112)를 처리 장치(101)의 제1 커넥터(102)에 접속한 경우의 핀의 기능을 설명한다. 제1 외부 기기(111)는, 예를 들면 광학 디스크 드라이브 또는 하드 디스크 드라이브이다. 제2 커넥터(112)는, SATA(Serial Advanced Technology Attachment) 규격의 커넥터이며, SATA 규격의 인터페이스에 의해 신호의 입출력이 행해진다. 핀 S1은, SATA 규격의 송신 신호 TX를 위한 그라운드 전위 GND의 핀이다. 핀 S2는, SATA 규격의 송신 신호 TX의 핀이다. 핀 S3은, SATA 규격의 송신 신호 TX＃의 핀이다. 송신 신호 TX 및 TX＃은, 서로 위상이 반전된 차동 신호이다. 핀 S4는, SATA 규격의 송신 신호 TX＃ 및 수신 신호 RX를 위한 그라운드 전위 GND의 핀이다. 핀 S5는, SATA 규격의 수신 신호 RX의 핀이다. 핀 S6은, SATA 규격의 수신 신호 RX＃의 핀이다. 수신 신호 RX 및 RX＃은, 서로 위상이 반전된 차동 신호이다. 핀 S7은, SATA 규격의 수신 신호 RX＃을 위한 그라운드 전위 GND의 핀이다. 핀 P1은, 외부 기기가 처리 장치(101)에 접속된 것을 검출하기 위한 신호 DP의 핀이며, 하이 레벨이면 외부 기기가 접속되어 있지 않고, 로우 레벨이면 외부 기기가 접속되어 있는 것을 나타낸다. 핀 P2 및 P3은, 전원 전위 5V의 핀이다. 핀 P4는, 제품 출하시의 진단용 신호 MD의 핀이다. 핀 P5 및 P6은, 전원 전위 5V를 위한 그라운드 전위 GND의 핀이다.First, the function of the pin when the second connector 112 of the first external device 111 is connected to the first connector 102 of the processing apparatus 101 will be described. The first external device 111 is, for example, an optical disk drive or a hard disk drive. The second connector 112 is a connector of SATA (Serial Advanced Technology Attachment) standard, and input / output of signals is performed by an interface of SATA standard. The pin S1 is a pin of the ground potential GND for the transmission signal TX of the SATA standard. The pin S2 is a pin of the transmission signal TX of the SATA standard. The pin S3 is a pin of the transmission signal TX # of the SATA standard. The transmission signals TX and TX # are differential signals whose phases are inverted from each other. The pin S4 is a pin of the ground potential GND for the transmission signal TX # of the SATA standard and the reception signal RX. The pin S5 is a pin of the reception signal RX of the SATA standard. The pin S6 is the pin of the reception signal RX # of the SATA standard. The received signals RX and RX # are differential signals whose phases are inverted from each other. The pin S7 is a pin of the ground potential GND for the SATA standard received signal RX #. The pin P1 is a pin of a signal DP for detecting that an external device is connected to the processing apparatus 101. If the level is high, the external device is not connected. If the level is low, the external device is connected. The pins P2 and P3 are pins having a power source potential of 5V. The pin P4 is the pin of the diagnostic signal MD at the time of shipment from the factory. The pins P5 and P6 are pins of the ground potential GND for the power source potential 5V.

다음으로, 제2 외부 기기(121)의 제3 커넥터(122)를 처리 장치(101)의 제1 커넥터(102)에 접속한 경우의 핀의 기능을 설명한다. 제2 외부 기기(121)는, 예를 들면 프로젝터이다. 제3 커넥터(122)는, USB(Universal Serial Bus) 규격의 인터페이스에 의해 신호의 입출력이 행해진다. 핀 S1은, 제2 외부 기기(프로젝터)(121)의 휘도 설정 신호 PRJ_PFM의 핀이다. 휘도 설정 신호 PRJ_PFM은, 하이 레벨이 휘도 대(大)의 설정 신호이며, 로우 레벨이 휘도 소(小)의 설정 신호이다. 예를 들면, 처리 장치(노트형 퍼스널 컴퓨터)(101)는, 콘센트에 의해 교류(AC:Alternating Current) 전원에 접속되어 있는 경우에는, 충분한 전력이 얻어지므로, 휘도 설정 신호 PRJ_PFM을 휘도 대로 설정하고, 교류 전원에 접속되지 않고, 배터리에 의해 구동되어 있는 경우에는, 충분한 전력이 얻어지지 않으므로, 휘도 설정 신호 PRJ_PFM을 휘도 소로 설정한다. 핀 S2 및 S3은, 넌커넥션(미접속)이다. 핀 S4는, 그라운드 전위 GND의 핀이다. 핀 S5 및 S6은, 넌커넥션(미접속)이다. 핀 S7은, USB 규격의 신호 USB＋의 핀이다. 핀 P1은, 외부 기기가 처리 장치(101)에 접속된 것을 검출하기 위한 신호 DP의 핀이며, 하이 레벨이면 외부 기기가 접속되어 있지 않고, 로우 레벨이면 외부 기기가 접속되어 있는 것을 나타낸다. 핀 P2 및 P3은, 전원 전위 5V의 핀이다. 핀 P4는, USB 규격의 신호 USB－의 핀이다. 신호 USB＋ 및 USB－는, 서로 위상이 반전된 차동 신호이다. 핀 P5 및 P6은, 전원 전위 5V를 위한 그라운드 전위 GND의 핀이다.Next, the function of the pin when the third connector 122 of the second external device 121 is connected to the first connector 102 of the processing apparatus 101 will be described. The second external device 121 is, for example, a projector. A signal is input / output to the third connector 122 by an interface of USB (Universal Serial Bus) standard. The pin S1 is the pin of the brightness setting signal PRJ_PFM of the second external device (projector) 121. [ The luminance setting signal PRJ_PFM is a setting signal of a high-level luminance versus a large setting signal and a low-level setting signal of a luminance small (small). For example, when the processing apparatus (notebook personal computer) 101 is connected to an AC (alternating current) power source by a socket, sufficient power is obtained, so that the brightness setting signal PRJ_PFM is set to the luminance , And when it is driven by a battery without being connected to an AC power source, sufficient power can not be obtained, so that the brightness setting signal PRJ_PFM is set to a brightness level. The pins S2 and S3 are non-connected (unconnected). The pin S4 is a pin of the ground potential GND. The pins S5 and S6 are non-connected (unconnected). The pin S7 is a pin of the USB standard signal USB +. The pin P1 is a pin of a signal DP for detecting that an external device is connected to the processing apparatus 101. If the level is high, the external device is not connected. If the level is low, the external device is connected. The pins P2 and P3 are pins having a power source potential of 5V. Pin P4 is a pin of the USB standard signal USB-. The signals USB + and USB- are differential signals whose phases are inverted from each other. The pins P5 and P6 are pins of the ground potential GND for the power source potential 5V.

당초에는, 제1 외부 기기(111)만이 처리 장치(101)에 접속 가능하고, 그 후의 확장에 의해, 제2 외부 기기(121)도 처리 장치(101)에 접속 가능하게 하는 것을 생각한다. 그 경우, 처리 장치(101)는, 제1 외부 기기(111) 및 제2 외부 기기(121) 중 어느 것이 접속되었는지를 인식할 필요가 있다.Initially, it is considered that only the first external device 111 can be connected to the processing device 101, and the second external device 121 can be connected to the processing device 101 by the subsequent expansion. In this case, the processing apparatus 101 needs to recognize which of the first external device 111 and the second external device 121 is connected.

그러나, 제1 외부 기기(111)를 처리 장치(101)에 접속하기 위한 제2 커넥터(112)는, 모든 핀이 사용되어, 여분의 핀이 없다. 따라서, 처리 장치(101)는, 제1 외부 기기(111) 및 제2 외부 기기(121) 중 어느 것이 접속되었는지를 인식하는 것이 곤란하다. 이하, 그 이유를 구체적으로 설명한다.However, in the second connector 112 for connecting the first external device 111 to the processing apparatus 101, all the pins are used, and there is no extra pin. Therefore, it is difficult for the processing apparatus 101 to recognize which of the first external device 111 and the second external device 121 is connected. Hereinafter, the reason will be described in detail.

핀 P1은, 외부 기기가 처리 장치(101)에 접속된 것을 검출하기 위한 신호 DP의 핀이며, 하이 레벨이면 외부 기기가 접속되어 있지 않고, 로우 레벨이면 외부 기기가 접속되어 있는 것을 나타낸다. 처리 장치(101)의 제1 커넥터(102)에 아무것도 접속되어 있지 않은 경우에는, 핀 P1이 하이 레벨(제1 전위)이므로, 처리 장치(101)는, 제1 커넥터(102)에 제1 외부 기기(111) 및 제2 외부 기기(121)가 접속되어 있지 않다고 인식할 수 있다. 이에 대해, 처리 장치(101)의 제1 커넥터(102)에 제1 외부 기기(111) 또는 제2 외부 기기(121)가 접속된 경우에는, 핀 P1이 로우 레벨(제2 전위)로 되므로, 처리 장치(101)는, 제1 외부 기기(111) 또는 제2 외부 기기(121)가 접속된 것을 인식할 수 있다. 그러나, 처리 장치(101)는, 제1 외부 기기(111) 및 제2 외부 기기(121) 중 어느 것이 접속되었는지를 인식할 수는 없다.The pin P1 is a pin of a signal DP for detecting that an external device is connected to the processing apparatus 101. If the level is high, the external device is not connected. If the level is low, the external device is connected. When the first connector 102 of the processing apparatus 101 is not connected to the first connector 102, since the pin P1 is at the high level (first electric potential) It can be recognized that the device 111 and the second external device 121 are not connected. On the other hand, when the first external device 111 or the second external device 121 is connected to the first connector 102 of the processing apparatus 101, the pin P1 becomes the low level (second potential) The processing apparatus 101 can recognize that the first external device 111 or the second external device 121 is connected. However, the processing apparatus 101 can not recognize which of the first external device 111 and the second external device 121 is connected.

제1 외부 기기(111)의 제2 커넥터(112)에 여분의 핀이 있으면, 그 여분의 핀을 이용하여, 제1 외부 기기(111) 및 제2 외부 기기(121) 중 어느 것이 접속되었는지를 인식하는 것도 가능하지만, 제1 외부 기기(111)의 제2 커넥터(112)에는 여분의 핀이 없다.If there is an extra pin in the second connector 112 of the first external device 111, it is possible to determine which one of the first external device 111 and the second external device 121 is connected However, the second connector 112 of the first external device 111 has no extra pin.

또한, 처리 장치(101)에는, 제1 외부 기기(111) 및 제2 외부 기기(121) 외에, 외부 배터리를 접속 가능하다. 처리 장치(101)는, 제1 커넥터(102)와는 별도로 제4 커넥터를 갖고, 제4 커넥터를 통해 외부 배터리에 접속 가능하다. 따라서, 제2 외부 기기(121)는, 처리 장치(101)의 제1 커넥터(102) 및 제4 커넥터에 접속 가능하게 하는 것이 생각된다. 그리고, 처리 장치(101)는, 제4 커넥터의 핀의 전위를 검출함으로써, 제1 외부 기기(111) 및 제2 외부 기기(121) 중 어느 것이 접속되었는지를 인식할 수 있다. 그러나, 그 경우에는, 외부 배터리의 장착이 불필요한 처리 장치(101)에 대해서도, 불필요한 제4 커넥터를 설치할 필요가 있다. 따라서, 제4 커넥터를 사용하지 않고, 제1 커넥터(102)만을 이용하여, 제1 외부 기기(111) 및 제2 외부 기기(121) 중 어느 것이 접속되었는지를 인식할 수 있는 처리 장치(101)를 이하에 설명한다.In addition to the first external device 111 and the second external device 121, an external battery can be connected to the processing apparatus 101. [ The processing apparatus 101 has a fourth connector separately from the first connector 102, and is connectable to the external battery through the fourth connector. Therefore, it is conceivable that the second external device 121 can be connected to the first connector 102 and the fourth connector of the processing apparatus 101. Then, the processing apparatus 101 can recognize which of the first external device 111 and the second external device 121 is connected by detecting the potential of the pin of the fourth connector. However, in this case, it is also necessary to provide an unnecessary fourth connector for the processing apparatus 101 in which the attachment of the external battery is not required. A processing device 101 capable of recognizing which one of the first external device 111 and the second external device 121 is connected using only the first connector 102 without using the fourth connector, Will be described below.

본 실시 형태에서는, 우선, 처리 장치(101)는, 핀 S1의 신호를 입력 신호로서 설정한다. 제1 외부 기기(111)가 처리 장치(101)에 접속되면, 제1 커넥터(102)의 핀 S1이 로우 레벨로 되고, 제2 외부 기기(121)가 처리 장치(101)에 접속되면, 제1 커넥터(102)의 핀 S1이 하이 레벨로 된다. 처리 장치(101)는, 제1 핀 P1의 전위가 로우 레벨이며, 또한 제2 핀 S1의 전위가 로우 레벨(제3 전위)일 때에는, 제1 외부 기기(111)가 제1 커넥터(102)에 접속되어 있다고 인식하고, 제1 핀 P1의 전위가 로우 레벨이며, 또한 제2 핀 S1의 전위가 하이 레벨(제4 전위)일 때에는, 제2 외부 기기(121)가 제1 커넥터(102)에 접속되어 있다고 인식한다. 그리고, 처리 장치(101)는, 제1 커넥터(102)에 제2 외부 기기(121)가 접속되어 있다고 인식하였을 때에는, 제2 핀 S1의 신호를 출력 신호로서 설정하고, 제2 핀 S1에 휘도 설정 신호 PRJ_PFM을 출력한다.In the present embodiment, first, the processing apparatus 101 sets the signal of the pin S1 as an input signal. When the first external device 111 is connected to the processing apparatus 101, the pin S1 of the first connector 102 becomes low level, and when the second external device 121 is connected to the processing apparatus 101, 1 pin 102 of the connector 102 becomes high level. When the first pin P1 is at a low level and the second pin S1 is at a low level (third potential), the first external device 111 is connected to the first connector 102, The second external device 121 is connected to the first connector 102 when the potential of the first pin P1 is low and the potential of the second pin S1 is high level (fourth potential) As shown in Fig. When the processor 101 recognizes that the second external device 121 is connected to the first connector 102, it sets the signal of the second pin S1 as an output signal, And outputs the setting signal PRJ_PFM.

도 1에 있어서, 제1 외부 기기(111)는, 제2 커넥터(112)를 갖는다. 제2 커넥터(112)는, 핀 S1 및 S7이 그라운드 전위 GND의 노드에 접속되고, 핀 P1이 저항 R21을 통해 그라운드 전위 GND의 노드에 접속되고, 핀 P4가 진단용 신호 MD의 노드에 접속된다. 저항 R21은, 약 1㏀의 풀다운 저항이다.In Fig. 1, the first external device 111 has a second connector 112. Fig. In the second connector 112, the pins S1 and S7 are connected to the node of the ground potential GND, the pin P1 is connected to the node of the ground potential GND via the resistor R21, and the pin P4 is connected to the node of the diagnostic signal MD. The resistor R21 is a pull-down resistor of about 1 k ?.

제2 외부 기기(121)는, 제3 커넥터(122)를 갖는다. 제3 커넥터(122)의 핀 S1은, 저항 R32를 통해, 바이폴라 트랜지스터 T31의 베이스에 접속된다. 제2 저항 R33은, npn 바이폴라 트랜지스터 T31의 베이스 및 에미터간에 접속된다. npn 바이폴라 트랜지스터 T31은, 에미터가 그라운드 전위 GND의 노드에 접속되고, 콜렉터가 저항 R34를 통해 전원 전위 3.3V의 노드에 접속된다. 휘도 설정 신호 PRJ는, npn 바이폴라 트랜지스터 T31의 콜렉터로부터 출력된다.The second external device 121 has the third connector 122. The pin S1 of the third connector 122 is connected to the base of the bipolar transistor T31 through the resistor R32. The second resistor R33 is connected between the base and the emitter of the npn bipolar transistor T31. In the npn bipolar transistor T31, the emitter is connected to the node of the ground potential GND and the collector is connected to the node of the 3.3V power supply potential through the resistor R34. The brightness setting signal PRJ is output from the collector of the npn bipolar transistor T31.

제3 커넥터(122)의 핀 S7은, USB 규격의 신호 USB＋의 핀이며, 처리부(123)에 접속된다. 제3 커넥터(122)의 핀 P4는, USB 규격의 신호 USB－의 핀이며, 처리부(123)에 접속된다. 처리부(123)는, USB 규격의 차동 신호 USB＋ 및 USB－의 처리를 행한다. 제3 커넥터(122)의 핀 P1은, 외부 기기 검출 신호 DP의 핀이며, 저항 R31을 통해 그라운드 전위 GND의 노드에 접속된다. 저항 R31은, 약 1㏀의 풀다운 저항이다.The pin S7 of the third connector 122 is a pin of the signal USB + of the USB standard and is connected to the processing unit 123. [ The pin P4 of the third connector 122 is a pin of the USB standard signal USB- and is connected to the processing unit 123. [ The processing unit 123 performs processing of USB standard differential signals USB + and USB-. The pin P1 of the third connector 122 is the pin of the external device detection signal DP and is connected to the node of the ground potential GND through the resistor R31. The resistor R31 is a pull-down resistor of about 1 k ?.

처리 장치(101)는, 제1 커넥터(102)를 갖는다. 제1 커넥터(102)의 핀 S1은, 휘도 설정 신호 PRJ_PFM의 핀이며, 컨트롤러(103)에 접속된다. 저항 R1은, 전원 전위 3.3V의 노드 및 제1 커넥터(102)의 핀 S1 사이에 접속된다. 제1 외부 기기(111)가 처리 장치(101)에 접속되면, 핀 S1은, 그라운드 전위 GND의 노드에 접속되고, 로우 레벨로 된다. 이에 대해, 제2 외부 기기(121)가 처리 장치(101)에 접속되면, 핀 S1에 관해, 저항 R1, R32 및 R33의 직렬 접속 회로가 전원 전위 3.3V의 노드 및 그라운드 전위 GND의 노드간에 접속된다. 예를 들면, 저항 R1은 10㏀이며, 저항 R32 및 R33의 직렬 접속 회로는 94㏀이다. 그 경우, 핀 S1의 전위는, 10kΩ과 94㏀의 저항의 분압에 의해, 약 2.98V의 하이 레벨로 된다.The processing apparatus 101 has a first connector 102. The pin S1 of the first connector 102 is a pin of the brightness setting signal PRJ_PFM and is connected to the controller 103. [ The resistor R1 is connected between the node of the power source potential 3.3V and the pin S1 of the first connector 102. [ When the first external device 111 is connected to the processing apparatus 101, the pin S1 is connected to the node of the ground potential GND and becomes the low level. On the other hand, when the second external device 121 is connected to the processing apparatus 101, the series connection circuit of the resistors R1, R32, and R33 is connected between the node of the power supply potential of 3.3 V and the node of the ground potential GND do. For example, the resistance R1 is 10 k ?, and the series connection circuit of the resistors R32 and R33 is 94?. In this case, the potential of the pin S1 becomes a high level of about 2.98 V by the partial pressure of the resistances of 10 k? And 94 k ?.

컨트롤러(103)는, 핀 S1의 신호를 입력 신호로서 설정하고, 핀 S1의 전위가 로우 레벨일 때에는, 제1 외부 기기(111)가 제1 커넥터(102)에 접속되어 있다고 인식하고, 핀 S1의 전위가 하이 레벨일 때에는, 제2 외부 기기(121)가 제1 커넥터(102)에 접속되어 있다고 인식한다.The controller 103 sets the signal of the pin S1 as an input signal and recognizes that the first external device 111 is connected to the first connector 102 when the potential of the pin S1 is low, The second external device 121 recognizes that the second external device 121 is connected to the first connector 102. In this case,

컨트롤러(103)는, 제1 외부 기기(111)가 제1 커넥터(102)에 접속되어 있다고 인식하였을 때에는, 선택 신호 SEL을 로우 레벨로 하고, 제2 외부 기기(121)가 제1 커넥터(102)에 접속되어 있다고 인식하였을 때에는, 선택 신호 SEL을 하이 레벨로 한다.When the controller 103 recognizes that the first external device 111 is connected to the first connector 102, it turns the selection signal SEL to low level and the second external device 121 connects the first connector 102 ), The selection signal SEL is set to the high level.

스위치(104)는, 선택 신호 SEL이 로우 레벨일 때에는, 제3 핀 S7을 그라운드 전위 GND의 노드에 접속하고, 제3 핀 P4를 컨트롤러(103)의 진단용 신호 MD의 단자에 접속하고, 선택 신호 SEL이 하이 레벨일 때에는, 제3 핀 S7을 컨트롤러(103)의 USB 규격의 신호 USB＋의 단자에 접속하고, 핀 P4를 컨트롤러(103)의 USB 규격의 신호 USB－의 단자에 접속한다.When the selection signal SEL is at the low level, the switch 104 connects the third pin S7 to the node of the ground potential GND, connects the third pin P4 to the terminal of the diagnostic signal MD of the controller 103, When the SEL is at the high level, the third pin S7 is connected to the USB standard signal USB + of the controller 103, and the pin P4 is connected to the USB standard signal USB- of the controller 103.

그리고, 컨트롤러(103)는, 제1 커넥터(102)에 제2 외부 기기(121)가 접속되어 있다고 인식하였을 때에는, 핀 S1의 신호를 출력 신호로서 설정하고, 핀 S1에 휘도 설정 신호 PRJ_PFM을 출력한다.When the controller 103 recognizes that the second external device 121 is connected to the first connector 102, the controller 103 sets the signal of the pin S1 as an output signal and outputs the luminance setting signal PRJ_PFM to the pin S1 do.

본 실시 형태에 따르면, 제1 외부 기기(111)의 제2 커넥터(112)에 여분의 핀이 없는 경우에도, 제1 외부 기기(111) 및 제2 외부 기기(121) 중 어느 것이 접속되었는지를 인식할 수 있다.According to the present embodiment, even when there is no extra pin in the second connector 112 of the first external device 111, it is possible to determine which of the first external device 111 and the second external device 121 is connected Can be recognized.

도 3은, 도 1의 처리 장치(101)의 상세한 구성예를 도시하는 도면이다. 이하, 도 3의 처리 장치(101)가 도 1의 처리 장치(101)와 상이한 점을 설명한다. 용량 C1은, 제1 커넥터(102)의 핀 S2 및 컨트롤러(103)의 송신 신호 TX의 단자간에 접속된다. 용량 C2는, 제1 커넥터(102)의 핀 S3 및 컨트롤러(103)의 송신 신호 TX＃의 단자간에 접속된다. 제1 커넥터(102)의 핀 S4, P5 및 P6은, 그라운드 전위 GND의 노드에 접속된다. 용량 C3은, 제1 커넥터(102)의 핀 S5 및 컨트롤러(103)의 수신 신호 RX의 단자간에 접속된다. 용량 C4는, 제1 커넥터(102)의 핀 S6 및 컨트롤러(103)의 수신 신호 RX＃의 단자간에 접속된다. 저항 R6은, 전원 전위 3.3V의 노드 및 컨트롤러(103)의 진단용 신호 MD의 단자간에 접속된다. 스위치(104)는, 부논리의 인에이블 신호 OE＃의 단자를 갖고, 전원 단자 VCC가 전원 전위 3.3V의 노드에 접속된다. n 채널 전계 효과 트랜지스터 T4는, 드레인이 인에이블 신호 OE＃의 단자에 접속되고, 게이트가 컨트롤러(103)의 정논리의 인에이블 신호 OE의 단자에 접속되고, 소스가 그라운드 전위 GND의 노드에 접속된다. 저항 R7은, 전원 전위 3.3V의 노드 및 인에이블 신호 OE＃의 단자간에 접속된다. 저항 R8은, 인에이블 신호 OE의 단자 및 그라운드 전위 GND의 노드간에 접속된다. 저항 R9는, 선택 신호 SEL의 단자 및 그라운드 전위 GND의 노드간에 접속된다.Fig. 3 is a diagram showing a detailed configuration example of the processing apparatus 101 of Fig. Hereinafter, a difference between the processing apparatus 101 of FIG. 3 and the processing apparatus 101 of FIG. 1 will be described. The capacitor C1 is connected between the pin S2 of the first connector 102 and the terminal of the transmission signal TX of the controller 103. [ The capacitor C2 is connected between the pin S3 of the first connector 102 and the terminal of the transmission signal TX # of the controller 103. Pins S4, P5 and P6 of the first connector 102 are connected to the node of the ground potential GND. The capacitance C3 is connected between the terminal S5 of the first connector 102 and the terminal of the reception signal RX of the controller 103. [ The capacitor C4 is connected between the pin S6 of the first connector 102 and the terminal of the received signal RX # of the controller 103. The resistor R6 is connected between the node of the power source potential 3.3V and the terminal of the diagnostic signal MD of the controller 103. [ The switch 104 has a terminal of the enable signal OE # of the negative logic, and the power supply terminal VCC is connected to the node of the power supply potential 3.3V. The n-channel field effect transistor T4 has a drain connected to the terminal of the enable signal OE #, a gate connected to the terminal of the positive logic enable signal OE of the controller 103, and a source connected to the node of the ground potential GND do. The resistor R7 is connected between the node of the power source potential 3.3V and the terminal of the enable signal OE #. The resistor R8 is connected between the terminal of the enable signal OE and the node of the ground potential GND. The resistor R9 is connected between the terminal of the selection signal SEL and the node of the ground potential GND.

저항 R2는, 제1 커넥터(102)의 핀 P1 및 컨트롤러(103)의 외부 기기 검출 신호 DP의 단자간에 접속된다. 용량 C5는, 컨트롤러(103)의 외부 기기 검출 신호 DP의 단자 및 그라운드 전위 GND의 노드간에 접속되는 채터링 방지용 용량이다. 저항 R11은, 전원 전위 3.3V의 노드 및 컨트롤러(103)의 외부 기기 검출 신호 DP의 단자간에 접속된다.The resistor R2 is connected between the pin P1 of the first connector 102 and the terminal of the external device detection signal DP of the controller 103. [ The capacitance C5 is a chattering prevention capacitance connected between the terminal of the external device detection signal DP of the controller 103 and the node of the ground potential GND. The resistor R11 is connected between the node of the power source potential 3.3V and the terminal of the external device detection signal DP of the controller 103. [

제1 커넥터(102)의 핀 P2 및 P3은, 노드 N1에 접속된다. n 채널 전계 효과 트랜지스터 T2는, 게이트가 컨트롤러(103)의 전원 온 신호 PON의 단자에 접속되고, 드레인이 n 채널 전계 효과 트랜지스터 T3의 게이트에 접속되고, 소스가 그라운드 전위 GND의 노드에 접속된다. 저항 R3은, 전원 전위 5V의 노드 및 노드 N2간에 접속된다. 저항 R4는, 노드 N2 및 트랜지스터 T2의 드레인간에 접속된다. 용량 C6은, 저항 R3에 병렬로 접속된다. 트랜지스터 T3은, 드레인이 저항 R5를 통해 노드 N1에 접속되고, 소스가 그라운드 전위 GND의 노드에 접속된다. p 채널 전계 효과 트랜지스터 T1은, 게이트가 노드 N2에 접속되고, 소스가 전원 전위 5V의 노드에 접속되고, 드레인이 노드 N1에 접속된다.The pins P2 and P3 of the first connector 102 are connected to the node N1. The n-channel field effect transistor T2 has a gate connected to the terminal of the power-on signal PON of the controller 103, a drain connected to the gate of the n-channel field effect transistor T3, and a source connected to the node of the ground potential GND. The resistor R3 is connected between the node of the power source potential 5V and the node N2. The resistor R4 is connected to the drains of the node N2 and the transistor T2. The capacitor C6 is connected in parallel to the resistor R3. In the transistor T3, the drain is connected to the node N1 via the resistor R5, and the source is connected to the node of the ground potential GND. In the p-channel field effect transistor T1, the gate is connected to the node N2, the source is connected to the node of the power supply potential 5V, and the drain is connected to the node N1.

도 4는, 처리 장치(101)의 제1 커넥터(102)의 핀 S1∼S7 및 P1∼P6의 형상예를 도시하는 도면이다. 핀 S1, S4, S7, P5 및 P6은, 핀 S2, S3, S5, S6 및 P1∼P4보다 길다. 특히, 핀 S1은, 핀 P1보다 길다. 제1 커넥터(102)에 제1 외부 기기(111) 또는 제2 외부 기기(121)를 접속하면, 우선, 제1 커넥터(102)의 핀 S1이 제1 외부 기기(111) 또는 제2 외부 기기(121)에 접촉하고, 그 후, 제1 커넥터(102)의 핀 P1이 제1 외부 기기(111) 또는 제2 외부 기기(121)에 접촉한다. 그 결과, 도 5의 (A) 및 (B)에 나타낸 바와 같이, 핀 S1의 신호가 앞서 전달되고, 그 후에, 핀 P1의 신호가 전달된다.Fig. 4 is a diagram showing an example of the shapes of the pins S1 to S7 and P1 to P6 of the first connector 102 of the processing apparatus 101. Fig. The pins S1, S4, S7, P5 and P6 are longer than the pins S2, S3, S5, S6 and P1 to P4. In particular, the pin S1 is longer than the pin P1. When the first external device 111 or the second external device 121 is connected to the first connector 102, the pin S1 of the first connector 102 is connected to the first external device 111 or the second external device 121, The pin P1 of the first connector 102 comes into contact with the first external device 111 or the second external device 121. Then, As a result, as shown in Figs. 5A and 5B, the signal of the pin S1 is transmitted before, and the signal of the pin P1 is transmitted thereafter.

도 5의 (A)는 제1 외부 기기(111)를 처리 장치(101)에 접속한 경우의 신호의 타임 차트이며, 도 5의 (B)는 제2 외부 기기(121)를 처리 장치(101)에 접속한 경우의 신호의 타임 차트이다. 도 5의 (A) 및 (B)의 초기 시에 있어서, 처리 장치(101)의 제1 커넥터(102)에 어느 것도 접속되어 있지 않은 상태에서는, 제1 커넥터(102)의 핀 P1은, 도 3의 저항 R11을 통해 전원 전위 3.3V의 노드에 접속되어 있으므로, 하이 레벨로 된다. 제1 커넥터(102)의 핀 S1은, 저항 R1을 통해 전원 전위 3.3V에 접속되어 있으므로, 하이 레벨로 된다. 선택 신호 SEL의 단자는, 저항 R9를 통해 그라운드 전위 GND의 노드에 접속되어 있으므로, 로우 레벨로 된다. 인에이블 신호 OE의 단자는, 저항 R8을 통해 그라운드 전위 GND의 노드에 접속되어 있으므로, 로우 레벨로 된다. 그 후의 처리는, 도 6을 참조하면서 설명한다.5A is a time chart of a signal when the first external device 111 is connected to the processing device 101 and FIG 5B is a time chart of signals when the second external device 121 is connected to the processing device 101 In the case of the above-described embodiment. In the initial state of Figs. 5A and 5B, in a state in which none of the first connector 102 of the processing apparatus 101 is connected, the pin P1 of the first connector 102, 3 is connected to the node having the power supply potential of 3.3 V through the resistor R11. Since the pin S1 of the first connector 102 is connected to the power supply potential 3.3 V through the resistor R1, the pin S1 becomes high level. Since the terminal of the selection signal SEL is connected to the node of the ground potential GND via the resistor R9, the terminal becomes the low level. Since the terminal of the enable signal OE is connected to the node of the ground potential GND through the resistor R8, the terminal becomes low level. The subsequent processing will be described with reference to Fig.

도 6은, 처리 시스템의 처리예를 나타내는 플로우차트이다. 초기 시, 컨트롤러(103)는, 제1 커넥터(102)의 핀 S1의 신호를 입력 신호로서 설정한다. 이하, 처리 장치(101)가 전원 온 상태에 있어서의 처리예를 나타낸다.6 is a flowchart showing an example of processing of the processing system. In the initial state, the controller 103 sets the signal of the pin S1 of the first connector 102 as an input signal. Hereinafter, an example of processing when the processing apparatus 101 is in the power-on state is shown.

우선, 제1 외부 기기(111)가 장착되는 경우를 설명한다. 스텝 S601에서는, 제1 외부 기기(111)가 처리 장치(101)에 장착된다. 그러면, 스텝 S602로 진행한다. 스텝 S602에서는, 우선, 제1 커넥터(102)의 핀 S1이 제1 외부 기기(111)에 접촉한다. 그러면, 도 5의 (A)에 나타낸 바와 같이, 제1 커넥터(102)의 핀 S1은, 도 1의 제1 외부 기기(111)의 그라운드 전위 GND의 노드에 접속되고, 하이 레벨에서 로우 레벨로 변화된다. 다음으로, 제1 커넥터(102)의 핀 P1은, 도 1의 제1 외부 기기(111)의 저항 R21을 통해 그라운드 전위 GND의 노드에 접속되고, 하이 레벨에서 로우 레벨로 변화된다. 그 후, 스텝 S605로 진행한다.First, a case where the first external device 111 is mounted will be described. In step S601, the first external device 111 is mounted on the processing apparatus 101. [ Then, the flow advances to step S602. In step S602, first, the pin S1 of the first connector 102 is brought into contact with the first external device 111. Then, 5 (A), the pin S1 of the first connector 102 is connected to the node of the ground potential GND of the first external device 111 of Fig. 1, and is changed from the high level to the low level Change. Next, the pin P1 of the first connector 102 is connected to the node of the ground potential GND via the resistor R21 of the first external device 111 in Fig. 1, and is changed from the high level to the low level. Thereafter, the flow proceeds to step S605.

다음으로, 제2 외부 기기(121)가 장착되는 경우를 설명한다. 스텝 S603에서는, 제2 외부 기기(121)가 처리 장치(101)에 장착된다. 그러면, 스텝 S604로 진행한다. 스텝 S604에서는, 우선, 제1 커넥터(102)의 핀 S1이 제2 외부 기기(121)에 접촉한다. 그러면, 도 5의 (B)에 나타낸 바와 같이, 제1 커넥터(102)의 핀 S1은, 도 1의 제2 외부 기기(121)의 트랜지스터 T31의 베이스에 접속되고, 3.3V의 하이 레벨에서 2.98V의 하이 레벨로 변화된다. 예를 들면, 컨트롤러(103)는, 입력 전위가 임계값 1.65V 미만일 때에는 로우 레벨이라 판단하고, 입력 전위가 임계값 1.65V 이상일 때에는 하이 레벨이라 판단한다. 다음으로, 제1 커넥터(102)의 핀 P1은, 도 1의 제2 외부 기기(121)의 저항 R31을 통해 그라운드 전위 GND의 노드에 접속되고, 하이 레벨에서 로우 레벨로 변화된다. 그 후, 스텝 S605로 진행한다.Next, a case where the second external device 121 is mounted will be described. In step S603, the second external device 121 is mounted on the processing apparatus 101. [ Then, the process proceeds to step S604. In step S604, first, the pin S1 of the first connector 102 is brought into contact with the second external device 121. Then, Then, as shown in Fig. 5B, the pin S1 of the first connector 102 is connected to the base of the transistor T31 of the second external device 121 of Fig. 1, V to a high level. For example, the controller 103 determines that the input potential is a low level when the input potential is less than the threshold value 1.65 V, and determines that the input level is the high level when the input potential is the threshold value 1.65 V or more. Next, the pin P1 of the first connector 102 is connected to the node of the ground potential GND via the resistor R31 of the second external device 121 of Fig. 1, and is changed from the high level to the low level. Thereafter, the flow proceeds to step S605.

스텝 S605에서는, 컨트롤러(103)는, 제1 커넥터(102)의 핀 P1이 하이 레벨에서 로우 레벨로 변화되는 것을 검출하면, 그것을 트리거로 하여, 제1 커넥터(102)의 핀 S1의 전위를 검출한다. 또한, 컨트롤러(103)는, 제1 커넥터(102)의 핀 P1이 하이 레벨인 상태일 때에는, 제1 커넥터(102)에 제1 외부 기기(111) 및 제2 외부 기기(121) 중 어느 것에도 접속되어 있지 않다고 인식한다.In step S605, when the controller 103 detects that the pin P1 of the first connector 102 is changed from the high level to the low level, the controller 103 uses this as a trigger to detect the potential of the pin S1 of the first connector 102 do. When the pin P1 of the first connector 102 is at the high level, the controller 103 controls the first connector 102 to connect the first external device 111 and the second external device 121 Is not connected.

다음으로, 스텝 S606에서는, 컨트롤러(103)는, 제1 커넥터(102)의 핀 P1이 로우 레벨이며, 또한 제1 커넥터(102)의 핀 S1이 로우 레벨일 때에는, 제1 커넥터(102)에 제1 외부 기기(111)가 접속되어 있다고 인식하고, 스텝 S607로 진행한다. 이에 대해, 컨트롤러(103)는, 제1 커넥터(102)의 핀 P1이 로우 레벨이며, 또한 제1 커넥터(102)의 핀 S1이 하이 레벨일 때에는, 제1 커넥터(102)에 제2 외부 기기(121)가 접속되어 있다고 인식하고, 스텝 S611로 진행한다.Next, in step S606, when the pin P1 of the first connector 102 is at the low level and the pin S1 of the first connector 102 is at the low level, the controller 103 controls the first connector 102 Recognizes that the first external device 111 is connected, and proceeds to step S607. On the other hand, when the pin P1 of the first connector 102 is at the low level and the pin S1 of the first connector 102 is at the high level, the controller 103 instructs the first connector 102 to connect the second external device It is recognized that the connection terminal 121 is connected, and the flow advances to step S611.

스텝 S607에서는, 컨트롤러(103)는, 제1 외부 기기(111)를 선택하기 위해, 도 5의 (A)에 나타낸 바와 같이, 로우 레벨의 선택 신호 SEL의 출력을 유지한다.In step S607, the controller 103 maintains the output of the low-level selection signal SEL as shown in Fig. 5 (A) in order to select the first external device 111. [

다음으로, 스텝 S608에서는, 컨트롤러(103)는, 도 5의 (A)에 나타낸 바와 같이, 인에이블 신호 OE를 로우 레벨에서 하이 레벨로 변화시킨다. 인에이블 신호 OE가 하이 레벨로 되면, 트랜지스터 T4가 온되고, 인에이블 신호 OE＃이 로우 레벨로 되고, 스위치(104)가 인에이블 상태로 된다. 스위치(104)는, 인에이블 신호 OE＃이 로우 레벨로 되면, 선택 신호 SEL이 로우 레벨이므로, 제1 커넥터(102)의 핀 S7을 그라운드 전위 GND의 노드에 접속하고, 제1 커넥터(102)의 핀 P4를 컨트롤러(103)의 진단용 신호 MD의 단자에 접속한다.Next, in step S608, the controller 103 changes the enable signal OE from the low level to the high level, as shown in Fig. 5 (A). When the enable signal OE becomes the high level, the transistor T4 is turned on, the enable signal OE # becomes the low level, and the switch 104 becomes the enable state. The switch 104 connects the pin S7 of the first connector 102 to the node of the ground potential GND when the enable signal OE # is at the low level and the selection signal SEL is at the low level, To the terminal of the diagnostic signal MD of the controller 103.

다음으로, 스텝 S609에서는, 컨트롤러(103)는, 전원 온 신호 PON을 로우 레벨에서 하이 레벨로 변화시킨다. 전원 온 신호 PON이 하이 레벨로 되면, 트랜지스터 T2 및 T1이 온되고, 제1 커넥터(102)의 핀 P2 및 P3은, 트랜지스터 T1을 통해, 전원 전위 5V의 노드에 접속된다. 그 후, 컨트롤러(103)는, 제1 외부 기기(111)의 처리를 행한다.Next, in step S609, the controller 103 changes the power-on signal PON from the low level to the high level. When the power-on signal PON becomes a high level, the transistors T2 and T1 are turned on, and the pins P2 and P3 of the first connector 102 are connected to the node of the power source potential 5 V through the transistor T1. Thereafter, the controller 103 performs processing of the first external device 111. [

스텝 S611에서는, 컨트롤러(103)는, 제2 외부 기기(121)를 선택하기 위해, 도 5의 (B)에 나타낸 바와 같이, 선택 신호 SEL을 로우 레벨에서 하이 레벨로 변화시킨다.In step S611, the controller 103 changes the selection signal SEL from the low level to the high level, as shown in Fig. 5B, in order to select the second external device 121. [

다음으로, 스텝 S612에서는, 컨트롤러(103)는, 제1 커넥터(102)의 핀 S1의 신호를 입력 신호로서의 설정으로부터 출력 신호로서의 설정으로 절환한다. 이에 의해, 컨트롤러(103)는, 제1 커넥터(102)의 핀 S1에 휘도 설정 신호 PRJ_PFM을 출력 가능하게 된다. 컨트롤러(103)의 휘도 설정 신호 PRJ_PFM의 단자는, 범용 입출력 단자(GPIO:General Purpose Input／Output)이다.Next, in step S612, the controller 103 switches the signal of the pin S1 of the first connector 102 from the setting as the input signal to the setting as the output signal. This enables the controller 103 to output the brightness setting signal PRJ_PFM to the pin S1 of the first connector 102. [ The terminal of the brightness setting signal PRJ_PFM of the controller 103 is a general purpose input / output (GPIO) terminal.

다음으로, 스텝 S613에서는, 컨트롤러(103)는, 도 5의 (B)에 나타낸 바와 같이, 인에이블 신호 OE를 로우 레벨에서 하이 레벨로 변화시킨다. 인에이블 신호 OE가 하이 레벨로 되면, 트랜지스터 T4가 온되고, 인에이블 신호 OE＃이 로우 레벨로 되고, 스위치(104)가 인에이블 상태로 된다. 스위치(104)는, 인에이블 신호 OE＃이 로우 레벨로 되면, 선택 신호 SEL이 하이 레벨이므로, 제1 커넥터(102)의 핀 S7을 컨트롤러(103)의 USB 규격의 신호 USB＋의 단자에 접속하고, 제1 커넥터(102)의 핀 P4를 컨트롤러(103)의 USB 규격의 신호 USB－의 단자에 접속한다.Next, in step S613, the controller 103 changes the enable signal OE from the low level to the high level, as shown in Fig. 5 (B). When the enable signal OE becomes the high level, the transistor T4 is turned on, the enable signal OE # becomes the low level, and the switch 104 becomes the enable state. The switch 104 connects the pin S7 of the first connector 102 to the terminal of the USB standard signal USB + of the controller 103 when the enable signal OE # becomes low level and the selection signal SEL is at the high level , And connects the pin P4 of the first connector 102 to the terminal of the USB standard signal USB- of the controller 103. [

다음으로, 스텝 S614에서는, 컨트롤러(103)는, 전원 온 신호 PON을 로우 레벨에서 하이 레벨로 변화시킨다. 전원 온 신호 PON이 하이 레벨로 되면, 트랜지스터 T2 및 T1이 온되고, 제1 커넥터(102)의 핀 P2 및 P3은, 트랜지스터 T1을 통해, 전원 전위 5V의 노드에 접속된다. 그 후, 컨트롤러(103)는, 제2 외부 기기(121)의 처리를 행한다.Next, in step S614, the controller 103 changes the power-on signal PON from the low level to the high level. When the power-on signal PON becomes a high level, the transistors T2 and T1 are turned on, and the pins P2 and P3 of the first connector 102 are connected to the node of the power source potential 5 V through the transistor T1. Thereafter, the controller 103 performs processing of the second external device 121. [

도 7은, 처리 장치(101)가 슬립 상태, 휴지 상태 또는 전원 오프 상태로부터 복귀 또는 기동한 경우의 처리 시스템의 처리예를 나타내는 플로우차트이다.7 is a flowchart showing an example of processing of the processing system when the processing apparatus 101 is returned to or started from the sleep state, the rest state, or the power-off state.

스텝 S701에서는, 컨트롤러(103)는, 제1 커넥터(102)의 핀 S1의 신호를 입력 신호로서 설정하고, 선택 신호 SEL을 디폴트의 로우 레벨로 한다.In step S701, the controller 103 sets the signal of the pin S1 of the first connector 102 as an input signal, and sets the selection signal SEL to a default low level.

다음으로, 스텝 S702에서는, 컨트롤러(103)는, 상기한 바와 같이, 제1 커넥터(102)의 핀 P1이 하이 레벨에서 로우 레벨로 변화되는 것을 검출하면, 그것을 트리거로 하여, 제1 커넥터(102)의 핀 S1의 전위를 검출한다.Next, in step S702, when the controller 103 detects that the pin P1 of the first connector 102 is changed from the high level to the low level as described above, the controller 103 controls the first connector 102 The potential of the pin S1 of the transistor Q1 is detected.

다음으로, 스텝 S703에서는, 컨트롤러(103)는, 제1 커넥터(102)의 핀 P1이 하이 레벨일 때에는, 제1 커넥터(102)에 제1 외부 기기(111) 및 제2 외부 기기(121) 중 어느 것에도 접속되어 있지 않으므로, 스텝 S704로 진행하고, 아무것도 하지 않는다. 이에 대해, 컨트롤러(103)는, 제1 커넥터(102)의 핀 P1이 로우 레벨일 때에는, 제1 커넥터(102)에 제1 외부 기기(111) 또는 제2 외부 기기(121)가 접속되어 있으므로, 스텝 S705로 진행한다.Next, in step S703, when the pin P1 of the first connector 102 is at the high level, the controller 103 transmits the first external device 111 and the second external device 121 to the first connector 102, , The process goes to step S704 and nothing is done. On the other hand, when the pin P1 of the first connector 102 is at the low level, the first external device 111 or the second external device 121 is connected to the first connector 102 , The flow advances to step S705.

스텝 S705에서는, 컨트롤러(103)는, 제1 커넥터(102)의 핀 S1이 로우 레벨일 때에는, 제1 커넥터(102)에 제1 외부 기기(111)가 접속되어 있다고 인식하고, 도 6의 스텝 S607∼S609와 동일한 처리를 행한다. 이에 대해, 컨트롤러(103)는, 제1 커넥터(102)의 핀 S1이 하이 레벨일 때에는, 제1 커넥터(102)에 제2 외부 기기(121)가 접속되어 있다고 인식하고, 도 6의 스텝 S611∼S614와 동일한 처리를 행한다.In step S705, when the pin S1 of the first connector 102 is at the low level, the controller 103 recognizes that the first external device 111 is connected to the first connector 102, The same processing as in steps S607 to S609 is performed. On the other hand, when the pin S1 of the first connector 102 is at the high level, the controller 103 recognizes that the second external device 121 is connected to the first connector 102, and proceeds to step S611 S614.

다음으로, 전원 온 상태의 처리 장치(101)로부터 제1 외부 기기(111) 또는 제2 외부 기기(121)가 분리된 경우의 처리를 설명한다. 처리 장치(101)로부터 제1 외부 기기(111) 또는 제2 외부 기기(121)가 분리되면, 제1 커넥터(102)의 핀 P1이 로우 레벨에서 하이 레벨로 변화된다. 컨트롤러(103)는, 제1 커넥터(102)의 핀 P1이 로우 레벨에서 하이 레벨로 변화되는 것을 검출하면, 도 7의 스텝 S701과 마찬가지로, 제1 커넥터(102)의 핀 S1의 신호를 입력 신호로서 설정하고, 선택 신호 SEL을 디폴트의 로우 레벨로 한다.Next, the processing when the first external device 111 or the second external device 121 is disconnected from the processing apparatus 101 in the power-on state will be described. When the first external device 111 or the second external device 121 is disconnected from the processing apparatus 101, the pin P1 of the first connector 102 is changed from the low level to the high level. When the controller 103 detects that the pin P1 of the first connector 102 is changed from the low level to the high level, the controller 103 outputs the signal of the pin S1 of the first connector 102 to the input signal And sets the selection signal SEL to the default low level.

이상과 같이, 컨트롤러(103)는, 핀 S1의 신호를 입력 신호로서 설정하고, 핀 P1의 전위가 하이 레벨(제1 레벨)일 때에는 제1 외부 기기(111) 및 제2 외부 기기(121)가 제1 커넥터(102)에 접속되어 있지 않다고 인식한다. 또한, 컨트롤러(103)는, 핀 P1의 전위가 로우 레벨(제2 레벨)이며, 또한 핀 S1의 전위가 로우 레벨(제3 레벨)일 때에는 제1 외부 기기(111)가 제1 커넥터(102)에 접속되어 있다고 인식하고, 핀 P1의 전위가 로우 레벨(제2 레벨)이며, 또한 핀 S1의 전위가 하이 레벨(제4 레벨)일 때에는 제2 외부 기기(121)가 제1 커넥터(102)에 접속되어 있다고 인식한다. 또한, 컨트롤러(103)는, 제2 외부 기기(121)가 제1 커넥터(102)에 접속되어 있다고 인식하였을 때에는, 핀 S1의 신호를 출력 신호로서 설정하고, 핀 S1에 휘도 설정 신호(제1 신호) PRJ_PFM을 출력한다.As described above, the controller 103 sets the signal of the pin S1 as an input signal. When the potential of the pin P1 is at the high level (first level), the first external device 111 and the second external device 121, Is not connected to the first connector 102. When the potential of the pin P1 is a low level (second level) and the potential of the pin S1 is a low level (third level), the first external device 111 is connected to the first connector 102 (Second level), and when the potential of the pin S1 is at the high level (fourth level), the second external device 121 recognizes that the first connector 102 As shown in Fig. When the controller 103 recognizes that the second external device 121 is connected to the first connector 102, the controller 103 sets the signal of the pin S1 as an output signal and outputs the brightness setting signal Signal) PRJ_PFM.

스위치(104)는, 컨트롤러(103)가 제1 커넥터(102)에 제1 외부 기기(111)가 접속되어 있다고 인식하였을 때와 제2 외부 기기(121)가 접속되어 있다고 인식하였을 때에는 제1 커넥터(102)의 핀 S7 및 P4의 접속처를 절환한다.When the controller 103 recognizes that the first external device 111 is connected to the first connector 102 and recognizes that the second external device 121 is connected to the first connector 102, And switches the connection destination of the pins S7 and P4 of the switch 102.

컨트롤러(103)는, 제1 외부 기기(111)가 제1 커넥터(102)에 접속되어 있다고 인식하였을 때에는 SATA 규격의 신호 TX, TX＃, RX, RX＃을 제1 외부 기기(111)에 대해 입출력하고, 제2 외부 기기(121)가 제1 커넥터(102)에 접속되어 있다고 인식하였을 때에는 USB 규격의 신호 USB＋, USB－를 제2 외부 기기(121)에 대해 입출력한다.When the controller 103 recognizes that the first external device 111 is connected to the first connector 102, it sends the signals TX, TX #, RX, and RX # of the SATA standard to the first external device 111 And when it recognizes that the second external device 121 is connected to the first connector 102, it inputs / outputs the USB standard signals USB + and USB- to / from the second external device 121.

본 실시 형태에 따르면, 처리 장치(101)에 대해, 제1 외부 기기(111)로서의 광학 디스크 드라이브, 제1 외부 기기(111)로서의 하드 디스크 드라이브 및 제2 외부 기기(121)로서의 프로젝터를 선택적으로 장착 가능하다. 또한, 처리 장치(101)의 제1 커넥터(102) 및 제1 외부 기기(111)의 제2 커넥터(112)는, SATA 규격의 커넥터이므로, 지금까지와 변함없이, 범용 커넥터를 계속 사용 가능하다.The optical disk drive as the first external device 111, the hard disk drive as the first external device 111, and the projector as the second external device 121 are selectively provided to the processing apparatus 101 It is mountable. Since the first connector 102 of the processing apparatus 101 and the second connector 112 of the first external device 111 are SATA standard connectors, the universal connector can continue to be used unchanged .

컨트롤러(103)는, 핀 S1의 신호를 입력 신호로서 설정하고, 제1 외부 기기(111) 또는 제2 외부 기기(121)의 인식을 행하고, 그 후에 핀 S1의 신호를 출력 신호로서 설정함으로써, 제1 외부 기기(111)의 SATA 규격의 제2 커넥터(112)에 여분의 핀이 없는 경우에도, 제1 외부 기기(111) 및 제2 외부 기기(121) 중 어느 것이 접속되었는지를 인식할 수 있다.The controller 103 sets the signal of the pin S1 as an input signal and recognizes the first external device 111 or the second external device 121 and then sets the signal of the pin S1 as an output signal, It is possible to recognize which of the first external device 111 and the second external device 121 is connected even when there is no spare pin in the second connector 112 of the SATA standard of the first external device 111 have.

또한, 처리 장치(101)는, 외부 배터리를 장착하기 위한 커넥터를 사용하지 않아도, 제1 외부 기기(111) 또는 제2 외부 기기(121)를 장착 가능하다. 따라서, 처리 장치(101)는, 외부 배터리를 장착할 필요가 없을 때에는, 외부 배터리를 장착하기 위한 커넥터를 삭제할 수 있다.Also, the processing apparatus 101 can mount the first external device 111 or the second external device 121 without using a connector for mounting the external battery. Therefore, when there is no need to mount the external battery, the processing apparatus 101 can delete the connector for mounting the external battery.

도 8은, 다른 실시 형태에 따른 처리 시스템의 구성예를 도시하는 도면이다. 도 8의 처리 시스템은, 도 1의 처리 시스템에 대해, 제2 외부 기기(121) 대신에, 제3 외부 기기(131)를 설치한 것이다. 제3 외부 기기(131)는, 예를 들면 USB 베이 유닛이며, USB 디바이스를 처리 장치(101)에 접속 가능하게 한다. 도 8의 제3 외부 기기(131)는, 도 1의 제2 외부 기기(121)에 대해, 처리부(123) 대신에 USB 허브 컨트롤러(801)를 설치하고, npn 바이폴라 트랜지스터 T41, 저항 R41∼R43을 추가한 것이다. 도 8의 제3 외부 기기(131)의 구성 및 처리는, 도 1의 제2 외부 기기(121)의 구성 및 처리와 마찬가지이다. 이하, 제3 외부 기기(131)가 제2 외부 기기(121)와 상이한 점을 설명한다.8 is a diagram showing a configuration example of a processing system according to another embodiment. The processing system shown in Fig. 8 has a third external device 131 instead of the second external device 121 in the processing system shown in Fig. The third external device 131 is, for example, a USB bay unit so that the USB device can be connected to the processing device 101. [ The third external device 131 in Fig. 8 has a USB hub controller 801 instead of the processing unit 123 for the second external device 121 in Fig. 1, and the npn bipolar transistor T41, the resistors R41 to R43 . The configuration and processing of the third external device 131 in Fig. 8 are similar to the configuration and processing of the second external device 121 in Fig. Hereinafter, the point that the third external device 131 is different from the second external device 121 will be described.

제3 커넥터(122)의 핀 S7은, USB 규격의 신호 USB＋의 핀이며, USB 허브 컨트롤러(801)에 접속된다. 제3 커넥터(122)의 핀 P4는, USB 규격의 신호 USB－의 핀이며, USB 허브 컨트롤러(801)에 접속된다. USB 허브 컨트롤러(801)는, USB 규격의 차동 신호 USB＋ 및 USB－를, 복수의 USB 디바이스의 USB 신호로 분배한다. USB 허브 컨트롤러(801)의 전원 노드(802)는, 저항 R41을 통해 전원 전위 Vd의 노드에 접속된다. 전원 전위 Vd는, 예를 들면 5V이다.The pin S7 of the third connector 122 is a pin of the signal USB + of the USB standard and is connected to the USB hub controller 801. [ The pin P4 of the third connector 122 is a pin of the USB standard signal USB- and is connected to the USB hub controller 801. [ The USB hub controller 801 distributes the differential signals USB + and USB- of the USB standard to USB signals of a plurality of USB devices. The power supply node 802 of the USB hub controller 801 is connected to the node of the power supply potential Vd via the resistor R41. The power source potential Vd is, for example, 5V.

npn 바이폴라 트랜지스터 T41의 콜렉터는, 저항 R42를 통해, USB 허브 컨트롤러(801)의 전원 노드(802)에 접속된다. npn 바이폴라 트랜지스터 T41의 베이스는, 저항 R43을 통해, npn 바이폴라 트랜지스터 T31의 콜렉터에 접속된다. npn 바이폴라 트랜지스터 T41의 에미터는, 그라운드 전위 GND의 노드에 접속된다.The collector of the npn bipolar transistor T41 is connected to the power supply node 802 of the USB hub controller 801 through the resistor R42. The base of the npn bipolar transistor T41 is connected to the collector of the npn bipolar transistor T31 through the resistor R43. The emitter of the npn bipolar transistor T41 is connected to the node of the ground potential GND.

처리 장치(101) 내의 컨트롤러(103)는, 도 2의 휘도 설정 신호 PRJ_PFM 대신에, 전력 절약화 모드 설정 신호 Pwr_SEL을 출력한다. 전력 절약화 모드 설정 신호 Pwr_SEL은, 로우 레벨이 전력 절약화 모드를 나타내고, 하이 레벨이 통상 동작 모드를 나타낸다.The controller 103 in the processing apparatus 101 outputs the power saving mode setting signal Pwr_SEL instead of the brightness setting signal PRJ_PFM in Fig. The power saving mode setting signal Pwr_SEL indicates a power saving mode at a low level and a normal operation mode at a high level.

우선, 통상 동작 모드에 대해 설명한다. 통상 동작 모드에서는, 컨트롤러(103)는, 하이 레벨의 전력 절약화 모드 설정 신호 Pwr_SEL을 출력한다. 전력 절약화 모드 설정 신호 Pwr_SEL이 하이 레벨인 경우, 트랜지스터 T31은 온되고, 트랜지스터 T31의 콜렉터 전압인 전력 절약화 모드 설정 신호 PSEL은 로우 레벨로 된다. 그러면, 트랜지스터 T41이 오프되고, USB 허브 컨트롤러(801)의 전원 노드(802)에 전원 전위 Vd가 공급되고, USB 허브 컨트롤러(801)는, 통상 동작을 행한다.First, the normal operation mode will be described. In the normal operation mode, the controller 103 outputs the high-level power saving mode setting signal Pwr_SEL. When the power saving mode setting signal Pwr_SEL is at the high level, the transistor T31 is turned on and the power saving mode setting signal PSEL, which is the collector voltage of the transistor T31, becomes low level. Then, the transistor T41 is turned off, the power supply potential Vd is supplied to the power supply node 802 of the USB hub controller 801, and the USB hub controller 801 performs the normal operation.

다음으로, 전력 절약화 모드에 대해 설명한다. 전력 절약화 모드에서는, 컨트롤러(103)는, 로우 레벨의 전력 절약화 모드 설정 신호 Pwr_SEL을 출력한다. 전력 절약화 모드 설정 신호 Pwr_SEL이 로우 레벨인 경우, 트랜지스터 T31은 오프되고, 트랜지스터 T31의 콜렉터 전압인 전력 절약화 모드 설정 신호 PSEL은 하이 레벨로 된다. 그러면, 트랜지스터 T41이 온되고, USB 허브 컨트롤러(801)의 전원 노드(802)에는 전원 전위 Vd가 공급되지 않아, USB 허브 컨트롤러(801)는 동작하지 않고, 전력 절약화할 수 있다.Next, the power saving mode will be described. In the power saving mode, the controller 103 outputs the power saving mode setting signal Pwr_SEL of low level. When the power saving mode setting signal Pwr_SEL is at the low level, the transistor T31 is turned off and the power saving mode setting signal PSEL, which is the collector voltage of the transistor T31, becomes high level. Then, the transistor T41 is turned on and the power supply potential Vd is not supplied to the power supply node 802 of the USB hub controller 801, so that the USB hub controller 801 does not operate and power can be saved.

도 9는, 도 8의 제3 외부 기기(131)의 외관의 예를 도시하는 사시도이다. 제3 외부 기기(131)는, USB 베이 유닛이며, 케이스(900)와, 제3 커넥터(122)와, USB 허브 컨트롤러(801)와, 프린트 기판(901)과, 2개의 USB 커넥터(902)와, 2개의 USB 디바이스(903)를 갖는다. 케이스(900)에는, 프린트 기판(901) 및 제3 커넥터(122)가 고정된다. 프린트 기판(901)에는, 제3 커넥터(122)와, USB 허브 컨트롤러(801)와, 2개의 USB 커넥터(902)가 전기적으로 접속된다. 2개의 USB 디바이스(903)는, 범용의 USB 디바이스이며, 예를 들면 USB 메모리이다. 2개의 USB 커넥터(902)에는, 각각 2개의 USB 디바이스(903)가 착탈 가능하다. 유저는, 최대, 2개의 USB 디바이스(903)를 장착할 수 있다. USB 허브 컨트롤러(801)는, 제3 커넥터(122)의 USB 신호에 대해, 2개의 USB 커넥터(902)의 USB 신호로 분기될 수 있다. 이에 의해, 제3 커넥터(122)는, 2개의 USB 디바이스(903)에 대해, USB 신호를 입출력할 수 있다.Fig. 9 is a perspective view showing an example of the external appearance of the third external device 131 in Fig. 8. The third external device 131 is a USB bay unit and includes a case 900, a third connector 122, a USB hub controller 801, a printed board 901, two USB connectors 902, And two USB devices 903. In the case 900, the printed board 901 and the third connector 122 are fixed. A third connector 122, a USB hub controller 801, and two USB connectors 902 are electrically connected to the printed board 901. The two USB devices 903 are universal USB devices, and are, for example, USB memories. In the two USB connectors 902, two USB devices 903 are detachable. The user can mount up to two USB devices 903. The USB hub controller 801 can be branched to the USB signal of the two USB connectors 902 with respect to the USB signal of the third connector 122. [ Thereby, the third connector 122 can input / output the USB signal to the two USB devices 903.

처리 장치(101)는, 예를 들면 노트형 퍼스널 컴퓨터이며, 특정한 어플리케이션 소프트웨어를 실행시키는 경우에는, 인증 코드가 필요로 되는 경우가 있다. 그 경우, 유저는, 인증 코드가 기억된 USB 메모리를 처리 장치(101)에 삽입함으로써, 상기한 특정한 어플리케이션 소프트웨어를 실행시킬 수 있다. 처리 장치(101)는, 제3 외부 기기(131) 외에, 외부 USB 커넥터 단자를 갖는다. 외부 USB 커넥터 단자에 USB 메모리를 삽입하면, USB 메모리는, 처리 장치(101)에 대해 돌출되어, 주위물에 닿기 쉬워, 방해되고, 파손되기 쉽다.The processing apparatus 101 is, for example, a notebook personal computer, and in the case of executing specific application software, an authentication code may be required. In this case, the user can execute the specific application software by inserting the USB memory in which the authentication code is stored into the processing apparatus 101. [ In addition to the third external device 131, the processing apparatus 101 has an external USB connector terminal. When the USB memory is inserted into the external USB connector terminal, the USB memory sticks to the processing apparatus 101, easily touching the surrounding water, and is disturbed and prone to breakage.

이에 대해, USB 메모리는, USB 디바이스(903)로서, 제3 외부 기기(131)에 삽입할 수 있다. 이 경우, USB 디바이스(903)는, 제3 외부 기기(131)의 케이스(900) 내에 수납할 수 있다. 또한, 제3 외부 기기(131)는, 처리 장치(101)에 대해 착탈 가능한 카트리지이며, 처리 장치(101) 내에 수납할 수 있다. 이에 의해, 상기한 바와 같은 USB 메모리의 돌출의 문제점을 해소할 수 있다. 유저는, 인증 코드가 기억된 USB 메모리를 USB 디바이스(903)로서, 제3 외부 기기(131)에 삽입하고, 또한, 그 제3 외부 기기(131)를 처리 장치(101)에 삽입함으로써, 상기한 특정한 어플리케이션 소프트웨어를 실행시킬 수 있다. 또한, 유저는, 임의의 USB 디바이스(903)를 제3 외부 기기(131)에 삽입하여 사용할 수 있다.On the other hand, the USB memory can be inserted into the third external device 131 as the USB device 903. In this case, the USB device 903 can be housed in the case 900 of the third external device 131. The third external device 131 is a cartridge detachable from the processing apparatus 101 and can be stored in the processing apparatus 101. [ As a result, the problem of the sticking of the USB memory as described above can be solved. The user inserts the USB memory in which the authentication code is stored into the third external device 131 as the USB device 903 and inserts the third external device 131 into the processing device 101, You can run a specific application software. In addition, the user can insert any USB device 903 into the third external device 131 and use it.

또한, 상기 실시 형태는, 모두 본 발명을 실시하는 데 있어서 구체화의 예를 나타낸 것에 지나지 않고, 이들에 의해 본 발명의 기술적 범위가 한정적으로 해석되어서는 안되는 것이다. 즉, 본 발명은 그 기술 사상, 또는 그 주요한 특징으로부터 일탈하지 않고, 다양한 형태로 실시할 수 있다.It should be noted that the above-described embodiments are merely examples of implementation in the practice of the present invention, and the technical scope of the present invention should not be construed to be limited thereto. That is, the present invention can be carried out in various forms without departing from the technical idea or the main features thereof.

101 : 처리 장치
102 : 제1 커넥터
103 : 컨트롤러
104 : 스위치
111 : 제1 외부 기기
112 : 제2 커넥터
121 : 제2 외부 기기
122 : 제3 커넥터
123 : 처리부101: Processor
102: first connector
103: Controller
104: switch
111: First external device
112: second connector
121: Second external device
122: third connector
123:

Claims (6)

복수의 핀을 갖고, 제1 외부 기기 또는 제2 외부 기기와 접속 가능한 제1 커넥터와,
상기 복수의 핀에 포함되는 제2 핀의 신호를 입력 신호로서 설정하고, 상기 복수의 핀에 포함되는 제1 핀의 전위가 제1 레벨일 때에는 상기 제1 외부 기기 및 상기 제2 외부 기기가 상기 제1 커넥터에 접속되어 있지 않다고 인식하고, 상기 제1 핀의 전위가 제2 레벨이며, 또한 상기 제2 핀의 전위가 제3 레벨일 때에는 상기 제1 외부 기기가 상기 제1 커넥터에 접속되어 있다고 인식하고, 상기 제1 핀의 전위가 제2 레벨이며, 또한 상기 제2 핀의 전위가 제4 레벨일 때에는 상기 제2 외부 기기가 상기 제1 커넥터에 접속되어 있다고 인식하고, 상기 제2 외부 기기가 상기 제1 커넥터에 접속되어 있다고 인식하였을 때에는, 상기 제2 핀의 신호를 출력 신호로서 설정하고, 상기 제2 핀에 제1 신호를 출력하는 컨트롤러와,
상기 제1 외부 기기 또는 상기 제2 외부 기기 중 어느 것이 접속되어 있다는 상기 인식에 기초하여, 상기 복수의 핀과 상기 컨트롤러의 복수의 단자 간의 접속을 절환하는 스위치
를 갖는 것을 특징으로 하는 처리 장치.A first connector having a plurality of pins and connectable to a first external device or a second external device,
Wherein the first external device and the second external device set the signal of the second pin included in the plurality of pins as an input signal and when the potential of the first pin included in the plurality of pins is the first level, Recognizes that the first external device is not connected to the first connector and that the first external device is connected to the first connector when the potential of the first pin is at the second level and the potential of the second pin is at the third level Recognizes that the second external device is connected to the first connector when the potential of the first pin is the second level and the potential of the second pin is the fourth level, A controller for setting a signal of the second pin as an output signal and outputting a first signal to the second pin when the first pin is connected to the first connector,
A switch for switching connection between the plurality of pins and a plurality of terminals of the controller based on the recognition that either the first external device or the second external device is connected,
And a controller for controlling the processing device. 제1항에 있어서,
상기 제1 커넥터는, 제3 핀을 갖고,
상기 스위치는, 상기 컨트롤러가 상기 제1 커넥터에 상기 제1 외부 기기가 접속되어 있다고 인식하였을 때와 상기 제2 외부 기기가 접속되어 있다고 인식하였을 때에는 상기 제3 핀의 접속처를 절환하는 것을 특징으로 하는 처리 장치.The method according to claim 1,
The first connector has a third pin,
And the switch switches the connection destination of the third pin when the controller recognizes that the first external device is connected to the first connector and when the controller recognizes that the second external device is connected . 제1항 또는 제2항에 있어서,
상기 컨트롤러는, 상기 제1 외부 기기가 상기 제1 커넥터에 접속되어 있다고 인식하였을 때에는 SATA(Serial Advanced Technology Attachment) 규격의 신호를 상기 제1 외부 기기에 대해 입출력하고, 상기 제2 외부 기기가 상기 제1 커넥터에 접속되어 있다고 인식하였을 때에는 USB(Universal Serial Bus) 규격의 신호를 상기 제2 외부 기기에 대해 입출력하는 것을 특징으로 하는 처리 장치.3. The method according to claim 1 or 2,
Wherein the controller inputs and outputs a signal of SATA (Serial Advanced Technology Attachment) standard to the first external device when the first external device recognizes that the first external device is connected to the first connector, 1 connector, a signal of a universal serial bus (USB) standard is input / output to / from the second external device. 제1항 또는 제2항에 있어서,
상기 제1 신호는, 휘도 설정 신호인 것을 특징으로 하는 처리 장치.3. The method according to claim 1 or 2,
Wherein the first signal is a luminance setting signal. 제1항 또는 제2항에 있어서,
상기 제1 신호는, 전력 절약화 모드 설정 신호인 것을 특징으로 하는 처리 장치.3. The method according to claim 1 or 2,
Wherein the first signal is a power saving mode setting signal. 처리 장치와,
제1 외부 기기와,
제2 외부 기기를 갖고,
상기 처리 장치는,
제1 핀 및 제2 핀을 갖고, 제1 외부 기기 또는 제2 외부 기기와 접속 가능한 제1 커넥터와,
상기 제2 핀의 신호를 입력 신호로서 설정하고, 상기 제1 핀의 전위가 제1 레벨일 때에는 상기 제1 외부 기기 및 상기 제2 외부 기기가 상기 제1 커넥터에 접속되어 있지 않다고 인식하고, 상기 제1 핀의 전위가 제2 레벨이며, 또한 상기 제2 핀의 전위가 제3 레벨일 때에는 상기 제1 외부 기기가 접속되어 있다고 인식하고, 상기 제1 핀의 전위가 제2 레벨이며, 또한 상기 제2 핀의 전위가 제4 레벨일 때에는 상기 제2 외부 기기가 접속되어 있다고 인식하고, 상기 제1 커넥터에 상기 제2 외부 기기가 접속되어 있다고 인식하였을 때에는, 상기 제2 핀의 신호를 출력 신호로서 설정하고, 상기 제2 핀에 제1 신호를 출력하는 컨트롤러와,
상기 제2 핀 및 전원 전위 노드간에 접속되는 제1 저항을 갖고,
상기 제1 외부 기기는,
상기 제1 핀 및 상기 제2 핀을 갖고, 상기 처리 장치의 상기 제1 커넥터와 접속 가능한 제2 커넥터를 갖고,
상기 제2 커넥터의 상기 제2 핀은, 그라운드 전위 노드에 접속되고,
상기 제2 외부 기기는,
상기 제1 핀 및 상기 제2 핀을 갖고, 상기 처리 장치의 상기 제1 커넥터와 접속 가능한 제3 커넥터와,
베이스가 상기 제3 커넥터의 상기 제2 핀에 접속되는 바이폴라 트랜지스터와,
상기 바이폴라 트랜지스터의 베이스 및 에미터간에 접속되는 제2 저항을 갖는 것을 특징으로 하는 처리 시스템.Processing apparatus,
A first external device,
Having a second external device,
The processing apparatus includes:
A first connector having a first pin and a second pin and connectable to a first external device or a second external device,
And when the potential of the first pin is at the first level, recognizes that the first external device and the second external device are not connected to the first connector, When the potential of the first pin is at the second level and the potential of the second pin is at the third level, it is recognized that the first external device is connected, the potential of the first pin is at the second level, When the potential of the second pin is the fourth level, recognizes that the second external device is connected, and when recognizing that the second external device is connected to the first connector, And outputs a first signal to the second pin;
A first resistor connected between the second fin and a power supply potential node,
Wherein the first external device comprises:
A second connector having the first pin and the second pin and connectable to the first connector of the processing apparatus,
The second pin of the second connector is connected to a ground potential node,
Wherein the second external device comprises:
A third connector having the first pin and the second pin and connectable to the first connector of the processing apparatus,
A bipolar transistor having a base connected to the second pin of the third connector,
And a second resistor connected between the base and the emitter of the bipolar transistor.
KR1020120150443A 2012-03-19 2012-12-21 Processing device and processing system KR101399257B1 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012061871 2012-03-19
JPJP-P-2012-061871 2012-03-19
JP2012196182A JP2013225281A (en) 2012-03-19 2012-09-06 Processing apparatus and processing system
JPJP-P-2012-196182 2012-09-06

Publications (2)

Publication Number Publication Date
KR20130106262A KR20130106262A (en) 2013-09-27
KR101399257B1 true KR101399257B1 (en) 2014-05-27

Family

ID=47522274

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120150443A KR101399257B1 (en) 2012-03-19 2012-12-21 Processing device and processing system

Country Status (5)

Country Link
US (1) US20130244455A1 (en)
EP (1) EP2642400A3 (en)
JP (1) JP2013225281A (en)
KR (1) KR101399257B1 (en)
CN (1) CN103324256A (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016189164A (en) * 2015-03-30 2016-11-04 東芝テック株式会社 Electronic apparatus and display device
KR20160118027A (en) * 2015-04-01 2016-10-11 삼성전자주식회사 Apparatus and method for processing signal
GB2555493A (en) * 2016-11-01 2018-05-02 Roli Ltd Electrical connector
US10959635B2 (en) * 2017-10-02 2021-03-30 Biosense Webster (Israel) Ltd. Random pinout catheter
JP2019149045A (en) * 2018-02-27 2019-09-05 東芝メモリ株式会社 Information processing device and storage device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1069339A (en) * 1996-08-28 1998-03-10 Nec Yonezawa Ltd Interface mechanism for connecting external equipment
JP2011118844A (en) * 2009-12-07 2011-06-16 Buffalo Inc Connection confirmation system and main body device
JP2011138465A (en) * 2010-01-04 2011-07-14 Buffalo Inc Body device, external device, and communication system

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5832244A (en) * 1996-02-20 1998-11-03 Iomega Corporation Multiple interface input/output port for a peripheral device
US5935224A (en) * 1997-04-24 1999-08-10 Microsoft Corporation Method and apparatus for adaptively coupling an external peripheral device to either a universal serial bus port on a computer or hub or a game port on a computer
US7836236B2 (en) * 2004-02-12 2010-11-16 Super Talent Electronics, Inc. Extended secure-digital (SD) devices and hosts
US7184440B1 (en) * 2000-07-26 2007-02-27 Alcatel Canada Inc. Multi-protocol switch and method therefore
JP2004206505A (en) 2002-12-26 2004-07-22 Toshiba Corp Disk device
US20080071963A1 (en) * 2003-11-22 2008-03-20 Super Talent Electronics Inc. Express card with extended USB interface
CN1838099A (en) * 2005-03-21 2006-09-27 大智电子科技公司 Host and apparatus with multiple communication protocol modes, apparatus with single mode and method thereof
CN101444091A (en) * 2006-05-14 2009-05-27 晟碟以色列有限公司 Dual mode digital multimedia connector
US8279093B2 (en) * 2010-07-29 2012-10-02 Getac Technology Corporation Apparatus for detecting bus connection
US8251740B2 (en) * 2010-09-09 2012-08-28 All Systems Broadband, Inc. HDMI plug and cable assembly

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1069339A (en) * 1996-08-28 1998-03-10 Nec Yonezawa Ltd Interface mechanism for connecting external equipment
JP2011118844A (en) * 2009-12-07 2011-06-16 Buffalo Inc Connection confirmation system and main body device
JP2011138465A (en) * 2010-01-04 2011-07-14 Buffalo Inc Body device, external device, and communication system

Also Published As

Publication number Publication date
JP2013225281A (en) 2013-10-31
EP2642400A3 (en) 2013-12-04
CN103324256A (en) 2013-09-25
US20130244455A1 (en) 2013-09-19
EP2642400A2 (en) 2013-09-25
KR20130106262A (en) 2013-09-27

Similar Documents

Publication Publication Date Title
KR101399257B1 (en) Processing device and processing system
JP5283719B2 (en) Electronic equipment and electronic equipment system
TWI492044B (en) System for detecting universal serial bus (usb) device and method thereof
US20130181660A1 (en) Charge control circuit for usb device
US20110060850A1 (en) Mobile device of supporting uart and usb communication using same connector and operating method there-of
US8352760B2 (en) Power supply circuit and motherboard including the same
KR100495657B1 (en) Integrated circuit device with multiple communication modes and operating method thereof
US20090037622A1 (en) Method and system for changing operation modes of an interface device
JP4988671B2 (en) Serial bus system and hang-up slave reset method
EP2387125A2 (en) Motherboard with rapid charging handheld multimedia device
US20100042861A1 (en) Host, usb port module, and power management method thereof
US9207697B2 (en) Control chip and connection module utilizing the same
JP2007518179A (en) Pull-up circuit
KR20090076230A (en) Multi interface ic card
JP2001195156A (en) Power supply starting device for computer
JP2007323630A (en) Memory card with serial interface for communication
US9448578B1 (en) Interface supply circuit
US10051395B2 (en) Accessory management and data communication using audio port
TWI615704B (en) Electronic device and the control method thereof
US8484492B2 (en) Electronic device and power control module for controlling a starting process of the electronic device utilizing a delay latch circuit and an inverse logic unit
WO2018195992A1 (en) Control method, usb system and electronic apparatus
US9746891B2 (en) Computer
CN215642688U (en) USB port working mode automatic switching hardware system
EP2381368A1 (en) Motherboard with rapid battery charging option on a connection port
US20160335213A1 (en) Motherboard with multiple interfaces

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee