KR101394488B1 - Dynamic Ram Using Electrolyte - Google Patents
Dynamic Ram Using Electrolyte Download PDFInfo
- Publication number
- KR101394488B1 KR101394488B1 KR1020120109736A KR20120109736A KR101394488B1 KR 101394488 B1 KR101394488 B1 KR 101394488B1 KR 1020120109736 A KR1020120109736 A KR 1020120109736A KR 20120109736 A KR20120109736 A KR 20120109736A KR 101394488 B1 KR101394488 B1 KR 101394488B1
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- write
- precharge
- oxide film
- electrolyte
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
- G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
- G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Dram (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명에 의한 다이내믹 램은 제1 전극과, 기준 전극 및 상기 제1 전극과 기준 전극사이에 위치하는 전해질을 포함하는 정보 저장 소자; 상기 정보저장소자와 일단이 연결된 패스 트랜지스터와, 상기 트랜지스터의 게이트와 연결되어 상기 패스 트랜지스터의 턴온/턴오프(turn on/turn off)를 제어하는 워드 라인 드라이버 및 상기 패스 트랜지스터의 타단에 연결된 센스 앰프를 포함한다. The dynamic RAM according to the present invention includes an information storage element including a first electrode, a reference electrode, and an electrolyte positioned between the first electrode and the reference electrode; A word line driver connected to the gate of the transistor and controlling the turn-on / turn-off of the pass transistor, and a sense amplifier connected to the other end of the pass transistor, .
Description
본 발명은 전해질을 이용한 다이내믹 램에 관한 것이다.The present invention relates to a dynamic RAM using an electrolyte.
다이내믹 램은 집적회로 내에 커패시터를 형성하여 이를 정보 저장 소자로 사용한다. 커패시터는 충전된 상태(charged state)이거나 방전된 상태(discharged state)일 수 있으며, 이는 일반적으로 0 또는 1 중 어느 한 비트를 나타낸다. 커패시터는 전하를 누설하므로 주기적으로 리프레쉬(refresh)되지 않는 한 커패시터에 저장된 정보는 결과적으로 소멸된다. 따라서, 이와 같이 주기적 리프레쉬가 필요하므로, 다이나믹 램(DRAM, Dynamic Random Access Memroy)라고 불리운다.Dynamic RAM forms a capacitor in an integrated circuit and uses it as an information storage device. The capacitor may be a charged state or a discharged state, which generally represents either a 0 or a 1 bit. Because the capacitor leaks charge, the information stored in the capacitor eventually disappears unless it is periodically refreshed. Therefore, it is called Dynamic Random Access Memories (DRAM) because periodic refreshing is required in this way.
이러한 다이내믹 램은 하나의 비트를 저장하기 위하여 하나의 트랜지스터와 하나의 커패시터만 필요하므로 높은 집적도와 구성이 용이하다는 장점이 있다. 다만, 상술한 바와 같은 리프레쉬 회로가 부가적으로 필요하다.The dynamic RAM requires only one transistor and one capacitor to store one bit, which is advantageous in that it has a high degree of integration and configuration. However, a refresh circuit as described above is additionally required.
일반적인 다이내믹 램은 고집적, 고정보밀도의 추세에 따라 지속적으로 집적되어왔다. 즉, 정보를 저장하는 커패시터가 차지하는 면적을 줄임과 동시에 커패시터를 형성하는 전극의 면적을 향상시키기 위하여 좁은 면적에 높은 높이를 가지도록 형성하였다. 따라서, 커패시터를 형성하는 공정에서 커패시터가 기울거나(leaning), 인접하는 커패시터들이 서로 전기적으로 연결되는 스토리지 노드 브릿지(storage node bridge)등의 불량이 발생된다. Typical dynamic RAM has been continuously integrated with the trend of highly integrated and high information density. That is, it is formed so as to have a small height and a high height in order to reduce the area occupied by the capacitors storing information and to improve the area of the electrodes forming the capacitors. Therefore, in a process of forming a capacitor, a capacitor is leaned and a defect such as a storage node bridge in which adjacent capacitors are electrically connected to each other occurs.
본 발명은 이러한 종래의 다이내믹 램의 단점을 해결하기 위한 것으로, 높은 종횡비로 정보저장 소자를 형성하지 않아도 높은 커패시턴스를 가지는 정보저장 소자를 이용한 다이내믹 램의 구조를 제안하는 것이 본 발명의 목적 중 하나이다. It is an object of the present invention to propose a dynamic RAM structure using an information storage element having a high capacitance without forming an information storage element at a high aspect ratio in order to solve the disadvantages of such a conventional dynamic RAM.
본 발명의 다른 목적 중 하나는, 높은 종래 다이내믹 램에 사용된 커패시터에 비하여 낮은 높이로 형성할 수 있어 제조 공정의 난이도를 감소시킬 수 있고, 수율을 높일 수 있는 다이내믹 램의 구조를 제안하는 것이 본 발명의 목적 중 하나이다.Another object of the present invention is to propose a structure of a dynamic RAM which can be formed at a lower height than a capacitor used in a high conventional dynamic ram, thereby reducing the difficulty of the manufacturing process and increasing the yield. It is one of the purposes of the invention.
본 발명에 의한 다이내믹 램은 제1 전극과, 기준 전극 및 상기 제1 전극과 기준 전극사이에 위치하는 전해질을 포함하는 정보 저장 소자; 상기 정보저장소자와 일단이 연결된 패스 트랜지스터와, 상기 트랜지스터의 게이트와 연결되어 상기 패스 트랜지스터의 턴온/턴오프(turn on/turn off)를 제어하는 워드 라인 드라이버 및 상기 패스 트랜지스터의 타단에 연결된 센스 앰프를 포함한다. The dynamic RAM according to the present invention includes an information storage element including a first electrode, a reference electrode, and an electrolyte positioned between the first electrode and the reference electrode; A word line driver connected to the gate of the transistor and controlling the turn-on / turn-off of the pass transistor, and a sense amplifier connected to the other end of the pass transistor, .
일 실시예에서, 상기 전해질 내에 위치하는 도전성 나노 파티클들(conductive nano particles)을 더 포함한다.In one embodiment, the device further comprises conductive nano particles located within the electrolyte.
일 실시예에서, 상기 도전성 나노 파티클은 카본 나노 파티클이다.In one embodiment, the conductive nanoparticle is a carbon nanoparticle.
일 실시예에서, 상기 제1 전극은 상기 전해질과 산화환원 반응을 일으키지 않는 물질이다.In one embodiment, the first electrode is a material that does not cause a redox reaction with the electrolyte.
일 실시예에서, 상기 제1 전극은 금(Au), 백금(Pt) 및 그라핀(Graphene) 중 어느 하나로 형성된다.In one embodiment, the first electrode is formed of any one of gold (Au), platinum (Pt), and graphene.
일 실시예에서, 상기 정보저장소자에 정보를 쓰기 위한 쓰기 트랜지스터를 포함하는 쓰기 유닛을 더 포함하며, 상기 쓰기 트랜지스터는 일단이 쓰기 전압원(write voltage source)에 연결되고, 타단은 상기 정보저장소자와 상기 트랜지스터가 연결된 노드에 연결되며, 게이트는 쓰기 구동부에 연결되어 정보 저장소자에 정보를 쓰는 경우에 턴 온된다.In one embodiment, the apparatus further comprises a write unit including a write transistor for writing information to the information storage element, wherein the write transistor is connected at one end to a write voltage source and at the other end to the information storage element The transistor is connected to a node to which the transistor is connected, and the gate is turned on when it is connected to the write driver and writes information to the information storage element.
일 실시예에서, 상기 정보저장소자와 상기 트랜지스터를 연결하는 선로를 일정한 전압으로 충전하는 프리차지 트랜지스터를 포함하는 프리차지 유닛을 더 포함하며, 상기 프리차지 트랜지스터는 일단이 프리차지 전압원(precharge voltage source)에 연결되고, 타단은 상기 정보저장소자와 상기 패스 트랜지스터가 연결된 노드에 연결되며, 게이트는 프리차지 드라이버에 연결되어 상기 선로를 일정한 전압으로 충전하는 경우에 턴 온된다.The precharge unit may further include a precharge unit including a precharge transistor for charging a line connecting the information storage element and the transistor to a predetermined voltage, wherein the precharge transistor has a precharge voltage source And the other end is connected to a node to which the information storage element and the pass transistor are connected and the gate is connected to the precharge driver and turned on when charging the line with a constant voltage.
본 발명에 의한 다이내믹 램은 실리콘 산화막과 실리콘 산화막내에 포함된 전해질 및 상기 전해질에 전압를 인가하는 금속전극을 포함하는 정보 저장 소자와, 상기 정보저장소자와 일단이 연결된 패스 트랜지스터와, 상기 패스 트랜지스터의 게이트와 연결되어 상기 패스 트랜지스터의 턴온/턴오프(turn on/turn off)를 제어하는 워드 라인 드라이버 및 상기 트랜지스터의 타단에 연결된 센스 앰프를 포함한다.The dynamic RAM according to the present invention includes an information storage element including a silicon oxide film, an electrolyte contained in the silicon oxide film, and a metal electrode for applying a voltage to the electrolyte, a pass transistor connected at one end to the information storage element, And a sense amplifier connected to the other end of the transistor. The word line driver controls the turn-on / turn-off of the pass transistor.
일 실시예에서, 상기 금속전극은 상기 전압을 인가하여 상기 전해질의 수소이온농도를 변화시킨다.In one embodiment, the metal electrode changes the hydrogen ion concentration of the electrolyte by applying the voltage.
일 실시예에서, 상기 실리콘 산화막은 상기 전해질의 수소이온농도에 따라 표면전위가 달리 형성된다.In one embodiment, the surface potential of the silicon oxide film is different depending on the hydrogen ion concentration of the electrolyte.
일 실시예에서, 상기 센스 앰프는 상기 산화막의 표면전위를 입력받아 전기적 신호로 출력하는 ISFET를 포함한다.In one embodiment, the sense amplifier includes an ISFET for receiving a surface potential of the oxide film and outputting it as an electrical signal.
일 실시예에서, 상기 정보저장소자에 정보를 쓰기 위한 쓰기 트랜지스터를 포함하는 쓰기 유닛을 더 포함하며, 상기 쓰기 트랜지스터는 일단이 쓰기 전압원(write voltage source)에 연결되고, 타단은 상기 정보저장소자와 상기 트랜지스터가 연결된 노드에 연결되며, 게이트는 쓰기 구동부에 연결되어 정보 저장소자에 정보를 쓰는 경우에 턴 온된다.In one embodiment, the apparatus further comprises a write unit including a write transistor for writing information to the information storage element, wherein the write transistor is connected at one end to a write voltage source and at the other end to the information storage element The transistor is connected to a node to which the transistor is connected, and the gate is turned on when it is connected to the write driver and writes information to the information storage element.
일 실시예에서, 상기 정보저장소자와 상기 트랜지스터를 연결하는 선로를 일정한 전압으로 충전하는 프리차지 트랜지스터를 포함하는 프리차지 유닛을 더 포함하며, 상기 프리차지 트랜지스터는 일단이 프리차지 전압원(precharge voltage source)에 연결되고, 타단은 상기 정보저장소자와 상기 패스 트랜지스터가 연결된 노드에 연결되며, 게이트는 프리차지 드라이버에 연결되어 상기 선로를 일정한 전압으로 충전하는 경우에 턴 온된다.The precharge unit may further include a precharge unit including a precharge transistor for charging a line connecting the information storage element and the transistor to a predetermined voltage, wherein the precharge transistor has a precharge voltage source And the other end is connected to a node to which the information storage element and the pass transistor are connected and the gate is connected to the precharge driver and turned on when charging the line with a constant voltage.
본 발명에 의한다면 낮은 종횡비로 형성하여도 높은 커패시턴스를 가지고, 안정적으로 동작하는 다이내믹 램이 제공된다는 장점이 있다. According to the present invention, there is an advantage that a dynamic RAM having a high capacitance and stable operation even if formed with a low aspect ratio is provided.
본 발명의 다이내믹 램에 의한다면 높은 커패시턴스를 가지는 정보저장소자에 의하여 정보저장시간이 연장되는 바, 리프레쉬 싸이클을 연장시킬 수 있으며, 그에 따른 전력 소모를 줄일 수 있다는 장점이 제공된다.The information storage device having the high capacitance by the dynamic RAM according to the present invention prolongs the information storage time, and the refresh cycle can be extended, thereby reducing power consumption.
도 1은 본 발명의 제1 실시예에 따른 정보저장소자의 개요를 나타내는 단면도이다.
도 2는 본 발명의 제1 실시예에 따른 정보저장소자의 동작을 설명하기 위한 개요도이다.
도 3은 본 발명의 실시예에 따른 다이내믹 램의 개요를 나타내는 개요도이다.
도 4는 본 발명의 제2 실시예에 의한 다이내믹 램에 사용되는 정보저장소자의 개요도이다.
도 5는 본 발명의 제2 실시예에 따른 다이내믹 램의 개요를 나타내는 개요도이다.1 is a cross-sectional view illustrating an outline of an information repository according to a first embodiment of the present invention.
2 is a schematic diagram illustrating an operation of an information repository according to the first embodiment of the present invention.
3 is a schematic diagram showing an outline of a dynamic RAM according to an embodiment of the present invention.
4 is a schematic diagram of an information repository used in a dynamic RAM according to a second embodiment of the present invention.
5 is a schematic diagram showing an outline of a dynamic RAM according to a second embodiment of the present invention.
본 발명에 관한 설명은 구조적 내지 기능적 설명을 위한 실시예에 불과하므로, 본 발명의 권리범위는 본문에 설명된 실시예에 의하여 제한되는 것으로 해석되어서는 아니 된다. 즉, 실시예는 다양한 변경이 가능하고 여러 가지 형태를 가질 수 있으므로 본 발명의 권리범위는 기술적 사상을 실현할 수 있는 균등물들을 포함하는 것으로 이해되어야 한다.The description of the present invention is merely an example for structural or functional explanation, and the scope of the present invention should not be construed as being limited by the embodiments described in the text. That is, the embodiments are to be construed as being variously embodied and having various forms, so that the scope of the present invention should be understood to include equivalents capable of realizing technical ideas.
한편, 본 출원에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.Meanwhile, the meaning of the terms described in the present application should be understood as follows.
"제1", "제2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로 이들 용어들에 의해 권리범위가 한정되어서는 아니 된다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.The terms "first "," second ", and the like are used to distinguish one element from another and should not be limited by these terms. For example, the first component may be referred to as a second component, and similarly, the second component may also be referred to as a first component.
어떤 구성요소가 다른 구성요소에 "상부에" 또는 "위에"있다고 언급된 때에는, 그 다른 구성요소의 바로 위에 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "접촉하여" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 한편, 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "개재하여"와 "바로 ~개재하여", "~사이에"와 "바로 ~ 사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.It is to be understood that when an element is referred to as being "on" or "on" another element, it may be directly on top of the other element, but other elements may be present in between. On the other hand, when an element is referred to as being "in contact" with another element, it should be understood that there are no other elements in between. On the other hand, other expressions that describe the relationship between components, such as "intervening" and "intervening", between "between" and "immediately" or "neighboring" Direct neighbors "should be interpreted similarly.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.It should be understood that the singular " include "or" have "are to be construed as including a stated feature, number, step, operation, component, It is to be understood that the combination is intended to specify that it is present and not to preclude the presence or addition of one or more other features, numbers, steps, operations, components, parts or combinations thereof.
각 단계들은 문맥상 명백하게 특정 순서를 기재하지 않은 이상 명기된 순서와 다르게 일어날 수 있다. 즉, 각 단계들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며 반대의 순서대로 수행될 수도 있다.Each step may take place differently from the stated order unless explicitly stated in a specific order in the context. That is, each step may occur in the same order as described, may be performed substantially concurrently, or may be performed in reverse order.
본 개시의 실시예들을 설명하기 위하여 참조되는 도면은 설명의 편의 및 이해의 용이를 위하여 의도적으로 크기, 높이, 두께 등이 과장되어 표현되어 있으며, 비율에 따라 확대 또는 축소된 것이 아니다. 또한, 도면에 도시된 어느 구성요소는 의도적으로 축소되어 표현하고, 다른 구성요소는 의도적으로 확대되어 표현될 수 있다.The drawings referred to for explaining embodiments of the present disclosure are exaggerated in size, height, thickness, and the like intentionally for convenience of explanation and understanding, and are not enlarged or reduced in proportion. In addition, any of the components shown in the drawings may be intentionally reduced, and other components may be intentionally enlarged.
여기서 사용되는 모든 용어들은 다르게 정의되지 않는 한, 본 발명이 속하는 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한 이상적이거나 과도하게 형식적인 의미를 지니는 것으로 해석될 수 없다.
All terms used herein have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs, unless otherwise defined. Terms such as those defined in commonly used dictionaries should be interpreted to be consistent with the meanings in the context of the relevant art and can not be interpreted as having ideal or overly formal meaning unless explicitly defined in the present application .
이하에서는 첨부된 도면을 참조하여 본 발명의 제1 실시예에 따른 다이내믹 램의 실시예를 설명한다. 도 1은 본 발명의 제1 실시예에 따른 정보저장소자(100)의 개요를 나타내는 단면도이고, 도 2는 본 발명의 제1 실시예에 따른 정보저장소자(100)의 동작을 설명하기 위한 개요도이다. 도 1과 도 2를 참조하면, 정보저장소자(100)는 제1 전극(120), 기준 전극(170), 제1 전극과 기준 전극 사이에 위치하는 전해질(160)을 포함한다. 일 실시예에서, 정보저장소자(100)은 전도성 나노 파티클(conductive nano particles, 140)들을 더 포함한다. Hereinafter, an embodiment of a dynamic RAM according to a first embodiment of the present invention will be described with reference to the accompanying drawings. FIG. 1 is a cross-sectional view showing an overview of an
도 2a에 도시된 바와 같이 제1 전극(120)에 양전위를 인가하면, 제1 전극(120)의 표면에서 일정거리 이격된 위치에 음이온(162)들이 유도되어 OHP(Outer Helmholtz Plane)를 형성한다. 또한, 음이온들이 형성하는 OHP와 제1 전극(120) 사이에는 전기장에 의하여 유전분극이 일어난다. 따라서, 제1 전극(120)과 음이온들이 형성하는 OHP를 각각 전극으로 보면, 전극과 전극 사이에 유전체가 위치하는 커패시터의 구조와 유사하다. 즉, 제1 전극(120), 이온들이 형성하는 OHP는 각각 전극으로 기능하고, 전극과 OHP사이의 물질은 유전체(dielectric material)로 기능한다. 도시되지는 않았지만, 제1 전극에 음전위를 가하면 마찬가지로 제1 전극(120)의 표면에서 일정거리 이격된 위치에 양이온(162)들이 유도되어 OHP(Outer Helmholtz Plane)를 형성하며, 제1 전극과 양이온들의 OHP 사이에는 전기장에 의한 유전분극이 일어난다. 따라서, 커패시터로 기능한다. 2A, when a positive potential is applied to the
도 2b를 참조하면, 일 실시예에서, 제1 전극과 기준전극 사이에 전도성 나노 파티클(140)들이 위치한다. 도 2b는 제1 전극에 양전위를 인가한 상태를 도시한 도면이다. 전도성 나노 파티클(140)은 전도성을 띄고 있어 제1 전극(120)과 접촉하거나, 제1 전극과 접촉한 전도성 나노 파티클(140)과 접촉하는 경우에도 제1 전극(120)과 전기적으로 연결된다. 따라서, 제1 전극(120)에 전위가 인가된다면, 마찬가지의 전위가 각각의 전도성 나노 파티클에도 인가되므로 각각의 전도성 나노 파티클의 표면에서 일정거리 이격되어 음이온들의 OHP가 형성되며, 전도성 나노 파티클의 표면과 음이온들의 OHP 사이에서는 전기장에 의한 유전분극이 발생한다. 따라서, 도 2b에 도시된 경우에도 도 2a와 마찬가지로 커패시터로 기능한다. Referring to FIG. 2B, in one embodiment,
이와 같이 형성된 커패시터의 커패시턴스는 아래의 수학식 1과 같이 계산될 수 있다.The capacitance of the capacitor thus formed can be calculated as shown in Equation 1 below.
커패시턴스는 마주하는 전극의 면적이 커질수록 증가하고, 전극간의 거리가 감소할수록 증가함을 알 수 있다. 도 2a에 도시된 커패시터의 전극간의 거리(d)는 제1 전극의 표면으로부터 OHP사이의 거리로 정하여지고, 도 2b에 도시된 커패시터의 전극간 거리는 도전성 나노 파티클(140)의 표면과 OHP 사이의 거리로 정하여진다. 이 거리는 일반적으로 분자의 크기 정도이므로, 일반적인 커패시터에 비하면 상대적으로 높은 커패시턴스를 가지는 커패시터를 형성할 수 있다. It can be seen that the capacitance increases as the area of the opposing electrode increases and increases as the distance between the electrodes decreases. The distance d between the electrodes of the capacitor shown in FIG. 2A is determined by the distance between the OHPs from the surface of the first electrode, and the distance between the electrodes of the capacitor shown in FIG. 2B is determined by the distance between the surface of the
또한, 도 2b에서 형성된 커패시터는 도 2a와는 달리 전도성 나노 파티클(140)과 전극과의 전기적 연결에 의하여 전극의 면적이 증가함을 알 수 있다. 따라서, 도 2a서 형성된 커패시터의 커패시턴스에 비하여 전극의 면적이 증가하므로 커패시턴스도 증가함을 알 수 있다. 2B, the area of the electrode increases due to the electrical connection between the
도 1 및 도 2에 도시된 바와 같이 제1 전극(170)은 전해질과 접촉한다. 따라서 전해질과 제1 전극 사이에서 산화환원 반응이 일어나면 저장된 정보가 누설 전류의 형태로 누설된다. 따라서, 제1 전극은 전해질과 산화 환원 반응이 일어나지 않는 분극가능(polarizable) 물질로 형성한다. 분극가능 물질은 일예로, 금(Au), 백금(Pt) 및 그라핀(Graphene)일 수 있다. 전도성 나노 파티클(140)도 전해질과 접촉하여 산화환원 반응이 일어나지 않으며, 전도성을 지닌 물질로 형성한다. 일 예로, 전도성 나노 파티클은 탄소 나노 파티클일 수 있다.1 and 2, the
도 2a 및 도 2b에 도시된 커패시터에 유도된 전하들은 시간이 경과함에 따라 변화하므로, 종국적으로 정보저장소자(100)에 저장된 정보는 소멸될 것이다. 따라서, 정보저장소자에 저장된 정보를 일정한 주기로 리프레쉬(refresh) 하는 것이 필요하다. 다만, 리프레쉬 동작은 정보저장 소자로 커패시터를 사용하는 일반적인 다이내믹 램에 사용되는 기술인 바, 간결한 설명을 위하여 생략한다. Since the charges induced in the capacitors shown in Figs. 2A and 2B change over time, the information eventually stored in the
종래의 D램은 고밀도, 고집적화의 추세에 따라 좁은 면적에 높은 높이를 가지도록 커패시터(capacitor)를 형성하였다. 높은 종횡비로 커패시터를 형성하므로 커패시터가 기울거나 인접하는 커패시터와 커패시터가 전기적으로 연결되는 등의 불량이 발생하였으며, 그에 따른 수율도 낮았다. 그러나, 본 발명에 의한다면, 낮은 종횡비로 정보저장소자(100)을 형성하여도 낮은 전극간 거리로 인한 큰 커패시턴스를 가지는 정보저장소자를 얻을 수 있으며, 나아가 큰 전극간 면적으로 인한 보다 큰 커패시턴스를 가지는 정보저장소자를 얻을 수 있다. 또한, 정보저장소자는 높은 커패시턴스를 가지므로, 종래의 다이내믹 램에 사용되는 커패시터에 비하여 정보를 저장할 수 있는 시간이 길다. 따라서, 정보를 업데이트하는 리프레쉬 주기를 길게할 수 있다는 장점도 제공되며, 그에 따른 전력 소모를 줄일 수 있다.Conventional DRAMs have capacitors formed to have a high height in a narrow area in accordance with the trend of high density and high integration. Since the capacitor is formed at a high aspect ratio, defects such as a capacitor tilting or an electrical connection between an adjacent capacitor and a capacitor are generated, and the yield is accordingly low. However, according to the present invention, it is possible to obtain an information storage device having a large capacitance due to a low inter-electrode distance even when the
도 3은 본 발명의 실시예에 따른 다이내믹 램의 개요를 나타내는 개요도이다. 도 3을 참조하면, 본 발명의 실시예에 따른 다이내믹 램은 제1 전극(120)과, 기준 전극(180)과, 상기 제1 전극과 기준 전극사이에 위치하는 전해질(160)을 포함하는 정보 저장 소자(100)와, 정보저장소자와 일단이 연결된 패스 트랜지스터(200)와 패스 트랜지스터의 게이트와 연결되어 상기 트랜지스터의 턴온/턴오프(turn on/turn off)를 제어하는 워드 라인 드라이버(300), 트랜지스터의 타단에 연결된 센스 앰프(sense amp, 400)를 포함한다. 일 실시예에서, 본 발명의 제1 실시예에 따른 다이내믹 램은 다이내믹 램에 쓰기(write)를 수행하는 쓰기 유닛(write unit, 500)을 더 포함한다. 쓰기 유닛(500)은 일단에 쓰기 전압(Vw)가 인가되고, 타단은 상기 정보저장소자와 상기 트랜지스터가 연결된 노드에 연결되며, 게이트는 쓰기 구동부에 연결되어 정보 저장소자에 정보를 쓰는 경우에 턴 온되는 쓰기 트랜지스터(520)을 포함한다. 일 실시예에서, 기준전극(180)은 셀 플레이트 전압을 인가한다. 3 is a schematic diagram showing an outline of a dynamic RAM according to an embodiment of the present invention. Referring to FIG. 3, the dynamic RAM according to the embodiment of the present invention includes a
본 발명의 제1 실시예에 따른 다이내믹 램은 정보저장소자(100)와 상기 트랜지스터를 연결하는 선로에 형성된 기생 커패시턴스를 일정한 전압으로 충전하는 프리차지 유닛(Precharge unit, 600)을 더 포함하며, 프리차지 유닛은 일단에 프리차지 전압(Vp)이 인가되고, 타단은 상기 정보저장소자와 상기 패스 트랜지스터가 연결된 노드에 연결되며, 게이트는 프리차지 드라이버에 연결되어 상기 선로를 일정한 전압으로 충전하는 경우에 턴 온되는 프리차지 트랜지스터(620)을 포함한다.The dynamic RAM according to the first embodiment of the present invention further includes a
이하에서는 본 발명의 제1 실시예에 따른 다이내믹 램에 쓰기 동작 개요를 설명한다. 쓰기 구동부(미도시)는 쓰기 유닛(500)에 쓰기 신호(Write)를 인가한다. 쓰기 유닛 내에 포함된 쓰기 트랜지스터는 쓰기 구동부가 인가하는 쓰기 신호(Write) 신호에 의하여 턴 온된다. 따라서, 쓰기 구동부가 쓰기 트랜지스터의 일단에 인가한 쓰기 전압(Vw)이 타단으로 도통하여 정보저장소자(100)의 제1 전극에 인가되므로 인가된 전압에 대응되는 이진 비트(binary bit)를 저장할 수 있다. 쓰기가 수행되는 동안에는 프리차지 트랜지스터(620)와 패스 트랜지스터(200)는 턴 오프 된다.The outline of the writing operation to the dynamic RAM according to the first embodiment of the present invention will be described below. A write driver (not shown) applies a write signal (Write) to the
이하에서는 본 발명의 제1 실시예에 따른 다이내믹 램에 저장된 정보를 읽기 위한 읽기 동작 개요를 설명한다. 프리차지 구동부(미도시)는 프리차지 유닛(600)에 프리차지 신호(Precharge) 신호를 인가한다. 프리차지 유닛(600)내에 포함된 프리 차지 트랜지스터(620)는 프리차지 신호에 의하여 턴 온되므로, 프리차지 구동부가 프리차지 트랜지스터(620)의 일단에 인가하는 프리차지 전압(Vp)은 타단으로 도통되어 정보 저장 소자(100)와 프리차지 유닛을 연결하는 선로에 형성된 기생 커패시턴스를 프리차지 전압(Vp)로 충전된다. 프리차지가 수행되는 동안에는 쓰기 트랜지스터(520)과 패스 트랜지스터(200)는 턴 오프된다. 프리차지 이후, 프리차지 구동부는 프리차지 트랜지스터를 턴오프한 후, 워드라인 드라이버(300)는 패스 트랜지스터(200)을 턴 온 시킨다. 정보저장소자(100)에 전하가 저장되어 있지 않다면 선로의 전압은 급격하게 감소하나, 정보저장소자(100)에 전하가 저장되어 있다면 선로의 전압변화는 크지 않다. 따라서, 센스 앰프(400)는 선로의 전압 변화를 소정의 기준 전압과 비교하여 정보저장소자에 저장된 정보를 읽을 수 있다.
Hereinafter, a read operation outline for reading information stored in the dynamic RAM according to the first embodiment of the present invention will be described. A precharge driver (not shown) applies a precharge signal to the
이하에서는 본 발명의 제2 실시예에 의한 다이내믹 램을 설명한다. 도 4는 본 발명의 제2 실시예에 의한 다이내믹 램에 사용되는 정보저장소자(1000)의 개요도이다. 도 4를 참조하면, 정보 저장 소자는 산화막(1200)과 산화막내에 포함된 전해질(1600) 및 전해질에 전압를 인가하는 금속전극(1300)을 포함한다. 일 실시예에서, 산화막은 실리콘 기판(1100)내에 형성될 수 있으며, 일 예로, 실리콘 산화막(SiO2)막으로 형성한다. 일 실시예에서, 실리콘 기판의 상부에는 염교(salt bridge, 1500)가 형성된다. 염교(1400)는 외부의 전해질로부터 이온들이 내부로 유입하는 기능을 수행한다. 염교(1400)는 일예로, 나피온(nafion)막으로 형성한다. 일 실시예에서, 염교(1400)의 상부에는 기준전극(1700)이 위치한다. 기준전극(1700)은 기준 전압으로 셀 플레이트 전압(cell plate voltage)를 인가한다. 기준전극은, 일 예로, 금속으로 형성한다. 다른 예로, 기준전극은 은-염화은 전극으로 형성한다. 일 실시예에서, 산화막(1200)과 기판(1100) 사이에는 산화막에 고르게 전위를 인가하는 금속 배선(1350)이 형성된다. 금속 배선은 일 예로, 알루미늄(Al), 구리(Cu) 및 텅스텐(W) 중 어느 하나의 물질을 포함한다. Hereinafter, a dynamic RAM according to a second embodiment of the present invention will be described. 4 is a schematic diagram of an
금속전극(1300)은 전해질(1600)에 직접 접촉하여 산화환원 반응을 일으켜 전해질의 수소 이온 농도를 변화시킨다. 금속 전극은 일 예로, 알루미늄(Al), 구리(Cu) 및 텅스텐(W) 중 어느 하나의 물질을 포함한다. 다른 예로, 금속 전극은 알루미늄(Al), 구리(Cu) 및 텅스텐(W) 중 어느 하나의 물질에 다른 하나의 물질이 코팅된다. The
산화막(1200)에는 전해질(1600)의 변화된 수소이온농도에 따라 흡착 전하(adsorption charge)가 형성되고, 그에 따른 표면 전위(surface potential)가 형성된다. 이와 같이 형성된 표면 전위를 감지하여 정보저장소자(1000)에 저장된 정보를 검출할 수 있다. 산화막은 일 예로, 비도전성 산화막으로 형성된다. 다른 예로, 산화막은 탄탈륨산화막(Ta2O5), 알루미늄 산화막(Al2O3), 질화막(Si3O4), 실리콘산화막(SiO2) 중 어느 하나 이상을 포함한다.In the
이와 같은 구성을 가지는 정보저장소자(1000)의 정보저장 메커니즘을 설명한다. 본 발명에 적용될 수 있는 산화막은 비전도성 산화막이면 족하다. 다만, 본 발명의 충분한 설명을 위하여 아래의 화학식에는 실리콘 산화막(SiO2)를 산화막으로 채택한 경우를 설명한다. 정보저장소자에 정보를 쓰는 경우 쓰기구동부(미도시)가 금속전극(1300)을 통하여 전해질(1600)에 전압을 인가한다. 이것은 설명을 위한 것이며, 발명의 범위를 제한하기 위한 것이 아니다. 전해질(1600)에 전압이 인가됨에 따라 전해질의 수소이온농도(ph)가 변화하며, 아래의 화학식과 같은 반응이 산화막과 전해질 사이에서 일어난다.An information storage mechanism of the
화학식 1에서, kf1, kf2는 각각의 정반응 계수, kb1, kb2는 각각의 역반응 계수, 는 산화막의 표면전위(surface potential), [H+]는 전해질 용액내 H+ 이온의 농도, CDL은 전기이중층의 커패시턴스를 의미하며, 는 전해질과 산화막 계면에서의 흡착전하량(adsorption charge)을 의미한다.In the formula (1), kf1 and kf2 are respective positive reaction coefficients, kb1 and kb2 are respective reverse reaction coefficients, Is the surface potential of the oxide film, [H +] is the concentration of H + ions in the electrolyte solution, and CDL is the capacitance of the electric double layer, Means the adsorption charge at the interface between the electrolyte and the oxide film.
금속 전극을 통하여 전해질에 전압을 인가하면 전해질(1600)내에 수소 이온 농도의 변화가 발생하며, 수소 이온 농도의 변화는 전해질(1600)과 산화막(1200)의 계면에 흡착전하(adsorption charge)를 형성하고, 산화막(1200)의 표면전위(surface potential,)를 변화시킨다. 이와 같이 금속 전극을 통하여 전해질내의 수소이온농도를 변화시키면 그에 상응하는 산화막의 표면전위가 형성됨을 알 수 있고, 산화막의 표면전위를 검출하여 감지하면 정보저장소자(1000)에 저장된 정보를 읽을 수 있다.When a voltage is applied to the electrolyte through the metal electrode, a change in hydrogen ion concentration occurs in the
전해질(1600)내 수소이온 농도는 시간이 경과함에 따라 변화하므로, 종국적으로 정보저장소자(1000)에 저장된 정보는 소멸될 것이다. 따라서, 정보저장소자에 저장된 정보를 일정한 주기로 리프레쉬(refresh) 하는 것이 필요하다. 다만, 리프레쉬 동작은 정보저장 소자로 커패시터를 사용하는 일반적인 다이내믹 램에 사용되는 기술인 바, 간결한 설명을 위하여 생략한다. Since the hydrogen ion concentration in the
도 5는 본 발명의 제2 실시예에 따른 다이내믹 램의 개요를 나타내는 개요도이다. 도 5를 참조하면, 본 발명의 제2 실시예에 따른 다이내믹 램은 실리콘 산화막(1200)과 전해질(1600) 및 상기 전해질에 전압를 인가하는 금속전극(1300)을 포함하는 정보 저장 소자(1000)와, 상기 정보저장소자와 일단이 연결된 패스 트랜지스터(2000)와, 패스 트랜지스터의 게이트와 연결되어 패스 트랜지스터의 턴온/턴오프(turn on/turn off)를 제어하는 워드 라인 드라이버 및 상기 패스 트랜지스터의 타단에 연결된 센스 앰프(4000)를 포함한다. 일 실시예에서, 본 발명의 제2 실시예에 따른 다이내믹 램은 다이내믹 램에 쓰기(write)를 수행하는 쓰기 유닛(write unit, 5000)을 더 포함한다. 쓰기 유닛(5000)은 일단에 쓰기 구동부(미도시)가 인가한 쓰기 전압(Vw)가 인가되고, 타단은 정보저장소자의 금속전극(1300)에 연결되며, 게이트는 쓰기 구동부에 연결되어 정보 저장소자에 정보를 쓰는 경우에 쓰기 구동부가 인가하는 쓰기신호(write)에 의하여 턴 온 되는 쓰기 트랜지스터(5200)을 포함한다. 5 is a schematic diagram showing an outline of a dynamic RAM according to a second embodiment of the present invention. 5, the dynamic RAM according to the second embodiment of the present invention includes an
본 발명의 제2 실시예에 따른 다이내믹 램은 상기 정보저장소자와 상기 트랜지스터를 연결하는 선로를 일정한 전압으로 충전하는 프리차지 유닛(6000)을 더 포함한다. 프리차지 유닛(Precharge unit, 600)은 일단에 프리차지 구동부(미도시)가 인가하는 프리차지 전압(Vp)이 인가되고, 타단은 상기 정보저장소자(1000)와 상기 패스 트랜지스터가 연결된 노드에 연결되며, 게이트는 프리차지 드라이버에 연결되어 프리차지 수행시 프리차지 구동부가 인가하는 프리차지 신호(Precharge)에 의하여 턴 온되는 프리차지 트랜지스터(6200)을 포함한다.The dynamic RAM according to the second embodiment of the present invention further includes a
이하에서는 본 발명의 제2 실시예에 따른 다이내믹 램에 쓰기 동작 개요를 설명한다. 쓰기 구동부는 쓰기 유닛(5000)에 쓰기 신호(Write)를 인가한다. 쓰기 유닛(5000)내에 포함된 쓰기 트랜지스터(5200)는 쓰기 신호(Write) 신호에 의하여 턴 온된다. 따라서, 쓰기 트랜지스터의 일단에 인가된 쓰기 전압(Vw)이 타단으로 도통하여 정보저장소자(1000)의 금속전극(1300)에 일정한 전압이 인가된다. 금속전극(1300)에 의하여 인가되는 전압에 상응하여 전해질의 수소이온농도가 변화하므로 산화막(1200)의 표면전위도 변화된 수소이온농도에 상응하여 변화한다. 따라서, 정보저장 소자(1000)는 인가된 전압에 상응하는 이진 비트를 저장할 수 있다.The outline of the writing operation to the dynamic RAM according to the second embodiment of the present invention will be described below. The write driver applies a write signal (Write) to the
이하에서는 본 발명의 제2 실시예에 따른 다이내믹 램에 저장된 정보를 읽기 동작 개요를 설명한다. 프리차지 구동부(미도시)는 프리차지 유닛(6000)에 프리차지 신호(Precharge) 신호를 인가한다. 프리차지 유닛(600)내에 포함된 프리 차지 트랜지스터(6200)는 프리차지 신호에 의하여 턴 온 되므로, 프리차지 구동부가 프리차지 트랜지스터의 일단에 인가하는 프리차지 전압(Vp)은 프리차지 트랜지스터의 타단을 통하여 정보 저장 소자(100)와 프리차지 유닛을 연결하는 선로에 인가된다. 따라서, 정보 저장 소자(1000)와 프리차지 유닛(6000)을 연결하는 선로에 형성된 기생 커패시턴스를 프리차지 전압(Vp)로 충전한다. 프리차지를 수행하는 동안에는 패스 트랜지스터(5200)는 턴 오프된다. 프리차지 이후, 프리차지 구동부는 프리차지 트랜지스터를 턴오프한 후, 워드라인 드라이버(3000)는 패스 트랜지스터(2000)를 턴 온 시킨다. 정보저장소자(1000)에 전하가 저장되어 있지 않다면 선로의 전압은 급격하게 감소하나, 정보저장소자(1000)에 전하가 저장되어 있다면 선로의 전압변화는 정보저장소자(1000)에 전하가 저장되어 있지 않은 상태에 비하여 크지 않다. 따라서, 센스 앰프(4000)는 선로의 전압 변화를 소정의 기준 전압과 비교하여 정보저장소자에 저장된 정보를 읽을 수 있다. 일 예에서, 센스 앰프(4000)는 산화막(1600)의 표면전위를 감지하고 이를 증폭하여 출력하는 ISFET(Ion Sensitive Field Effect Transistor)를 포함할 수 있다. ISFET는, 일 례로 PMOS와 NMOS를 포함하는 인버터(Inverter)를 포함하며, 산화막의 표면에 형성된 표면 전위를 감지하고 이를 증폭한 전기적 신호를 출력한다. The outline of the reading operation of information stored in the dynamic RAM according to the second embodiment of the present invention will be described below. The precharge driver (not shown) applies a precharge signal to the
센스 앰프의 일 단에 연결된 Vref 전위는 산화막 표면에 형성된 표면 전위를 읽어 저장된 정보가 이진 정보중 "0"인지 "1"인지 판별하는 기준이 되는 전위값이다. 따라서, Vref 전위는 산화막, 전해질, 금속전극등에 따라서 변화할 수 있다.
The Vref potential connected to one end of the sense amplifier is a potential value that is used as a reference to determine whether the stored information read from the surface potential formed on the oxide film surface is "0" or "1" in the binary information. Therefore, the Vref potential can vary depending on the oxide film, the electrolyte, the metal electrode, and the like.
본 발명에 대한 이해를 돕기 위하여 도면에 도시된 실시 예를 참고로 설명되었으나, 이는 실시를 위한 실시예로, 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위에 의해 정해져야 할 것이다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is clearly understood that the same is by way of illustration and example only and is not to be taken by way of illustration, It will be appreciated that other embodiments are possible. Accordingly, the true scope of the present invention should be determined by the appended claims.
100: 정보 저장 소자 120: 제1 전극
140: 전도성 나노 파티클 160, 1600: 전해질
162: 음이온 164: 양이온
170, 1700: 기준전극 200, 2000: 패스 트랜지스터
300, 3000: 워드라인 드라이버 400, 4000: 센스 앰프
500, 5000: 쓰기 유닛 520, 5200: 쓰기 트랜지스터
600, 6000: 프리차지 유닛 620, 6200: 프리차지 트랜지스터
1000: 정보 저장 소자 1100: 기판
1200: 산화막 1300: 금속전극
1350: 금속배선
1400: 염교 100: information storage element 120: first electrode
140:
162: Negative ion 164: Cation
170, 1700:
300, 3000:
500, 5000: Write
600, 6000:
1000: information storage element 1100: substrate
1200: oxide film 1300: metal electrode
1350: metal wiring
1400:
Claims (15)
상기 커패시터와 일단이 연결된 패스 트랜지스터;
상기 트랜지스터의 게이트와 연결되어 상기 패스 트랜지스터의 턴온/턴오프(turn on/turn off)를 제어하는 워드 라인 드라이버; 및
상기 패스 트랜지스터의 타단에 연결된 센스 앰프를 포함하는 다이내믹 램(Dynamic Ram).A capacitor including a first electrode, a reference electrode, and an electrolyte positioned between the first electrode and the reference electrode, the capacitor being formed by the electrolyte and the first electrode;
A pass transistor connected at one end to the capacitor;
A word line driver coupled to the gate of the transistor to control turn-on / turn-off of the pass transistor; And
And a sense amplifier connected to the other end of the pass transistor.
상기 전해질 내에 위치하는 도전성 나노 파티클들(conductive nano particles)을 더 포함하는 다이내믹 램.The method according to claim 1,
Further comprising conductive nanoparticles positioned within the electrolyte.
상기 도전성 나노 파티클은 카본 나노 파티클인 다이내믹 램.3. The method of claim 2,
Wherein the conductive nanoparticles are carbon nanoparticles.
상기 제1 전극은 상기 전해질과 산화환원 반응을 일으키지 않는 물질인 다이내믹 램.The method according to claim 1,
Wherein the first electrode is a material that does not cause a redox reaction with the electrolyte.
상기 제1 전극은 금(Au), 백금(Pt) 및 그라핀(Graphene) 중 어느 하나로 형성된 다이내믹 램.The method according to claim 1,
Wherein the first electrode is formed of one of gold (Au), platinum (Pt), and graphene.
상기 커패시터에 정보를 쓰기 위한 쓰기 트랜지스터를 포함하는 쓰기 유닛을 더 포함하며,
상기 쓰기 트랜지스터는 일단이 쓰기 전압원(write voltage source)에 연결되고, 타단은 상기 패스 트랜지스터의 타단에 연결되며, 게이트는 쓰기 구동부에 연결되어 정보 저장소자에 정보를 쓰는 경우에 턴 온 되는 다이내믹 램.The method according to claim 1,
Further comprising a write unit including a write transistor for writing information to the capacitor,
Wherein the write transistor is turned on at a time when the write transistor is connected to a write voltage source and the other end is connected to the other end of the pass transistor and the gate is connected to the write driver to write information to the information storage device.
상기 커패시터와 상기 트랜지스터를 연결하는 선로를 일정한 전압으로 충전하는 프리차지 트랜지스터를 포함하는 프리차지 유닛을 더 포함하며,
상기 프리차지 트랜지스터는 일단이 프리차지 전압원(precharge voltage source)에 연결되고, 타단은 상기 패스 트랜지스터의 타단에 연결되며, 게이트는 프리차지 드라이버에 연결되어 상기 선로를 일정한 전압으로 충전하는 경우에 턴 온되는 다이내믹 램.The method according to claim 1,
And a precharge unit including a precharge transistor for charging a line connecting the capacitor and the transistor to a predetermined voltage,
The precharge transistor has one end connected to a precharge voltage source and the other end connected to the other end of the pass transistor. The gate is connected to a precharge driver, and when the line is charged with a constant voltage, Dynamic RAM.
상기 정보저장소자와 일단이 연결된 패스 트랜지스터;
상기 패스 트랜지스터의 게이트와 연결되어 상기 패스 트랜지스터의 턴온/턴오프(turn on/turn off)를 제어하는 워드 라인 드라이버; 및
상기 트랜지스터의 타단에 연결된 센스 앰프를 포함하는 다이내믹 램(Dynamic Ram).An information storage element comprising an oxide film, an electrolyte contained in the oxide film, and a metal electrode for applying a voltage to the electrolyte;
A pass transistor connected at one end to the information storage element;
A word line driver coupled to the gate of the pass transistor to control turn-on / turn-off of the pass transistor; And
And a sense amplifier connected to the other end of the transistor.
상기 금속전극은 상기 전압을 인가하여 상기 전해질의 수소이온농도를 변화시키는 다이내믹 램.9. The method of claim 8,
Wherein the metal electrode changes the hydrogen ion concentration of the electrolyte by applying the voltage.
상기 산화막은 상기 전해질의 수소이온농도에 따라 표면전위가 달리 형성되는 다이내믹 램. 9. The method of claim 8,
Wherein the oxide film has surface potentials differently formed depending on a hydrogen ion concentration of the electrolyte.
상기 센스 앰프는 상기 산화막의 표면전위를 입력받아 전기적 신호로 출력하는 ISFET(Ion Sensitive Field Effect Transistor)를 포함하는 다이내믹 램.
9. The method of claim 8,
Wherein the sense amplifier includes an ISFET (Ion Sensitive Field Effect Transistor) that receives a surface potential of the oxide film and outputs the received electric signal as an electrical signal.
상기 산화막은 일 예로, 비도전성 산화막인 다이내믹 램.9. The method of claim 8,
The oxide film is, for example, a non-conductive oxide film.
상기 산화막은 탄탈륨산화막(Ta2O5), 알루미늄 산화막(Al2O3), 질화막(Si3O4), 실리콘산화막(SiO2) 중 어느 하나 이상을 포함하는 다이내믹 램.9. The method of claim 8,
Wherein the oxide film includes at least one of a tantalum oxide film (Ta2O5), an aluminum oxide film (Al2O3), a nitride film (Si3O4), and a silicon oxide film (SiO2).
상기 정보저장소자에 정보를 쓰기 위한 쓰기 트랜지스터를 포함하는 쓰기 유닛을 더 포함하며,
상기 쓰기 트랜지스터는 일단이 쓰기 전압원(write voltage source)에 연결되고, 타단은 상기 패스 트랜지스터의 타단에 연결되며, 게이트는 쓰기 구동부에 연결되어 정보 저장소자에 정보를 쓰는 경우에 턴 온 되는 다이내믹 램.9. The method of claim 8,
Further comprising a writing unit including a writing transistor for writing information to the information storage element,
Wherein the write transistor is turned on at a time when the write transistor is connected to a write voltage source and the other end is connected to the other end of the pass transistor and the gate is connected to the write driver to write information to the information storage device.
상기 정보저장소자와 상기 트랜지스터를 연결하는 선로를 일정한 전압으로 충전하는 프리차지 트랜지스터를 포함하는 프리차지 유닛을 더 포함하며,
상기 프리차지 트랜지스터는 일단이 프리차지 전압원(precharge voltage source)에 연결되고, 타단은 상기 패스 트랜지스터의 타단에 연결되며, 게이트는 프리차지 드라이버에 연결되어 상기 선로를 일정한 전압으로 충전하는 경우에 턴 온되는 다이내믹 램.9. The method of claim 8,
A precharge unit including a precharge transistor for charging a line connecting the information storage element and the transistor to a predetermined voltage,
The precharge transistor has one end connected to a precharge voltage source and the other end connected to the other end of the pass transistor. The gate is connected to a precharge driver, and when the line is charged with a constant voltage, Dynamic RAM.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120109736A KR101394488B1 (en) | 2012-10-02 | 2012-10-02 | Dynamic Ram Using Electrolyte |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120109736A KR101394488B1 (en) | 2012-10-02 | 2012-10-02 | Dynamic Ram Using Electrolyte |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20140043641A KR20140043641A (en) | 2014-04-10 |
KR101394488B1 true KR101394488B1 (en) | 2014-05-13 |
Family
ID=50652074
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020120109736A KR101394488B1 (en) | 2012-10-02 | 2012-10-02 | Dynamic Ram Using Electrolyte |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101394488B1 (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100439096B1 (en) * | 1996-03-08 | 2004-07-05 | 가부시키가이샤 히타치 쪼오 엘.에스.아이.시스템즈 | Semiconductor integrated circuit |
KR20040111563A (en) * | 2002-04-30 | 2004-12-31 | 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 | Solid electrolyte switching device, fpga using same, memory device, and method for manufacturing solid electrolyte switching device |
-
2012
- 2012-10-02 KR KR1020120109736A patent/KR101394488B1/en active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100439096B1 (en) * | 1996-03-08 | 2004-07-05 | 가부시키가이샤 히타치 쪼오 엘.에스.아이.시스템즈 | Semiconductor integrated circuit |
KR20040111563A (en) * | 2002-04-30 | 2004-12-31 | 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 | Solid electrolyte switching device, fpga using same, memory device, and method for manufacturing solid electrolyte switching device |
Also Published As
Publication number | Publication date |
---|---|
KR20140043641A (en) | 2014-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5919366B2 (en) | Semiconductor device | |
US8848426B2 (en) | Cross-point variable resistance nonvolatile memory device and reading method for cross-point variable resistance nonvolatile memory device | |
TWI470629B (en) | Cross-point memory cells, non-volatile memory arrays, methods of reading a memory cell, methods of programming a memory cell, methods of writing to and reading from a memory cell, and computer systems | |
JP3856424B2 (en) | Semiconductor memory device | |
TWI524343B (en) | Method for driving semiconductor memory device | |
US7355898B2 (en) | Integrated circuit and method for reading from resistance memory cells | |
JP2016195258A (en) | Semiconductor device | |
US20120081948A1 (en) | Semiconductor memory device and driving method thereof | |
JP2007110083A (en) | Semiconductor memory element containing resistor of metal-insulator transition film | |
JP3646791B2 (en) | Ferroelectric memory device and operation method thereof | |
KR20140096999A (en) | Voltage assisted stt-mram writing scheme | |
US9087577B2 (en) | Hybrid memory | |
KR20200087264A (en) | Technique for precharging memory cells | |
JP2012104165A (en) | Semiconductor device | |
JP2002093154A (en) | Ferroelectric memory | |
KR100600056B1 (en) | Semiconductor device for low voltage | |
KR101394488B1 (en) | Dynamic Ram Using Electrolyte | |
US7529116B2 (en) | Memory device having a threshold voltage switching device and a method for storing information in the memory device | |
US20110110175A1 (en) | Memory refresh system and operating method thereof | |
US20080031043A1 (en) | Non-volatile memory device | |
JP2005203009A (en) | Memory | |
KR100562652B1 (en) | Semiconductor device for low voltage | |
US7274608B2 (en) | Semiconductor memory device and a method of redressing a memory cell | |
WO2024007543A1 (en) | Storage unit and memory and control method therefor | |
US20090257264A1 (en) | Memory and method of evaluating a memory state of a resistive memory cell |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20160224 Year of fee payment: 6 |