KR101393428B1 - Chip equalizer and equalizing method - Google Patents

Chip equalizer and equalizing method Download PDF

Info

Publication number
KR101393428B1
KR101393428B1 KR1020097000187A KR20097000187A KR101393428B1 KR 101393428 B1 KR101393428 B1 KR 101393428B1 KR 1020097000187 A KR1020097000187 A KR 1020097000187A KR 20097000187 A KR20097000187 A KR 20097000187A KR 101393428 B1 KR101393428 B1 KR 101393428B1
Authority
KR
South Korea
Prior art keywords
signal
module
received
delay
signals
Prior art date
Application number
KR1020097000187A
Other languages
Korean (ko)
Other versions
KR20090038001A (en
Inventor
이군섭
이동학
유재황
임종태
오세현
Original Assignee
에스케이텔레콤 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이텔레콤 주식회사 filed Critical 에스케이텔레콤 주식회사
Publication of KR20090038001A publication Critical patent/KR20090038001A/en
Application granted granted Critical
Publication of KR101393428B1 publication Critical patent/KR101393428B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/01Equalisers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L25/03012Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03038Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B7/00Radio transmission systems, i.e. using radiation field
    • H04B7/005Control of transmission; Equalising
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045Arrangements at the receiver end
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0064Concatenated codes
    • H04L1/0065Serial concatenated codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Noise Elimination (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)

Abstract

수신기의 성능에 따라 신호 복조를 위한 복잡도를 최소화하고 적응적으로 계산량을 변화시킬 수 있는 칩 등화기 및 등화 방법을 제시한다. 본 발명의 칩 등화기는 튜너로부터 수신된 신호의 신호 분포로부터 주요 신호가 포함된 영역을 인지하고, 인접하는 주요 신호 간의 지연 차이에 따라 잡음 보상 영역을 결정하는 지연 제어 모듈; 튜너를 통해 수신된 신호 중 주요 신호가 포함된 영역의 신호를 칩 단위 간격으로 지연하여, 탭 계수 추정 모듈로 출력하는 적어도 하나의 제 1 단위 지연 모듈; 및 지연 제어 모듈의 제어에 따라, 튜너를 통해 수신된 신호 중 주요 신호가 포함되어 있지 않은 영역의 신호를 칩 단위로 지연하는 적어도 하나의 제 2 단위 지연 모듈을 포함한다. 본 발명에 의하면, 신호 복조를 위한 계산량을 최소화함으로써 수신 시스템의 전력 소모를 최소화하고 계산량을 최적화할 수 있으며, 나아가 수신 시스템의 구조를 간단화할 수 있다.We present a chip equalizer and equalization method that minimizes complexity for signal demodulation and adaptively changes the amount of computation according to the performance of the receiver. The chip equalizer of the present invention includes a delay control module for recognizing an area containing a main signal from a signal distribution of a signal received from a tuner and determining a noise compensation area according to a delay difference between adjacent main signals; At least one first unit delay module delaying a signal of an area including a main signal among signals received through a tuner at chip unit intervals and outputting the delayed signal to a tap coefficient estimation module; And at least one second unit delay module for delaying, based on the control of the delay control module, a signal of an area not including the main signal among the signals received through the tuner by a chip unit. According to the present invention, the amount of computation for signal demodulation can be minimized, thereby minimizing the power consumption of the receiving system, optimizing the amount of computation, and further simplifying the structure of the receiving system.

Description

칩 등화기 및 등화 방법{CHIP EQUALIZER AND EQUALIZING METHOD}CHIP EQUALIZER AND EQUALIZING METHOD < RTI ID = 0.0 >

본 발명은 통신 시스템에 관한 것으로, 보다 구체적으로는 수신기의 성능에 따라 신호 복조를 위한 복잡도를 최소화하고 적응적으로 계산량을 변화시킬 수 있는 칩 등화기(Chip Equalizer) 및 등화 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a communication system, and more particularly, to a chip equalizer and an equalization method capable of minimizing complexity for signal demodulation and adaptively changing a calculation amount according to performance of a receiver.

최근 들어, 고품질의 오디오 및 비디오 서비스에 대한 사용자 요구가 증가함에 따라 디지털 방송 서비스의 상용화가 확대되고 있으며, 디지털 방송은 위성 방송과 지상파 방송으로 분류할 수 있다.In recent years, commercialization of digital broadcasting services has been expanding as user demands for high quality audio and video services have increased, and digital broadcasting can be classified into satellite broadcasting and terrestrial broadcasting.

위성 디지털 방송을 위하여, 위성 기지국은 각 방송국으로부터 방송 데이터를 수신하여 지정된 대역의 업링크 전송로를 통해 위성으로 전송하고, 위성은 위성 기지국으로부터 수신한 신호를 증폭 및 주파수 변환하여 서비스 권역을 향해 송출한다.For satellite digital broadcasting, the satellite base station receives broadcast data from each broadcasting station and transmits it to the satellite via an uplink transmission path in a designated band. The satellite amplifies and frequency-converts the signal received from the satellite base station, do.

이에 따라, 위성 방송 서비스 권역 내에 위치한 수신기는 위성으로부터 방송 신호를 수신하여 방송을 재생한다. 그리고, 건물이나 차폐물 등으로 인한 섀도우잉 또는 블록킹으로 인해 신호가 감쇄하는 문제를 해결하기 위해 갭필러를 이용하여 방송 신호를 중계한다.Accordingly, the receiver located within the satellite broadcast service area receives the broadcast signal from the satellite and reproduces the broadcast. In order to solve the problem of signal attenuation due to shadowing or blocking due to buildings, shields, etc., a broadcast signal is relayed using a gap filler.

도 1은 일반적인 위성 방송 시스템의 개념을 설명하기 위한 도면이다.FIG. 1 is a diagram for explaining a concept of a general satellite broadcasting system.

도 1을 참조하면, 위성 방송 시스템은 방송국(100), 위성 기지국(110), 위성(120), 위성 관제국(130), 방송 수신 단말기(140), 갭 필러(Gap Filler)(150)를 포함한다.1, a satellite broadcasting system includes a broadcasting station 100, a satellite base station 110, a satellite 120, a satellite control station 130, a broadcast receiving terminal 140, and a gap filler 150 .

위성 기지국(110)은 각 방송국(100)으로부터 제공되는 방송 데이터를 수신하여 Ku 대역(12.5Ghz 내지 18Ghz)의 업링크 전송로를 통해 위성(120)으로 전송한다. 하나 이상의 위성 기지국(110)을 통해 방송 데이터를 위성(120)으로 전송하는 방송국(100)은 복수개일 수 있다.The satellite base station 110 receives the broadcast data provided from each broadcasting station 100 and transmits the broadcast data to the satellite 120 through the uplink transmission path of the Ku band (12.5 GHz to 18 GHz). A plurality of broadcast stations 100 may transmit the broadcast data to the satellites 120 through one or more satellite base stations 110.

위성(120)은 위성 기지국(110)으로부터 수신한 Ku 대역의 방송 신호를 증폭하고, S 대역의 방송 신호로 변환한다. 그리고, 변환된 S 대역의 방송 신호를 Ku 대역의 방송 신호와 함께 서비스 권역을 향해 송출한다.The satellite 120 amplifies the broadcast signal of the Ku band received from the satellite base station 110 and converts it into a broadcast signal of the S band. Then, the converted S-band broadcast signal is transmitted along with the Ku-band broadcast signal toward the service area.

위성 관제국(130)은 위성(120)의 동작 상태를 감시하고 제어하는 기능을 수행한다.The satellite control station 130 performs a function of monitoring and controlling the operation state of the satellite 120.

위성 방송 서비스 권역 내에서 방송 수신 단말기(140)는 위성(120)으로부터 방송 신호를 수신하여 방송을 재생한다.In the satellite broadcast service area, the broadcast receiving terminal 140 receives a broadcast signal from the satellite 120 and reproduces the broadcast.

그러나, 건물이나 차폐물로 인해 섀도우잉(Shadowing) 또는 블록킹으로 인해 신호 감쇄가 심한 지점에서는 갭 필러(150)가 방송 신호를 중계하여 송신한다. 갭 필러(150)는 위성(120)으로부터 Ku 대역 TDM(Time Division Multiplexing) 신호를 수신하여 S 대역 CDM(Code Division Multiplexing) 신호로 변환하여 송출한다.However, at a point where signal attenuation is severe due to shadowing or blocking due to a building or a shield, the gap filler 150 relays and transmits the broadcast signal. The gap filler 150 receives a Ku-band TDM (Time Division Multiplexing) signal from the satellite 120 and converts it into an S-band CDM (Code Division Multiplexing) signal.

위성 방송 서비스 권역 내의 방송 수신 단말기(140)는 위성(120)으로부터 수신되는 S 대역 CDM 신호와 갭 필러(150)를 경유하여 수신된 S 대역 CDM 신호를 복 조하여 재생한다. 방송 수신 단말기(140)는 휴대형 단말기(예를 들면, 이동통신 단말기, 개인 휴대 단말기(PDA: Personal Data Assistance), 차량 탑재형 단말기) 등일 수 있다.The broadcast receiving terminal 140 in the satellite broadcasting service area demodulates and reproduces the S-band CDM signal received from the satellite 120 and the S-band CDM signal received via the gap filler 150. [ The broadcast receiving terminal 140 may be a portable terminal (for example, a mobile communication terminal, a personal data assistant (PDA), a vehicle-mounted terminal), or the like.

도 2는 일반적인 갭 필러의 기저 대역 송신 신호의 프레임 구조를 설명하기 위한 도면이다.2 is a diagram for explaining a frame structure of a baseband transmission signal of a general gap filler.

도 2를 참조하면, 프레임 구조는 12.75ms를 기본 프레임으로 구성된다. 6개의 기본 프레임은 76.5ms의 슈퍼 프레임(super frame)을 구성한다. 각 방송 채널은 816바이트(6528비트)로 이루어진 QPSK 신호로서, I(In-Phase) 채널 및 Q(Quadature-Phase) 채널 각각 408 바이트로 이루어진다. 왈쉬(Walsh) 0번 부호에 할당된 파일럿 채널은 프레임 동기와 제어 데이터의 전송을 위해 사용되고, 파일럿 심볼(PS: Pilot Symbol)과 제어 데이터(Di)가 각각 25㎲ 단위로 구성된다. 하나의 파일럿 채널 프레임은 32비트(즉, 125㎲, 2048 칩)로 구성된 102개의 블록으로 구성된다. 즉, 하나의 파일럿 채널 프레임은 모두 51개의 파일럿 심볼(Pilot Symbol: PS)과 제어 데이터(Di, 여기서 i=1, 2,..., 51)로 구성된다. 파일럿 채널의 첫번째 제어 데이터인 D1은 프레임 동기를 위한 유니크 워드(unique word)이다. 파일럿 심벌은 "11111111 11111111 11111111 11111111"의 순서로 송출되고, 유니크 워드(D1)는 "01101010 10110101 01011001 10001010"의 순서로 송출된다. 파일럿 심볼(PS)과 유니크 워드(D1)는 방송 수신 단말기(140)에서 이미 인지하는 파일럿 데이터이다.Referring to FIG. 2, the frame structure includes 12.75 ms as a basic frame. The six basic frames constitute a super frame of 76.5 ms. Each broadcast channel is a QPSK signal of 816 bytes (6528 bits), and consists of 408 bytes each of an I (In-Phase) channel and a Q (Quadrature-Phase) channel. A pilot channel assigned to a Walsh code 0 is used for transmission of frame synchronization and control data, and a pilot symbol (PS: pilot symbol) and a control data Di are configured in units of 25 us. One pilot channel frame is composed of 102 blocks composed of 32 bits (i.e., 125 占 퐏, 2048 chips). That is, one pilot channel frame is composed of 51 pilot symbols (PS) and control data Di (i = 1, 2, ..., 51). The first control data D1 of the pilot channel is a unique word for frame synchronization. The pilot symbols are transmitted in the order of "11111111 11111111 11111111 11111111", and the unique word D1 is transmitted in the order of "01101010 10110101 01011001 10001010". The pilot symbol PS and the unique word D1 are pilot data that the broadcast receiving terminal 140 already recognizes.

도 3은 일반적인 위성 방송 송신 시스템의 구성도이다.3 is a configuration diagram of a general satellite broadcast transmission system.

도시한 것과 같이, 위성 방송 송신 시스템은 오디오/비디오 신호(AV 신호)를 부호화하기 위한 부분으로서, 리드솔로몬(Reed-Solomon, RS) 인코더(110-1∼111-n), 바이트 인터리버(interleaver)(120-1∼120-n), 콘볼루션(convolution) 인코더(130-1∼130-n), 비트 인터리버(140-1∼140-n)와, 제어 신호인 파일롯 신호를 부호화하기 위한 부분으로서, 리드솔로몬(RS) 인코더(110-x), 바이트 인터리버(120-x), 콘볼루션 인코더(130x)와, 부호화된 AV 신호 및 파일럿 신호를 변조하기 위한 변조기(150)와, 주파수 상향 변환을 수행하여 안테나를 통해 방송 신호를 송출하는 업-컨버터(160)를 포함한다.As shown in the figure, the satellite broadcast transmission system is a part for encoding an audio / video signal (AV signal), and includes Reed-Solomon (RS) encoders 110-1 to 111-n, a byte interleaver, A plurality of convolutional encoders 130-1 to 130-n, bit interleavers 140-1 to 140-n, and a part for encoding a pilot signal as a control signal A Reed Solomon (RS) encoder 110-x, a byte interleaver 120-x, a convolutional encoder 130x, a modulator 150 for modulating the encoded AV signal and pilot signal, a frequency up- And an up-converter 160 for transmitting the broadcast signal through the antenna.

이러한 송신 시스템에서, 방송국 및/또는 콘텐츠별로 독립적인 방송이 가능하도록 하기 위하여 서로 다른 직교 확산 부호를 사용하여 방송 데이터를 전송하며, 수신 시스템에서는 서로 다른 방송/콘텐츠 신호의 구분을 위해 월쉬(Walsh) 코드를 이용한다.In such a transmission system, broadcasting data is transmitted using different orthogonal spreading codes in order to enable independent broadcasting for each broadcasting station and / or contents. In the receiving system, Walsh codes are used for different broadcasting / Code.

도 4는 일반적인 위성 방송 수신 시스템의 구성도이다.4 is a configuration diagram of a general satellite broadcast receiving system.

위성 방송 수신 시스템은, 튜너(210-1∼210-2), CDM(Code Division Multiplex) 복조부(220), 채널 복조부(230), 역다중화기(240) 및 파일롯 채널 복조부(250)를 포함한다.The satellite broadcast receiving system includes tuners 210-1 to 210-2, a code division multiplex (CDM) demodulator 220, a channel demodulator 230, a demultiplexer 240, and a pilot channel demodulator 250 .

CDM 복조부(220)는 PN 코드에 따라 방송 신호를 수신하는 복수의 레이크 핑거(Rake finger)(2210-1∼2210-2), 레이크 핑거(2210-1∼2210-2)로 수신된 신호를 신호 세기 및 지연에 따라 합성하는 가산기(2220-1∼2220-2) 및 가산기(2220-1∼2220-2)의 출력 신호를 월쉬 코드를 이용하여 역확산하는 역확산기(2230-1∼2230-2)로 이루어지며, CDMA 복조부(220)의 출력 신호는 방송 채널 신호와 파일롯 채널 신호로 구분되어, 방송 채널 신호는 채널 복조부(230)에서, 파일롯 채널 신호는 파일롯 채널 복조부(250)에서 각각 복호화된다.The CDM demodulation unit 220 includes a plurality of Rake fingers 2210-1 to 2210-2 and Rake fingers 2210-1 to 2210-2 for receiving a broadcast signal according to a PN code, The despreaders 2230-1 to 2230-2 that despread the output signals of the adders 2220-1 to 2220-2 and the adders 2220-1 to 2220-2 using Walsh codes are combined according to the signal strength and delay. 2, the output signal of the CDMA demodulation unit 220 is divided into a broadcast channel signal and a pilot channel signal. The broadcast channel signal is demodulated by the channel demodulator 230, the pilot channel signal is demodulated by the pilot channel demodulator 250, Respectively.

이를 위하여, 채널 복조부(230)는 비트 디인터리버(deinterleaver)(2310-1∼2310-1), 비터비 복호기(2320-1∼2320-2), 바이트 디인터리버(2330-1∼2330-2) 및 리드솔로몬(RS) 복조기(2340-1∼2340-2)를 포함하고, 파일롯 채널 복조부(250)는 비터비 복호기(2510), 바이트 디인터리버(2520), 리드솔로몬 복호기(250) 및 수신기 제어기(2540)를 포함한다.To this end, the channel demodulator 230 includes bit deinterleavers 2310-1 to 2310-1, Viterbi decoders 2320-1 to 2320-2, and byte deinterleavers 2330-1 to 2330-2 And a Reed Solomon (RS) demodulator 2340-1 to 2340-2. The pilot channel demodulator 250 includes a Viterbi decoder 2510, a byte deinterleaver 2520, a Reed Solomon decoder 250, Receiver controller 2540.

아울러, 채널 복조부(230)에서 음성 신호 및 영상 신호로 복원된 신호는 역다중화기(240)에서 역다중화되어 재생된다.In addition, the signals reconstructed into the audio signal and the video signal in the channel demodulator 230 are demultiplexed and demodulated by the demultiplexer 240.

이러한 현재의 위성 방송용 수신 시스템은 다중 경로 채널 환경에서 수신 신호의 지연 및 주파수 확산으로 인해 수신 신호의 월쉬코드 직교성이 상실되어, 다중 채널 간섭이 발생할 수 있고, 이러한 경우 원하는 방송 신호를 정확히 복원하지 못하게 되는 문제가 있다. 그리고, 이러한 문제점은 간섭 신호를 작게 하는 방법으로 해결할 수는 있지만, 이 경우 방송 서비스 채널이 제한되게 된다.In the current satellite broadcast receiving system, the Walsh code orthogonality of the received signal is lost due to the delay and frequency spread of the received signal in the multipath channel environment, so that multi-channel interference may occur. In this case, There is a problem. This problem can be solved by a method of reducing an interference signal, but in this case, a broadcasting service channel is limited.

따라서, 방송 채널을 제한하지 않으면서 수신 신호 간의 간섭을 최소화하기 위한 방법이 연구되었으며, 그 해결책의 하나로 수신 시스템에 등화기를 도입하는 방법이 있다.Therefore, a method for minimizing the interference between received signals without limiting the broadcast channel has been studied. One solution is to introduce an equalizer in the receiving system.

등화란, 다중 경로에 의해 발생되는 신호 지연에 따른 채널 잡음과 채널 왜곡을 제거하여, 전 주파수 대역에 걸쳐 진폭 및 위상이 균일한 특성을 갖도록 하는 신호 처리 기술이다. 일반적으로 등화기는 탭이 부착된 고정된 지연선을 사용하여 입력 신호의 지연 특성에 따라 탭 계수를 조절함으로써 부호간 간섭을 보상한다. 탭 계수는 채널 추정 정보에 따라 변경될 수 있고, 데이터 신호들 주위의 지연 위치들에 분포하는 잡음 신호들 즉, 지연 신호들에 따라 결정될 수 있다. 다시 말해, 탭 계수는 잡음 신호를 제거하기 위한 값으로 설정되는 것이다.The equalization is a signal processing technique that removes channel noise and channel distortion due to signal delay caused by multipath, and has characteristics of uniform amplitude and phase over the entire frequency band. In general, the equalizer compensates for intersymbol interference by adjusting the tap coefficients according to the delay characteristics of the input signal using a fixed tap line with a tap. The tap coefficient may be changed according to the channel estimation information and may be determined according to noise signals, i.e., delay signals, distributed in delay positions around the data signals. In other words, the tap coefficient is set to a value for removing the noise signal.

도 5는 일반적인 칩 등화기를 이용한 수신 시스템을 설명하기 위한 도면이다.5 is a diagram for explaining a receiving system using a general chip equalizer.

칩 등화기(300)는 튜너를 통해 수신된 방송 신호로부터 인지한 파일롯 채널 신호를 이용하여 채널 정보를 획득하고, 획득된 채널 정보를 이용하여 탭 계수를 1차 갱신하는 제 1 등화기(302), 제 1 등화기(302)에서 갱신한 탭 계수에 따라 복원된 파일롯 신호를 생성한 후, 복원 파일롯 신호와 수신된 방송 신호로부터 인지한 파일롯 채널 신호를 이용하여 탭 계수를 2차 갱신하는 제 2 등화기(304) 및 제 2 등화기(304)에서 2차 갱신한 탭 계수를 이용하여 수신된 방송 신호를 복원하고, 복원된 방송 신호를 채널 복조기로 전송하는 검출부(306)를 포함한다.The chip equalizer 300 includes a first equalizer 302 that obtains channel information using a pilot channel signal recognized from a broadcast signal received through a tuner, and updates tap coefficients by using the obtained channel information, A second equalizer 302 for generating a recovered pilot signal according to the tap coefficient updated by the first equalizer 302 and then performing a second update of the tap coefficient using the recovered pilot signal and the pilot channel signal recognized from the received broadcast signal, And a detector 306 that restores the received broadcast signal using the tap coefficients updated by the second equalizer 304 and the second equalizer 304 and transmits the restored broadcast signal to the channel demodulator.

이러한 칩 등화기(300)에서 탭 계수 갱신 과정을 도 6을 참조하여 설명하면 다음과 같다.The tap coefficient updating process in the chip equalizer 300 will be described with reference to FIG.

도 6은 도 5에 도시한 등화기의 상세 구성도이다.6 is a detailed configuration diagram of the equalizer shown in Fig.

도시한 것과 같이, 등화기는 튜너를 통해 수신된 방송 신호를 칩 단위 간격으로 지연하는 단위 지연모듈(312), 단위 지연 모듈(312)의 각 출력단으로부터 출력되는 신호 각각에 확산 부호를 적용하고, 확산 부호 적용 결과를 모두 합산하여 복원된 파일롯 신호를 산출한 후, 현재 설정된 탭 계수를 적용하여 갱신된 탭 계수 를 출력하는 탭 계수 추정 모듈(314), 탭 계수 추정 모듈(314)의 출력 신호와 수신된 방송 신호로부터 인지한 파일롯 채널 신호로부터 에러값을 산출하는 가산기(316) 및 가산기(316)에서 산출한 에러값을 이용하여 스텝 사이즈를 갱신하고, 스텝 사이즈 갱신 결과를 탭 계수 추정 모듈(314)로 전송하여 탭 계수가 갱신되도록 하는 스텝 사이즈 조절 모듈(318)을 포함한다.As shown in the figure, the equalizer includes a unit delay module 312 for delaying broadcast signals received through a tuner at chip unit intervals, a spreading code for each signal output from each output terminal of the unit delay module 312, A tap coefficient estimating module 314 for calculating the recovered pilot signal by summing up the results of applying the code and outputting the updated tap coefficient by applying the currently set tap coefficient and an output signal of the tap coefficient estimating module 314, The step size is updated using the error value calculated by the adder 316 and the adder 316 that calculates an error value from the pilot channel signal recognized from the broadcast signal, And a step size adjustment module 318 for updating the tap coefficients.

이러한 등화기 구조에서, 단위 지연 모듈은 수신 비트 신호를 예를 들어 64개의 칩에 해당하는 공통 파일럿에 사용된 월쉬 코드와 PN 코드 시퀀스 조합을 칩 단위 간격으로 이동시켜 64개의 블록으로 형성하며, 한 블록의 합은 하나의 비트 단위가 된다.In this equalizer structure, the unit delay module forms a 64-bit block by moving a received bit signal, for example, a combination of a Walsh code and a PN code sequence used for a common pilot corresponding to 64 chips, The sum of the blocks is one bit unit.

상기한 바와 같은 등화기의 예는 대한민국 공개특허공보 제2006-39961호에 개시되어 있다.An example of such an equalizer is disclosed in Korean Patent Laid-Open Publication No. 2006-39961.

수신 시스템에 등화기를 적용할 경우 다중 경로 채널 추적이 가능하고 인접 채널간 간섭을 최소화할 수 있으나, 수신 신호에 포함되어 있는 모든 잡음 신호에 대하여 탭 계수를 적용하여 보상해야 하기 때문에 수신 시스템의 복잡도가 증가하는 단점이 있다.When the equalizer is applied to the receiving system, the multipath channel tracking is possible and interference between adjacent channels can be minimized. However, since all the noise signals included in the received signal must be compensated by applying tap coefficients, There is an increased disadvantage.

특히, 위성 방송 서비스를 이용하기 위한 이동통신 단말은 기지국과 같은 장치에 비해 성능이 열악하기 때문에, 상술한 것과 같은 칩 등화기를 적용할 경우 복잡도가 증가하여 동작 속도가 저하되는 등의 문제가 있다.In particular, since a mobile communication terminal for using a satellite broadcasting service has poor performance as compared with a device such as a base station, there is a problem that the complexity increases and the operation speed decreases when a chip equalizer such as the one described above is applied.

기술적 과제Technical Challenge

본 발명은 상술한 단점 및 문제점을 해결하기 위하여 안출된 것으로서, 주요 신호 성분이 포함된 부분에 대해서만 잡음 신호를 보상함으로써, 등화기를 적용한 수신 시스템의 성능을 향상시키고 수신 모듈을 간단화할 수 있는 칩 등화기 및 등화 방법을 제공하는 데 그 기술적 과제가 있다.SUMMARY OF THE INVENTION The present invention has been made in order to solve the above-mentioned problems and disadvantages, and it is an object of the present invention to provide a chip equalizing method capable of improving the performance of a receiving system using an equalizer and compensating for a noise signal only for a portion including a main signal component, And an equalization method.

본 발명의 다른 기술적 과제는 수신 시스템의 성능에 따라 잡음 신호 보상을 위한 계산량을 적응적으로 변경함으로써, 용도에 따라 수신 시스템의 성능을 변형시킬 수 있도록 하는 데 있다.Another object of the present invention is to adaptively change the amount of calculation for noise signal compensation according to the performance of the receiving system, thereby changing the performance of the receiving system according to the purpose.

기술적 해결방법Technical Solution

상술한 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 의한 칩 등화기는 튜너로부터 수신된 신호의 신호 분포로부터 주요 신호가 포함된 영역을 인지하고, 인접하는 주요 신호 간의 지연 차이에 따라 잡음 보상 영역을 결정하는 지연 제어 모듈; 상기 튜너를 통해 수신된 신호 중 주요 신호가 포함된 영역의 신호를 칩 단위 간격으로 지연하여, 탭 계수 추정 모듈로 출력하는 적어도 하나의 제 1 단위 지연 모듈; 및 상기 지연 제어 모듈의 제어에 따라, 상기 튜너를 통해 수신된 신호 중 주요 신호가 포함되어 있지 않은 영역의 신호를 칩 단위로 지연하는 적어도 하나의 제 2 단위 지연 모듈;을 포함한다.According to an aspect of the present invention, there is provided a chip equalizer that recognizes a region including a main signal from a signal distribution of a signal received from a tuner, A delay control module for determining a delay time; At least one first unit delay module delaying a signal in an area including a main signal among the signals received through the tuner at chip unit intervals and outputting the delayed signal to a tap coefficient estimation module; And at least one second unit delay module for delaying, in units of chips, a signal of an area not including a main signal among the signals received through the tuner under the control of the delay control module.

또한, 본 발명의 다른 실시예에 의한 칩 등화기는 튜너로부터 수신된 신호의 신호 분포로부터 주요 신호가 포함된 영역을 인지하고, 상기 주요 신호가 포함된 영역의 범위를 확인하며, 인접하는 주요 신호 간의 지연 차이에 따라 잡음 보상 영역 및 범위를 결정하는 지연 제어 모듈; 상기 지연 제어 모듈의 제어에 따라, 상기 튜너를 통해 수신된 신호 중, 상기 주요 신호가 포함된 주파수 범위 내의 신호를 칩 단위 간격으로 지연하여, 탭 계수 추정 모듈로 출력하는 적어도 하나의 제 1 단위 지연 모듈; 및 상기 지연 제어 모듈의 제어에 따라, 상기 튜너를 통해 수신된 신호 중 주요 신호가 포함되어 있지 않은 영역의 신호를 칩 단위로 지연하는 적어도 하나의 제 2 단위 지연 모듈;을 포함한다.Also, a chip equalizer according to another embodiment of the present invention recognizes a region including a main signal from a signal distribution of a signal received from a tuner, identifies a range of an area containing the main signal, A delay control module for determining a noise compensation area and a range according to a delay difference; A delay unit for delaying signals in a frequency range including the main signal among the signals received through the tuner in units of chip units under control of the delay control module and outputting the delayed signals to at least one first unit delay module; And at least one second unit delay module for delaying, in units of chips, a signal of an area not including a main signal among the signals received through the tuner under the control of the delay control module.

아울러, 본 발명의 일 실시예에 의한 등화 방법은 튜너를 통해 신호가 수신됨에 따라, 수신 신호의 프로파일을 분석하여, 주요 신호가 포함된 영역을 인지하여 윈도우 위치(즉, 잡음 보상 영역)를 결정하는 제 1 단계; 상기 윈도우 위치에 따라, 상기 주요 신호가 포함된 영역에 대한 탭 계수를 추정하는 제 2 단계; 상기 제 2 단계에서 추정한 탭 계수와, 상기 수신 신호로부터 인지된 파일롯 채널 신호를 참조하여 에러값을 산출하는 제 3 단계; 상기 에러값에 따라 스텝 사이즈를 갱신하는 제 4 단계; 및 상기 갱신된 스텝 사이즈에 따라, 상기 추정된 탭 계수를 갱신하는 제 5 단계;를 포함한다.In addition, the equalization method according to an embodiment of the present invention analyzes a profile of a received signal by receiving a signal through a tuner, recognizes a region containing a main signal, and determines a window position (i.e., a noise compensation region) ; A second step of estimating a tap coefficient for an area including the main signal according to the window position; A third step of calculating an error value with reference to the tap coefficient estimated in the second step and the pilot channel signal recognized from the received signal; A fourth step of updating the step size according to the error value; And a fifth step of updating the estimated tap coefficient according to the updated step size.

유리한 효과Advantageous effect

본 발명에 의하면, 등화기를 적용한 수신 시스템에서, 신호 복조를 위한 계산량을 최소화함으로써 수신 시스템의 전력 소모를 최소화하고 계산량을 최적화할 수 있으며, 나아가 수신 시스템의 구조를 간단화할 수 있는 이점이 있다.According to the present invention, in a receiving system using an equalizer, power consumption of a receiving system can be minimized and calculation amount can be optimized by minimizing a calculation amount for signal demodulation, and further, there is an advantage that a structure of a receiving system can be simplified.

또한, 수신 시스템의 성능에 따라 잡음 보상을 위한 계산량을 적응적으로 변경할 수 있어, 용도에 따라 수신 시스템의 성능을 변화시킬 수 있으며, 적은 처리 전력이 요구되는 소형 수신 시스템에서 인접 채널간 간섭이 없이 다양한 방송 신호를 수신하여 재생할 수 있다.In addition, the amount of computation for noise compensation can be adaptively changed according to the performance of the receiving system, and the performance of the receiving system can be changed according to the application. In a small receiving system requiring less processing power, Various broadcast signals can be received and reproduced.

도 1은 일반적인 위성 방송 시스템의 개념을 설명하기 위한 도면.1 is a diagram for explaining a concept of a general satellite broadcasting system;

도 2는 일반적인 갭 필러의 기저 대역 송신 신호의 프레임 구조를 설명하기 위한 도면.2 is a diagram for explaining a frame structure of a baseband transmission signal of a general gap filler.

도 3은 일반적인 위성 방송 송신 시스템의 구성도,3 is a configuration diagram of a general satellite broadcast transmission system,

도 4는 일반적인 위성 방송 수신 시스템의 구성도,4 is a configuration diagram of a general satellite broadcast receiving system,

도 5는 일반적인 칩 등화기를 이용한 수신 시스템을 설명하기 위한 도면,5 is a diagram for explaining a receiving system using a general chip equalizer,

도 6은 도 5에 도시한 등화기의 상세 구성도,FIG. 6 is a detailed configuration diagram of the equalizer shown in FIG. 5,

도 7은 본 발명의 일 실시예에 의한 칩 등화기의 구성도,7 is a configuration diagram of a chip equalizer according to an embodiment of the present invention,

도 8은 본 발명의 다른 실시예에 의한 칩 등화기의 구성도,8 is a configuration diagram of a chip equalizer according to another embodiment of the present invention,

도 9는 본 발명에 의한 등화 방법을 설명하기 위한 흐름도이다.9 is a flowchart for explaining an equalization method according to the present invention.

<도면의 주요 부분에 대한 부호 설명>Description of the Related Art [0002]

302 : 제 1 등화기 304 : 제 2 등화기302: first equalizer 304: second equalizer

306 : 검출부 320 : 칩 등화기306: Detector 320: Chip equalizer

3210 : 지연 제어 모듈 3220, 3240 : 제 1 단위 지연 모듈3210: delay control module 3220, 3240: first unit delay module

3230 : 제 2 단위 지연기 3250 : 탭 계수 추정 모듈3230: second unit delay unit 3250: tap coefficient estimation module

3260 : 가산기 3270 : 스텝 사이즈 조절 모듈3260: adder 3270: step size adjustment module

발명의 실시를 위한 형태DETAILED DESCRIPTION OF THE INVENTION

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 구체적으 로 설명한다.Hereinafter, preferred embodiments of the present invention will be described more specifically with reference to the accompanying drawings.

도 7은 본 발명의 일 실시예에 의한 칩 등화기의 구성도이다.7 is a configuration diagram of a chip equalizer according to an embodiment of the present invention.

본 발명의 일 실시예에 의한 칩 등화기(320)는 튜너로부터 수신된 신호의 프로파일을 분석하여 수신 신호의 분포로부터 주요 신호가 포함된 영역과 그렇지 않은 영역을 인지하고, 인접하는 주요 신호 간의 지연 차이에 따라 잡음 보상 영역을 결정하는 지연 제어 모듈(3210), 튜너를 통해 수신된 신호 중 주요 신호가 포함된 영역의 신호를 칩 단위 간격으로 지연하는 적어도 하나의 제 1 단위 지연 모듈(3220, 3240), 튜너를 통해 수신된 신호 중 주요 신호가 포함되어 있지 않은 영역의 신호를 칩 단위로 지연하는 적어도 하나의 제 2 단위 지연 모듈(3230)을 포함한다.The chip equalizer 320 according to an exemplary embodiment of the present invention analyzes a profile of a signal received from a tuner and recognizes a region including a main signal and a region not including a main signal from a distribution of a received signal, A delay control module 3210 for determining a noise compensation region according to the difference, at least one first unit delay module 3220, 3240 for delaying signals in an area including a main signal among the signals received through the tuner, And at least one second unit delay module 3230 for delaying, in units of chips, a signal of an area not including the main signal among the signals received through the tuner.

상기 지연 제어 모듈(3210)은 수신 신호 중 주요 신호가 포함된 영역을 잡음 보상 영역으로 결정하여, 상기 주요 신호가 포함된 영역의 신호를 상기 제 1 단위 지연 모듈(3220, 3240)로 전송한다. 또한, 상기 지연 제어 모듈(3210)은 수신 신호 중 주요 신호가 포함되어 있지 않은 영역의 신호를 상기 제 2 단위 지연 모듈(3230)으로 전송한다.The delay control module 3210 determines a region including a main signal among the received signals as a noise compensation region and transmits a signal of an area including the main signal to the first unit delay modules 3220 and 3240. Also, the delay control module 3210 transmits a signal of an area not including a main signal among the reception signals to the second unit delay module 3230.

그리고, 적어도 하나의 제 1 단위 지연 모듈(3220, 3240)의 각 출력단으로부터 출력되는 신호를 수신한 탭 계수 추정 모듈(3250)은 각각의 출력 신호에 확산 부호를 적용하고, 확산 부호 적용 결과를 모두 합산하여 복원된 파일롯 신호를 산출한 후, 현재 설정된 탭 계수를 적용하여 갱신된 탭 계수를 출력한다.The tap coefficient estimating module 3250 receives the signals output from the respective output terminals of the first unit delay modules 3220 and 3240 and applies a spreading code to each of the output signals, Calculates the recovered pilot signal, and outputs the updated tap coefficient by applying the currently set tap coefficient.

또한, 가산기(3260)는 탭 계수 추정 모듈(3250)의 출력 신호와 수신된 방송 신호로부터 인지한 파일롯 채널 신호로부터 에러값을 산출하고, 스텝 사이즈 조절 모듈(3270)은 가산기(3260)에서 산출한 에러값을 이용하여 스텝 사이즈를 갱신하고, 스텝 사이즈 갱신 결과를 탭 계수 추정 모듈(3250)로 전송하여 탭 계수가 갱신되도록 한다. 여기에서, 스텝 사이즈 조절 모듈(3270)은 적응적 LMS(Least Mean Square) 방식으로 구현할 수 있다.The adder 3260 calculates an error value from the output signal of the tap coefficient estimating module 3250 and the pilot channel signal recognized from the received broadcast signal and the step size adjusting module 3270 calculates the error value from the pilot channel signal obtained from the adder 3260 Updates the step size using the error value, and transmits the step size update result to the tap coefficient estimation module 3250 to update the tap coefficient. Here, the step size adjustment module 3270 may be implemented by an adaptive LMS (Least Mean Square) method.

본 실시예에서는, 수신 신호에 포함된 주요 신호들이 넓은 영역에 걸쳐서 모두 존재하는 것이 아니라, 지연 차이가 존재하는 상태로 버스트 형태로 나타나는 채널 특성에 착안하여, 주요 신호 성분이 포함된 영역에 대한 잡음만을 보상하고, 그렇지 않은 영역에 대해서는 잡음을 보상하지 않음으로써, 이동통신 단말과 같이 신호 처리 용량에 한계가 있는 수신 시스템에서 수신 신호 복원에 필요한 계산량을 최소화할 수 있도록 한다.In this embodiment, the main signals included in the received signal do not all exist over a wide area, but attention is paid to channel characteristics appearing in a burst form in a state in which there is a delay difference, And compensates for noises in the other areas. Thus, it is possible to minimize the amount of calculation required for restoring the received signal in a receiving system having a limited signal processing capacity like a mobile communication terminal.

도 8은 본 발명의 다른 실시예에 의한 칩 등화기의 구성도이다.8 is a configuration diagram of a chip equalizer according to another embodiment of the present invention.

본 실시예는, 도 7에서 설명한 칩 등화기의 구조에 더하여, 주요 신호 성분이 포함된 영역의 잡음 보상 범위 또한 제어할 수 있는 칩 등화기를 제시한다.The present embodiment shows a chip equalizer capable of controlling the noise compensation range of a region including a main signal component in addition to the structure of the chip equalizer described in Fig.

즉, 본 실시예에 의한 칩 등화기(330)는 튜너로부터 수신된 신호의 신호 분포로부터 주요 신호가 포함된 영역과 그렇지 않은 영역을 인지하고, 주요 신호가 포함된 영역의 범위를 확인하며, 인접하는 주요 신호 간의 지연 차이에 따라 잡음 보상 영역 및 범위를 결정하는 지연 제어 모듈(3310), 튜너를 통해 수신된 주요 신호가 포함된 영역의 신호 중 지연 제어 모듈(3310)에서 지정한 범위 내에 포함된 신호를 칩 단위 간격으로 지연하는 적어도 하나의 제 1 단위 지연 모듈(3320, 3340), 튜너를 통해 수신된 신호 중 주요 신호가 포함되어 있지 않은 영역의 신호를 칩 단위로 지연하는 적어도 하나의 제 2 단위 지연 모듈(3330)을 포함한다.That is, the chip equalizer 330 according to the present embodiment recognizes a region including a main signal and a region not including a main signal from a signal distribution of a signal received from the tuner, confirms a range of a region including the main signal, A delay control module 3310 for determining a noise compensation region and a range according to a delay difference between main signals that are included in the main signal received through the tuner 3310, At least one first unit delay module (3320, 3340) for delaying the first unit delay module (3320, 3340) at intervals of chip unit, at least one second unit And a delay module 3330.

그리고, 적어도 하나의 제 1 단위 지연 모듈(3220, 3240)의 각 출력단으로부터 출력되는 신호는 탭 계수 추정 모듈(3350)로 입력되며, 탭 계수 추정 모듈(3350), 가산기(3360) 및 스텝 사이즈 조절 모듈(3370)은 도 7에 설명한 것과 유사한 기능을 수행하므로, 구체적인 설명은 생략하기로 한다.The signals output from the respective output terminals of the at least one first unit delay module 3220 and 3240 are input to the tap coefficient estimation module 3350 and the tap coefficient estimation module 3350, the adder 3360, The module 3370 performs a function similar to that described with reference to FIG. 7, so a detailed description thereof will be omitted.

도 7에 설명한 본 발명의 일 실시예에 의한 칩 등화기(320)는 주요 신호가 포함되어 있는 주파수 범위 내의 신호에 대한 잡음을 동일한 윈도우(탭 계수 추정 윈도우) 사이즈로 보상하는 것이며, 도 8의 칩 등화기는 이에 더하여 잡음을 보상하기 위한 신호들의 윈도우 사이즈를 수신 신호 특성에 따라 가변되도록 하는 것이다.The chip equalizer 320 according to an embodiment of the present invention illustrated in FIG. 7 compensates for noise in a frequency range including a main signal by the same window (tap coefficient estimation window) size, The chip equalizer is further adapted to vary the window size of the signals for noise compensation according to the received signal characteristics.

본 실시예에서 상기 윈도우 사이즈는 도 8에서 점선으로 둘러싸인 제 1 단위 지연 모듈(3220, 3240)의 크기로서, 수신 신호의 잡음을 보상하기 위하여 탭 계수 추정 모듈(3350)로 지연 신호를 출력하는 칩 지연기(Tc)의 개수를 의미한다.In this embodiment, the window size is the size of the first unit delay modules 3220 and 3240 surrounded by a dotted line in FIG. 8, and is a size of a chip for outputting a delay signal to the tap coefficient estimation module 3350, Means the number of delay units Tc.

도 7 및 도 8에 도시한 칩 등화기에서 수신 신호가 입력됨에 따라 탭 계수를 추정하고, 이를 이용하여 원 신호를 복원하는 방법을 설명하면 다음과 같다.A method of estimating a tap coefficient according to a received signal input to the chip equalizer shown in FIGS. 7 and 8 and restoring the original signal using the tap coefficient will be described below.

도 9는 본 발명에 의한 등화 방법을 설명하기 위한 흐름도이다.9 is a flowchart for explaining an equalization method according to the present invention.

튜너를 통해 신호가 수신됨에 따라, 지연 제어 모듈(3210, 3310)은 수신 신호의 프로파일을 분석하여(S10), 주요 신호가 포함된 영역과 그렇지 않은 영역을 인지하고, 인접하는 주요 신호 간의 지연 차이에 따라 잡음 보상 영역 즉, 윈도우 위치를 결정한다(S20). 여기에서, 상기 지연 제어 모듈(3210, 3310)은 수신 신호의 프로파일을 분석하여, 상기 수신 신호 중 소정치 이상의 크기를 갖는 신호를 주요 신호인 것으로 인지할 수 있다.As the signal is received through the tuner, the delay control modules 3210 and 3310 analyze the profile of the received signal (S10), recognize the region containing the main signal and the region not including the main signal, The noise compensation area, i.e., the window position is determined (S20). Here, the delay control modules 3210 and 3310 may analyze the profile of the received signal and recognize that the received signal has a magnitude greater than a predetermined value as a main signal.

그리고, 수신 신호는 단계 S20에서 결정한 윈도우 위치에 따라 제 1 단위 지연 모듈(3220, 3240, 3320, 3340)에서 칩 단위로 지연되어 탭 계수 추정 모듈(3250, 3350)로 입력되어 탭 계수 추정이 이루어진다(S30). 단계 S30에서 탭 계수 추정을 위해 탭 계수 추정 모듈(3250, 3350)은 각각의 출력 신호에 확산 부호를 적용하고, 확산 부호 적용 결과를 모두 합산하여 복원된 파일롯 신호를 산출한 후, 현재 설정된 탭 계수를 적용하여 갱신된 탭 계수를 출력한다.The received signals are delayed in units of chips in the first unit delay modules 3220, 3240, 3320, and 3340 according to the window positions determined in step S20, and input to the tap coefficient estimation modules 3250 and 3350 to perform tap coefficient estimation (S30). In step S30, the tap coefficient estimation modules 3250 and 3350 apply a spreading code to each output signal to calculate a recovered pilot signal by summing up the spreading code application results, And outputs the updated tap coefficient.

이후, 탭 계수 추정 모듈(3250, 3350)의 출력 신호와 기 인지된 파일롯 채널 신호로부터 에러값이 산출되면(S40), 이는 스텝 사이즈 조절 모듈(3270, 3370)로 입력되고, 이에 따라 스텝 사이즈가 갱신되면 이는 탭 계수 추정 모듈(3250, 3350)로 입력되어 탭 계수가 갱신된다(S60).Thereafter, when an error value is calculated from the output signals of the tap coefficient estimation modules 3250 and 3350 and the pilot channel signal recognized in step S40, it is input to the step size adjustment modules 3270 and 3370, When it is updated, it is input to the tap coefficient estimation modules 3250 and 3350 and the tap coefficients are updated (S60).

한편, 단계 S20을 수행한 후, 단계 S30을 수행하기 전, 지연 제어 모듈(3210, 3310)에서, 인접하는 주요 신호 간의 지연 차이에 따라 잡음 보상 영역을 결정하는 것에 더하여, 잡음 보상 범위 즉, 윈도우 사이즈를 결정하는 단계(S25)를 더 수행하는 것도 가능하며, 이 경우 잡음 보상 범위를 적응적으로 변경할 수 있기 때문에 신호 복조를 위한 계산량을 최소화할 수 있는 이점이 있다.In addition to determining the noise compensation region according to the delay difference between adjacent main signals in the delay control modules 3210 and 3310 after performing Step S20 and before performing Step S30, The size determination step S25 may be further performed. In this case, since the noise compensation range can be adaptively changed, there is an advantage that the amount of calculation for signal demodulation can be minimized.

본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.It will be understood by those skilled in the art that the present invention may be embodied in other specific forms without departing from the spirit or essential characteristics thereof. It is therefore to be understood that the embodiments described above are to be considered in all respects only as illustrative and not restrictive. The scope of the present invention is defined by the appended claims rather than the detailed description and all changes or modifications derived from the meaning and scope of the claims and their equivalents are to be construed as being included within the scope of the present invention do.

본 발명에 의하면, 등화기를 적용한 수신 시스템에서, 신호 복조를 위한 계산량을 최소화함으로써 수신 시스템의 전력 소모를 최소화하고 계산량을 최적화할 수 있으며, 나아가 수신 시스템의 구조를 간단화할 수 있는 이점이 있다.According to the present invention, in a receiving system using an equalizer, power consumption of a receiving system can be minimized and calculation amount can be optimized by minimizing a calculation amount for signal demodulation, and further, there is an advantage that a structure of a receiving system can be simplified.

또한, 수신 시스템의 성능에 따라 잡음 보상을 위한 계산량을 적응적으로 변경할 수 있어, 용도에 따라 수신 시스템의 성능을 변화시킬 수 있으며, 적은 처리 전력이 요구되는 소형 수신 시스템에서 인접 채널간 간섭이 없이 다양한 방송 신호를 수신하여 재생할 수 있다.In addition, the amount of computation for noise compensation can be adaptively changed according to the performance of the receiving system, and the performance of the receiving system can be changed according to the application. In a small receiving system requiring less processing power, Various broadcast signals can be received and reproduced.

Claims (14)

수신 시스템을 위한 칩 등화기로서,A chip equalizer for a receiving system, 튜너로부터 수신된 신호의 신호 분포로부터 주요 신호가 포함된 영역을 인지하고, 인접하는 주요 신호 간의 지연 차이에 따라 잡음 보상 영역을 결정하는 지연 제어 모듈;A delay control module for recognizing an area containing a main signal from a signal distribution of a signal received from the tuner and determining a noise compensation area according to a delay difference between adjacent main signals; 상기 튜너를 통해 수신된 신호 중 주요 신호가 포함된 영역의 신호를 칩 단위 간격으로 지연하여, 탭 계수 추정 모듈로 출력하는 적어도 하나의 제 1 단위 지연 모듈; 및At least one first unit delay module delaying a signal in an area including a main signal among the signals received through the tuner at chip unit intervals and outputting the delayed signal to a tap coefficient estimation module; And 상기 지연 제어 모듈의 제어에 따라, 상기 튜너를 통해 수신된 신호 중 주요 신호가 포함되어 있지 않은 영역의 신호를 칩 단위로 지연하는 적어도 하나의 제 2 단위 지연 모듈을 포함하는 칩 등화기.And at least one second unit delay module for delaying, in a chip unit, signals in an area not including a main signal among signals received through the tuner under the control of the delay control module. 제 1 항에 있어서,The method according to claim 1, 상기 칩 등화기는, 상기 적어도 하나의 제 1 단위 지연 모듈의 각 출력단으로부터 출력되는 신호에 확산 부호를 적용하고, 확산 부호 적용 결과를 모두 합산하여 복원된 파일롯 신호를 산출한 후, 현재 설정된 탭 계수를 적용하여 갱신된 탭 계수를 출력하는 탭 계수 추정 모듈;Wherein the chip equalizer applies a spreading code to the signals output from the respective output terminals of the at least one first unit delay module, calculates a recovered pilot signal by summing all the spreading code application results, A tap coefficient estimating module for applying the updated tap coefficient; 상기 탭 계수 추정 모듈의 출력 신호와, 상기 튜너로부터 수신된 신호로부터 인지한 파일롯 채널 신호를 참조하여 에러값을 산출하는 가산기; 및An adder for calculating an error value with reference to an output signal of the tap coefficient estimating module and a pilot channel signal recognized from a signal received from the tuner; And 상기 가산기에서 산출한 에러값을 이용하여 스텝 사이즈를 갱신하고, 스텝 사이즈 갱신 결과를 상기 탭 계수 추정 모듈로 전송하는 스텝 사이즈 조절 모듈을 더 포함하는 칩 등화기.And a step size adjustment module for updating the step size using the error value calculated by the adder and transmitting the step size update result to the tap coefficient estimation module. 제 1 항에 있어서, 상기 지연 제어 모듈은 수신 신호의 프로파일을 분석하여 수신 신호 중 주요 신호가 포함된 영역을 인지하는 것을 특징으로 하는 칩 등화기.2. The chip equalizer of claim 1, wherein the delay control module analyzes a profile of a received signal and recognizes an area including a main signal among the received signals. 제 3 항에 있어서, 상기 지연 제어 모듈은 수신 신호 중 소정치 이상의 크기를 갖는 신호를 주요 신호인 것으로 인지하는 것을 특징으로 하는 칩 등화기.The chip equalizer of claim 3, wherein the delay control module recognizes that a signal having a magnitude equal to or greater than a predetermined value in the received signal is a main signal. 제 1 항에 있어서, 상기 지연 제어 모듈은 수신 신호 중 주요 신호가 포함된 영역의 신호를 상기 제 1 단위 지연 모듈로 전송하고, 수신 신호 중 주요 신호가 포함되어 있지 않은 영역의 신호를 상기 제 2 단위 지연 모듈로 전송하는 것을 특징으로 하는 칩 등화기.The delay control module according to claim 1, wherein the delay control module transmits a signal in an area including a main signal among the received signals to the first unit delay module, Wherein the unit delay module transmits the signal to the unit delay module. 수신 시스템을 위한 칩 등화기로서,A chip equalizer for a receiving system, 튜너로부터 수신된 신호의 신호 분포로부터 주요 신호가 포함된 영역을 인지하고, 상기 주요 신호가 포함된 영역의 범위를 확인하며, 인접하는 주요 신호 간의 지연 차이에 따라 잡음 보상 영역 및 잡음 보상 범위를 결정하는 지연 제어 모듈;Recognizes an area including the main signal from the signal distribution of the signal received from the tuner, confirms the range of the area containing the main signal, determines the noise compensation area and the noise compensation range according to the delay difference between adjacent main signals A delay control module; 상기 지연 제어 모듈의 제어에 따라, 상기 튜너를 통해 수신된 신호 중, 상 기 주요 신호가 포함된 영역의 신호를 칩 단위 간격으로 지연하여, 탭 계수 추정 모듈로 출력하는 적어도 하나의 제 1 단위 지연 모듈; 및A first delay unit for delaying signals in an area including the main signal among the signals received through the tuner in units of chip units under control of the delay control module and outputting the signals to the tap coefficient estimation module, module; And 상기 지연 제어 모듈의 제어에 따라, 상기 튜너를 통해 수신된 신호 중 주요 신호가 포함되어 있지 않은 영역의 신호를 칩 단위로 지연하는 적어도 하나의 제 2 단위 지연 모듈을 포함하는 칩 등화기.And at least one second unit delay module for delaying, in a chip unit, signals in an area not including a main signal among signals received through the tuner under the control of the delay control module. 제 6 항에 있어서,The method according to claim 6, 상기 칩 등화기는, 상기 적어도 하나의 제 1 단위 지연 모듈의 각 출력단으로부터 출력되는 신호에 확산 부호를 적용하고, 확산 부호 적용 결과를 모두 합산하여 복원된 파일롯 신호를 산출한 후, 현재 설정된 탭 계수를 적용하여 갱신된 탭 계수를 출력하는 탭 계수 추정 모듈;Wherein the chip equalizer applies a spreading code to the signals output from the respective output terminals of the at least one first unit delay module, calculates a recovered pilot signal by summing all the spreading code application results, A tap coefficient estimating module for applying the updated tap coefficient; 상기 탭 계수 추정 모듈의 출력 신호와, 상기 튜너로부터 수신된 신호로부터 인지한 파일롯 채널 신호를 참조하여 에러값을 산출하는 가산기; 및An adder for calculating an error value with reference to an output signal of the tap coefficient estimating module and a pilot channel signal recognized from a signal received from the tuner; And 상기 가산기에서 산출한 에러값을 이용하여 스텝 사이즈를 갱신하고, 스텝 사이즈 갱신 결과를 상기 탭 계수 추정 모듈로 전송하는 스텝 사이즈 조절 모듈을 더 포함하는 칩 등화기.And a step size adjustment module for updating the step size using the error value calculated by the adder and transmitting the step size update result to the tap coefficient estimation module. 제 6 항에 있어서, 상기 지연 제어 모듈은 수신 신호의 프로파일을 분석하여 수신 신호 중 주요 신호가 포함된 영역을 인지하는 것을 특징으로 하는 칩 등화기.7. The chip equalizer of claim 6, wherein the delay control module analyzes the profile of the received signal and recognizes an area including a main signal among the received signals. 제 8 항에 있어서, 상기 지연 제어 모듈은 수신 신호 중 소정치 이상의 크기를 갖는 신호를 주요 신호인 것으로 인지하는 것을 특징으로 하는 칩 등화기.9. The chip equalizer of claim 8, wherein the delay control module recognizes that a signal having a magnitude equal to or greater than a predetermined value in the received signal is a main signal. 제 6 항에 있어서, 상기 잡음 보상 범위는 칩 단위 간격으로 지연된 신호를 탭 계수 추정 모듈로 출력하는 상기 제 1 단위 지연 모듈 내의 칩 지연기의 개수인 것을 특징으로 하는 칩 등화기.The chip equalizer of claim 6, wherein the noise compensation range is a number of chip delay units in the first unit delay module outputting a signal delayed by chip unit interval to a tap coefficient estimating module. 제 6 항에 있어서, 상기 지연 제어 모듈은 수신 신호 중 주요 신호가 포함된 영역의 신호를 상기 제 1 단위 지연 모듈로 전송하고, 수신 신호 중 주요 신호가 포함되어 있지 않은 영역의 신호를 상기 제 2 단위 지연 모듈로 전송하는 것을 특징으로 하는 칩 등화기.The delay control module according to claim 6, wherein the delay control module transmits a signal in an area including a main signal among the received signals to the first unit delay module, Wherein the unit delay module transmits the signal to the unit delay module. 수신 시스템에서의 등화 방법으로서,An equalization method in a receiving system, 튜너를 통해 신호가 수신됨에 따라, 수신 신호의 프로파일을 분석하여, 주요 신호가 포함된 영역과 그렇지 않은 영역을 인지하고, 상기 주요 신호가 포함된 영역에서 인접하는 주요 신호 간의 지연 차이에 따른 잡음 보상 영역에 대한 윈도우 위치를 결정하는 제 1 단계;A signal is received through a tuner to analyze a profile of a received signal to recognize a region including a main signal and a region not including the main signal and to perform a noise compensation according to a delay difference between adjacent main signals in the region including the main signal A first step of determining a window position for a region; 상기 결정된 윈도우 위치에 따라, 상기 주요 신호가 포함된 영역에 대한 탭 계수를 추정하는 제 2 단계;A second step of estimating a tap coefficient for an area including the main signal according to the determined window position; 상기 제 2 단계에서 추정한 탭 계수와, 상기 수신 신호로부터 인지된 파일롯 채널 신호를 참조하여 에러값을 산출하는 제 3 단계;A third step of calculating an error value with reference to the tap coefficient estimated in the second step and the pilot channel signal recognized from the received signal; 상기 에러값에 따라 스텝 사이즈를 갱신하는 제 4 단계; 및A fourth step of updating the step size according to the error value; And 상기 갱신된 스텝 사이즈에 따라, 상기 추정된 탭 계수를 갱신하는 제 5 단계를 포함하는 등화 방법.And a fifth step of updating the estimated tap coefficient according to the updated step size. 제 12 항에 있어서, 상기 제 1 단계에서 수신 신호 중 소정치 이상의 크기를 갖는 신호를 주요 신호인 것으로 인지하는 것을 특징으로 하는 등화 방법.13. The equalizing method of claim 12, wherein, in the first step, a signal having a magnitude equal to or greater than a predetermined value is recognized as a main signal. 제 12 항에 있어서,13. The method of claim 12, 상기 제 1 단계를 수행한 후, 상기 제 2 단계를 수행하기 전, 상기 주요 신호가 위치한 영역에 대한 잡음 보상 범위를 결정하는 단계를 더 포함하는 것을 특징으로 하는 등화 방법.Further comprising the step of determining a noise compensation range for a region in which the main signal is located before performing the second step after performing the first step.
KR1020097000187A 2006-08-07 2007-08-07 Chip equalizer and equalizing method KR101393428B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020060074288 2006-08-07
KR20060074288 2006-08-07
PCT/KR2007/003788 WO2008018736A1 (en) 2006-08-07 2007-08-07 Chip equalizer and equalizing method

Publications (2)

Publication Number Publication Date
KR20090038001A KR20090038001A (en) 2009-04-17
KR101393428B1 true KR101393428B1 (en) 2014-06-27

Family

ID=39033223

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097000187A KR101393428B1 (en) 2006-08-07 2007-08-07 Chip equalizer and equalizing method

Country Status (4)

Country Link
EP (1) EP2050241A4 (en)
KR (1) KR101393428B1 (en)
CN (1) CN101502068B (en)
WO (1) WO2008018736A1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102271008B (en) * 2011-07-28 2014-01-01 上海华为技术有限公司 Method and system for detecting channel noise
JP2017038105A (en) * 2015-08-06 2017-02-16 船井電機株式会社 Receiver

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0529585A2 (en) * 1991-08-30 1993-03-03 Nec Corporation Channel impulse response estimator for MLSE receiver for rapidly changing channels
EP0804007A2 (en) * 1996-04-26 1997-10-29 Oki Electric Industry Co., Ltd. Adaptive equalizer with step size proportional to the estimated delay between received signals
US20040213194A1 (en) * 2003-04-24 2004-10-28 Yih-Ming Tsuie Mode detection for OFDM signals
US20050286624A1 (en) * 2004-06-28 2005-12-29 Sung-Woo Park Method and apparatus to automatically control a step size of an LMS type equalizer

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9907354D0 (en) * 1999-03-30 1999-05-26 Univ Bristol Adaptive filter equalisation techniques
US6650700B1 (en) * 1999-10-22 2003-11-18 Zenith Electronics Corporation Dual path ghost eliminating equalizer with optimum noise enhancement
JP3643293B2 (en) * 2000-05-24 2005-04-27 パナソニック コミュニケーションズ株式会社 Adaptive equalizer training circuit, modem device, and communication device
US20020191568A1 (en) * 2001-03-29 2002-12-19 Koninklijke Philips Electronics N.V. Adaptive chip equalizers for synchronous DS-CDMA systems with pilot sequences
US7167507B2 (en) * 2002-07-01 2007-01-23 Lucent Technologies Inc. Equalizer and method for performing equalization in a wireless communications system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0529585A2 (en) * 1991-08-30 1993-03-03 Nec Corporation Channel impulse response estimator for MLSE receiver for rapidly changing channels
EP0804007A2 (en) * 1996-04-26 1997-10-29 Oki Electric Industry Co., Ltd. Adaptive equalizer with step size proportional to the estimated delay between received signals
US20040213194A1 (en) * 2003-04-24 2004-10-28 Yih-Ming Tsuie Mode detection for OFDM signals
US20050286624A1 (en) * 2004-06-28 2005-12-29 Sung-Woo Park Method and apparatus to automatically control a step size of an LMS type equalizer

Also Published As

Publication number Publication date
EP2050241A4 (en) 2017-09-13
CN101502068A (en) 2009-08-05
CN101502068B (en) 2012-05-30
EP2050241A1 (en) 2009-04-22
KR20090038001A (en) 2009-04-17
WO2008018736A1 (en) 2008-02-14

Similar Documents

Publication Publication Date Title
US6396804B2 (en) High data rate CDMA wireless communication system
US5907582A (en) System for turbo-coded satellite digital audio broadcasting
US6314131B1 (en) Method and system for channel estimation using multi-slot averaged interpolation
KR20040099878A (en) Apparatus and Method of On-channel Repeater for ATSC Terrestrial Digital TV Broadcasting Service
KR101393428B1 (en) Chip equalizer and equalizing method
JP2000201118A (en) Code dividing multiple satellite broadcast system
KR100625673B1 (en) Method and apparatus for enhancing reception performance of satellite broadcasting using chip equalization algorithm
US7215725B2 (en) Enhanced channel parameter estimation in the presence of preamble erasures
US8442102B2 (en) Chip equalization apparatus and method thereof
KR100828915B1 (en) Equalizer and Equalizing Method
JP3300324B2 (en) Signal to noise interference power ratio estimator
KR100831156B1 (en) Chip equalization apparatus and method thereof
Cioni et al. Antenna diversity for DVB‐S2 mobile services in railway environments
KR20070040587A (en) Mobile communication system and his multiple path signal matching method
KR20080091943A (en) Chip equalization apparatus and method thereof
JP2004040305A (en) Cdma receiver and method thereof
Neri et al. Multiuser detection for S‐UMTS and GMR‐1 mobile systems
JP2006501732A (en) Method for receiving a signal in a spread spectrum telecommunication system having a terrestrial repeater including a complementary source
Yi TDM framing for gap filler operation in satellite digital multimedia broadcasting System A
Weerackody et al. A code division multiplexing scheme for satellite digital audio broadcasting
MXPA99000037A (en) Device for communications and method for suppression of interference using adaptable equalization in a difus spectrum communications system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180427

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190502

Year of fee payment: 6