KR101390400B1 - Display and method of manufacturing the same - Google Patents

Display and method of manufacturing the same Download PDF

Info

Publication number
KR101390400B1
KR101390400B1 KR1020080032206A KR20080032206A KR101390400B1 KR 101390400 B1 KR101390400 B1 KR 101390400B1 KR 1020080032206 A KR1020080032206 A KR 1020080032206A KR 20080032206 A KR20080032206 A KR 20080032206A KR 101390400 B1 KR101390400 B1 KR 101390400B1
Authority
KR
South Korea
Prior art keywords
electrode
line
sensing
gate
display device
Prior art date
Application number
KR1020080032206A
Other languages
Korean (ko)
Other versions
KR20090100185A (en
Inventor
허승현
홍권삼
최상건
강현호
신재용
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to US12/357,281 priority Critical patent/US8179482B2/en
Publication of KR20090100185A publication Critical patent/KR20090100185A/en
Application granted granted Critical
Publication of KR101390400B1 publication Critical patent/KR101390400B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 터치 패널 기능이 내장된 표시 장치에 관한 것이다.

본 발명의 표시 장치는 서로 대면하는 제 2 기판 및 제 1 기판과, 제 1 기판상에 형성된 구동용 박막 트랜지스터와, 제 1 기판상에 소오스 전극 및 드레인 전극이 형성되고, 제 2 기판상에 게이트 전극이 형성된 터치 위치 검출용 박막 트랜지스터를 포함한다.

본 발명에 의하면, 배향막에 의해 저항이 높아져 터치 감도가 떨어지고, 위치별 감도 차이가 발생되는 종래의 저항 방식의 문제점을 해결할 수 있다.

Figure R1020080032206

터치 패널, 탑 게이트, TFT, 도전성 스페이서, 터치 위치 검출

The present invention relates to a display device with a built-in touch panel function.

In the display device of the present invention, a second substrate and a first substrate facing each other, a driving thin film transistor formed on the first substrate, a source electrode and a drain electrode are formed on the first substrate, and a gate is formed on the second substrate. And a thin film transistor for detecting a touch position on which an electrode is formed.

According to the present invention, it is possible to solve the problem of the conventional resistance method in which the resistance is increased by the alignment layer, the touch sensitivity is lowered, and the sensitivity difference for each position is generated.

Figure R1020080032206

Touch Panel, Top Gate, TFT, Conductive Spacer, Touch Position Detection

Description

표시 장치 및 그 제조 방법{Display and method of manufacturing the same}DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF

본 발명은 표시 장치에 관한 것으로, 특히 터치 감도를 향상시킬 수 있는 터치 패널 기능이 내장된 표시 장치 및 그 제조 방법에 관한 것이다.The present invention relates to a display device, and more particularly, to a display device with a built-in touch panel function capable of improving touch sensitivity and a method of manufacturing the same.

터치 패널은 키보드를 사용하지 않고 표시 장치에 의해 화면에 나타난 문자나 특정 위치에 사람의 손 또는 물체를 접촉시켜 그 위치를 파악하여 특정 처리를 할 수 있는 장치이다. 종래의 터치 패널은 표시 장치와 별도로 제작되어 표시 장치와 합착되기 때문에 표시 장치의 두께를 증가시키게 된다. 따라서, 두께를 증가시키지 않기 위해 표시 장치 제조시 터치 패널 기능을 내장하는 터치 패널 내장형 표시 장치가 제시되었다.A touch panel is a device that can detect a location of a human hand or an object by touching a character or a specific location displayed on a screen by a display device without using a keyboard, and can perform a specific process. Since the conventional touch panel is manufactured separately from the display device and bonded to the display device, the thickness of the display device is increased. Therefore, in order to not increase the thickness, a touch panel embedded display device having a built-in touch panel function in manufacturing a display device has been proposed.

터치 패널 내장형 표시 장치는 용량(capacitive) 방식과 저항(resistive) 방식으로 나뉠 수 있다. 용량 방식은 액정 셀이 가압되어 캐패시턴스가 변동되면 이를 신호로 센싱하는 방식이고, 저항 방식은 가압에 의해 저항이 변화되는 위치를 파악하는 방식이다. 그런데, 용량 방식은 쓰기(writing)가 불가능한 방식이고, 저항 방식은 쓰기가 가능한 방식으로 현재 저항 방식이 널리 이용되고 있다.The touch panel embedded display device may be classified into a capacitive method and a resistive method. The capacitive method is a method in which a liquid crystal cell is pressurized to sense a signal when the capacitance is changed, and the resistance method is a method of identifying a position where the resistance is changed by pressing. However, the capacitive method is a method in which writing is impossible, and the resistive method is a method in which writing is possible.

저항 방식의 터치 패널 내장형 표시 장치는 박막 트랜지스터 및 화소 전극 등이 형성되는 하부 기판에 센싱 전극이 형성되고, 컬러 필터 및 공통 전극 등이 형성되는 상부 기판에 도전성 스페이서가 형성되어 가압에 의해 도전성 스페이서와 센싱 전극이 접촉하는 위치를 파악한다. 그런데, 표시 장치는 하부 기판 및 상부 기판이 대향하는 면에 절연체인 배향막이 형성되어, 이로 인해 상부 기판의 도전성 컬럼 스페이서와 하부 기판의 센싱 전극의 저항이 커져 감도가 저하되고, 위치별 감도 차이가 발생하는 문제점이 있다.In the resistive touch panel embedded display device, a sensing electrode is formed on a lower substrate on which a thin film transistor and a pixel electrode are formed, and a conductive spacer is formed on an upper substrate on which a color filter and a common electrode are formed. Determine where the sensing electrode contacts. However, in the display device, an alignment layer, which is an insulator, is formed on a surface where the lower substrate and the upper substrate face each other, thereby increasing the resistance between the conductive column spacer of the upper substrate and the sensing electrode of the lower substrate, thereby lowering the sensitivity and causing a difference in sensitivity for each position. There is a problem that occurs.

본 발명은 배향막을 형성한 후에도 터치 감도의 저하를 방지할 수 있는 표시 장치를 제공한다.The present invention provides a display device capable of preventing a drop in touch sensitivity even after the alignment film is formed.

본 발명은 하부 기판에 위치 검출용 소오스 전극 및 드레인 전극을 형성하고, 상부 기판의 도전성 스페이서가 게이트 전극으로 작용하도록 하여 도전성 스페이서에 의해 소오스 전극 및 드레인 전극 사이에 채널이 생성되도록 하는 표시 장치를 제공한다.The present invention provides a display device in which a source electrode and a drain electrode for position detection are formed on a lower substrate, and the conductive spacer of the upper substrate serves as a gate electrode so that a channel is generated between the source electrode and the drain electrode by the conductive spacer. do.

본 발명은 하부 기판의 위치 검출용 소오스 전극은 게이트 라인 또는 데이터 라인으로부터 전원이 공급되도록 하고, 위치 검출용 드레인 전극은 센싱 라인에 연결되도록 하는 표시 장치를 제공한다.The present invention provides a display device in which a source electrode for position detection of a lower substrate is supplied with power from a gate line or a data line, and the drain electrode for position detection is connected to a sensing line.

본 발명의 일 양태에 따른 표시 장치는 서로 대면하는 제 2 기판 및 제 1 기판; 상기 제 1 기판상에 형성된 구동용 박막 트랜지스터; 및 상기 제 1 기판상에 소오스 전극 및 드레인 전극이 형성되고, 상기 제 2 기판상에 게이트 전극이 형성된 터치 위치 검출용 박막 트랜지스터를 포함한다.A display device according to an aspect of the present invention includes a second substrate and a first substrate facing each other; A driving thin film transistor formed on the first substrate; And a thin film transistor for detecting touch position, wherein a source electrode and a drain electrode are formed on the first substrate, and a gate electrode is formed on the second substrate.

상기 제 1 기판은, 제 1 기판의 일 방향으로 형성된 게이트 라인; 상기 게이트 라인과 이격되어 동일 방향으로 형성된 제 1 센싱 라인; 상기 게이트 라인과 절연되고 교차 형성된 데이터 라인; 및 상기 데이터 라인과 이격되어 동일 방향으로 형성된 제 2 센싱 라인을 더 포함한다.The first substrate may include a gate line formed in one direction of the first substrate; A first sensing line spaced apart from the gate line and formed in the same direction; A data line insulated from and intersecting the gate line; And a second sensing line spaced apart from the data line and formed in the same direction.

상기 제 2 센싱 라인은 적어도 하나의 단위 픽셀마다 형성된다.The second sensing line is formed for at least one unit pixel.

상기 터치 위치 검출용 박막 트랜지스터는 상기 게이트 전극 및 소오스 전극을 공통으로 하고, 상기 드레인 전극이 적어도 두개인 적어도 두개의 박막 트랜지스터를 포함한다.The touch position detecting thin film transistor includes at least two thin film transistors having the gate electrode and the source electrode in common and having at least two drain electrodes.

상기 소오스 전극은 상기 게이트 라인과 연결되고, 상기 드레인 전극은 상기 제 1 및 제 2 센싱 라인과 각각 연결된다.The source electrode is connected to the gate line, and the drain electrode is connected to the first and second sensing lines, respectively.

상기 제 1 및 제 2 센싱 라인이 교차되는 영역에 서로 이격되어 형성된 제 1 및 제 2 센싱 전극을 더 포함한다.The display device may further include first and second sensing electrodes formed to be spaced apart from each other in an area where the first and second sensing lines cross each other.

상기 소오스 전극은 상기 제 1 센싱 전극으로부터 연장 형성되고, 상기 드레인 전극은 상기 제 2 센싱 라인 및 제 2 센싱 전극으로부터 각각 연장 형성된다.The source electrode extends from the first sensing electrode, and the drain electrode extends from the second sensing line and the second sensing electrode, respectively.

상기 제 1 센싱 전극과 상기 게이트 라인을 연결하기 위한 제 1 연결 전극; 및 상기 제 2 센싱 전극과 상기 제 1 센싱 라인을 연결하기 위한 제 2 연결 전극을 더 포함한다.A first connection electrode for connecting the first sensing electrode and the gate line; And a second connection electrode for connecting the second sensing electrode and the first sensing line.

상기 소오스 전극은 굴곡지게 형성된다.The source electrode is formed to be bent.

상기 소오스 전극은 상기 데이터 라인과 연결되고, 상기 드레인 전극은 상기 제 1 및 제 2 센싱 라인과 각각 연결된다.The source electrode is connected to the data line, and the drain electrode is connected to the first and second sensing lines, respectively.

상기 소오스 전극에 전원을 공급하기 위한 전원 라인을 더 포함한다.The apparatus further includes a power supply line for supplying power to the source electrode.

상기 소오스 전극은 상기 전원 라인과 연결되고, 상기 드레인 전극은 상기 제 1 및 제 2 센싱 라인과 각각 연결된다.The source electrode is connected to the power line, and the drain electrode is connected to the first and second sensing lines, respectively.

상기 게이트 전극은 도전성 스페이서이다.The gate electrode is a conductive spacer.

상기 도전성 스페이서는 상기 소오스 전극 및 드레인 전극과 대응되는 위치에 형성된다.The conductive spacer is formed at a position corresponding to the source electrode and the drain electrode.

본 발명의 다른 양태에 따른 표시 장치는 서로 대면하는 제 1 기판 및 제 2 기판; 상기 제 1 기판상에 일 방향으로 연장되며, 서로 이격된 게이트 라인 및 제 1 센싱 라인; 상기 게이트 라인과 교차되는 타 방향으로 연장되며, 서로 이격된 데이터 라인 및 제 2 센싱 라인; 상기 게이트 라인 및 데이터 라인의 교차 영역에 형성된 픽셀 전극; 상기 게이트 라인, 데이터 라인 및 픽셀 전극과 연결된 구동용 박막 트랜지스터; 및 전원 라인과 제 1 및 제 2 센싱 라인에 연결되며, 상기 제 2 기판의 도전성 스페이서에 의해 구동되는 터치 위치 검출용 박막 트랜지스터를 포함한다.In accordance with another aspect of the present invention, a display device includes: a first substrate and a second substrate facing each other; A gate line and a first sensing line extending in one direction on the first substrate and spaced apart from each other; A data line and a second sensing line extending in another direction crossing the gate line and spaced apart from each other; A pixel electrode formed at an intersection of the gate line and the data line; A driving thin film transistor connected to the gate line, the data line, and the pixel electrode; And a thin film transistor for touch position detection connected to the power line and the first and second sensing lines and driven by the conductive spacer of the second substrate.

상기 전원 라인은 상기 게이트 라인 또는 데이터 라인을 포함한다.The power line includes the gate line or the data line.

상기 터치 위치 검출용 박막 트랜지스터는 상기 전원 라인과 연결된 소오스 전극, 상기 제 1 센싱 라인과 연결된 드레인 전극 및 게이트 전극으로 작용하는 상기 도전성 스페이서을 포함하는 제 1 박막 트랜지스터; 및 상기 전원 라인과 연결된 소오스 전극, 제 2 센싱 라인과 연결된 드레인 전극 및 상기 게이트 전극으로 작용하는 상기 도전성 스페이서를 포함하는 제 2 박막 트랜지스터를 포함한다.The thin film transistor for detecting touch position may include a first thin film transistor including a source electrode connected to the power line, a drain electrode connected to the first sensing line, and the conductive spacer serving as a gate electrode; And a second thin film transistor including a source electrode connected to the power line, a drain electrode connected to a second sensing line, and the conductive spacer serving as the gate electrode.

본 발명에 의하면, 하부 기판에 위치 검출용 소오스 전극 및 드레인 전극을 형성하고, 상부 기판의 도전성 스페이서가 게이트 전극으로 작용하도록 하여 위치 검출용 박막 트랜지스터를 형성한다. 또한, 위치 검출용 소오스 전극은 하부 기판 의 게이트 라인 또는 데이터 라인과 연결되어 전원을 공급받고, 위치 검출용 드레인 전극은 제 1 및 제 2 센싱 라인과 연결되도록 한다. 이러한 구성에서 터치 동작에 의해 상부 기판의 도전성 스페이서가 위치 검출용 소오스 전극 및 드레인 전극 상부에 닿을 경우 도전성 스페이서에 의해 위치 검출용 소오스 전극 및 드레인 전극 사이에 채널을 형성시키고, 소오스 전극으로부터 드레인 전극으로 전류가 흐르게 된다. 이에 의해 터치 위치를 검출하게 된다.According to the present invention, a position detecting source electrode and a drain electrode are formed on a lower substrate, and the conductive spacer of the upper substrate serves as a gate electrode to form a position detecting thin film transistor. In addition, the position detection source electrode is connected to a gate line or a data line of the lower substrate to receive power, and the position detection drain electrode is connected to the first and second sensing lines. In such a configuration, when the conductive spacer of the upper substrate touches the position detection source electrode and the drain electrode by the touch operation, a channel is formed between the position detection source electrode and the drain electrode by the conductive spacer, and the source electrode is drained from the source electrode to the drain electrode. Current will flow. As a result, the touch position is detected.

따라서, 배향막에 의해 저항이 높아져 터치 감도가 떨어지고, 위치별 감도 차이가 발생되는 종래의 저항 방식의 문제점을 해결할 수 있다. 즉, 배향막에 의해서도 터치 감도가 저하되지 않고 위치별 감도 차이가 발생되지 않는다.Therefore, it is possible to solve the problem of the conventional resistance method in which the resistance is increased by the alignment layer, the touch sensitivity is decreased, and the sensitivity difference for each position is generated. That is, the touch sensitivity is not lowered even by the alignment layer, and the positional sensitivity difference does not occur.

이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서 여러 층 및 각 영역을 명확하게 표현하기 위하여 두께를 확대하여 표현하였으며 도면상에서 동일 부호는 동일한 요소를 지칭하도록 하였다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 “상부에” 또는 “위에” 있다고 표현되는 경우는 각 부분이 다른 부분의 “바로 상부” 또는 “바로 위에” 있는 경우뿐만 아니라 각 부분과 다른 부분의 사이에 또 다른 부분이 있는 경우도 포함한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. It should be understood, however, that the invention is not limited to the disclosed embodiments, but is capable of other various forms of implementation, and that these embodiments are provided so that this disclosure will be thorough and complete and will fully convey the concept of invention to those skilled in the art. It is provided to let you know completely. In the drawings, the thickness is enlarged to clearly illustrate the various layers and regions, and the same reference numerals denote the same elements in the drawings. Also, where a section such as a layer, film, region, plate, or the like is referred to as being "on top" or "on" another section, not only when each section is "directly above" And includes another portion between the other portions.

도 1은 본 발명의 일 실시 예에 따른 터치 패널 내장형 표시 장치의 개략적인 블록도이다.1 is a schematic block diagram of a touch panel embedded display device according to an exemplary embodiment.

도 1을 참조하면, 본 발명의 일 실시 예에 따른 표시 장치는 표시 패널(100), 패널 구동부(400), 터치 위치 검출부(500) 및 위치 결정부(600)를 포함한다.Referring to FIG. 1, a display device according to an exemplary embodiment includes a display panel 100, a panel driver 400, a touch position detector 500, and a position determiner 600.

표시 패널(100)은 구동용 박막 트랜지스터, 화소 전극, 센싱 라인, 위치 검출용 소오스 전극 및 드레인 전극 등이 형성된 하부 기판(200)과, 컬러 필터, 공통 전극, 도전성 스페이서 등이 형성된 상부 기판(300)과, 하부 기판(200)과 하부 기판(300) 사이에 형성된 액정층(미도시)을 포함한다. 본 명세서에서 상부 기판(300)과 하부 기판(200)은 각각 제2 기판과 제1 기판으로 표현되거나, 각각 제1 기판과 제2 기판으로 표현될 수 있다.The display panel 100 includes a lower substrate 200 on which a driving thin film transistor, a pixel electrode, a sensing line, a position detection source electrode, and a drain electrode are formed, and an upper substrate 300 on which a color filter, a common electrode, a conductive spacer, and the like are formed. ) And a liquid crystal layer (not shown) formed between the lower substrate 200 and the lower substrate 300. In the present specification, the upper substrate 300 and the lower substrate 200 may be represented by the second substrate and the first substrate, respectively, or may be represented by the first substrate and the second substrate, respectively.

하부 기판(200)에는 일 방향으로 연장된 복수의 게이트 라인(GL1 내지 GLn)과 타 방향으로 연장된 복수의 데이터 라인(DL1 내지 DLm)이 형성된다. 복수의 게이트 라인(GL1 내지 GLn)과 복수의 데이터 라인(DL1 내지 DLm)이 교차하는 영역마다 화소들이 형성된다. 또한, 화소들에는 각각 스위칭 소자인 구동용 박막 트랜지스터(T1)와 화소 전극(280)이 형성된다. 구동용 박막 트랜지스터(T1)는 게이트 전극, 소오스 전극 및 드레인 전극으로 구성되어 게이트 전극이 게이트 라인(GL)에 연결되고, 소오스 전극이 데이터 라인(DL)에 연결되며, 드레인 전극이 화소 전극(280)에 연결된다. 또한, 하부 기판(200)에는 터치 패널 기능을 수행하기 위한 복수의 제 1 센싱 라인(미도시) 및 복수의 제 2 센싱 라인(미도시)이 형성된다. 제 1 센싱 라인은 게이트 라인(GL)과 동일 방향으로 연장될 수 있고, 제 2 센싱 라인은 데이터 라인(DL)과 동일 방향으로 연장될 수 있으며, 서로 전기적으로 절연되어 교차한다. 여기서, 제 1 및 제 2 센싱 라인은 터치 위치 검출부(500)에 연결된다. 제 1 및 제 2 센싱 라인은 예를들어 적색(R), 녹색(G) 및 청색(B) 서브 픽셀로 구성되는 단위 픽셀마다 형성될 수 있고, 서브 픽셀 각각마다 또는 소정 간격을 두고 형성될 수 있다. 또한, 게이트 라인(GL) 또는 데이터 라인(DL)과 연결되는 위치 검출용 소오스 전극(미도시) 및 제 1 및 제 2 센싱 라인과 연결되는 위치 검출용 드레인 전극(미도시)이 형성된다. 위치 검출용 소오스 전극 및 드레인 전극은 단위 픽셀마다 형성될 수 있는데, 예를들어 청색(B) 서브 픽셀마다 형성될 수 있다. 그리고, 하부 기판(200)의 상부에는 액정의 배향을 조절하기 위한 배향막(미도시)이 형성될 수 있다.A plurality of gate lines GL1 to GLn extending in one direction and a plurality of data lines DL1 to DLm extending in the other direction are formed on the lower substrate 200. [ Pixels are formed in each region where a plurality of gate lines GL1 to GLn cross a plurality of data lines DL1 to DLm. In addition, the driving thin film transistor T1 and the pixel electrode 280, which are switching elements, are formed in the pixels, respectively. The driving thin film transistor T1 includes a gate electrode, a source electrode, and a drain electrode, so that the gate electrode is connected to the gate line GL, the source electrode is connected to the data line DL, and the drain electrode is the pixel electrode 280. ) In addition, a plurality of first sensing lines (not shown) and a plurality of second sensing lines (not shown) are formed on the lower substrate 200 to perform a touch panel function. The first sensing line may extend in the same direction as the gate line GL, and the second sensing line may extend in the same direction as the data line DL and electrically insulate and cross each other. Here, the first and second sensing lines are connected to the touch position detector 500. The first and second sensing lines may be formed for each unit pixel including, for example, red (R), green (G), and blue (B) subpixels, and may be formed for each subpixel or at predetermined intervals. have. Also, a position detection source electrode (not shown) connected to the gate line GL or the data line DL and a position detection drain electrode (not shown) connected to the first and second sensing lines are formed. The position detecting source electrode and the drain electrode may be formed for each unit pixel, for example, for each blue (B) subpixel. In addition, an alignment layer (not shown) may be formed on the lower substrate 200 to adjust the alignment of the liquid crystal.

상부 기판(300)은 컬러 필터, 공통 전극 등이 형성되고, 하부 기판(200)과 대향 배치되어 하부 기판(200)과 체결됨으로써 액정층(미도시)을 수용한다. 상부 기판(300)은 각각의 화소들에 대응하는 컬러 필터들이 형성된 컬러 필터 기판으로 형성할 수 있다. 그러나, 컬러 필터는 하부 기판(200) 상에 형성할 수도 있다. 또한, 상부 기판(300)에는 터치 패널 기능을 수행하기 위한 복수의 도전성 스페이서(미도시)가 형성된다. 도전성 스페이서는 단위 픽셀마다 형성될 수 있고, 서브 픽셀들마다 형성될 수 있다. 그리고, 상부 기판(300)에는 액정의 배향을 조절하기 위한 배향막(미도시)이 형성될 수 있다.The upper substrate 300 includes a color filter, a common electrode, and the like. The upper substrate 300 is opposed to the lower substrate 200 and is coupled to the lower substrate 200 to receive a liquid crystal layer (not shown). The upper substrate 300 may be formed of a color filter substrate on which color filters corresponding to respective pixels are formed. However, the color filter may be formed on the lower substrate 200. [ In addition, a plurality of conductive spacers (not shown) are formed on the upper substrate 300 to perform a touch panel function. The conductive spacer may be formed per unit pixel and may be formed for each sub pixel. In addition, an alignment layer (not shown) may be formed on the upper substrate 300 to adjust the alignment of the liquid crystal.

여기서, 상부 기판(300)의 도전성 스페이서는 위치 검출용 게이트 전극으로 작용한다. 따라서, 상부 기판(300)의 도전성 스페이서와 하부 기판의 위치 검출용 소오스 전극 및 드레인 전극이 위치 검출용 박막 트랜지스터를 이루게 된다. 이러한 상태에서 도전성 스페이서가 하부 기판(200)의 위치 검출용 소오스 전극 및 드레인 전극과 접촉되면 도전성 스페이서에 의해 위치 검출용 소오스 전극 및 드레인 전극 사이에 채널이 생성되고, 위치 검출용 소오스 전극으로부터 위치 검출용 드레인 전극으로 전류가 흐르게 된다. 이때, 위치 검출용 드레인 전극은 제 1 및 제 2 센싱 라인과 연결되기 때문에 위치 검출용 박막 트랜지스터가 턴온된 위치를 검출하게 된다.Here, the conductive spacer of the upper substrate 300 serves as a position detection gate electrode. Therefore, the conductive spacer of the upper substrate 300 and the source electrode and the drain electrode for position detection of the lower substrate form a thin film transistor for position detection. In this state, when the conductive spacer contacts the position detection source electrode and the drain electrode of the lower substrate 200, a channel is generated between the position detection source electrode and the drain electrode by the conductive spacer, and the position detection is performed from the position detection source electrode. Current flows to the drain electrode. At this time, since the position detection drain electrode is connected to the first and second sensing lines, the position detection thin film transistor detects the turned-on position.

패널 구동부(400)는 타이밍 제어부(410), 전원 공급부(420), 계조 전압 발생부(430), 데이터 구동부(440) 및 게이트 구동부(450)를 포함한다.The panel driver 400 includes a timing controller 410, a power supply unit 420, a gradation voltage generator 430, a data driver 440, and a gate driver 450.

타이밍 제어부(410)는 표시 장치의 전반적인 동작을 제어한다. 타이밍 제어부(410)는 그래픽 컨트롤러(미도시)와 같은 호스트 시스템으로부터 R, G 및 B의 원시 데이터 신호(DATA_O)와 제 1 제어 신호(CNTL1)가 제공됨에 따라 표시 패널(100)에 영상을 표시하기 위한 제 1 데이터 신호(DATA1), 제 2 제어 신호(CNTL2), 제 3 제어 신호(CNTL3) 및 제 4 제어 신호(CNTL4)를 출력한다. 구체적으로, 제 1 제어 신호(CNTL1)는 메인 클록 신호(MCLK), 수평 동기 신호(HSYNC) 및 수직 동기 신호(VSYNC)를 포함한다. 제 2 제어 신호(CNTL2)는 데이터 구동부(420)를 제어하는 수평 시작 신호(STH), 반전 신호(REV) 및 데이터 로드 신호(TP)를 포함한다. 제 3 제어 신호(CNTL3)는 게이트 구동부(430)를 제어하는 개시 신호(STV), 클록 신호(CK) 및 출력 인에이블 신호(OE)등을 포함한다. 제 4 제어 신호(CNTL4)는 전원 공급부(450)를 제어하는 클록 신호(CLK) 및 반전 신호(REV)등을 포함한다. 또한, 타이밍 제어부(410)는 원시 데이터 신호(DATA_O)의 출력 타이밍이 제어된 R', G', B'의 제 1 데이터 신호(DATA1)를 데이터 구동부(440)로 제공한다.The timing controller 410 controls the overall operation of the display device. The timing controller 410 displays an image on the display panel 100 as the R, G, and B raw data signals DATA_O and the first control signal CNTL1 are provided from a host system such as a graphic controller (not shown). The first data signal DATA1, the second control signal CNTL2, the third control signal CNTL3, and the fourth control signal CNTL4 are outputted. Specifically, the first control signal CNTL1 includes a main clock signal MCLK, a horizontal synchronization signal HSYNC, and a vertical synchronization signal VSYNC. The second control signal CNTL2 includes a horizontal start signal STH, an inverted signal REV and a data load signal TP for controlling the data driver 420. The third control signal CNTL3 includes a start signal STV, a clock signal CK, an output enable signal OE, and the like that control the gate driver 430. The fourth control signal CNTL4 includes a clock signal CLK and an inverted signal REV for controlling the power supply 450. Also, the timing controller 410 provides the data driver 440 with the first data signal DATA1 of R ', G', and B 'whose output timings of the primitive data signal DATA_O are controlled.

전원 공급부(420)는 타이밍 제어부(410)로부터 출력되는 제 4 제어 신호(CNTL4)에 응답하여 표시 패널(100)로 제공되는 공통 전압들(Vcom, Vcst), 터치 스크린 기능을 수행하기 위해 하부 기판(200)에 제공되는 초기 구동 전압(Vid), 계조 전압 발생부(430)로 제공되는 아날로그 구동 전압(AVDD) 및 게이트 구동부(450)로 제공되는 게이트 온 전압(Von) 및 게이트 오프 전압(Voff)등을 출력한다.The power supply unit 420 may perform lower voltages to perform the common voltages Vcom and Vcst and the touch screen function provided to the display panel 100 in response to the fourth control signal CNTL4 output from the timing controller 410. The initial driving voltage Vid provided to the 200, the analog driving voltage AVDD provided to the gray voltage generator 430, and the gate on voltage Von and gate off voltage Voff provided to the gate driver 450. )

계조 전압 발생부(430)는 전원 공급부(420)에서 제공되는 아날로그 구동 전압(AVDD)을 기준 전압으로 사용하여 감마 커브가 적용된 저항비를 갖는 분배 저항을 기초로 계조 레벨수에 대응하는 복수개의 기준 계조 전압(VGMA_R)을 출력한다.The gradation voltage generator 430 generates a gradation voltage by using a plurality of gradation levels corresponding to the number of gradation levels based on a distribution resistance having a resistance ratio to which a gamma curve is applied using the analog driving voltage AVDD provided from the power supply unit 420 as a reference voltage, And outputs the gradation voltage VGMA_R.

데이터 구동부(440)는 계조 전압 발생부(430)로부터 출력되는 기준 계조 전압(VGMA_R)에 기초하여 계조 전압(VGMA)을 생성한다. 또한, 데이터 구동부(440)는 타이밍 제어부(410)로부터 입력되는 제 2 제어 신호(CNTL2)와 계조 전압(VGMA)에 기초하여 라인 단위로 제공되는 디지털 형태의 제 1 데이터 신호(DATA1)를 데이터 신호로 변환하며, 데이터 신호의 출력 타이밍을 제어하여 데이터 라인들(DL1 내지 DLm)에 출력한다.The data driver 440 generates the gradation voltage VGMA based on the reference gradation voltage VGMA_R output from the gradation voltage generator 430. [ In addition, the data driver 440 may receive a digital data first data signal DATA1 provided in line units based on the second control signal CNTL2 and the gray voltage VGMA input from the timing controller 410. The output timing of the data signal is controlled and output to the data lines DL1 through DLm.

게이트 구동부(450)는 타이밍 제어부(410)에서 출력되는 제 3 제어 신호(CNTL3)와 전원 공급부(420)에서 출력되는 게이트 온/오프 전압(Von. Voff)에 따라 게이트 신호를 생성하고, 게이트 라인들(GL1 내지 GLn)에 순차적으로 출력한다.The gate driver 450 generates a gate signal according to the third control signal CNTL3 output from the timing controller 410 and the gate on / off voltage Von.Voff output from the power supply unit 420, (GL1 to GLn).

터치 위치 검출부(500)는 외부 압력이 가해진 지점의 위치 좌표를 검출하여 제 1 검출 신호(DS1) 및 제 2 검출 신호(DS2)를 출력한다. 즉, 위치 검출용 박막 트랜지스터가 턴온된 위치를 검출한다.The touch position detector 500 detects the position coordinates of the point where the external pressure is applied and outputs the first detection signal DS1 and the second detection signal DS2. That is, the position where the position detection thin film transistor is turned on is detected.

위치 결정부(600)는 터치 위치 검출부(500)에서 출력되는 제 1 및 제 2 검출 신호(DS1 및 DS2)에 의해 판단된 각각의 x축 및 y축의 위치 좌표를 조합하여 외부 압력이 표시 패널(100)에 인가되는 위치를 판단한다.The positioning unit 600 combines the position coordinates of each of the x and y axes determined by the first and second detection signals DS1 and DS2 output from the touch position detector 500 to display an external pressure display panel ( The position applied to 100 is determined.

도 2는 본 발명의 일 실시 예에 따른 터치 패널 기능이 내장된 표시 패널의 개략 평면도이고, 도 3, 도 4 및 도 5는 도 2의 Ⅰ-Ⅰ' 라인, Ⅱ-Ⅱ' 라인 및 Ⅲ-Ⅲ' 라인을 따라 절취한 상태의 단면도이다. 본 실시 예의 도전성 스페이서, 위치 검출용 소오스 전극 및 드레인 전극은 3개의 서브 픽셀로 이루어지는 단위 픽셀마다 형성되는 경우를 예로들어 설명한다. 또한, 단위 픽셀는 적색(R) 서브 픽셀, 녹색(G) 서브 픽셀 및 청색(B) 서브 픽셀로 이루어지며, 청색(B) 서브 픽셀의 픽셀 영역내에 도전성 스페이서, 위치 검출용 소오스 전극 및 드레인 전극이 형성되는 경우를 설명한다.2 is a schematic plan view of a display panel with a built-in touch panel function according to an exemplary embodiment of the present invention, and FIGS. 3, 4, and 5 are lines II ′, II-II ′, and III- of FIG. 2. It is sectional drawing of the state cut along the III 'line. The case where the conductive spacer, the position detecting source electrode and the drain electrode of the present embodiment are formed for each unit pixel composed of three subpixels will be described as an example. In addition, the unit pixel includes a red (R) subpixel, a green (G) subpixel, and a blue (B) subpixel, and a conductive spacer, a source electrode for position detection, and a drain electrode are disposed in the pixel region of the blue (B) subpixel. The case where it is formed is demonstrated.

도 2, 도 3, 도 4 및 도 5를 참조하면, 본 발명의 일 실시 예에 터치 패널 내장형 표시 패널(100)은 서로 대면하도록 배치된 하부 기판(200) 및 상부 기판(300), 그리고 하부 기판(200)과 상부 기판(300) 사이에 형성된 액정층(미도시)을 포함한다.2, 3, 4, and 5, in an exemplary embodiment, the touch panel embedded display panel 100 may include a lower substrate 200, an upper substrate 300, and a lower substrate 200 disposed to face each other. It includes a liquid crystal layer (not shown) formed between the substrate 200 and the upper substrate 300.

하부 기판(200)은 제 1 절연 기판(210) 상부에 일 방향으로 연장되는 복수의 게이트 라인(220)과, 게이트 라인(220)과 교차되어 연장된 복수의 데이터 라 인(260)과, 게이트 라인(220)과 데이터 라인(260)에 의해 정의된 서브 픽셀 영역에 형성된 픽셀 전극(280)과, 게이트 라인(220), 데이터 라인(260) 및 픽셀 전극(280)에 접속된 패널 구동용 박막 트랜지스터(이하, "제 1 박막 트랜지스터"라 함)(T1)를 포함한다. 여기서, 제 1 박막 트랜지스터(T1)는 서브 픽셀마다 형성되며, 제 1 게이트 전극(222)이 제 1 소오스 전극(261) 및 제 1 드레인 전극(262)의 하부에 형성되는 버텀 게이트형(bottom gate type) 박막 트랜지스터이다. 그리고, 게이트 라인(220)과 이격되어 일 방향으로 연장된 제 1 센싱 라인(SL1)과, 데이터 라인(260)과 이격되어 타 방향으로 연장된 제 2 센싱 라인(SL2)을 더 포함한다. 또한, 단위 픽셀마다 일 서브 픽셀 영역 내에 서로 이격되어 형성된 제 1 및 제 2 센싱 전극(263 및 264), 제 1 센싱 전극(263)으로부터 분기된 제 2 소오스 전극(265), 제 2 센싱 라인(SL2)으로부터 분기된 제 2 드레인 전극(266), 제 2 센싱 전극(264)로부터 분기된 제 3 드레인 전극(267)을 더 포함한다. 그리고, 게이트 라인(220)과 제 1 센싱 전극(263)을 연결하는 제 1 연결 전극(281) 및 제 1 센싱 라인(SL1)과 제 2 센싱 전극(264)을 연결하는 제 2 연결 전극(282)을 더 포함한다. The lower substrate 200 includes a plurality of gate lines 220 extending in one direction on the first insulating substrate 210, a plurality of data lines 260 extending to cross the gate lines 220, and a gate. The panel driving thin film connected to the pixel electrode 280 formed in the sub pixel area defined by the line 220 and the data line 260, and the gate line 220, the data line 260, and the pixel electrode 280. And a transistor (hereinafter referred to as "first thin film transistor") T1. Here, the first thin film transistor T1 is formed for each sub pixel, and a bottom gate type in which the first gate electrode 222 is formed under the first source electrode 261 and the first drain electrode 262. type) thin film transistor. The apparatus further includes a first sensing line SL1 spaced apart from the gate line 220 and extending in one direction, and a second sensing line SL2 spaced apart from the data line 260 and extended in the other direction. In addition, the first and second sensing electrodes 263 and 264 formed spaced apart from each other in one sub pixel area for each unit pixel, the second source electrode 265 branched from the first sensing electrode 263, and the second sensing line ( And a second drain electrode 266 branched from SL2 and a third drain electrode 267 branched from second sensing electrode 264. The first connection electrode 281 connecting the gate line 220 and the first sensing electrode 263, and the second connection electrode 282 connecting the first sensing line SL1 and the second sensing electrode 264. More).

게이트 라인(220)은 예를들어 가로 방향으로 연장되어 형성되며, 게이트 라인(220)의 일부가 돌출되어 게이트 전극(222)이 형성된다. 또한, 게이트 라인(220)과 동일 방향으로 게이트 라인(220)과 소정 간격 이격되어 제 1 센싱 라인(SL1)이 형성된다. 그리고, 게이트 라인(220) 및 제 1 센싱 라인(SL1)과 각각 이격되어 유지 전극 라인(미도시)이 형성될 수 있다. 게이트 라인(220), 제 1 센싱 라인(SL1) 및 유지 전극 라인(미도시)는 동일층상에 형성되며, 동일 공정으로 형성되는 것이 바람직하다.For example, the gate line 220 extends in the horizontal direction, and a portion of the gate line 220 protrudes to form the gate electrode 222. In addition, the first sensing line SL1 is formed to be spaced apart from the gate line 220 by a predetermined distance in the same direction as the gate line 220. In addition, a storage electrode line (not shown) may be formed to be spaced apart from the gate line 220 and the first sensing line SL1, respectively. The gate line 220, the first sensing line SL1, and the storage electrode line (not shown) are formed on the same layer, and may be formed in the same process.

게이트 라인(220)을 포함한 전체 상부에 게이트 절연막(230)이 형성된다. 게이트 절연막(230)은 산화 실리콘(SiO2) 또는 질화 실리콘(SiNx) 등을 이용하여 단일층 또는 다층으로 형성될 수 있다.The gate insulating layer 230 is formed on the entire surface including the gate line 220. The gate insulating layer 230 may be formed as a single layer or a multilayer using silicon oxide (SiO 2 ), silicon nitride (SiN x), or the like.

게이트 전극(222) 상부의 게이트 절연막(230) 상부에는 비정질 실리콘 등의 반도체로 이루어진 제 1 활성층(241)이 각각 형성되며, 제 1 활성층(241)의 상부에는 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 실리콘 등의 반도체 물질로 이루어진 제 1 오믹 콘택층(251)이 형성된다. 제 1 오믹 콘택층(251)은 각각 제 1 소오스 전극(261)과 제 1 드레인 전극(262) 사이의 제 1 채널부에서는 제거될 수 있다. 또한, 단위 픽셀의 일 서브 픽셀, 예를들어 청색(B) 서브 픽셀 영역 내의 게이트 절연막(230) 상부의 소정 영역에 제 2 활성층(242)이 형성되고, 제 2 활성층(242) 상부에는 제 2 오믹 콘택층(252)이 형성된다. 제 2 활성층(242)은 제 1 활성층(242)과 동일 공정에 의해 형성되며, 제 2 오믹 콘택층(252)은 제 1 오믹 콘택층(251)과 동일 공정에 의해 형성된다. 또한, 제 2 오믹 콘택층(252)은 제 2 소오스 전극(265)과 제 2 드레인 전극(266) 사이의 제 2 채널부와 제 2 소오스 전극(265)과 제 3 드레인 전극(266 및 267) 사이의 제 3 채널부에서는 제거될 수 있다.A first active layer 241 made of a semiconductor such as amorphous silicon is formed on the gate insulating layer 230 on the gate electrode 222, and silicide or n-type impurities are heavily doped on the first active layer 241. A first ohmic contact layer 251 made of a semiconductor material such as n + hydrogenated amorphous silicon is formed. The first ohmic contact layer 251 may be removed in the first channel portion between the first source electrode 261 and the first drain electrode 262, respectively. In addition, a second active layer 242 is formed in a predetermined region above the gate insulating layer 230 in one subpixel of the unit pixel, for example, a blue (B) subpixel region, and a second portion above the second active layer 242. The ohmic contact layer 252 is formed. The second active layer 242 is formed by the same process as the first active layer 242, and the second ohmic contact layer 252 is formed by the same process as the first ohmic contact layer 251. In addition, the second ohmic contact layer 252 may include a second channel portion between the second source electrode 265 and the second drain electrode 266, the second source electrode 265, and the third drain electrode 266 and 267. It can be removed in the third channel section in between.

데이터 라인(260)은 게이트 라인(220) 및 제 1 센싱 라인(SL1)과 교차되는 방향, 즉 세로 방향으로 연장 형성되며, 게이트 절연막(230) 상부에 형성된다. 데 이터 라인(260)이 게이트 라인(220)과 교차되는 영역이 서브 픽셀 영역으로 정의된다. 데이터 라인(260)으로부터 제 1 오믹 콘택층(251) 상부까지 연장 돌출되어 제 1 소오스 전극(261)이 형성되고, 제 1 소오스 전극(261)과 이격되어 제 1 오믹 콘택층(251) 상부에 제 1 드레인 전극(262)이 형성된다. 또한, 데이터 라인(260)과 이격되어 데이터 라인(260)과 동일 방향으로 제 2 센싱 라인(SL2)이 형성된다. 제 2 센싱 라인(SL2)은 일 단위 픽셀마다 하나씩 형성되며, 예를들어 청색(B) 서브 픽셀 영역을 지나도록 형성된다.The data line 260 extends in a direction crossing the gate line 220 and the first sensing line SL1, that is, in a vertical direction, and is formed on the gate insulating layer 230. An area where the data line 260 crosses the gate line 220 is defined as a subpixel area. The first source electrode 261 is formed by protruding from the data line 260 to an upper portion of the first ohmic contact layer 251, and is spaced apart from the first source electrode 261 and is disposed on the first ohmic contact layer 251. The first drain electrode 262 is formed. In addition, the second sensing line SL2 is formed to be spaced apart from the data line 260 in the same direction as the data line 260. One second sensing line SL2 is formed for each unit pixel, for example, to pass through the blue (B) subpixel region.

데이터 전극(260) 및 제 2 센싱 라인(SL2) 형성시 청색(B) 서브 픽셀 영역 내에 제 1 및 제 2 센싱 전극(263 및 264)이 서로 이격되어 형성된다. 또한, 제 1 센싱 전극(263)으로부터 분기되어 터치 위치 검출용 제 2 소오스 전극(이하, "제 2 소오스 전극"이라 함)(265)이 형성되고, 제 2 센싱 라인(SL2)으로부터 분기되어 터치 위치 검출용 제 2 드레인 전극(이하, "제 2 드레인 전극"이라 함)(266)이 형성되며, 제 2 센싱 전극(264)으로부터 분기되어 터치 위치 검출용 제 3 드레인 전극(이하, "제 3 드레인 전극"이라 함)(267)이 형성된다. 제 2 소오스 전극(265)은 소정의 굴곡을 갖도록 형성되는데, 예를들어 우측으로 연장된 부분과 하측으로 연장된 부분, 좌측으로 연장된 부분과 하측으로 연장된 부분, 그리고 다시 우측으로 연장된 부분으로 소정의 굴곡을 갖도록 형성된다. 또한, 제 2 소오스 전극(265)은 우측으로 연장된 부분과 좌측으로 연장된 부분 및 하측으로 연장된 부분에 의해 좌측으로 개방된 일 공간이 형성되고, 좌측으로 연장된 부분과 우측으로 연장된 부분 및 하측으로 연장된 부분에 의해 우측으로 개방된 타 공간이 형성된다. 이렇게 일 공간 및 타 공간은 적어도 각각 하나 이상 형성되는 것이 바람직하다. 제 2 드레인 전극(266)은 제 2 소오스 전극(265)의 좌측으로 개방된 일 공간상에 제 2 소오스 전극(265)과 이격되도록 형성되고, 제 3 드레인 전극(267)은 제 2 소오스 전극(265)의 우측으로 개방된 타 공간상에 제 2 소오스 전극(265)과 이격되도록 형성된다. 제 2 소오스 전극(265)과 제 2 드레인 전극(266) 사이의 영역에서 제 2 활성층(242)에 의해 제 2 채널부가 형성되고, 제 2 소오스 전극(265)과 제 3 드레인 전극(267) 사이의 영역에서 제 2 활성층(242)에 의해 제 3 채널부가 형성된다.When the data electrode 260 and the second sensing line SL2 are formed, the first and second sensing electrodes 263 and 264 are spaced apart from each other in the blue (B) subpixel area. In addition, a second source electrode (hereinafter referred to as a “second source electrode”) 265 for detecting a touch position is formed by branching from the first sensing electrode 263, and branching from the second sensing line SL2 to touch. A second drain electrode (hereinafter referred to as a "second drain electrode") 266 for position detection is formed, and branches from the second sensing electrode 264 to form a third drain electrode (hereinafter, referred to as "third"). 267) is formed. The second source electrode 265 is formed to have a predetermined curvature, for example, a portion extending to the right and a portion extending downward, a portion extending to the left and a portion extending downward, and a portion extending to the right again. It is formed to have a predetermined bend. In addition, the second source electrode 265 has a work space open to the left by a portion extending to the right, a portion extending to the left, and a portion extending downward, and a portion extending to the left and a portion extending to the right. And the other space opened to the right by the part extended downward is formed. Thus, one space and the other space is preferably formed at least one each. The second drain electrode 266 is formed to be spaced apart from the second source electrode 265 in a space opened to the left of the second source electrode 265, and the third drain electrode 267 is formed as the second source electrode ( It is formed to be spaced apart from the second source electrode 265 on the other space opened to the right of the 265. A second channel portion is formed by the second active layer 242 in the region between the second source electrode 265 and the second drain electrode 266, and between the second source electrode 265 and the third drain electrode 267. The third channel portion is formed by the second active layer 242 in the region of.

게이트 라인(220), 데이터 라인(260)을 포함한 전체 상부에 보호막(270)이 형성된다. 보호막(270)은 무기 절연막 또는 유기 절연막 등으로 형성될 수 있으며, 약 1000Å의 두께로 형성된다. 또한, 보호막(270)의 소정 영역이 제거되어 복수의 콘택홀이 형성된다. 즉, 제 1 드레인 전극(262)의 일부를 노출시키는 제 1 콘택홀(271), 제 1 센싱 전극(263)의 일부를 노출시키는 제 2 콘택홀(272), 게이트 라인(220)의 일부를 노출시키는 제 3 콘택홀(273), 제 2 센싱 전극(264)의 일부를 노출시키는 제 4 콘택홀(274) 및 제 1 센싱 라인(SL1)의 일부를 노출시키는 제 5 콘택홀(275)이 형성된다. 한편, 제 3 콘택홀(273) 및 제 5 콘택홀(275)은 게이트 라인(220) 및 제 1 센싱 라인(SL1)을 노출시키기 위하여 게이트 절연막(230)까지 제거하여 형성된다.The passivation layer 270 is formed on the entire surface including the gate line 220 and the data line 260. The protective film 270 may be formed of an inorganic insulating film, an organic insulating film, or the like, and has a thickness of about 1000 GPa. In addition, a predetermined region of the passivation layer 270 is removed to form a plurality of contact holes. That is, a part of the first contact hole 271 exposing a part of the first drain electrode 262 and the part of the second contact hole 272 and the gate line 220 exposing a part of the first sensing electrode 263 are formed. The third contact hole 273 exposing the portion, the fourth contact hole 274 exposing a portion of the second sensing electrode 264 and the fifth contact hole 275 exposing a portion of the first sensing line SL1 are provided. Is formed. The third contact hole 273 and the fifth contact hole 275 are formed by removing the gate insulating film 230 to expose the gate line 220 and the first sensing line SL1.

보호막(270) 상부에는 픽셀 전극(280)이 형성된다. 픽셀 전극(280)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)등의 투명한 도전 물질로 형성된다. 픽셀 전극(280)은 제 1 콘택홀(271)을 통해 제 1 드레인 전극(262)과 연결된 다. 또한, 픽셀 전극(280) 형성시 픽셀 전극(280)과 이격되어 제 1 연결 전극(281) 및 제 2 연결 전극(282)이 형성된다. 제 1 연결 전극(281)은 제 2 및 제 3 콘택홀(272 및 273)을 통해 제 1 센싱 전극(263)과 게이트 라인(220)이 연결되도록 형성된다. 제 2 센싱 전극(282)은 제 4 및 제 5 콘택홀(274 및 275)을 통해 제 2 센싱 전극(264)과 제 1 센싱 라인(SL1)이 연결되도록 형성된다.The pixel electrode 280 is formed on the passivation layer 270. The pixel electrode 280 is formed of a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO). The pixel electrode 280 is connected to the first drain electrode 262 through the first contact hole 271. In addition, when the pixel electrode 280 is formed, the first connection electrode 281 and the second connection electrode 282 are formed to be spaced apart from the pixel electrode 280. The first connection electrode 281 is formed to connect the first sensing electrode 263 and the gate line 220 through the second and third contact holes 272 and 273. The second sensing electrode 282 is formed to connect the second sensing electrode 264 and the first sensing line SL1 through the fourth and fifth contact holes 274 and 275.

한편, 픽셀 전극(280), 제 1 연결 전극(281) 및 제 2 연결 전극(282)을 포함한 전체 상부에는 액정의 배향을 조절하기 위한 제 1 배향막(290)이 형성된다. 제 1 배향막(290)은 약 1000Å의 두께로 형성되며, 폴리이미드(polyimide)를 이용하여 형성된다.Meanwhile, a first alignment layer 290 for controlling the alignment of the liquid crystal is formed on the entire top including the pixel electrode 280, the first connection electrode 281, and the second connection electrode 282. The first alignment layer 290 is formed to a thickness of about 1000 GPa, and is formed using polyimide.

또한, 상부 기판(300)은 제 2 절연 기판(310) 상에 형성된 블랙 매트릭스(320)와, 컬러 필터(330)와, 공통 전극(340)을 포함한다. 또한, 도전성 스페이서(350)를 더 포함한다.In addition, the upper substrate 300 includes a black matrix 320 formed on the second insulating substrate 310, a color filter 330, and a common electrode 340. In addition, a conductive spacer 350 is further included.

블랙 매트릭스(320)는 서브 픽셀 이외의 영역, 예를들어 하부 기판(200)의 게이트 라인(221), 데이터 라인(260), 제 1 박막 트랜지스터(T1), 제 1 및 제 2 센싱 라인(SL1 및 SL2), 제 1 및 제 2 센싱 전극(263 및 264), 그리고 제 2 소오스 전극(265), 제 2 및 제 3 드레인 전극(266 및 267)에 대응되는 상부 기판(300) 상에 형성된다. 블랙 매트릭스(320)는 서브 픽셀 영역 이외의 영역으로 빛이 새는 것과 인접한 서브 픽셀 영역들 사이의 광 간섭을 방지한다. 또한, 블랙 매트릭스(320)는 검은색 안료가 첨가된 감광성 유기 물질로 이루어진다. 검은색 안료로는 카본 블랙이나 티타늄 옥사이드 등을 이용한다.The black matrix 320 is in a region other than the subpixel, for example, the gate line 221, the data line 260, the first thin film transistor T1, the first and second sensing lines SL1 of the lower substrate 200. And an upper substrate 300 corresponding to SL2, the first and second sensing electrodes 263 and 264, and the second source electrode 265, the second and third drain electrodes 266 and 267. . The black matrix 320 prevents light leakage to areas other than the sub pixel area and optical interference between adjacent sub pixel areas. Further, the black matrix 320 is made of a photosensitive organic material to which a black pigment is added. As black pigment, carbon black, titanium oxide, etc. are used.

컬러 필터(330)는 블랙 매트릭스(320)를 경계로 하여 적색(R), 녹색(G) 및 청색(B) 필터가 반복되어 형성된다. 컬러 필터(330)는 광원으로부터 조사되어 액정층(미도시)을 통과한 빛에 색상을 부여하는 역할을 하며, 감광성 유기 물질로 형성될 수 있다.The color filter 330 is formed by repeating the red (R), green (G), and blue (B) filters around the black matrix 320. The color filter 330 has a function of irradiating light from a light source and imparting hue to light passing through a liquid crystal layer (not shown), and may be formed of a photosensitive organic material.

도전성 스페이서(350)는 일 단위 픽셀마다 하나씩 형성된다. 예를들어 청색 서브 픽셀 내의 청색 컬러 필터(330) 상에 형성되며, 하부 기판(200)의 제 2 소오스 전극(265), 제 2 및 제 3 드레인 전극(266 및 267)의 일부를 포함하는 영역에 대응되는 영역에 형성된다. 이때, 도전성 스페이서(350)가 형성되는 청색 컬러 필터(330) 하부에는 블랙 매트릭스(320)가 형성된다. 그런데, 제 2 소오스 전극(265)이 제 2 활성층(242)과 일부 중첩되는 상부에 형성되고, 제 2 및 제 3 드레인 전극(266 및 267)이 제 2 활성층(242)과 일부 중첩되도록 형성된다. 따라서, 도전성 스페이서(350)는 하부 기판(200)의 제 2 활성층(242)과 대응되는 상부 기판(300)의 일 영역에 형성된다. 또한, 도전성 스페이서(350)는 제 2 활성층(242)의 모양에 대응되도록 예를들어 직사각형 형상으로 형성될 수 있다. 이 뿐만 아니라 도전성 스페이서(350)는 제 2 활성층(242)에 대응되는 영역에 다양한 형상으로 형성될 수 있다. 한편, 도전성 스페이서(350)은 컬러 필터(330)가 형성된 후 절연성 물질로 기둥 형상의 스페이서(350a)를 형성한 후 공통 전극(340)을 스페이서(350a) 상부에 형성하므로 형성된다. 또한, 도전성 스페이서(350)는 복수의 컬러 필터(330)를 적층한 후 패터닝하고 공통 전극(340)을 복수 적층된 컬러 필터(330) 상부에 형성하여 형성할 수도 있다.One conductive spacer 350 is formed for each unit pixel. For example, a region formed on the blue color filter 330 in the blue subpixel, and including a portion of the second source electrode 265, the second and third drain electrodes 266 and 267 of the lower substrate 200. It is formed in the area corresponding to. In this case, a black matrix 320 is formed under the blue color filter 330 on which the conductive spacer 350 is formed. However, the second source electrode 265 is formed on the upper portion partially overlapping the second active layer 242, and the second and third drain electrodes 266 and 267 are formed to partially overlap the second active layer 242. . Therefore, the conductive spacer 350 is formed in one region of the upper substrate 300 corresponding to the second active layer 242 of the lower substrate 200. In addition, the conductive spacer 350 may be formed in, for example, a rectangular shape to correspond to the shape of the second active layer 242. In addition, the conductive spacer 350 may be formed in various shapes in a region corresponding to the second active layer 242. On the other hand, the conductive spacer 350 is formed by forming the columnar spacer 350a of an insulating material after the color filter 330 is formed and then forming the common electrode 340 on the spacer 350a. In addition, the conductive spacer 350 may be formed by stacking and patterning a plurality of color filters 330 and forming a plurality of common electrodes 340 on the stacked color filters 330.

공통 전극(340)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)등의 투명한 도전 물질로 형성되며, 블랙 매트릭스(320) 및 컬러 필터(330)를 포함한 절연 기판(310) 상부에 형성된다.The common electrode 340 is formed of a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO), and is formed on the insulating substrate 310 including the black matrix 320 and the color filter 330. .

한편, 공통 전극(340) 상부에는 액정의 배향을 조절하기 위한 제 2 배향막(360)이 형성될 수 있다. 제 2 배향막(360)은 폴리이미드를 이용하여 약 1000Å의 두께로 형성된다.Meanwhile, a second alignment layer 360 may be formed on the common electrode 340 to control the alignment of the liquid crystal. The second alignment layer 360 is formed to have a thickness of about 1000 GPa using polyimide.

상기와 같이 구성된 본 발명의 일 실시 예에 따른 터치 패널 내장형 표시 패널(100)은 일 단위 픽셀마다 위치 검출용 제 2 박막 트랜지스터(이하, "제 2 박막 트랜지스터"라 함)(T2)및 위치 검출용 제 3 박막 트랜지스터(이하, "제 3 박막 트랜지스터"라 함)(T3)가 형성되어 터치 위치를 검출하게 된다. 제 2 박막 트랜지스터(T2)는 하부 기판(200)상에 형성된 제 2 소오스 전극(265) 및 제 2 드레인 전극(266)을 포함하고, 제 3 박막 트랜지스터(T3)는 하부 기판(200)상에 형성된 제 2 소오스 전극(265) 및 제 3 드레인 전극(267)을 포함한다. 즉, 제 2 소오스 전극(265)을 공통 소오스 전극으로 하고 제 2 및 제 3 드레인 전극(266 및 267)으로 구성된 제 2 및 제 3 박막 트랜지스터(T2 및 T3)가 형성된다. 여기서, 상부 기판(300)에 형성된 도전성 스페이서(350)가 제 2 및 제 3 박막 트랜지스터(T2 및 T3)의 게이트 전극 역할을 한다. 따라서, 제 2 및 제 3 박막 트랜지스터(T2 및 T3)는 소오스 전극 및 드레인 전극 상부에 게이트 전극이 형성된 탑 게이트형(top gate type) 박막 트랜지스터로 형성된다. The touch panel embedded display panel 100 according to the exemplary embodiment of the present invention configured as described above includes a second thin film transistor (hereinafter, referred to as a "second thin film transistor") T2 and a position detection for each pixel. A third thin film transistor (hereinafter referred to as "third thin film transistor") T3 is formed to detect the touch position. The second thin film transistor T2 includes a second source electrode 265 and a second drain electrode 266 formed on the lower substrate 200, and the third thin film transistor T3 is disposed on the lower substrate 200. The formed second source electrode 265 and the third drain electrode 267 are included. That is, the second and third thin film transistors T2 and T3 including the second source electrode 265 as the common source electrode and the second and third drain electrodes 266 and 267 are formed. Here, the conductive spacer 350 formed on the upper substrate 300 serves as a gate electrode of the second and third thin film transistors T2 and T3. Accordingly, the second and third thin film transistors T2 and T3 are formed of a top gate type thin film transistor having a gate electrode formed on the source electrode and the drain electrode.

상기 제 2 및 제 3 박막 트랜지스터(T2 및 T3)는 게이트 전극, 즉 도전성 스 페이서(350)가 정상 위치에 있을 경우 제 2 소오스 전극(265)과 제 2 및 제 3 드레인 전극(266 및 267) 사이에 전기장이 형성되지 않는다. 그러나, 터치 동작에 의해 상부 기판(300)과 하부 기판(200)이 접촉할 경우, 도전성 스페이서(350)에 의해 하부 기판(200)에 전기장이 가해지고, 이에 따라 제 2 소오스 전극(265)과 제 2 및 제 3 드레인 전극(266 및 267) 사이에 채널이 형성된다. 이때, 도전성 스페이서(350)와 제 2 소오스 전극(265)과 제 2 및 제 3 드레인 전극(266 및 267) 사이에는 보호막(270), 제 1 배향막(290) 및 제 2 배향막(360)이 존재하여 게이트 절연막으로 작용하지만, 이들의 총 두께는 약 3000Å이므로 채널이 형성되는데 아무런 문제가 없다. 예컨데 서브 픽셀 영역에 형성되는 제 1 박막 트랜지스터는 약 4000Å의 게이트 절연막(230)을 사이에 두고 전기장이 발생되기 때문에 약 3000Å의 두께는 전기장이 발생되는 충분한 두께가 된다.The second and third thin film transistors T2 and T3 may include the second source electrode 265 and the second and third drain electrodes 266 and 267 when the gate electrode, that is, the conductive spacer 350 is in the normal position. There is no electric field formed between them. However, when the upper substrate 300 and the lower substrate 200 contact by the touch operation, an electric field is applied to the lower substrate 200 by the conductive spacer 350, and thus the second source electrode 265 and the second source electrode 265. A channel is formed between the second and third drain electrodes 266 and 267. In this case, a passivation layer 270, a first alignment layer 290, and a second alignment layer 360 exist between the conductive spacer 350, the second source electrode 265, and the second and third drain electrodes 266 and 267. As a gate insulating film, but the total thickness thereof is about 3000Å, there is no problem in forming the channel. For example, since the first thin film transistor formed in the sub pixel region generates an electric field with a gate insulating film 230 of about 4000 kV interposed therebetween, the thickness of about 3000 kW is sufficient to generate an electric field.

따라서, 게이트 라인(220)으로부터 공급된 전류가 제 2 소오스 전극(265) 및 제 2 드레인 전극(266)을 통해 제 2 센싱 라인(SL2)으로 공급되고, 제 2 소오스 전극(265) 및 제 3 드레인 전극(267)을 통해 제 1 센싱 라인(SL1)으로 공급된다. 이에 따라 제 1 센싱 라인(SL1) 및 제 2 센싱 라인(SL2)과 연결된 도 1에 도시된 터치 위치 검출부(500)에서 압력이 가해진 위치를 검출하여 검출 신호를 출력하고, 이 검출 신호를 위치 결정부(600)에서 입력하여 터치 위치를 검출하게 된다. 이때, 상부 기판(300)의 공통 전극(340)에는 약 0 ~ 15V의 공통 전압이 인가될 수 있고, 하부 기판(200)의 제2 소오스 전극(265)에는 이러한 공통 전압과 약 13 ~ 14V의 전압차가 발생하도록 게이트 오프 전압이 인가될 수 있다. 예를 들어 상부 기판(300) 의 공통 전극(340)에는 약 6.5V의 공통 전압이 인가되고, 하부 기판(200)의 게이트 라인(220)과 연결된 제 2 소오스 전극(265)에는 약 -7.5V의 게이트 오프 전압이 인가될 수 있다. 따라서, 도전성 스페이서(350)와 제 2 소오스 전극(265) 사이에는 약 14V의 전압차가 생겨 도전성 스페이서(350)가 게이트 전극으로서 충분히 작용할 수 있다.Accordingly, the current supplied from the gate line 220 is supplied to the second sensing line SL2 through the second source electrode 265 and the second drain electrode 266, and the second source electrode 265 and the third source. The drain electrode 267 is supplied to the first sensing line SL1. Accordingly, the touch position detector 500 shown in FIG. 1 connected to the first sensing line SL1 and the second sensing line SL2 detects a position to which pressure is applied, outputs a detection signal, and positions the detection signal. Input from the unit 600 to detect the touch position. In this case, a common voltage of about 0 to 15 V may be applied to the common electrode 340 of the upper substrate 300, and a common voltage of about 13 to 14 V may be applied to the second source electrode 265 of the lower substrate 200. The gate off voltage may be applied to generate a voltage difference. For example, a common voltage of about 6.5 V is applied to the common electrode 340 of the upper substrate 300, and about −7.5 V is applied to the second source electrode 265 connected to the gate line 220 of the lower substrate 200. A gate off voltage of may be applied. Therefore, a voltage difference of about 14 V occurs between the conductive spacer 350 and the second source electrode 265, so that the conductive spacer 350 can sufficiently function as a gate electrode.

한편, 상기 실시 예에서는 제 2 소오스 전극(265)이 게이트 라인(220)과 제 1 센싱 전극(263)을 통해 연결되는 것으로 설명하였으나, 제 2 소오스 전극(263)은 데이터 라인(260)과 연결될 수도 있다. 이 경우 제 2 소오스 전극(263)은 데이터 라인(260)으로부터 분기되어 형성될 수 있다. 이 뿐만 아니라 게이트 라인(220) 또는 데이터 라인(260)과는 별도의 전원 라인을 형성하고, 제 2 소오스 전극(263)이 전원 라인과 연결되도록 할 수도 있다.Meanwhile, in the above embodiment, the second source electrode 265 is described as being connected through the gate line 220 and the first sensing electrode 263, but the second source electrode 263 is connected to the data line 260. It may be. In this case, the second source electrode 263 may be formed to branch from the data line 260. In addition, a power line separate from the gate line 220 or the data line 260 may be formed, and the second source electrode 263 may be connected to the power line.

또한, 제 2 소오스 전극(265)와 제 2 및 제 3 드레인 전극(266 및 267) 사이의 제 2 및 제 3 채널부의 폭을 증가시키기 위해 제 2 소오스 전극(265)의 굴곡 횟수를 증가시키고, 제 2 및 제 3 드레인 전극(266 및 267)을 복수 형성할 수 있다. 즉, 도 6에 도시된 바와 같이 제 2 소오스 전극(265)은 우측으로 연장된 부분과 하측으로 연장된 부분, 좌측으로 연장된 부분과 하측으로 연장된 부분, 그리고 다시 우측으로 연장된 부분이 복수 반복되어 소정의 굴곡을 반복적으로 갖도록 형성된다. 이에 따라 제 2 소오스 전극(265)의 우측으로 연장된 부분과 좌측으로 연장된 부분 및 하측으로 연장된 부분에 의해 좌측으로 개방된 두개 이상의 일 공간이 형성되고, 좌측으로 연장된 부분과 우측으로 연장된 부분 및 하측으로 연장된 부분에 의해 우측으로 개방된 두개 이상의 타 공간이 형성된다. 제 2 드레인 전극(266)은 제 2 센싱 라인(SL2)으로부터 분기되어 제 2 소오스 전극(265)의 좌측으로 개방된 두개 이상의 일 공간상에 제 2 소오스 전극(265)과 이격되도록 형성되고, 제 3 드레인 전극(267)은 제 2 센싱 전극(264)으로부터 분기되어 제 2 소오스 전극(265)의 우측으로 개방된 타 공간상에 제 2 소오스 전극(265)과 이격되도록 형성된다. 그런데, 이렇게 제 2 소오스 전극(265)을 굴곡지게 형성하여 일 공간 및 타 공간을 되도록 많이 형성하면 제 2 및 제 3 드레인 전극(266 및 267)을 통해 흐르는 전류의 양이 많아져 센싱 감도는 향상시킬 수 있지만, 개구율을 저하시킬 수 있다. 따라서, 개구율을 저하시키지 않으면서 되도록 많은 굴곡을 갖도록 제 2 소오스 전극(265)을 형성하는 것이 바람직하다.In addition, the number of bends of the second source electrode 265 is increased to increase the width of the second and third channel portions between the second source electrode 265 and the second and third drain electrodes 266 and 267. A plurality of second and third drain electrodes 266 and 267 can be formed. That is, as illustrated in FIG. 6, the second source electrode 265 includes a plurality of portions extending to the right and a portion extending downward, a portion extending to the left and a portion extending downward, and a portion extending to the right again. It is formed repeatedly to have a predetermined curvature repeatedly. Accordingly, two or more work spaces opened to the left by a portion extending to the right, a portion extending to the left, and a portion extending downward to the left of the second source electrode 265 are formed, and a portion extending to the left and extending to the right are formed. Two or more other spaces opened to the right are formed by the divided portion and the portion extending downward. The second drain electrode 266 is formed to be spaced apart from the second source electrode 265 on two or more spaces branched from the second sensing line SL2 and opened to the left side of the second source electrode 265. The third drain electrode 267 is formed to be spaced apart from the second source electrode 265 on the other space branched from the second sensing electrode 264 and opened to the right side of the second source electrode 265. However, when the second source electrode 265 is formed in such a way as to form one space and another space as much as possible, the amount of current flowing through the second and third drain electrodes 266 and 267 increases, so that the sensing sensitivity is improved. Although it can make it possible, an aperture ratio can be reduced. Therefore, it is preferable to form the second source electrode 265 to have as many bends as possible without lowering the aperture ratio.

한편, 상기 상부 기판과 하부 기판에 형성된 트랜지스터를 이용하여 센싱 위치를 검출하는 표시 장치는 LCD 이외에 다양한 표시 장치에 이용될 수 있다.The display device for detecting a sensing position using transistors formed on the upper substrate and the lower substrate may be used for various display devices in addition to the LCD.

도 1은 본 발명의 일 실시 예에 따른 터치 패널 내장형 표시 장치의 개략적인 블록도.1 is a schematic block diagram of a touch panel embedded display device according to an exemplary embodiment.

도 2는 본 발명의 일 실시 예에 따른 터치 패널 내장형 표시 패널의 평면도.2 is a plan view illustrating a touch panel built-in display panel according to an exemplary embodiment.

도 3은 도 2의 Ⅰ-Ⅰ' 라인을 따라 절취한 상태의 단면도.3 is a cross-sectional view taken along line I-I 'of FIG. 2;

도 4는 도 2의 Ⅱ-Ⅱ' 라인을 따라 절취한 상태의 단면도.4 is a cross-sectional view taken along the line II-II ′ of FIG. 2.

도 5는 도 2의 Ⅲ-Ⅲ' 라인을 따라 절취한 상태의 단면도.5 is a cross-sectional view taken along the line III-III ′ of FIG. 2.

도 6은 본 발명의 다른 실시 예에 따른 터치 패널 내장형 표시 패널의 평면도.6 is a top plan view of a touch panel built-in display panel according to another exemplary embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100 : 표시 패널 200 : 하부 기판100: display panel 200: lower substrate

300 : 상부 기판 400 : 패널 구동부300: upper substrate 400: panel driver

500 : 터치 위치 검출부 600 : 위치 결정부500: touch position detection unit 600: position determination unit

SL1 : 제 1 센싱 라인 SL2 : 제 2 센싱 라인SL1: first sensing line SL2: second sensing line

263 : 제 1 센싱 전극 264 : 제 2 센싱 전극263: first sensing electrode 264: second sensing electrode

265 : 제 2 소오스 전극 266 : 제 2 드레인 전극265: second source electrode 266: second drain electrode

267 : 제 3 드레인 전극 350 : 도전성 스페이서267: third drain electrode 350: conductive spacer

Claims (18)

서로 대면하는 제 2 기판 및 제 1 기판;A second substrate and a first substrate facing each other; 상기 제 1 기판상에 형성된 픽셀 구동용 박막 트랜지스터; 및A pixel driving thin film transistor formed on the first substrate; And 상기 제 1 기판상에 소오스 전극 및 드레인 전극이 형성되고, 상기 제 2 기판상에 게이트 전극이 형성된 터치 위치 검출용 박막 트랜지스터를 포함하는 표시 장치.And a thin film transistor for touch position detection, wherein a source electrode and a drain electrode are formed on the first substrate, and a gate electrode is formed on the second substrate. 제 1 항에 있어서, 상기 제 1 기판은,The method of claim 1, wherein the first substrate, 제 1 기판의 일 방향으로 형성된 게이트 라인;A gate line formed in one direction of the first substrate; 상기 게이트 라인과 이격되어 동일 방향으로 형성된 제 1 센싱 라인;A first sensing line spaced apart from the gate line and formed in the same direction; 상기 게이트 라인과 절연되고 교차 형성된 데이터 라인;A data line insulated from and intersecting the gate line; 상기 데이터 라인과 이격되어 동일 방향으로 형성된 제 2 센싱 라인을 더 포함하는 표시 장치.And a second sensing line spaced apart from the data line in the same direction. 제 2 항에 있어서, 상기 제 2 센싱 라인은 적어도 하나의 단위 픽셀마다 형성되는 표시 장치.The display device of claim 2, wherein the second sensing line is formed for at least one unit pixel. 제 2 항에 있어서, 상기 터치 위치 검출용 박막 트랜지스터는 상기 게이트 전극 및 소오스 전극을 공통으로 하고, 상기 드레인 전극이 적어도 두개인 적어도 두개의 박막 트랜지스터를 포함하는 표시 장치.The display device of claim 2, wherein the touch position detection thin film transistor includes at least two thin film transistors having the gate electrode and the source electrode in common and having at least two drain electrodes. 제 4 항에 있어서, 상기 소오스 전극은 상기 게이트 라인과 연결되고, 상기 드레인 전극은 상기 제 1 및 제 2 센싱 라인과 각각 연결되는 표시 장치.The display device of claim 4, wherein the source electrode is connected to the gate line, and the drain electrode is connected to the first and second sensing lines, respectively. 제 5 항에 있어서, 상기 제 1 및 제 2 센싱 라인이 교차되는 영역에 서로 이격되어 형성된 제 1 및 제 2 센싱 전극을 더 포함하는 표시 장치.The display device of claim 5, further comprising: first and second sensing electrodes spaced apart from each other in a region where the first and second sensing lines cross each other. 제 6 항에 있어서, 상기 소오스 전극은 상기 제 1 센싱 전극으로부터 연장 형성되고, 상기 드레인 전극은 상기 제 2 센싱 라인 및 제 2 센싱 전극으로부터 각각 연장 형성된 표시 장치.The display device of claim 6, wherein the source electrode extends from the first sensing electrode, and the drain electrode extends from the second sensing line and the second sensing electrode, respectively. 제 7 항에 있어서, 상기 제 1 센싱 전극과 상기 게이트 라인을 연결하기 위한 제 1 연결 전극; 및The display device of claim 7, further comprising: a first connection electrode for connecting the first sensing electrode and the gate line; And 상기 제 2 센싱 전극과 상기 제 1 센싱 라인을 연결하기 위한 제 2 연결 전극을 더 포함하는 표시 장치.And a second connection electrode for connecting the second sensing electrode and the first sensing line. 제 7 항에 있어서, 상기 소오스 전극은 굴곡지게 형성된 표시 장치.The display device of claim 7, wherein the source electrode is curved. 제 4 항에 있어서, 상기 소오스 전극은 상기 데이터 라인과 연결되고, 상기 드레인 전극은 상기 제 1 및 제 2 센싱 라인과 각각 연결되는 표시 장치.The display device of claim 4, wherein the source electrode is connected to the data line, and the drain electrode is connected to the first and second sensing lines, respectively. 제 2 항에 있어서, 상기 소오스 전극에 전원을 공급하기 위한 전원 라인을 더 포함하는 표시 장치.The display device of claim 2, further comprising a power line for supplying power to the source electrode. 제 11 항에 있어서, 상기 소오스 전극은 상기 전원 라인과 연결되고, 상기 드레인 전극은 상기 제 1 및 제 2 센싱 라인과 각각 연결되는 표시 장치.The display device of claim 11, wherein the source electrode is connected to the power line, and the drain electrode is connected to the first and second sensing lines, respectively. 제 1 항에 있어서, 상기 게이트 전극은 도전성 스페이서인 표시 장치.The display device of claim 1, wherein the gate electrode is a conductive spacer. 제 13 항에 있어서, 상기 도전성 스페이서에 인가되는 전압은 0 ~ 15V의 공통 전압인 표시 장치.The display device of claim 13, wherein the voltage applied to the conductive spacer is a common voltage of 0 to 15V. 제 13 항에 있어서, 상기 도전성 스페이서는 상기 소오스 전극 및 드레인 전극과 대응되는 위치에 형성되는 표시 장치.The display device of claim 13, wherein the conductive spacer is formed at a position corresponding to the source electrode and the drain electrode. 서로 대면하는 제 1 기판 및 제 2 기판;A first substrate and a second substrate facing each other; 상기 제 1 기판상에 일 방향으로 연장되며, 서로 이격된 게이트 라인 및 제 1 센싱 라인;A gate line and a first sensing line extending in one direction on the first substrate and spaced apart from each other; 상기 게이트 라인과 교차되는 타 방향으로 연장되며, 서로 이격된 데이터 라 인 및 제 2 센싱 라인;A data line and a second sensing line extending in another direction crossing the gate line and spaced apart from each other; 상기 게이트 라인 및 데이터 라인의 근처에 형성된 픽셀 전극;A pixel electrode formed near the gate line and the data line; 상기 게이트 라인, 데이터 라인 및 픽셀 전극과 연결된 픽셀 구동용 박막 트랜지스터;A pixel driving thin film transistor connected to the gate line, the data line and the pixel electrode; 전원 라인과 제 1 및 제 2 센싱 라인에 연결되며, 상기 제 2 기판의 도전성 스페이서에 의해 구동되는 터치 위치 검출용 박막 트랜지스터를 포함하는 표시 장치.And a thin film transistor for touch position detection connected to a power line and first and second sensing lines and driven by a conductive spacer of the second substrate. 제 16 항에 있어서, 상기 전원 라인은 상기 게이트 라인 또는 데이터 라인을 포함하는 표시 장치.The display device of claim 16, wherein the power line includes the gate line or a data line. 제 17 항에 있어서, 상기 터치 위치 검출용 박막 트랜지스터는 상기 전원 라인과 연결된 소오스 전극, 상기 제 1 센싱 라인과 연결된 드레인 전극 및 게이트 전극으로 작용하는 상기 도전성 스페이서을 포함하는 제 1 박막 트랜지스터; 및The thin film transistor of claim 17, wherein the touch position detecting thin film transistor comprises: a first thin film transistor including a source electrode connected to the power line, a drain electrode connected to the first sensing line, and the conductive spacer serving as a gate electrode; And 상기 전원 라인과 연결된 소오스 전극, 제 2 센싱 라인과 연결된 드레인 전극 및 상기 게이트 전극으로 작용하는 상기 도전성 스페이서를 포함하는 제 2 박막 트랜지스터를 포함하는 표시 장치.And a second thin film transistor including a source electrode connected to the power line, a drain electrode connected to a second sensing line, and the conductive spacer serving as the gate electrode.
KR1020080032206A 2008-03-19 2008-04-07 Display and method of manufacturing the same KR101390400B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US12/357,281 US8179482B2 (en) 2008-03-19 2009-01-21 Touch panel display and method of manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20080025536 2008-03-19
KR1020080025536 2008-03-19

Publications (2)

Publication Number Publication Date
KR20090100185A KR20090100185A (en) 2009-09-23
KR101390400B1 true KR101390400B1 (en) 2014-04-30

Family

ID=41358588

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080032206A KR101390400B1 (en) 2008-03-19 2008-04-07 Display and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR101390400B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101675848B1 (en) * 2010-06-25 2016-11-14 엘지디스플레이 주식회사 Liquid crystal display device having touch sensor embedded therein
JP6316371B2 (en) * 2016-10-13 2018-04-25 Nissha株式会社 Pressure sensor
CN116437727B (en) * 2023-06-14 2023-11-07 北京京东方技术开发有限公司 Display panel and display device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040201786A1 (en) 2003-04-08 2004-10-14 Park Sang-Jin Display device with display panel processing input data
US20050052435A1 (en) 2003-09-08 2005-03-10 Jong-Whan Cho Image display system with light pen

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040201786A1 (en) 2003-04-08 2004-10-14 Park Sang-Jin Display device with display panel processing input data
US20050052435A1 (en) 2003-09-08 2005-03-10 Jong-Whan Cho Image display system with light pen

Also Published As

Publication number Publication date
KR20090100185A (en) 2009-09-23

Similar Documents

Publication Publication Date Title
US8179482B2 (en) Touch panel display and method of manufacturing the same
KR101205539B1 (en) Liquid crystal display panel and liquid crystal display panel having the same
KR101382557B1 (en) Display apparatus
KR102513640B1 (en) Display device with a built-in touch screen and method for driving the saem
JP4914149B2 (en) Display panel, display device including the same, and touch position detection method for display device
US9293078B2 (en) Display device integrated with touch screen panel and method of driving the same
KR101451938B1 (en) Display panel with a built-in touch screen
CN101592810B (en) Liquid crystal display device
US9201261B2 (en) Liquid crystal display device having touch sensor embedded therein, method of driving the same and method of fabricating the same
KR101338011B1 (en) Displya device
JP5797897B2 (en) LCD with integrated touch screen panel
KR101437866B1 (en) Display device and control method of the same
CN105093593A (en) Display substrate and testing method and display device thereof
US20090091546A1 (en) Display with touch screen panel and method of manufacturing the same
JP2016192227A (en) Touch screen panel-integrated display panel and integrated circuit for driving the same
KR20080007812A (en) Touch screen display apparatus and method of driving the same
CN107015679B (en) Display device having touch screen therein
JP2016518651A (en) Built-in capacitive touch panel and display device
KR20120057403A (en) Liquid crystal display device with a built in touch screen and driving mehtod thereof
KR20090002753A (en) Thin film transistor array panel and display appratus having the same
KR102435900B1 (en) Display device
US9477105B2 (en) Display device
KR20170080273A (en) Liquid crystal display device
KR101292249B1 (en) Display apparatus
KR20140087481A (en) Liquid crystal display device having in cell type touch sensing function

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 6