KR101383793B1 - 시스템 온 칩에서 메모리 할당 방법 및 장치 - Google Patents

시스템 온 칩에서 메모리 할당 방법 및 장치 Download PDF

Info

Publication number
KR101383793B1
KR101383793B1 KR1020080001141A KR20080001141A KR101383793B1 KR 101383793 B1 KR101383793 B1 KR 101383793B1 KR 1020080001141 A KR1020080001141 A KR 1020080001141A KR 20080001141 A KR20080001141 A KR 20080001141A KR 101383793 B1 KR101383793 B1 KR 101383793B1
Authority
KR
South Korea
Prior art keywords
bucket
dedicated
area
memory
allocator
Prior art date
Application number
KR1020080001141A
Other languages
English (en)
Other versions
KR20090075324A (ko
Inventor
이중희
이준환
이승욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080001141A priority Critical patent/KR101383793B1/ko
Publication of KR20090075324A publication Critical patent/KR20090075324A/ko
Application granted granted Critical
Publication of KR101383793B1 publication Critical patent/KR101383793B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

본 발명은 시스템 온 칩에서 메모리 할당 방법 및 장치에 관한 것으로서, 각 객체별로 소정 크기를 갖는 소정 개수의 버킷을 전용 영역으로 설정하는 과정과, 상기 설정된 전용 영역을 제외한 나머지 영역을 공유 영역으로 설정하는 과정과, 특정 객체에 대한 메모리 할당이 요청될 시에 상기 전용 영역에서 해당 객체의 버킷에 빈 공간이 존재하는지 여부를 검사하는 과정과, 상기 전용 영역에서 해당 객체의 버킷에 빈 공간이 존재할 시 상기 빈 공간이 존재하는 버킷을 할당하고, 상기 전용 영역에서 해당 객체의 버킷에 빈 공간이 존재하지 않을 시 상기 공유 영역을 할당하는 과정을 포함하여, 전용 영역(Dedicated Region)을 이용하여 메모리를 동적으로 할당함으로써, 조각화(fragmentation) 현상을 최소화시켜 효율을 극대화시키면서 공유 영역을 활용하여 예외적인(exceptional) 경우의 메모리 낭비를 감소시킬 수 있다.
메모리 할당, 전용 영역, 공유 영역, 동적 메모리

Description

시스템 온 칩에서 메모리 할당 방법 및 장치{APPARATUS AND METHOD FOR MEMORY ALLOCATING IN SYSTEM ON CHIP}
본 발명은 시스템 온 칩에서 메모리 할당 방법 및 장치에 관한 것으로서, 특히 전용 영역(Dedicated Region)을 이용하여 메모리를 동적으로 할당하는 방법 및 장치에 관한 것이다.
최근, 시스템 온 칩에 대한 성능 향상이 요구됨에 따라 하드웨어 액셀러레이터(hardware accelerator), 멀티프로세서(multi-processor)등과 같은 복수 개의 프로세싱 요소(processing element)들의 사용이 증가하고 있다. 이때, 상기 프로세싱 요소들 간에 데이터 통신을 위하여 공유 메모리(shared memory)가 사용된다.
일반적으로, 상기 공유 메모리에 캐쉬(cache)를 갖는 프로세서가 액세스(access)할 경우에는 상기 캐쉬에 비간섭적인(incoherency) 문제가 발생될 수 있다. 이러한 문제를 피하기 위해 상기 공유 메모리를 비캐쉬(non-cachable) 영역으로 설정하거나 필요할 때에 상기 캐쉬를 플러쉬(flush)시키거나 하드웨어로 간섭적 인 프로토콜(coherency protocol)을 구현하는 등의 특별한 관리가 필요하게 된다. 이에 따라, 일반적으로 상기 공유 메모리에는 특정 객체(object)만을 저장하게 된다. 여기서, 어떤 객체가 상기 공유 메모리에 저장될 것인지는 보통 소프트웨어의 개발 중에 결정된다.
상기 공유 메모리에 저장되는 객체들 중에는 작은 메시지와 같이 정적(static)으로 관리되는 객체도 있으나, 멀티미디어 스트림 혹은 네트워크 패킷 등과 같이 동적으로 관리되는 객체들도 있다. 이때, 상기 공유 메모리에 저장되는 객체들을 동적으로 관리하기 위해서는 별도의 메모리 할당기가 필요되며, 통상적으로 별도의 메모리 할당기가 관리하는 영역을 힙 스토리지(heap storage)라 칭한다.
종래에는 상기 메모리 할당기를 통해 힙 스토리지의 공유 메모리를 감소시킴으로써, 시스템 전체의 성능을 높이고, 전력 소모를 최소화하며 비용을 감소시키기 위한 기법들이 제공되고 있다.
특히, 종래에는 일반적 용도의 동적 할당기(General Purpose dynamic allocator)를 통해 힙 스토리지 영역을 관리하였으나, 이는 저장되는 객체들의 종류를 미리 알 수 있는 힙 스토리지의 특성을 충분히 활용하지 못해 그 효율성이 떨어지는 문제점을 가진다.
본 발명은 상술한 바와 같은 문제점을 해결하기 위해 도출된 것으로서, 본 발명의 목적은 시스템 온 칩에서 메모리 할당 방법 및 장치를 제공함에 있다.
본 발명의 다른 목적은 전용 영역을 이용하여 메모리 할당의 효율을 극대화하는 방법 및 장치를 제공함에 있다.
상술한 목적들을 달성하기 위한 본 발명의 제 1 견지에 따르면, 시스템 온 칩에서 메모리 할당 방법은, 각 객체별로 소정 크기를 갖는 소정 개수의 버킷을 전용 영역으로 설정하는 과정과, 상기 설정된 전용 영역을 제외한 나머지 영역을 공유 영역으로 설정하는 과정과, 특정 객체에 대한 메모리 할당이 요청될 시에 상기 전용 영역에서 해당 객체의 버킷에 빈 공간이 존재하는지 여부를 검사하는 과정과, 상기 전용 영역에서 해당 객체의 버킷에 빈 공간이 존재할 시 상기 빈 공간이 존재하는 버킷을 할당하고, 상기 전용 영역에서 해당 객체의 버킷에 빈 공간이 존재하지 않을 시 상기 공유 영역을 할당하는 과정을 포함하는 것을 특징으로 한다.
상술한 목적들을 달성하기 위한 본 발명의 제 2 견지에 따르면, 시스템 온 칩에서 메모리 할당 장치는, 각각의 객체에 대한 전용 버킷으로 설정되는 전용 영역과 상기 전용 영역을 제외한 나머지 영역인 공유 영역을 포함하는 메모리와, 상기 전용 영역을 관리하는 전용 할당기와 공유 영역을 관리하는 공유 할당기를 포함 하여 특정 객체에 대한 메모리 할당이 요청될 시에 상기 전용 영역에서 해당 객체의 버킷에 빈 공간이 존재하는지 여부에 따라 상기 전용 영역 혹은 공유 영역을 할당하는 메모리 할당기를 포함하는 것을 특징으로 한다.
본 발명은 시스템 온 칩에서 전용 영역(Dedicated Region)을 이용하여 메모리를 동적으로 할당함으로써, 조각화(fragmentation) 현상을 최소화시켜 효율을 극대화시키면서 공유 영역을 활용하여 예외적인(exceptional) 경우의 메모리 낭비를 감소시킬 수 있는 효과가 있다. 또한, 전용 영역의 버킷 개수를 수학적 분석을 통해 결정함으로써, 메모리 할당의 효과를 극대화시킬 수 있는 효과가 있다.
이하 본 발명의 바람직한 실시 예를 첨부된 도면을 참조하여 설명한다. 그리고, 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략한다.
이하 본 발명에서는 시스템 온 칩에서 전용 영역(Dedicated Region)을 이용하여 메모리를 동적으로 할당하는 방법 및 장치에 대해 설명할 것이다.
도 1인 본 발명에 따른 시스템 온 칩에서 메모리 할당을 위한 블록 구성을 도시하고 있다.
상기 도 1에 도시된 바와 같이, 본 발명은 메모리 할당기(memory allocator)(101)와 제한된 힙 저장부(confined heap storage)(111)를 포함하여 구성된다.
먼저, 상기 메모리 할당기(101)는 전용 할당기(dedicated allocator)(103)와 공유 할당기(shared allocator)(105)로 구성됨으로써, 전용 영역(dedicated region)(113)과 공유 영역(shared region)(115)으로 구분된 상기 제한된 힙 저장부(111)의 각 영역을 관리한다. 즉, 상기 제한된 힙 저장부(111)는 도 2에 도시된 바와 같이, 전용 영역(201)과 공유 영역(203)으로 구분되며, 상기 전용 영역(113)은 상기 전용 할당기에 의해 각 객체(object)별로 할당된 전용 버킷을 가지게 된다. 이때, 본 발명에서는 n개의 객체에 대하여 i번째 객체 하나의 크기(Si)와 전용 버킷의 개수 Ni는 미리 주어짐을 가정한다.
상기 메모리 할당기(101)는 i번째 객체가 Ni개 이상의 버킷을 필요로 할 경우, 전용 할당기(103)를 통해 상기 Ni까지를 상기 전용 영역(113)에 할당하고, 나머지는 상기 공유 할당기(105)를 통해 상기 공유 영역(115)에 할당되도록 한다. 여기서, 상기 공유 할당기(105)는 종래에 제공되는 일반적 용도의 동적 할당기들 중 하나를 그대로 이용한다.
그러면, 이하에서 상기 메모리 할당기(101)의 동작 방법과 상기 각 객체의 전용 버킷 수를 결정하는 방법에 대해 살펴보기로 한다. 이때, 본 발명에서는 기존의 메모리 할당기와 동일한 인터페이스를 유지하며 메모리를 할당하는 방법과 상기 기존의 인터페이스를 변경하여 수행시간을 단축시키는 메모리 할당 방법을 제시하기로 한다.
먼저, 기존의 메모리 할당기와 동일한 인터페이스를 유지하며 메모리를 할당하는 방법에 대해 살펴보기로 한다. 여기서, 기존 메모리 할당기들의 인터페이스를 유지함으로써, 메모리 할당 시에는 크기를 변수(argument)로 전달하고 포인터(pointer)를 전달받으며, 메모리 할당 해제 시에는 포인터만을 전달한다.
도 3은 본 발명의 일 실시 예에 따른 시스템 온 칩에서 메모리 할당기의 동작 절차를 도시하고 있다.
상기 도 3을 참조하면, 메모리 할당기는 301단계에서 데이터 저장을 위한 메모리 영역 할당이 필요되면, 즉, 메모리 할당을 위한 함수가 호출되면, 303단계로 진행하여 메모리 영역 초기화가 미리 수행되었는지 여부를 검사하여 메모리 영역 초기화가 필요한지 판단한다.
만일, 상기 메모리 영역 초기화가 미리 수행되어 초기화가 필요하지 않을 시, 상기 메모리 할당기는 하기 311단계로 진행한다.
반면, 상기 메모리 영역 초기화가 미리 수행되지 않아 초기화가 필요할 시, 상기 메모리 할당기는 305단계에서 저레벨 할당기(low-level allocator)로부터 인덱스 i를 갖는 n개의 객체 각각에 대해 Si·Ni 크기의 연속된 전용영역을 할당받고, 307단계에서 상기 n개의 객체 각각에 대해 할당받은 연속된 전용 영역을 Ni개의 버킷으로 균등 분할한 후, 309단계로 진행하여 상기 균등 분할된 각 버킷을 해제 리스트(free list)에 추가한다. 여기서, 상기 저레벨 할당기는 프로그램의 데이 터 공간(data space)을 요청하는 크기만큼 증가시켜주는 시스템 호(system call)를 의미하는 것으로서, 보통의 동적 메모리 할당기들도 이를 이용하여 자신이 관리할 영역을 할당받는다. 이때, 상기 해제 리스트는 링크드 리스트(linked-list)일 수 있으며, 스택(stack)이나 비트 맵(bit map) 형태일 수도 있다.
이후, 상기 메모리 할당기는 311단계에서 전용 영역에서 요청된 크기의 버킷에 빈 공간이 존재하는지 확인한다. 상기 버킷에 빈 공간이 존재할 시, 상기 메모리 할당기는 313단계로 진행하여 전용 할당기를 통해 해당 데이터를 상기 버킷에 할당하고, 상기 버킷에 빈 공간이 존재하지 않을 시, 상기 메모리 할당기는 315단계로 진행하여 공유 할당기를 통해 상기 해당 데이터를 공유 영역에 할당한다. 여기서, 종래의 메모리 할당기들은 요청된 크기의 버킷에 빈 공간이 존재하지 않으면 그보다 큰 버킷에 할당을 시도하는 반면, 본 발명에서는 공유 영역에 할당함으로써, 전용 할당기에 의한 조각화(fragmentation) 현상을 감소시킬 수 있다.
이후, 상기 메모리 할당기는 317단계에서 할당된 메모리 영역의 해제가 필요되면, 319단계에서 전용 영역의 각 객체들에 대한 시작 주소와 끝 주소를 해제할 버킷의 주소와 비교하여 상기 해제할 버킷이 어떤 객체에 속하는지 판단한다.
상기 메모리 할당기는 321단계에서 상기 주소 비교 결과 상기 해제할 버킷의 주소가 전용 영역의 i번째 객체에 속할 경우, 323단계로 진행하여 상기 버킷을 상기 i번째 객체의 해제 리스트에 추가하고, 상기 주소 비교 결과 상기 해제할 버킷의 주소가 전용 영역의 i번째 객체에 속하지 않을 경우, 325단계로 진행하여 공유 영역에서 할당받은 것이므로, 공유 할당기를 통해 해당 공유 영역의 할당을 해제한 후, 본 발명에 따른 알고리즘을 종료한다.
다음으로, 기존 메모리 할당기의 인터페이스를 변경하여 메모리 할당 시간을 단축시키는 방법에 대해 살펴보기로 한다. 여기서는, 각 객체들의 인덱스를 호출자(caller)에서 관리하여 메모리 할당 혹은 해제 시에 해당 인덱스를 메모리 할당기에게 전달함으로써, 모든 객체들을 검색하는 오버헤드를 감소시킬 수 있다.
도 4는 본 발명의 다른 실시 예에 따른 시스템 온 칩에서 메모리 할당기의 동작 절차를 도시하고 있다.
상기 도 4를 참조하면, 먼저 메모리 할당기는 401단계에서 매 객체마다 초기화 함수를 호출하여 저레벨 할당기로부터 소정 크기(S)를 갖는 n 개의 버킷을 할당받고, 403단계에서 각 버킷을 해제 리스트에 추가한 후, 405단계로 진행하여 해당 객체의 인덱스를 호출자(caller)에게 리턴(return)한다. 이때, 상기 호출자는 리턴된 인덱스를 보관하고 있어야 한다.
이후, 상기 메모리 할당기는 407단계에서 데이터 저장을 위한 메모리 할당이 필요한지 검사하여 메모리 할당이 필요될 시, 409단계에서 할당하고자 하는 객체의 인덱스만 할당 함수의 변수로 전달하여 해당 버킷에 빈 공간이 존재하는지 검사한다.
상기 버킷에 빈 공간이 존재할 시, 상기 메모리 할당기는 411단계에서 전용 할당기를 통해 해당 데이터를 빈 버킷에 할당하고, 상기 버킷에 빈 공간이 존재하지 않을 시, 상기 메모리 할당기는 413단계에서 공유 할당기를 통해 해당 데이터를 공유 영역에 할당한다. 이때, i번째 객체의 크기는 상기 초기화 함수가 호출될 때 상기 메모리 할당기가 미리 저장해야 한다.
이후, 상기 메모리 할당기는 415단계에서 할당된 메모리 영역의 해제가 필요되면, 417단계에서 전용 영역의 i번째 객체의 시작 주소와 끝 주소를 해제할 버킷의 주소와 비교하여 상기 해제할 버킷이 상기 i번째 객체에 속하는지 판단한다.
상기 메모리 할당기는 419단계에서 상기 주소 비교 결과 상기 해제할 버킷의 주소가 전용 영역의 i번째 객체에 속할 경우, 421단계로 진행하여 상기 버킷을 상기 i번째 객체의 해제 리스트에 추가하고, 상기 주소 비교 결과 상기 해제할 버킷의 주소가 전용 영역의 i번째 객체에 속하지 않을 경우, 423단계로 진행하여 공유 영역에서 할당받은 것이므로, 공유 할당기를 통해 해당 공유 영역의 할당을 해제한 후, 본 발명에 따른 알고리즘을 종료한다. 여기서, 상기 해제시에 해제할 버킷의 포인터와 인덱스를 변수로 전달함으로써, 모든 객체를 다 검사할 필요없이 주어진 인덱스의 객체만을 확인하고, 해당 객체에 속하지 않을 경우 공유 영역으로 반환함으로써, 해제 속도를 향상시킬 수 있다.
마지막으로, 도 5를 참조하여 각 객체의 전용 버킷 수(Ni)를 결정하는 방법에 대해 살펴보기로 한다.
도 5는 본 발명의 실시 예에 따른 시스템 온 칩에서 전용 영역의 버킷 수를 결정하는 절차를 도시하고 있다. 여기서, 각 객체별로 메모리 사용량에 대한 프로파일(profile) 정보가 미리 제공됨을 가정하며, 상기 프로파일 정보가 제공되지 않 을 경우, 사용자의 배경지식으로 상기 프로파일 정보를 어느 정도 결정할 수 있을 것이다. 예를 들어, i번째 객체가 일반적인 상황에서는 10개 정도 사용되고 특별한 상황에서만 20개 정도 사용된다고 하면, 사용자는 i번째 객체의 버킷 수 Ni를 10으로 설정할 수 있을 것이다. 하지만, 보다 체계적으로 버킷 수를 결정하기 위해서 시간 t에서 필요한 i번째 객체의 개수 Pi(t)가 미리 제공됨을 가정하기로 한다.
상기 도 5를 참조하면, 메모리 할당기는 501단계에서 각 객체별로 Pi(t)의 최대 값(Mi)을 산출한다. 여기서, 상기 Pi(t)는 시간 t에서 필요한 i번째 객체의 개수를 나타낸다.
이후, 상기 메모리 할당기는 503단계에서 버킷의 사용량(R(t))에 대한 최대 값(R(T))을 산출한다. 즉, 상기 메모리 할당기는 이미 사용중이거나 예약되어 다른 용도로 사용할 수 없는 영역의 합을 나타내는 R(t)에 대한 최대 값을 산출한다.
여기서, 상기 R(t)는 하기 수학식 1과 같이 나타낼 수 있다.
Figure 112008000645614-pat00001
여기서, Si는 인덱스 i를 가지는 객체의 버킷 크기를 나타내며, pi(t)는 시간 t에서 필요한 i번째 객체의 개수를 나타낸다.
이후, 상기 메모리 할당기는 505단계에서 상기 503단계에서 산출된 최대 값을 이용하여 각 객체별로 하기 수학식 2와 같은 Bi(t)를 구한 후, 상기 Bi(t)의 최소 값(Ai)을 산출한다.
Figure 112008000645614-pat00002
여기서, MAX(A, B)는 A와 B 중 더 큰 값을 나타낸다.
이후, 상기 메모리 할당기는 507단계에서 상기 501단계에서 산출된 Mi와 상기 505단계에서 산출된 Ai를 이용하여 하기 수학식 3과 같이 Ni를 선택한다.
Figure 112008000645614-pat00003
여기서,
Figure 112008000645614-pat00004
는 Ai를 Si로 나누어 소수점 이하를 버린 값을 의미한다.
상기 메모리 할당기는 상기와 같이, 전용 영역에서 i번째 객체에 대한 버킷 수 Ni를 선택한 후 본 발명에 따른 알고리즘을 종료한다.
상술한 바와 같이, 본 발명에 따른 메모리 할당기를 사용하면 제한된 힙 저장부(confined heap storage)의 크기를 최소화시킬 수 있다. 시간 t에서 상기 제한된 힙 저장부의 크기는 버킷의 사용량 R(t), 내부 및 외부 조각화(internal & external fragmentation)된 영역의 크기 F(t), 오버헤드(overhead) H(t)의 합의 최대 값보다 항상 커야 한다. 여기서, 상기 내부 조각화된 영역의 크기는 실제 할당 된 영역이 요청된 크기보다 커서 사용되지 않는 부분의 합을 의미하며, 외부 조각화된 영역의 크기는 사용되고 있지 않으나 요청된 크기보다 작아 할당할 수 없는 영역의 합을 의미한다. 또한 상기 오버헤드 호출자(caller)에 의해 사용되는 영역이 아닌 메모리 관리를 위하여 할당기에서 필요한 영역을 의미한다. 여기서 H(t)는 C(t)의 최대 값에 큰 영향이 없으므로 무시할 수 있으며, F(t)는 시나리오(scenario)에 영향을 많이 받기 때문에 시뮬레이션(simulation)을 직접 수행해 보지 않고는 정확히 알기 어렵다. 하지만, 상기 전용 할당기가 관리하는 영역에 대해서 조각화된 영역이 발생되지 않는 것은 확실하다. 따라서 가능한 Ni를 크게 하여 조각화가 발생될 확률을 줄인다면 F(t)의 최대값을 감소시킬 수 있는 가능성이 커진다.
그러나 Ni를 너무 크게 결정하면, 오히려 R(t)가 증가할 수 있는 문제점이 있다. 이는 특정 객체가 예외적인 상황에서 많이 사용되는 경우에 다른 객체의 전용 영역에 빈 공간이 있더라도 상기 특정 객체가 이 공간을 사용할 수는 없기 때문이다. 하지만, 상기 R(t)값이 전반적으로 커지더라도 R(t)값의 최대값인 R(T)가 커지지 않으면 문제가 되지 않으므로, 상기 도 5와 같은 방법을 사용하면, 상기 R(t)값의 최대값은 기존의 일반적 용도의 동정 할당기와 동일하게 유지하면서 Ni를 극대화하여 조각화 현상을 줄일 수 있다.
즉, 본 발명에 따른 메모리 할당기는 조각화를 최소화하여 효율을 극대화하면서도 공유 영역을 활용하여 예외적인 경우에 대한 메모리 낭비를 감소시킬 수 있다. 또한 전용 버킷의 개수를 수학적 분석을 통해 결정함으로써, 본 메모리 할당 기의 효과를 극대화할 수 있다.
한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능하다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
도 1인 본 발명에 따른 시스템 온 칩에서 메모리 할당을 위한 블록 구성을 도시하는 도면,
도 2는 본 발명의 실시 예에 따른 시스템 온 칩에서 제한된 힙 스토리지의 구성을 도시하는 도면,
도 3은 본 발명의 일 실시 예에 따른 시스템 온 칩에서 메모리 할당기의 동작 절차를 도시하는 도면,
도 4는 본 발명의 다른 실시 예에 따른 시스템 온 칩에서 메모리 할당기의 동작 절차를 도시하는 도면, 및
도 5는 본 발명의 실시 예에 따른 시스템 온 칩에서 전용 영역의 버킷 수를 결정하는 절차를 도시하는 도면.

Claims (13)

  1. 시스템 온 칩에서 메모리 할당 방법에 있어서,
    각 객체별로 소정 크기를 갖는 소정 개수의 버킷을 전용 영역으로 설정하는 과정과,
    상기 설정된 전용 영역을 제외한 나머지 영역을 공유 영역으로 설정하는 과정과,
    특정 객체에 대한 메모리 할당이 요청될 시에 상기 전용 영역에서 해당 객체의 버킷에 빈 공간이 존재하는지 여부를 검사하는 과정과,
    상기 전용 영역에서 해당 객체의 버킷에 빈 공간이 존재할 시 상기 빈 공간이 존재하는 버킷을 할당하고, 상기 전용 영역에서 해당 객체의 버킷에 빈 공간이 존재하지 않을 시 상기 공유 영역을 할당하는 과정을 포함하는 것을 특징으로 하는 방법.
  2. 제 1항에 있어서,
    메모리 할당 해제가 요청될 시에 포인터를 이용하여 전용 영역에서 각 객체들의 시작 및 끝 주소와 해제할 버킷의 주소를 비교하여 상기 해제할 버킷이 전용 영역에 포함되는지 여부를 판단하는 과정을 포함하는 것을 특징으로 하는 방법.
  3. 제 1항에 있어서,
    메모리 할당 해제가 요청될 시에 해제할 버킷의 인덱스와 동일한 인덱스를 가지는 객체의 시작 및 끝 주소와 해제할 버킷의 주소를 비교하여 상기 해제할 버킷이 전용 영역에 포함되는지 여부를 판단하는 과정을 포함하는 것을 특징으로 하는 방법.
  4. 제 2항 또는 제 3항에 있어서,
    상기 주소 비교 결과 상기 해제할 버킷이 전용 영역에 포함될 시, 상기 전용 영역을 통해 버킷의 할당을 해제하는 과정과,
    상기 주소 비교 결과 상기 해제할 버킷이 전용 영역에 포함되지 않을 시, 상기 공유 영역을 통해 해당 버킷의 할당을 해제하는 과정을 포함하는 것을 특징으로 하는 방법.
  5. 제 1항에 있어서,
    상기 각 객체별로 설정되는 버킷의 수는,
    하기 수학식 4와 같이 결정하는 것을 특징으로 하는 방법.
    Figure 112008000645614-pat00005
    Figure 112008000645614-pat00006
    Figure 112008000645614-pat00007
    여기서, Si는 인덱스 i를 가지는 객체의 버킷 크기를 의미하며, pi(t)는 시간 t에서 필요한 i번째 객체의 개수를 의미하며, R(T)는 R(t)의 최대값을 의미하며, MAX(A, B)는 A와 B 중 더 큰 값을 의미하며, Mi는 pi(t)의 최대값을 의미하며, Ai는 Bi(t)의 최소값을 의미함.
  6. 시스템 온 칩에서 메모리 할당 장치에 있어서,
    각각의 객체에 대한 전용 버킷으로 설정되는 전용 영역과 상기 전용 영역을 제외한 나머지 영역인 공유 영역을 포함하는 메모리와,
    상기 전용 영역을 관리하는 전용 할당기와 공유 영역을 관리하는 공유 할당기를 포함하여 특정 객체에 대한 메모리 할당이 요청될 시에 상기 전용 영역에서 해당 객체의 버킷에 빈 공간이 존재하는지 여부에 따라 상기 전용 영역 혹은 공유 영역을 할당하는 메모리 할당기를 포함하는 것을 특징으로 하는 장치.
  7. 제 6항에 있어서,
    상기 메모리 할당기는,
    상기 전용 영역에서 해당 객체의 버킷에 빈 공간이 존재할 시 상기 전용 할당기를 통해 상기 빈 공간이 존재하는 버킷을 할당하고, 상기 전용 영역에서 해당 객체의 버킷에 빈 공간이 존재하지 않을 시 상기 공유 할당기를 통해 상기 공유 영역을 할당하는 것을 특징으로 하는 장치.
  8. 제 6항에 있어서,
    상기 메모리 할당기는,
    메모리 할당 해제가 요청될 시에 포인터를 이용하여 전용 영역에서 각 객체들의 시작 및 끝 주소와 해제할 버킷의 주소를 비교하여 상기 해제할 버킷이 전용 영역에 포함되는지 여부를 판단하는 것을 특징으로 하는 장치.
  9. 제 6항에 있어서,
    상기 메모리 할당기는,
    메모리 할당 해제가 요청될 시에 해제할 버킷의 인덱스와 동일한 인덱스를 가지는 객체의 시작 및 끝 주소와 해제할 버킷의 주소를 비교하여 상기 해제할 버킷이 전용 영역에 포함되는지 여부를 판단하는 것을 특징으로 하는 장치.
  10. 제 8항 또는 제 9항에 있어서,
    상기 메모리 할당기는,
    상기 주소 비교 결과 상기 해제할 버킷이 전용 영역에 포함될 시, 상기 전용 할당기를 이용하여 전용 영역에서 버킷의 할당을 해제하고, 상기 주소 비교 결과 상기 해제할 버킷이 전용 영역에 포함되지 않을 시, 상기 공유 할당기를 이용하여 상기 공유 영역에서 해당 버킷의 할당을 해제하는 것을 특징으로 하는 장치.
  11. 제 6항에 있어서,
    상기 각각의 객체에 대해 설정되는 전용 버킷의 수는,
    하기 수학식 5와 같이 결정하는 것을 특징으로 하는 장치.
    Figure 112008000645614-pat00008
    Figure 112008000645614-pat00009
    Figure 112008000645614-pat00010
    여기서, Si는 인덱스 i를 가지는 객체의 버킷 크기를 의미하며, pi(t)는 시 간 t에서 필요한 i번째 객체의 개수를 의미하며, R(T)는 R(t)의 최대값을 의미하며, MAX(A, B)는 A와 B 중 더 큰 값을 의미하며, Mi는 pi(t)의 최대값을 의미하며, Ai는 Bi(t)의 최소값을 의미함.
  12. 제 1항에 있어서,
    상기 각 객체별로 소정 크기를 갖는 버킷을 전용 영역으로 설정하는 과정은,
    특정 시점에 필요로 되는 각 객체의 개수를 기반으로 각 객체의 전용 버킷 수를 결정하는 과정과,
    상기 각 객체별로 결정된 전용 버킷 수에 대응하는 소정 개수의 버킷을 해당 객체의 전용 영역으로 설정하는 과정을 포함하는 방법.
  13. 제 6항에 있어서,
    상기 메모리 할당기는,
    특정 시점에 필요로 되는 각 객체의 개수를 기반으로 각 객체의 전용 버킷 수를 결정하고, 상기 각 객체별로 결정된 버킷 수에 대응하는 소정 개수의 버킷을 해당 객체의 전용 영역으로 설정하는 것을 특징으로 하는 장치.
KR1020080001141A 2008-01-04 2008-01-04 시스템 온 칩에서 메모리 할당 방법 및 장치 KR101383793B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080001141A KR101383793B1 (ko) 2008-01-04 2008-01-04 시스템 온 칩에서 메모리 할당 방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080001141A KR101383793B1 (ko) 2008-01-04 2008-01-04 시스템 온 칩에서 메모리 할당 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20090075324A KR20090075324A (ko) 2009-07-08
KR101383793B1 true KR101383793B1 (ko) 2014-04-09

Family

ID=41332550

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080001141A KR101383793B1 (ko) 2008-01-04 2008-01-04 시스템 온 칩에서 메모리 할당 방법 및 장치

Country Status (1)

Country Link
KR (1) KR101383793B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200050886A (ko) * 2018-11-02 2020-05-12 요코가와 덴키 가부시키가이샤 엔지니어링 장치, 엔지니어링 장치의 제어 방법 및 프로그램

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102117511B1 (ko) * 2013-07-30 2020-06-02 삼성전자주식회사 프로세서 및 메모리 제어 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020056970A (ko) * 2000-12-30 2002-07-11 윤종용 엠베드 시스템의 동적 메모리 관리방법 및 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020056970A (ko) * 2000-12-30 2002-07-11 윤종용 엠베드 시스템의 동적 메모리 관리방법 및 장치

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Audrey Marchand et al.,‘Memory resource management for real-time systems’, IEEE 19th Euromicro Conference on Real-Time Systems, 2007.*
Audrey Marchand et al.,'Memory resource management for real-time systems', IEEE 19th Euromicro Conference on Real-Time Systems, 2007. *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200050886A (ko) * 2018-11-02 2020-05-12 요코가와 덴키 가부시키가이샤 엔지니어링 장치, 엔지니어링 장치의 제어 방법 및 프로그램
KR102280116B1 (ko) * 2018-11-02 2021-07-20 요코가와 덴키 가부시키가이샤 엔지니어링 장치, 엔지니어링 장치의 제어 방법 및 프로그램
US11132184B2 (en) 2018-11-02 2021-09-28 Yokogawa Electric Corporation Engineering apparatus, control method, and program for executing a control application

Also Published As

Publication number Publication date
KR20090075324A (ko) 2009-07-08

Similar Documents

Publication Publication Date Title
US9086952B2 (en) Memory management and method for allocation using free-list
US10552337B2 (en) Memory management and device
US7882505B2 (en) Method and apparatus for switching between per-thread and per-processor resource pools in multi-threaded programs
JP4702127B2 (ja) 仮想計算機システム及びその物理リソース再構成方法並びにプログラム
US7206890B2 (en) System and method for reducing accounting overhead during memory allocation
US7590816B2 (en) Computer system, management computer and storage system, and storage area allocation amount controlling method
US8095736B2 (en) Methods and systems for dynamic cache partitioning for distributed applications operating on multiprocessor architectures
US7418568B2 (en) Memory management technique
CN107783812B (zh) 虚拟机内存管理方法及装置
KR20130055515A (ko) 데이터 프로세싱 시스템의 메모리 사용을 추적하는 방법
CN109582600B (zh) 一种数据处理方法及装置
EP2645259A1 (en) Method, device and system for caching data in multi-node system
JP2013513174A (ja) 仮想マシンのストレージスペースおよび物理ホストを管理するための方法およびシステム
US20040250041A1 (en) Heap allocation
CN110727517A (zh) 一种基于分区设计的内存分配方法和装置
US8671248B2 (en) Architecture support of memory access coloring
US20100325360A1 (en) Multi-core processor and multi-core processor system
US20210191777A1 (en) Memory Allocation in a Hierarchical Memory System
KR101383793B1 (ko) 시스템 온 칩에서 메모리 할당 방법 및 장치
Deligiannis et al. Adaptive memory management scheme for MMU-less embedded systems
US8447951B2 (en) Method and apparatus for managing TLB
US7434021B2 (en) Memory allocation in a multi-processor system
US7299467B2 (en) Method and system for minimizing memory access latency in a computer system
CN113849311A (zh) 内存空间管理方法、装置、计算机设备和存储介质
WO2008044865A1 (en) Device and method for allocating memory of terminal device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180329

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee