KR101379937B1 - Buffer amplifier circuit of low power-high speed for LCD driving - Google Patents

Buffer amplifier circuit of low power-high speed for LCD driving Download PDF

Info

Publication number
KR101379937B1
KR101379937B1 KR1020120019879A KR20120019879A KR101379937B1 KR 101379937 B1 KR101379937 B1 KR 101379937B1 KR 1020120019879 A KR1020120019879 A KR 1020120019879A KR 20120019879 A KR20120019879 A KR 20120019879A KR 101379937 B1 KR101379937 B1 KR 101379937B1
Authority
KR
South Korea
Prior art keywords
current
input
unit
output
low power
Prior art date
Application number
KR1020120019879A
Other languages
Korean (ko)
Other versions
KR20130098063A (en
Inventor
이상국
조홍수
장영신
한석균
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020120019879A priority Critical patent/KR101379937B1/en
Publication of KR20130098063A publication Critical patent/KR20130098063A/en
Application granted granted Critical
Publication of KR101379937B1 publication Critical patent/KR101379937B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45237—Complementary long tailed pairs having parallel inputs and being supplied in series
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2085—Special arrangements for addressing the individual elements of the matrix, other than by driving respective rows and columns in combination
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 저전력-고속 버퍼 증폭회로에 관한 것으로서, 화상표시장치의 열(column)방향 구동을 위한 버퍼 증폭회로에 있어서, 차동입력단으로부터 입력신호를 입력받아 전류를 출력하는 입력부와, 입력부를 통해 입력되는 입력신호의 변화가 기준값 이상일 경우 입력부의 출력 전류를 흘려 전류전달 경로를 활성화시키는 비교부와, 비교부를 통해 활성화되어 전류를 입력부 또는 출력단으로 전달하며 복수의 전류전달경로로 구성되는 전류전달부 및 전류전달부를 통해 전류를 전달함과 동시에 출력단의 전류를 충전 또는 방전하는 반전증폭부를 포함하여 이루어지는 저전력 고속 버퍼 증폭회로를 일 실시예로 제안한다. 본 발명에 의하면 화상표시장치의 열 구동을 위한 버퍼 증폭회로에 있어서 추가적인 전류의 증가 없이 버퍼 증폭기의 속도를 개선시킬 수 있으며, 슬루잉 상태에 따라 내부 슬루율과 외부 슬루율을 동시에 개선시킬 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a low power-high speed buffer amplification circuit, comprising: an input unit for receiving an input signal from a differential input stage and outputting a current through a input unit, in a buffer amplification circuit for driving in a column direction of an image display apparatus; When the change of the input signal is greater than the reference value, the comparator for activating the current transfer path by flowing the output current of the input unit, the current transfer unit is activated through the comparison unit to transfer the current to the input unit or output stage and consisting of a plurality of current transfer paths; In one embodiment, a low power high speed buffer amplifier circuit including an inversion amplifier for charging or discharging current at an output stage while transferring current through a current transfer unit is provided. According to the present invention, in the buffer amplification circuit for driving the image display device, the speed of the buffer amplifier can be improved without additional current increase, and the internal slew rate and the external slew rate can be simultaneously improved according to the slewing state. .

Figure R1020120019879
Figure R1020120019879

Description

ＬＣＤ 구동을 위한 저전력-고속 버퍼 증폭회로{Buffer amplifier circuit of low power-high speed for LCD driving}Buffer amplifier circuit of low power-high speed for LCD driving

본 발명은 저전력-고속 버퍼 증폭회로에 관한 것으로서, 보다 상세하게는 화상표시장치의 열(column)방향 구동을 위한 버퍼 증폭회로에 있어서 추가적인 정적 전력의 소모 없이 패널로드의 구동속도를 개선시킬 수 있는 저전력-고속 버퍼 증폭회로에 관한 것이다.The present invention relates to a low power-high speed buffer amplification circuit, and more particularly, in a buffer amplification circuit for driving in a column direction of an image display device, the driving speed of a panel load can be improved without additional static power consumption. A low power-fast buffer amplification circuit.

최근 고해상도를 구현하는 대형 디스플레이 제품의 수요가 증가함에 따라 대형 디스플레이를 구동시키는 집적 회로 개발에 대한 연구가 활발히 진행되고 있다.Recently, as the demand for large display products that implement high resolution increases, research into integrated circuits for driving large displays has been actively conducted.

일반적으로 LCD(Liquid Crystal display) 구동 시스템은 행 구동장치(row driver), 열 구동장치(column driver), 타이밍 컨트롤러(T-controller) 및 레퍼런스 소스(reference sources) 등으로 구현된다.In general, a liquid crystal display (LCD) driving system is implemented as a row driver, a column driver, a timing controller, a reference source, and the like.

디스플레이 패널의 크기가 증가하면 한 개의 칩(chip)안에 수백 개의 채널(channel)이 존재하게 되며, 상기 채널(channel)을 각각 구동시키기 위한 열 구동장치 역시 수백 개가 존재하게 된다.As the size of the display panel increases, there are hundreds of channels in one chip, and there are also hundreds of thermal drives for driving the channels.

따라서, 열 구동장치는 저전력과 고속 구동의 특징을 가지는 디스플레이 패널을 구현하는데 있어서 매우 중요한 구성요소가 된다.Accordingly, the thermal drive device is a very important component in implementing a display panel having low power and high speed drive characteristics.

일반적으로 열 구동장치는 쉬프트 레지스터(shift register), 입력 레지스터(input register), 데이터 래치(data latch), 레벨 쉬프터(level shifter), 디지털아날로그 변환기(digital analog converter) 및 버퍼 증폭기로 구성되며, 이 중 버퍼 증폭기는 큰 저항과 커패시턴스를 구비하는 패널을 구동하기 위해 빠른 정착시간(settling time)을 필요로 한다는 점에서 열 구동장치의 구동 속도 측면에서 가장 중요하다.Typically, a column drive consists of a shift register, an input register, a data latch, a level shifter, a digital analog converter, and a buffer amplifier. The medium buffer amplifier is most important in terms of the driving speed of the thermal drive in that a fast settling time is required to drive a panel having a large resistance and capacitance.

도 1은 종래 레일 투 레일(rail to rail) 클래스 AB 버퍼 증폭회로를 도시한 것이다.Figure 1 shows a conventional rail to rail class AB buffer amplifier circuit.

도 1에서 버퍼 증폭회로의 출력노드(OUT)는 반전입력노드(IN-)와 연결되며, 비반전입력노드(IN+)에 포지티브(positive) 신호가 입력될 경우 NMOS 입력 트랜지스터(M5, M6)와 캐스캐이드 트랜지스터(M9~M20)가 출력 PMOS 트랜지스터(M21)의 출력노드에 전류를 공급함으로써 이를 충전시키고, 출력은 입력을 따라가게 된다.In FIG. 1, the output node OUT of the buffer amplifier circuit is connected to the inverting input node IN-, and when the positive signal is input to the non-inverting input node IN +, the output node OUT of the buffer amplifier circuit is connected to the NMOS input transistors M5 and M6. The cascade transistors M9-M20 charge this by supplying current to the output node of the output PMOS transistor M21, and the output follows the input.

또한, 비반전입력노드(IN+)에 네가티브(negative) 신호가 입력될 경우 PMOS 입력 트랜지스터(M7, M8)와 캐스캐이드 트랜지스터(M9~M20)에 의해 NMOS 출력 트랜지스터(M22)를 구동하여 출력노드로부터 전하가 빠져나오면서 출력은 입력을 따라가게 된다.In addition, when a negative signal is input to the non-inverting input node IN +, the NMOS output transistor M22 is driven by the PMOS input transistors M7 and M8 and the cascade transistors M9 to M20 to output the node. As the charge exits, the output follows the input.

이때 트랜지스터 M13과 M14는 플로팅 전류 소스 역할을 하고, 트랜지스터 M15와 M16은 출력 트랜지스터 M22를 클래스 AB 모드로 동작하게 한다.Transistors M13 and M14 serve as floating current sources, while transistors M15 and M16 operate output transistor M22 in class AB mode.

일반적으로 버퍼 증폭기의 속도는 버퍼 증폭기의 내부 슬루율(slew rate)과 외부 슬루율(slew rate)에 의해 결정된다.In general, the speed of a buffer amplifier is determined by the internal slew rate and the external slew rate of the buffer amplifier.

이때. 내부 슬루율은 수학식 1과 같이 입력단에서의 보상 커패시터와 상기 커패시터에 흐르는 전류에 의해 결정되고, 외부 슬루율을 출력단에서 패널의 커패시턴스 구동 성능에 의해 결정되는데, 커패시턴스의 감소는 회로의 안정성을 감소시키며, 전류의 증가는 전력소모의 증가를 야기시킨다는 점에서 문제가 있다.At this time. The internal slew rate is determined by the compensation capacitor at the input and the current flowing through the capacitor, as shown in Equation 1, and the external slew rate is determined by the capacitance driving performance of the panel at the output, and the reduction in capacitance reduces the stability of the circuit. In addition, there is a problem in that an increase in current causes an increase in power consumption.

Figure 112012015950490-pat00001
Figure 112012015950490-pat00001

이러한 문제로 인해 최근에는 정적 전류의 증가없이 슬루잉(slewing)현상이 발생할 경우에만 이를 판단하여 일시적으로 전류를 더 흘려줌으로써 속도를 개선하는 기술이 적용되고 있다.Due to these problems, recently, a technique for improving the speed by determining a slewing phenomenon without increasing the static current and temporarily flowing more current has been applied.

이러한 열 구동장치의 구동 속도 개선 기술과 관련하여 Jinyong Choi와 Kyungyoul Min 및 Changsik Yoo에 의해 제안된 논문 "High-Speed and Low-Power Analog Source Driver for TFT-LCD Using Dynamic Current Biased Operational Amplifier(SID Symposium Digest of Technical Papers, May 2007, vol.38, Issue 1, pp.1647-1650)"은 적응형 다이나믹 바이어스 전류(Adaptive dynamic current bias)를 이용한 클래스 AB 버퍼 증폭기를 개시하고 있다.A paper suggested by Jinyong Choi, Kyungyoul Min, and Changsik Yoo regarding the technology to improve the driving speed of thermal drives is "High-Speed and Low-Power Analog Source Driver for TFT-LCD Using Dynamic Current Biased Operational Amplifier (SID Symposium Digest). of Technical Papers, May 2007, vol. 38, Issue 1, pp. 1647-1650) discloses a Class AB buffer amplifier with adaptive dynamic current bias.

또한, Davide Marano와 Gaetano Palumbo 및 Salvatore Pennisi에 의해 제안된 논문 "A High-Speed Low-Power Out Buffer Amplifier for Large-Size LCD Applications(IEEE International Conference on Electronics, Circuits, and System, 2009, pp.132-135)"은 전류/전압 컨버터와 슬루율 강화기(slew enhancer)를 사용한 클래스 AB 버퍼 증폭기를 개시하고 있다.In addition, the paper "A High-Speed Low-Power Out Buffer Amplifier for Large-Size LCD Applications" (IEEE International Conference on Electronics, Circuits, and System, 2009, pp. 132-) proposed by Davide Marano and Gaetano Palumbo and Salvatore Pennisi. 135) discloses a Class AB buffer amplifier using a current / voltage converter and a slew enhancer.

그러나, 상기 두 논문에서 개시된 클래스 AB 버퍼 증폭기에 의하더라도 슬루잉을 판단하는 회로를 통해 추가적인 정적 전압이 증가한다는 단점은 해결해야할 문제로 남아 있다.However, even with the class AB buffer amplifier disclosed in the above two papers, the disadvantage that the additional static voltage increases through the circuit for determining the slewing remains a problem to be solved.

본 발명이 해결하고자 하는 과제는 대기 상태에는 구동하지 않다가 매우 큰 구동신호가 입력되었을 경우 일시적으로 동작하는 슬루율 개선 회로를 추가함으로써 추가적인 정적 전류 소모를 방지할 수 있는 화상표시장치의 열 구동을 위한 버퍼 증폭회로를 제시하는 것이다.The problem to be solved by the present invention is to add a slew-rate improvement circuit that is not driven in the standby state but is temporarily operated when a very large drive signal is input, thereby preventing the thermal drive of the image display device that can prevent additional static current consumption. To present a buffer amplification circuit for.

위의 과제를 해결하기 위해 본 발명은, 차동입력단으로부터 입력신호를 입력받아 전류를 출력하는 입력부와, 입력부를 통해 입력되는 입력신호의 변화가 기준값 이상일 경우 입력부의 출력 전류를 흘려 전류전달 경로를 활성화시키는 비교부와, 비교부를 통해 활성화되어 전류를 입력부 또는 출력단으로 전달하며 복수의 전류전달경로로 구성되는 전류전달부 및 전류전달부를 통해 전류를 전달함과 동시에 출력단의 전류를 충전 또는 방전하는 반전증폭부를 포함하여 이루어지는 저전력 고속 버퍼 증폭회로를 일 실시예로 제안한다.In order to solve the above problems, the present invention, the input unit receives the input signal from the differential input stage and outputs a current, and when the change of the input signal input through the input unit is more than the reference value flows the output current of the input unit to activate the current transfer path An inverting amplification unit which is activated through the comparison unit and the comparison unit to transfer current to the input unit or output stage, and transfers the current through the current transfer unit and the current transfer unit composed of a plurality of current transfer paths, and simultaneously charges or discharges the current at the output stage. A low power high speed buffer amplification circuit comprising a unit is proposed as an embodiment.

상기 비교부는, 상기 입력부를 통해 입력되는 입력신호가 양의 방향으로 동기화된 라이징 신호(rising signal)이면 턴온되는 제1 비교부와, 상기 입력부를 통해 입력되는 입력신호가 음의 방향으로 동기화된 폴링 신호(falling signal)이면 턴온되는 제2 비교부를 포함할 수 있다.The comparison unit may include: a first comparison unit turned on if the input signal input through the input unit is a rising signal synchronized in a positive direction, and polling in which the input signal input through the input unit is synchronized in a negative direction; If the signal is a falling signal, the second comparator may be turned on.

상기 입력신호는 차동입력단의 비반전 입력신호일 수 있다.The input signal may be a non-inverting input signal of the differential input terminal.

상기 전류전달부는, 상기 제1 비교부의 출력이 상기 버퍼 증폭회로의 제1 공급전압(VSS)보다 크면 턴온되는 제1 전류전달부와, 상기 제2 비교부의 출력이 상기 버퍼 증폭회로의 제2 공급전압(VDD)보다 작으면 턴온되는 제2 전류전달부를 포함할 수 있다.The current transfer unit may include a first current transfer unit turned on when the output of the first comparator is greater than a first supply voltage VSS of the buffer amplifier circuit, and an output of the second comparator by a second supply of the buffer amplifier circuit. If less than the voltage VDD may include a second current transfer unit is turned on.

상기 반전증폭부는, 상기 제1 비교부의 출력을 통해 턴온되어 출력단의 전류를 충전하는 제1 반전증폭부와, 상기 제2 비교부의 출력을 통해 턴온되어 출력단의 전류를 방전하는 제1 반전증폭부를 포함할 수 있다.The inverting amplifier may include a first inverting amplifier that is turned on through an output of the first comparator and charges a current of an output terminal, and a first inverting amplifier that is turned on through an output of the second comparator to discharge a current of an output terminal. can do.

상기 버퍼 증폭회로는 클래스 A, 클래스 B, 클래스 AB, 클래스 C, 클래스 D 중 어느 하나의 형태로 구현할 수 있다.The buffer amplifier circuit may be implemented in any one of class A, class B, class AB, class C, and class D.

본 발명의 실시예에 의하면, 화상표시장치의 열 구동을 위한 버퍼 증폭회로에 있어서 추가적인 전류의 증가 없이 버퍼 증폭기의 속도를 개선시킬 수 있으며, 슬루잉 상태에 따라 내부 슬루율과 외부 슬루율을 동시에 개선시킬 수 있다.According to the embodiment of the present invention, in the buffer amplification circuit for driving the image display device, the speed of the buffer amplifier can be improved without increasing the current, and the internal slew rate and the external slew rate are simultaneously adjusted according to the slewing state. Can be improved.

도 1은 종래 레일 투 레일(rail to rail) 클래스 AB 버퍼 증폭회로를 도시한 것이다.
도 2는 본 발명의 실시예에 따른 레일 투 레일(rail to rail) 클래스 AB 버퍼 증폭회로를 개략적으로 도시한 블럭도이다.
도 3은 본 발명의 실시예에 따른 레일 투 레일(rail to rail) 클래스 AB 버퍼 증폭회로를 상세히 도시한 것이다.
도 4는 본 발명의 실시예에 따른 레일 투 레일(rail to rail) 클래스 AB 버퍼 증폭회로의 구동 성능을 도시한 것이다.
도 5는 본 발명의 실시예에 따른 레일 투 레일(rail to rail) 클래스 AB 버퍼 증폭회로의 시뮬레이션을 위한 패널로드(panel load)모델을 도시한 것이다.Figure 1 shows a conventional rail to rail class AB buffer amplifier circuit.
2 is a block diagram schematically illustrating a rail to rail class AB buffer amplifier circuit according to an embodiment of the present invention.
Figure 3 illustrates in detail the rail to rail class AB buffer amplifier circuit according to an embodiment of the present invention.
4 illustrates the driving performance of a rail to rail class AB buffer amplifier circuit according to an embodiment of the present invention.
FIG. 5 illustrates a panel load model for simulation of a rail to rail class AB buffer amplifier circuit in accordance with an embodiment of the present invention.

이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 이하에서 사용되는 용어는 단지 특정 실시예를 언급하기 위한 것이며, 본 발명을 한정하는 것을 의도하지 않는다. 또한, 이하에서 사용되는 단수 형태의 문구들은 이와 명백히 반대의 의미를 나타내지 않는 한 복수 형태들도 포함한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings, which will be readily apparent to those skilled in the art to which the present invention pertains. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. The terminology used herein is for the purpose of describing particular embodiments only and is not intended to limit the invention. In addition, the phrases of the singular forms used below include plural forms as well, unless the meanings expressly expressly mean otherwise.

명세서 전체에서 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있음을 의미한다.When an element is referred to as "including" an element throughout the specification, it is to be understood that the element may include other elements, without departing from the spirit or scope of the present invention.

명세서 전체에서 화상표시장치 내의 열(column) 구동장치를 위한 버퍼 증폭회로를 클래스 AB의 형태로 구현되었으나, 이에 한정하는 것은 아니며 클래스 A, 클래스 B, 클래스 C 및 클래스 D 중 어느 하나의 형태로 구현될 수 있다.
Throughout the specification, a buffer amplification circuit for a column driving device in an image display device is implemented in the form of a class AB, but is not limited thereto. Can be.

도 2는 본 발명의 실시예에 따른 레일 투 레일(rail to rail) 클래스 AB 버퍼 증폭회로를 개략적으로 도시한 블럭도이다.2 is a block diagram schematically illustrating a rail to rail class AB buffer amplifier circuit according to an embodiment of the present invention.

도 2의 버퍼 증폭회로는 입력부, 비교부, 전류전달부 및 반전증폭부를 포함하여 이루어지며, 각 구성 요소간의 관계는 아래와 같다.The buffer amplifier circuit of FIG. 2 includes an input unit, a comparison unit, a current transfer unit, and an inverting amplifier unit, and the relationship between the components is as follows.

입력부는 차동 입력단으로부터 차동 입력 신호를 수신하여 전류를 출력한다.The input unit receives a differential input signal from the differential input stage and outputs a current.

비교부는 입력부를 통해 입력되는 입력신호의 변화가 기준값 이상일 경우 입력부의 출력 전류를 흘려 전류전달 경로를 활성화시키며, 제1 비교부와 제2 비교부를 포함하여 이루어진다.The comparison unit activates the current transfer path by flowing the output current of the input unit when the change of the input signal input through the input unit is equal to or greater than the reference value, and includes a first comparator and a second comparator.

제1 비교부는 상기 입력신호가 양의 방향으로 동기화된 라이징 신호(rising signal)이면 턴온되고, 제2 비교부는 상기 입력신호가 음의 방향으로 동기화된 폴링 신호(falling signal)이면 턴온된다.The first comparator is turned on if the input signal is a rising signal synchronized in the positive direction, and the second comparator is turned on if the input signal is a falling signal synchronized in the negative direction.

이때, 상기 입력신호는 차동 입력단의 비반전 입력신호이다.In this case, the input signal is a non-inverting input signal of the differential input terminal.

전류전달부는 비교부를 통해 활성화되어 전류를 입력부로 전달하거나 출력단으로 전달하며, 복수의 전류전달경로를 가지는 제1 전류전달부와 제2 전류전달부를 포함하여 이루어진다.The current transfer unit is activated through the comparison unit to transfer current to the input unit or to the output terminal, and includes a first current transfer unit and a second current transfer unit having a plurality of current transfer paths.

제1 전류전달부는 제1 비교부의 출력이 버퍼 증폭회로의 제1 공급전압보다 크면 턴온되고, 제2 전류전달부는 제2 비교부의 출력이 버퍼 증폭회로의 제2 공급전압보다 작으면 턴온된다.The first current transfer unit is turned on when the output of the first comparator is greater than the first supply voltage of the buffer amplifier circuit, and the second current transfer unit is turned on when the output of the second comparator is less than the second supply voltage of the buffer amplifier circuit.

이때, 상기 제1 공급전압은 접지전압(VSS)를 의미하며, 상기 제2 공급전압은 전원전압(VDD)를 의미한다.In this case, the first supply voltage refers to the ground voltage VSS, and the second supply voltage refers to the power supply voltage VDD.

반전증폭부는 전류전달부를 통해 전류를 전달함과 동시에 출력단의 전류를 충전 또는 방전하며, 제1 반전증폭부와 제2 반전증폭부를 포함하여 이루어진다.The inverting amplifier transfers the current through the current transmitting unit and simultaneously charges or discharges the current at the output stage, and includes a first inverting amplifier and a second inverting amplifier.

제1 반전증폭부는 제1 비교부의 출력을 통해 턴온되어 출력단의 전류를 충전하고, 제2 반전증폭부는 제2 비교부의 출력을 통해 턴온되어 출력단의 전류를 방전한다.The first inverting amplifier is turned on through the output of the first comparator to charge the current at the output stage, and the second inverting amplifier is turned on through the output of the second comparator to discharge the current at the output stage.

이하, 이상의 연결 구성으로 이루어진 클래스 AB 버퍼 증폭회로에서 라이징 신호(rising signal)와 폴링 신호(falling signal)가 인가되었을 때의 동작 과정을 도 3을 참고로 상세히 설명한다.Hereinafter, an operation process when a rising signal and a falling signal are applied in the class AB buffer amplifier circuit having the above connection configuration will be described in detail with reference to FIG. 3.

도 3은 본 발명의 실시예에 따른 레일 투 레일(rail to rail) 클래스 AB 버퍼 증폭회로를 상세히 도시한 것이다.Figure 3 illustrates in detail the rail to rail class AB buffer amplifier circuit according to an embodiment of the present invention.

도 3의 클래스 AB 버퍼 증폭회로에서 제1 비교기와 제1 전류전달부 및 제1 반전증폭부는 라이징(rising) 슬루율을 개선하기 위한 회로이며, 제2 비교기와 제2 전류전달부 및 제2 반전증폭부는 폴링(falling) 슬루율을 개선하기 위한 회로이다.In the class AB buffer amplification circuit of FIG. 3, the first comparator, the first current transfer unit, and the first inverting amplifier unit are circuits for improving a rising slew rate, and the second comparator, the second current transfer unit, and the second inverting unit. The amplifier is a circuit for improving the falling slew rate.

이때, 트랜지스터 M6의 드레인 전압은 트랜지스터 M23이 대기상태일 때 턴오프를 유지하도록 충분히 높은 전압값을 가지도록 구현되며, 트랜지스터 M8의 드레인 전압은 트랜지스터 M29가 대기상태일 때 턴오프를 유지하도록 충분히 낮은 전압값을 가지도록 구현된다.In this case, the drain voltage of the transistor M6 is implemented to have a voltage value high enough to maintain the turn-off when the transistor M23 is in the standby state, and the drain voltage of the transistor M8 is low enough to maintain the turn-off when the transistor M29 is in the standby state. It is implemented to have a voltage value.

따라서, 도 3의 클래스 AB 버퍼 증폭회로가 대기상태일 경우 제1 비교부와 제2 비교부에는 전류가 흐르지 않으며, 제1 비교부의 출력 C1과 제2 비교부의 출력 C2는 각각 접지전압(VSS)와 전원전압(VDD)에 가까워지므로 제1 전류전달부와 제2 전류전달부를 구성하는 트랜지스터들의 전류 소모를 방지할 수 있다.Therefore, when the class AB buffer amplifier circuit of FIG. 3 is in the standby state, no current flows through the first comparator and the second comparator, and the output C1 of the first comparator and the output C2 of the second comparator are respectively ground voltage VSS. And the power supply voltage VDD, the current consumption of the transistors constituting the first current transfer unit and the second current transfer unit can be prevented.

도 3에서 입력부의 비반전신호 입력단(IN+)을 통해 기준값 이상의 크기를 가지며 양의 방향으로 동기화된 라이징 신호(rising signal)가 입력되면, 트랜지스터 M6의 드레인 전압이 급격히 감소하며 제1 비교부의 트랜지스터 M23이 턴온된다.In FIG. 3, when a rising signal having a magnitude greater than or equal to a reference value and synchronized in a positive direction is input through the non-inverting signal input terminal IN + of the input unit, the drain voltage of the transistor M6 decreases rapidly and the transistor M23 of the first comparator unit. Is turned on.

이후, 제1 비교부를 통해 입력부의 출력 전류가 흐르면서 제1 비교부의 출력 C1이 접지전압(VSS)보다 큰 값으로 증가하게 되며, 제1 전류전달부의 트랜지스터 M25와 M26이 턴온되어 입력부로 전류를 추가 공급함으로써 내부 슬루율(slew rate)을 개선시킨다.Thereafter, as the output current flows through the first comparator, the output C1 of the first comparator increases to a value greater than the ground voltage VSS, and transistors M25 and M26 of the first current transfer part are turned on to add current to the input part. Supply improves the internal slew rate.

이와 동시에 제1 비교부의 출력 C1을 입력받은 제1 반전증폭부에 의해 제1 전류전달부의 트랜지스터 M27이 턴온되어 출력단에 전류를 충전시킴으로써 외부 슬루율(slew rate)을 개선시킨다.At the same time, the transistor M27 of the first current transfer unit is turned on by the first inversion amplifier receiving the output C1 of the first comparator, thereby charging an output terminal to improve the external slew rate.

이후 출력단의 전압값이 입력부의 전압값과 같아지면, 제1 비교기와 제1 전류전달부 및 제1 반전증폭부는 턴오프된다.Thereafter, when the voltage value of the output terminal is equal to the voltage value of the input unit, the first comparator, the first current transfer unit, and the first inverting amplifier unit are turned off.

반대로, 도 3에서 입력부의 비반전신호 입력단(IN+)를 통해 기준값 이상의 크기를 가지며 음의 방향으로 동기화된 폴링 신호(falling signal)가 입력되면, 트랜지스터 M8의 드레인 전압이 급격히 감소하며 제2 비교부의 트랜지스터 M27이 턴온된다.On the contrary, in FIG. 3, when a falling signal synchronized with the negative direction in the negative direction is input through the non-inverting signal input terminal IN + of the input unit, the drain voltage of the transistor M8 decreases rapidly and the second comparator Transistor M27 is turned on.

이후, 제2 비교부를 통해 입력부의 출력 전류가 흐르면서 제2 비교부의 출력 C2가 전원전압(VDD)보다 작은 값으로 감소하게 되며, 제2 전류전달부의 트랜지스터 M30과 M31이 턴온되어 입력부로 전류를 추가 공급함으로써 내부 슬루율을 개선시킨다.Thereafter, as the output current flows through the second comparator, the output C2 of the second comparator decreases to a value smaller than the power supply voltage VDD, and the transistors M30 and M31 of the second current transfer part are turned on to add current to the input part. By supplying, the internal slew rate is improved.

이와 동시에 제2 비교부의 출력 C2를 입력받은 제2 반전증폭부에 의해 제2 전류전달부의 트랜지스터 M32가 턴온되어 출력단에 전류를 방전시킴으로써 외부 슬루율을 개선시킨다.At the same time, the transistor M32 of the second current transfer unit is turned on by the second inversion amplifier receiving the output C2 of the second comparison unit to discharge the current at the output terminal, thereby improving the external slew rate.

이후 출력단의 전압값이 입력부의 전압값과 같아지면, 제2 비교기와 제2 전류전달부 및 제2 반전증폭부는 턴오프된다.Then, when the voltage value of the output terminal is equal to the voltage value of the input unit, the second comparator, the second current transfer unit, and the second inverting amplifier unit are turned off.

도 4는 본 발명의 실시예에 따른 레일 투 레일(rail to rail) 클래스 AB 버퍼 증폭회로의 구동 성능을 도시한 것이다.4 illustrates the driving performance of a rail to rail class AB buffer amplifier circuit according to an embodiment of the present invention.

도 4에서는 본 발명의 실시예에 따른 레일 투 레일 클래스 AB 버퍼 증폭회로의 종래의 레일 투 레일 클래스 AB 버퍼 증폭회로의 구동성능을 비교한 시뮬레이션 결과를 도시한다.4 shows a simulation result comparing the driving performance of the conventional rail-to-rail class AB buffer amplifier circuit of the rail-to-rail class AB buffer amplifier circuit according to the embodiment of the present invention.

도 4의 시뮬레이션 결과는 0.1V~11.9V 범위의 전압에서 구동하는 버퍼 증폭회로를 도 5에서 도시하고 있는 6kΩ의 저항과 300pF의 커패시턴스가 분할된 형태의 패널로드 모델에 적용하여 획득하였다.The simulation result of FIG. 4 was obtained by applying a buffer amplifier circuit driven at a voltage in the range of 0.1V to 11.9V to a panel load model having a divided resistance of 6kΩ and capacitance of 300pF shown in FIG.

도 4에서 보듯, 본 발명의 실시예에 따른 버퍼 증폭회로에 의하면, 종래 버퍼 증폭회로의 슬루율 4.8V/us이 11V/usf로 증가되었음을 알 수 있다.As shown in Figure 4, according to the buffer amplification circuit according to an embodiment of the present invention, it can be seen that the slew rate of 4.8V / us of the conventional buffer amplification circuit increased to 11V / usf.

또한, 종래 버퍼 증폭회로의 라이징 정착 시간(rising settling time)과 폴링 정착 시간(falling settling time)이 각각 6.1us와 5.3us이었으나, 본 발명의 실시예에 따른 버퍼 증폭회로에서는 라이징 정착 시간(rising settling time)과 폴링 정착 시간(falling settling time)이 각각 5.7us와 4.8us로 감소되었음을 확인할 수 있다.In addition, although the rising settling time and the falling settling time of the conventional buffer amplifier circuit were 6.1us and 5.3us, respectively, the rising settling time in the buffer amplifier circuit according to the embodiment of the present invention. time and falling settling time are reduced to 5.7us and 4.8us, respectively.

이상에서는 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리 범위에 속하는 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, It belongs to the scope of right.

10 : 입력부 20 : 비교부
30 : 전류전달부 40 : 반전증폭부10: input unit 20: comparison unit
30: current transfer part 40: inverted amplifier

Claims (6)

화상표시장치의 열(column)방향 구동을 위한 저전력 고속 버퍼 증폭회로에 있어서,
차동입력단으로부터 입력신호를 입력받아 전류를 출력하는 입력부;
입력부를 통해 입력되는 입력신호의 변화가 기준값 이상일 경우 입력부의 출력 전류를 흘려 전류전달 경로를 활성화시키는 비교부;
비교부를 통해 활성화되어 전류를 입력부 또는 출력단으로 전달하며 복수의 전류전달경로로 구성되는 전류전달부; 및
전류전달부를 통해 전류를 전달함과 동시에 출력단의 전류를 충전 또는 방전하는 반전증폭부
를 포함하여 이루어지는 저전력 고속 버퍼 증폭회로.A low power high speed buffer amplification circuit for driving in a column direction of an image display device,
An input unit for receiving an input signal from the differential input terminal and outputting a current;
A comparison unit for activating a current transfer path by flowing an output current of the input unit when a change in the input signal input through the input unit is equal to or greater than a reference value;
A current transfer unit which is activated through a comparison unit and transfers current to an input unit or an output terminal and includes a plurality of current transfer paths; And
Inverting amplifier for charging or discharging the current at the output stage while delivering current through current transmitter
Low power high speed buffer amplification circuit comprising a. 제 1항에 있어서, 상기 비교부는,
상기 입력부를 통해 입력되는 입력신호가 양의 방향으로 동기화된 라이징 신호(rising signal)이면 턴온되는 제1 비교부와, 상기 입력부를 통해 입력되는 입력신호가 음의 방향으로 동기화된 폴링 신호(falling signal)이면 턴온되는 제2 비교부를 포함하여 이루어지는 것을 특징으로 하는 저전력 고속 버퍼 증폭회로.The apparatus according to claim 1,
If the input signal inputted through the input unit is a rising signal synchronized with the positive direction, the first comparator turned on and the falling signal with the input signal inputted through the input unit synchronized in the negative direction And a second comparator which is turned on. 제 1항 또는 제 2항에 있어서,
상기 입력신호는 차동입력단의 비반전 입력신호인 것을 특징으로 하는 저전력 고속 버퍼 증폭회로.3. The method according to claim 1 or 2,
And the input signal is a non-inverting input signal of a differential input terminal. 제 2항에 있어서, 상기 전류전달부는,
상기 제1 비교부의 출력이 상기 저전력 고속 버퍼 증폭회로의 제1 공급전압(VSS)보다 크면 턴온되는 제1 전류전달부와, 상기 제2 비교부의 출력이 상기 저전력 고속 버퍼 증폭회로의 제2 공급전압(VDD)보다 작으면 턴온되는 제2 전류전달부를 포함하여 이루어지는 것을 특징으로 하는 저전력 고속 버퍼 증폭회로.The method of claim 2, wherein the current transfer unit,
The first current transfer unit turned on when the output of the first comparator is greater than the first supply voltage VSS of the low power fast buffer amplifier circuit, and the second supply voltage of the low power fast buffer amplifier circuit is output by the second comparator. And a second current transfer unit that is turned on when less than VDD. 제 4항에 있어서, 상기 반전증폭부는,
상기 제1 비교부의 출력을 통해 턴온되어 출력단의 전류를 충전하는 제1 반전증폭부와, 상기 제2 비교부의 출력을 통해 턴온되어 출력단의 전류를 방전하는 제1 반전증폭부를 포함하여 이루어지는 것을 특징으로 하는 저전력 고속 버퍼 증폭회로.The method of claim 4, wherein the inversion amplifier,
And a first inverting amplifier which is turned on through the output of the first comparator and charges the current of the output stage, and a first inverting amplifier which is turned on through the output of the second comparator to discharge current of the output stage. Low power high speed buffer amplification circuit. 제 1항에 있어서,
상기 저전력 고속 버퍼 증폭회로는 클래스 A, 클래스 B, 클래스 AB, 클래스 C, 클래스 D 중 어느 하나의 형태로 구현되는 것을 특징으로 하는 저전력 고속 버퍼 증폭회로.The method according to claim 1,
The low power high speed buffer amplification circuit is a low power high speed buffer amplification circuit, characterized in that implemented in any one of class A, class B, class AB, class C, class D.
KR1020120019879A 2012-02-27 2012-02-27 Buffer amplifier circuit of low power-high speed for LCD driving KR101379937B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120019879A KR101379937B1 (en) 2012-02-27 2012-02-27 Buffer amplifier circuit of low power-high speed for LCD driving

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120019879A KR101379937B1 (en) 2012-02-27 2012-02-27 Buffer amplifier circuit of low power-high speed for LCD driving

Publications (2)

Publication Number Publication Date
KR20130098063A KR20130098063A (en) 2013-09-04
KR101379937B1 true KR101379937B1 (en) 2014-04-03

Family

ID=49450147

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120019879A KR101379937B1 (en) 2012-02-27 2012-02-27 Buffer amplifier circuit of low power-high speed for LCD driving

Country Status (1)

Country Link
KR (1) KR101379937B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11443672B2 (en) 2020-04-28 2022-09-13 Samsung Display Co., Ltd. Data driver, display apparatus including the same and method of driving display panel using the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030087187A (en) * 2002-05-07 2003-11-14 삼성전자주식회사 Class AB amplifier with controlling quiescent current
KR20090012811A (en) * 2007-07-31 2009-02-04 삼성전자주식회사 Rail-to-rail operational amplifier having high slew rate and display driver ic including the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030087187A (en) * 2002-05-07 2003-11-14 삼성전자주식회사 Class AB amplifier with controlling quiescent current
KR20090012811A (en) * 2007-07-31 2009-02-04 삼성전자주식회사 Rail-to-rail operational amplifier having high slew rate and display driver ic including the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11443672B2 (en) 2020-04-28 2022-09-13 Samsung Display Co., Ltd. Data driver, display apparatus including the same and method of driving display panel using the same

Also Published As

Publication number Publication date
KR20130098063A (en) 2013-09-04

Similar Documents

Publication Publication Date Title
US10199007B2 (en) Output circuit and data driver of liquid crystal display device
US9543912B2 (en) Buffer circuit having an enhanced slew-rate and source driving circuit including the same
US8085234B2 (en) Capacitive load driving circuit, method of driving capacitive load, method of driving liquid crystal display device
US8310422B2 (en) Operational amplifier circuit and display apparatus using the same
US8217925B2 (en) Display panel driver and display device
US8390609B2 (en) Differential amplifier and drive circuit of display device using the same
US7342449B2 (en) Differential amplifier, and data driver of display device using the same
CN101071552B (en) Output buffer and source driver for flat panel display having the output buffer
WO2016045294A1 (en) Shift register unit, shift register, gate drive circuit and display device
US7825727B2 (en) Differential amplifier
US20120019502A1 (en) Source driver for a liquid crystal display device and liquid crystal display device using the same
JP2007286526A (en) Display device and drive circuit of the display device
JP2011002841A (en) Liquid crystal drive device
JP2010041392A (en) Class-ab amplifier circuit and display
JP2008032812A (en) Output driving device and display device
US20110018853A1 (en) Signal line driving circuit and liquid crystal display device
US7675323B2 (en) Differential signal receiver
KR20090079102A (en) Buffer amplifier consuming low dynamic power not deteriorating offset characteristic and display driver comprising the buffer amplifier
US20100134471A1 (en) Output driving circuits of output buffers for source driver integrated circuits
US9240234B2 (en) Method of operating channel buffer block and devices including the channel buffer block
KR101379937B1 (en) Buffer amplifier circuit of low power-high speed for LCD driving
CN100542018C (en) Operational amplifier and the equipment that comprises this operational amplifier with systematic offset
US10673397B2 (en) Operational amplifier
US20100033471A1 (en) Display driving circuit and driving method thereof
Liu et al. A fast-transient buffer with voltage booting technique for LCD column drivers

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170224

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee