KR101374826B1 - Wide band dielectric block diplexer and multiplexing system comprising the same - Google Patents

Wide band dielectric block diplexer and multiplexing system comprising the same Download PDF

Info

Publication number
KR101374826B1
KR101374826B1 KR1020110127840A KR20110127840A KR101374826B1 KR 101374826 B1 KR101374826 B1 KR 101374826B1 KR 1020110127840 A KR1020110127840 A KR 1020110127840A KR 20110127840 A KR20110127840 A KR 20110127840A KR 101374826 B1 KR101374826 B1 KR 101374826B1
Authority
KR
South Korea
Prior art keywords
resonator
pattern
input
output
dielectric block
Prior art date
Application number
KR1020110127840A
Other languages
Korean (ko)
Other versions
KR20130061498A (en
Inventor
유지용
류지만
장대훈
Original Assignee
(주)파트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)파트론 filed Critical (주)파트론
Priority to KR1020110127840A priority Critical patent/KR101374826B1/en
Publication of KR20130061498A publication Critical patent/KR20130061498A/en
Application granted granted Critical
Publication of KR101374826B1 publication Critical patent/KR101374826B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/2002—Dielectric waveguide filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/213—Frequency-selective devices, e.g. filters combining or separating two or more different frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/207—Hollow waveguide filters
    • H01P1/208—Cascaded cavities; Cascaded resonators inside a hollow waveguide structure
    • H01P1/2084—Cascaded cavities; Cascaded resonators inside a hollow waveguide structure with dielectric resonators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/22—Attenuating devices

Landscapes

  • Control Of Motors That Do Not Use Commutators (AREA)

Abstract

유전체 블록 다이플렉서가 제공된다. 유전체 블록 다이플렉서는, 다수의 공진홀이 형성된 유전체 블록, 유전체 블록의 적어도 일면에 배치된 접지 패턴, 유전체 블록 상에 상기 접지 패턴과 이격되어 배치된 제1 내지 제3 입출력 패턴, 및 다수의 공진홀의 내벽과 상기 유전체 블록 상에, 서로 이격되어 배치되는 제1 내지 제4 공진기 패턴을 포함하되, 제1 및 제2 공진기 패턴은 제1 및 제2 입출력 패턴 사이에 배치되고, 제3 및 제4 공진기 패턴은 제1 및 제3 입출력 패턴 사이에 배치되고, 제1 공진기 패턴과 제2 공진기 패턴 사이에는 접지 패턴이 상기 제1 및 제2 공진기 패턴과 이격되어 배치된다.A dielectric block diplexer is provided. The dielectric block diplexer may include a dielectric block having a plurality of resonance holes, a ground pattern disposed on at least one surface of the dielectric block, first to third input / output patterns disposed on the dielectric block and spaced apart from the ground pattern, A first to fourth resonator patterns disposed on the inner wall of the resonance hole and the dielectric block and spaced apart from each other, wherein the first and second resonator patterns are disposed between the first and second input / output patterns, The fourth resonator pattern is disposed between the first and third input / output patterns, and a ground pattern is disposed spaced apart from the first and second resonator patterns between the first and second resonator patterns.

Description

광대역 유전체 블록 다이플렉서 및 이를 포함하는 멀티플렉싱 시스템{Wide band dielectric block diplexer and multiplexing system comprising the same}Wide band dielectric block diplexer and multiplexing system comprising the same

본 발명은 광대역 유전체 블록 다이플렉서 및 이를 포함하는 멀티플렉싱 시스템에 관한 것이다.The present invention relates to a wideband dielectric block diplexer and a multiplexing system comprising the same.

일반적으로 무선 통신 시스템에서 사용되는 다이플렉서(diplexer)는 LC 집중소자나 마이크로 스트립 선로, 또는 LTCC형태로 제작되고 있다. 이 중 LC 집중소자로 제작된 다이플렉서는 회로에서의 삽입 손실이 크고 GHz대 고주파 영역에 대한 구현이 매우 어려운 단점이 있으며, 마이크로 스트립 선로로 제작된 다이플렉서는 통신 소자에 실장될 때, 상대적으로 넓은 물리적 공간을 차지한다는 단점이 있다. 또한, LTCC 형태로 제작된 다이플렉서는 회로에서의 삽입 손실도 클 뿐만 아니라 튜닝이 불가능한 단점이 있다.In general, a diplexer used in a wireless communication system is manufactured in the form of LC concentrator, micro strip line, or LTCC. Among these, the diplexer manufactured by the LC lumped element has a high insertion loss in the circuit and it is very difficult to implement in the high frequency region of the GHz band.When the diplexer manufactured by the micro strip line is mounted in the communication element, The disadvantage is that it takes up a relatively large physical space. In addition, the diplexer manufactured in the LTCC form has a large insertion loss in the circuit as well as a disadvantage that tuning is impossible.

이러한 단점들을 극복하기 위해 최근에는 유전체 블록을 이용한 다이플렉서에 대한 연구가 활발히 진행되고 있다.Recently, researches on diplexers using dielectric blocks have been actively conducted to overcome these disadvantages.

한편, 통신기술이 점차 발전함에 따라 멀티플렉싱(multiplexing) 시스템에서 신호의 분리 대역이 점차 좁아지고 있다. 이에 따라 이러한 좁은 분리 대역에서도 신뢰성 있게 신호 분리가 가능한 멀티플렉서의 중요성이 높아지고 있다.On the other hand, as the communication technology is gradually developed, the separation band of the signal in the multiplexing system is gradually narrowing. Accordingly, the importance of a multiplexer capable of reliably separating signals even in such narrow separation bands is increasing.

본 발명이 해결하고자 하는 기술적 과제는 통신 기기 내부에서 차지하는 면적이 작으면서도 낮은 삽입 손실과 급격과 급격한 감쇄특성을 얻을 수 있는 유전체 블록 다이플렉서를 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a dielectric block diplexer capable of obtaining a low insertion loss and a rapid and rapid attenuation characteristic while having a small area in a communication device.

본 발명이 해결하고자 하는 다른 기술적 과제는 상기 유전체 블록 다이플렉서를 포함하여 좁은 분리 대역에서도 신뢰성 있게 신호 분리가 가능한 멀티플렉싱 시스템을 제공하는 것이다.Another technical problem to be solved by the present invention is to provide a multiplexing system that can reliably separate signals even in a narrow separation band including the dielectric block diplexer.

본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The technical objects of the present invention are not limited to the technical matters mentioned above, and other technical subjects not mentioned can be clearly understood by those skilled in the art from the following description.

상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 유전체 블록 다이플렉서는, 다수의 공진홀이 형성된 유전체 블록, 유전체 블록의 적어도 일면에 배치된 접지 패턴, 유전체 블록 상에 상기 접지 패턴과 이격되어 배치된 제1 내지 제3 입출력 패턴, 및 다수의 공진홀의 내벽과 상기 유전체 블록 상에, 서로 이격되어 배치되는 제1 내지 제4 공진기 패턴을 포함하되, 제1 및 제2 공진기 패턴은 제1 및 제2 입출력 패턴 사이에 배치되고, 제3 및 제4 공진기 패턴은 제1 및 제3 입출력 패턴 사이에 배치되고, 제1 공진기 패턴과 제2 공진기 패턴 사이에는 접지 패턴이 상기 제1 및 제2 공진기 패턴과 이격되어 배치된다.Dielectric block diplexer according to an embodiment of the present invention for achieving the technical problem, a dielectric block having a plurality of resonant holes, a ground pattern disposed on at least one surface of the dielectric block, and the ground pattern on the dielectric block and First to third input / output patterns spaced apart from each other, and first to fourth resonator patterns spaced apart from each other on inner walls of the plurality of resonance holes and the dielectric block, wherein the first and second resonator patterns include: Disposed between the first and second input / output patterns, and the third and fourth resonator patterns are disposed between the first and third input / output patterns, and a ground pattern is disposed between the first and second resonator patterns and the first and second resonator patterns. 2 are spaced apart from the resonator pattern.

상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 멀티플렉싱 시스템은, 입력 신호를 제공 받고, 입력 신호 중에서 제1 주파수 구간의 제1 신호와, 제1 주파수 구간과 다른 제2 주파수 구간의 제2 신호를 출력하는 제1 필터, 제1 필터로부터 제2 신호를 제공 받고, 제2 신호 중에서 제3 주파수 구간의 제3 신호와, 제3 주파수 구간과 다른 제4 주파수 구간의 제4 신호를 출력하는 제2 필터, 제2 필터로부터 제3 신호를 제공 받고, 제3 신호 중에서 제5 주파수 구간의 제5 신호와, 제5 주파수 구간과 다른 제6 주파수 구간의 제6 신호를 출력하는 제3 필터, 및 제2 필터로부터 제4 신호를 제공 받고, 제4 신호 중에서 제7 주파수 구간의 제7 신호와, 제7 주파수 구간과 다른 제8 주파수 구간의 제8 신호를 출력하는 제4 필터를 포함하되, 제2 필터는, 다수의 공진홀이 형성된 유전체 블록과, 유전체 블록의 적어도 일면에 배치된 접지 패턴과, 유전체 블록 상에 접지 패턴과 이격되어 배치된 제1 내지 제3 입출력 패턴과, 다수의 공진홀의 내벽과 유전체 블록 상에, 서로 이격되어 배치되는 제1 내지 제4 공진기 패턴을 포함하고, 제1 및 제2 공진기 패턴은 제1 및 제2 입출력 패턴 사이에 배치되고, 제3 및 제4 공진기 패턴은 상기 제1 및 제3 입출력 패턴 사이에 배치되고, 제1 공진기 패턴과 제2 공진기 패턴 사이에는 접지 패턴이 상기 제1 및 제2 공진기 패턴과 이격되어 배치된다.According to an aspect of the present invention, there is provided a multiplexing system. The multiplexing system is provided with an input signal and includes a first signal of a first frequency section and a second frequency section different from the first frequency section. Receiving a second signal from a first filter and a first filter for outputting a second signal, and among the second signals, a third signal of a third frequency section and a fourth signal of a fourth frequency section different from the third frequency section A third signal received from the second filter and the second filter to be output, and outputting a fifth signal of the fifth frequency section among the third signals and a sixth signal of the sixth frequency section different from the fifth frequency section; A filter, and a fourth filter receiving a fourth signal from the second filter and outputting a seventh signal in a seventh frequency section among the fourth signals, and an eighth signal in an eighth frequency section different from the seventh frequency section. However, the second filter, A dielectric block having a true hole, a ground pattern disposed on at least one surface of the dielectric block, first to third input / output patterns disposed spaced apart from the ground pattern on the dielectric block, on the inner walls of the plurality of resonance holes and the dielectric block, A first to fourth resonator pattern spaced apart from each other, the first and second resonator patterns are disposed between the first and second input / output patterns, and the third and fourth resonator patterns are arranged in the first and third resonator patterns. The ground pattern is disposed between the input and output patterns, and the ground pattern is spaced apart from the first and second resonator patterns between the first and second resonator patterns.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.The details of other embodiments are included in the detailed description and drawings.

본 발명의 실시예들에 따른 유전체 블록 다이플렉서는, 크기를 소형화시키기에 용이한 유전체 블록 상에 다양한 도전성 패턴을 형성함으로써 다이플렉싱 기능을 수행한다. 따라서, 이러한 유전체 블록 다이플렉서는 통신 기기 내부에 실장되더라도 그 내부에서 차지하는 면적이 작아, 제품을 소형화할 수 있다는 장점이 있다. 또한, 본 발명의 실시예들에 따른 유전체 블록 다이플렉서는, 이처럼 작은 크기에도 불구하고 낮은 삽입 손실과 급격과 급격한 감쇄특성을 얻을 수 있는 장점도 있다.The dielectric block diplexer according to embodiments of the present invention performs a diplexing function by forming various conductive patterns on the dielectric block which is easy to downsize. Therefore, even if the dielectric block diplexer is mounted inside a communication device, the area occupied by the dielectric block diplexer is small, and there is an advantage that the product can be miniaturized. In addition, the dielectric block diplexer according to the embodiments of the present invention has an advantage of obtaining low insertion loss and rapid and rapid attenuation characteristics despite the small size.

본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The effects of the present invention are not limited to the effects mentioned above, and other effects not mentioned can be clearly understood by those skilled in the art from the description of the claims.

도 1은 본 발명의 일 실시예에 따른 유전체 블록 다이플렉서의 상부 사시도이다.
도 2는 본 발명의 일 실시예에 따른 유전체 블록 다이플렉서의 하부 사시도이다.
도 3은 본 발명의 일 실시예에 따른 유전체 블록 다이플렉서의 회로도이다.
도 4는 본 발명의 다른 실시예에 따른 유전체 블록 다이플렉서의 사시도이다.
도 5는 본 발명의 다른 실시예에 따른 유전체 블록 다이플렉서의 회로도이다.
도 6은 본 발명의 일 실시예에 따른 멀티플렉싱 시스템의 개념 블록도이다.1 is a top perspective view of a dielectric block diplexer according to an embodiment of the present invention.
2 is a bottom perspective view of a dielectric block diplexer according to an embodiment of the present invention.
3 is a circuit diagram of a dielectric block diplexer according to an embodiment of the present invention.
4 is a perspective view of a dielectric block diplexer according to another embodiment of the present invention.
5 is a circuit diagram of a dielectric block diplexer according to another embodiment of the present invention.
6 is a conceptual block diagram of a multiplexing system according to an embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 표시된 구성요소의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있으며, 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 명세서 내에서 "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. Advantages and features of the present invention and methods for achieving them will be apparent with reference to the embodiments described below in detail with the accompanying drawings. The present invention may, however, be embodied in many different forms and should not be construed as being limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the scope of the invention to those skilled in the art. Is provided to fully convey the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims. The dimensions and relative sizes of the components shown in the drawings may be exaggerated for clarity of description and like reference numerals refer to like elements throughout the specification. Within the specification “and / or” includes each and all combinations of one or more of the items mentioned.

소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.It is to be understood that when an element or layer is referred to as being "on" or " on "of another element or layer, All included. On the other hand, a device being referred to as "directly on" or "directly above " indicates that no other device or layer is interposed in between.

본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소 외에 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. In the present specification, the singular form includes plural forms unless otherwise specified in the specification. The terms " comprises "and / or" comprising "used in the specification do not exclude the presence or addition of one or more other elements in addition to the stated element.

비록 제1, 제2 등이 다양한 소자나 구성요소들을 서술하기 위해서 사용되나, 이들 소자나 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자나 구성요소를 다른 소자나 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자나 구성요소는 본 발명의 기술적 사상 내에서 제2 소자나 구성요소 일 수도 있음은 물론이다.Although the first, second, etc. are used to describe various elements or components, it is needless to say that these elements or components are not limited by these terms. These terms are used only to distinguish one element or component from another. Therefore, it is needless to say that the first element or the constituent element mentioned below may be the second element or constituent element within the technical spirit of the present invention.

다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.Unless defined otherwise, all terms (including technical and scientific terms) used herein may be used in a sense commonly understood by one of ordinary skill in the art to which this invention belongs. Also, commonly used predefined terms are not ideally or excessively interpreted unless explicitly defined otherwise.

이하 도 1 내지 도 3을 참조하여, 본 발명의 일 실시예에 따른 유전체 블록 다이플렉서에 대해 설명하도록 한다.Hereinafter, a dielectric block diplexer according to an embodiment of the present invention will be described with reference to FIGS. 1 to 3.

도 1은 본 발명의 일 실시예에 따른 유전체 블록 다이플렉서의 상부 사시도이다. 도 2는 본 발명의 일 실시예에 따른 유전체 블록 다이플렉서의 하부 사시도이다. 도 3은 본 발명의 일 실시예에 따른 유전체 블록 다이플렉서의 회로도이다.1 is a top perspective view of a dielectric block diplexer according to an embodiment of the present invention. 2 is a bottom perspective view of a dielectric block diplexer according to an embodiment of the present invention. 3 is a circuit diagram of a dielectric block diplexer according to an embodiment of the present invention.

도 1 및 도 2를 참조하면, 유전체 블록 다이플렉서(1)는 유전체 블록(100)과, 유전체 블록(100) 상에 배치된 접지 패턴(200), 제1 내지 제3 입출력 패턴(310~330), 제1 내지 제4 공진기 패턴(410~440)을 포함한다.1 and 2, the dielectric block diplexer 1 may include a dielectric block 100, a ground pattern 200 disposed on the dielectric block 100, and first to third input / output patterns 310 ˜. 330 and first to fourth resonator patterns 410 to 440.

유전체 블록(100)은 유전 물질이 육면체 형상으로 형성된 모노블록(mono block)일 수 있다. 이러한 유전체 블록(100)에는 다수의 공진홀(110~140)이 형성될 수 있다. 도 1 내지 도 3에 도시된 본 실시예에서는, 예를 들어 4개의 제1 내지 제4 공진홀(110~140)이 유전체 블록(100)에 형성된 것이 도시되어 잇으나, 본 발명이 이에 제한되는 것은 아니다.The dielectric block 100 may be a mono block in which a dielectric material is formed in a hexahedral shape. A plurality of resonance holes 110 to 140 may be formed in the dielectric block 100. 1 to 3, for example, four first to fourth resonant holes 110 to 140 are formed in the dielectric block 100, but the present invention is limited thereto. It is not.

제1 내지 제4 공진홀(110~140)은 도시된 것과 같이 유전체 블록(100)에 서로 이격되어 배치될 수 있다. 각 공진홀(110~140)의 형상은 도시된 것과 같이 원기둥 형상일 수 있으나, 필요에 따라 이러한 각 공진홀(110~140)의 형상은 얼마든지 변형될 수 있다.The first to fourth resonance holes 110 to 140 may be spaced apart from each other in the dielectric block 100 as shown. The shape of each of the resonance holes 110 to 140 may be a cylindrical shape as shown, but the shape of each of the resonance holes 110 to 140 may be modified as needed.

유전체 블록(100) 상에는 접지 패턴(200), 제1 내지 제3 입출력 패턴(310~330), 및 제1 내지 제4 공진기 패턴(410~440)이 배치될 수 있다. 이러한 패턴들은 예를 들어, 유전체 블록(100) 상에 도전성 박막을 형성하고 이를 패터닝(patterning)함으로써 형성될 수 있다.The ground pattern 200, the first to third input / output patterns 310 to 330, and the first to fourth resonator patterns 410 to 440 may be disposed on the dielectric block 100. Such patterns may be formed, for example, by forming and patterning a conductive thin film on the dielectric block 100.

접지 패턴(200)은 유전체 블록(100)의 적어도 일면에 배치될 수 있다. 구체적으로 접지 패턴(200)은 도 1 및 도 2에 도시된 것과 같이, 유전체 블록(100)의 전면, 후면, 좌우 측면, 및 상하 면에 결쳐 형성될 수 있다. 이러한 접지 패턴(200)에는 접지 전극(미도시)이 연결될 수 있다.The ground pattern 200 may be disposed on at least one surface of the dielectric block 100. In detail, as illustrated in FIGS. 1 and 2, the ground pattern 200 may be formed on the front, rear, left, right, and top and bottom surfaces of the dielectric block 100. A ground electrode (not shown) may be connected to the ground pattern 200.

제1 내지 제3 입출력 패턴(310~330)은 각각 도시된 것과 같이, 유전체 블록(100)의 일 측면과 상면에 걸쳐 형성될 수 있다. 여기서, 제1 입출력 패턴(310)은 외부와의 신호 입출력 경로(path) 역할을 할 수 있고, 제2 입출력 패턴(320)은 신호 중에서 제1 주파수 구간(예를 들어, 1755~1860 MHz)의 제1 신호의 입출력 경로 역할을 할 수 있으며, 제3 입출력 패턴(330)은 제1 주파수(예를 들어, 1755~1860 MHz)보다 큰 제2 주파수 구간(예를 들어, 1930~2150 MHz)의 제2 신호의 입출력 경로 역할을 할 수 있다.As illustrated, each of the first to third input / output patterns 310 to 330 may be formed over one side surface and the upper surface of the dielectric block 100. Here, the first input / output pattern 310 may serve as a signal input / output path with an external device, and the second input / output pattern 320 may have a first frequency section (for example, 1755 to 1860 MHz) among signals. The third input / output pattern 330 may serve as an input / output path of the first signal, and the third input / output pattern 330 may have a second frequency interval greater than the first frequency (for example, 1755 to 1860 MHz) (for example, 1930 to 2150 MHz). It may serve as an input / output path of the second signal.

제1 입출력 패턴(310)과 제2 입출력 패턴(320) 사이에는 제1 및 제2 공진기 패턴(410, 420)이 배치될 수 있다. 여기서, 제1 및 제2 공진기 패턴(410, 420)은 각각 도시된 것과 같이 유전체 블록(100)의 상면과 제1 및 제2 공진홀(110, 120)의 내벽 상에 형성될 수 있다.First and second resonator patterns 410 and 420 may be disposed between the first input / output pattern 310 and the second input / output pattern 320. Here, the first and second resonator patterns 410 and 420 may be formed on the top surface of the dielectric block 100 and the inner walls of the first and second resonant holes 110 and 120, respectively, as shown.

구체적으로, 제1 공진기 패턴(410)은, 도시된 것과 같이 제1 입출력 패턴(310) 및 접지 패턴(200)과 이격되어 유전체 블록(100)의 상면과 제1 공진홀(110)의 내벽 상에 형성될 수 있다. 이렇게 제1 공진홀(110)의 내벽 상에 형성된 제1 공진기 패턴(410)은 유전체 블록(100)의 하면에서 접지 패턴(200)과 연결될 수 있다.In detail, the first resonator pattern 410 is spaced apart from the first input / output pattern 310 and the ground pattern 200, as illustrated, on the upper surface of the dielectric block 100 and on the inner wall of the first resonant hole 110. Can be formed on. The first resonator pattern 410 formed on the inner wall of the first resonator hole 110 may be connected to the ground pattern 200 on the bottom surface of the dielectric block 100.

제2 공진기 패턴(420)은, 도시된 것과 같이 제2 입출력 패턴(320) 및 접지 패턴(200)과 이격되어 유전체 블록(100)의 상면과 제2 공진홀(120)의 내벽 상에 형성될 수 있다. 이렇게 제2 공진홀(120)의 내벽 상에 형성된 제2 공진기 패턴(420) 역시 유전체 블록(100)의 하면에서 접지 패턴(200)과 연결될 수 있다.As illustrated, the second resonator pattern 420 may be spaced apart from the second input / output pattern 320 and the ground pattern 200 to be formed on the upper surface of the dielectric block 100 and the inner wall of the second resonator hole 120. Can be. As such, the second resonator pattern 420 formed on the inner wall of the second resonator hole 120 may also be connected to the ground pattern 200 on the bottom surface of the dielectric block 100.

여기서, 서로 이격되어 배치된 제1 공진기 패턴(410), 유전체 블록(100)의 상면에 배치된 접지 패턴(200), 및 제2 공진기 패턴(420)은 인덕터(inductor)로 동작할 수 있다. 이에 대해서는 추후 도 3을 참조하여 보다 구체적으로 설명하도록 한다.Here, the first resonator pattern 410 spaced apart from each other, the ground pattern 200 disposed on the top surface of the dielectric block 100, and the second resonator pattern 420 may operate as an inductor. This will be described in more detail later with reference to FIG. 3.

한편, 제1 입출력 패턴(310)과 제3 입출력 패턴(330) 사이에는 제3 및 제4 공진기 패턴(430, 440)이 배치될 수 있다. 여기서, 제3 및 제4 공진기 패턴(430, 440)은 각각 도시된 것과 같이 유전체 블록(100)의 상면과 제3 및 제4 공진홀(130, 140)의 내벽 상에 형성될 수 있다. Meanwhile, third and fourth resonator patterns 430 and 440 may be disposed between the first input / output pattern 310 and the third input / output pattern 330. Here, the third and fourth resonator patterns 430 and 440 may be formed on the upper surface of the dielectric block 100 and the inner walls of the third and fourth resonance holes 130 and 140, respectively, as shown.

구체적으로, 제3 공진기 패턴(430)은 도시된 것과 같이 제1 입출력 패턴(310) 및 제4 공진기 패턴(440)과 이격되어 유전체 블록(100)의 상면과 제3 공진홀(130)의 내벽 상에 형성될 수 있다. 이렇게 제3 공진홀(130)의 내벽 상에 형성된 제3 공진기 패턴(430)은 유전체 블록(100)의 하면에서 접지 패턴(200)과 연결될 수 있다.In detail, the third resonator pattern 430 is spaced apart from the first input / output pattern 310 and the fourth resonator pattern 440, as shown, and the upper surface of the dielectric block 100 and the inner wall of the third resonator hole 130. It can be formed on. The third resonator pattern 430 formed on the inner wall of the third resonator hole 130 may be connected to the ground pattern 200 on the bottom surface of the dielectric block 100.

제4 공진기 패턴(440)은 도시된 것과 같이 제3 입출력 패턴(330) 및 제3 공진기 패턴(430)과 이격되어 유전체 블록(100)의 상면과 제4 공진홀(140)의 내벽 상에 형성될 수 있다. 이렇게 제4 공진홀(140)의 내벽 상에 형성된 제4 공진기 패턴(440) 역시 유전체 블록(100)의 하면에서 접지 패턴(200)과 연결될 수 있다.As illustrated, the fourth resonator pattern 440 is spaced apart from the third input / output pattern 330 and the third resonator pattern 430 to be formed on the top surface of the dielectric block 100 and the inner wall of the fourth resonator hole 140. Can be. As such, the fourth resonator pattern 440 formed on the inner wall of the fourth resonator hole 140 may also be connected to the ground pattern 200 on the bottom surface of the dielectric block 100.

본 실시예에서, 제1 입출력 패턴(310)과 제2 입출력 패턴(320) 사이에 배치된 제1 및 제2 공진기 패턴(410, 420)은 제1 입출력 패턴(310)을 통해 인가된 신호 중에서 제1 주파수 구간(예를 들어, 1755~1860 MHz)의 제1 신호를 추출하여 제2 입출력 패턴(320)에 전달하는 제1 밴드 패스 필터(band-pass filter)의 역할을 할 수 있다. 그리고, 제1 입출력 패턴(310)과 제3 입출력 패턴(330) 사이에 배치된 제3 및 제4 공진기 패턴(430, 440)은 제1 주파수(예를 들어, 1755~1860 MHz)보다 큰 제2 주파수 구간(예를 들어, 1930~2150 MHz)의 제2 신호를 추출하여 제3 입출력 패턴(330)에 전달하는 제2 밴드 패스 필터의 역할을 할 수 있다. 이하 도 3을 함께 참조하여, 이에 대해 보다 구체적으로 설명하도록 한다.In the present embodiment, the first and second resonator patterns 410 and 420 disposed between the first input / output pattern 310 and the second input / output pattern 320 are selected from the signals applied through the first input / output pattern 310. It may serve as a first band-pass filter that extracts a first signal in a first frequency section (for example, 1755-1860 MHz) and transmits the first signal to the second input / output pattern 320. The third and fourth resonator patterns 430 and 440 disposed between the first input / output pattern 310 and the third input / output pattern 330 may have a first frequency greater than a first frequency (for example, 1755 to 1860 MHz). It may serve as a second band pass filter that extracts a second signal in two frequency periods (for example, 1930 to 2150 MHz) and transmits the second signal to the third input / output pattern 330. Hereinafter, this will be described in more detail with reference to FIG. 3.

도 1 및 도 3을 참조하면, 도 1의 제2 입출력 패턴(320)과 제2 공진기 패턴(420) 간의 이격은 도 3의 제1 커패시터(C1) 역할을 할 수 있다. 그리고, 도 1의 제2 공진홀(120) 내벽 상에 형성된 제2 공진기 패턴(420)은 도 3의 제1 공진기(R1) 역할을 할 수 있고, 여기에는 접지 패턴(200)이 연결되어 접지된다.1 and 3, the separation between the second input / output pattern 320 and the second resonator pattern 420 of FIG. 1 may serve as the first capacitor C1 of FIG. 3. In addition, the second resonator pattern 420 formed on the inner wall of the second resonator hole 120 of FIG. 1 may serve as the first resonator R1 of FIG. 3, and the ground pattern 200 is connected to ground. do.

그리고, 도 1의 제2 공진기 패턴(420)과 제1 공진기 패턴(410), 그리고 그 사이에 배치된 접지 패턴(200)은 도 3의 제1 인덕터(L1)의 역할을 할 수 있으며, 도 1의 제1 공진홀(110) 내벽 상에 형성된 제1 공진기 패턴(410)은 도 3의 제2 공진기(R2) 역할을 할 수 있고, 여기에는 마찬가지로 접지 패턴(200)이 연결되어 접지된다. 도 1의 제1 입출력 패턴(310)과 제1 공진기 패턴(410) 간의 이격은 도 3의 제2 커패시터(C1) 역할을 할 수 있다.The second resonator pattern 420, the first resonator pattern 410, and the ground pattern 200 disposed therebetween may serve as the first inductor L1 of FIG. 3. The first resonator pattern 410 formed on the inner wall of the first resonant hole 110 of FIG. 1 may serve as the second resonator R2 of FIG. 3, and the ground pattern 200 is similarly connected and grounded. The separation between the first input / output pattern 310 and the first resonator pattern 410 of FIG. 1 may serve as the second capacitor C1 of FIG. 3.

이처럼, 제1 입출력 패턴(310)과 제2 입출력 패턴(320) 사이에 배치된 제1 및 제2 공진기 패턴(410, 420)과 접지 패턴(200)은, 제1 및 제2 커패시터(C1, C2)와, 제1 인덕터(L1)와, 제1 및 제2 공진기(R1, R2)의 기능을 수행한다. 따라서, 패턴의 설계 형상의 변화에 따라 제1 입출력 패턴(310)을 통해 인가된 신호 중에서 제1 주파수 구간(예를 들어, 1755~1860 MHz)의 제1 신호를 추출하여 제2 입출력 패턴(320)에 전달하는 제1 밴드 패스 필터의 역할을 할 수 있다.As such, the first and second resonator patterns 410 and 420 and the ground pattern 200 disposed between the first input / output pattern 310 and the second input / output pattern 320 may include the first and second capacitors C1, C2), the first inductor L1, and the first and second resonators R1 and R2. Accordingly, the second input / output pattern 320 may be extracted by extracting a first signal of a first frequency section (for example, 1755 to 1860 MHz) from a signal applied through the first input / output pattern 310 according to a change in the design shape of the pattern. It may serve as a first band pass filter to pass).

한편, 도 1의 제2 입출력 패턴(320)과 제3 공진기 패턴(430) 간의 이격은 도 3의 제3 커패시터(C3) 역할을 할 수 있다. 그리고, 도 1의 제3 공진홀(130) 내벽 상에 형성된 제3 공진기 패턴(430)은 도 3의 제3 공진기(R3) 역할을 할 수 있으며, 여기에도 접지 패턴(200)이 연결되어 접지된다.Meanwhile, the separation between the second input / output pattern 320 and the third resonator pattern 430 of FIG. 1 may serve as the third capacitor C3 of FIG. 3. In addition, the third resonator pattern 430 formed on the inner wall of the third resonator hole 130 of FIG. 1 may serve as the third resonator R3 of FIG. 3, and the ground pattern 200 is also connected to and grounded. .

그리고, 도 1의 제3 공진기 패턴(430)과 제4 공진기 패턴(440) 간의 이격은 도 3의 제4 커패시터(C4)의 역할을 할 수 있으며, 도 1의 제4 공진홀(140) 내벽 상에 형성된 제4 공진기 패턴(440)은 도 3의 제4 공진기(R4) 역할을 할 수 있고, 여기에도 마찬가지로 접지 패턴(200)이 연결되어 접지된다. 도 1의 제3 입출력 패턴(330)과 제4 공진기 패턴(440) 간의 이격은 도 3의 제5 커패시터(C5) 역할을 할 수 있다.In addition, the separation between the third resonator pattern 430 and the fourth resonator pattern 440 of FIG. 1 may serve as the fourth capacitor C4 of FIG. 3, and the inner wall of the fourth resonator hole 140 of FIG. 1. The fourth resonator pattern 440 formed thereon may serve as the fourth resonator R4 of FIG. 3, and likewise, the ground pattern 200 is connected and grounded. The separation between the third input / output pattern 330 and the fourth resonator pattern 440 of FIG. 1 may serve as the fifth capacitor C5 of FIG. 3.

이처럼, 제1 입출력 패턴(310)과 제3 입출력 패턴(330) 사이에 배치된 제3 및 제4 공진기 패턴(430, 440)은, 제3 내지 제5 커패시터(C3~C5)와, 제3 및 제4 공진기(R3, R4)의 기능을 수행한다. 따라서, 패턴의 설계 형상의 변화에 따라 앞서 설명한 제1 주파수(예를 들어, 1755~1860 MHz)보다 큰 제2 주파수 구간(예를 들어, 1930~2150 MHz)의 제2 신호를 추출하여 제3 입출력 패턴(330)에 전달하는 제2 밴드 패스 필터의 역할을 할 수 있다.As such, the third and fourth resonator patterns 430 and 440 disposed between the first input / output pattern 310 and the third input / output pattern 330 may include the third to fifth capacitors C3 to C5, and the third and fifth capacitors C3 to C5. And perform the functions of the fourth resonators R3 and R4. Therefore, according to a change in the design shape of the pattern, a second signal of a second frequency section (for example, 1930 to 2150 MHz) that is larger than the first frequency (for example, 1755 to 1860 MHz) described above is extracted and the third signal is extracted. It may serve as a second band pass filter to be transmitted to the input / output pattern 330.

이상에서 설명한 본 발명의 일 실시예에 따른 유전체 블록 다이플렉서는, 크기를 소형화시키기에 용이한 유전체 블록 상에 다양한 도전성 패턴을 형성함으로써 다이플렉싱 기능을 수행한다. 따라서, 이러한 유전체 블록 다이플렉서는 통신 기기 내부에 실장되더라도 그 내부에서 차지하는 면적이 작아, 제품을 소형화할 수 있다는 장점이 있다. 또한, 본 실시예에 따른 유전체 블록 다이플렉서는, 이처럼 작은 크기에도 불구하고 낮은 삽입 손실과 급격과 급격한 감쇄특성을 얻을 수 있는 장점도 있다.The dielectric block diplexer according to the embodiment of the present invention described above performs a diplexing function by forming various conductive patterns on the dielectric block, which is easy to downsize. Therefore, even if the dielectric block diplexer is mounted inside a communication device, the area occupied by the dielectric block diplexer is small, and there is an advantage that the product can be miniaturized. In addition, despite the small size, the dielectric block diplexer according to the present embodiment has an advantage of obtaining low insertion loss and rapid and rapid attenuation characteristics.

다음 도 4 및 도 5를 참조하여, 본 발명의 다른 실시예에 따른 유전체 블록 다이플렉서에 대해 설명한다.Next, a dielectric block diplexer according to another exemplary embodiment of the present invention will be described with reference to FIGS. 4 and 5.

도 4는 본 발명의 다른 실시예에 따른 유전체 블록 다이플렉서의 사시도이다. 도 5는 본 발명의 다른 실시예에 따른 유전체 블록 다이플렉서의 회로도이다. 이하에서는 앞서 설명한 실시예와 중복된 구성요소에 대한 설명은 생략하도록 하고 그 차이점을 위주로 설명하도록 한다.4 is a perspective view of a dielectric block diplexer according to another embodiment of the present invention. 5 is a circuit diagram of a dielectric block diplexer according to another embodiment of the present invention. Hereinafter, a description of the overlapping components with the above-described embodiment will be omitted and the differences will be mainly described.

도 4 및 도 5를 참조하면, 유전체 블록 다이플렉서(2)의 유전체 블록(100)에는 제1 내지 제8 공진홀(110~180)이 서로 이격되어 배치될 수 있다. 그리고, 유전체 블록(100) 상에는 접지 패턴(200), 제1 내지 제3 입출력 패턴(310~330), 및 제1 내지 제8 공진기 패턴(410~480)이 배치될 수 있다.4 and 5, in the dielectric block 100 of the dielectric block diplexer 2, first to eighth resonant holes 110 to 180 may be spaced apart from each other. The ground pattern 200, the first to third input / output patterns 310 to 330, and the first to eighth resonator patterns 410 to 480 may be disposed on the dielectric block 100.

제1 입출력 패턴(310)과 제2 입출력 패턴(320) 사이에는 제1 공진기 패턴(410)과, 제2 공진기 패턴(420)과, 제5 공진기 패턴(450)이 배치될 수 있다. 여기서, 제1 공진기 패턴(410)과, 제2 공진기 패턴(420)과, 제5 공진기 패턴(450)은 각각 도시된 것과 같이 유전체 블록(100)의 상면과 제1 공진홀(110), 제2 공진홀(120), 및 제5 공진홀(150)의 내벽 상에 형성될 수 있다.A first resonator pattern 410, a second resonator pattern 420, and a fifth resonator pattern 450 may be disposed between the first input / output pattern 310 and the second input / output pattern 320. Here, the first resonator pattern 410, the second resonator pattern 420, and the fifth resonator pattern 450 are respectively illustrated as top surfaces of the dielectric block 100, the first resonator holes 110, and the first resonator patterns 410. 2 may be formed on the inner wall of the resonance hole 120 and the fifth resonance hole 150.

한편, 제2 입출력 패턴(320)의 외측에는 제6 공진기 패턴(460)이 배치될 수 있다. 즉, 제5 공진기 패턴(450)과 제6 공진기 패턴(460)은 제2 입출력 패턴(320)과 각각 이격되어, 제2 입출력 패턴(320)의 양측에 배치될 수 있다. 여기서, 제6 공진기 패턴(460)은 유전체 블록(100)의 상면과 제6 공진홀(160)의 내벽 상에 형성될 수 있다.The sixth resonator pattern 460 may be disposed outside the second input / output pattern 320. That is, the fifth resonator pattern 450 and the sixth resonator pattern 460 may be spaced apart from the second input / output pattern 320, respectively, and disposed on both sides of the second input / output pattern 320. Here, the sixth resonator pattern 460 may be formed on the top surface of the dielectric block 100 and the inner wall of the sixth resonator hole 160.

제1 입출력 패턴(310)과 제3 입출력 패턴(330) 사이에는 제3 공진기 패턴(430)과, 제4 공진기 패턴(440)과, 제7 공진기 패턴(470)이 배치될 수 있다. 여기서, 제3 공진기 패턴(430)과, 제4 공진기 패턴(440)과, 제7 공진기 패턴(470)은 각각 도시된 것과 같이 유전체 블록(100)의 상면과 제3 공진홀(130), 제4 공진홀(140), 및 제7 공진홀(170)의 내벽 상에 형성될 수 있다. 특히, 제3 공진기 패턴(430)은 도시된 것과 같이 제1 입출력 패턴(310)과 연결된 형태로 배치될 수 있다.A third resonator pattern 430, a fourth resonator pattern 440, and a seventh resonator pattern 470 may be disposed between the first input / output pattern 310 and the third input / output pattern 330. Here, the third resonator pattern 430, the fourth resonator pattern 440, and the seventh resonator pattern 470 are respectively illustrated as top surfaces of the dielectric block 100, the third resonator holes 130, and the third resonator patterns 430. 4 may be formed on the inner wall of the resonance hole 140 and the seventh resonance hole 170. In particular, the third resonator pattern 430 may be arranged to be connected to the first input / output pattern 310 as shown.

한편, 제3 입출력 패턴(330)과 연결되게 제8 공진기 패턴(480)이 배치될 수 있다. 여기서, 제8 공진기 패턴(480)은 유전체 블록(100)의 상면과 제8 공진홀(180)의 내벽 상에 형성될 수 있다.The eighth resonator pattern 480 may be disposed to be connected to the third input / output pattern 330. Here, the eighth resonator pattern 480 may be formed on the top surface of the dielectric block 100 and the inner wall of the eighth resonance hole 180.

본 실시예에서, 각 공진기 패턴(410~480)의 형상이나 배치는 앞서 설명한 실시예와 조금씩 다를 수 있다. 즉, 각 공진기 패턴(410~480)의 형상은 다이플렉서의 설계 특성에 따라 얼마든지 변형될 수 있다. 따라서, 앞서 설명한 실시예를 기반으로 도 4에 도시된 유전체 블록 다이플렉서에 대해 용이하게 유추할 수 있는 사항에 대해서는 상세한 설명은 생략하도록 한다.In this embodiment, the shape or arrangement of each resonator pattern (410 ~ 480) may be slightly different from the above-described embodiment. That is, the shape of each resonator pattern (410 ~ 480) can be modified as much as the design characteristics of the diplexer. Therefore, detailed descriptions of matters that can be easily inferred with respect to the dielectric block diplexer shown in FIG. 4 based on the above-described embodiments will be omitted.

본 실시예에서, 제1 입출력 패턴(310)과 제2 입출력 패턴(320) 사이에 배치된 제1 공진기 패턴(410)과, 제2 공진기 패턴(420)과, 제5 공진기 패턴(450) 및 제2 입출력 패턴(320) 외측에 배치된 제6 공진기 패턴(460)은, 제1 입출력 패턴(310)을 통해 인가된 신호 중에서 제1 주파수 구간(예를 들어, 1755~1860 MHz)의 제1 신호를 추출하여 제2 입출력 패턴(320)에 전달하는 제1 밴드 패스 필터의 역할을 할 수 있다. In the present exemplary embodiment, the first resonator pattern 410, the second resonator pattern 420, the fifth resonator pattern 450, and the first input / output pattern 310 and the second input / output pattern 320 may be disposed. The sixth resonator pattern 460 disposed outside the second input / output pattern 320 may have a first frequency range (for example, 1755 to 1860 MHz) among the signals applied through the first input / output pattern 310. The first band pass filter extracts a signal and transmits the signal to the second input / output pattern 320.

그리고, 제1 입출력 패턴(310)과 제3 입출력 패턴(330) 사이에 배치된 제3 공진기 패턴(430)과, 제4 공진기 패턴(440)과, 제7 공진기 패턴(470) 및 제3 입출력 패턴(330)과 연결되게 배치된 제8 공진기 패턴(480)은, 제1 입출력 패턴(310)에 인가되는 신호 중에서 제1 주파수(예를 들어, 1755~1860 MHz)보다 큰 제2 주파수 구간(예를 들어, 1930~2150 MHz)의 제2 신호를 추출하여 제3 입출력 패턴(330)에 전달하는 제2 밴드 패스 필터의 역할을 할 수 있다.The third resonator pattern 430, the fourth resonator pattern 440, the seventh resonator pattern 470, and the third input / output pattern disposed between the first input / output pattern 310 and the third input / output pattern 330. The eighth resonator pattern 480 disposed to be connected to the pattern 330 may have a second frequency interval greater than a first frequency (for example, 1755 to 1860 MHz) among signals applied to the first input / output pattern 310. For example, it may serve as a second band pass filter that extracts a second signal of 1930-2150 MHz and transmits the second signal to the third input / output pattern 330.

구체적으로, 도 4의 제2 입출력 패턴(320)과 제6 공진기 패턴(460) 간의 이격은 도 5의 제1 커패시터(C1) 역할을 할 수 있다. 그리고, 도 4의 제6 공진홀(160) 내벽 상에 형성된 제6 공진기 패턴(460)은 도 5의 제1 공진기(R1) 역할을 할 수 있다. 그리고, 도 4의 제2 입출력 패턴(320)과 제5 공진기 패턴(450) 간의 이격은 도 5의 제2 커패시터(C2) 역할을 할 수 있으며, 도 4의 제5 공진홀(150) 내벽 상에 형성된 제5 공진기 패턴(450)은 도 5의 제2 공진기(R2) 역할을 할 수 있다.In detail, the separation between the second input / output pattern 320 and the sixth resonator pattern 460 of FIG. 4 may serve as the first capacitor C1 of FIG. 5. In addition, the sixth resonator pattern 460 formed on the inner wall of the sixth resonator hole 160 of FIG. 4 may serve as the first resonator R1 of FIG. 5. In addition, the separation between the second input / output pattern 320 and the fifth resonator pattern 450 of FIG. 4 may serve as the second capacitor C2 of FIG. 5, and on the inner wall of the fifth resonance hole 150 of FIG. 4. The fifth resonator pattern 450 formed in the second resonator pattern 450 may serve as the second resonator R2 of FIG. 5.

도 4의 제5 공진기 패턴(450)과 제2 공진기 패턴(420), 그리고 그 사이에 배치된 접지 패턴(200)은 도 5의 제1 인덕터(L1)의 역할을 할 수 있으며, 도 4의 제2 공진홀(120) 내벽 상에 형성된 제2 공진기 패턴(420)은 도 5의 제3 공진기(R3) 역할을 할 수 있다. 또한, 도 4의 제2 공진기 패턴(420)과 제1 공진기 패턴(410), 그리고 그 사이에 배치된 접지 패턴(200)은 도 5의 제2 인덕터(L2)의 역할을 할 수 있으며, 도 4의 제1 공진홀(110) 내벽 상에 형성된 제1 공진기 패턴(410)은 도 5의 제4 공진기(R3) 역할을 할 수 있다. 도 4의 제1 공진기 패턴(410)과 제3 공진기 패턴(430) 간의 이격은 도 5의 제3 커패시터(C3) 역할을 할 수 있다.The fifth resonator pattern 450 and the second resonator pattern 420 of FIG. 4 and the ground pattern 200 disposed therebetween may serve as the first inductor L1 of FIG. 5. The second resonator pattern 420 formed on the inner wall of the second resonator hole 120 may serve as the third resonator R3 of FIG. 5. In addition, the second resonator pattern 420, the first resonator pattern 410, and the ground pattern 200 disposed therebetween may serve as the second inductor L2 of FIG. 5. The first resonator pattern 410 formed on the inner wall of the first resonator hole 110 of 4 may serve as the fourth resonator R3 of FIG. 5. The separation between the first resonator pattern 410 and the third resonator pattern 430 of FIG. 4 may serve as the third capacitor C3 of FIG. 5.

도 4의 제1 입출력 패턴(310)과 연결된 제3 공진홀(130) 내벽 상에 형성된 제3 공진기 패턴(430)은 도 5의 제5 공진기(R5) 역할을 할 수 있다. 그리고, 도 4의 제3 공진기 패턴(430)과 제4 공진기 패턴(440) 간의 이격은 도 5의 제4 커패시터(C4) 역할을 할 수 있으며, 제4 공진홀(140) 내벽 상에 형성된 제4 공진기 패턴(440)은 도 5의 제6 공진기(R6) 역할을 할 수 있다.The third resonator pattern 430 formed on the inner wall of the third resonator hole 130 connected to the first input / output pattern 310 of FIG. 4 may serve as the fifth resonator R5 of FIG. 5. In addition, the separation between the third resonator pattern 430 and the fourth resonator pattern 440 of FIG. 4 may serve as the fourth capacitor C4 of FIG. 5, and is formed on the inner wall of the fourth resonator hole 140. The fourth resonator pattern 440 may serve as the sixth resonator R6 of FIG. 5.

도 4의 제4 공진기 패턴(440)과 제7 공진기 패턴(470) 간의 이격은 도 5의 제5 커패시터(C5) 역할을 할 수 있으며, 제7 공진홀(170) 내벽 상에 형성된 제7 공진기 패턴(470)은 도 5의 제7 공진기(R7) 역할을 할 수 있다. 그리고, 도 4의 제7 공진기 패턴(470)과 제3 입출력 패턴(330)과 연결된 제8 공진기 패턴(480) 간의 이격은 도 5의 제6 커패시터(C6) 역할을 할 수 있으며, 제8 공진홀(180) 내벽 상에 형성된 제8 공진기 패턴(480)은 도 5의 제8 공진기(R8) 역할을 할 수 있다.A distance between the fourth resonator pattern 440 and the seventh resonator pattern 470 of FIG. 4 may serve as the fifth capacitor C5 of FIG. 5, and the seventh resonator formed on the inner wall of the seventh resonator hole 170 may be used. The pattern 470 may serve as the seventh resonator R7 of FIG. 5. In addition, the separation between the seventh resonator pattern 470 of FIG. 4 and the eighth resonator pattern 480 connected to the third input / output pattern 330 may serve as the sixth capacitor C6 of FIG. 5, and the eighth resonance The eighth resonator pattern 480 formed on the inner wall of the hole 180 may serve as the eighth resonator R8 of FIG. 5.

다음 도 6을 참조하여, 본 발명의 일 실시예에 따른 멀티플렉싱 시스템에 대해 설명한다.Next, a multiplexing system according to an embodiment of the present invention will be described with reference to FIG. 6.

도 6은 본 발명의 일 실시예에 따른 멀티플렉싱 시스템의 개념 블록도이다.6 is a conceptual block diagram of a multiplexing system according to an embodiment of the present invention.

도 6을 참조하면, 멀티플렉싱 시스템은, 제1 내지 제5 필터(1000~1400)를 포함할 수 있다.Referring to FIG. 6, the multiplexing system may include first to fifth filters 1000 to 1400.

제1 필터(1000)는 외부로부터 입력 신호를 제공 받고, 입력 신호 중에서 제1 주파수 구간(예를 들어, 824~884 MHz)의 제1 신호(S1)와, 제1 주파수 구간(예를 들어, 824~884 MHz)과 다른 제2 주파수 구간(예를 들어, 1755~2150 MHz)의 제2 신호(S2)를 출력할 수 있다.The first filter 1000 receives an input signal from the outside, and the first signal S1 of the first frequency section (for example, 824 to 884 MHz) and the first frequency section (for example, of the input signals). The second signal S2 of a second frequency range (for example, 1755 to 2150 MHz) different from 824 to 884 MHz may be output.

제2 필터(1100)는 제1 필터(1000)로부터 제2 신호(S2)를 제공 받고, 제2 신호(S2) 중에서 제3 주파수 구간(예를 들어, 1755~1860 MHz)의 제3 신호(S3)와, 제3 주파수 구간(예를 들어, 1755~1860 MHz)과 다른 제4 주파수 구간(예를 들어, 1930~2150 MHz)의 제4 신호(S4)를 출력할 수 있다.The second filter 1100 receives the second signal S2 from the first filter 1000, and receives a third signal (eg, 1755 to 1860 MHz) of a third frequency interval (for example, 1755 to 1860 MHz) among the second signals S2. S4 and the fourth signal S4 of a fourth frequency section (for example, 1930 to 2150 MHz) different from the third frequency section (for example, 1755 to 1860 MHz) may be output.

제3 필터(1200)는 제2 필터(1100)로부터 제3 신호(S3)를 제공 받고, 제3 신호(S3) 중에서 제5 주파수 구간(예를 들어, 1755~1765 MHz)의 제5 신호(S5)와, 제5 주파수 구간(예를 들어, 1755~1765 MHz)과 다른 제6 주파수 구간(예를 들어, 1850~1860 MHz)의 제6 신호(S6)를 출력할 수 있다.The third filter 1200 receives the third signal S3 from the second filter 1100, and receives a fifth signal (eg, 1755 to 1765 MHz) of a fifth frequency section among the third signals S3. S6) and a sixth signal S6 of a sixth frequency interval (for example, 1850 to 1860 MHz) that is different from the fifth frequency interval (for example, 1755 to 1765 MHz).

제4 필터(1300)는 제2 필터(1100)로부터 제4 신호(S4)를 제공 받고, 제4 신호(S4) 중에서 제7 주파수 구간(예를 들어, 1930~1960 MHz)의 제7 신호(S7)와, 제7 주파수 구간(예를 들어, 1930~1960 MHz)과 다른 제8 주파수 구간(예를 들어, 2120~2150 MHz)의 제8 신호(S8)를 출력할 수 있다.The fourth filter 1300 receives the fourth signal S4 from the second filter 1100, and the seventh signal of the seventh frequency section (for example, 1930 to 1960 MHz) among the fourth signals S4. S7) and an eighth signal S8 of an eighth frequency interval (for example, 2120 to 2150 MHz) that is different from the seventh frequency interval (for example, 1930 to 1960 MHz) may be output.

제5 필터(1400)는 제1 필터(1000)로부터 제1 신호(S1)를 제공 받고, 제1 신호(S1) 중에서 제9 주파수 구간(예를 들어, 824~839 MHz)의 제9 신호(S9)와, 제9 주파수 구간(예를 들어, 824~839 MHz)과 다른 제10 주파수 구간(예를 들어, 869~884 MHz)의 제10 신호(S10)를 출력할 수 있다.The fifth filter 1400 receives the first signal S1 from the first filter 1000, and the ninth signal of the ninth frequency section (eg, 824 to 839 MHz) among the first signal S1. S9), and a tenth signal S10 of a tenth frequency period (for example, 869 to 884 MHz) that is different from the ninth frequency period (for example, 824 to 839 MHz).

여기서, 제2 필터(1100)는 앞서 설명한 본 발명의 실시예들에 따른 유전체 블록 다이플렉서를 포함할 수 있다. 다시 말해, 본 발명의 일 실시예에 따른 멀티플렉싱 시스템의 제2 필터(1100)는 앞서 설명한 본 발명의 실시예들에 따른 유전체 블록 다이플렉서로 구성될 수 있다.Here, the second filter 1100 may include a dielectric block diplexer according to the embodiments of the present invention described above. In other words, the second filter 1100 of the multiplexing system according to an embodiment of the present invention may be configured as a dielectric block diplexer according to the embodiments of the present invention described above.

이처럼 본 발명의 실시예들에 따른 유전체 블록 다이플렉서를 포함하는 멀티플렉싱 시스템은 좁은 분리 대역에서도 신뢰성 있게 신호 분리가 가능한 장점이 있다.As described above, the multiplexing system including the dielectric block diplexer according to the embodiments of the present invention has an advantage that signals can be reliably separated even in a narrow separation band.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.While the present invention has been described in connection with what is presently considered to be practical exemplary embodiments, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, It is to be understood that the invention may be embodied in other specific forms without departing from the spirit or essential characteristics thereof. It is therefore to be understood that the above-described embodiments are illustrative in all aspects and not restrictive.

100: 유전체 블록 110~180: 공진홀
200: 접지 패턴 310~330: 입출력 패턴
410~480: 공진기 패턴100: dielectric block 110 to 180: resonance hole
200: ground pattern 310 to 330: input / output pattern
410-480: resonator pattern

Claims (11)

제1 내지 제8 공진홀이 형성된 유전체 블록;
상기 유전체 블록의 적어도 일면에 배치된 접지 패턴;
상기 유전체 블록 상에 상기 접지 패턴과 이격되어 배치된 제1 내지 제3 입출력 패턴;
상기 제1 내지 제4 공진홀의 내벽과 상기 유전체 블록 상에, 서로 이격되어 배치되는 제1 내지 제4 공진기 패턴; 및
상기 제5 내지 제8 공진홀의 내벽과 상기 유전체 블록 상에, 서로 이격되어 배치되는 제5 내지 제8 공진기 패턴을 포함하되,
상기 제1 및 제2 공진기 패턴은 상기 제1 및 제2 입출력 패턴 사이에 배치되고,
상기 제3 및 제4 공진기 패턴은 상기 제1 및 제3 입출력 패턴 사이에 배치되고,
상기 제1 공진기 패턴과 상기 제2 공진기 패턴 사이에는 상기 접지 패턴이 상기 제1 및 제2 공진기 패턴과 이격되어 배치되고,
상기 제3 공진기 패턴은 상기 제1 입출력 패턴과 연결되도록 배치되고,
상기 제8 공진기 패턴은 상기 제3 입출력 패턴과 연결되도록 배치되고,
상기 제1 입출력 패턴에 입력된 입력 신호 중 제1 주파수 구간의 제1 신호는 상기 제2 입출력 패턴으로 출력되고, 상기 제1 입출력 패턴에 입력된 입력 신호 중 상기 제1 주파수 구간과 다른 제2 주파수 구간의 제2 신호는 상기 제3 입출력 패턴으로 출력되는 유전체 블록 다이플렉서.A dielectric block having first to eighth resonance holes formed therein;
A ground pattern disposed on at least one surface of the dielectric block;
First to third input / output patterns disposed on the dielectric block and spaced apart from the ground pattern;
First to fourth resonator patterns spaced apart from each other on the inner walls of the first to fourth resonator holes and the dielectric block; And
And fifth to eighth resonator patterns disposed on the inner walls of the fifth to eighth resonant holes and the dielectric block, and spaced apart from each other.
The first and second resonator patterns are disposed between the first and second input and output patterns,
The third and fourth resonator patterns are disposed between the first and third input and output patterns,
The ground pattern is spaced apart from the first and second resonator patterns between the first and second resonator patterns,
The third resonator pattern is disposed to be connected to the first input / output pattern,
The eighth resonator pattern is disposed to be connected to the third input / output pattern,
A first signal of a first frequency section among the input signals input to the first input / output pattern is output to the second input / output pattern, and a second frequency different from the first frequency section among the input signals input to the first input / output pattern. The second signal of the interval is a dielectric block diplexer is output to the third input and output pattern. 삭제delete 제 1항에 있어서,
상기 제1 공진기 패턴은 상기 제1 입출력 패턴과 이격되어 배치되고,
상기 제2 공진기 패턴은 상기 제2 입출력 패턴과 이격되어 배치되는 유전체 블록 다이플렉서.The method of claim 1,
The first resonator pattern is disposed spaced apart from the first input and output pattern,
The second resonator pattern may be spaced apart from the second input / output pattern. 제 3항에 있어서,
상기 서로 이격되어 배치된 제1 공진기 패턴, 접지 패턴, 제2 공진기 패턴은 인덕터(inductor)로 동작하는 유전체 블록 다이플렉서.The method of claim 3, wherein
And a first resonator pattern, a ground pattern, and a second resonator pattern spaced apart from each other to operate as an inductor. 삭제delete 제 1항에 있어서,
상기 제5 공진기 패턴은 상기 제2 입출력 패턴의 일측에 배치되고,
상기 제6 공진기 패턴은 상기 제2 입출력 패턴의 타측에 배치되는 유전체 블록 다이플렉서.The method of claim 1,
The fifth resonator pattern is disposed on one side of the second input / output pattern,
And the sixth resonator pattern is disposed on the other side of the second input / output pattern. 삭제delete 입력 신호를 제공 받고, 상기 입력 신호 중에서 제1 주파수 구간의 제1 신호와, 상기 제1 주파수 구간과 다른 제2 주파수 구간의 제2 신호를 출력하는 제1 필터;
상기 제1 필터로부터 상기 제2 신호를 제공 받고, 상기 제2 신호 중에서 제3 주파수 구간의 제3 신호와, 상기 제3 주파수 구간과 다른 제4 주파수 구간의 제4 신호를 출력하는 제2 필터;
상기 제2 필터로부터 상기 제3 신호를 제공 받고, 상기 제3 신호 중에서 제5 주파수 구간의 제5 신호와, 상기 제5 주파수 구간과 다른 제6 주파수 구간의 제6 신호를 출력하는 제3 필터; 및
상기 제2 필터로부터 제4 신호를 제공 받고, 상기 제4 신호 중에서 제7 주파수 구간의 제7 신호와, 상기 제7 주파수 구간과 다른 제8 주파수 구간의 제8 신호를 출력하는 제4 필터를 포함하되,
상기 제2 필터는, 다수의 공진홀이 형성된 유전체 블록과, 상기 유전체 블록의 적어도 일면에 배치된 접지 패턴과, 상기 유전체 블록 상에 상기 접지 패턴과 이격되어 배치된 제1 내지 제3 입출력 패턴과, 상기 다수의 공진홀의 내벽과 상기 유전체 블록 상에, 서로 이격되어 배치되는 제1 내지 제4 공진기 패턴을 포함하고,
상기 제1 및 제2 공진기 패턴은 상기 제1 및 제2 입출력 패턴 사이에 배치되고, 상기 제3 및 제4 공진기 패턴은 상기 제1 및 제3 입출력 패턴 사이에 배치되고, 상기 제1 공진기 패턴과 상기 제2 공진기 패턴 사이에는 상기 접지 패턴이 상기 제1 및 제2 공진기 패턴과 이격되어 배치되는 멀티플렉싱 시스템.A first filter configured to receive an input signal and to output a first signal of a first frequency period among the input signals and a second signal of a second frequency period different from the first frequency period;
A second filter receiving the second signal from the first filter and outputting a third signal of a third frequency section among the second signal and a fourth signal of a fourth frequency section different from the third frequency section;
A third filter receiving the third signal from the second filter and outputting a fifth signal of a fifth frequency section among the third signals and a sixth signal of a sixth frequency section different from the fifth frequency section; And
A fourth filter provided with a fourth signal from the second filter, and outputting a seventh signal in a seventh frequency section among the fourth signals, and an eighth signal in an eighth frequency section different from the seventh frequency section; But
The second filter may include a dielectric block having a plurality of resonance holes, a ground pattern disposed on at least one surface of the dielectric block, first to third input / output patterns disposed on the dielectric block, and spaced apart from the ground pattern; And first to fourth resonator patterns spaced apart from each other on the inner walls of the plurality of resonance holes and the dielectric block,
The first and second resonator patterns are disposed between the first and second input / output patterns, and the third and fourth resonator patterns are disposed between the first and third input / output patterns, and the first and third resonator patterns And the ground pattern is spaced apart from the first and second resonator patterns between the second resonator patterns. 제 8항에 있어서,
상기 다수의 공진홀은 제1 내지 제4 공진홀을 포함하고,
상기 제1 내지 제4 공진기 패턴은 각각 상기 제1 내지 제4 공진홀의 내벽 상에 배치되고,
상기 제1 공진기 패턴은 상기 제1 입출력 패턴과 이격되어 배치되고,
상기 제2 공진기 패턴은 상기 제2 입출력 패턴과 이격되어 배치되는 멀티플렉싱 시스템.The method of claim 8,
The plurality of resonance holes include first to fourth resonance holes,
The first to fourth resonator patterns are disposed on inner walls of the first to fourth resonator holes, respectively.
The first resonator pattern is disposed spaced apart from the first input and output pattern,
And the second resonator pattern is spaced apart from the second input / output pattern. 제 8항에 있어서,
상기 다수의 공진홀은 제1 내지 제8 공진홀을 포함하고,
상기 제1 내지 제4 공진기 패턴은 각각 상기 제1 내지 제4 공진홀의 내벽 상에 배치되고,
상기 제5 내지 제8 공진홀의 내벽과 상기 유전체 블록 상에, 서로 이격되어 배치되는 제5 내지 제8 공진기 패턴을 더 포함하는 멀티플렉싱 시스템.The method of claim 8,
The plurality of resonance holes include first to eighth resonance holes,
The first to fourth resonator patterns are disposed on inner walls of the first to fourth resonator holes, respectively.
And a fifth to eighth resonator patterns spaced apart from each other on the inner walls of the fifth to eighth resonance holes and the dielectric block. 제 10항에 있어서,
상기 제3 공진기 패턴은 상기 제1 입출력 패턴과 연결되도록 배치되고,
상기 제5 공진기 패턴은 상기 제2 입출력 패턴의 일측에 배치되고,
상기 제6 공진기 패턴은 상기 제2 입출력 패턴의 타측에 배치되고
상기 제8 공진기 패턴은 상기 제3 입출력 패턴과 연결되도록 배치되는 멀티플렉싱 시스템.The method of claim 10,
The third resonator pattern is disposed to be connected to the first input / output pattern,
The fifth resonator pattern is disposed on one side of the second input / output pattern,
The sixth resonator pattern is disposed on the other side of the second input / output pattern
The eighth resonator pattern is arranged to be connected to the third input and output pattern.
KR1020110127840A 2011-12-01 2011-12-01 Wide band dielectric block diplexer and multiplexing system comprising the same KR101374826B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110127840A KR101374826B1 (en) 2011-12-01 2011-12-01 Wide band dielectric block diplexer and multiplexing system comprising the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110127840A KR101374826B1 (en) 2011-12-01 2011-12-01 Wide band dielectric block diplexer and multiplexing system comprising the same

Publications (2)

Publication Number Publication Date
KR20130061498A KR20130061498A (en) 2013-06-11
KR101374826B1 true KR101374826B1 (en) 2014-03-18

Family

ID=48859602

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110127840A KR101374826B1 (en) 2011-12-01 2011-12-01 Wide band dielectric block diplexer and multiplexing system comprising the same

Country Status (1)

Country Link
KR (1) KR101374826B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010011460A (en) * 1999-07-28 2001-02-15 이형도 Dielectric duplexer having attenuation function of local oscillation frequency
KR20010062910A (en) * 1999-12-21 2001-07-09 이형도 Monoblock dielectric duplexer filter
KR20030049662A (en) * 2001-12-17 2003-06-25 주식회사 케이이씨 Transmission band pass filter of duplexer
JP2005101938A (en) 2003-09-25 2005-04-14 Kyocera Corp Composite branching filter circuit, chip component, and rf module

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010011460A (en) * 1999-07-28 2001-02-15 이형도 Dielectric duplexer having attenuation function of local oscillation frequency
KR20010062910A (en) * 1999-12-21 2001-07-09 이형도 Monoblock dielectric duplexer filter
KR20030049662A (en) * 2001-12-17 2003-06-25 주식회사 케이이씨 Transmission band pass filter of duplexer
JP2005101938A (en) 2003-09-25 2005-04-14 Kyocera Corp Composite branching filter circuit, chip component, and rf module

Also Published As

Publication number Publication date
KR20130061498A (en) 2013-06-11

Similar Documents

Publication Publication Date Title
CN110291681B (en) Dielectric filter, transceiver and base station
US10298195B2 (en) Radio frequency filter employing notch structure
JP4989700B2 (en) Integrated dielectric multiplexer
CN104205481B (en) Bandwidth varying RF wave filter
KR101922574B1 (en) Multiplexer
CN108039543B (en) Monomer double-circuit filter based on dielectric resonator
JP2006332980A (en) Triplexer circuit
KR101374826B1 (en) Wide band dielectric block diplexer and multiplexing system comprising the same
KR101810411B1 (en) Filter and Diplexer Using Non Resonating Node
CN110416669B (en) Dielectric filter, signal transceiver and base station
CN103247840B (en) Millimeter wave high-performance filter with micro-scale medium cavity
KR101158848B1 (en) Dielectric block band-stop filter
CN210182542U (en) Dielectric filter, signal transmitting/receiving device and base station
KR101265252B1 (en) Dielectric diplexer comprising resonator and communication device comprising the same
KR101161122B1 (en) Dielectric low pass filter comprising resonator and communication device comprising the same
EP3308423A1 (en) Pluggable receiver splitter for two-transmitter two-receiver microwave digital radios
EP3345247A1 (en) Compact antenna feeder with dual polarization
JP3521805B2 (en) Dielectric filter, composite dielectric filter, antenna duplexer, and communication device
US6448870B1 (en) Dielectric filter, dielectric duplexer, and communication apparatus using the same
KR101238258B1 (en) Metamaterial crlh coaxial cavity resonator
JP2010081292A (en) Branching filter, and wireless communication mudule and wireless communication device using the same
US9923254B2 (en) Radio-frequency blocking filter
KR101645671B1 (en) High frequency filter with cross-arranged step impedance resonator
US9350061B2 (en) Resonance device and filter including the same
KR101482955B1 (en) Micro strip diplexer and access point apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee