KR101365808B1 - Organic Light Emitting Display and Driving Method of the same - Google Patents
Organic Light Emitting Display and Driving Method of the same Download PDFInfo
- Publication number
- KR101365808B1 KR101365808B1 KR1020070064514A KR20070064514A KR101365808B1 KR 101365808 B1 KR101365808 B1 KR 101365808B1 KR 1020070064514 A KR1020070064514 A KR 1020070064514A KR 20070064514 A KR20070064514 A KR 20070064514A KR 101365808 B1 KR101365808 B1 KR 101365808B1
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- light emitting
- organic light
- node
- electrode
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2074—Display of intermediate tones using sub-pixels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명은, 복수의 제1 및 제2전원 배선, 스캔 배선 및 데이터 배선에 연결된 서브 픽셀이 매트릭스 형태로 위치하는 표시패널을 포함하되, 서브 픽셀은, 스캔 배선에 게이트가 연결되고 데이터 배선에 제1전극이 연결된 제1트랜지스터와, 스캔 배선에 게이트가 연결되고 제1노드에 제1전극이 연결되며 제2노드에 제2전극이 연결된 제2트랜지스터와, 제1노드에 게이트가 연결되고 제1트랜지스터의 제2전극에 제1전극이 연결되며 제2노드에 제2전극이 연결된 제3트랜지스터와, 제1노드에 게이트가 연결되고 제2노드에 제1전극이 연결되며 제2전원 배선에 제2전극이 연결된 제4트랜지스터와, 제1노드에 제1전극이 연결되고 제2전원 배선에 제2전극이 연결된 커패시터와, 제1전원 배선에 제1전극이 연결되고 제3트랜지스터의 제1전극에 제2전극이 연결된 유기 발광다이오드를 포함하는 유기전계발광표시장치를 제공한다.The present invention includes a display panel in which subpixels connected to a plurality of first and second power supply wirings, scan wirings, and data wirings are positioned in a matrix form, wherein the subpixels are connected to gates of the scan wirings and provided to the data wirings. A first transistor connected to one electrode, a second transistor connected to a gate of the scan line, a first electrode connected to the first node, and a second electrode connected to the second node, and a gate connected to the first node A third transistor having a first electrode connected to the second electrode of the transistor and a second electrode connected to the second node; a gate connected to the first node; a first electrode connected to the second node; A fourth transistor having two electrodes connected thereto, a capacitor having a first electrode connected to the first node and a second electrode connected to the second power line, a first electrode connected to the first power line, and a first electrode of the third transistor Organic light emitting diode having a second electrode connected thereto An organic light emitting display device including a diode is provided.
유기전계발광표시장치, 전압보상, 열화 Organic light emitting display device, voltage compensation, deterioration
Description
도 1은 본 발명의 일 실시예에 따른 유기전계발광표시장치의 서브 픽셀 회로 구성도.1 is a block diagram illustrating a subpixel circuit of an organic light emitting display device according to an exemplary embodiment of the present invention.
도 2는 본 발명의 일 실시예에 따른 구동 파형의 예시도.2 is an exemplary view of a drive waveform according to an embodiment of the present invention.
도 3은 문턱 전압 변화에 따른 커패시터의 전압 변화 그래프.3 is a graph showing a voltage change of a capacitor according to a threshold voltage change.
도 4는 문턱 전압 변동에 따른 유기 발광다이오드의 전류 변화 그래프.4 is a graph showing a current change of an organic light emitting diode according to a threshold voltage variation.
도 5는 네거티브 어닐의 설명을 위한 구동 파형 예시도.5 is an exemplary drive waveform diagram for explaining negative annealing.
도 6은 문턱 전압 변동에 따른 유기 발광다이오드의 전류 감소 그래프.6 is a graph showing a current decrease of an organic light emitting diode according to a threshold voltage variation.
<도면의 주요 부분에 관한 부호의 설명>DESCRIPTION OF THE REFERENCE NUMERALS
VDD : 제1전원 배선 GND : 제2전원 배선VDD: First Power Wiring GND: Second Power Wiring
T1,T2,T3,T4 : 제1,제2,제3 및 제4트랜지스터T1, T2, T3, T4: first, second, third and fourth transistors
SCAN[n] : 스캔 배선 DATA[n] : 데이터 배선SCAN [n]: scan wiring DATA [n]: data wiring
D : 유기 발광다이오드 C : 커패시터D: organic light emitting diode C: capacitor
본 발명은 유기전계발광표시장치와 이의 구동방법에 관한 것이다.The present invention relates to an organic light emitting display and a driving method thereof.
최근, 평판표시장치(FPD: Flat Panel Display)는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 액정 디스플레이(Liquid Crystal Display: LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 전계방출표시장치(Field Emission Display: FED), 유기전계발광표시장치(Organic Light Emitting Device) 등과 같은 여러 가지의 평면형 디스플레이가 실용화되고 있다.2. Description of the Related Art In recent years, the importance of flat panel displays (FPDs) has been increasing with the development of multimedia. In response to this, various kinds of devices such as a liquid crystal display (LCD), a plasma display panel (PDP), a field emission display (FED), an organic light emitting display A planar display of a branch has been put into practical use.
이러한 유기전계발광표시장치를 구동하는 방식에는 수동 매트릭스(passive matrix) 방식과 박막 트랜지스터(thin film transistor; 이하 트랜지스터)를 이용한 능동 매트릭스(active matrix) 방식이 있다. 여기서, 수동 매트릭스 방식은 양극과 음극을 직교하도록 형성하고 라인을 선택하여 구동하는데 비해, 능동 매트릭스 방식은 박막 트랜지스터를 각 ITO(Indium Tin Oxide) 화소 전극에 연결하고 박막 트랜지스터의 게이트 전극에 연결된 커패시터에 유지된 전압에 따라 구동하게 된다.The organic light emitting display device may be driven by a passive matrix method and an active matrix method using a thin film transistor (hereinafter, referred to as a transistor). In this case, the passive matrix method is formed so that the anode and the cathode are orthogonal and the line is selected and driven, whereas the active matrix method connects a thin film transistor to each indium tin oxide (ITO) pixel electrode and a capacitor connected to the gate electrode of the thin film transistor. Drive according to the maintained voltage.
종래 유기전계발광표시장치의 서브 픽셀을 구조적으로 보상해주기 위해 4개의 트랜지스터와 1개의 커패시터(Capacitor)인 4T1C 구조를 사용하였다. 종래 서브 픽셀 구조는 유기 발광다이오드가 발광하지 않는 쓰기 단계(Writing)에는 전원을 차단하고 유기 발광다이오드가 발광하는 발광 단계(Emission)에 전원을 공급하는 방식을 사용하였다.In order to structurally compensate the subpixels of the organic light emitting display device, a 4T1C structure including four transistors and one capacitor is used. In the conventional subpixel structure, a power supply is cut off during writing in which the organic light emitting diode does not emit light and power is supplied to a light emitting step in which the organic light emitting diode emits light.
이러한 방식은 서브 픽셀에 문턱 전압(Vth) 변동에 따라 유기 전계발광소자에 흐르는 전류의 양이 변하는 문제가 발생하였다. 그리하여, 이와 같은 문제를 해결하기 위해 위와 같이 서브 픽셀의 구조를 4T1C 구조를 사용하였으나, 신호 배선의 수가 4개로 복잡한 구조로 되어 있으며, 서브 픽셀에 네거티브 어닐(Negative anneal)을 실시하기 위해 별도의 전원을 인가해줘야 하였다. 그리하여, 패널에 위치하는 전원 배선의 증가로 레이아웃(Layout)이 복잡해 짐은 물론 복잡한 구동 방식을 채택할 수밖에 없게 되어 고해상도 구현의 어려움과 실제 패널에 적용성이 떨어져 이의 개선이 요구된다.This method has a problem in that the amount of current flowing through the organic electroluminescent device changes according to the threshold voltage Vth variation in the subpixel. Thus, in order to solve this problem, the sub-pixel structure uses the 4T1C structure as described above, but has a complicated structure with four signal wires, and a separate power supply for performing negative anneal on the sub-pixels. Had to be authorized. Thus, the increase in power wiring located in the panel not only complicates the layout, but also inevitably adopts a complex driving method, which is difficult to realize high resolution and is not applicable to the actual panel.
상술한 문제점을 해결하기 위한 본 발명의 목적은, 유기전계발광표시장치의 서브 픽셀 구조를 개선하여 구동 트랜지스터의 문턱 전압 변화에 의한 전류감소 및 유기 발광다이오드의 휘도 감소 문제를 해결한다. 아울러, 표시품질을 향상시킴은 물론 고해상도 구현에 적합한 유기전계발광표시장치를 제공한다.SUMMARY OF THE INVENTION An object of the present invention for solving the above problems is to improve the sub-pixel structure of the organic light emitting display device to solve the problem of current reduction and luminance reduction of the organic light emitting diode due to the threshold voltage change of the driving transistor. In addition, the present invention provides an organic light emitting display device suitable for high resolution as well as improving display quality.
상술한 과제를 해결하기 위한 본 발명은, 복수의 제1 및 제2전원 배선, 스캔 배선 및 데이터 배선에 연결된 서브 픽셀이 매트릭스 형태로 위치하는 표시패널을 포함하되, 서브 픽셀은, 스캔 배선에 게이트가 연결되고 데이터 배선에 제1전극이 연결된 제1트랜지스터와, 스캔 배선에 게이트가 연결되고 제1노드에 제1전극이 연결되며 제2노드에 제2전극이 연결된 제2트랜지스터와, 제1노드에 게이트가 연결되고 제1트랜지스터의 제2전극에 제1전극이 연결되며 제2노드에 제2전극이 연결된 제 3트랜지스터와, 제1노드에 게이트가 연결되고 제2노드에 제1전극이 연결되며 제2전원 배선에 제2전극이 연결된 제4트랜지스터와, 제1노드에 제1전극이 연결되고 제2전원 배선에 제2전극이 연결된 커패시터와, 제1전원 배선에 제1전극이 연결되고 제3트랜지스터의 제1전극에 제2전극이 연결된 유기 발광다이오드를 포함하는 유기전계발광표시장치를 제공한다.The present invention for solving the above problems includes a display panel in which subpixels connected to a plurality of first and second power supply wirings, scan wirings, and data wirings are positioned in a matrix, wherein the subpixels are gated to the scan wiring. A first transistor connected to a first electrode connected to the data line, a second transistor connected to a gate of the scan line, a first electrode connected to the first node, and a second electrode connected to the second node, and a first node A third transistor having a gate connected to the first electrode connected to the second electrode of the first transistor, a second electrode connected to the second node, a gate connected to the first node, and a first electrode connected to the second node A fourth transistor having a second electrode connected to the second power line, a capacitor connected with the first electrode to the first node, and a second electrode connected to the second power line, and a first electrode connected to the first power line, First electrode of the third transistor An organic light emitting display device including an organic light emitting diode connected to a second electrode is provided.
제1,제2,제3 및 제4트랜지스터는, N-Mos형일 수 있다.The first, second, third and fourth transistors may be N-Mos type.
제1,제2,제3 및 제4트랜지스터는, a-Si 트랜지스터일 수 있다.The first, second, third and fourth transistors may be a-Si transistors.
한편, 다른 측면에서 본 발명은, 제1,제2,제3 및 제4트랜지스터와 커패시터와 유기 발광다이오드를 포함하는 서브 픽셀이 매트릭스 형태로 위치하는 표시패널을 포함하는 유기전계발광표시장치의 구동방법에 있어서, 제1 및 제2트랜지스터를 턴 온하고 커패시터에 공급된 데이터 신호를 데이터 전압으로 저장하는 쓰기 단계와, 커패시터에 저장된 데이터 전압으로 제3 및 제4트랜지스터를 턴 온하여 유기 발광다이오드를 발광시키는 발광 단계를 포함하는 유기전계발광표시장치의 구동방법을 제공한다.Meanwhile, in another aspect, the present invention provides a method of driving an organic light emitting display device including a display panel in which subpixels including first, second, third, and fourth transistors, a capacitor, and an organic light emitting diode are positioned in a matrix form. A method comprising: turning on first and second transistors and storing a data signal supplied to the capacitor as a data voltage; and turning on the third and fourth transistors using the data voltage stored in the capacitor to turn on the organic light emitting diode. A method of driving an organic light emitting display device comprising a light emitting step of emitting light is provided.
쓰기 단계 이전에는, 유기 발광다이오드에 공급되는 전원을 차단하고 제1 및 제2트랜지스터를 턴 온한 상태에서 제4트랜지스터에 네거티브 어닐을 하는 초기화 단계를 포함할 수 있다.The writing step may include an initialization step of cutting off the power supplied to the organic light emitting diode and performing negative annealing on the fourth transistor while the first and second transistors are turned on.
쓰기 단계에서, 커패시터에 데이터 전압을 저장하기 위해 데이터 신호를 공급할 때는, 발광 단계에서 유기 발광다이오드에 공급되는 전원보다 낮춘 상태에서 프리차징을 먼저 수행하고 데이터 신호를 공급할 수 있다.In the writing step, when the data signal is supplied to the capacitor to store the data voltage, the precharging may be performed first and the data signal may be supplied in a lower state than the power supplied to the organic light emitting diode in the light emitting step.
제3트랜지스터는 포화 영역에서 구동하고 제4트랜지스터는 선형 영역에서 구동할 수 있다.The third transistor can drive in the saturation region and the fourth transistor can drive in the linear region.
제1,제2,제3 및 제4트랜지스터는, a-Si으로 형성된 N-Mos형일 수 있다.The first, second, third and fourth transistors may be N-Mos type formed of a-Si.
<일 실시예><Example 1>
도 1은 본 발명의 일 실시예에 따른 유기전계발광표시장치의 서브 픽셀 회로 구성도이다.1 is a block diagram illustrating a subpixel circuit of an organic light emitting display device according to an exemplary embodiment of the present invention.
도 1을 참조하면, 본 발명의 일 실시예에 따른 유기전계발광표시장치는 복수의 제1 및 제2전원 배선(VDD,GND), 스캔 배선(SCAN1[n]) 및 데이터 배선(DATA[n])에 연결된 서브 픽셀(1pixel)이 매트릭스 형태로 위치하는 표시패널을 포함한다.Referring to FIG. 1, an organic light emitting display device according to an exemplary embodiment of the present invention includes a plurality of first and second power supply lines VDD and GND, a scan line SCAN1 [n], and a data line DATA [n. ) Includes a display panel in which subpixels (1 pixel) connected in the form of a matrix are disposed in a matrix form.
여기서, 하나의 서브 픽셀은 스캔 배선(SCAN1[n])에 게이트가 연결되고 데이터 배선(DATA[n])에 제1전극이 연결된 제1트랜지스터(T1)를 포함한다.Here, one subpixel includes a first transistor T1 having a gate connected to the scan line SCAN1 [n] and a first electrode connected to the data line DATA [n].
또한, 스캔 배선(SCAN1[n])에 게이트가 연결되고 제1노드(A)에 제1전극이 연결되며 제2노드(B)에 제2전극이 연결된 제2트랜지스터(T2)를 포함한다.In addition, the transistor includes a second transistor T2 having a gate connected to the scan line SCAN1 [n], a first electrode connected to the first node A, and a second electrode connected to the second node B.
또한, 제1노드(A)에 게이트가 연결되고 제1트랜지스터(T1)의 제2전극에 제1전극이 연결되며 제2노드(B)에 제2전극이 연결된 제3트랜지스터(T3)를 포함한다.Also, a third transistor T3 having a gate connected to the first node A, a first electrode connected to the second electrode of the first transistor T1, and a second electrode connected to the second node B may be included. do.
또한, 제1노드(A)에 게이트가 연결되고 제2노드(B)에 제1전극이 연결되며 제2전원 배선(GND)에 제2전극이 연결된 제4트랜지스터(T4)를 포함한다.Also, a fourth transistor T4 includes a gate connected to the first node A, a first electrode connected to the second node B, and a second electrode connected to the second power line GND.
또한, 제1노드(A)에 제1전극이 연결되고 제2전원 배선(GND)에 제2전극이 연결된 커패시터(C)를 포함하고, 제1전원 배선(VDD)에 제1전극이 연결되고 제3트랜지 스터(T3)의 제1전극에 제2전극이 연결된 유기 발광다이오드(D)를 포함한다.In addition, a first electrode is connected to the first node (A) and a second electrode is connected to the second power line (GND) (C), and the first electrode is connected to the first power line (VDD) The organic light emitting diode D may include an organic light emitting diode D connected to a first electrode of the third transistor T3.
앞서 설명한 제1,제2,제3 및 제4트랜지스터(T1,T2,T3,T4)의 제1전극과 제2전극은 각각 소스와 드레인 또는 드레인과 소스 전극으로 선택될 수 있으며, 이는 a-Si(아몰포스 실리콘)으로 형성된 N-Mos형 트랜지스터일 수 있다. 덧붙여, 유기 발광다이오드(D)의 제1전극과 제2전극 또한 서브 픽셀 회로 구성에 따라 각각 애노드와 캐소드 또는 캐소드와 애노드로 선택될 수 있다.The first and second electrodes of the first, second, third and fourth transistors T1, T2, T3, and T4 described above may be selected as a source and a drain or a drain and a source electrode, respectively. It may be an N-Mos type transistor formed of Si (Amorphous Silicon). In addition, the first electrode and the second electrode of the organic light emitting diode D may also be selected as an anode and a cathode or a cathode and an anode, respectively, according to the subpixel circuit configuration.
이러한 유기 발광다이오드(D)는 정공주입층(HIL), 정공수송층(HTL), 전자수송층(ETL) 및 전자주입층(EIL)과 같은 공통막 사이에 유기 발광층(EML)이 개재된 것을 포함한다.The organic light emitting diode (D) includes an organic light emitting layer (EML) interposed between a common film such as a hole injection layer (HIL), a hole transport layer (HTL), an electron transport layer (ETL), and an electron injection layer (EIL). .
이와 같은 회로 구성에서, 제1전원 배선(VDD)은 매트릭스 형태로 위치하는 서브 픽셀에 모두 공통으로 연결되거나 R,G,B 서브 픽셀 별로 구분되어 연결될 수 있다. 즉, 모든 서브 픽셀은 제1전원 배선(VDD)을 통해 모두 동일한 전원을 공급받을 수 있게 되거나, R,G,B 서브 픽셀별로 각기 다른 전원을 공급받을 수 있게 된다.In such a circuit configuration, the first power line VDD may be commonly connected to the subpixels positioned in a matrix form or may be divided and connected to each of R, G, and B subpixels. That is, all of the sub pixels can be supplied with the same power through the first power line VDD, or different power can be supplied for each of the R, G, and B sub pixels.
한편, 본 발명과 같이 4T1C(4 Transistor 1 Capacitor)로 구성된 서브 픽셀 회로는 일부 트랜지스터인 제3트랜지스터(T3)와 제4트랜지스터(T4)가 전류 스케일링에 의해서 제3트랜지스터(T3)는 포화(Saturation) 영역에서 구동하고 제4트랜지스터(T4)는 선형(Linear) 영역에서 구동할 수 있다. 이에 대한 보충 설명은 이하의 구동방법에서 더욱 자세히 설명한다.On the other hand, in the sub-pixel circuit composed of 4T1C (4
참고로, 위와 같은 유기전계발광표시장치는 표시패널에 위치하는 복수의 제1 및 제2전원 배선(VDD,GND)에 전원을 공급하고 스캔 배선(SCAN1[n])에 스캔신호를 공급한 후, 데이터 배선(DATA[n])에 데이터신호를 공급하게 되면, 스캔 배선(SCAN1[n])에 의해 선택된 서브 픽셀이 발광을 하여 표시패널 상에 영상을 구현할 수 있게 된다.For reference, the organic light emitting display device as described above supplies power to the plurality of first and second power lines VDD and GND positioned on the display panel, and supplies a scan signal to the scan line SCAN1 [n]. When the data signal is supplied to the data line DATA [n], the sub-pixel selected by the scan line SCAN1 [n] emits light to implement an image on the display panel.
여기서, 제1 및 제2전원 배선(VDD,GND)은 설명의 표기상 "VDD"와 "GND"라고 하였으나 제1 및 제2전원 배선(VDD,GND)에 공급되는 전원은 상호 전압 차를 두고 공급되는 양의 전원 또는 음의 전원 레벨에 준할 수 있음은 물론이다.Here, the first and second power supply wirings VDD and GND are referred to as "VDD" and "GND" in the description of the description, but the power supplied to the first and second power supply wirings VDD and GND has a mutual voltage difference. Of course, it can be based on the positive or negative power level supplied.
앞서 설명한 제1 및 제2전원 배선(VDD,GND), 스캔 배선(SCAN1[n]) 및 데이터 배선(DATA[n])에 구동에 필요한 전원 및 신호를 공급하는 장치는 표시패널 또는 표시패널 외부 등에 선택적으로 위치할 수 있다.The apparatus for supplying power and signals for driving to the first and second power wirings VDD and GND, the scan wiring SCAN1 [n], and the data wiring DATA [n] described above may be a display panel or an external display panel. It may be selectively positioned on the back.
이러한 장치들은 일반적으로 전원을 공급하는 전원부, 스캔신호를 공급하는 스캔 구동부 및 데이터신호를 공급하는 데이터 구동부 등을 포함할 수 있다. 그리고 이러한 장치들은 외부로부터 공급된 영상신호를 저장하는 메모리부 및 타이밍 제어부 등과 상호 연동하여 구동하게 된다.Such devices may generally include a power supply unit supplying power, a scan driver supplying a scan signal, a data driver supplying a data signal, and the like. These devices are driven in cooperation with a memory unit and a timing controller for storing an image signal supplied from the outside.
이하, 도 2를 참조하여 본 발명의 일 실시예에 따른 유기전계발광표시장치의 구동방법에 대해 설명한다.Hereinafter, a driving method of an organic light emitting display device according to an embodiment of the present invention will be described with reference to FIG. 2.
도 2는 본 발명의 일 실시예에 따른 구동 파형의 예시도 이다.2 is an exemplary view of a driving waveform according to an embodiment of the present invention.
본 발명의 일 실시예에 따른 유기전계발광표시장치의 표시패널은 도 1을 참조하여 설명한 바와 같이 제1,제2,제3 및 제4트랜지스터(T1,T2,T3,T4)와 커패시 터(C1)와 유기 발광다이오드(D)를 포함하는 서브 픽셀이 매트릭스 형태로 위치한다.As described with reference to FIG. 1, the display panel of the organic light emitting display device according to an exemplary embodiment of the present invention includes a first and second transistors T1, T2, T3, and T4. Sub pixels including C1 and the organic light emitting diode D are positioned in a matrix form.
여기서, 도시된 도 2의 구동 파형 예시도를 참조하면, 본 발명의 일 실시예에 따른 구동방법은 쓰기 단계(Writing)와 발광 단계(Emission)를 포함한다.2, a driving method according to an embodiment of the present invention includes a writing step and a light emission step.
먼저, 쓰기 단계(Writing)는 제1 및 제2트랜지스터(T1,T2)를 턴 온하고 커패시터(C)에 데이터를 저장하는 단계이다.First, writing is a step of turning on the first and second transistors T1 and T2 and storing data in the capacitor C. FIG.
쓰기 단계(Writing)에서는 스캔 구동부로부터 출력된 스캔 신호(Scan)를 스캔 배선(SCAN[n])을 통해 해당 서브 픽셀에 공급하고, 데이터 구동부로부터 출력된 데이터 신호(Data)를 데이터 배선(DATA[n])을 통해 해당 서브 픽셀에 공급한다.In the writing step, the scan signal Scan output from the scan driver is supplied to the corresponding subpixel through the scan line SCAN [n], and the data signal Data output from the data driver is supplied to the data line DATA [. n]) to the corresponding subpixel.
그러면, 해당 서브 픽셀의 스캔 배선(SCAN[n])에 연결된 제1 및 제2트랜지스터(T1,T2)가 턴온하게 되고 이때, 턴 온된 제1 및 제2트랜지스터(T1,T2)를 통해 공급된 데이터 신호(Data)는 커패시터(C)에 데이터 전압으로 유기된다.Then, the first and second transistors T1 and T2 connected to the scan line SCAN [n] of the corresponding subpixel are turned on, and at this time, the first and second transistors T1 and T2 are turned on. The data signal Data is induced to the capacitor C as a data voltage.
이후, 발광 단계(Emission)는 커패시터에 저장된 데이터 전압으로 제3 및 제 4트랜지스터를 턴 온하여 유기 발광다이오드를 발광시키는 단계이다.Subsequently, the emission is a step of turning on the third and fourth transistors with the data voltage stored in the capacitor to emit the organic light emitting diodes.
발광 단계(Emission)에서는 커패시터(C)에 저장된 데이터 전압이 제3 및 제4트랜지스터(T3,T4)의 게이트에 인가되어 제3 및 제4트랜지스터(T3,T4)가 턴 온하게 된다.In the emission step, the data voltage stored in the capacitor C is applied to the gates of the third and fourth transistors T3 and T4 so that the third and fourth transistors T3 and T4 are turned on.
그러면, 제1전원 배선(VDD)에 연결된 유기 발광다이오드(D)에 공급된 전원이 제3 및 제4트랜지스터(T3,T4)를 통해 제2전원 배선(GND)로 흐르게 되어 유기 발광다이오드(D)가 발광하게 된다.Then, the power supplied to the organic light emitting diode D connected to the first power line VDD flows to the second power line GND through the third and fourth transistors T3 and T4 and thus the organic light emitting diode D ) Will emit light.
단, 앞서 쓰기 단계(Writing)에서, 커패시터(C)에 데이터 전압을 저장하기 위해 데이터 신호(Data)를 공급할 때는, 발광 단계(Emission)에서 유기 발광다이오드(D)에 공급되는 전원보다 낮춘 상태에서 프리차징을 먼저 수행하고 데이터 신호(Data)를 공급할 수 있다.However, in the writing step, when supplying the data signal Data to store the data voltage in the capacitor C, the power supply is lower than the power supplied to the organic light emitting diode D in the emission step. Precharging may be performed first and the data signal Data may be supplied.
이에 대한 설명의 이해를 돕기 위해 도 3을 참조한다.Refer to FIG. 3 to help understand the description.
도 3은 문턱 전압 변화에 따른 커패시터의 전압 변화 그래프이다.3 is a graph of voltage variation of a capacitor according to a threshold voltage change.
도 3을 참조하면, 쓰기 단계(Writing)를 수행하기 전 데이터 배선(DATA[n])을 통해 프리차징(Pre Charging)을 먼저 수행하고 있음을 알 수 있다.Referring to FIG. 3, it can be seen that precharging is first performed through the data line DATA [n] before performing the writing step.
여기서, 도 3의 "Vg1"은 제1노드(A)에 걸린 전압을 나타내고, "Vd2"는 제2노드(B)에 걸린 전압을 나타낸다.Here, "Vg1" of FIG. 3 represents a voltage applied to the first node A, and "Vd2" represents a voltage applied to the second node B. As shown in FIG.
이와 같이 프리차징을 하게 되면, 턴 온된 제2트랜지스터(T2)의 제1전극과 제2전극 양단 간에 전압차가 발생하면서 제4트랜지스터(T4)의 게이트와 제1전극에 낮은 전압이 걸리게 된다. 즉, 제4트랜지스터(T4)의 게이트와 제1전극의 전압이 감소하게 된다. 이때, 걸린 낮은 전압은 제4트랜지스터(T4)에 네거티브 어닐(Negative Anneal)을 걸어줄 수 있게 되는데 이에 대한 설명은 후술한다.When precharging is performed as described above, a voltage difference occurs between the first electrode and the second electrode of the turned-on second transistor T2 and a low voltage is applied to the gate and the first electrode of the fourth transistor T4. That is, the voltages of the gate and the first electrode of the fourth transistor T4 are reduced. In this case, the applied low voltage may apply a negative anneal to the fourth transistor T4, which will be described later.
한편, 이와 같은 과정에서 제3트랜지스터(T3)는 문턱 전압이 결정된다. 즉 유기 발광다이오드(D)를 통해 제2전원 배선(GND)까지 흐르게 되는 전류를 결정할 수 있게 된다.Meanwhile, in this process, the threshold voltage of the third transistor T3 is determined. That is, the current flowing through the organic light emitting diode D to the second power line GND can be determined.
그리하여, 결과적으로 제3트랜지스터(T3)는 유기 발광다이오드(D)를 직접적 으로 구동할 수 있도록 포화(Saturation) 영역에서 구동하게 되고 제4트랜지스터(T4)는 스위칭 동작을 하기 위해 선형(Linear) 영역에서 구동하도록 각각 위치하게 된다.Thus, as a result, the third transistor T3 is driven in the saturation region to directly drive the organic light emitting diode D, and the fourth transistor T4 is linear in order to perform the switching operation. Each is positioned to drive at.
참고로, 도시된 도면에서 발광 단계(Emission)에서 제3트랜지스터(T3)의 문턱 전압(Vth) 변동에 따라 전압은 각각 3.1 [V], 2.1 [V], 1.1 [V] 사이를 오가게 됨을 알 수 있는데, 여기서 나타낸 전압 변동 폭과 데이터 전압(Vdata)은 문턱 전압(Vth) 변동에 따른 설명을 위해 개시한 것일 뿐임을 참조한다.For reference, in the drawing, it can be seen that the voltage is shifted between 3.1 [V], 2.1 [V], and 1.1 [V] according to the variation of the threshold voltage Vth of the third transistor T3 in the emission step. Note that the voltage fluctuation range and the data voltage Vdata shown here are only disclosed for description according to the variation of the threshold voltage Vth.
이와 같이 변동되는 문턱 전압(Vth) 변동에 따른 유기 발광다이오드(D)의 전류 변화는 도 4를 참조한다.A current change of the organic light emitting diode D according to the fluctuation of the threshold voltage Vth thus changed is described with reference to FIG. 4.
도 4는 문턱 전압 변동에 따른 유기 발광다이오드의 전류 변화 그래프이다.4 is a graph showing a current change of an organic light emitting diode according to a threshold voltage variation.
도 4를 참조하면, 앞서 설명한 바와 같은 과정에 의해 데이터 신호가 커패시터(C)에 데이터 전압으로 유기된 후 제3 및 제4트랜지스터(T3,T4)가 턴 온되고 난 후 유기 발광다이오드가 발광할 때 문턱 전압(Vth) 변동에 따른 전류 변화 그래프를 도시한다.Referring to FIG. 4, after the data signal is induced to the capacitor C as the data voltage, the organic light emitting diode may emit light after the third and fourth transistors T3 and T4 are turned on. When the threshold voltage (Vth) fluctuating current change graph is shown.
본 발명에 의한 구조는, 프리차징(Pre Charging) 당시 데이터 전압(Vdata) = 0 [V]인 상태에서 데이터 신호를 데이터 전압으로 유기시킨 후 데이터 전압(Vdata) = 7.75 [V]가 될 때, 유기 발광다이오드(D)에 공급된 전류는 대략 400 [nA] 저점 구간과 550 [nA] 구간에서 대략 30% 전류 감소 폭을 가짐을 알 수 있다.According to the structure of the present invention, when data voltage Vdata = 7.75 [V] is induced after the data signal is induced to a data voltage in a state in which data voltage Vdata = 0 [V] at the time of precharging, It can be seen that the current supplied to the organic light emitting diode D has a current reduction range of approximately 30% in the period of about 400 [nA] low point and 550 [nA].
따라서, 본 발명에 의한 구조는 구동 트랜지스터인 제3트랜지스터(T3)의 구조적인 문제로 인하여 문턱 전압(Vth)이 변하더라도 대략 30% 정도의 전류 감소 폭 을 유지할 수 있도록 개선된 구조임을 알 수 있다.Accordingly, it can be seen that the structure according to the present invention is improved to maintain a current reduction range of about 30% even when the threshold voltage Vth changes due to a structural problem of the third transistor T3 which is a driving transistor. .
한편, 앞서 쓰기 단계(Writing) 이전에는 도 2에 도시된 바와 같이 유기 발광다이오드(D)에 공급되는 전원을 차단하고 제1 및 제2트랜지스터(T1,T2)를 턴 온한 상태에서 제4트랜지스터(T4)에 네거티브 어닐을 하는 초기화 단계를 포함할 수 있음을 설명하였다.On the other hand, before the writing step (Writing), as shown in FIG. 2, the fourth transistor (Turn off the power supplied to the organic light emitting diode D and turn on the first and second transistors T1 and T2) It has been described that the initialization step of negative annealing in T4) may be included.
이에 대한 설명을 위해 도 5 및 도 6을 참조한다.See FIG. 5 and FIG. 6 for a description thereof.
도 5는 네거티브 어닐의 설명을 위한 구동 파형 예시도 이다.5 is an exemplary driving waveform diagram for explaining a negative anneal.
도 5를 참조하면, 제4트랜지스터(T4)에 실시되는 네거티브 어닐은 앞서, 도 3을 참조하여 설명한 바와 같이 데이터 신호를 공급하기 전 시행하는 프리차징 구간에 실시할 수 있다.Referring to FIG. 5, the negative annealing performed on the fourth transistor T4 may be performed in a precharging period before the data signal is supplied, as described above with reference to FIG. 3.
여기서, 제4트랜지스터(T4)에 실시되는 네거티브 어닐은 제1전원 배선(VDD)을 통해 유기 발광다이오드(D)에 공급되는 전원을 차단하고 제2트랜지스터(T2)가 턴 온 상태에서, 제2노드(B)가 제1노드(A)의 전압보다 낮아지게 됨으로써 가능하게 된다. 이때, 데이터 전압(Vdata)은 음의 전압까지 떨어진 후 양의 전압까지 상승하게 되는데, 도 5를 참조하여 예를 들면, 데이터 전압(Vdata)은 -5 [V]까지 떨어진 후, 데이터 쓰기(Writing) 단계에 의해 7.75 [V]까지 상승하게 된다. 그리고 이후 발광 단계(Emission)를 실시하게 된다.Here, the negative annealing applied to the fourth transistor T4 cuts off the power supplied to the organic light emitting diode D through the first power line VDD, and the second transistor T2 is turned on. This is possible by the node B being lower than the voltage of the first node A. FIG. At this time, the data voltage Vdata drops to a negative voltage and then rises to a positive voltage. For example, with reference to FIG. 5, the data voltage Vdata drops to −5 [V] and then writes data. ) Up to 7.75 [V]. Then, the emission step is performed.
따라서, 제4트랜지스터(T4)에 실시되는 네거티브 어닐은 프리차징 구간에 인 가된 음의 전압에 의해 실시할 수 있게 되며 더욱 정확하게는 음의 데이터 전압으로 어닐을 하는 네거티브 데이터 어닐(Negative Data Anneal) 임을 알 수 있다.Therefore, the negative anneal applied to the fourth transistor T4 can be performed by the negative voltage applied to the precharging interval, and more precisely, the negative data anneal that anneals to the negative data voltage. It can be seen that.
이에 따르면, 본 발명의 제3트랜지스터(T3)는 회로적으로 문턱 전압(Vth) 변동을 보상하게 되고, 제4트랜지스터(T4)는 네거티브 어닐을 적용할 수 있게 됨으로써 네거티브 어닐로 인한 문턱 전압(Vth) 변동의 복구는 물론 추가적인 보상 효과를 나타낼 수 있게 된다.Accordingly, the third transistor T3 of the present invention compensates for the variation in the threshold voltage Vth in a circuit, and the fourth transistor T4 can apply negative annealing, so that the threshold voltage Vth due to the negative annealing is applied. Recovery of fluctuations can of course have additional compensation effects.
이와 같은 설명에 의해, 본 발명은 문턱 전압(Vth) 변동에 의해 유기 발광다이오드(D)의 전류가 특정 시점에서 감소하는 영향을 최소화할 수 있는데 이에 대한 설명은 도 6을 참조하여 설명한다.As described above, the present invention can minimize the effect of the current of the organic light emitting diode D decreasing at a specific time point due to the variation of the threshold voltage Vth, which will be described with reference to FIG. 6.
도 6은 문턱 전압 변동에 따른 유기 발광다이오드의 전류 감소 그래프이다.6 is a graph showing current decrease of an organic light emitting diode according to a threshold voltage variation.
도 6을 참조하면, "P1"은 종래 2T1C 구조의 문턱 전압 변동에 따른 유기 발광다이오드의 전류 감소 곡선을 나타낸다. 그리고 "P2" 내지 "P6"은 본 발명의 4T1C 구조의 문턱 전압 변동에 따른 유기 발광다이오드(D)의 전류 감소 곡선을 나타낸다. 여기서, 도시된 그래프는 문턱 전압(Vth) 변동 폭에 의한 영향을 최소화하기 위해 네거티브 어닐시 인가되는 데이터 전압을 5개 정도로 달리하여 인가하여 이때 유기 발광다이오드(D)의 전류 흐름 상태를 그래프로 나타낸 것임을 참조한다.Referring to FIG. 6, "P1" represents a current reduction curve of the organic light emitting diode according to the threshold voltage variation of the conventional 2T1C structure. And "P2" to "P6" represents the current reduction curve of the organic light emitting diode (D) according to the threshold voltage variation of the 4T1C structure of the present invention. Here, the graph is a graph showing the current flow state of the organic light emitting diode (D) by applying different data voltages applied at the time of negative annealing in order to minimize the effect of the threshold voltage (Vth) fluctuation range of about 5 See.
여기서, 도 6의 그래프에 나타나 있듯이 네거티브 어닐시 "P6"과 같이 음의 전압 값을 크게 줄수록 유기 발광다이오드(D)에 흐르는 전류 감소율이 적어짐을 알 수 있다. 즉, 음의 전압 값이 클수록 제4트랜지스터(T4)의 회복률이 높아짐을 짐작 할 수 있게 된다.Here, as shown in the graph of FIG. 6, it can be seen that as the negative annealing value "P6" is decreased, the current reduction rate of the organic light emitting diode D decreases as the negative voltage value is increased. That is, as the negative voltage value increases, the recovery rate of the fourth transistor T4 increases.
이상과 같이 설명한 본 발명은 유기전계발광표시장치의 서브 픽셀 구조를 개선하여 구동 트랜지스터의 문턱 전압 변화에 의한 전류감소 및 유기 발광다이오드의 휘도 감소 문제를 해결하는 효과가 있다. 아울러, 표시품질을 향상시킴은 물론 고해상도 구현에 적합한 유기전계발광표시장치를 제공하는 효과가 있다.As described above, the present invention improves the subpixel structure of the organic light emitting display device, thereby solving the problems of current reduction and luminance reduction of the organic light emitting diode due to the threshold voltage change of the driving transistor. In addition, there is an effect of improving the display quality and of providing an organic light emitting display device suitable for high resolution.
단, 앞서 설명한 구조에서 서브 픽셀 내에 포함된 트랜지스터를 P-Mos형으로 형성하고 회로 구성을 P-Mos형에 적합하도록 구현한다면 본 발명과 같은 효과를 얻을 수도 있을 것이다.However, in the above-described structure, if the transistor included in the sub-pixel is formed in the P-Mos type and the circuit configuration is implemented to be suitable for the P-Mos type, the same effect as the present invention may be obtained.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.While the present invention has been described in connection with what is presently considered to be practical exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, It will be understood that the invention may be practiced. Therefore, the embodiments described above are to be understood as illustrative and not restrictive in all aspects. In addition, the scope of the present invention is indicated by the following claims rather than the detailed description. Also, all changes or modifications derived from the meaning and scope of the claims and their equivalents should be construed as being included within the scope of the present invention.
상술한 바와 같이 본 발명은, 유기전계발광표시장치의 서브 픽셀 구조를 개 선하여 구동 트랜지스터의 문턱 전압 변화에 의한 전류감소 및 유기 발광다이오드의 휘도 감소 문제를 해결하는 효과가 있다. 아울러, 표시품질을 향상시킴은 물론 고해상도 구현에 적합한 유기전계발광표시장치를 제공하는 효과가 있다.As described above, the present invention improves the sub-pixel structure of the organic light emitting display device, and has the effect of solving the current reduction caused by the threshold voltage change of the driving transistor and the luminance reduction of the organic light emitting diode. In addition, there is an effect of improving the display quality and of providing an organic light emitting display device suitable for high resolution.
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070064514A KR101365808B1 (en) | 2007-06-28 | 2007-06-28 | Organic Light Emitting Display and Driving Method of the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070064514A KR101365808B1 (en) | 2007-06-28 | 2007-06-28 | Organic Light Emitting Display and Driving Method of the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090000446A KR20090000446A (en) | 2009-01-07 |
KR101365808B1 true KR101365808B1 (en) | 2014-03-13 |
Family
ID=40483635
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070064514A KR101365808B1 (en) | 2007-06-28 | 2007-06-28 | Organic Light Emitting Display and Driving Method of the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101365808B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180007373A (en) * | 2016-07-12 | 2018-01-23 | 삼성디스플레이 주식회사 | Emitting light display device |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102022991B1 (en) * | 2012-10-31 | 2019-09-19 | 엘지디스플레이 주식회사 | Organic light-emitting diode display device |
KR20180079699A (en) * | 2017-01-02 | 2018-07-11 | (주)실리콘인사이드 | Micro led pixel structure control method reducing threshold voltage of driving pmos |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20050117368A (en) * | 2004-06-10 | 2005-12-14 | 엘지.필립스 엘시디 주식회사 | Amoled |
KR20060010353A (en) * | 2004-07-28 | 2006-02-02 | 삼성에스디아이 주식회사 | Pixel circuit and organic light emitting display using the same |
KR20070042455A (en) * | 2005-10-18 | 2007-04-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Display device and driving method thereof |
KR20070065415A (en) * | 2001-09-07 | 2007-06-22 | 마츠시타 덴끼 산교 가부시키가이샤 | El display, el display driving circuit and image display |
-
2007
- 2007-06-28 KR KR1020070064514A patent/KR101365808B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20070065415A (en) * | 2001-09-07 | 2007-06-22 | 마츠시타 덴끼 산교 가부시키가이샤 | El display, el display driving circuit and image display |
KR20050117368A (en) * | 2004-06-10 | 2005-12-14 | 엘지.필립스 엘시디 주식회사 | Amoled |
KR20060010353A (en) * | 2004-07-28 | 2006-02-02 | 삼성에스디아이 주식회사 | Pixel circuit and organic light emitting display using the same |
KR20070042455A (en) * | 2005-10-18 | 2007-04-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Display device and driving method thereof |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180007373A (en) * | 2016-07-12 | 2018-01-23 | 삼성디스플레이 주식회사 | Emitting light display device |
KR102547401B1 (en) | 2016-07-12 | 2023-06-26 | 삼성디스플레이 주식회사 | Emitting light display device |
Also Published As
Publication number | Publication date |
---|---|
KR20090000446A (en) | 2009-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101030002B1 (en) | Pixel and organic light emitting display using thereof | |
US10192485B2 (en) | Pixel compensation circuit and AMOLED display device | |
KR102293409B1 (en) | Organic light emitting diode display device | |
KR100515299B1 (en) | Image display and display panel and driving method of thereof | |
KR101279115B1 (en) | Pixel Circuit of Organic Light Emitting Display | |
JP5676114B2 (en) | Light emitting display device and driving method of light emitting display device | |
JP6518471B2 (en) | Light emitting element display | |
KR101030004B1 (en) | Pixel and organic light emitting display using thereof | |
Wu et al. | A new voltage-programmed pixel circuit for enhancing the uniformity of AMOLED displays | |
US7773057B2 (en) | Display device and driving method thereof | |
WO2016155053A1 (en) | Amoled pixel driving circuit and pixel driving method | |
KR101200655B1 (en) | Light-emitting element circuit and active matrix type display device | |
KR100560468B1 (en) | Image display and display panel thereof | |
KR20070111634A (en) | Pixel circuit of organic light emitting display | |
KR20070111638A (en) | Pixel circuit of organic light emitting display | |
JP2008242498A (en) | Display panel, light emitting display device using the same and driving method thereof | |
KR20150116959A (en) | PIXEL and PIXEL DRIVING METHOD | |
KR20050041078A (en) | Electroluminescent display panel and deriving method therefor | |
US20090079725A1 (en) | Display device and method for driving the same | |
KR101365808B1 (en) | Organic Light Emitting Display and Driving Method of the same | |
US20060001616A1 (en) | Active matrix organic light emitting diode (AMOLED) display, a pixel driving circuit, and a driving method thereof | |
JP5034208B2 (en) | Display device and driving method of display device | |
KR20170012643A (en) | Pixel, driving method of the pixel and organic light emittng display device including the pixel | |
KR101380525B1 (en) | Organic Light Emitting Display and Driving Method of the same | |
KR20100054895A (en) | Organic electro-luminescent display device and driving method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20170116 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20190114 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20200116 Year of fee payment: 7 |